JP2013258484A - Dielectric board connection structure - Google Patents
Dielectric board connection structure Download PDFInfo
- Publication number
- JP2013258484A JP2013258484A JP2012132121A JP2012132121A JP2013258484A JP 2013258484 A JP2013258484 A JP 2013258484A JP 2012132121 A JP2012132121 A JP 2012132121A JP 2012132121 A JP2012132121 A JP 2012132121A JP 2013258484 A JP2013258484 A JP 2013258484A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- signal line
- connection structure
- dielectric
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
Description
本発明は、誘電体基板上の信号線路と、同軸線路との接続構造に関する。 The present invention relates to a connection structure between a signal line on a dielectric substrate and a coaxial line.
トランジスタ等の電子部品が誘電体基板上に実装された構造を有する装置において、誘電体基板上のマイクロストリップライン等の信号線路と、同軸線路または同軸コネクタとを電気的に接続する技術が知られている(例えば、特許文献1参照)。 In an apparatus having a structure in which an electronic component such as a transistor is mounted on a dielectric substrate, a technique for electrically connecting a signal line such as a microstrip line on the dielectric substrate and a coaxial line or a coaxial connector is known. (For example, refer to Patent Document 1).
また、誘電体基板上の信号線路と、該誘電体基板に設けられたスルーホールを通る同軸線とを接続することにより、複数の積層したそれぞれの誘電体基板上の信号線路間を接続する技術が知られている(例えば、特許文献2参照)。 Also, a technique for connecting signal lines on each of a plurality of laminated dielectric substrates by connecting a signal line on the dielectric substrate and a coaxial line passing through a through-hole provided in the dielectric substrate. Is known (see, for example, Patent Document 2).
ここで、図10及び図11をもとに、従来技術を用いた誘電体基板の積層構造について説明する。図10は従来技術を用いた誘電体基板の接続構造を示す側面図である。図11は従来の誘電体基板の接続構造における各層の誘電体基板の構造を示す平面図であり、(a)は図10中のA点から実線矢印方向に見た平面図、(b)は図10中のB点から破線矢印方向に見た平面図、(c)は図10中のB点から実線矢印方向に見た平面図、(d)は図10中のC点から破線矢印方向に見た平面図である。 Here, a laminated structure of a dielectric substrate using a conventional technique will be described with reference to FIGS. FIG. 10 is a side view showing a dielectric substrate connection structure using a conventional technique. FIG. 11 is a plan view showing the structure of the dielectric substrate of each layer in the conventional dielectric substrate connection structure, (a) is a plan view seen from the point A in FIG. 10 in the direction of the solid line arrow, and (b) is a plan view. 10 is a plan view seen from the point B in FIG. 10 in the direction of the broken line arrow, (c) is a plan view seen from the point B in FIG. 10 in the direction of the solid line arrow, and (d) is a direction from the point C in FIG. FIG.
図10及び図11において、誘電体基板301の外側の面には信号線路303が形成され、信号線路303上の適所には抵抗、コンデンサ等の電子部品305が実装されている。また、図10及び図11において、誘電体基板302の外側の面には信号線路304が形成され、信号線路304上の適所には電子部品305が実装されている。なお、ここでいう「内側の面」とは、それぞれの誘電体基板において他の誘電体基板と向かい合った面のことを指し、「外側の面」とはその反対側の面のことを指すものとする。
10 and 11, a
誘電体基板301の内側の面と誘電体基板302の内側の面とは同軸線路306によって接続されている。ここで、同軸線路306は中心部に内部導体307が、また外周に外部導体308が同心円状に形成され、内部導体307と外部導体308との間には誘電体309が介在せしめられている。そして、信号線路303と信号線路304とは、内部導体307を介して電気的に接続されている。
The inner surface of the
また、誘電体基板301の内側の面と誘電体基板302の内側の面には導体箔等によって電位の基準面(GND面)が形成されており、外部導体308を介して互いに電気的に接続されている。
In addition, a reference surface (GND surface) of a potential is formed on the inner surface of the
図10及び図11において図示したように、従来の実装方法では複数の誘電体基板を積層させてそれぞれの誘電体基板に電子部品を実装する場合、同軸を挟んだ各々の誘電体基板の外側の面に信号線路が形成される。図12は従来の誘電体基板積層構造を筐体300に格納した場合の例を示す側面図である。なお、図10及び図11に示した誘電体基板接続構造の要素と共通するものに関しては、同一の符号を付している。図12に示す構造では、電子部品を両誘電体基板の外側の面に実装しなければならず、両誘電体基板の間に電子部品が実装されない無駄な空間が生じるため、実装密度が低くなってしまう。
As shown in FIGS. 10 and 11, in the conventional mounting method, when a plurality of dielectric substrates are stacked and an electronic component is mounted on each dielectric substrate, the outer side of each dielectric substrate sandwiching the coaxial is sandwiched. A signal line is formed on the surface. FIG. 12 is a side view showing an example in which a conventional dielectric substrate laminated structure is stored in a
上述の問題を解決するために、スルーホール等を利用して信号線路を誘電体基板の内側の面に導くことで、電子部品の実装面の向きを揃える構造が考えられる。図13は従来の誘電体基板の層状構造において、スルーホール310を用いて実装面を変更した場合の形態を示す側面図、図14(a)は図13中のA点から実線矢印方向に見た平面図、(b)は図13中のB点から破線矢印方向に見た平面図、(c)は図13中のB点から実線矢印方向に見た平面図、(d)は図13中のC点から破線矢印方向に見た平面図である。図13及び図14において、誘電体基板302の内側の面には信号線路311が形成され、その適所には電子部品305が実装されている。また、信号線路311は、スルーホール310を通じて信号線路304と電気的に接続されている。
In order to solve the above-described problem, a structure is considered in which the direction of the mounting surface of the electronic component is aligned by guiding the signal line to the inner surface of the dielectric substrate using a through hole or the like. FIG. 13 is a side view showing a configuration in which a mounting surface is changed using a through
このような構造を用いることで誘電体基板301と誘電体基板302とで電子部品305の実装面の向きを揃えることが可能となるが、該構造においては電子部品の実装に様々な制約が生じるため、実装密度を大きくする効果は限定的である。
By using such a structure, it is possible to align the mounting direction of the
具体的には、誘電体基板302の内側の面において、同軸線路306とスルーホール311との間には信号線路が存在しないため、この領域に電子部品を実装することができない。また、誘電体基板302の外側の面において、同軸線路306とスルーホール311との間に信号線路304が存在するため、この部分を筐体のGND面(電位が0である基準面)に接触させることができない。
Specifically, since no signal line exists between the
そこで、本発明では、複数層の誘電体基板上に部品が配置された装置において、高い実装密度で部品を実装することが可能な構造を提供することを目的とする。 Therefore, an object of the present invention is to provide a structure in which components can be mounted at a high mounting density in an apparatus in which components are arranged on a plurality of layers of dielectric substrates.
上記の課題を解決するために、本発明にかかる誘電体基板接続構造は、内部導体と、該内部導体を被覆する絶縁体層と、該絶縁体層を被覆する外部導体層と、該内部導体を露出させる開口部とを有する同軸線路と、前記内部導体と電気的に接続された信号線路を表面に有する誘電体基板とを含む。 In order to solve the above problems, a dielectric substrate connection structure according to the present invention includes an inner conductor, an insulator layer covering the inner conductor, an outer conductor layer covering the insulator layer, and the inner conductor. And a dielectric substrate having a signal line electrically connected to the inner conductor on the surface.
複数層の誘電体基板上に部品が配置された装置において、高い実装密度で部品を実装することが可能になる。 In an apparatus in which components are arranged on a multi-layer dielectric substrate, components can be mounted at a high mounting density.
以下に添付図面を参照して、本発明にかかる誘電体基板接続構造の実施の形態について詳細に説明する。なお、この実施の形態は開示の技術を限定するものではない。
[第1の実施の形態]
Exemplary embodiments of a dielectric substrate connecting structure according to the present invention will be explained below in detail with reference to the accompanying drawings. Note that this embodiment does not limit the disclosed technology.
[First Embodiment]
図1は第1の実施の形態にかかる誘電体基板接続構造の斜視図、図2は第1の実施の形態にかかる誘電体基板接続構造の側面図である。また、図3(a)(b)(c)及び(d)はそれぞれ図2中のA点から実線矢印方向に見た平面図(a)、B点から破線矢印方向に見た平面図(b)、B点から実線矢印方向に見た平面図(c)及びC点から破線矢印方向に見た平面図(d)である。 FIG. 1 is a perspective view of the dielectric substrate connection structure according to the first embodiment, and FIG. 2 is a side view of the dielectric substrate connection structure according to the first embodiment. 3 (a), (b), (c) and (d) are respectively a plan view (a) viewed from the point A in FIG. 2 in the direction of the solid line arrow, and a plan view viewed from the point B in the direction of the broken line arrow ( b) A plan view (c) seen from the point B in the direction of the solid line arrow and a plan view (d) seen from the point C in the direction of the broken line arrow.
ここで、本実施の形態にかかる誘電体基板の材質としてはエポキシ、PTFE(ポリテトラフルオロエチレン)、ポリイミド等が用いられることが一般的である。しかし、本実施の形態にかかる誘電体基板接続構造を含む装置の機能が正しく実現可能であれば、どのような誘電体を用いても構わない。これは第2の実施の形態以降についても同様である。 Here, as a material of the dielectric substrate according to the present embodiment, epoxy, PTFE (polytetrafluoroethylene), polyimide, or the like is generally used. However, any dielectric material may be used as long as the function of the device including the dielectric substrate connection structure according to the present embodiment can be correctly realized. The same applies to the second and subsequent embodiments.
図1、図2及び図3において、誘電体基板1の外側の面には信号線路3が形成され、信号線路3上の適所には抵抗、コンデンサ等の電子部品5が実装されている。なお、本実施の形態では引き続き、それぞれの誘電体基板において他の誘電体基板と向かい合った面を「内側の面」、その反対側の面を「外側の面」と呼称することがある。また、以下信号線路としてマイクロストリップラインを用いた場合について説明する。
1, 2, and 3, a
また、図1、図2及び図3において、誘電体基板2の内側の面には信号線路4が形成され、信号線路4上の適所には電子部品5が実装されている。
誘電体基板1の内側の面と誘電体基板2の内側の面との間には同軸線路6が形成されており、同軸線路6は中心部に内部導体7が、また外周に外部導体8が同心円状に形成され、内部導体7と外部導体8との間には誘電体9が介在せしめられている。また、外部導体8の外側には必要に応じて絶縁体層(図示せず)が形成されていてもよい。そして、信号線路3と信号線路4とは、内部導体7を介して電気的に接続されている。また、各々の同軸線路は、本発明にかかる誘電体基板接続構造を構成する各電子部品及び各信号線路の特性インピーダンスと整合するように配置されているものとする。
1, 2, and 3, a
A coaxial line 6 is formed between the inner surface of the
さらに、同軸線路6には内部導体7を露出させるように切り出し窓10が形成されており、信号線路4は切り出し窓10を通り、外部導体8に接触することなく内部導体7と電気的に接続されている。
Further, a
誘電体基板1の内側の面には導体箔等によってGND面が形成されており、同軸線路6の外部導体8と電気的に接続されている。また、誘電体基板2の外側の面にも導体箔等によってGND面が形成され、スルーホール11を介して外部導体8と電気的に接続されている。
A GND surface is formed on the inner surface of the
本実施の形態によれば、誘電体基板1と誘電体基板2とを同軸線路6によって接続した構造において誘電体基板2の内側の面に実装面を設けることが可能である。すなわち、複数層の誘電体基板を接続する構造において、各層の電子部品の実装面の向きを揃えることができる。また、本構造によれば、実装される電子部品の大きさに合わせて同軸線路6の長さを設定することで、容易に誘電体基板間の厚さを変更できる。さらに、本構造によれば、スルーホールを用いて実装面を変更することなく各層の電子部品の実装面を揃えることが可能であるので、従来の誘電体基板接続構造よりも電子部品の実装面を揃えた際に生じる構造上の制約が少ない。したがって、本実施の形態にかかる誘電体基板接続構造は、従来の誘電体基板接続構造と比較して高い実装密度を実現することができる。
According to the present embodiment, it is possible to provide a mounting surface on the inner surface of the
図4は本実施の形態にかかる誘電体基板接続構造を筐体100に格納した場合の例を表す側面図である。なお、図1乃至図3に示した誘電体基板接続構造の要素と共通するものに関しては、同一の符号を付している。図4に示すように、本実施の形態によれば、誘電体基板2の外側の面全体をGND面とすることができるので、誘電体基板2の外側の面を筐体100のGND面と任意に接触させることができる。したがって、本実施の形態にかかる誘電体基板接続構造は、従来の誘電体基板接続構造と比較して放熱性を高くすることができるとともに、GND面を強化することができる。
FIG. 4 is a side view showing an example when the dielectric substrate connection structure according to the present embodiment is stored in the
なお、図1、図2及び図3において、各誘電体基板上に電子部品5がそれぞれ1個ずつ図示されているが、実際にはそれぞれ複数個実装されていても構わない。また、図1,図2及び図3において、信号線路3及び信号線路4は直線上に図示されているが、実際にはそれぞれ曲線であっても、分岐していても構わない。また、図1、図2及び図3において、信号線路3と信号線路4が平行となるように切り出し窓10の向きが設定されているが、実際には任意の方向に切り出し窓10を形成し、内部導体7と信号線路4とを接続させても構わない。
[第2の実施の形態]
1, 2, and 3, one
[Second Embodiment]
次に、第2の実施の形態にかかる誘電体基板接続構造について説明する。第1の実施の形態では、2層の誘電体基板を接続させた構造について説明を行ったが、第2の実施の形態では3層以上の誘電体基板を接続させた構造について説明を行う。 Next, a dielectric substrate connection structure according to the second embodiment will be described. In the first embodiment, a structure in which two layers of dielectric substrates are connected is described. In the second embodiment, a structure in which three or more layers of dielectric substrates are connected is described.
図5は、第2の実施の形態にかかる誘電体基板接続構造の側面図である。図5及び図6において、誘電体基板101の上側の面には信号線路104が、誘電体基板102の上側の面には信号線路105が、誘電体基板103の上側の面には信号線路106がそれぞれ形成され、信号線路104、信号線路105及び信号線路106上の適所にはそれぞれ抵抗、コンデンサ等の電子部品107が実装されている。
FIG. 5 is a side view of the dielectric substrate connection structure according to the second embodiment. 5 and 6, the
図6は第2の実施の形態にかかる誘電体基板接続構造を示す平面図であり、(a)は誘電体基板101の平面図、(b)は誘電体基板102の平面図、(c)は誘電体基板103の平面図である。誘電体基板101の下側の面と誘電体基板102の上側の面との間には同軸線路108が形成されており、同軸線路108は中心部に内部導体109が、また外周に外部導体110が同心円状に形成され、内部導体109と外部導体110との間には誘電体111が介在せしめられている。また、外部導体110の外側には必要に応じて絶縁体層(図示せず)が形成されていてもよい。そして、信号線路104と信号線路105とは、内部導体109を介して電気的に接続されている。
6A and 6B are plan views showing a dielectric substrate connection structure according to the second embodiment, wherein FIG. 6A is a plan view of the
同様に、誘電体基板102の下側の面と誘電体基板103の上側の面との間にも同軸線路108が形成されており、信号線路105と信号線路106とは、内部導体109を介して電気的に接続されている。また、各々の同軸線路は、本発明にかかる誘電体基板接続構造を構成する各電子部品及び各信号線路の特性インピーダンスと整合するように配置されているものとする。
Similarly, a
さらに、同軸線路108には内部導体109を露出させるように切り出し窓112が形成されており、信号線路105、信号線路106はそれぞれ切り出し窓を通り、外部導体110に接触することなく内部導体109と電気的に接続されている。誘電体基板101,102及び103の下側の面には導体箔等によってGND面が形成されており、それぞれのGND面は、スルーホール113及び外部導体110を介して互いに電気的に接続されている。
Further, a
本実施の形態によれば、各層の電子部品の実装面を揃えることで、3層以上の誘電体基板を接続させた構造をとることができる。
[第3の実施の形態]
According to the present embodiment, it is possible to adopt a structure in which three or more dielectric substrates are connected by aligning the mounting surfaces of the electronic components of the respective layers.
[Third Embodiment]
次に、第3の実施の形態にかかる誘電体基板接続構造について説明する。第1の実施の形態及び第2の実施の形態では2層以上の誘電体基板を接続させた構造において、各層の電子部品の実装面を揃えた構造について説明を行ったが、第3の実施の形態では2層の誘電体基板を接続させた構造において、2つの誘電体基板をつなぐ同軸線路を挟んで向かい合った面に電子部品の実装面が形成された構造について説明を行う。 Next, a dielectric substrate connection structure according to the third embodiment will be described. In the first embodiment and the second embodiment, in the structure in which two or more dielectric substrates are connected, the structure in which the mounting surfaces of the electronic components of each layer are aligned has been described. The third embodiment In the embodiment, a structure in which two layers of dielectric substrates are connected and a mounting surface of an electronic component is formed on a surface facing each other across a coaxial line connecting the two dielectric substrates will be described.
図7は、第3の実施の形態にかかる誘電体基板接続構造の側面図、図8(a)(b)(c)及び(d)はそれぞれ図7中のA点から実線矢印方向に見た平面図(a)、B点から破線矢印方向に見た平面図(b)、B点から実線矢印方向に見た平面図(c)及びC点から破線矢印方向に見た平面図である。 7 is a side view of the dielectric substrate connecting structure according to the third embodiment. FIGS. 8A, 8B, 8C, and 8D are respectively viewed from the point A in FIG. FIG. 4A is a plan view seen from the point B in the direction of the dashed arrow, a plan view seen from the point B in the direction of the solid arrow, and a plan view seen from the point C in the direction of the dashed arrow. .
図7及び図8において、誘電体基板201の内側の面には信号線路203が形成され、信号線路203上の適所には抵抗、コンデンサ等の電子部品205が実装されている。また、図7において、誘電体基板202の内側の面には信号線路204が形成され、信号線路204上の適所には抵抗、コンデンサ等の電子部品205が実装されている。
7 and 8, a
誘電体基板201の下側の面と誘電体基板202の上側の面との間には同軸線路206が形成されており、同軸線路206は中心部に内部導体207が、また外周に外部導体208が同心円状に形成され、内部導体207と外部導体208との間には誘電体209が介在せしめられている。また、外部導体208の外側には必要に応じて絶縁体層(図示せず)が形成されていてもよい。そして、信号線路203と信号線路204とは、内部導体207を介して電気的に接続されている。また、各々の同軸線路は、本発明にかかる誘電体基板接続構造を構成する各電子部品及び各信号線路の特性インピーダンスと整合するように配置されているものとする。
A
さらに、同軸線路206には内部導体207を露出させるように切り出し窓210及び切り出し窓211が形成されている。そして、信号線路203は切り出し窓210を、信号線路204は切り出し窓211をそれぞれ通り、外部導体208に接触することなく内部導体207と電気的に接続されている。
Furthermore, a
誘電体基板201の上側の面には導体箔等によってGND面が形成されており、スルーホール212を介して外部導体208と電気的に接続されている。また、誘電体基板202の下側の面には導体箔等によってGND面が形成されており、スルーホール212を介して外部導体208と電気的に接続されている。
A GND surface is formed on the upper surface of the
本実施の形態によれば、誘電体基板201と誘電体基板202とを同軸線路206によって結合した構造において誘電体基板201の下側の面と誘電体基板202の上側の面とに実装面を設けることが可能である。したがって、本実施の形態によれば、第1の実施の形態と比較してさらに高い実装密度を実現することができるとともに、GND面を強化することができる。
According to the present embodiment, the mounting surface is formed on the lower surface of the
図9は本実施の形態にかかる誘電体基板接続構造を筐体200に格納した場合の例を表す側面図である。なお、図7及び図8に示した誘電体基板接続構造の要素と共通するものに関しては、同一の符号を付している。図9に示すように、本実施の形態によれば、誘電体基板201及び誘電体基板202の外側の面を筐体200のGND面と任意に接触させることができる。したがって、本実施の形態にかかる誘電体基板接続構造は、第1の実施の形態と比較してさらに放熱性を高くすることができる。
FIG. 9 is a side view showing an example in which the dielectric substrate connection structure according to the present embodiment is stored in the
なお、ここまで本発明にかかる誘電体基板接続構造における信号線路としてマイクロストリップラインを用いた場合の例について説明を行ってきたが、実際にはコプレーナラインを信号線路として用いてもよい。それと同様に、本発明にかかる誘電体基板接続構造の各構成要素は、必ずしも図示の通りの形態をとる必要はなく、本発明の趣旨を損なわない範囲で種々の形態をとることができる。 Although the example in the case of using the microstrip line as the signal line in the dielectric substrate connection structure according to the present invention has been described so far, a coplanar line may actually be used as the signal line. Similarly, each component of the dielectric substrate connection structure according to the present invention does not necessarily have to take the form shown in the drawing, and can take various forms within a range not impairing the gist of the present invention.
1,2 誘電体基板
3,4 信号線路
5 電子部品
6 同軸線路
7 内部導体
8 外部導体
9 誘電体
10 切り出し窓
11 スルーホール
100 筐体
101〜103 誘電体基板
104〜106 信号線路
107 電子部品
108 同軸線路
109 内部導体
110 外部導体
111 誘電体
112 切り出し窓
113 スルーホール
200 筐体
201,202 誘電体基板
203,204 信号線路
205 電子部品
206 同軸線路
207 内部導体
208 外部導体
209 誘電体
210,211 切り出し窓
212 スルーホール
300 筐体
301,302 誘電体基板
303,304 信号線路
305 電子部品
306 同軸線路
307 内部導体
308 外部導体
309 誘電体
310,311 スルーホール
312 信号線路
DESCRIPTION OF
Claims (7)
前記内部導体と電気的に接続し、かつ、前記開口部を通るように形成された信号線路を表面に有する誘電体基板と、
を含むことを特徴とする誘電体基板接続構造。 An inner conductor; an insulator layer covering the inner conductor; an outer conductor layer covering the insulator layer; the insulating layer exposing the inner conductor; and an opening formed in the outer conductor layer. A coaxial line,
A dielectric substrate electrically connected to the inner conductor and having a signal line formed on the surface thereof so as to pass through the opening;
A dielectric substrate connection structure comprising:
内部導体に絶縁体層を被覆させ、
前記絶縁体層に外部導体を被覆させ、
前記外部導体と前記絶縁体層とに前記内部導体を露出させるように開口部を形成し、
前記信号線路を、前記開口部を通るように前記内部導体と電気的に接続する
ことを特徴とする誘電体基板積層方法。
A signal line is formed on the surface of the dielectric substrate,
Cover the inner conductor with an insulator layer,
Coating the insulator layer with an outer conductor;
Forming an opening to expose the inner conductor to the outer conductor and the insulator layer;
The dielectric substrate laminating method, wherein the signal line is electrically connected to the inner conductor so as to pass through the opening.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132121A JP2013258484A (en) | 2012-06-11 | 2012-06-11 | Dielectric board connection structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132121A JP2013258484A (en) | 2012-06-11 | 2012-06-11 | Dielectric board connection structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013258484A true JP2013258484A (en) | 2013-12-26 |
Family
ID=49954602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012132121A Pending JP2013258484A (en) | 2012-06-11 | 2012-06-11 | Dielectric board connection structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013258484A (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5817701A (en) * | 1981-07-24 | 1983-02-02 | Toshiba Corp | Coaxial converter for strip line |
JPS62147283U (en) * | 1986-03-11 | 1987-09-17 | ||
JPH0231082U (en) * | 1988-08-22 | 1990-02-27 | ||
JPH05251583A (en) * | 1991-03-18 | 1993-09-28 | Fujitsu Ltd | High frequency printed board circuit |
JPH0637412A (en) * | 1992-07-15 | 1994-02-10 | Fujitsu Ltd | Printed wiring board |
JPH1022706A (en) * | 1997-03-21 | 1998-01-23 | Nec Corp | Transmission reception module |
JP2001160437A (en) * | 1999-12-03 | 2001-06-12 | Oki Electric Ind Co Ltd | Connecting structure of connector |
JP2003203716A (en) * | 2002-01-04 | 2003-07-18 | Matsushita Electric Ind Co Ltd | High-frequency coaxial connector, installation structure of the high-frequency coaxial connector, high-frequency module using the high-frequency coaxial connector and the installation structure, reception circuit using the high-frequency coaxial connector, transmission circuit using the high-frequency coaxial connector, and radio communication device using the transmission circuit and the reception circuit |
JP2006156118A (en) * | 2004-11-29 | 2006-06-15 | Kyocera Corp | Connector |
-
2012
- 2012-06-11 JP JP2012132121A patent/JP2013258484A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5817701A (en) * | 1981-07-24 | 1983-02-02 | Toshiba Corp | Coaxial converter for strip line |
JPS62147283U (en) * | 1986-03-11 | 1987-09-17 | ||
JPH0231082U (en) * | 1988-08-22 | 1990-02-27 | ||
JPH05251583A (en) * | 1991-03-18 | 1993-09-28 | Fujitsu Ltd | High frequency printed board circuit |
JPH0637412A (en) * | 1992-07-15 | 1994-02-10 | Fujitsu Ltd | Printed wiring board |
JPH1022706A (en) * | 1997-03-21 | 1998-01-23 | Nec Corp | Transmission reception module |
JP2001160437A (en) * | 1999-12-03 | 2001-06-12 | Oki Electric Ind Co Ltd | Connecting structure of connector |
JP2003203716A (en) * | 2002-01-04 | 2003-07-18 | Matsushita Electric Ind Co Ltd | High-frequency coaxial connector, installation structure of the high-frequency coaxial connector, high-frequency module using the high-frequency coaxial connector and the installation structure, reception circuit using the high-frequency coaxial connector, transmission circuit using the high-frequency coaxial connector, and radio communication device using the transmission circuit and the reception circuit |
JP2006156118A (en) * | 2004-11-29 | 2006-06-15 | Kyocera Corp | Connector |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10512153B2 (en) | High frequency circuit | |
WO2019098316A1 (en) | High-frequency module | |
JP6160308B2 (en) | Laminated board | |
US9324491B2 (en) | Inductor device and electronic apparatus | |
US9699887B2 (en) | Circuit board and electronic device | |
JP5472555B2 (en) | High frequency signal transmission line and electronic equipment | |
TW201936022A (en) | Interposer and printed circuit board comprising the same | |
JP2014038883A (en) | Electronic component and method for manufacturing electronic component | |
JP2013207149A (en) | Toroidal coil | |
JPWO2015005029A1 (en) | Resin multilayer substrate and method for producing resin multilayer substrate | |
JP5950683B2 (en) | Multilayer substrate, printed circuit board, semiconductor package substrate, semiconductor package, semiconductor chip, semiconductor device, information processing apparatus and communication apparatus | |
US9930791B2 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
KR101555403B1 (en) | Wiring board | |
JP6102770B2 (en) | High frequency module | |
WO2018150926A1 (en) | Multilayer board | |
TW201244558A (en) | Multi-layer stacked circuit cable with local separation section | |
JP2013258484A (en) | Dielectric board connection structure | |
WO2020196131A1 (en) | Electronic component module | |
JP2015026747A (en) | Resin multilayer substrate | |
JP6583560B2 (en) | Electronics | |
JP2017228846A (en) | Antenna device and manufacturing method thereof | |
JP2020025061A (en) | Wiring board | |
US9560743B2 (en) | Multilayer circuit substrate having core layer with through-hole | |
TWI476788B (en) | Flexible standard cable and circuit board integrated cable structure | |
CN111149177B (en) | Inductor and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160118 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160412 |