JP2013258318A - High frequency package - Google Patents
High frequency package Download PDFInfo
- Publication number
- JP2013258318A JP2013258318A JP2012133920A JP2012133920A JP2013258318A JP 2013258318 A JP2013258318 A JP 2013258318A JP 2012133920 A JP2012133920 A JP 2012133920A JP 2012133920 A JP2012133920 A JP 2012133920A JP 2013258318 A JP2013258318 A JP 2013258318A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer conductor
- surface layer
- seal ring
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、マイクロ波やミリ波帯の高周波信号を処理する半導体素子が収容される、高周波パッケージに関する。 The present invention relates to a high-frequency package in which a semiconductor element that processes a microwave or millimeter-wave band high-frequency signal is accommodated.
高周波信号を処理する高周波用半導体素子を用いたデバイスは、水分や塵、EMC(Electro-Magnetic Compatibility)といった観点から、気密シールドされたパッケージ中に半導体素子を収容する必要がある。しかし、電磁的にシールドされたパッケージであるため、パッケージ内に不要共振波が生じてしまう問題がある(例えば、特許文献1、2参照)。 A device using a high-frequency semiconductor element that processes a high-frequency signal needs to accommodate the semiconductor element in a hermetically shielded package from the viewpoint of moisture, dust, and EMC (Electro-Magnetic Compatibility). However, since the package is electromagnetically shielded, there is a problem that unnecessary resonance waves are generated in the package (for example, see Patent Documents 1 and 2).
特許文献1は、半導体素子を収容するキャビティの形成された誘電体多層基板のキャビティ壁内に、複数の金属充填スルーホールと抵抗体充填スルーホールが配置された構成のパッケージである。このパッケージは、抵抗体充填スルーホールを金属充填スルーホールから特定の不要共振波の1/4波長の距離だけ内側に配置することで無反射終端を形成し、特定の不要共振波、及びその奇数倍の周波数を持つモードに対して抑圧効果を得る。 Patent Document 1 is a package having a configuration in which a plurality of metal-filled through-holes and resistor-filled through-holes are arranged in a cavity wall of a dielectric multilayer substrate in which a cavity for housing a semiconductor element is formed. This package forms a non-reflective termination by disposing a resistor-filled through hole at a distance of 1/4 wavelength of a specific unnecessary resonance wave from the metal-filled through hole, thereby forming a specific unnecessary resonance wave and its odd number. A suppression effect is obtained for a mode having a double frequency.
特許文献2は、多層誘電体基板上に半導体素子を搭載し、その周辺をシールリングで囲い、シールリング上面を封止蓋で封止した高周波パッケージであって、シールリング直下に抵抗体充填スルーホールを配置した構成となっている。シールリング直下に抵抗体充填スルーホールを配置することで、不要共振波により生じる高周波電流は抵抗体充填スルーホールを通ることにより消費され、不要共振波が抑圧される。
しかしながら、特許文献1の高周波パッケージは、キャビティ壁内において、金属充填スルーホールと抵抗体充填スルーホールの距離を不要共振波の1/4波長確保する必要があるため、構成上パッケージサイズは1/2波長以上となり、基本的な共振モードである、1/2波長で共振するTE10モードを抑圧することはできない問題がある。また、特定の不要共振波の偶数倍の周波数を持つモードでは抑圧効果が得られない問題がある。さらに、キャビティ壁は不要共振波の1/4波長以上の厚みが必要であるため、パッケージサイズに制約が生じ、不要共振波の波長が長いほどパッケージサイズが増大するという問題がある。 However, in the high frequency package of Patent Document 1, it is necessary to secure a quarter wavelength of the unnecessary resonance wave in the cavity wall so that the distance between the metal-filled through hole and the resistor-filled through hole is 1/100. There is a problem that it is not possible to suppress the TE10 mode that resonates at ½ wavelength, which is two or more wavelengths, which is a basic resonance mode. Further, there is a problem that a suppression effect cannot be obtained in a mode having a frequency that is an even multiple of a specific unnecessary resonance wave. Furthermore, since the cavity wall needs to have a thickness equal to or greater than ¼ wavelength of the unnecessary resonance wave, there is a problem that the package size is limited, and the longer the wavelength of the unnecessary resonance wave, the larger the package size.
また、特許文献2の高周波パッケージは、特許文献1のようにTE10モードに依存せず、パッケージサイズに制約を与えない。しかしながら、特許文献2の高周波パッケージは、不要共振波により発生する高周波電流の電流密度が高くなる箇所が、シールリング周辺にも存在するため、シールリング直下のみに配置した抵抗体充填スルーホールのみでは、高周波電流を十分に消費できず、不要共振波の抑圧量が不十分となる問題がある。
Further, the high frequency package of
本発明は係る課題を解決するためになされたものであり、パッケージ内部の不要共振波の抑圧能力を向上し、かつパッケージサイズに制約を与えない、高周波パッケージを得ることを目的とする。 The present invention has been made to solve such problems, and an object of the present invention is to obtain a high-frequency package that improves the ability to suppress unnecessary resonance waves inside the package and does not restrict the package size.
本発明による高周波パッケージは、第1の表層導体、上記第1の表層導体とは分離し、上記第1の表層導体よりも内側に配置された第2の表層導体、上記第1の表層導体と上記第2の表層導体にそれぞれ接続される複数の抵抗体充填スルーホール、上記抵抗体充填スルーホールと接続する内層導体、裏面導体、および上記内層導体と上記裏面導体を接続する複数の金属充填スルーホール、を有し、半導体素子が搭載される誘電体多層基板と、上記誘電体多層基板上の半導体素子を囲むように内壁が設けられ、当該内壁が上記第1の表層導体上に接続され、当該内壁の内側に空間を形成する蓋体と、を備え、上記第2の表層導体は上記蓋体の内壁近くに沿うように配列され、上記第2の表層導体と上記内層導体を接続する上記抵抗体充填スルーホールは上記第2の表層導体における上記蓋体の内壁側に寄って配置され、上記蓋体の内壁に沿うように配列されたものである。 The high frequency package according to the present invention includes a first surface conductor, a second surface conductor separated from the first surface conductor, and disposed inside the first surface conductor, the first surface conductor, A plurality of resistor-filled through holes connected to the second surface layer conductor, an inner layer conductor connected to the resistor-filled through hole, a back conductor, and a plurality of metal-filled throughs connecting the inner layer conductor and the back conductor A dielectric multilayer substrate on which a semiconductor element is mounted, an inner wall is provided so as to surround the semiconductor element on the dielectric multilayer substrate, the inner wall is connected to the first surface conductor, A lid that forms a space inside the inner wall, and the second surface layer conductor is arranged along the vicinity of the inner wall of the lid body, and connects the second surface layer conductor and the inner layer conductor. Resistor filling through Lumpur is disposed closer to the inner wall of the cover body in the second surface conductor, in which are arranged along the inner wall of the lid.
本発明によれば、不要共振波により生じる高周波電流を抵抗体充填スルーホールで消費するので、パッケージ形状に依存せずに、不要共振波を抑圧することができる。 According to the present invention, since the high-frequency current generated by the unnecessary resonance wave is consumed by the resistor-filled through hole, the unnecessary resonance wave can be suppressed without depending on the package shape.
実施の形態1.
図1は、この発明に係る実施の形態1による高周波パッケージの構成を示す側面から見た断面図である。図において、高周波パッケージは、長方体塊形状の誘電体多層基板8と、矩形枠形状のシールリング2と、長方形薄板状の封止蓋1を備えて構成される。誘電体多層基板8は、半導体素子9を搭載できるように上部に窪んだ空洞部をなすキャビティ11が設けられる。半導体素子9の下部は、キャビティ11の形成する空間に収納される。シールリング2は金属導体から構成され、誘電体多層基板8の上面に接合されて、半導体素子9の上部を囲んで配置される。封止蓋1は金属導体から構成され、誘電体多層基板8上に半導体素子9が実装された状態で、シールリング2の上面に接合される。封止蓋1がシールリング2に接合されることで、誘電体多層基板8、シールリング2、および封止蓋1で囲まれた空間に、半導体素子9が気密を保ったまま封止されることとなる。なお、封止蓋1とシールリング2は蓋体をなし、当該蓋体は半導体素子9を収容する空間を形成する。
Embodiment 1 FIG.
1 is a cross-sectional view seen from a side, showing the configuration of a high-frequency package according to Embodiment 1 of the present invention. In the figure, the high-frequency package includes a rectangular parallelepiped
誘電体多層基板8は、上部の表層にシールリング2の下面と接続される表層導体3aが形成される。シールリング2は、表層導体3a上にろう付けやはんだにより接合される。また、誘電体多層基板8は、上部の表層における表層導体3aよりも内側に、表層導体3aの端部に近接して離間する表層導体3bが形成される。誘電体多層基板8は、下部の裏面層に裏面導体5が形成される。誘電体多層基板8は、表層と裏面層の間の誘電体層に内層導体4が形成される。誘電体多層基板8は、裏面層に裏面導体5が形成される。内層導体4の一部表面は、キャビティ11の形成する空間に面しており、半導体素子9の裏面のグランド面またはグランド端子が接続される。複数の金属充填スルーホール6は、内層導体4と裏面導体5の間を接続する。また、複数の抵抗体充填スルーホール7は、一部が内層導体4と表層導体3aとの間をそれぞれ接続し、他の一部が内層導体4と表層導体3bとの間をそれぞれ接続する。表層導体3bは、シールリング2と非接触に、シールリング2の内側に沿ってシールリング2の近くに配置される。また、抵抗体充填スルーホール7は、表層導体3bのシールリング2側に沿って、シールリング2側に寄った位置に配置される。
In the
図2は、実施の形態1による高周波パッケージの誘電体多層基板8の表層パターンを示す図であり、シールリング2と誘電体多層基板8の接合面を、上方(封止板1側)から見た図(シールリング2を接合する前の状態の図)となっている。図2は表層パターンとして、表層導体3aおよび表層導体3bを例示している。ここで、表層導体3bは表層導体3aの内側に配置され、表層において2つの表層導体は分離されている。図2の例では、表層導体3aおよび表層導体3bはロの字形状をなしているが、必ずしもロの字形状である必要はなく、表層導体3aおよび表層導体3bは帯状の閉じた導体領域を形成していれば良い。表層導体3bの内側には、キャビティ11が配置され、その底面の内層導体4上には、上述したように半導体素子9が載置される。
FIG. 2 is a diagram showing a surface layer pattern of the
表層導体3aおよび表層導体3bは、黒丸で示す抵抗体充填スルーホール7を介して内層導体4に接続されている。表層導体3aと表層導体3bに流れる高周波電流は抵抗体充填スルーホール7を通るようになされている。また、抵抗体充填スルーホール7は、表層導体3aおよび表層導体3bにおける、互いに向かい合う位置で、表層導体3bのシールリング2の近くに、シールリング2の内周に沿うように複数配列されている。また、抵抗体充填スルーホール7は、互いに不要共振波の1/2波長よりも短い間隔を空けて配列されている。
The
次に、不要共振波の基本的な共振モードであるTE10モードを用いて動作説明する。
図3に、TE10モードにおけるパッケージ内に生じる高周波電流の電流密度分布を示す。図3中に点線で囲われた箇所は電流密度が高い箇所である。この点線に該当する電流密度の高くなる箇所は、封止蓋1の四辺の中央部、シールリング2の四辺の中央部、表層導体3a及び表層導体3aと接続されている抵抗体充填スルーホール7で形成されるロの字形状の導体の四辺の中央部、内層導体4と表層導体3b及び表層導体3bと接続されている抵抗体充填スルーホール7で形成されるロの字形状の導体の四辺の中央部に、それぞれ存在する。
Next, the operation will be described using the TE10 mode, which is a basic resonance mode of unnecessary resonance waves.
FIG. 3 shows a current density distribution of high-frequency current generated in the package in the TE10 mode. A portion surrounded by a dotted line in FIG. 3 is a portion having a high current density. The portion where the current density corresponding to this dotted line is high is the center part of the four sides of the sealing lid 1, the center part of the four sides of the
TE10モードで生じる高周波電流は、封止蓋1の中央から放射上にシールリング2の方向に流れ、シールリング2から垂直方向に表層導体3aを介して抵抗体充填スルーホール7を通り、内層導体4へ流れる。また、表層導体3aは、表層導体3bと分離されているため、表層導体3aから表層導体3bへ直接高周波電流が流れることはない。表層導体3aと内層導体4を接続する抵抗体充填スルーホール7はシールリング2に沿って配置されており、電流密度が高い箇所には抵抗体充填スルーホール7が存在する構成となっているため、高周波電流が効率良く消費される。また、表層導体3b上にも高周波電流は流れ、この電流は表層導体3bのシールリング2側を沿うように配置された抵抗体充填スルーホール7により消費される。
The high-frequency current generated in the TE10 mode flows radially from the center of the sealing lid 1 in the direction of the
ここで、内層導体4と表層導体3b及び表層導体3bと接続された抵抗体充填スルーホール7で形成される導体にも電流密度が高い箇所が存在し、表層導体3b及び表層導体3bと接続された抵抗体充填スルーホール7をシールリング2近くに配置することで、より電流密度の高い箇所に抵抗体充填スルーホール7を配置することができ、高周波電流をより効率良く消費することができる。
Here, the conductor formed by the inner layer conductor 4, the
かくして、表層導体3aと接続されている抵抗体充填スルーホール7によって高周波電流を消費し、更に表層導体3bと接続されている抵抗体充填スルーホール7においても消費することで、効率良く効果的に高周波電流が消費でき、不要共振波の優れた抑圧を得ることができる。
Thus, high-frequency current is consumed by the resistor-filled through-
上記説明ではTE10モードを用いて説明したが、他のモードにおいても同様に、シールリング2と表層導体3a及び表層導体3aと接続された抵抗体充填スルーホール7で形成される導体と、内層導体4と表層導体3b及び表層導体3bと接続されている抵抗体充填スルーホール7で形成される導体には、共振モードによって電流密度の高い箇所が異なる部分が存在し、表層導体3aに接続される抵抗体充填スルーホール7と表層導体3bのシールリング2側に接続される抵抗体充填スルーホール7は電流密度が高い箇所にも配置されているため、高周波電流を効率良く効果的に消費することができる。また、本構成は多層誘電体基板8を構成する上で一般的に用いられるスルーホールに抵抗体を充填しているため、パッケージ形状に依存せずに適用することが可能である。また、封止蓋10は、シールリング2と内層導体4と抵抗体充填スルーホール7によって、不要共振波がパッケージ外部に漏れ出ることを防止する電磁遮蔽効果を奏するものであれば、シールリング2の上面部に非気密で接合される蓋であっても良い。また、シールリング2も同様に、不要共振波がパッケージ外部に漏れ出ることを防止する電磁遮蔽効果を奏するものであれば、表層導体3aの上面に非気密で接合されるものであっても良い。さらに、封止蓋10とシールリング2は一体的に形成された蓋体であっても良い。また、半導体素子9を収容するキャビティ11を設けずに、半導体素子9を誘電体多層基板8の表層に搭載して、半導体素子9を誘電体多層基板8の表層に設けたグランド導体に接続しても良い。
In the above description, the TE10 mode is used, but in the other modes as well, the conductor formed by the
このように、本構成を用いた高周波パッケージ10は、パッケージ形状に依存せず、複数の共振モードに対して、不要共振波により生じる高周波電流を抵抗体で効率良く効果的に消費することができるので、不要共振波の優れた抑圧を可能とする。
As described above, the high-
以上説明した通り、実施の形態1による高周波パッケージ10は、第1の表層導体3a、上記第1の表層導体3aとは分離し、上記第1の表層導体3aよりも内側に配置された第2の表層導体3b、上記第1の表層導体3aと上記第2の表層導体3bにそれぞれ接続される複数の抵抗体充填スルーホール7、上記抵抗体充填スルーホール7と接続する内層導体4、裏面導体5、および上記内層導体4と上記裏面導体5を接続する複数の金属充填スルーホール6、を有し、半導体素子9が搭載される誘電体多層基板8と、上記誘電体多層基板8上の半導体素子9を囲むように(シールリング2の)内壁が設けられ、当該内壁が上記第1の表層導体3a上に接続され、当該内壁の内側に空間を形成するシールリング2と封止蓋10からなる蓋体と、を備え、上記第2の表層導体3aは上記蓋体の内壁(シールリング2)近くに沿うように配列され、上記第2の表層導体3bと上記内層導体4を接続する上記抵抗体充填スルーホール7は上記第2の表層導体3bにおける上記蓋体の内壁側(シールリング2)に寄って配置され、上記蓋体の内壁(シールリング2)に沿うように配列されたことを特徴とする。
As described above, the high-
これによって、高周波パッケージ10内で発生する不要共振波に対して、不要共振波により生じる高周波電流の電流密度が高くなるシールリング2の近くに第2の表層導体3bを配置し、第2の表層導体3b上に不要共振波により生じる高周波電流を流し、それを抵抗体充填スルーホール7で消費させることで、共振エネルギーを減衰させ、不要共振波の抑圧を可能ならしめている。高周波パッケージ10には複数の共振モードが存在し、シールリング2近くの第2の表層導体上には共振モードによらず電流密度が高くなる箇所があり、そこにはシールリング2に沿って配置された抵抗体充填スルーホール7が存在するため、上記不要共振波の抑圧が可能であり、共振モードに依存せず、複数の共振モードに有効である。また、本構成は一般的に多層誘電体基板8に用いられるスルーホールに抵抗体を充填することで、上記効果を得ることができるため、パッケージ形状に制約を与えない。
As a result, the second
1 封止蓋、2 シールリング、3a,3b 表層導体、4 内層導体、5 裏面導体、6 金属充填スルーホール、7 抵抗体充填スルーホール、8 誘電体多層基板、9 半導体素子、10 高周波パッケージ、11 キャビティ。 DESCRIPTION OF SYMBOLS 1 Sealing lid, 2 Seal ring, 3a, 3b Surface layer conductor, 4 Inner layer conductor, 5 Back surface conductor, 6 Metal filling through hole, 7 Resistor filling through hole, 8 Dielectric multilayer substrate, 9 Semiconductor element, 10 High frequency package, 11 Cavity.
Claims (3)
上記第1の表層導体とは分離し、上記第1の表層導体よりも内側に配置された第2の表層導体、
上記第1の表層導体と上記第2の表層導体にそれぞれ接続される複数の抵抗体充填スルーホール、
上記抵抗体充填スルーホールと接続する内層導体、
裏面導体、
および上記内層導体と上記裏面導体を接続する複数の金属充填スルーホール、
を有し、半導体素子が搭載される誘電体多層基板と、
上記誘電体多層基板上の半導体素子を囲むように内壁が設けられ、当該内壁が上記第1の表層導体上に接続され、当該内壁の内側に空間を形成する蓋体と、
を備え、
上記第2の表層導体は上記蓋体の内壁近くに沿うように配列され、
上記第2の表層導体と上記内層導体を接続する上記抵抗体充填スルーホールは上記第2の表層導体における上記蓋体の内壁側に寄って配置され、上記蓋体の内壁に沿うように配列された高周波パッケージ。 A first surface conductor,
A second surface layer conductor separated from the first surface layer conductor and disposed inside the first surface layer conductor;
A plurality of resistor-filled through holes respectively connected to the first surface conductor and the second surface conductor;
An inner layer conductor connected to the resistor-filled through-hole,
Back conductor,
And a plurality of metal-filled through holes connecting the inner layer conductor and the back conductor,
A dielectric multilayer substrate on which a semiconductor element is mounted;
An inner wall is provided so as to surround the semiconductor element on the dielectric multilayer substrate, the inner wall is connected to the first surface layer conductor, and a lid that forms a space inside the inner wall;
With
The second surface conductor is arranged so as to be close to the inner wall of the lid,
The resistor-filled through-holes connecting the second surface layer conductor and the inner layer conductor are arranged close to the inner wall side of the lid body in the second surface layer conductor, and are arranged along the inner wall of the lid body. High frequency package.
上記第2の表層導体は上記シールリングの近くに沿うように配列され、
上記第2の表層導体と上記内層導体を接続する上記抵抗体充填スルーホールは上記第2の表層導体における上記シールリング側に寄って配置され、上記シールリングに沿うように配列されたことを特徴とする請求項1記載の高周波パッケージ。 The lid is composed of a seal ring connected to the first surface layer conductor so as to surround the semiconductor element on the dielectric multilayer substrate, and a lid joined to the upper surface portion of the seal ring,
The second surface conductor is arranged along the vicinity of the seal ring,
The resistor-filled through-hole connecting the second surface layer conductor and the inner layer conductor is disposed close to the seal ring side in the second surface layer conductor, and arranged along the seal ring. The high frequency package according to claim 1.
上記シールリングは、誘電体多層基板上のキャビティを囲むように上記第1の表層導体上に接続されることを特徴とした請求項2記載の高周波パッケージ。 The dielectric multilayer substrate has a cavity in which a semiconductor element is accommodated,
3. The high frequency package according to claim 2, wherein the seal ring is connected to the first surface conductor so as to surround a cavity on the dielectric multilayer substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133920A JP2013258318A (en) | 2012-06-13 | 2012-06-13 | High frequency package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133920A JP2013258318A (en) | 2012-06-13 | 2012-06-13 | High frequency package |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013258318A true JP2013258318A (en) | 2013-12-26 |
Family
ID=49954493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012133920A Pending JP2013258318A (en) | 2012-06-13 | 2012-06-13 | High frequency package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013258318A (en) |
-
2012
- 2012-06-13 JP JP2012133920A patent/JP2013258318A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4188373B2 (en) | Multilayer dielectric substrate and semiconductor package | |
JP5851439B2 (en) | High frequency semiconductor package | |
US8222976B2 (en) | Multilayer dielectric substrate and semiconductor package | |
JP2007287916A (en) | Electronic component package | |
JP2011165931A (en) | High-frequency circuit module | |
JP2008244289A (en) | Electromagnetic shielding structure | |
JPWO2009139210A1 (en) | High frequency storage case and high frequency module | |
JP4944024B2 (en) | Transceiver | |
US20150334869A1 (en) | Frequency up converter having compact size and enhanced heat emission characteristics | |
JP7026804B2 (en) | Wiring boards, packages and modules | |
JP2011187812A (en) | High-frequency module | |
JP5601325B2 (en) | Communications system | |
JP5478124B2 (en) | Multi-layer board with built-in non-reciprocal circuit | |
JP2013258318A (en) | High frequency package | |
JP6559075B2 (en) | High frequency device and high frequency module | |
JP2015176973A (en) | microwave circuit module | |
JP2009212309A (en) | Semiconductor package | |
JP2021158202A (en) | Shield structure and electronic device | |
JP5495619B2 (en) | Multi-layer high frequency package substrate | |
JP2010278152A (en) | Multilayer high-frequency package substrate | |
WO2019175933A1 (en) | High-frequency device | |
JP2010272585A (en) | Flip-chip mounting structure | |
JP2006073935A (en) | Semiconductor package | |
JP2021176180A (en) | Electronic circuit module | |
JP2008263021A (en) | Dielectric package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140327 |