JP2013258318A - High frequency package - Google Patents

High frequency package Download PDF

Info

Publication number
JP2013258318A
JP2013258318A JP2012133920A JP2012133920A JP2013258318A JP 2013258318 A JP2013258318 A JP 2013258318A JP 2012133920 A JP2012133920 A JP 2012133920A JP 2012133920 A JP2012133920 A JP 2012133920A JP 2013258318 A JP2013258318 A JP 2013258318A
Authority
JP
Japan
Prior art keywords
conductor
layer conductor
surface layer
seal ring
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012133920A
Other languages
Japanese (ja)
Inventor
Akihiro Itaba
章浩 板場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012133920A priority Critical patent/JP2013258318A/en
Publication of JP2013258318A publication Critical patent/JP2013258318A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To obtain a high frequency package which improves the suppression capability of unnecessary resonance waves in a package and avoids limiting a package size.SOLUTION: A high frequency package comprises: a second surface layer conductor which is separated from a first surface layer conductor and is disposed at the inner side of the first surface layer conductor; multiple resistor filling through holes that are respectively connected with the first surface layer conductor and the second surface layer conductor; an inner layer conductor connected with the resistor filling through holes; and a rear surface conductor. The second surface layer conductor is arranged at an area near an inner wall of the lid so as to be along the inner wall. The resistor filling through holes, which connect the second surface layer conductor with the inner layer conductor, are disposed close to the lid inner wall side in the second surface layer conductor so as to be arranged along the inner wall of the lid.

Description

本発明は、マイクロ波やミリ波帯の高周波信号を処理する半導体素子が収容される、高周波パッケージに関する。   The present invention relates to a high-frequency package in which a semiconductor element that processes a microwave or millimeter-wave band high-frequency signal is accommodated.

高周波信号を処理する高周波用半導体素子を用いたデバイスは、水分や塵、EMC(Electro-Magnetic Compatibility)といった観点から、気密シールドされたパッケージ中に半導体素子を収容する必要がある。しかし、電磁的にシールドされたパッケージであるため、パッケージ内に不要共振波が生じてしまう問題がある(例えば、特許文献1、2参照)。   A device using a high-frequency semiconductor element that processes a high-frequency signal needs to accommodate the semiconductor element in a hermetically shielded package from the viewpoint of moisture, dust, and EMC (Electro-Magnetic Compatibility). However, since the package is electromagnetically shielded, there is a problem that unnecessary resonance waves are generated in the package (for example, see Patent Documents 1 and 2).

特許文献1は、半導体素子を収容するキャビティの形成された誘電体多層基板のキャビティ壁内に、複数の金属充填スルーホールと抵抗体充填スルーホールが配置された構成のパッケージである。このパッケージは、抵抗体充填スルーホールを金属充填スルーホールから特定の不要共振波の1/4波長の距離だけ内側に配置することで無反射終端を形成し、特定の不要共振波、及びその奇数倍の周波数を持つモードに対して抑圧効果を得る。   Patent Document 1 is a package having a configuration in which a plurality of metal-filled through-holes and resistor-filled through-holes are arranged in a cavity wall of a dielectric multilayer substrate in which a cavity for housing a semiconductor element is formed. This package forms a non-reflective termination by disposing a resistor-filled through hole at a distance of 1/4 wavelength of a specific unnecessary resonance wave from the metal-filled through hole, thereby forming a specific unnecessary resonance wave and its odd number. A suppression effect is obtained for a mode having a double frequency.

特許文献2は、多層誘電体基板上に半導体素子を搭載し、その周辺をシールリングで囲い、シールリング上面を封止蓋で封止した高周波パッケージであって、シールリング直下に抵抗体充填スルーホールを配置した構成となっている。シールリング直下に抵抗体充填スルーホールを配置することで、不要共振波により生じる高周波電流は抵抗体充填スルーホールを通ることにより消費され、不要共振波が抑圧される。   Patent Document 2 is a high-frequency package in which a semiconductor element is mounted on a multilayer dielectric substrate, its periphery is surrounded by a seal ring, and the upper surface of the seal ring is sealed with a sealing lid, and a resistor filled through is directly under the seal ring. It has a configuration with holes. By arranging the resistor-filled through hole directly under the seal ring, the high-frequency current generated by the unnecessary resonance wave is consumed by passing through the resistor-filled through hole, and the unnecessary resonance wave is suppressed.

特開2008−263021JP2008-263021 特開2009−212309JP2009-212309A

しかしながら、特許文献1の高周波パッケージは、キャビティ壁内において、金属充填スルーホールと抵抗体充填スルーホールの距離を不要共振波の1/4波長確保する必要があるため、構成上パッケージサイズは1/2波長以上となり、基本的な共振モードである、1/2波長で共振するTE10モードを抑圧することはできない問題がある。また、特定の不要共振波の偶数倍の周波数を持つモードでは抑圧効果が得られない問題がある。さらに、キャビティ壁は不要共振波の1/4波長以上の厚みが必要であるため、パッケージサイズに制約が生じ、不要共振波の波長が長いほどパッケージサイズが増大するという問題がある。   However, in the high frequency package of Patent Document 1, it is necessary to secure a quarter wavelength of the unnecessary resonance wave in the cavity wall so that the distance between the metal-filled through hole and the resistor-filled through hole is 1/100. There is a problem that it is not possible to suppress the TE10 mode that resonates at ½ wavelength, which is two or more wavelengths, which is a basic resonance mode. Further, there is a problem that a suppression effect cannot be obtained in a mode having a frequency that is an even multiple of a specific unnecessary resonance wave. Furthermore, since the cavity wall needs to have a thickness equal to or greater than ¼ wavelength of the unnecessary resonance wave, there is a problem that the package size is limited, and the longer the wavelength of the unnecessary resonance wave, the larger the package size.

また、特許文献2の高周波パッケージは、特許文献1のようにTE10モードに依存せず、パッケージサイズに制約を与えない。しかしながら、特許文献2の高周波パッケージは、不要共振波により発生する高周波電流の電流密度が高くなる箇所が、シールリング周辺にも存在するため、シールリング直下のみに配置した抵抗体充填スルーホールのみでは、高周波電流を十分に消費できず、不要共振波の抑圧量が不十分となる問題がある。   Further, the high frequency package of Patent Document 2 does not depend on the TE10 mode as in Patent Document 1, and does not restrict the package size. However, in the high-frequency package of Patent Document 2, a portion where the current density of the high-frequency current generated by the unnecessary resonance wave is high also exists around the seal ring. There is a problem that high frequency current cannot be consumed sufficiently and the amount of suppression of unnecessary resonance waves becomes insufficient.

本発明は係る課題を解決するためになされたものであり、パッケージ内部の不要共振波の抑圧能力を向上し、かつパッケージサイズに制約を与えない、高周波パッケージを得ることを目的とする。   The present invention has been made to solve such problems, and an object of the present invention is to obtain a high-frequency package that improves the ability to suppress unnecessary resonance waves inside the package and does not restrict the package size.

本発明による高周波パッケージは、第1の表層導体、上記第1の表層導体とは分離し、上記第1の表層導体よりも内側に配置された第2の表層導体、上記第1の表層導体と上記第2の表層導体にそれぞれ接続される複数の抵抗体充填スルーホール、上記抵抗体充填スルーホールと接続する内層導体、裏面導体、および上記内層導体と上記裏面導体を接続する複数の金属充填スルーホール、を有し、半導体素子が搭載される誘電体多層基板と、上記誘電体多層基板上の半導体素子を囲むように内壁が設けられ、当該内壁が上記第1の表層導体上に接続され、当該内壁の内側に空間を形成する蓋体と、を備え、上記第2の表層導体は上記蓋体の内壁近くに沿うように配列され、上記第2の表層導体と上記内層導体を接続する上記抵抗体充填スルーホールは上記第2の表層導体における上記蓋体の内壁側に寄って配置され、上記蓋体の内壁に沿うように配列されたものである。   The high frequency package according to the present invention includes a first surface conductor, a second surface conductor separated from the first surface conductor, and disposed inside the first surface conductor, the first surface conductor, A plurality of resistor-filled through holes connected to the second surface layer conductor, an inner layer conductor connected to the resistor-filled through hole, a back conductor, and a plurality of metal-filled throughs connecting the inner layer conductor and the back conductor A dielectric multilayer substrate on which a semiconductor element is mounted, an inner wall is provided so as to surround the semiconductor element on the dielectric multilayer substrate, the inner wall is connected to the first surface conductor, A lid that forms a space inside the inner wall, and the second surface layer conductor is arranged along the vicinity of the inner wall of the lid body, and connects the second surface layer conductor and the inner layer conductor. Resistor filling through Lumpur is disposed closer to the inner wall of the cover body in the second surface conductor, in which are arranged along the inner wall of the lid.

本発明によれば、不要共振波により生じる高周波電流を抵抗体充填スルーホールで消費するので、パッケージ形状に依存せずに、不要共振波を抑圧することができる。   According to the present invention, since the high-frequency current generated by the unnecessary resonance wave is consumed by the resistor-filled through hole, the unnecessary resonance wave can be suppressed without depending on the package shape.

実施の形態1による高周波パッケージの構成を示す側断面図である。1 is a side sectional view showing a configuration of a high frequency package according to Embodiment 1. FIG. 実施の形態1による高周波パッケージの表層パターンを示す上面図である。4 is a top view showing a surface layer pattern of the high-frequency package according to Embodiment 1. FIG. 実施の形態1による高周波パッケージに生じる電流密度分布を示す図である。It is a figure which shows the current density distribution which arises in the high frequency package by Embodiment 1. FIG.

実施の形態1.
図1は、この発明に係る実施の形態1による高周波パッケージの構成を示す側面から見た断面図である。図において、高周波パッケージは、長方体塊形状の誘電体多層基板8と、矩形枠形状のシールリング2と、長方形薄板状の封止蓋1を備えて構成される。誘電体多層基板8は、半導体素子9を搭載できるように上部に窪んだ空洞部をなすキャビティ11が設けられる。半導体素子9の下部は、キャビティ11の形成する空間に収納される。シールリング2は金属導体から構成され、誘電体多層基板8の上面に接合されて、半導体素子9の上部を囲んで配置される。封止蓋1は金属導体から構成され、誘電体多層基板8上に半導体素子9が実装された状態で、シールリング2の上面に接合される。封止蓋1がシールリング2に接合されることで、誘電体多層基板8、シールリング2、および封止蓋1で囲まれた空間に、半導体素子9が気密を保ったまま封止されることとなる。なお、封止蓋1とシールリング2は蓋体をなし、当該蓋体は半導体素子9を収容する空間を形成する。
Embodiment 1 FIG.
1 is a cross-sectional view seen from a side, showing the configuration of a high-frequency package according to Embodiment 1 of the present invention. In the figure, the high-frequency package includes a rectangular parallelepiped dielectric multilayer substrate 8, a rectangular frame-shaped seal ring 2, and a rectangular thin plate-shaped sealing lid 1. The dielectric multilayer substrate 8 is provided with a cavity 11 that forms a hollow portion recessed upward so that the semiconductor element 9 can be mounted. The lower part of the semiconductor element 9 is accommodated in a space formed by the cavity 11. The seal ring 2 is made of a metal conductor, is bonded to the upper surface of the dielectric multilayer substrate 8, and is disposed so as to surround the upper portion of the semiconductor element 9. The sealing lid 1 is made of a metal conductor, and is bonded to the upper surface of the seal ring 2 in a state where the semiconductor element 9 is mounted on the dielectric multilayer substrate 8. When the sealing lid 1 is joined to the seal ring 2, the semiconductor element 9 is sealed in a space surrounded by the dielectric multilayer substrate 8, the seal ring 2, and the sealing lid 1 while keeping airtightness. It will be. The sealing lid 1 and the seal ring 2 form a lid, and the lid forms a space for accommodating the semiconductor element 9.

誘電体多層基板8は、上部の表層にシールリング2の下面と接続される表層導体3aが形成される。シールリング2は、表層導体3a上にろう付けやはんだにより接合される。また、誘電体多層基板8は、上部の表層における表層導体3aよりも内側に、表層導体3aの端部に近接して離間する表層導体3bが形成される。誘電体多層基板8は、下部の裏面層に裏面導体5が形成される。誘電体多層基板8は、表層と裏面層の間の誘電体層に内層導体4が形成される。誘電体多層基板8は、裏面層に裏面導体5が形成される。内層導体4の一部表面は、キャビティ11の形成する空間に面しており、半導体素子9の裏面のグランド面またはグランド端子が接続される。複数の金属充填スルーホール6は、内層導体4と裏面導体5の間を接続する。また、複数の抵抗体充填スルーホール7は、一部が内層導体4と表層導体3aとの間をそれぞれ接続し、他の一部が内層導体4と表層導体3bとの間をそれぞれ接続する。表層導体3bは、シールリング2と非接触に、シールリング2の内側に沿ってシールリング2の近くに配置される。また、抵抗体充填スルーホール7は、表層導体3bのシールリング2側に沿って、シールリング2側に寄った位置に配置される。   In the dielectric multilayer substrate 8, a surface layer conductor 3a connected to the lower surface of the seal ring 2 is formed on the upper surface layer. The seal ring 2 is joined to the surface layer conductor 3a by brazing or soldering. In the dielectric multilayer substrate 8, a surface layer conductor 3b is formed inside the surface layer conductor 3a in the upper surface layer, and is separated from and close to the end of the surface layer conductor 3a. The dielectric multilayer substrate 8 has the back conductor 5 formed on the lower back layer. In the dielectric multilayer substrate 8, the inner layer conductor 4 is formed in the dielectric layer between the surface layer and the back surface layer. The dielectric multilayer substrate 8 has the back conductor 5 formed on the back layer. A partial surface of the inner layer conductor 4 faces the space formed by the cavity 11 and is connected to the ground surface or the ground terminal on the back surface of the semiconductor element 9. The plurality of metal-filled through holes 6 connect between the inner layer conductor 4 and the back conductor 5. In addition, the plurality of resistor-filled through holes 7 partially connect the inner layer conductor 4 and the surface layer conductor 3a, and the other part connect the inner layer conductor 4 and the surface layer conductor 3b. The surface conductor 3 b is disposed in the vicinity of the seal ring 2 along the inside of the seal ring 2 so as not to contact the seal ring 2. Further, the resistor-filled through hole 7 is disposed along the seal ring 2 side of the surface layer conductor 3b at a position close to the seal ring 2 side.

図2は、実施の形態1による高周波パッケージの誘電体多層基板8の表層パターンを示す図であり、シールリング2と誘電体多層基板8の接合面を、上方(封止板1側)から見た図(シールリング2を接合する前の状態の図)となっている。図2は表層パターンとして、表層導体3aおよび表層導体3bを例示している。ここで、表層導体3bは表層導体3aの内側に配置され、表層において2つの表層導体は分離されている。図2の例では、表層導体3aおよび表層導体3bはロの字形状をなしているが、必ずしもロの字形状である必要はなく、表層導体3aおよび表層導体3bは帯状の閉じた導体領域を形成していれば良い。表層導体3bの内側には、キャビティ11が配置され、その底面の内層導体4上には、上述したように半導体素子9が載置される。   FIG. 2 is a diagram showing a surface layer pattern of the dielectric multilayer substrate 8 of the high-frequency package according to the first embodiment, and the joint surface between the seal ring 2 and the dielectric multilayer substrate 8 is viewed from above (sealing plate 1 side). It is a figure (a figure before joining the seal ring 2). FIG. 2 illustrates the surface layer conductor 3a and the surface layer conductor 3b as surface layer patterns. Here, the surface layer conductor 3b is disposed inside the surface layer conductor 3a, and the two surface layer conductors are separated in the surface layer. In the example of FIG. 2, the surface conductor 3 a and the surface conductor 3 b have a square shape, but it is not always necessary to have a square shape, and the surface conductor 3 a and the surface conductor 3 b have a band-shaped closed conductor region. It only has to be formed. A cavity 11 is arranged inside the surface layer conductor 3b, and the semiconductor element 9 is placed on the inner layer conductor 4 on the bottom surface thereof as described above.

表層導体3aおよび表層導体3bは、黒丸で示す抵抗体充填スルーホール7を介して内層導体4に接続されている。表層導体3aと表層導体3bに流れる高周波電流は抵抗体充填スルーホール7を通るようになされている。また、抵抗体充填スルーホール7は、表層導体3aおよび表層導体3bにおける、互いに向かい合う位置で、表層導体3bのシールリング2の近くに、シールリング2の内周に沿うように複数配列されている。また、抵抗体充填スルーホール7は、互いに不要共振波の1/2波長よりも短い間隔を空けて配列されている。   The surface layer conductor 3a and the surface layer conductor 3b are connected to the inner layer conductor 4 through a resistor-filled through hole 7 indicated by a black circle. The high-frequency current flowing through the surface layer conductor 3 a and the surface layer conductor 3 b passes through the resistor-filled through hole 7. Further, a plurality of resistor-filled through holes 7 are arranged along the inner circumference of the seal ring 2 near the seal ring 2 of the surface layer conductor 3b at positions facing each other in the surface layer conductor 3a and the surface layer conductor 3b. . The resistor-filled through holes 7 are arranged with an interval shorter than a half wavelength of the unnecessary resonance wave.

次に、不要共振波の基本的な共振モードであるTE10モードを用いて動作説明する。
図3に、TE10モードにおけるパッケージ内に生じる高周波電流の電流密度分布を示す。図3中に点線で囲われた箇所は電流密度が高い箇所である。この点線に該当する電流密度の高くなる箇所は、封止蓋1の四辺の中央部、シールリング2の四辺の中央部、表層導体3a及び表層導体3aと接続されている抵抗体充填スルーホール7で形成されるロの字形状の導体の四辺の中央部、内層導体4と表層導体3b及び表層導体3bと接続されている抵抗体充填スルーホール7で形成されるロの字形状の導体の四辺の中央部に、それぞれ存在する。
Next, the operation will be described using the TE10 mode, which is a basic resonance mode of unnecessary resonance waves.
FIG. 3 shows a current density distribution of high-frequency current generated in the package in the TE10 mode. A portion surrounded by a dotted line in FIG. 3 is a portion having a high current density. The portion where the current density corresponding to this dotted line is high is the center part of the four sides of the sealing lid 1, the center part of the four sides of the seal ring 2, the surface layer conductor 3a, and the resistor-filled through hole 7 connected to the surface layer conductor 3a. The four sides of the square-shaped conductor formed by the center portion of the four sides of the square-shaped conductor formed by the inner layer conductor 4, the surface layer conductor 3b, and the resistor-filled through hole 7 connected to the surface layer conductor 3b. In the center of each.

TE10モードで生じる高周波電流は、封止蓋1の中央から放射上にシールリング2の方向に流れ、シールリング2から垂直方向に表層導体3aを介して抵抗体充填スルーホール7を通り、内層導体4へ流れる。また、表層導体3aは、表層導体3bと分離されているため、表層導体3aから表層導体3bへ直接高周波電流が流れることはない。表層導体3aと内層導体4を接続する抵抗体充填スルーホール7はシールリング2に沿って配置されており、電流密度が高い箇所には抵抗体充填スルーホール7が存在する構成となっているため、高周波電流が効率良く消費される。また、表層導体3b上にも高周波電流は流れ、この電流は表層導体3bのシールリング2側を沿うように配置された抵抗体充填スルーホール7により消費される。   The high-frequency current generated in the TE10 mode flows radially from the center of the sealing lid 1 in the direction of the seal ring 2, passes through the resistor-filled through-hole 7 through the surface layer conductor 3a in the vertical direction from the seal ring 2, and passes through the inner layer conductor. It flows to 4. Further, since the surface layer conductor 3a is separated from the surface layer conductor 3b, no high frequency current flows directly from the surface layer conductor 3a to the surface layer conductor 3b. The resistor-filled through hole 7 connecting the surface layer conductor 3a and the inner layer conductor 4 is disposed along the seal ring 2, and the resistor-filled through hole 7 is present at a location where the current density is high. High frequency current is consumed efficiently. A high-frequency current also flows on the surface layer conductor 3b, and this current is consumed by the resistor-filled through-hole 7 arranged along the seal ring 2 side of the surface layer conductor 3b.

ここで、内層導体4と表層導体3b及び表層導体3bと接続された抵抗体充填スルーホール7で形成される導体にも電流密度が高い箇所が存在し、表層導体3b及び表層導体3bと接続された抵抗体充填スルーホール7をシールリング2近くに配置することで、より電流密度の高い箇所に抵抗体充填スルーホール7を配置することができ、高周波電流をより効率良く消費することができる。   Here, the conductor formed by the inner layer conductor 4, the surface layer conductor 3b, and the resistor-filled through hole 7 connected to the surface layer conductor 3b also has a portion with a high current density, and is connected to the surface layer conductor 3b and the surface layer conductor 3b. By disposing the resistor-filled through hole 7 near the seal ring 2, the resistor-filled through hole 7 can be disposed at a location where the current density is higher, and high-frequency current can be consumed more efficiently.

かくして、表層導体3aと接続されている抵抗体充填スルーホール7によって高周波電流を消費し、更に表層導体3bと接続されている抵抗体充填スルーホール7においても消費することで、効率良く効果的に高周波電流が消費でき、不要共振波の優れた抑圧を得ることができる。   Thus, high-frequency current is consumed by the resistor-filled through-hole 7 connected to the surface layer conductor 3a, and further consumed efficiently in the resistor-filled through-hole 7 connected to the surface layer conductor 3b. High-frequency current can be consumed, and excellent suppression of unwanted resonance waves can be obtained.

上記説明ではTE10モードを用いて説明したが、他のモードにおいても同様に、シールリング2と表層導体3a及び表層導体3aと接続された抵抗体充填スルーホール7で形成される導体と、内層導体4と表層導体3b及び表層導体3bと接続されている抵抗体充填スルーホール7で形成される導体には、共振モードによって電流密度の高い箇所が異なる部分が存在し、表層導体3aに接続される抵抗体充填スルーホール7と表層導体3bのシールリング2側に接続される抵抗体充填スルーホール7は電流密度が高い箇所にも配置されているため、高周波電流を効率良く効果的に消費することができる。また、本構成は多層誘電体基板8を構成する上で一般的に用いられるスルーホールに抵抗体を充填しているため、パッケージ形状に依存せずに適用することが可能である。また、封止蓋10は、シールリング2と内層導体4と抵抗体充填スルーホール7によって、不要共振波がパッケージ外部に漏れ出ることを防止する電磁遮蔽効果を奏するものであれば、シールリング2の上面部に非気密で接合される蓋であっても良い。また、シールリング2も同様に、不要共振波がパッケージ外部に漏れ出ることを防止する電磁遮蔽効果を奏するものであれば、表層導体3aの上面に非気密で接合されるものであっても良い。さらに、封止蓋10とシールリング2は一体的に形成された蓋体であっても良い。また、半導体素子9を収容するキャビティ11を設けずに、半導体素子9を誘電体多層基板8の表層に搭載して、半導体素子9を誘電体多層基板8の表層に設けたグランド導体に接続しても良い。   In the above description, the TE10 mode is used, but in the other modes as well, the conductor formed by the seal ring 2, the surface layer conductor 3a, and the resistor filled through hole 7 connected to the surface layer conductor 3a, and the inner layer conductor 4 and the surface layer conductor 3b and the conductor formed by the resistor-filled through hole 7 connected to the surface layer conductor 3b have a portion where the current density is different depending on the resonance mode, and is connected to the surface layer conductor 3a. The resistor-filled through-hole 7 and the resistor-filled through-hole 7 connected to the seal ring 2 side of the surface layer conductor 3b are also arranged at a location where the current density is high, so that high-frequency current is efficiently and effectively consumed. Can do. In addition, this configuration can be applied without depending on the package shape since a resistor is filled in a through-hole generally used in configuring the multilayer dielectric substrate 8. In addition, the sealing lid 10 can be any seal ring 2 as long as the sealing ring 2, the inner layer conductor 4, and the resistor filling through hole 7 exhibit an electromagnetic shielding effect that prevents unnecessary resonance waves from leaking outside the package. It may be a lid that is non-hermeticly joined to the upper surface portion. Similarly, the seal ring 2 may be non-hermeticly joined to the upper surface of the surface conductor 3a as long as it has an electromagnetic shielding effect for preventing unnecessary resonance waves from leaking outside the package. . Further, the sealing lid 10 and the seal ring 2 may be integrally formed lids. Further, without providing the cavity 11 for accommodating the semiconductor element 9, the semiconductor element 9 is mounted on the surface layer of the dielectric multilayer substrate 8, and the semiconductor element 9 is connected to the ground conductor provided on the surface layer of the dielectric multilayer substrate 8. May be.

このように、本構成を用いた高周波パッケージ10は、パッケージ形状に依存せず、複数の共振モードに対して、不要共振波により生じる高周波電流を抵抗体で効率良く効果的に消費することができるので、不要共振波の優れた抑圧を可能とする。   As described above, the high-frequency package 10 using this configuration can efficiently and effectively consume the high-frequency current generated by the unnecessary resonance wave with respect to the plurality of resonance modes without depending on the package shape. Therefore, it is possible to excellently suppress unnecessary resonance waves.

以上説明した通り、実施の形態1による高周波パッケージ10は、第1の表層導体3a、上記第1の表層導体3aとは分離し、上記第1の表層導体3aよりも内側に配置された第2の表層導体3b、上記第1の表層導体3aと上記第2の表層導体3bにそれぞれ接続される複数の抵抗体充填スルーホール7、上記抵抗体充填スルーホール7と接続する内層導体4、裏面導体5、および上記内層導体4と上記裏面導体5を接続する複数の金属充填スルーホール6、を有し、半導体素子9が搭載される誘電体多層基板8と、上記誘電体多層基板8上の半導体素子9を囲むように(シールリング2の)内壁が設けられ、当該内壁が上記第1の表層導体3a上に接続され、当該内壁の内側に空間を形成するシールリング2と封止蓋10からなる蓋体と、を備え、上記第2の表層導体3aは上記蓋体の内壁(シールリング2)近くに沿うように配列され、上記第2の表層導体3bと上記内層導体4を接続する上記抵抗体充填スルーホール7は上記第2の表層導体3bにおける上記蓋体の内壁側(シールリング2)に寄って配置され、上記蓋体の内壁(シールリング2)に沿うように配列されたことを特徴とする。   As described above, the high-frequency package 10 according to Embodiment 1 is separated from the first surface layer conductor 3a and the first surface layer conductor 3a, and is disposed on the inner side of the first surface layer conductor 3a. Surface conductor 3b, a plurality of resistor-filled through holes 7 connected to the first surface conductor 3a and the second surface conductor 3b, an inner layer conductor 4 connected to the resistor-filled through hole 7, and a back conductor 5 and a dielectric multilayer substrate 8 having a plurality of metal-filled through holes 6 connecting the inner layer conductor 4 and the back conductor 5, and a semiconductor element 9 mounted thereon, and a semiconductor on the dielectric multilayer substrate 8 An inner wall (of the seal ring 2) is provided so as to surround the element 9, the inner wall is connected to the first surface layer conductor 3a, and the seal ring 2 and the sealing lid 10 that form a space inside the inner wall With a lid The second surface layer conductor 3a is arranged so as to be close to the inner wall (seal ring 2) of the lid, and the resistor-filled through-hole connecting the second surface layer conductor 3b and the inner layer conductor 4 7 is arranged near the inner wall side (seal ring 2) of the lid body in the second surface layer conductor 3b and arranged along the inner wall (seal ring 2) of the lid body.

これによって、高周波パッケージ10内で発生する不要共振波に対して、不要共振波により生じる高周波電流の電流密度が高くなるシールリング2の近くに第2の表層導体3bを配置し、第2の表層導体3b上に不要共振波により生じる高周波電流を流し、それを抵抗体充填スルーホール7で消費させることで、共振エネルギーを減衰させ、不要共振波の抑圧を可能ならしめている。高周波パッケージ10には複数の共振モードが存在し、シールリング2近くの第2の表層導体上には共振モードによらず電流密度が高くなる箇所があり、そこにはシールリング2に沿って配置された抵抗体充填スルーホール7が存在するため、上記不要共振波の抑圧が可能であり、共振モードに依存せず、複数の共振モードに有効である。また、本構成は一般的に多層誘電体基板8に用いられるスルーホールに抵抗体を充填することで、上記効果を得ることができるため、パッケージ形状に制約を与えない。   As a result, the second surface layer conductor 3b is arranged near the seal ring 2 where the current density of the high frequency current generated by the unnecessary resonance wave becomes higher than the unnecessary resonance wave generated in the high frequency package 10, and the second surface layer By passing a high-frequency current generated by an unnecessary resonance wave on the conductor 3b and consuming it through the resistor-filled through hole 7, the resonance energy is attenuated and the unnecessary resonance wave can be suppressed. The high-frequency package 10 has a plurality of resonance modes, and there is a portion on the second surface conductor near the seal ring 2 where the current density becomes high regardless of the resonance mode, and the high-frequency package 10 is arranged along the seal ring 2. Since the resistor-filled through hole 7 is present, the unnecessary resonance wave can be suppressed, and it is effective for a plurality of resonance modes without depending on the resonance mode. Further, in this configuration, since the above effect can be obtained by filling a through hole used in the multilayer dielectric substrate 8 with a resistor, the package shape is not restricted.

1 封止蓋、2 シールリング、3a,3b 表層導体、4 内層導体、5 裏面導体、6 金属充填スルーホール、7 抵抗体充填スルーホール、8 誘電体多層基板、9 半導体素子、10 高周波パッケージ、11 キャビティ。   DESCRIPTION OF SYMBOLS 1 Sealing lid, 2 Seal ring, 3a, 3b Surface layer conductor, 4 Inner layer conductor, 5 Back surface conductor, 6 Metal filling through hole, 7 Resistor filling through hole, 8 Dielectric multilayer substrate, 9 Semiconductor element, 10 High frequency package, 11 Cavity.

Claims (3)

第1の表層導体、
上記第1の表層導体とは分離し、上記第1の表層導体よりも内側に配置された第2の表層導体、
上記第1の表層導体と上記第2の表層導体にそれぞれ接続される複数の抵抗体充填スルーホール、
上記抵抗体充填スルーホールと接続する内層導体、
裏面導体、
および上記内層導体と上記裏面導体を接続する複数の金属充填スルーホール、
を有し、半導体素子が搭載される誘電体多層基板と、
上記誘電体多層基板上の半導体素子を囲むように内壁が設けられ、当該内壁が上記第1の表層導体上に接続され、当該内壁の内側に空間を形成する蓋体と、
を備え、
上記第2の表層導体は上記蓋体の内壁近くに沿うように配列され、
上記第2の表層導体と上記内層導体を接続する上記抵抗体充填スルーホールは上記第2の表層導体における上記蓋体の内壁側に寄って配置され、上記蓋体の内壁に沿うように配列された高周波パッケージ。
A first surface conductor,
A second surface layer conductor separated from the first surface layer conductor and disposed inside the first surface layer conductor;
A plurality of resistor-filled through holes respectively connected to the first surface conductor and the second surface conductor;
An inner layer conductor connected to the resistor-filled through-hole,
Back conductor,
And a plurality of metal-filled through holes connecting the inner layer conductor and the back conductor,
A dielectric multilayer substrate on which a semiconductor element is mounted;
An inner wall is provided so as to surround the semiconductor element on the dielectric multilayer substrate, the inner wall is connected to the first surface layer conductor, and a lid that forms a space inside the inner wall;
With
The second surface conductor is arranged so as to be close to the inner wall of the lid,
The resistor-filled through-holes connecting the second surface layer conductor and the inner layer conductor are arranged close to the inner wall side of the lid body in the second surface layer conductor, and are arranged along the inner wall of the lid body. High frequency package.
上記蓋体は、上記誘電体多層基板上の半導体素子を囲むように上記第1の表層導体上に接続されるシールリングと、上記シールリングの上面部に接合される蓋から構成され、
上記第2の表層導体は上記シールリングの近くに沿うように配列され、
上記第2の表層導体と上記内層導体を接続する上記抵抗体充填スルーホールは上記第2の表層導体における上記シールリング側に寄って配置され、上記シールリングに沿うように配列されたことを特徴とする請求項1記載の高周波パッケージ。
The lid is composed of a seal ring connected to the first surface layer conductor so as to surround the semiconductor element on the dielectric multilayer substrate, and a lid joined to the upper surface portion of the seal ring,
The second surface conductor is arranged along the vicinity of the seal ring,
The resistor-filled through-hole connecting the second surface layer conductor and the inner layer conductor is disposed close to the seal ring side in the second surface layer conductor, and arranged along the seal ring. The high frequency package according to claim 1.
上記誘電体多層基板は、半導体素子が収納されるキャビティが形成され、
上記シールリングは、誘電体多層基板上のキャビティを囲むように上記第1の表層導体上に接続されることを特徴とした請求項2記載の高周波パッケージ。
The dielectric multilayer substrate has a cavity in which a semiconductor element is accommodated,
3. The high frequency package according to claim 2, wherein the seal ring is connected to the first surface conductor so as to surround a cavity on the dielectric multilayer substrate.
JP2012133920A 2012-06-13 2012-06-13 High frequency package Pending JP2013258318A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012133920A JP2013258318A (en) 2012-06-13 2012-06-13 High frequency package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012133920A JP2013258318A (en) 2012-06-13 2012-06-13 High frequency package

Publications (1)

Publication Number Publication Date
JP2013258318A true JP2013258318A (en) 2013-12-26

Family

ID=49954493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012133920A Pending JP2013258318A (en) 2012-06-13 2012-06-13 High frequency package

Country Status (1)

Country Link
JP (1) JP2013258318A (en)

Similar Documents

Publication Publication Date Title
JP4188373B2 (en) Multilayer dielectric substrate and semiconductor package
JP5851439B2 (en) High frequency semiconductor package
US8222976B2 (en) Multilayer dielectric substrate and semiconductor package
JP2007287916A (en) Electronic component package
JP2011165931A (en) High-frequency circuit module
JP2008244289A (en) Electromagnetic shielding structure
JPWO2009139210A1 (en) High frequency storage case and high frequency module
JP4944024B2 (en) Transceiver
US20150334869A1 (en) Frequency up converter having compact size and enhanced heat emission characteristics
JP7026804B2 (en) Wiring boards, packages and modules
JP2011187812A (en) High-frequency module
JP5601325B2 (en) Communications system
JP5478124B2 (en) Multi-layer board with built-in non-reciprocal circuit
JP2013258318A (en) High frequency package
JP6559075B2 (en) High frequency device and high frequency module
JP2015176973A (en) microwave circuit module
JP2009212309A (en) Semiconductor package
JP2021158202A (en) Shield structure and electronic device
JP5495619B2 (en) Multi-layer high frequency package substrate
JP2010278152A (en) Multilayer high-frequency package substrate
WO2019175933A1 (en) High-frequency device
JP2010272585A (en) Flip-chip mounting structure
JP2006073935A (en) Semiconductor package
JP2021176180A (en) Electronic circuit module
JP2008263021A (en) Dielectric package

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140327