JP2013258243A - Manufacturing method and manufacturing device of compound semiconductor substrate - Google Patents
Manufacturing method and manufacturing device of compound semiconductor substrate Download PDFInfo
- Publication number
- JP2013258243A JP2013258243A JP2012132828A JP2012132828A JP2013258243A JP 2013258243 A JP2013258243 A JP 2013258243A JP 2012132828 A JP2012132828 A JP 2012132828A JP 2012132828 A JP2012132828 A JP 2012132828A JP 2013258243 A JP2013258243 A JP 2013258243A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- ingots
- semiconductor substrate
- ingot
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
この発明は、化合物半導体基板の製造方法および製造装置に関する。 The present invention relates to a method and an apparatus for manufacturing a compound semiconductor substrate.
従来、単結晶インゴットを切断する手段として、ソーワイヤによって単結晶インゴットをスライスする方法が広く実施されている。当該方法としては、遊離砥粒を使った方法と固定砥粒を使った方法とに大別できる。前者では、ダイヤモンド、GC(Green Carborundum;高純度緑色炭化珪素)といった砥粒をスラリー状に分散させ遊離砥粒の形態でソーワイヤーの往復運動にならわせ、砥粒の切削力で切断加工する。後者では表面にダイヤモンド砥粒を固着させたソーワイヤーを使い、砥粒刃の切削力で切断加工する。昨今、サファイア、炭化珪素、窒化物半導体、セラミック等の難削材の加工には切削能力の大きい固定砥粒方式の加工が不可欠になりつつある。たとえば特開平9−17755号公報(特許文献1)にはシリコン半導体をスライス加工する方法が開示されている。当該公報によれば、スライスのためのワイヤー走行方向と結晶のヘキカイ方向とが一致しないように結晶を配置することによって加工中の破損を抑制する効果があると開示されている。 Conventionally, as a means for cutting a single crystal ingot, a method of slicing a single crystal ingot with a saw wire has been widely implemented. The method can be roughly classified into a method using loose abrasive grains and a method using fixed abrasive grains. In the former, abrasive grains such as diamond and GC (green carbon silicon; high purity green silicon carbide) are dispersed in a slurry state, followed by the reciprocating motion of the saw wire in the form of free abrasive grains, and cut by the cutting force of the abrasive grains. In the latter, a saw wire with diamond abrasive grains fixed to the surface is used, and cutting is performed with the cutting force of the abrasive blade. In recent years, fixed-abrasive processing with high cutting ability is becoming indispensable for processing difficult-to-cut materials such as sapphire, silicon carbide, nitride semiconductor, and ceramic. For example, Japanese Patent Laid-Open No. 9-17755 (Patent Document 1) discloses a method of slicing a silicon semiconductor. According to the publication, it is disclosed that there is an effect of suppressing breakage during processing by disposing the crystal so that the wire traveling direction for slicing does not coincide with the crushing direction of the crystal.
また特開平11−262917号公報(特許文献2)にもシリコン半導体のスライス加工に関する方法が開示されている。当該公報によれば、スライス主面方位精度を確保するためにOF(オリエンテーションフラット)方向またはノッチ方向を特定の向きに配置して加工することが望ましいことが開示されている。いずれの技術においても各々、加工中の破損、主面方位の精度についての言及はあるも、スライス方向と反り特性との間にある課題については延べられていない。一方、これらシリコン半導体の加工方法に対して特開平9−17755号公報(特許文献1)では化合物半導体のスライス方法を開示しており、材料の異方性による反りの課題に言及している。 Japanese Patent Laid-Open No. 11-262917 (Patent Document 2) also discloses a method related to slice processing of a silicon semiconductor. According to the publication, it is disclosed that it is desirable to perform processing by arranging the OF (orientation flat) direction or the notch direction in a specific direction in order to ensure the slice main surface orientation accuracy. In any of the techniques, there are references to the damage during processing and the accuracy of the principal plane orientation, but the problem between the slice direction and the warp characteristics is not extended. On the other hand, Japanese Patent Laid-Open No. 9-17755 (Patent Document 1) discloses a method for slicing a compound semiconductor, and mentions a problem of warping due to material anisotropy.
たとえばシリコンのような等方性に近い結晶は、結晶のスライス方向によって反りの異方性が顕著に発生することはない。そのため、所望の面方位を有し、かつ反り量が小さい基板を比較的容易に製造することができる。 For example, near-isotropic crystals such as silicon do not cause significant warping anisotropy depending on the slice direction of the crystal. Therefore, a substrate having a desired plane orientation and a small amount of warpage can be manufactured relatively easily.
しかしながら、化合物半導体は結晶に強い異方性を有しているため、インゴットの切断方向によって基板の反りが大きく異なってくる。それゆえ、所望の面方位を有し、かつ反り量の小さい基板を得ることが困難であった。また、たとえば炭化珪素などの化合物半導体は、現在の技術水準ではインゴット長はたとえば20mm程度であり、長尺状のインゴットを成長させることが困難である。それゆえ、1つのインゴットから取れる基板の枚数が少数であるので、基板を量産するためには多数のスライサーが必要とされる。 However, since compound semiconductors have strong anisotropy in crystals, the warpage of the substrate varies greatly depending on the cutting direction of the ingot. Therefore, it has been difficult to obtain a substrate having a desired plane orientation and a small amount of warpage. Further, for example, a compound semiconductor such as silicon carbide has an ingot length of, for example, about 20 mm at the current technical level, and it is difficult to grow a long ingot. Therefore, since the number of substrates that can be taken from one ingot is small, a large number of slicers are required to mass-produce substrates.
この発明は、上記のような課題を解決するために成されたものであり、簡易な方法で、所望の面方位を有し、反り量の小さい基板を効率よく製造可能な化合物半導体基板の製造方法および製造装置を提供することである。 The present invention has been made to solve the above-described problems, and is a simple method for manufacturing a compound semiconductor substrate that can efficiently manufacture a substrate having a desired plane orientation and a small amount of warpage. A method and manufacturing apparatus are provided.
本発明に係る化合物半導体基板の製造方法は以下の工程を有している。保持面を有し、保持面の傾きを調整可能な複数の保持部が準備される。化合物半導体から成る複数のインゴットのそれぞれが複数の保持部により保持される。複数の保持部の保持面の各々の傾きを調整することにより、複数のインゴットの各々の姿勢が調整される。複数のインゴットの各々を同時に切断することにより、所望の主面を有する化合物半導体基板が切り出される。 The method for manufacturing a compound semiconductor substrate according to the present invention includes the following steps. A plurality of holding portions having a holding surface and capable of adjusting the inclination of the holding surface are prepared. Each of a plurality of ingots made of a compound semiconductor is held by a plurality of holding portions. By adjusting the inclinations of the holding surfaces of the plurality of holding portions, the postures of the plurality of ingots are adjusted. By cutting each of the plurality of ingots simultaneously, a compound semiconductor substrate having a desired main surface is cut out.
本発明に係る化合物半導体基板の製造方法によれば、複数のインゴットの各々の姿勢が調整されて、複数のインゴットの各々が同時に切断される。それゆえ、簡易な方法で、所望の面方位を有し、かつ反り量の小さい化合物半導体基板を効率よく製造することができる。 According to the method of manufacturing a compound semiconductor substrate according to the present invention, the postures of the plurality of ingots are adjusted, and each of the plurality of ingots is cut simultaneously. Therefore, it is possible to efficiently manufacture a compound semiconductor substrate having a desired plane orientation and a small amount of warpage by a simple method.
上記の化合物半導体基板の製造方法において好ましくは、複数のインゴットの各々の結晶端面の面方位の所望の主面に対するずれ角度を測定する工程をさらに備える。複数のインゴットの各々の姿勢を調整する工程では、ずれ角度に基づいて複数のインゴットの各々の姿勢が調整される。 Preferably, the method for manufacturing a compound semiconductor substrate further includes a step of measuring a deviation angle of the crystal orientation of each of the crystal end faces of the plurality of ingots with respect to a desired main surface. In the step of adjusting the postures of the plurality of ingots, the postures of the plurality of ingots are adjusted based on the shift angle.
これにより、インゴットの姿勢が精度良く調整されるため、精度良く所望の面方位を有し、かつ反り量の小さい化合物半導体基板を製造することができる。 Thereby, since the attitude | position of an ingot is adjusted with a sufficient precision, the compound semiconductor substrate which has a desired surface orientation and a small curvature amount with a sufficient precision can be manufactured.
上記の化合物半導体基板の製造方法において好ましくは、化合物半導体は炭化珪素である。炭化珪素は高硬度材料であるため、インゴットを切断するために長時間を必要とする。上記の化合物半導体基板の製造方法によれば、インゴットを1本ずつ切断する場合と比較して、1本当たりのインゴットの切断時間を大幅に短縮しかつ生産効率を向上することができる。 In the above method for manufacturing a compound semiconductor substrate, the compound semiconductor is preferably silicon carbide. Since silicon carbide is a high-hardness material, it takes a long time to cut the ingot. According to the above-described method for manufacturing a compound semiconductor substrate, it is possible to significantly reduce the cutting time of each ingot and improve the production efficiency as compared with the case of cutting ingots one by one.
上記の化合物半導体基板の製造方法において好ましくは、複数のインゴットの各々の結晶構造は六方晶であって、化合物半導体基板を切り出す工程において、複数のインゴットの各々は、<1−100>方位から(15°±30°×n(ここでnは整数))±5°傾けた方向に沿って切断される。 Preferably, in the above-described method for manufacturing a compound semiconductor substrate, each of the plurality of ingots has a hexagonal crystal structure, and in the step of cutting the compound semiconductor substrate, each of the plurality of ingots has a <1-100> orientation ( 15 ° ± 30 ° × n (where n is an integer)) cut along a direction inclined by ± 5 °.
六方晶の単結晶の場合、通常<1−100>方位と<11−20>方位では異方性を有している。そこで、<1−100>方位と<11−20>方位との中間位置に沿ってインゴットを切断することで、加工ダメージによる歪を拮抗させ、スライス後の化合物半導体基板の反り量を低減することができる。 In the case of a hexagonal single crystal, the <1-100> orientation and the <11-20> orientation usually have anisotropy. Therefore, by cutting the ingot along the intermediate position between the <1-100> orientation and the <11-20> orientation, the distortion due to processing damage is antagonized, and the amount of warping of the compound semiconductor substrate after slicing is reduced. Can do.
上記の化合物半導体基板の製造方法において好ましくは、複数のインゴットの各々の結晶構造は立方晶であって、化合物半導体基板を切り出す工程において、複数のインゴットの各々は、<011>方位から(45°±90°×n(ここでnは整数))±5°傾けた方向に沿って切断される。 Preferably, in the above method for manufacturing a compound semiconductor substrate, each of the plurality of ingots has a cubic crystal structure, and in the step of cutting out the compound semiconductor substrate, each of the plurality of ingots is (45 °) from the <011> orientation. ± 90 ° × n (where n is an integer)) Cut along a direction inclined by ± 5 °.
立方晶の炭化珪素単結晶の場合、通常<011>方位と<0−11>方位では異方性を有している。そこで、<011>方位と<0−11>方位との中間位置に沿ってインゴットを切断することで、加工ダメージによる歪を拮抗させ、スライス後の化合物半導体基板の反り量を低減することができる。 In the case of a cubic silicon carbide single crystal, the <011> orientation and the <0-11> orientation usually have anisotropy. Therefore, by cutting the ingot along the intermediate position between the <011> direction and the <0-11> direction, the distortion due to processing damage can be antagonized, and the warp amount of the compound semiconductor substrate after slicing can be reduced. .
本発明に係る化合物半導体基板の製造装置は、複数の保持部と、切断部とを有している。保持部は、保持面を有し、保持面の傾きを調整可能であって、化合物半導体から成る複数のインゴットの各々を保持するための部分である。切断部は、複数のインゴットの各々を同時にスライス可能な部分である。 The compound semiconductor substrate manufacturing apparatus according to the present invention has a plurality of holding portions and a cutting portion. The holding portion has a holding surface and is capable of adjusting the inclination of the holding surface, and is a portion for holding each of a plurality of ingots made of a compound semiconductor. The cutting portion is a portion that can simultaneously slice each of the plurality of ingots.
本発明に係る化合物半導体基板の製造装置は、保持面の傾きを調整可能な複数の保持部と、複数のインゴットの各々を同時にスライス可能な切断部とを有している。それゆえ、簡易な方法で、所望の面方位を有し、かつ反り量の小さい化合物半導体基板を製造することができる。 The apparatus for manufacturing a compound semiconductor substrate according to the present invention includes a plurality of holding units capable of adjusting the inclination of the holding surface and a cutting unit capable of simultaneously slicing each of the plurality of ingots. Therefore, a compound semiconductor substrate having a desired plane orientation and a small amount of warpage can be manufactured by a simple method.
上記の化合物半導体基板の製造装置において好ましくは、複数の保持部の各々の保持面は、保持面の法線を軸として回転可能であり、かつ法線と直交する線を軸として回転可能である。これにより、インゴットの姿勢を精度よく調整することができる。なお、保持面がある線を軸に回転可能とは、保持面がある軸を回転軸として回転する方向に沿ってある一定の角度だけ移動可能であることを意味し、360°回転しなくても構わない。 Preferably, in the above-described compound semiconductor substrate manufacturing apparatus, each holding surface of the plurality of holding units can rotate about the normal line of the holding surface and can rotate about a line orthogonal to the normal line. . Thereby, the attitude | position of an ingot can be adjusted accurately. Note that the fact that the holding surface can be rotated about the line with the holding surface means that the holding surface can be moved by a certain angle along the direction of rotation about the axis with the holding surface as a rotation axis. It doesn't matter.
上記の化合物半導体基板の製造装置において好ましくは、複数のインゴットの各々の結晶端面の面方位のずれ角度を測定するための測定部をさらに有している。これにより、面方位のずれ角度に基づいて、インゴットの姿勢を精度よく調整することができる。 Preferably, the compound semiconductor substrate manufacturing apparatus further includes a measuring unit for measuring a deviation angle of the plane orientation of the crystal end faces of each of the plurality of ingots. Thereby, the attitude | position of an ingot can be adjusted accurately based on the deviation | shift angle of a surface orientation.
本発明によれば、簡易な方法で、所望の面方位を有し、かつ反り量の小さい基板を製造することができる。 According to the present invention, a substrate having a desired plane orientation and a small amount of warpage can be manufactured by a simple method.
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を360度とする系を用いている。 In the crystallographic description in this specification, the individual orientation is indicated by [], the collective orientation is indicated by <>, the individual plane is indicated by (), and the collective plane is indicated by {}. As for the negative index, “−” (bar) is attached on the number in crystallography, but in this specification, a negative sign is attached before the number. The angle is described using a system in which the omnidirectional angle is 360 degrees.
図1を参照して、本実施の形態に係る化合物半導体基板の製造装置の構成について説明する。 With reference to FIG. 1, the structure of the compound semiconductor substrate manufacturing apparatus according to the present embodiment will be described.
図1に示すように、本実施の形態に係る化合物半導体基板の製造装置100は、保持部5と、ワイヤWと、ローラR1、R2、R3とを主に有している。保持部5は化合物半導体のインゴット1を保持するためのものである。保持部5は、インゴット1を保持する保持面5dを有している。保持面5d上にはインゴット1を直接保持するための台座4が配置されている。台座4はたとえばカーボンからなる。
As shown in FIG. 1, the compound semiconductor
ローラR1、R2、R3には、一本のワイヤWが螺旋状に巻きつけられている。ワイヤWはインゴットを切断するための切断部である。保持部5の上方において、複数本のワイヤWが略平行に配置されたワイヤW列が形成されている。インゴット1を搭載した保持部5が複数のワイヤWの方向に接近し、ワイヤWと接触することによりインゴット1が切断されて複数枚の半導体基板を得ることができる。
A single wire W is spirally wound around the rollers R1, R2, and R3. The wire W is a cutting part for cutting the ingot. Above the holding
ワイヤWは、ローラR1、R2、R3の各々が同一方向に回転することにより、移動可能に構成されている。また、ローラR1、R2、R3は正回転および逆回転を交互に繰り返すことによって、ローラR1およびローラR2の間に張られたワイヤWは保持部5上において略水平方向Mに沿って往復走行可能に構成されている。これにより、ワイヤWはインゴット1を切断可能に構成されている。インゴット1とワイヤWとが相対的に近づくことにより、インゴット1が切断方向SDに沿って切断される。
The wire W is configured to be movable as each of the rollers R1, R2, and R3 rotates in the same direction. In addition, the rollers R1, R2, and R3 alternately repeat forward rotation and reverse rotation so that the wire W stretched between the rollers R1 and R2 can reciprocate along the substantially horizontal direction M on the holding
図2を参照して、インゴットの形状について説明する。図2に示すように、インゴット1は、たとえば炭化珪素からなり略円柱状の形状を有している。本実施の形態の化合物半導体基板の製造方法に用いられるインゴット1には、結晶の成長方向に沿ってOF(オリエンテーションフラット)およびIF(インデックスフラット)が形成されている。インゴット1の結晶端面3はたとえば{0001}面ジャストもしくは4〜8度オフした面である。図2における波線はインゴット1の切断面を示している。波線に沿ってインゴット1が切断されることにより、化合物半導体基板10が切り出される。
The shape of the ingot will be described with reference to FIG. As shown in FIG. 2,
図3を参照して、化合物半導体基板10について説明する。化合物半導体基板10は、主面2と、側面とを有しており、側面にはOF面とIF面が形成されている。化合物半導体基板10は直径Dおよび厚みTを有している。厚みTは、複数のワイヤWの間隔に対応している。化合物半導体基板10の主面2の面方位は、インゴット1の結晶端面3の面方位と同じであっても構わないし、異なっていても構わない。
The
図4を参照して、保持部5の下方にはSUS部6が設けられている。SUS部6をワイヤソーのステージ7の内壁面7aに接触させ、クランプねじ8でSUS部6をステージ7の内壁面7aに押し付けることにより、保持部5はステージ7に固定されている。ステージ7は、ワイヤWに対して接近する方向に移動可能に構成されている。ステージ7がワイヤWに接近することで、インゴット1がワイヤWと接触し、インゴット1がワイヤWによって切断方向SDに沿って切断される。なお、本実施の形態において、ステージ7がワイヤWに近づく例を挙げて説明したが、ワイヤWがステージ7に近づくことにより、インゴット1が切断されても構わない。
Referring to FIG. 4, a SUS unit 6 is provided below holding
次に、保持部5としてのゴニオメータの構成について説明する。ゴニオメータは、保持面5dを有し、保持面5d上にインゴット1が配置される。ゴニオメータは、保持面5dの角度を変化させることにより、保持面5d上に配置されたインゴット1の姿勢を調整可能に構成されている。
Next, the configuration of the goniometer as the holding
ゴニオメータは、保持面5dの法線を回転軸として保持面5dを回転可能に構成されている。また、当該法線と直交する線を回転軸として保持面5dを回転可能に構成されている。つまり、保持面5dを2軸で回転可能である。
The goniometer is configured to be able to rotate the holding
図5を参照して、インゴット1の結晶端面3の面方位のずれ角度を測定するX線測定部について説明する。図5に示すように、測定部としてのX線測定部11は、照射部12と検出部13とを有している。照射部12により結晶端面3に対してX線を照射してX線の反射角を検出部13により検出することで、結晶端面3の面方位の所望の面に対するずれ角度を測定可能である。なお、当該ずれ角度は、後述するように、インゴット1の結晶端面3の水平方向(x方向)および垂直方向(y方向)に対して測定される。
With reference to FIG. 5, an X-ray measurement unit that measures the deviation angle of the plane orientation of the
次に、本実施の形態に係る化合物半導体基板の製造方法について説明する。
まず、保持部準備工程(S10:図6)が実施される。具体的には、保持面5dの傾きを調整可能な保持部5としてのゴニオメータが複数準備される。上述のように、ゴニオメータは、保持面5dの法線を回転軸として保持面5dを回転可能であり、かつ、当該法線と直交する線を回転軸として保持面5dを回転可能である。
Next, a method for manufacturing the compound semiconductor substrate according to the present embodiment will be described.
First, a holding part preparation process (S10: FIG. 6) is implemented. Specifically, a plurality of goniometers as the holding
次に、インゴット保持工程(S20:図6)が実施される。具体的には、図4を参照して、化合物半導体からなる複数のインゴットのそれぞれが複数のゴニオメータの保持面5d上に保持される。
Next, an ingot holding process (S20: FIG. 6) is implemented. Specifically, referring to FIG. 4, each of a plurality of ingots made of a compound semiconductor is held on holding
次に、インゴットの結晶端面の面方位ずれ角度測定工程(S30:図6)が実施される。具体的には、図5に示すように、インゴット1がX線測定部11の照射部12により結晶端面3に対してX線を照射して、X線の反射角を検出部13により検出することで、結晶端面3の面方位の所望の主面2に対するずれ角度が測定される。結晶端面3の面方位の所望の主面2に対するずれ角度は、水平方向および垂直方向に沿って測定される。つまり、図5に示すように、X線の照射方向がy方向の成分を有するようにインゴット1の結晶端面3にX線を照射し、第1の方位ずれ角度を測定する。次に、たとえばインゴットをz軸を回転軸として90°回転させる。X線の照射方向がx方向の成分を有するようにインゴット1の結晶端面3にX線を照射し、第2の方位ずれ角度を測定する。上記のようにして、結晶端面3の面方位の所望の主面2に対するずれ角度が、水平方向(x方向)および垂直方向(y方向)に対して測定される。当該第1の方位ずれ角度および第2の方位ずれ角度は座標変換した数値に計算される。
Next, a step of measuring the orientation error angle of the crystal end face of the ingot (S30: FIG. 6) is performed. Specifically, as shown in FIG. 5, the
なお、インゴット1が切断される際に、切り出された化合物半導体基板10の主面2が所望の面方位を有するように、X線測定時におけるインゴットの配置は、切断時におけるインゴットの配置と同じになるように原点調整が成されている。
In addition, when the
次に、インゴットの結晶端面の水平方向(x方向)および垂直方向(y方向)のずれ角度検知工程が実施される。具体的には、図9および図10を参照して、たとえば垂直方向に沿って配置された2つのマイクロメータS1、S2を使用して、インゴット1の結晶端面3の垂直方向(y方向)の切断面に対するずれ角度(第1のずれ角度)が測定される。また、水平方向(x方向)に沿って配置された2つのマイクロメータS3、S4を使用して、インゴット1の結晶端面3の水平方向の切断面に対するずれ角度(第2のずれ角度)が測定される。なお、上記切断面とは、インゴット1がワイヤWにより切断される場合におけるワイヤWが移動する面のことである。
Next, a deviation angle detection step in the horizontal direction (x direction) and the vertical direction (y direction) of the crystal end face of the ingot is performed. Specifically, referring to FIG. 9 and FIG. 10, for example, using two micrometers S <b> 1 and S <b> 2 arranged along the vertical direction, the vertical direction (y direction) of the
当該ずれ角度の検出は、たとえば、第1のマイクロメータS1とインゴット1の結晶端面3との第1の距離および、第2のマイクロメータS2とインゴット1の結晶端面との第2の距離が測定されることにより行われる。第1の距離と第2の距離との差分を計算することにより、インゴット1の結晶端面3のずれ角度が計算される。なお、ずれ角度の測定はレーザセンサを用いて行われても構わない。
The detection of the deviation angle is performed, for example, by measuring the first distance between the first micrometer S1 and the
次に、インゴットの姿勢調整工程(S40:図6)が実施される。本工程において、複数のゴニオメータの各々の保持面5dの傾きを変化させることにより、当該保持面に保持されている複数のインゴット1の姿勢が各々調整される。インゴット1の姿勢の調整は、X線測定部11により測定された第1の方位ずれ角度および第2の方位ずれ角度に基づいて行われる。好ましくは、インゴット1の姿勢の調整は、第1の方位ずれ角度および第2の方位ずれ角度に加え、上記第1のマイクロメータS1〜S4により測定された第1のずれ角度および第2のずれ角度とに基づいて行われる。
Next, an ingot posture adjustment step (S40: FIG. 6) is performed. In this step, the postures of the plurality of
図7を参照して、ゴニオメータにより保持面5dを保持面5d(xz面)内で回転させることにより、インゴット1の姿勢を角度θだけ変化させる。また、図8を参照して、ゴニオメータにより保持面5dを保持面5dに垂直な面(yz面)内で回転させることにより、インゴット1の姿勢を角度γだけ変化させる。なお、図7および図8において、z方向はインゴット1が成長する方向である。このようにして、インゴット1が切断される際に、切り出された化合物半導体基板10の主面2が所望の面方位を有するようにインゴット1の姿勢が2軸で調整される。
Referring to FIG. 7, the posture of
図11および図12を参照して、基板切り出し工程(S50:図6)が実施される。まず、複数のインゴット1の各々が、インゴット1の結晶の成長方向(z方向)に沿って配置される。本実施の形態において、3つのインゴット1a、1b、1cがインゴット1の結晶の成長方向に沿って直列に配置される。3つのインゴット1a、1b、1cの各々は、ワイヤWによってインゴット1が切断されたときに、化合物半導体基板10の主面2が所望の面方位を有するようにインゴット1a、1b、1cの各々の姿勢が調整された状態で配置されている。なお、複数のインゴット1は、横方向(x方向)に並べて配置されても構わない。
With reference to FIG. 11 and FIG. 12, a substrate cutting-out step (S50: FIG. 6) is performed. First, each of the plurality of
複数のインゴット1の各々は図12の波線で示す方向に沿って複数のワイヤWにより同時に切断される。これにより、所望の主面2を有する複数の化合物半導体基板10が切り出される。
Each of the plurality of
次に、インゴット1の切断方向について説明する。
図13は、インゴットを形成する化合物半導体の結晶構造が六方晶の場合のインゴットを成長方向から見た模式図である。紙面に平行な結晶面は{0001}面である。インゴット1を形成する化合物半導体の結晶構造が六方晶の場合、複数のインゴットの各々は、<1−100>方位から(15°±30°×n(ここでnは整数))±5°傾けた方向に沿って切断されることが好ましい。つまり、図13において示された波線に沿った方向で切断されることである。望ましい切断方向SDは、xy面内において30°毎ずれた方向である。たとえば、六方晶の炭化珪素単結晶の場合、通常<1−100>方位と<11−20>方位では異方性を有している。異方性を有しているとは、通常方向によって性質が異なることをいう。そこで、<1−100>方位と<11−20>方位との中間位置に沿ってインゴットを切断することで、加工ダメージによる歪を拮抗させ、スライス後の反り量を低減することができる。
Next, the cutting direction of the
FIG. 13 is a schematic view of an ingot viewed from the growth direction when the crystal structure of the compound semiconductor forming the ingot is a hexagonal crystal. The crystal plane parallel to the paper is the {0001} plane. When the crystal structure of the compound semiconductor forming the
図14は、インゴットを形成する化合物半導体の結晶構造が立方晶の場合のインゴットを成長方向から見た模式図である。紙面に平行な結晶面は{001}面である。インゴットを形成する化合物半導体の結晶構造が立方晶の場合、複数のインゴットの各々は、<011>方位から(45°±90°×n(ここでnは整数))±5°傾けた方向に沿って切断されることが好ましい。つまり、図14において示された波線に沿った方向で切断されることである。望ましい切断方向SDは、xy面内において90°毎ずれた方向である。たとえば、立方晶の炭化珪素単結晶の場合、通常<011>方位と<0−11>方位では異方性を有している。異方性を有しているとは、通常方向によって性質が異なることをいう。そこで、<011>方位と<0−11>方位との中間位置に沿ってインゴットを切断することで、加工ダメージによる歪を拮抗させ、スライス後の反り量を低減することができる。 FIG. 14 is a schematic view of an ingot viewed from the growth direction when the crystal structure of the compound semiconductor forming the ingot is a cubic crystal. The crystal plane parallel to the paper is the {001} plane. When the crystal structure of the compound semiconductor forming the ingot is a cubic crystal, each of the plurality of ingots is inclined in the direction inclined by ± 5 ° (45 ° ± 90 ° × n (where n is an integer)) from the <011> orientation. Preferably cut along. That is, it is cut in the direction along the wavy line shown in FIG. A desirable cutting direction SD is a direction shifted by 90 ° in the xy plane. For example, a cubic silicon carbide single crystal usually has anisotropy in the <011> orientation and the <0-11> orientation. Having anisotropy means that the properties differ depending on the normal direction. Therefore, by cutting the ingot along an intermediate position between the <011> direction and the <0-11> direction, it is possible to antagonize distortion due to processing damage and reduce the amount of warping after slicing.
なお、本実施の形態においては、インゴット1を形成する化合物半導体材料として炭化珪素(SiC)を例に挙げて説明したがこれに限定されない。インゴット1を形成する材料としては、たとえば、GaN、GaAs、GaP、InP、SiGeなどであってもよいし、その他の材料であってもよい。
In the present embodiment, silicon carbide (SiC) has been described as an example of the compound semiconductor
次に、本実施の形態に係る半導体基板の製造方法の作用効果について説明する。
本実施の形態に係る化合物半導体基板の製造方法によれば、複数のインゴット1の各々の姿勢が調整されて、複数のインゴット1の各々が同時に切断される。それゆえ、簡易な方法で、所望の面方位を有し、かつ反り量の小さい化合物半導体基板10を製造することができる。
Next, functions and effects of the semiconductor substrate manufacturing method according to the present embodiment will be described.
According to the method for manufacturing a compound semiconductor substrate according to the present embodiment, the postures of the plurality of
また、本実施の形態に係る化合物半導体基板の製造方法によれば、複数のインゴット1の各々の結晶端面3の面方位の所望の主面2に対するずれ角度が測定される。その後、当該ずれ角度に基づいて複数のインゴット1の各々の姿勢が調整される。これにより、インゴット1の姿勢が精度良く調整されるため、精度良く所望の面方位を有し、かつ反り量の小さい化合物半導体基板を製造することができる。
In addition, according to the method for manufacturing a compound semiconductor substrate according to the present embodiment, the deviation angle of the crystal orientation of each of the crystal end faces 3 of the plurality of
さらに、本実施の形態に係る化合物半導体基板の製造方法によれば、化合物半導体は炭化珪素である。炭化珪素は高硬度材料であるため、インゴットを切断するために長時間を必要とする。本実施の形態に係る化合物半導体基板の製造方法によれば、インゴット1を1本ずつ切断する場合と比較して、インゴット1の切断時間を大幅に短縮することができる。
Furthermore, according to the method for manufacturing a compound semiconductor substrate according to the present embodiment, the compound semiconductor is silicon carbide. Since silicon carbide is a high-hardness material, it takes a long time to cut the ingot. According to the method for manufacturing a compound semiconductor substrate according to the present embodiment, the cutting time of the
さらに、本実施の形態に係る化合物半導体基板の製造方法によれば、複数のインゴット1の各々の結晶構造は六方晶であって、化合物半導体基板10を切り出す工程において、複数のインゴットの各々は、<1−100>方位から(15°±30°×n(ここでnは整数))±5°傾けた方向に沿って切断される。
Furthermore, according to the method for manufacturing a compound semiconductor substrate according to the present embodiment, each of the plurality of
六方晶の炭化珪素単結晶の場合、通常<1−100>方位と<11−20>方位では異方性を有している。そこで、<1−100>方位と<11−20>方位との中間位置に沿ってインゴット1を切断することで、加工ダメージによる歪を拮抗させ、スライス後の化合物半導体基板10の反り量を低減することができる。
In the case of a hexagonal silicon carbide single crystal, the <1-100> orientation and the <11-20> orientation usually have anisotropy. Therefore, by cutting the
さらに、本実施の形態に係る化合物半導体基板の製造方法によれば、複数のインゴット1の各々の結晶構造は立方晶であって、化合物半導体基板を切り出す工程において、複数のインゴット1の各々は、<011>方位から(45°±90°×n(ここでnは整数))±5°傾けた方向に沿って切断される。
Furthermore, according to the method for manufacturing a compound semiconductor substrate according to the present embodiment, each of the plurality of
立方晶の炭化珪素単結晶の場合、通常<011>方位と<0−11>方位では異方性を有している。そこで、<011>方位と<0−11>方位との中間位置に沿ってインゴット1を切断することで、加工ダメージによる歪を拮抗させ、スライス後の反り量の少ない化合物半導体基板10を製造することができる。
In the case of a cubic silicon carbide single crystal, the <011> orientation and the <0-11> orientation usually have anisotropy. Therefore, by cutting the
さらに、本実施の形態に係る化合物半導体基板の製造装置は、保持面5dの傾きを調整可能な複数の保持部5と、複数のインゴット1の各々を同時にスライス可能な切断部としてのワイヤWとを有している。それゆえ、簡易な方法で、所望の面方位を有し、かつ反り量の小さい化合物半導体基板10を製造することができる。
Furthermore, the compound semiconductor substrate manufacturing apparatus according to the present embodiment includes a plurality of holding
さらに、本実施の形態に係る化合物半導体基板の製造装置は、複数の保持部5の各々の保持面5dは、保持面5dの法線を軸として回転可能であり、かつ法線と直交する線を軸として回転可能である。これにより、インゴット1の姿勢を精度よく調整することができる。
Further, in the compound semiconductor substrate manufacturing apparatus according to the present embodiment, each holding
さらに、本実施の形態に係る化合物半導体基板の製造装置は、複数のインゴット1の各々の結晶端面3の面方位のずれ角度を測定するためのX線測定部11をさらに有している。これにより、面方位のずれ角度に基づいて、インゴット1の姿勢を精度よく調整することができる。
Furthermore, the compound semiconductor substrate manufacturing apparatus according to the present embodiment further includes an
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is to be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 インゴット、2 主面、3 結晶端面、4 台座、5 保持部、5d 保持面、6 SUS部、7 ステージ、7a 側壁面、8 クランプねじ、10 化合物半導体基板、11 X線測定部、12 照射部、13 検出部。
DESCRIPTION OF
Claims (8)
化合物半導体から成る複数のインゴットのそれぞれを前記複数の保持部により保持する工程と、
前記複数の保持部の前記保持面の各々の傾きを調整することにより、前記複数のインゴットの各々の姿勢を調整する工程と、
前記複数のインゴットの各々を同時に切断することにより、所望の主面を有する化合物半導体基板を切り出す工程とを備えた、化合物半導体基板の製造方法。 Preparing a plurality of holding portions having a holding surface and capable of adjusting the inclination of the holding surface;
A step of holding each of a plurality of ingots made of a compound semiconductor by the plurality of holding portions;
Adjusting the posture of each of the plurality of ingots by adjusting the inclination of each of the holding surfaces of the plurality of holding portions; and
And a step of cutting a compound semiconductor substrate having a desired main surface by simultaneously cutting each of the plurality of ingots.
前記複数のインゴットの各々の姿勢を調整する工程では、前記ずれ角度に基づいて前記複数のインゴットの各々の姿勢が調整される、請求項1に記載の化合物半導体基板の製造方法。 Measuring the angle of deviation of the crystal orientation of each of the plurality of ingots with respect to the desired principal plane,
2. The method of manufacturing a compound semiconductor substrate according to claim 1, wherein in the step of adjusting the postures of the plurality of ingots, the postures of the plurality of ingots are adjusted based on the shift angle.
前記化合物半導体基板を切り出す工程において、前記複数のインゴットの各々は、<1−100>方位から(15°±30°×n(ここでnは整数))±5°傾けた方向に沿って切断される、請求項1〜3のいずれか1項に記載の化合物半導体基板の製造方法。 Each of the plurality of ingots has a hexagonal crystal structure,
In the step of cutting out the compound semiconductor substrate, each of the plurality of ingots is cut along a direction inclined by (15 ° ± 30 ° × n (where n is an integer)) ± 5 ° from the <1-100> orientation. The manufacturing method of the compound semiconductor substrate of any one of Claims 1-3.
前記化合物半導体基板を切り出す工程において、前記複数のインゴットの各々は、<011>方位から(45°±90°×n(ここでnは整数))±5°傾けた方向に沿って切断される、請求項1〜3のいずれか1項に記載の化合物半導体基板の製造方法。 Each of the plurality of ingots has a cubic crystal structure,
In the step of cutting out the compound semiconductor substrate, each of the plurality of ingots is cut along a direction inclined by (45 ° ± 90 ° × n (where n is an integer)) ± 5 ° from the <011> orientation. The manufacturing method of the compound semiconductor substrate of any one of Claims 1-3.
前記複数のインゴットの各々を同時にスライス可能な切断部とを備えた、化合物半導体基板の製造装置。 A plurality of holding portions for holding each of a plurality of ingots made of a compound semiconductor, each having a holding surface, the inclination of the holding surface being adjustable;
An apparatus for manufacturing a compound semiconductor substrate, comprising: a cutting section capable of simultaneously slicing each of the plurality of ingots.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132828A JP2013258243A (en) | 2012-06-12 | 2012-06-12 | Manufacturing method and manufacturing device of compound semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132828A JP2013258243A (en) | 2012-06-12 | 2012-06-12 | Manufacturing method and manufacturing device of compound semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013258243A true JP2013258243A (en) | 2013-12-26 |
Family
ID=49954437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012132828A Pending JP2013258243A (en) | 2012-06-12 | 2012-06-12 | Manufacturing method and manufacturing device of compound semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013258243A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015222766A (en) * | 2014-05-22 | 2015-12-10 | 新日鐵住金株式会社 | Wire processing method of silicon carbide single crystal ingot |
WO2017090279A1 (en) * | 2015-11-24 | 2017-06-01 | 住友電気工業株式会社 | Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method for manufacturing silicon carbide semiconductor device |
JP2017152423A (en) * | 2016-02-22 | 2017-08-31 | 住友電気工業株式会社 | Silicon carbide substrate manufacturing method, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method |
CN111633850A (en) * | 2019-03-01 | 2020-09-08 | 信越半导体株式会社 | Method and apparatus for cutting workpiece |
JP2020181994A (en) * | 2017-03-08 | 2020-11-05 | 住友電気工業株式会社 | Silicon carbide single crystal substrate, silicon carbide epitaxial substrate and silicon carbide semiconductor device manufacturing method |
CN113702409A (en) * | 2021-07-28 | 2021-11-26 | 威科赛乐微电子股份有限公司 | Crystal orientation method |
US11534846B2 (en) | 2019-04-05 | 2022-12-27 | Mitsubishi Electric Corporation | Wire electrical discharge machine |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6458509A (en) * | 1987-08-29 | 1989-03-06 | Furukawa Electric Co Ltd | Method for cutting semiconductive single crystal ingot |
JPH10278039A (en) * | 1998-04-14 | 1998-10-20 | Tokyo Seimitsu Co Ltd | Cutting system and cutting method for semi-conductor ingot |
JPH11147217A (en) * | 1997-11-17 | 1999-06-02 | Nippei Toyama Corp | Adjusting method for work crystallizing direction |
JP2001050912A (en) * | 1999-08-11 | 2001-02-23 | Rigaku Corp | Support apparatus for single-crystal ingot and apparatus, and method for measurement of single-crystal ingot |
JP2006190909A (en) * | 2005-01-07 | 2006-07-20 | Sumitomo Electric Ind Ltd | Method of manufacturing group iii nitride substrate |
-
2012
- 2012-06-12 JP JP2012132828A patent/JP2013258243A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6458509A (en) * | 1987-08-29 | 1989-03-06 | Furukawa Electric Co Ltd | Method for cutting semiconductive single crystal ingot |
JPH11147217A (en) * | 1997-11-17 | 1999-06-02 | Nippei Toyama Corp | Adjusting method for work crystallizing direction |
JPH10278039A (en) * | 1998-04-14 | 1998-10-20 | Tokyo Seimitsu Co Ltd | Cutting system and cutting method for semi-conductor ingot |
JP2001050912A (en) * | 1999-08-11 | 2001-02-23 | Rigaku Corp | Support apparatus for single-crystal ingot and apparatus, and method for measurement of single-crystal ingot |
JP2006190909A (en) * | 2005-01-07 | 2006-07-20 | Sumitomo Electric Ind Ltd | Method of manufacturing group iii nitride substrate |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015222766A (en) * | 2014-05-22 | 2015-12-10 | 新日鐵住金株式会社 | Wire processing method of silicon carbide single crystal ingot |
WO2017090279A1 (en) * | 2015-11-24 | 2017-06-01 | 住友電気工業株式会社 | Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method for manufacturing silicon carbide semiconductor device |
US10283596B2 (en) | 2015-11-24 | 2019-05-07 | Sumitomo Electric Industries, Ltd. | Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device |
US10700169B2 (en) | 2015-11-24 | 2020-06-30 | Sumitomo Electric Industries, Ltd. | Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device |
US10998406B2 (en) | 2015-11-24 | 2021-05-04 | Sumitomo Electric Industries, Ltd. | Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device |
JP2017152423A (en) * | 2016-02-22 | 2017-08-31 | 住友電気工業株式会社 | Silicon carbide substrate manufacturing method, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method |
WO2017145632A1 (en) * | 2016-02-22 | 2017-08-31 | 住友電気工業株式会社 | Method for manufacturing silicon carbide substrate, method for manufacturing silicon carbide epitaxial substrate, and method for manufacturing silicon carbide semiconductor device |
JP2020181994A (en) * | 2017-03-08 | 2020-11-05 | 住友電気工業株式会社 | Silicon carbide single crystal substrate, silicon carbide epitaxial substrate and silicon carbide semiconductor device manufacturing method |
CN111633850A (en) * | 2019-03-01 | 2020-09-08 | 信越半导体株式会社 | Method and apparatus for cutting workpiece |
CN111633850B (en) * | 2019-03-01 | 2024-05-03 | 信越半导体株式会社 | Workpiece cutting method and workpiece cutting device |
US11534846B2 (en) | 2019-04-05 | 2022-12-27 | Mitsubishi Electric Corporation | Wire electrical discharge machine |
CN113702409A (en) * | 2021-07-28 | 2021-11-26 | 威科赛乐微电子股份有限公司 | Crystal orientation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013258243A (en) | Manufacturing method and manufacturing device of compound semiconductor substrate | |
US9876078B2 (en) | Method for slicing semiconductor single crystal ingot | |
CN110468447B (en) | Chamfered silicon carbide substrate and chamfering method | |
TWI580500B (en) | Workpiece cutting method and workpiece to maintain a rule | |
US20100089209A1 (en) | Method for simultaneously cutting a compound rod of semiconductor material into a multiplicity of wafers | |
TW201005135A (en) | Epitaxially coated silicon wafer with<110>orientation and method for producing it | |
WO2013061788A1 (en) | Method for manufacturing silicon carbide substrate, and silicon carbide substrate | |
JP6230112B2 (en) | Wafer manufacturing method and wafer manufacturing apparatus | |
JP6923067B2 (en) | Semiconductor single crystal ingot slicing method | |
JP6722578B2 (en) | Method for manufacturing SiC wafer | |
WO2015040695A1 (en) | Device for producing and method for producing compound semiconductor substrate | |
US20220025545A1 (en) | Sic crystalline substrates with an optimal orientation of lattice planes for fissure reduction and method of producing same | |
JP6424703B2 (en) | Method of manufacturing silicon wafer | |
JP2014086446A (en) | Method for cutting sic wafer | |
JP7150199B1 (en) | METHOD FOR MANUFACTURING GALLIUM NITRIDE SINGLE CRYSTAL SUBSTRATE AND METHOD FOR MANUFACTURING GROUP 13 NITRIDE NITORIED SINGLE CRYSTAL SUBSTRATE OF PERIODIC TABLE | |
JP5638452B2 (en) | Method for producing single crystal sapphire substrate | |
US20240162031A1 (en) | Method of producing gaas wafer, and gaas wafer group | |
JP2015202986A (en) | Nitride semiconductor substrate, substrate lot and method for forming orientation flat | |
JP6614298B2 (en) | Silicon wafer manufacturing method | |
JP2019112261A (en) | METHOD FOR PROCESSING SiC SINGLE CRYSTAL AND METHOD FOR MANUFACTURING SiC INGOT | |
US20220025546A1 (en) | Sic crystals with an optimal orientation of lattice planes for fissure reduction and method of producing same | |
JP2013183046A (en) | Manufacturing method of semiconductor substrate | |
RU2539903C2 (en) | Method for refinement of substrate orientation for diamond epitaxy | |
JP2015205354A (en) | Cutting method by wire saw and positioning jig group used in this method | |
JP2014202736A (en) | Crystal orientation measurement and processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160524 |