JP2013256874A - 車載用電子制御装置 - Google Patents

車載用電子制御装置 Download PDF

Info

Publication number
JP2013256874A
JP2013256874A JP2012131752A JP2012131752A JP2013256874A JP 2013256874 A JP2013256874 A JP 2013256874A JP 2012131752 A JP2012131752 A JP 2012131752A JP 2012131752 A JP2012131752 A JP 2012131752A JP 2013256874 A JP2013256874 A JP 2013256874A
Authority
JP
Japan
Prior art keywords
microcontroller
driver
serial communication
control device
electronic control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012131752A
Other languages
English (en)
Inventor
Yuji Kurimoto
裕史 栗本
Chihiro Sato
千尋 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2012131752A priority Critical patent/JP2013256874A/ja
Publication of JP2013256874A publication Critical patent/JP2013256874A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

【課題】シリアル通信が異常状態となったときの対応を迅速に行うことができる車載用電子制御装置の提供。
【解決手段】車載用電子制御装置は、ドライバIC2と、制御信号をシリアル通信によりドライバIC2に送信するマイクロコントローラ1と、を備え、ドライバIC2は、制御信号が正常か異常かを判定する入力信号正誤判定部9を有し、正常と判定された場合にタイマクリアパルス信号12をマイクロコントローラ1へ出力する。マイクロコントローラ1は、制御信号の送信終了と同期してカウントを開始し、タイマクリアパルス信号12の受信によりカウントを停止するタイマ11を備え、タイマ11のカウント数がシリアル通信異常検出閾値27を超えた場合にシリアル通信を異常と判定する。
【選択図】図1

Description

本発明は、外部アクチュエータ駆動回路をマイクロコントローラからシリアル通信によって制御する車載用電子制御装置に関する。
近年、車載用電子制御装置は、部品点数やコストの削減、ダウンサイジングといった観点から、車載用電子制御装置内における電子回路、例えばインジェクタ、イグナイタ、ソレノイド等のアクチュエータの駆動回路を、シリコンチップに集積化することが実用化されている。従来、各アクチュエータに対して細かい制御が必要となる各駆動回路は、マイクロコントローラからのパラレル入力により個別に制御されていた。
それに対し、近年のマイクロコントローラの性能向上により、高速シリアル通信を利用した駆動回路制御が可能となってきている。上述のパラレル入力では、入力信号及びマイクロコントローラから出力される制御信号が駆動回路毎に必要とされていたが、高速シリアル通信を利用した場合、それらが不要となり、シリアル通信で使用される信号のみで制御できる。そのため、マイクロコントローラおよびアクチュエータ駆動用のドライバICのピン数削減によって更なるコスト削減、ダウンサイジングが可能となる。
その反面、シリアル通信のみでドライバICを制御する構成の場合には、シリアル通信異常が発生した場合、ドライバICを制御することができなくなるため、シリアル通信異常検出およびシリアル通信異常状態における制御方式に対する信頼性を従来以上に向上させる必要がある。
シリアル通信異常が発生し、ドライバICが制御不能に陥った場合の制御の1つとして、ドライバICをリセットすることによってシリアル通信異常状態での動作を停止/初期化させることがある。そのような制御においては、まず、マイクロコントローラがシリアル通信異常を検知する必要がある。このような制御方式の一例として、特許文献1に記載のものがある。特許文献1に記載の構成では、シリアル通信に異常が生じると、その通信による信号が周辺ICからマイクロコントローラへ送り返されることでマイクロコントローラはシリアル通信異常を検出する。そして、予め準備された特別なWD異常パルス信号をマイクロコントローラから意図的に周辺ICのWD監視部へ送ることによって、駆動回路の動作を初期化するようにしている。
特開2006−315620号公報
しかしながら、上述した制御方式では、マイクロコントローラがシリアル通信異常を検知するにあたり、マイクロコントローラが、ドライバICからの通信信号を受信して、その受信信号を解読するまでの間に時間を要する。そのため、シリアル通信が異常状態に陥ってからドライバICをリセットするまでに生じる遅延時間が問題となる。
請求項1の発明による車載用電子制御装置は、外部アクチュエータを駆動するためのドライバICと、外部アクチュエータを駆動するための制御信号を演算する中央演算処理部を有し、その制御信号をシリアル通信によりドライバICに送信するマイクロコントローラと、を備え、ドライバICは、受信した制御信号が正常か異常かを判定する第1の判定部を有し、該第1の判定部により正常と判定された場合にタイマクリア信号をマイクロコントローラへ出力し、マイクロコントローラは、制御信号の送信終了と同期してカウントを開始し、タイマクリア信号の受信によりカウントを停止するタイマと、タイマのカウント数が所定カウント数を超えた場合にシリアル通信を異常と判定する第2の判定部と、を備えることを特徴とする。
本発明によれば、シリアル通信が異常状態に陥ってからドライバICをリセットするまでの時間を短縮することができ、シリアル通信が異常状態となったときの対応を迅速に行うことができる。
第1の実施形態における車載用電子制御装置100の概略ブロック図である。 シリアル通信を説明するタイミングチャートである。 シリアル通信が正常である場合のタイマクリアパルス信号の挙動を説明するタイミングチャートである。 シリアル通信が異常である場合のタイマクリアパルス信号の挙動を説明するタイミングチャートである。 第2の実施形態における車載用電子制御装置100の概略ブロック図である。
以下、図を参照して本発明を実施するための形態について説明する。
−第1の実施形態−
図1は、本発明の第1の実施形態における車載用電子制御装置(ECU)100を示す概略ブロック図である。車載用電子制御装置100は、車両に設けられた外部アクチュエータ(例えば、インジェクタ、イグナイタ、ソレノイド等)を制御するためのマイクロコントローラ1、外部アクチュエータを駆動する駆動回路21が設けられたドライバIC2を備えている。ドライバIC2には、複数の外部アクチュエータを駆動するための複数の駆動回路21が設けられている。図1に示す例では、外部アクチュエータ200A,200Bを駆動する駆動回路21a,21bが記載されている。
マイクロコントローラ1は、中央演算処理装置(CPU)14において外部センサ(不図示)等からの各種電気的入力信号に基づいた演算処理を行い、外部アクチュエータ駆動用のドライバIC2に電気的信号を送信することでドライバIC2を制御し、外部アクチュエータを駆動する。マイクロコントローラ1とドライバIC2との間の電気的信号の送受信は、シリアル通信によって行われる。CPU14の演算処理結果に基づいた制御信号は、マイクロコントローラ側のシリアル通信インターフェース3を介してドライバIC2に送信される。ドライバIC2は、ドライバIC側のシリアル通信インターフェース4からこの制御信号を受信する。
また、制御信号の内容によってはドライバIC2への要求が含まれている場合がある。この場合、ドライバIC2は、要求に対する回答をシリアル通信インターフェース4を介して送信し、マイクロコントローラ1はシリアル通信インターフェース3から受信する。
シリアル通信は、シリアル通信入力信号(DIN)5、クロック信号(CLK)6、出力信号(DOUT)7およびイネーブル信号(CS)8で構成される。入力信号5、クロック信号6およびイネーブル信号8はマイクロコントローラ1側から送信され、出力信号7はドライバIC2側から送信される。
図2は、マイクロコントローラ1からドライバIC2へのシリアル通信について説明する図である。イネーブル信号8は、マイクロコントローラ1からドライバIC2へのシリアル通信に対する許可信号である。イネーブル信号8がハイレベルにある場合、ドライバIC2は、マイクロコントローラ1からの入力信号5を受け付けない受信未許可状態となる。逆に、イネーブル信号8がローレベルにある場合、ドライバIC2はマイクロコントローラ1からの入力信号5を受け付ける受信許可状態となる。
マイクロコントローラ1から送信された入力信号5は、クロック信号6の立ち下がりエッジにおける入力信号5のレベルで判定され、ドライバIC2側で受信される。入力信号5の受信フレームのビット数は所定数に定められており、この受信フレームにはドライバIC2制御のためのコマンドも含まれる。別の言い方をすると、正常なシリアル通信がなされている場合は、イネーブル信号8がローレベルにあるときに入力されるクロック数は所定数となり、ドライバIC2側で設定されているコマンドと、このコマンドに応じたデータ情報をドライバIC2が受信し、ドライバIC2はこの受信情報に基づいた動作をする。
受信フレームに含まれるコマンドには、ドライバIC2の内部レジスタ15に書き込むコマンドの他に、内部レジスタ15の情報を読み出すコマンドもある。内部レジスタ15の情報を読み出すコマンドをドライバIC2が受信すると、ドライバIC2はそのコマンドに応じた情報をマイクロコントローラ1に送信する。その結果、マイクロコントローラ1はドライバIC2の内部レジスタ15の情報を読み出すことができる。
マイクロコントローラ1は一連のシリアル通信を完了した際に、内部で送信完了信号30を生成する。また、この際にイネーブル信号8がハイレベルとされる。
図1の入力信号正誤判定部9は、マイクロコントローラ1からの受信信号の正誤判定を行う。具体的には受信フレームのビット数と受信フレーム内の入力コマンドに対して正誤判定を行う。入力信号正誤判定部9により、ドライバIC2は正しい信号を受信したと判定された場合、すなわち、マイクロコントローラ1からドライバIC2へのシリアル通信が正常であったと判定されると、制御レジスタ16に受信信号に応じた情報を保持され、同時に、タイマクリアパルス生成部10にタイマクリアパルス信号12の生成指令が送られる。タイマクリアパルス生成部10で生成されたタイマクリアパルス信号12は、シリアル通信系とは別の通信系を介してマイクロコントローラ1へ送信される。その結果、シリアル通信が正常と判定された場合には、マイクロコントローラ1はドライバIC2からタイマクリアパルス信号12を受信する。
一方、入力信号正誤判定部9において正しい信号でないと判定された場合、すなわち、マイクロコントローラ1からドライバIC2へのシリアル通信に異常が発生した場合には、内部レジスタ15の診断レジスタ17にシリアル通信異常情報を保持させる。この場合には、タイマクリアパルス信号12はマイクロコントローラ1へ送信されない。
ドライバIC2内に備えられた駆動回路21(21a,21b)は、内部レジスタ15の制御レジスタ16に保持された情報に対応してオン/オフ動作し、外部アクチュエータ200A,200Bを駆動する。ドライバIC2には、駆動回路21a,21bに対応して診断回路20a,20bが設けられている。診断回路20a,20bは駆動回路21a,21bの出力信号に基づいて、例えば、出力端子開放状態、出力端子天絡状態、出力端子地絡状態といった異常状態を検出することができる。診断回路20a,20bの診断情報は、診断レジスタ17に保持される。
ドライバIC2内には、CPU14の動作を監視するウォッチドッグ監視部22が設けられている。具体的にはウォッチドッグタイマを動作させ、CPU14の演算周期に基づいたウォッチドッグクリアパルス24によってウォッチドッグタイマを定期的にクリアすることでCPU14の動作状態を監視している。
CPU14の動作が不安定になり、ウォッチドッグ監視部22がウォッチドッグクリアパルス24を一定期間検出できなかった場合、ウォッチドッグ監視部22はマイクロコントローラリセット信号生成部23に信号を送信し、マイクロコントローラリセット信号25をマイクロコントローラ1に送信する。マイクロコントローラ1のマイクロコントローラリセット部26がマイクロコントローラリセット信号25を受信すると、マイクロコントローラ1がリセットされる。
また、ウォッチドッグ監視部22がCPU14の動作が異常であると判断して、マイクロコントローラ1をリセットする際に、マイクロコントローラ1は、ドライバIC内部レジスタリセット信号生成部13からレジスタリセット信号19を発生する。その結果、CPU14が異常である状況下で制御された制御レジスタ16がリセットされる。図1に示す例では、制御レジスタ16とともに診断レジスタ17も初期化される。
ここで、図3および図4のタイミングチャートを用いてタイマ11の動作について説明する。タイマ11は、マイクロコントローラ1からドライバIC2へのシリアル通信が終了した時点からカウントを開始する。具体的には、タイマ11は、送信完了信号30による割り込み処理によってカウントを開始する。タイマ11は、ドライバIC2からタイマクリアパルス信号12が入力されると、カウントの停止およびリセットを行う。タイマクリアパルス信号12には、例えば、図4に示すようなワンショットパルス信号が用いられる。
タイマ11には予めシリアル通信異常検出閾値27が設けられている。このシリアル通信異常検出閾値27は、タイマ11がカウントを開始してから所定時間t0が経過するまでのカウント数である。所定時間t0は、ドライバIC側のシリアル通信インターフェース4における受信情報処理時間に応じて設定されるものであり、ドライバIC2の性能に依存する。
所定時間t0は、タイマ11がカウント開始してからマイクロコントローラ1がタイマクリアパルス信号12を受信するまでの時間t1(図4参照)の最大値よりも大きく設定される。時間t1には、タイマクリアパルス信号12がタイマクリアパルス生成部10で生成されてからマイクロコントローラ1に受信されるまでの時間(伝達時間)が含まれている。すなわち、時間t1は、上述した受信情報処理時間と伝達時間とで決まる。この伝達時間を決定する際には、配線抵抗及び配線容量といった寄生成分による遅延時間を考慮する必要がある。
そして、図3,4から分かるように、所定時間t0はt0>t1を満足するように設定される。なお、時間t1は通信状態に応じて値がばらつくが、所定時間t0は、上述した寄生成分の影響を考慮した上で、時間t1の最大値に極力近い値に設定されることが望ましい。t0>t1と設定することで、タイマカウント数28がシリアル通信異常検出閾値27を越えたか否かで、シリアル通信に異常が発生したか否かを判別することができる。
マイクロコントローラ1からドライバIC2へのシリアル通信が正常に行われている場合、タイマクリアパルス信号12がタイマ11に受信されるまでの時間t1は、上述したシリアル通信異常検出閾値27に対応して設定された所定時間t0と比較して短い。そのため、図3に示すように、タイマカウント数28はシリアル通信異常検出閾値27に達する前にクリアされ、ドライバIC2へのシリアル通信が正常であることを検知することができる。
一方、マイクロコントローラ1からドライバIC2へのシリアル通信に異常が発生した場合、ドライバIC2は正しい制御情報を受信できなくなる。ここで、シリアル通信異常内容としては、例えば、シリアル通信信号線の天絡、地絡、断線といったものがある。
入力信号5に関するシリアル通信入力信号線に異常が発生した場合、ドライバIC受信フレーム内の入力コマンドが異常となる。そのため、入力信号正誤判定部9でシリアル通信異常が検出され、タイマクリアパルス信号12が生成されない。その結果、図4に示すようにタイマ11のタイマカウント数28がシリアル通信異常検出閾値27に達し、タイマ11からCPU14へシリアル通信異常検出信号29が送信される。
また、クロック信号6に関するシリアル通信クロック信号線に異常が発生した場合、ドライバIC受信フレームのビット数が異常となり、入力信号正誤判定部9でシリアル通信異常を検出される。その結果、シリアル通信入力信号線に異常が発生した場合と同様にタイマクリアパルス信号12が生成されず、マイクロコントローラ1はシリアル通信異常を検出することができる。
さらにまた、イネーブル信号8に関するシリアル通信イネーブル信号線に異常が発生した場合、ドライバIC2は、マイクロコントローラ1からの入力信号5を受信することができない。そのため、入力信号正誤判定部9は動作せず、結果としてタイマクリアパルス信号12は生成されない。その結果、タイマ11のタイマカウント数28がシリアル通信異常検出閾値27に達し、CPU14へシリアル通信異常検出信号29を送信する。これによってマイクロコントローラ1はシリアル通信異常を検出し、ドライバIC内部レジスタリセット信号生成部13でレジスタリセット信号19を生成して、それをドライバIC2へ出力する。これにより、ドライバIC2の制御レジスタ16および診断レジスタ17がリセットされる。
ドライバIC2からマイクロコントローラ1へのシリアル通信が正常に行われている場合、マイクロコントローラ1から送信されたドライバIC2への要求、つまり入力コマンドに応じて、ドライバIC2は出力信号7をマイクロコントローラ1に送信して回答する。
このように、本実施の形態では、シリアル通信が正常の場合には、タイマ11のカウント数がシリアル通信異常検出閾値27に達する前にクリアされ、逆に、シリアル通信に異常がある場合には、タイマ11のカウント数がシリアル通信異常検出閾値27に達する。そのため、マイクロコントローラ1は、タイマ11のカウント数がシリアル通信異常検出閾値27に達したか否かで、シリアル通信が異常か正常かを検出することができる。
シリアル通信異常が検出された場合には、図4に示すように、マイクロコントローラ1のドライバIC内部レジスタリセット信号生成部13からレジスタリセット信号19が生成される。生成されたレジスタリセット信号19は、ドライバIC2の内部レジスタ15に入力される。内部レジスタ15は、レジスタリセット信号19が入力されると、制御レジスタ16および診断レジスタ17がリセットされる。ドライバIC2の制御レジスタ16および診断レジスタ17をリセットした場合には、リセット状態にしてから所定の時間経過したならば、リセットを解除してマイクロコントローラ1からドライバIC2への制御を復帰させる。ここで、所定の時間とは、リセットによる初期化が完全に行われるために必要なリセット継続時間である。
このように、本実施の形態の車載用電子制御装置では、従来の装置のように、ドライバIC2へシリアル通信診断情報を要求してそれを受信し、その受信信号の解読するという煩雑な動作を行うことなく、タイマ11のカウント数がシリアル通信異常検出閾値27に達したか否かだけで、シリアル通信が異常か正常かを検出することができ、ドライバIC2の制御レジスタ16および診断レジスタ17をリセットすることができる。
なお、マイクロコントローラ1がドライバIC2へシリアル通信で要求した内容に対して、ドライバIC2から正しい情報を受信できなくなる状況としては、2つの状況が考えられる。1番目は、マイクロコントローラ1からドライバIC2へのシリアル通信に異常が発生してドライバIC2がマイクロコントローラ1から送信された要求内容を正しく受信できないことによってドライバIC2が回答情報を送信しない場合である。2番目は、シリアル通信出力線に異常が発生して、ドライバIC2は回答情報を送信しているにも関わらずマイクロコントローラ1がこの情報を受信できない場合である。
1番目に関しては、上述したマイクロコントローラ1からドライバIC2へのシリアル通信異常検出と同内容である。2番目の場合、ドライバIC2はマイクロコントローラ1からの要求内容を正しく受信しており、ドライバIC2からマイクロコントローラ1へタイマクリアパルス信号12が出力されている。すなわち、マイクロコントローラ1は、タイマクリアパルス信号12が入力されているにも関わらず回答情報を受信できないという状況から、シリアル通信出力線に異常が発生していることを判別することが可能となる。
−第2の実施の形態−
図5は、第2の実施の形態における車載用電子制御装置100を示す概略ブロック図である。第2の実施の形態では、なお、上述した第1の実施の形態と同一の構成には同一の符号を付し、異なる構成を中心に説明する。
第2の実施の形態は、マイクロコントローラ1からドライバIC2にレジスタリセット信号19を送信して内部レジスタ15をリセット(初期化)する際に、選択的に制御レジスタ16のみをリセットし、診断レジスタ17はリセットされない構成となっている点が、第1の実施の形態と異なっている。さらに、第2の実施の形態では、ウォッチドッグ監視部22がCPU14の異常を検出してマイクロコントローラリセット信号生成部23でマイクロコントローラリセット信号25を生成する際に、マイクロコントローラリセット信号生成履歴18を診断レジスタ17に保持させる構成となっている。
上述した第1の実施の形態では、通信異常が生じたときにドライバIC2の制御レジスタ16および診断レジスタ17がリセットされる。そのため、例えば、診断レジスタ17の診断情報に応じてアクチュエータ200A,200Bを駆動するような場合、リセット後にいったん診断回路20による診断を行い、診断情報を診断レジスタ17に保持してからでないと、診断情報に応じた駆動制御を行うことができない。
一方、第2の実施形態では、診断レジスタ17をリセットしないので、リセットを解除してドライバIC2に対する制御を復帰させた際に直ちに診断レジスタ17の情報を読み出すことができる。すなわち、復帰後に診断回路20による診断を行う必要がなく、マイクロコントローラ1が診断レジスタ17の情報を得る際の遅延を防止することができる。
また、ウォッチドッグ監視部22がCPU14の異常を検出したことにより、マイクロコントローラ1がリセットされた場合、診断レジスタ17にはマイクロコントローラリセット信号生成履歴18が保持されている。そのため、マイクロコントローラリセット信号25が解除されてマイクロコントローラ1が復帰したときに、診断レジスタ17の情報を読み出すことによって、マイクロコントローラ1は、CPU14が異常になったためリセットされたことを認識することができるとともに、ドライバIC2の制御レジスタ16がリセットされたことも認識できる。
上述したように、本実施の形態の車載用電子制御装置は、以下のような作用効果を奏する。
(1)入力信号正誤判定部9により正常と判定された場合に、タイマクリアパルス信号12をドライバIC2からマイクロコントローラ1へ出力する構成とするとともに、マイクロコントローラ1は、制御信号の送信終了と同期してカウントを開始し、タイマクリアパルス信号12の受信によりカウントを停止するタイマ11を備えるようにした。そして、タイマ11のカウント数が所定カウント数であるシリアル通信異常検出閾値27を超えた場合にシリアル通信を異常と判定するようにした。シリアル通信の異常判定は、マイクロコントローラ1のCPU14によって行われる。
このような構成としたことにより、シリアル通信が異常状態に陥ってドライバIC2を制御できなくなったことを、マイクロコントローラ1は迅速に検知することができ、シリアル通信異常に素早く対処することができる。
(2)また、入力信号正誤判定部9により正常と判定された場合にはタイマクリアパルス信号12がマイクロコントローラ1へ出力されると同時に、制御レジスタ16に受信情報が保持される。そして、シリアル通信が異常と判定されると、制御レジスタ16が初期化される。その結果、シリアル通信が異常状態に陥ってドライバIC2を制御できなくなった場合でも、ドライバIC2の制御レジスタ16を速やかにリセットすることができ、シリアル通信異常検出に対する信頼性向上を図ることができる。
(3)さらに、マイクロコントローラ1からの指令により診断レジスタ17に保持された診断情報を、シリアル通信によりマイクロコントローラ1へと送信する構成としても良い。この場合、シリアル通信が異常と判定されたときに、制御レジスタ16のみを初期化しても良いし、制御レジスタ16および診断レジスタ17の両方を初期化しても良い。制御レジスタ16のみを初期化する構成の場合には、ドライバIC2をリセット状態から復帰させた際に、直ちに診断レジスタ17の情報を読み出すことができ、診断情報に基づく制御を素早く行うことができる。
(4)また、ウォッチドッグ監視部22により中央演算処理部14の動作が正常か異常かが判定され、異常と判定されるとマイクロコントローラ1は初期化される。その結果、マイクロコントローラ1の動作が不安定な場合でも、それによるドライバIC2の制御に対する悪影響を防止することができる。さらに、マイクロコントローラ1が初期化される際に、制御レジスタ16、または制御レジスタ16および診断レジスタ17を初期化するようにしても良い。
(5)ウォッチドッグ監視部22により異常と判定されると、その異常判定結果(マイクロコントローラリセット信号生成履歴18)が診断レジスタ17に保持される。その結果、マイクロコントローラリセット信号25が解除されてマイクロコントローラ1が復帰したときに、診断レジスタ17の情報を読み出すことによって、マイクロコントローラ1は、CPU14が異常になったためリセットされたことを認識することができる。
上述した各実施形態はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施形態での効果を単独あるいは相乗して奏することができるからである。また、本発明の特徴を損なわない限り、本発明は上記実施の形態に何ら限定されるものではない。
1:マイクロコントローラ、2:ドライバIC、3,4:シリアル通信インターフェース、5:入力信号、6:クロック信号、7:出力信号、8:イネーブル信号、9:入力信号正誤判定部、10:タイマクリアパルス生成部、12:タイマクリアパルス信号、14:中央演算装置、15:内部レジスタ、16:制御レジスタ、17:診断レジスタ、18:マイクロコントローラリセット信号生成履歴、19:レジスタリセット信号、20,20a,20b:診断回路、21,21a,21b:駆動回路、22:ウォッチドッグ監視部、24:ウォッチドッグクリアパルス、25:マイクロコントローラリセット信号、26:マイクロコントローラリセット部、27:シリアル通信異常検出閾値、28:タイマカウント数、200A,200B:外部アクチュエータ

Claims (8)

  1. 外部アクチュエータを駆動するためのドライバICと、
    前記外部アクチュエータを駆動するための制御信号を演算する中央演算処理部を有し、その制御信号をシリアル通信により前記ドライバICに送信するマイクロコントローラと、を備え、
    前記ドライバICは、受信した前記制御信号が正常か異常かを判定する第1の判定部を有し、該第1の判定部により正常と判定された場合にタイマクリア信号を前記マイクロコントローラへ出力し、
    前記マイクロコントローラは、前記制御信号の送信終了と同期してカウントを開始し、前記タイマクリア信号の受信によりカウントを停止するタイマと、前記タイマのカウント数が所定カウント数を超えた場合に前記シリアル通信を異常と判定する第2の判定部と、を備えることを特徴とする車載用電子制御装置。
  2. 請求項1に記載の車載用電子制御装置において、
    前記ドライバICは、前記シリアル通信による受信情報を保持するための第1の内部レジスタを備え、前記第1の判定部により正常と判定された場合に前記タイマクリア信号を前記マイクロコントローラへ出力すると同時に、前記第1の内部レジスタに前記受信情報を保持し、
    前記マイクロコントローラは、前記第2の判定部により異常と判定されると、前記第1の内部レジスタを初期化することを特徴とする車載用電子制御装置。
  3. 請求項2に記載の車載用電子制御装置において、
    前記ドライバICは、前記外部アクチュエータを駆動制御する駆動回路と、該駆動回路の出力を診断する診断回路と、該診断回路による診断情報を保持する第2の内部レジスタとを備え、
    前記第2の内部レジスタに保持された診断情報は、前記マイクロコントローラからの指令により前記ドライバICから前記シリアル通信により前記マイクロコントローラへと送信されることを特徴とする車載用電子制御装置。
  4. 請求項3に記載の車載用電子制御装置において、
    前記マイクロコントローラは、前記第2の判定部により異常と判定されると、前記第1および第2の内部レジスタを初期化することを特徴とする車載用電子制御装置。
  5. 請求項3または4に記載の車載用電子制御装置において、
    前記中央演算処理部の動作が正常か異常かを判定する第3の判定部を備え、
    前記第3の判定部により異常と判定されると、前記マイクロコントローラが初期化されることを特徴とする車載用電子制御装置。
  6. 請求項5に記載の車載用電子制御装置において、
    前記マイクロコントローラが初期化される際に、前記第1の内部レジスタ、または前記第1および第2の内部レジスタが初期化されることを特徴とする車載用電子制御装置。
  7. 請求項5に記載の車載用電子制御装置において、
    前記第3の判定部により異常と判定されると、該第3の判定部の異常判定結果が前記第2の内部レジスタに保持されることを特徴とする車載用電子制御装置。
  8. 請求項2,6および7のいずれか一項に記載の車載用電子制御装置において、
    前記レジスタ初期化が実行されると、前記マイクロコントローラは、所定時間経過後にレジスタ初期化を解除して前記ドライバICの制御を復帰させることを特徴とする車載用電子制御装置。
JP2012131752A 2012-06-11 2012-06-11 車載用電子制御装置 Pending JP2013256874A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012131752A JP2013256874A (ja) 2012-06-11 2012-06-11 車載用電子制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012131752A JP2013256874A (ja) 2012-06-11 2012-06-11 車載用電子制御装置

Publications (1)

Publication Number Publication Date
JP2013256874A true JP2013256874A (ja) 2013-12-26

Family

ID=49953514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012131752A Pending JP2013256874A (ja) 2012-06-11 2012-06-11 車載用電子制御装置

Country Status (1)

Country Link
JP (1) JP2013256874A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106527249A (zh) * 2015-05-11 2017-03-22 硅实验室股份有限公司 外围看门狗定时器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106527249A (zh) * 2015-05-11 2017-03-22 硅实验室股份有限公司 外围看门狗定时器

Similar Documents

Publication Publication Date Title
EP2962900B1 (en) Vehicle control device
US7810004B2 (en) Integrated circuit having a subordinate test interface
US20190272252A1 (en) Method of processing deadlock of i2c bus, electronic device and communication system
US20120233500A1 (en) Advanced communication controller unit and method for recording protocol events
US8103896B2 (en) Method and system for I2C clock generation
US9645898B2 (en) Storage control device and control device for detecting abnormality of signal line
JP2008009795A (ja) 診断装置,回線診断方法及び回線診断プログラム
US9626241B2 (en) Watchdogable register-based I/O
CN114365103A (zh) 菊花链模式进入序列
JP6207987B2 (ja) 車載用電子制御装置
US8918668B2 (en) Interface circuit, inverter device, inverter system, and transmitting and receiving method
CN105868060B (zh) 用于运行驾驶员辅助系统的数据处理单元的方法和数据处理单元
US7093167B2 (en) Control apparatus and self-diagnostic method for electronic control system
JP2013256874A (ja) 車載用電子制御装置
CN109582634B (zh) 总线系统
US20090177890A1 (en) Method and Device for Forming a Signature
US7437448B1 (en) Method and device for function selection of a control unit
JP6597325B2 (ja) 電子制御装置
JP2015005116A (ja) 負荷駆動装置
JP2018005356A (ja) 電子制御装置
US10719117B2 (en) Control apparatus configured to control clock signal generation, method for controlling the same, storage medium, and computer system
JP6833043B2 (ja) 制御装置、設備機器、設備管理システム、制御方法、及びプログラム
CN117501253A (zh) 串行通信中的低时延故障和状态指示符
WO2018131302A1 (ja) 電子制御装置
JP6100551B2 (ja) 電子機器