JP2013255425A - 電力制御装置の理想ダイオードを模倣するシステム及びその方法 - Google Patents

Abstract

【課題】電力制御システムで使用する理想ダイオードを模倣するシステム及びその方法を提供する。
【解決手段】１つの実施形態において、本発明は、理想ダイオードを模倣する回路であって、ソース、ドレイン、ゲート、及びボディーダイオードを含む少なくとも１つの電界効果トランジスタと、入力と、ドレインに結合される出力と、入力及びソースの間に結合される電流センサ並びにゲートに結合される制御回路出力を含む制御回路と、を含み、制御回路は、ソースに流れる電流が所定のしきい値よりも大きいか否かに基づいて少なくとも１つの電界効果トランジスタを活性化するように構成され、ボディーダイオードは、ソースに結合されるアノード、及びドレインに結合されるカソードを具備する回路に関する。
【選択図】図１

Description

本発明は、電力制御装置に使用する理想ダイオードを模倣するシステム及びその方法に関する。より詳細には、本発明は、理想ダイオードを模倣するトランジスタを制御するシステム及びその方法に関する。

従来のダイオードは、多くの応用で使用され、より詳細には、整流を含む応用に使用される。例えば、ダイオードは、交流電流を直流電流に変換する電力変換システムにおいて、複数の電源を有するシステム（無停電電源など）の過電圧保護、及び逆電流阻止のために使用されることが多い。従来のダイオードの電圧降下及び対応する電力消費は、通常比較的小さい値であると考えられる。しかしながら、典型的には電力変換システムは、高周波変換を含むので、ダイオードの電力消費による損失は、相当になる。この場合、従来のダイオードは、ほぼ理想的な特性（電圧降下が無視できるなど）を有するダイオードと比較して効率が悪くなる可能性がある。

ある好適な特性を有する理論的な理想ダイオードが提案されている。このような理論的な理想ダイオードは、順方向にバイアスされるとき短絡回路のように機能し、逆方向にバイアスされるとき開放回路のように機能することになる。すなわち、理想ダイオードは、いずれの方向においても電力を消費しないことになる。経験上このような理想ダイオードは存在しないが、この理想的な機能に近づけることにより、効率及び回路性能に関して著しい利益が提供されることになる。

電力変換システムにおける従来のダイオードの実際の電圧降下、及びその結果生じる電力消費は、高電流状態の下で相当になる可能性がある。場合によっては、単一のダイオードの電圧降下が１．２ボルトの大きさになる可能性がある。いくつかの電力変換の応用において、ダイオードを流れる電流は、５０〜４００アンペアに変動する可能性がある。電圧降下が１．２Ｖであるダイオードでは、４８０ワットの電力が消費される。このような大きな電力消費は、電力変換システム内部で使用される電子回路の信頼性、及び電力変換システムとともに使用される電子回路の信頼性に悪影響を及ぼす可能性がある。いくつかの環境では、このような電力消費により、相当なヒートシンクが必要になる。したがって、ダイオードの電圧降下は、効率に大きく影響し、生成される相当な熱を放散するための特殊な構成素子が必要になる可能性がある。

本発明の態様は、電力制御システムで使用する理想ダイオードを模倣するシステム及びその方法に関する。１つの実施形態において、本発明は、理想ダイオードを模倣する回路であって、ソース、ドレイン、ゲート、及びボディーダイオードを含む少なくとも１つの電界効果トランジスタと、ソースに結合される第１の入力、ドレインに結合される第２の入力、及びゲートに結合される出力を含むコンパレータとを含み、コンパレータは、ソースの電圧がドレインの電圧よりも大きいか否かに基づいて少なくとも１つの電界効果トランジスタを活性化するように構成され、ボディーダイオードは、ソースに結合されるアノード及びドレインに結合されるカソードを具備する回路に関する。

他の実施形態において、本発明は、理想ダイオードを模倣する回路であって、ソース、ドレイン、ゲート、及びボディーダイオードを含む少なくとも１つの電界効果トランジスタと、入力と、ドレインに結合される出力と、入力及びソースの間に結合される電流センサ並びにゲートに結合される制御回路出力を含む制御回路とを含み、制御回路は、ソースに流れる電流が所定のしきい値よりも大きいか否かに基づいて少なくとも１つの電界効果トランジスタを活性化するように構成され、ボディーダイオードは、ソースに結合されるアノード、及びドレインに結合されるカソードを具備する回路に関する。

さらに他の実施形態において、本発明は、変圧整流ユニットを含む電力システムであって、変圧整流ユニットに結合される交流電流電力源と、変圧整流ユニットに結合される直流電流負荷とを含み、変圧整流ユニットは、１次巻線と、１次巻線に電磁的に通信する２次巻線と、２次巻線に結合される少なくとも１つの理想ダイオード回路とを含み、少なくとも１つの理想ダイオード回路は、制御回路に結合される少なくとも１つの電界効果トランジスタを含む回路に関する。

電界効果トランジスタ（ＦＥＴ）と、ＦＥＴを制御するコンパレータとを含む本発明の実施形態に従う理想ダイオード回路を概略的に示す図である。 電力部と、理想ダイオード回路を制御する制御回路とを含む本発明の実施形態に従う理想ダイオード回路を概略的に示す図である。 ８つの電界効果トランジスタを並列に含む本発明の実施形態に従う理想ダイオード回路の電力部の回路を概略的に示す図である。 電流を測定し、理想ダイオード回路を制御し、状態を報告し、かつフォースオン機能を提供するように構成される本発明の実施形態に従う理想ダイオード回路を概略的に示す図である。 電流を測定し、理想ダイオード回路を制御し、状態を報告し、かつフォースオン機能を提供するように構成される本発明の実施形態に従う理想ダイオード回路を概略的に示す図である。 電流を測定し、測定電流を報告し、理想ダイオード回路を制御し、制御状態を報告し、かつフォースオン機能を提供するように構成される本発明の実施形態に従う理想ダイオード回路を概略的に示す図である。 電流を測定し、測定電流を報告し、理想ダイオード回路を制御し、制御状態を報告し、かつフォースオン機能を提供するように構成される本発明の実施形態に従う理想ダイオード回路を概略的に示す図である。 電流を測定し、測定電流を報告し、理想ダイオード回路を制御し、制御状態を報告し、かつフォースオン機能を提供するように構成される本発明の実施形態に従う理想ダイオード回路を概略的に示す図である。 複数の理想ダイオード回路ユニットを有する変圧整流ユニットを含む本発明の実施形態に従う電力システムの回路を概略的に示す図である。

理想ダイオード回路の実施形態は、制御回路に結合されるトランジスタを含む。トランジスタは、ダイオードとして作動するように構成される。すなわち、理論的な理想ダイオードに近い特性を有する単方向スイッチとして作動するように構成される。制御回路は、理想ダイオード回路への電流の流れを検出する。検出される電流に基づいて、制御回路は、トランジスタを活性化（ターンオン）し、又は非活性化（ターンオフ）する。トランジスタを活性化することにより、理想ダイオード回路に亘る電圧降下を最小化し、トランジスタを非活性化することにより、電流が逆方向に流れることを効果的に防止する。

１つの実施形態において、トランジスタは、電界効果トランジスタ（ＦＥＴ）であり、制御回路は、ＦＥＴのソース及びドレインの双方の電圧を測定する。この場合、ソースにおける電圧がドレインの電圧より所定のしきい値だけ大きい場合、制御回路がＦＥＴを活性化することにより、理想ダイオード回路に亘る電圧降下を最小化することが可能になる。代替的には、ドレインにおける電圧がソースにおける電圧よりも高い場合、制御回路は、ＦＥＴを非活性化して、従来のダイオードのように逆方向（ドレインからソースなど）を高いインピーダンスにできる。

いくつかの実施形態において、理想ダイオード回路は、並列に結合されるいくつかのトランジスタを含み、通電容量を向上させ、さらに理想ダイオード回路に亘る電圧降下を低減する。１つの実施形態において、理想ダイオード回路は、オーバライド機能、すなわちフォースオン機能を含む。これにより、外部システムによりトランジスタを強制的にオン状態にすることができる。他の実施形態において、理想ダイオード回路は、無効化機能、すなわちフォースオフ機能を含む。これにより、外部システムによって、トランジスタを強制的にオフ状態にすることができる。いくつかの実施形態において、理想ダイオードは、理想ダイオード回路の単数又は複数のトランジスタの状況又は状態（オン状態又はオフ状態など）を報告する状態報告回路を含む。いくつかの実施形態において、理想ダイオード回路は、単数又は複数の理想ダイオードに流れる電流の大きさを含む状態を報告する。他の実施形態において、いくつかの理想ダイオード回路は、変圧整流ユニット（Transformer Rectifier Unit、ＴＲＵ）内部に組み込まれて、交流電流（ＡＣ）を直流電流（ＤＣ）に変換する。ＴＲＵは、航空機の電子システムで一般に使用され、バックアップ電力又は緊急電力を供給する電池などの様々な装置のために、生成器からのＡＣ電力をＤＣ電力に変換する。理想ダイオード回路は、ＴＲＵ内部で高効率の整流を可能にする。

図１は、電界効果トランジスタ（ＦＥＴ）１１０と、ＦＥＴを制御するコンパレータ１０４とを含む本発明の実施形態に従う理想ダイオード回路１００を概略的に示す図である。また、理想ダイオード１００は、第１の電圧で電流を受信する入力１０６と、第２の電圧で電流を提供する出力１０８とを含む。コンパレータ１０４の第１の入力１１８は、理想ダイオード回路１００の入力１０６に結合され、コンパレータ１０４の第２の入力１２０は、理想ダイオード回路１００の出力１０８に結合される。コンパレータ１０４の出力は、トランジスタ１１０のゲート１１６に結合される。ＦＥＴ１１０は、理想ダイオード回路の入力１０６に結合されるソース１１２と、理想ダイオード回路の出力１０８に結合されるドレイン１１４と、ソース１１２に結合されるアノード、及びドレイン１１４に結合されるカソードを有するボディーダイオード１１３とを含む。

作動中、コンパレータは、入力１０６における第１の電圧が出力１０８における第２の電圧よりも大きいか否かを示す出力信号を生成する（電界効果トランジスタ１１０がソースからドレインに効果的に順バイアスされるときなど）。いくつかの実施形態において、コンパレータは、入力の電圧が出力の電圧よりも大きいときにＦＥＴをターンオン、すなわち活性化する。この場合、理想ダイオード回路に亘る（入力から出力など）電圧は、最小化される。ソースを基準にするゲート電圧がターンオンしきい値を超えるとき、ＦＥＴは完全にオンし、ＦＥＴのオン抵抗（ドレインからソースへの抵抗又はソースからドレインの抵抗など）は、最小化される。出力の電圧が入力の電圧よりも大きくなる場合、コンパレータの出力、及び結合されるゲートは、Ｌｏｗ（例えばゼロ）に駆動され、ＦＥＴはターンオフ、すなわち非活性化される。オフ状態では、ＦＥＴは、出力（ドレイン）から入力（ソース）への電流の流れを防止する。これによって、ダイオードが模倣される。１つの実施形態において、オン状態での抵抗は、４ミリオームである。これにより、理想ダイオード回路に亘る電圧降下が極めて最小化される。例えば、理想ダイオードに印加される電流が５０アンペアである場合、電圧降下は、２００ミリボルトである。オフ状態では、ドレインからソースへの抵抗は、著しく増大する。１つの実施形態において、オフ状態の抵抗は、ほぼ１メガオームであるか又はそれよりも大きい。

いくつかの実施形態において、理想ダイオード回路１００は、制御回路１０３に結合される電力部１０２として考えることができる。この場合、制御回路１０３は、入力電圧が出力電圧よりも大きいときにゲート電圧をアサートすることにより電力部を活性化するように構成される。出力電圧が入力電圧よりも大きいとき、制御回路１０３は、ゲート電圧をゼロに駆動することにより電力部を非活性化する。説明される実施形態において、電力部は、１つのＦＥＴを含む。他の実施形態において、電力部１０２は、ともに並列配置に結合される複数のＦＥＴを含んでもよい。

図１に示される実施形態において、制御回路は、理想ダイオード回路を制御するコンパレータを含む。他の実施形態において、他の論理電子回路を使用して、理想ダイオード回路を制御してもよい。いくつかの実施形態において、ＦＥＴ１１０は、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）である。他の実施形態において、他のＦＥＴを使用してもよい。いくつかの実施形態において、他のトランジスタを使用してもよい。

１つの実施形態において、コンパレータは、理想ダイオード回路の入力に結合される非反転入力と、理想ダイオード回路の出力に結合される反転入力とを有するオペアンプを使用して実施される。この場合、オペアンプは、理想ダイオード回路の入力の電圧が理想ダイオード回路の出力の電圧よりも大きいか否かを示す出力信号を生成する。入力の電圧が出力の電圧よりも大きい場合、オペランプは、電界効果トランジスタのゲートをＨｉｇｈに駆動し、ＦＥＴを活性化する。しかしながら、出力の電圧が入力の電圧よりも大きい場合、オペアンプは、ゲートをＬｏｗに駆動して、ＦＥＴを非活性化する。

図２は、電力部２０２と、理想ダイオード回路を制御する制御部２０３とを含む本発明の実施形態に従う理想ダイオード回路２００を概略的に示す図である。制御回路２０３は、電流がトランスデューサ及び理想ダイオード回路２００を介して流れているか否かを示す１つ又は２つ以上の信号（２１８及び２２０）を提供するトランスデューサ２０５に結合されるコンパレータ２０４を含む。トランデューサ２０５は、流れる電流を測定し、測定結果を１つ又は２つ以上差動電圧信号に変換する。ここで電圧の差異は、測定電流の大きさを表す。電力部２０２は、入力２１２と、出力２１４と、ゲート入力２１６と、入力２１２に結合されるソース、出力２１４に結合されるドレイン、及びゲート入力２１６に結合されるゲートを有するＦＥＴ２１０とを含む。さらに、理想ダイオード回路２００は、トランデューサ２０５に結合される入力２０６と、電力部２０２の出力２１４に結合される出力２０８とを含む。

作動中、コンパレータ２０４は、電流が入力２０６に流れ、かつトランデューサ２０５を流れるか否かを示す出力信号を生成する。いくつかの実施形態において、コンパレータは、電流が入力に流れているときにＦＥＴをターンオンする。この場合、理想ダイオード回路（入力から出力までなど）に亘る電圧降下は、従来のダイオードの電圧降下に比較して著しく低減される。例えば１つの実施形態において、５０アンプの電流を伝導する従来のダイオードは、１ボルトの電圧降下を有するが、理想ダイオード回路は、２００ミリボルトの電圧降下を有するのみである。

ソースを基準としてゲート電圧がターンオンしきい値を超えるとき、ＦＥＴは、完全にオンし、ＦＥＴのオン抵抗（ドレインからソースへの抵抗又はソースからドレインへの抵抗など）は、最小化される。例えば１つの実施形態において、オン抵抗は、４ミリオームである。電流が逆（出力から入力など）に流れようとする場合、コンパレータの出力及び結合されるゲートは、Ｌｏｗ（ゼロなど）に駆動され、ＦＥＴは、ターンオフする。オフ状態において、ＦＥＴは、出力（ドレイン）から入力（ソース）への電流の流れを防止することによって、従来のダイオードを模倣する。オフ状態において、ドレインからソースへの抵抗は、著しく増加する。１つの実施形態において、オフ状態の抵抗は、ほぼ１メガオームであるか又はそれよりも大きい。

図２に示す実施形態において、制御回路は、理想ダイオード回路を制御するコンパレータを含む。他の実施形態において、他の論理電子回路を使用して、理想ダイオード回路を制御できる。いくつかの実施形態において、ＦＥＴ２１０は、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）である。他の実施形態において、他のＦＥＴを使用できる。いくつかの実施形態において、他のトランジスタを使用できる。

１つの実施形態において、コンパレータは、理想ダイオード回路の入力に結合される非反転入力と、反転入力とを有するオペアンプを使用して実施される。ここで入力それぞれは、トランデューサに結合される。この場合、オペアンプは、トランデューサの第１の出力の電圧がトランデューサの第２の出力の電圧よりも大きいか否かを示す出力信号を生成する。またこの場合、生成される信号は、電流が入力２０６からトランデューサ２０５に流れるか否かを示す出力信号を生成する。トランデューサの第１の出力の電圧が第２の出力の電圧よりも大きい場合、オペランプは、電界効果トランジスタのゲートをＨｉｇｈに駆動し、ＦＥＴを活性化する。しかしながら、トランデューサの第２の出力の電圧が第１の出力の電圧よりも大きい場合、オペアンプは、ゲートをＬｏｗに駆動して、ＦＥＴを非活性化する。

１つの実施形態において、トランデューサ２０５は、説明される実施形態で示されるように入力２０６に結合されるのでなく、出力２０８に直列に結合される。

図３は、８つの電界効果トランジスタ３１０を並列に含む本発明の実施形態に従う理想ダイオード回路の電力部３０２を概略的に示す図である。電力部３０２は、ＦＥＴ３１０それぞれのソースに結合される入力３１２と、ＦＥＴ３１０それぞれのドレインに結合される出力３１４と、８つの抵抗３１１を介してＦＥＴ３１０それぞれのゲートに結合されるゲート入力３１６とを含む。ＦＥＴそれぞれのゲートは、抵抗３１１によってゲート入力３１６に結合される。ＦＥＴそれぞれの抵抗は、他のＦＥＴの抵抗と並列なので、複数のＦＥＴを並列に使用することによって、入力３１２から出力３１２への電圧降下がさらに低減される。

１つの実施形態において、ＦＥＴは、４ミリオームのオン抵抗を有するＭＯＳＦＥＴである。この場合、８つのＦＥＴの並列の組み合わせにより、０．５ミリオームのオン抵抗がもたらされる。１５０アンペアを扱う高電流の応用では、生じる電圧降下は、８０ミリボルトに低減される。従来のダイオードが１ボルトの電圧降下を有する場合、消費電力は、１５０ワットである。一方、理想ダイオード回路は、所与の電流に対して１２ワットの消費電力に相当する８０ミリボルトの電圧降下を有する。消費電力を著しく低下させることにより、消費電力が１２５０パーセント改良されたことが示される。これに対して、従来のダイオードを並列に組み合わせることによっても、組み合わせによる電圧降下は低減されない。説明される実施形態は、８つのＦＥＴを並列に有する電力部を示すが、他の実施形態において、使用されるＦＥＴの数は、８よりも多くでき、また８よりも少なくできる。いくつかの実施形態では、ＦＥＴの他の構成が適当であろう。

図４（１）及び図４（２）は、電流を測定し、理想ダイオード回路を制御し、状態を報告し、フォースオン機能を提供する本発明の実施形態に従う理想ダイオード制御回路４００を概略的に示す図である。理想ダイオード制御回路４００は、増幅器４０７によってコンパレータ４０９に結合される電流モニタ４０５を含む。コンパレータ４０９は、ＦＥＴによってゲート駆動回路４１０に結合される。ゲート駆動回路４１０は、ゲート端子入力４１１、及び入力端子４１２に結合される。またゲート駆動回路４１０は、状態報告回路４１５によって制御インタフェース４１９に結合される。制御インタフェース４１９は、理想ダイオード回路を強制的にオン状態にするオーバライド回路４１７に結合される。オーバライド回路４１７は、ＦＥＴによりゲート駆動回路４１０及び状態報告回路４１５に結合される。制御インタフェース４１９によって、外部装置が理想ダイオード回路を制御及び／又は監視することが可能になる。

作動中、電流モニタ又はトランデューサ４０５は、理想ダイオード回路／スイッチ（図示されない理想ダイオード回路）の入力に流れる電流を測定し、測定電流を示す差動信号を生成する。増幅器４０７は、測定電流を示す信号を増幅する。コンパレータ４０９は、増幅電流と、Ｒ２及びＲ１０の比率により決定される所定のしきい値とを比較する。増幅電流が所定のしきい値を超えるとき、ゲート駆動回路４１０は、ゲート端子出力４１１により提供されるゲート出力信号をアサートする。電流が所定のしきい値を下回って低下するとき、ゲート駆動回路４１０は、ゲート出力信号を非アサート値（ゼロなど）に駆動する。ゲート出力信号がアサートされるとき、理想ダイオード回路又は電力部（図示されず）が活性化されるので、順状態において電圧降下が最小化される。ゲート出力信号が非アサート値に駆動されるとき、理想ダイオード回路又は電力部が非活性化され、従来のダイオードとして（高インピーダンスなど）動作して、電流が出力から入力に流れることを防止する（図２参照）。

状態報告回路４１５は、理想ダイオード回路の状態を外部装置に報告できる。いくつかの実施形態において、報告される状態は、理想ダイオード回路が順方向（ソースからドレインなど）に電流を流すために有効（オン状態）であるか、又は逆方向（ドレインからソースなど）に電流を流さないために無効（オフ状態）であるかを示す。状態報告回路４１５は、理想ダイオード回路の状態を示す信号を制御インタフェース４１９に提供する。制御インタフェース回路４１９は、いくつかの外部装置との通信を可能にして、状態を提供し、又はオーバライド回路４１７を介してオーバライド制御を可能にする。オーバライド回路４１７は、理想ダイオード回路又は電力部に流れる電流の検出又は量にかかわらず、理想ダイオード回路又は電力部を活性化できる。オーバライド回路４１７を効率的に使用することによって、入力信号をゲート駆動４１０にオーバライドして理想ダイオード回路を強制的にオン状態にできる。オーバライド回路４１７は、コンピュータ、リレー電子回路、又は他の制御論理電子回路などの外部論理電子回路（図示せず）によって、制御インタフェース４１９を介して遠隔で制御できる。いくつかの実施形態では、オーバライド回路４１７を使用して、理想ダイオード回路を非活性化又はオフに切替える。

いくつかの実施形態において、理想ダイオード回路を使用して、リチウムイオン電池などの電池からの電流の流れを制御する。理想ダイオード回路は、制御インタフェースを介してオーバライド４１７に結合される外部回路により制御できる。このような１つの実施形態において、外部回路は、電池を充電する回路である。いくつかの実施形態において、理想ダイオード回路は、一方の方向の電流の流れ（電池からの順状態など）と、あるときは電池を充電するための反対方向の電流の流れ（逆状態など）との双方を可能にするスイッチとして動作する。いくつかの実施形態において、この理想ダイオード外部制御システムは、過充電を防止するとき及び／又は電池（リチウムイオン電池など）の充電に関連する過熱問題に関して防止するときに使用できる。

１つの実施形態において、トランデューサは、スイスのＳｅｎｔｒｏｎ ＡＧにより製造されるＣＳＡ−１Ｖホール効果センサである。１つの実施形態において、ゲート駆動回路は、テキサス州ダラスのテキサスインスツルメンツ（登録商標）により製造されるＤＣＰ０１０５１２Ｂ ＤＣ−ＤＣコンバータである。

図５（１）〜図５（３）は、電流を測定し、測定電流を報告し、理想ダイオード回路を制御し、制御状態を報告し、フォースオフ機能を提供するように構成される本発明の実施形態に従う理想ダイオード制御回路５００を概略的に示す図である。理想ダイオード制御回路５００は、増幅器５０７に結合される電流モニタ５０５を含む。電流報告回路５０８は、増幅器５０７に結合され、電流モニタ５０５により測定された電流の大きさを報告するように構成される。また、コンパレータ５０９は、増幅器５０７に結合され、増幅器から提供される電流がしきい値を上回るか否かを示す信号を出力するように構成される。コンパレータ５０９の出力は、ゲート駆動回路５１０と、無効化又は「フォースダイオードオフ」回路５１７の双方に結合される。無効化又はフォースオフ回路５１７は、制御インタフェース５１９に結合される。外部装置は、無効化又は「ダイオードオフ制御」信号を無効化回路５１７に提供できる。無効化信号がアサートされる場合、無効化回路は、コンパレータ５０９の出力をグランドにプルダウンして、ゲート駆動回路５１０を効率的に無効化又はターンオフできる。

ゲート駆動回路５１０は、スイッチとして動作する多位置ＦＥＴ（Ｑ２）に結合されるＤＣ−ＤＣコンバータ（Ｕ２）を含む。ゲート駆動回路５１０は、電力部において理想ダイオードとして構成される複数のＦＥＴ５２０（図３など参照）を駆動可能なゲート出力信号を提供できる。状態報告回路５１５は、ゲート駆動回路５１０の出力に結合し、電力部のＦＥＴ５２０の状態（オン状態又はオフ状態）を報告するように構成される。状態は、制御インタフェース５１９を介して外部装置に報告される。状態報告装置５１５は、理想ダイオード制御回路５００の状態の視覚的表示を理想ダイオード制御回路において提供する状態ＬＥＤ（Ｄ４）を含む。また、状態報告回路５１５は、制御インタフェース５１９と電力部５２０との間の絶縁を提供する光アイソレータ（ＩＳＯ１）を含む。アイソレータは、負荷の過渡信号による外部装置の損傷を防止する。他の実施形態において、光アイソレータは、他の適当なアイソレータに置換できる。

また、ノイズ抑制回路５２２は、ゲート駆動回路５１０の出力に結合される。ゲート駆動回路のＤＣ−ＤＣコンバータは、高周波数で動作するので、著しいノイズを生成する可能性がある。ノイズ抑制回路５２２は、このようなノイズを低減又は削除できる。ＦＥＴ電力部５２０は、負荷（図示せず）からの過渡信号を抑制する過渡信号抑制回路５２４に結合される。

作動中、電流モニタ又はトランデューサ５０５は、理想ダイオード回路／スイッチ（理想ダイオード回路図示せず）の入力に流れる電流を測定し、測定電流を示す差動信号を生成する。増幅器５０７は、測定電流を示す信号を増幅する。電流報告回路５０８は、測定電流の大きさを示す信号を生成する。大きさ信号は、制御インタフェース５１９を介して外部装置に提供できる。また、測定電流は、Ｒ３及びＲ１０の比率により決定される所定のしきい値と、増幅電流とを比較するコンパレータ５０９に供給される。増幅電流が所定のしきい値を超えたときに、ゲート駆動回路５１０は、ＦＥＴ電力部５２０に提供されるゲート出力信号をアサートする。電流が所定のしきい値を下回って低下するとき、ゲート駆動回路５１０は、非アサート値（ゼロなど）にゲート出力信号を駆動する。ゲート出力信号がアサートされるとき、理想ダイオード回路又は電力部（図示せず）を活性化することによって、最小の電圧降下による順状態が可能になる。ゲート出力信号が非アサート値に駆動されるとき、理想ダイオード回路又は電力部は非活性化され、従来のダイオード（高インピーダンスなど）として活動して出力から入力への電力の流れを防止する（図２参照）。

状態報告回路５１５は、理想ダイオード回路の状態を外部装置に報告できる。いくつかの実施形態において、報告される状態は、理想ダイオード回路が順方向（ソースからドレインなど）に電流を流すために有効（オン状態）であるか、又は逆方向（ドレインからソースなど）に電流を流さないために無効（オフ状態）であるかを示す。状態報告回路５１５は、理想ダイオード回路の状態を示す信号を制御インタフェース５１９に提供する。制御インタフェース回路５１９は、いくつかの外部装置との通信を有効にして、状態を提供し、又は無効化回路５１７を介して単数又は複数の理想ダイオードをターンオフする。無効化回路５１７は、理想ダイオード回路又は電力部に流れる電流の検出又は量にかかわらず、理想ダイオード回路又は電力部を非活性化できる。無効化回路５１７を効率的に使用することによって、ゲート駆動５１０に提供される入力信号をオーバライドして理想ダイオード回路を強制的にオフ状態にできる。無効化回路５１７は、コンピュータ、リレー電子回路、又は他の制御論理電子回路などの外部論理電子回路（図示せず）によって、制御インタフェース５１９を介して遠隔で制御できる。１つの実施形態において、無効化回路は、流れる電流にかかわらずゲート駆動回路が理想ダイオード回路を強制的に活性化できるフォースオン回路に置換される。１つの実施形態において、無効化回路５１７は、図４（１）及び図４（２）で先に説明した電池の充電とともに使用される。

図５（１）〜図５（３）に示される実施形態において、トランスデューサは、スイスのＳｅｎｔｒｏｎ ＡＧにより製造されるＣＳＡ−１Ｖホール効果センサである。１つの実施形態において、ゲート駆動回路は、テキサス州ダラスのテキサスインスツルメンツ（登録商標）により製造されるＤＣＰ０１０５１２Ｂ ＤＣ−ＤＣコンバータである。他の実施形態において、他の電流センサ及び電圧コンバータを使用できる。

具体的な構成素子は、図５（１）〜図５（３）に示されるが、当業者は、他の適当な構成素子は、示される構成素子に置き換えることができることを理解するだろう。

図６は、複数の理想ダイオード回路ユニット６１０を有する変圧整流ユニット６０４を含む本発明の実施形態に従う電力システム６００の回路を概略的に示す図である。さらに、電力システム６００は、変圧整流ユニット６０４によって直流電流（ＤＣ）負荷６０６に結合される交流電流（ＡＣ）電力源６０２を含む。変圧整流ユニット６０４は、２次巻線６０８に電磁的に結合される１次巻線６０７を含む。２次巻線６０８は、複数の理想ダイオード回路ユニット６１０に結合される。理想ダイオード回路ユニット６１０それぞれは、並列に結合されるいくつかの理想ダイオード回路（図３など参照）と、１つ又は２つ以上の制御回路とを含むことができる。

変圧整流ユニット（ＴＲＵ）を使用して、ＡＣをＤＣに変換する。変圧整流ユニット（ＴＲＵ）は、非常用電池を充電し、又は他に使用するために、航空機の電子システムで一般に使用される。このＴＲＵは、変圧整流ユニットの調整手段を説明するIllingsworthの米国特許第６２５６２１３号に示されるように、周知である。この特許は、参照することにより全体が明示的に本明細書に組み込まれる。航空機の電子システムにおいて、電力は、ＤＣ又はＡＣ（単相、二相、又は三相）システム、若しくはこれらの組み合わせを使用して分配できる。いくつかの実施形態では、ＴＲＵを使用して２８ボルト、２６ボルト、又は２７０ボルトのＤＣ電力を生成できる。１つの実施形態において、ＴＲＵは、１１〜２８ボルトの範囲のＤＣ電力を生成できる。多くの実施形態において、ＴＲＵに結合されるＡＣ電力源は、１１５ボルト、かつ４００ヘルツの周波数で作動する。他の実施形態において、ＡＣ電力源は他の電圧及び他の周波数で作動する。いくつかの実施形態において、ＴＲＵに結合されるＤＣ負荷は、電池又は他の航空機のＤＣ負荷を含むことができる。１つの実施形態において、ＡＣ電力源は、生成器、ラムエア・タービン及び／又は外部ＡＣ電力源を含むことができる。

変圧整流ユニットは、ＡＣ電圧を整流するいくつかの整流ダイオードを含む。整流ダイオードで消費される電力は、相当であり、ＴＲＵの効率を大幅に制限する可能性がある。整流ダイオードの消費電力による過度の過熱のために、ＴＲＵは、専用のヒートシンク及び／又は冷却ファンを取り付ける必要がある可能性がある。従来の整流ダイオードの変わりに理想ダイオード回路を使用することにより、ＴＲＵの消費電力が著しく低減される。また、理想ダイオード回路を使用することによって、専用のヒートシンク又は冷却ファンなしでＴＲＵを作動することが可能になる。

例えば１つの実施形態において、１つ又は２つ以上の理想ダイオード回路を使用して、５０〜４００アンペアの範囲の電流を伝導する従来の電力ダイオードが置き換えられる。このような場合、電力ダイオードは、１．２ボルトの電圧降下を有する。したがって、電力ダイオードに関連する消費電力は、４８０Ｗもの大きさになる可能性がある。例えば、図３に示す８つのＦＥＴ電力段を有し、０．５ミリオームのオン抵抗を有する理想ダイオードを使用することによって、電圧降下は０．２ボルトに低減され、対応する消費電力は８０ワットに低減される。したがって、理想ダイオードを使用することによって、表皮電力が６倍低減されることになり、同様に６０００パーセント効率が増加する。

これまでの説明は、本発明の多くの具体的な実施形態を含むが、本発明の範囲を限定するものとして解釈すべきではなく、むしろ本発明の実施例の典型例として解釈すべきである。したがって、本発明の範囲は、説明される実施形態により決定すべきでなく、添付されるクレーム、及びその均等により決定すべきである。

Claims (20)

1. 理想ダイオードを模倣する回路であって、
   ソース、ドレイン、ゲート、及びボディーダイオードを含む少なくとも１つの電界効果トランジスタと、
   前記ソースに結合される第１の入力、前記ドレインに結合される第２の入力、及び前記ゲートに結合される出力を含むコンパレータと、
   を具備し、前記コンパレータは、前記ソースの電圧が前記ドレインの電圧よりも大きいか否かに基づいて前記少なくとも１つの電界効果トランジスタを活性化するように構成され、
   前記ボディーダイオードは、前記ソースに結合されるアノード、及び前記ドレインに結合されるカソードを具備することを特徴とする理想ダイオード回路。
2. 前記少なくとも１つの電界効果トランジスタは、並列に結合される複数の電界効果トランジスタを含む請求項１に記載の理想ダイオード回路。
3. 前記複数の並列の電界効果トランジスタのそれぞれは、ソース、ドレイン、ゲート、及びボディーダイオードを含み、
   前記複数の並列の電界効果トランジスタの前記ソースは、一緒に結合され、
   前記複数の並列の電界効果トランジスタの前記ドレインは、一緒に結合され、
   前記複数の並列の電界効果トランジスタの前記ゲートは、一緒に結合される請求項２に記載の理想ダイオード回路。
4. 前記少なくとも１つの電界効果トランジスタは、ＭＯＳＦＥＴを含む請求項１に記載の理想回路。
5. 前記ＭＯＳＦＥＴは、４ミリオームのオン抵抗を有する請求項１に記載の理想ダイオード回路。
6. 前記コンパレータは、オペアンプであり、
   前記第１の入力は、前記オペアンプへの非反転入力であり、
   前記第２の入力は、前記オペアンプへの反転入力である請求項１に記載の理想ダイオード回路。
7. 理想ダイオードを模倣する回路であって、
   ソース、ドレイン、ゲート、及びボディーダイオードを含む少なくとも１つの電界効果トランジスタと、
   入力と、
   前記ドレインに結合される出力と、
   制御回路であって、
   前記入力及び前記ソースの間に結合される電流センサと、
   前記ゲートに結合される制御回路出力と、
   を含む制御回路と、
   を具備し、前記制御回路は、前記ソースに流れる電流が所定のしきい値よりも大きいか否かに基づいて前記少なくとも１つの電界効果トランジスタを活性化するように構成され、
   前記ボディーダイオードは、前記ソースに結合されるアノード及び前記ドレインに結合されるカソードを具備する、
   理想ダイオード回路。
8. 前記少なくとも１つの電界効果トランジスタは、ＭＯＳＦＥＴを含む、請求項７に記載の理想回路。
9. 前記制御回路は、前記電流センサ及び前記制御回路出力に結合されるオペアンプをさらに具備する、請求項７に記載の理想回路。
10. 前記電流センサは、前記ソースに流れる電流を示す信号を生成するように構成される、請求項７に記載の理想ダイオード回路。
11. 前記少なくとも１つの電界効果トランジスタは、並列に結合される複数の電界効果トランジスタを含む、請求項７に記載の理想ダイオード回路。
12. 前記複数の並列の電界効果トランジスタのそれぞれは、ソース、ドレイン、ゲート、及びボディーダイオードを含み、
    前記複数の並列の電界効果トランジスタの前記ソースは、一緒に結合され、
    前記複数の並列の電界効果トランジスタの前記ドレインは、一緒に結合され、
    前記複数の並列の電界効果トランジスタの前記ゲートは、一緒に結合される、
    請求項７に記載の理想ダイオード回路。
13. 前記制御回路は、
    前記ソースに流れる電流が前記所定のしきい値よりも大きいか否かを示す信号を生成するように構成されるコンパレータと、
    前記コンパレータに結合される無効化回路であって、前記コンパレータが生成する信号とは無関係に前記少なくとも１つの電界効果トランジスタを非活性化するように構成される無効化回路と、
    を更に具備する、請求項７に記載の理想ダイオード回路。
14. 前記制御回路は、
    前記ソースに流れる電流が前記所定のしきい値よりも大きいか否かを示す信号を生成するように構成されるコンパレータと、
    前記コンパレータに結合される状態報告回路であって、前記少なくとも１つの電界効果トランジスタの状態を報告するように構成される状態報告回路と、
    を更に具備する、請求項７に記載の理想ダイオード回路。
15. 前記制御回路は、
    前記ソースに流れる電流が前記所定のしきい値よりも大きいか否かを示す信号を生成するように構成されるコンパレータと、
    前記電流センサ及び前記コンパレータの間に直列に結合される増幅器と、
    前記コンパレータに結合されるゲート駆動回路と、
    を更に具備し、前記ゲート駆動回路は、前記コンパレータが生成する信号に基づいて、前記少なくとも１つの電界効果トランジスタのゲートに印加される信号を生成するように構成される、
    請求項７に記載の理想ダイオード回路。
16. 前記制御回路は、
    前記コンパレータに結合される無効化回路であって、無効化信号に基づいて前記少なくとも１つの電界効果トランジスタを非活性化するように構成される無効化回路と、
    前記コンパレータに結合される状態報告回路であって、前記少なくとも１つの電界効果トランジスタの状態を示す信号を生成するように構成される状態報告回路と、
    前記無効化回路及び前記状態報告回路に結合される制御インタフェースであって、
    外部装置から前記無効化信号を受信し、
    前記外部装置に前記状態信号を出力する、
    ように構成される制御インタフェースと、
    を更に具備する、請求項１５に記載の理想ダイオード回路。
17. 変圧整流ユニットを含む電力システムであって、
    前記変圧整流ユニットに結合される交流電流電力源と、
    前記変圧整流ユニットに結合される直流電流負荷と、
    を具備し、前記変圧整流ユニットは、
    １次巻線と、
    前記１次巻線に電磁的に結合される２次巻線と、
    前記２次巻線に結合される少なくとも１つの理想ダイオード回路であって、制御回路に結合される少なくとも１つの電界効果トランジスタを含む少なくとも１つの理想ダイオード回路と、
    を具備する電力システム。
18. 前記制御回路は、前記少なくとも１つの電界効果トランジスタのソースに流れる電流が所定のしきい値を超えるときに、前記少なくとも１つの電界効果トランジスタを活性化するように構成される、請求項１７に記載の電力システム。
19. 前記少なくとも１つの電界効果トランジスタは、並列に結合される複数の電界効果トランジスタを含み、
    前記複数の並列の電界効果トランジスタのそれぞれは、ソース、ドレイン、ゲート、及びボディーダイオードを含み、
    前記複数の並列の電界効果トランジスタの前記ソースは、一緒に結合され、
    前記複数の並列の電界効果トランジスタの前記ドレインは、一緒に結合され、
    前記複数の並列の電界効果トランジスタの前記ゲートは、一緒に結合される、
    請求項１８に記載の電力システム。
20. 前記２次巻線は、前記複数の並列の電界効果トランジスタの前記ソースに結合され、
    前記直流電流負荷は、前記複数の並列の電界効果トランジスタのドレインに結合される、
    請求項１９に記載の電力システム。

Images