JP2013251777A - アナログ/デジタル変換器、アナログ/デジタル変換方法、照度センサ、及び携帯端末装置 - Google Patents
アナログ/デジタル変換器、アナログ/デジタル変換方法、照度センサ、及び携帯端末装置 Download PDFInfo
- Publication number
- JP2013251777A JP2013251777A JP2012125571A JP2012125571A JP2013251777A JP 2013251777 A JP2013251777 A JP 2013251777A JP 2012125571 A JP2012125571 A JP 2012125571A JP 2012125571 A JP2012125571 A JP 2012125571A JP 2013251777 A JP2013251777 A JP 2013251777A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- charge amount
- voltage
- accumulated
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】少ない回路素子数で、入力電流を高い分解能でデジタル値に変換できるアナログ/デジタル変換器を提供する。
【解決手段】所定期間に流れる入力電流に基づいた電荷を蓄積し、蓄積された電荷量に基づいた出力電圧Vaを出力する積分回路30と、積分回路30に蓄積される毎に、蓄積方向と逆方向の電流が積分回路30に流れるように第1電圧GNDを印加し、第1電荷量より小さい第2電荷量が一定時間毎に蓄積されるように第2電圧3Vref/2を印加する容量回路40と、出力電圧Vaが第1電荷量に相当するか否かを判定するコンパレータ50と、所定期間の中で第1電荷量に相当すると判定した回数と、第2電荷量が積分回路30に蓄積された蓄積回数とに基づいて、入力電流に相当するデジタル信号を生成するデジタル制御部60とを具備する。
【選択図】図3
【解決手段】所定期間に流れる入力電流に基づいた電荷を蓄積し、蓄積された電荷量に基づいた出力電圧Vaを出力する積分回路30と、積分回路30に蓄積される毎に、蓄積方向と逆方向の電流が積分回路30に流れるように第1電圧GNDを印加し、第1電荷量より小さい第2電荷量が一定時間毎に蓄積されるように第2電圧3Vref/2を印加する容量回路40と、出力電圧Vaが第1電荷量に相当するか否かを判定するコンパレータ50と、所定期間の中で第1電荷量に相当すると判定した回数と、第2電荷量が積分回路30に蓄積された蓄積回数とに基づいて、入力電流に相当するデジタル信号を生成するデジタル制御部60とを具備する。
【選択図】図3
Description
本発明は照度センサ及び照度センサを搭載した携帯端末装置に関し、特に照度センサに含まれるアナログ/デジタル変換器に関する。
フラットパネルディスプレイ(FPD)を備える携帯端末装置には、周囲の明るさに応じてディスプレイのバックライトの明るさを制御する照度センサ(光センサ)を内蔵しているものがある。このような携帯端末装置の照度センサは、照度センサの信号を入力するマイコンの制御が容易になるように、デジタル信号を出力することが求められている。照度センサのA/D(Analog/Digital)変換器は、変換速度が1MHz以下の比較的低速な変換速度ながら、12ビット以上の高い分解能の要求を満たす方式として計数型A/D変換方式が採用されることが多い。
計数型A/D変換方式の例として特許文献1(特開2008−42886号公報)が開示されている。図1は、特許文献1に記載の照度センサ100を示す図である。図1を参照すると、照度センサ100は、フォトダイオードPDと、アナログ/デジタル変換器(充放電部110及び制御計算部120)とを有する。充放電部110は、充電回路111と、放電回路112と、放電回路113と、比較回路114とを有する。
充電回路111は、オペアンプAMPと、基準電圧V10(=Vref)を与える定電圧源E100と、キャパシタC101と、スイッチSW101と、スイッチSW102とを有する。放電回路112は、キャパシタC102(キャパシタC101の1/m(m>1))と、スイッチSW103a〜SW103bと、スイッチSW104a〜SW104bとを有する。放電回路113は、キャパシタC103(キャパシタC101の1/n(n>m))と、定電圧源E200と、スイッチSW105a〜SW105bと、スイッチSW106a〜SW106bとを有する。比較回路114は、定電圧源E300と、定電圧源E400と、コンパレータCMP100と、コンパレータCMP200とを有する。
図2は、特許文献1の充放電部110における充放電動作を示すタイミングチャートである。尚、図2の上段は、時間経過に対するオペアンプAMPの出力電圧Vaの変遷が示されており、図2の下段は、時間経過に対するクロック信号CLK、比較回路CMP100〜CMP200の各出力信号CO1〜CO2、及び動作モードの変遷が示されている。
制御計算部120は測定命令が与えられると、照度センサ100を充電期間(測定期間)に移行させるべく、動作モードa(キャパシタC101の充電モード)を指示する制御信号S10〜S60を送出する。動作モードaでは、スイッチSW101がオン、スイッチSW102がオフ、スイッチSW103a〜SW103bがオフ、スイッチSW104a〜SW104bがオン、スイッチSW105a〜SW105bがオフ、スイッチSW106a〜SW106bがオンになる。即ち、照度センサ100は、フォトダイオードPDからの電流入力経路を導通させ、キャパシタC101の充電を開始する。その結果、オペアンプAMPの出力電圧Vaは、キャパシタC101の充電が進むにつれて、低下していくことになる。
キャパシタC101の充電が進み、オペアンプAMPの出力電圧Vaが基準電圧V40(基準電圧Vref/2)まで低下すると、コンパレータCMP200の出力信号CO2がそれまでのローレベルからハイレベルに遷移する。制御計算部120は、この論理変遷に基づいて、動作モードb(キャパシタC101の大放電モード)を指示する制御信号S10〜S60を送出する。動作モードbでは、スイッチSW101がオン、スイッチSW102がオフ、スイッチSW103a〜SW103bがオン、スイッチSW104a〜SW104bがオフ、スイッチSW105a〜SW105bがオフ、スイッチSW106a〜SW106bがオンになる。即ち、照度センサ100は、キャパシタC101からキャパシタC102への電荷転送経路を導通させ、キャパシタC101の蓄積電荷をキャパシタC102に移動する。キャパシタC101の大放電モードでは、キャパシタC101に蓄積された電荷が全てキャパシタC102に移動し、オペアンプAMPの出力電圧Vaは、基準電圧V30(基準電圧Vref)まで上昇する。
キャパシタC101の大放電を開始した後、次のクロック信号CLKが立ち上がると、制御計算部120は、キャパシタC101の大放電を完了させるために、再び動作モードaを指示する制御信号S10〜S60を送出する。これにより、オペアンプAMPの出力電圧Vaは、上昇から再び下降に転じる。また、動作モードaでは、キャパシタC101の充電と並行して、キャパシタC102の放電も行われる。これ以降も、充電回路111の充電量が所定の閾値に達する毎に、充電回路111に蓄えられた電荷が放電回路112を用いて大放電される。
照度センサ100が停止期間から充電期間に移行した後、クロック信号CLKのカウントが所定値に達すると、制御計算部120は、照度センサ100を小放電期間に移行するために、動作モードc(キャパシタC101の小放電モード)を指示する制御信号S10〜S60を送出する。動作モードcでは、スイッチSW101がオフ、スイッチSW102がオフ、スイッチSW103a〜SW103bがオフ、スイッチSW104a〜SW104bがオン、スイッチSW105a〜SW105bがオン、スイッチSW106a〜SW106bがオフになる。即ち、照度センサ100は、フォトダイオードPDからの電流入力経路を遮断するとともに、キャパシタC101からキャパシタC103への電荷転送経路を導通させて、キャパシタC101の蓄積電荷をキャパシタC103に移動する。
キャパシタC103の容量はキャパシタC101の1/64であり、その両端間電圧はキャパシタC101と同値(Vref/2)である。一方、キャパシタC102の容量は、キャパシタC101の1/2であり、その両端間電圧はキャパシタC101の2倍(Vref)である。即ち、キャパシタC103を用いた放電回路113の小放電能力は、キャパシタC102を用いた放電回路112の大放電能力に比べて1/64に設定されている。
キャパシタC101の小放電を開始した後、次のクロック信号CLKが立ち上がると、制御計算部120は、キャパシタC101からキャパシタC103に移動した電荷を逃がすために、動作モードd(キャパシタC103の放電モード)を指示する制御信号S10〜S60を送出する。動作モードdでは、スイッチSW101がオフ、スイッチSW102がオフ、スイッチSW103a〜SW103bがオフ、スイッチSW104a〜SW104bがオン、スイッチSW105a〜SW105bがオフ、スイッチSW106a〜SW106bがオンになる。即ち、照度センサ100は、キャパシタC101からキャパシタC103への電荷転送経路を遮断して、キャパシタC103の放電を行なう。以降も、放電回路113を用いて、充電回路111に残存する電荷が所定値になるまで、所定量ずつ段階的な小放電が繰り返し行われる。
キャパシタC101の小放電が進み、オペアンプAMPの出力電圧Vaが基準電圧V30に達すると、コンパレータCMP100の出力信号CO1はそれまでのローレベルからハイレベルに遷移する。制御計算部120は、この論理変遷に基づいて、照度センサ100を停止期間に移行させるために、動作モードeを指示する制御信号S10〜S60を送出する。これにより、上記一連の充放電動作は完了する。
制御計算部120は、放電回路112を用いた大放電回数(動作モードbへの移行回数)と、放電回路113を用いた小放電回数(動作モードcへの移行回数)とをそれぞれカウントしておき、その総放電回数から、フォトダイオードPDから充電回路111への充電電流を算出し、その結果に応じたデジタル出力(DOUT)を行う。
特許文献1の照度センサ100では、フォトダイオードPDからの電流の入力を遮断したとき(動作モードaから動作モードcへの移行時)、充電回路111が測定誤差となり得る電圧(誤差電圧)を出力している。この誤差電圧は、図2にXで示したV30とV40の中間に位置する電圧である。誤差電圧はキャパシタC101中の残存電荷に対応しているため、特許文献1では放電回路113を用いて残存電荷を計測することで分解能を向上させている。しかし、特許文献1の照度センサは、回路素子数が多く、回路の占有面積及び消費電力が増加してしまう問題がある。
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明のアナログ/デジタル変換器(20、20a)は、所定期間に流れる入力電流に基づいた電荷を蓄積し、蓄積された電荷量に基づいた出力電圧(Va)を出力する積分回路(30、30a)と、所定期間において、積分回路(30、30a)に第1電荷量が蓄積される毎に、第1電荷量が蓄積される方向とは逆方向の電流が積分回路(30、30a)に流れるように第1電圧(GND、VDD)を印加し、所定期間の経過後、積分回路(30、30a)に第1電荷量が蓄積されるまで、第1電荷量より小さい第2電荷量が一定時間毎に蓄積されるように第2電圧(3Vref/2、VDD−3Vref/2)を印加する容量回路(40、40a)と、出力電圧(Va)が第1電荷量に相当するか否かを判定するコンパレータ(50、50a)と、コンパレータ(50、50a)の判定結果を受け取り、所定期間の中で第1電荷量に相当すると判定した回数と、所定期間の経過後、第1電荷量が蓄積されるまでに第2電荷量が積分回路(30、30a)に蓄積された蓄積回数とに基づいて、入力電流に相当するデジタル信号を生成するデジタル制御部(60、60a)とを具備する。
本発明のアナログ/デジタル変換方法は、所定期間に流れる入力電流に基づいて積分回路(30、30a)に蓄積される電荷を、第1電荷量に基づいて計測するステップと、所定期間の経過後、積分回路(30、30a)に残存する電荷量を、第1電荷量よりも小さい第2電荷量に基づいて計測するステップと、入力電流に相当するデジタル信号を生成するステップとを具備する。第1電荷量に基づいて計測するステップは、積分回路(30、30a)に第1電荷量が蓄積されたことを判定するステップと、第1電荷量が蓄積される毎に、第1電荷量が蓄積される方向とは逆方向の電流が積分回路(30、30a)に流れるように第1電圧(GND、VDD)を印加するステップと、所定期間の中で第1電荷量が蓄積された回数を計測するステップとを備える。第2電荷量に基づいて計測するステップは、第2電荷量が一定時間毎に積分回路(30、30a)に蓄積されるように第2電圧(3Vref/2、VDD−3Vref/2)を印加するステップと、積分回路(30、30a)に第1電荷量が蓄積されたことを判定するステップと、積分回路(30、30a)に第1電荷量が蓄積されたとき、第1電荷量が蓄積されるまでに第2電荷量が積分回路(30、30a)に蓄積された蓄積回数を計測するステップとを備える。デジタル信号を生成するステップは、第1電荷量が蓄積された回数と、第2電荷量の蓄積回数とに基づいて、入力電流に相当するデジタル信号を生成するステップとを備える。
本発明のアナログ/デジタル変換器は、少ない回路素子数で、入力電流を高い分解能でデジタル値に変換することができる。
以下、添付図面を参照して本発明の実施の形態によるアナログ/デジタル変換器(以降、A/D変換器と称する)、A/D変換器を有する照度センサ、及び、照度センサを有する携帯端末装置を説明する。
(第1の実施の形態)
本発明の第1の実施の形態を説明する。図3は、本発明の第1の実施の形態による照度センサ1の構成を示した図である。図3を参照すると、照度センサ1は、フォトダイオード10と、A/D変換器20とを具備する。照度センサ1は、受光した光に基づいたデジタル信号を後段のマイコンなどの制御装置(詳細は後述する)に出力する。
本発明の第1の実施の形態を説明する。図3は、本発明の第1の実施の形態による照度センサ1の構成を示した図である。図3を参照すると、照度センサ1は、フォトダイオード10と、A/D変換器20とを具備する。照度センサ1は、受光した光に基づいたデジタル信号を後段のマイコンなどの制御装置(詳細は後述する)に出力する。
フォトダイオード10は、所定期間に照射された光に基づいた入力電流を流す。フォトダイオード10は、一方の端子がスイッチSW5を介してオペアンプAMP(詳細は後述する)の反転入力端子に接続し、他方の端子が電源(VDD)に接続される。
A/D変換器20は、所定期間に流れるフォトダイオード10からの入力電流をデジタル信号に変換する。詳細には、A/D変換器20は、計数型のA/D変換器であって、まず粗い計測を行い、次に細かい計測を行い、その後、粗い計測と細かい計測との結果に基づいて入力電流をデジタル信号に変換する。粗い計測では、所定期間に流れる入力電流に基づいて積分回路30(詳細は後述する)に蓄積される電荷を、所定の電荷量(詳細は後述する)に基づいて計測する。細かい計測では、所定期間の経過後、積分回路30に残存する電荷量を、前述の所定の電荷量よりも小さい電荷量(詳細は後述する)に基づいて計測する。A/D変換器20は、積分回路30と、容量回路40と、コンパレータ50と、デジタル制御部60とを備える。
積分回路30は、所定期間に流れる入力電流に基づいた電荷を蓄積し、蓄積された電荷量に基づいた出力電圧Vaを出力する。積分回路30は、電源E1と、オペアンプ(演算増幅器)AMPと、積分容量C1と、スイッチSW10とを備える。
電源E1はVDDよりも低い電圧Vref(基準電圧)を発生する。オペアンプAMPは、非反転入力端子が電源E1に接続し(非反転入力端子には電圧Vrefが印加され)、反転入力端子がノード71を介してフォトダイオード10および容量回路40に接続し、出力端子がコンパレータ50に接続する。
積分容量C1は、一方の電極がオペアンプAMPの反転入力端子に接続され、他方の電極がオペアンプAMPの出力端子に接続される。積分容量C1は、C1(F:ファラッド)の容量を持つとする。積分容量C1は、両電極に印加される電位差とC1とに基づいた電荷量を蓄積する。本実施の形態では、積分容量C1の一方の電極に電圧Vrefが印加され、他方の電極に電源E6で設定された電圧Vref/2が印加されるときに、積分容量C1に所定の電荷量(以降、基準電荷量と称する)が蓄積されるとする。
スイッチSW10は、一方の端子が積分容量C1の一方の電極およびオペアンプAMPの反転入力端子に接続し、他方の端子が積分容量C1の他方の電極およびオペアンプAMPの出力端子に接続する。スイッチSW10は、デジタル制御部60の制御信号S10に基づいてON/OFFが制御される。
容量回路40は、所定期間において、積分回路30に基準電荷量が蓄積される毎に、基準電荷量が蓄積される方向とは逆方向の電流が積分回路30に流れるように、積分回路30に電圧を印加する。更に、容量回路40は、所定期間の経過後、積分回路30に基準電荷量が蓄積されるまで、基準電荷量よりも小さい電荷量(以降、小電荷量と称する)が一定時間毎に蓄積されるように、積分回路30に電圧を印加する。容量回路40は、積分容量C1の放電を行なう容量回路41と、積分容量C1に充電を行なう容量回路42とを備える。
容量回路41は、電源E2と、電源E3と、スイッチSW1と、スイッチSW2と、スイッチSW3と、スイッチSW4と、容量C2とを備える。
電源E2は電圧Vrefよりも低い電圧を発生する。ここでは一例としてGND(接地)とする。電源E3は所定の電圧を発生する。ここでは一例として、電源E1と同様に電圧Vrefとする。
スイッチSW1は、一方の端子が電源E2に接続し、他方の端子がスイッチSW3の一方の端子および容量C2の一方の電極に接続する。スイッチSW1は、デジタル制御部60の制御信号S1に基づいてON/OFFが制御される。スイッチSW2は、一方の端子が容量C2の他方の電極およびスイッチSW4の一方の端子に接続し、他方の端子がノード71を介してオペアンプAMPの反転入力端子に接続する。スイッチSW2は、デジタル制御部60の制御信号S2に基づいてON/OFFが制御される。スイッチSW3は、一方の端子がスイッチSW1の他方の端子および容量C2の一方の電極に接続し、他方の端子が電源E3およびスイッチSW4の他方の端子に接続する。スイッチSW3は、デジタル制御部60の制御信号S3に基づいてON/OFFが制御される。スイッチSW4は、一方の端子が容量C2の他方の電極およびスイッチSW2の一方の端子に接続し、他方の端子が電源E3およびスイッチSW3の他方の端子に接続する。スイッチSW4は、デジタル制御部60の制御信号S4に基づいてON/OFFが制御される。
容量C2は、積分容量C1に蓄積された電荷を放出(放電)するための容量である。容量C2は、C2(F:ファラッド)の容量を持つとする。容量C2は、電源E1と電源E2との電位差と、C2に基づいた電荷量を蓄積する。尚、積分容量C1のC1と容量C2のC2との容量比は任意の値でよい。
容量回路42は、電源E4と、電源E5と、スイッチSW6と、スイッチSW7と、スイッチSW8と、スイッチSW9と、容量C3とを備える。
電源E4は電圧Vrefよりも高い電圧を発生する。ここでは一例として電圧3Vref/2とする。電源E5は所定の電圧を発生する。ここでは一例として、電源E1及び電源E3と同様に電圧Vrefとする。
スイッチSW6は、一方の端子が電源E4に接続し、他方の端子がスイッチSW8の一方の端子および容量C3の一方の電極に接続する。スイッチSW6は、デジタル制御部60の制御信号S6に基づいてON/OFFが制御される。スイッチSW7は、一方の端子が容量C3の他方の電極およびスイッチSW9の一方の端子に接続し、他方の端子がノード71を介してオペアンプAMPの反転入力端子に接続される。スイッチSW7は、デジタル制御部60の制御信号S7に基づいてON/OFFが制御される。スイッチSW8は、一方の端子がスイッチSW6の他方の端子および容量C3の一方の電極に接続し、他方の端子が電源E5およびスイッチSW9の他方の端子に接続する。スイッチSW8は、デジタル制御部60の制御信号S8に基づいてON/OFFが制御される。スイッチSW9は、一方の端子が容量C3の他方の電極およびスイッチSW7の一方の端子に接続し、他方の端子が電源E5およびスイッチSW8の他方の端子に接続する。スイッチSW9は、デジタル制御部60の制御信号S9に基づいてON/OFFが制御される。
容量C3は、積分容量C1に蓄積(充電)される小電荷量に相当する電荷を溜める容量である。容量C3は、C3(F:ファラッド)の容量を持つとする。容量C3は、電源E1と電源E4との電位差と、C3に基づいた電荷量を蓄積する。ここで、A/D変換器20がデジタル信号への変換をする(2Nの分解能を持つ)上での条件は、容量C2のC2と容量C3のC3との容量比がC2:C3=2N:1(Nは自然数)となることである。特に、容量C2に蓄積される電荷量と、容量C3に蓄積される電荷量との比が2N:1となる。尚、積分容量C1のC1と容量C3のC3との容量比は任意の値でよい。但し、容量C3に蓄積される電荷量は、積分容量C1に蓄積される電荷量よりも小さく、前述の小電荷量に相当する。
コンパレータ50は、積分回路30の出力電圧Vaが基準電荷量に相当するか否かを判定し、判定結果をデジタル制御部60に出力する。詳細には、コンパレータ50は、非反転入力端子が電源E6に接続し、反転入力端子がオペアンプAMPの出力端子に接続し、出力端子がデジタル制御部60に接続する。コンパレータ50の反転入力端子には出力電圧Vaが印加され、非反転入力端子には電源E1の電圧Vrefよりも低い電圧が印加される。ここでは一例として電圧Vrefの半分の電圧Vref/2が印加される。コンパレータ50は、出力電圧Vaと電圧Vref/2とを比較して、出力電圧Vaが電圧Vref/2を超えたとき積分回路30に基準電荷量が蓄積されたと判定して、その判定結果をデジタル制御部60に出力する。
デジタル制御部60は、コンパレータ50の判定結果と、内部クロック(図示略)とを受け取り、スイッチSW1〜S10を制御するための制御信号S1〜S10を出力する。また、デジタル制御部60は、コンパレータ50の判定結果と、内部クロックとに基づいて、フォトダイオード10の入力電流に相当するデジタル信号を出力する。デジタル信号を出力する詳細としては、デジタル制御部60は、コンパレータ50の判定結果を受け取り、所定期間の中で基準電荷量に相当すると判定した回数を算出する。更に、デジタル制御部60は、所定期間の経過後、積分回路30の積分容量C1に基準電荷量が蓄積されるまでに、容量C3に溜まる電荷量に相当する小電荷量が、積分容量C1に蓄積された蓄積回数を算出する。デジタル制御部60は、所定期間の中で基準電荷量に相当すると判定した回数と、所定期間の経過後に、積分回路30に基準電荷量が蓄積されるまでに小電荷量が積分回路30に蓄積された蓄積回数とに基づいて、入力電流に相当するデジタル信号を生成する。
図4は、本発明の第1の実施の形態によるA/D変換器20の処理動作を示したタイミングチャートである。図4の上段は、時間経過に対するオペアンプAMPの出力電圧Vaを表している。図4の中段は、デジタル制御部60の内部クロックと、制御信号S1〜S10とを表している。図4の下段は、A/D変換器20の動作モードとしてA区間〜E区間を表している。以下、図4を参照しながら、本発明の第1の実施の形態による処理動作を説明する。
E区間:停止期間
照度センサ1は、計測を実行していない待機状態である。詳細には、デジタル制御部60は、スイッチSW5をOFFにする制御信号S5と、スイッチSW10をONにする制御信号S10とを出力する。これによって、積分容量C1は電荷を蓄積していない状態となる。また、デジタル制御部60は、スイッチSW1、SW2をOFFにする制御信号S1、S2と、スイッチSW3、SW4をONにする制御信号S3、S4と、スイッチSW6、SW7をOFFにする制御信号S6、S7と、スイッチSW8、SW9をONにする制御信号S8、S9とを出力する。これによって、容量C2及び容量C3は電荷を蓄積していない状態となる。このとき、オペアンプAMPは電圧Vrefの出力電圧Vaを出力する。
照度センサ1は、計測を実行していない待機状態である。詳細には、デジタル制御部60は、スイッチSW5をOFFにする制御信号S5と、スイッチSW10をONにする制御信号S10とを出力する。これによって、積分容量C1は電荷を蓄積していない状態となる。また、デジタル制御部60は、スイッチSW1、SW2をOFFにする制御信号S1、S2と、スイッチSW3、SW4をONにする制御信号S3、S4と、スイッチSW6、SW7をOFFにする制御信号S6、S7と、スイッチSW8、SW9をONにする制御信号S8、S9とを出力する。これによって、容量C2及び容量C3は電荷を蓄積していない状態となる。このとき、オペアンプAMPは電圧Vrefの出力電圧Vaを出力する。
次のA区間とB区間とが交互に切り替わる容量C2による計測期間は、容量回路41に基づいて計測を行う「粗い計測期間」である。粗い計測期間では、照度センサ1は所定期間の中で入力電流に基づいて積分回路30に蓄積される電荷を、基準電荷量に基づいて計測を実行する。
A区間:積分容量C1の充電期間
デジタル制御部60は、制御装置(図示略)から計測を開始する命令を受け取ると、内部クロックのタイミングに基づいて、スイッチSW5をONにする制御信号S5と、スイッチSW10をOFFにする制御信号S10とを出力する。これによって、フォトダイオード10は、所定期間に照射された光に基づいた入力電流をA/D変換器20に流す。そして、積分回路30は、フォトダイオード10の入力電流に基づいた電荷を積分容量C1に蓄積し、蓄積された電荷量に基づいた出力電圧Vaを出力する。ここでは、出力電圧Vaは、積分容量C1に電荷が蓄積されるにつれて電圧Vrefから徐々に低下していく。コンパレータ50は、積分回路30の出力電圧Vaが基準電荷量に相当するか否かを判定し、判定結果をデジタル制御部60に出力する。
デジタル制御部60は、制御装置(図示略)から計測を開始する命令を受け取ると、内部クロックのタイミングに基づいて、スイッチSW5をONにする制御信号S5と、スイッチSW10をOFFにする制御信号S10とを出力する。これによって、フォトダイオード10は、所定期間に照射された光に基づいた入力電流をA/D変換器20に流す。そして、積分回路30は、フォトダイオード10の入力電流に基づいた電荷を積分容量C1に蓄積し、蓄積された電荷量に基づいた出力電圧Vaを出力する。ここでは、出力電圧Vaは、積分容量C1に電荷が蓄積されるにつれて電圧Vrefから徐々に低下していく。コンパレータ50は、積分回路30の出力電圧Vaが基準電荷量に相当するか否かを判定し、判定結果をデジタル制御部60に出力する。
B区間:容量C2による放電期間
コンパレータ50は、出力電圧Vaと電圧Vref/2とを比較して、出力電圧Vaが電圧Vref/2を超えたとき、積分回路30に基準電荷量が蓄積されたと判定して、その判定結果をデジタル制御部60に出力する。デジタル制御部60は、コンパレータ50の判定結果に基づいて、スイッチSW1、SW2をONにする制御信号S1、S2と、スイッチSW3、SW4をOFFにする制御信号S3、S4とを出力する。言い換えると、基準電荷量が蓄積される方向とは逆方向の電流が積分回路30に流れるように、容量回路41は積分回路30に電圧を印加する。つまり、容量C2の一方の電極(スイッチSW1側)に、オペアンプAMPの非反転入力端子に印加される基準電圧の電圧Vrefより低い電圧(GND)を印加することで、A区間と逆方向の電流が積分容量C1に流れるようにしている。これによって、積分容量C1に蓄積された電荷が、容量C2に放出(放電)される。
コンパレータ50は、出力電圧Vaと電圧Vref/2とを比較して、出力電圧Vaが電圧Vref/2を超えたとき、積分回路30に基準電荷量が蓄積されたと判定して、その判定結果をデジタル制御部60に出力する。デジタル制御部60は、コンパレータ50の判定結果に基づいて、スイッチSW1、SW2をONにする制御信号S1、S2と、スイッチSW3、SW4をOFFにする制御信号S3、S4とを出力する。言い換えると、基準電荷量が蓄積される方向とは逆方向の電流が積分回路30に流れるように、容量回路41は積分回路30に電圧を印加する。つまり、容量C2の一方の電極(スイッチSW1側)に、オペアンプAMPの非反転入力端子に印加される基準電圧の電圧Vrefより低い電圧(GND)を印加することで、A区間と逆方向の電流が積分容量C1に流れるようにしている。これによって、積分容量C1に蓄積された電荷が、容量C2に放出(放電)される。
ここで、容量C2が積分容量C1の半分の容量値(C2=C1/2)であるとし、容量C2の両端の電位差は電圧Vref(スイッチSW1側のGNDと、スイッチSW2側の積分回路30のイマジナリショートに基づく電圧Vrefとの電位差)とすると、容量C2に放電される電荷量はC1×Vref/2となり、積分容量C1に蓄積された電荷量と等しくなる。デジタル制御部60は、前述の制御信号S1〜S4を出力した後、内部クロックに基づいて予め設定された時間が経過したと判定すると、再び、積分容量C1の充電期間(A区間)に移行する。図4では、デジタル制御部60は、容量C2による放電期間(B区間)に移行した後、内部クロックの2クロックに基づいて、積分容量C1の充電期間(A区間)に移行している。尚、B区間からA区間への切り替えは、所望の放電が実行された後に切り替えられていればよく、図4と異なるタイミングであってもよい。また、B区間では、積分回路30は、容量C2に基づいて放電を行うと同時に、フォトダイオード10の入力電流に基づいた充電も継続して行っている。B区間の回数や時間は、計測結果に影響しない。
このようにして、A/D変換器20は所定期間の間、積分容量C1の充電と、容量C2による放電とを繰り返す。
次のC区間とD区間とが交互に切り替わる計測期間は、容量回路42に基づいて計測を行う「細かい計測期間」である。細かい計測期間は、所定期間の経過後、積分回路30に残存する電荷量を、基準電荷量よりも小さい小電荷量に基づいて計測を実行する。
C区間:積分容量C1の充電期間
デジタル制御部60は、所定期間が経過すると、スイッチSW5をOFFにする制御信号S5を出力する。これによって、フォトダイオード10の入力電流は、A/D変換器20に流れなくなる。また、デジタル制御部60は、スイッチSW6、SW7をONにする制御信号S6、S7と、スイッチSW8、SW9をOFFにする制御信号S8、S9とを出力する。言い換えると、容量C3に溜まる電荷量に相当する小電荷量が、積分回路30に蓄積されるように、容量回路42は積分回路30に電圧を印加する。つまり、容量C3の一方の電極(スイッチSW6側)に、オペアンプAMPの非反転入力端子に印加される基準電圧の電圧Vrefより高い電圧3Vref/2を印加することで、A区間と同じ方向の電流が積分容量C1に流れるようにしている。その結果、出力電圧Vaの変化方向は、フォトダイオード10の入力電流を充電する時と同方向に変化する。このようにして、積分容量C1に小電荷量が蓄積される。
デジタル制御部60は、所定期間が経過すると、スイッチSW5をOFFにする制御信号S5を出力する。これによって、フォトダイオード10の入力電流は、A/D変換器20に流れなくなる。また、デジタル制御部60は、スイッチSW6、SW7をONにする制御信号S6、S7と、スイッチSW8、SW9をOFFにする制御信号S8、S9とを出力する。言い換えると、容量C3に溜まる電荷量に相当する小電荷量が、積分回路30に蓄積されるように、容量回路42は積分回路30に電圧を印加する。つまり、容量C3の一方の電極(スイッチSW6側)に、オペアンプAMPの非反転入力端子に印加される基準電圧の電圧Vrefより高い電圧3Vref/2を印加することで、A区間と同じ方向の電流が積分容量C1に流れるようにしている。その結果、出力電圧Vaの変化方向は、フォトダイオード10の入力電流を充電する時と同方向に変化する。このようにして、積分容量C1に小電荷量が蓄積される。
ここで、容量C3の両端の電位差が電圧Vref/2(スイッチSW6側の電源E4に基づく電圧3Vref/2と、スイッチSW7側の積分回路30のイマジナリショートに基づく電圧Vrefとの電位差)であるため、B区間の積分容量C1の両端に掛かる電位差(電圧Vref/2)と等しい。従って、積分容量C1のC1と容量C3のC3との容量比を、C1:C3=64:1(2m:1(mは自然数))とした場合、積分容量C1に基準電荷量が蓄積されるまでに、小電荷量を積分回路30に蓄積する蓄積回数の最大値は64回となる。即ち、電圧Vref/2のダイナミックレンジを64分割(6bit)していることを意味する。つまり、容量C3を用いた計測は、積分容量C1に残存する電荷量を直接計測する方法ではないが、予め積分容量C1に最大限溜まった場合の電荷量を例えば64分割することが分かっているため、容易に残存する電荷量の計測が可能である。
尚、本実施の形態では、説明を簡便にするため定数設定を具体的に示したが、積分容量C1と容量C3の容量比を他の値(例えば、C1:C3=32:1)に変更してもよい。更に、容量C3の両端に印加する電圧を5Vref/4として1回に蓄積する電荷量を削減して更なる分解能の向上を図ってもよい。5Vref/4の場合、3Vref/2の2倍に分解能が向上する。
コンパレータ50は、出力電圧Vaと電圧Vref/2とを比較して、出力電圧Vaが電圧Vref/2を超えたとき、積分回路30に基準電荷量が蓄積されたと判定して、その判定結果をデジタル制御部60に出力する。
D区間:積分容量C1の充電準備期間
デジタル制御部60は、内部クロックに基づいて、スイッチSW6、SW7をOFFにする制御信号S6、S7と、スイッチSW8、SW9をONにする制御信号S8、S9とを出力する。これによって、C区間で溜まった容量C3の電荷をリセットする。
デジタル制御部60は、内部クロックに基づいて、スイッチSW6、SW7をOFFにする制御信号S6、S7と、スイッチSW8、SW9をONにする制御信号S8、S9とを出力する。これによって、C区間で溜まった容量C3の電荷をリセットする。
A/D変換器20は所定期間の経過後、コンパレータ50が積分回路30に基準電荷量が蓄積されたと判定するまで、容量3を用いた積分容量C1の充電を一定時間毎に繰り返えす。
デジタル制御部60は、コンパレータ50の判定結果と、内部クロックとに基づいて、フォトダイオード10の入力電流に相当するデジタル信号を出力する。詳細には、デジタル制御部60は、コンパレータ50の判定結果を受け取り、所定期間の中で基準電荷量に相当すると判定した回数を算出する。更に、デジタル制御部60は、所定期間の経過後、積分回路30の積分容量C1に基準電荷量が蓄積されるまでに、容量C3に溜まる電荷量に相当する小電荷量が、積分容量C1に蓄積された蓄積回数を算出する。デジタル制御部60は、所定期間の中で基準電荷量に相当すると判定した回数と、所定期間の経過後に、積分回路30に基準電荷量が蓄積されるまでに小電荷量が積分回路30に蓄積された蓄積回数とに基づいて、入力電流に相当するデジタル信号を生成し、外部に出力する。
以上説明したように、本発明の第1の実施の形態の照度センサ1は、所定期間に流れる入力電流に基づいて積分回路30に蓄積される電荷を基準電荷量に基づいて計測する粗い計測と、所定期間の経過後、積分回路30に残存する電荷量を、基準電荷量よりも小さい小電荷量に基づいて計測する細かい計測とを実行することで、入力電流を高い分解能でデジタル値に変換することが可能である。特に、本発明の照度センサ1は、特許文献1よりもコンパレータを1つ削減できるため、回路規模を縮小できる効果と、消費電流を低減できる効果とを奏している。
本発明の第1の実施の形態の照度センサ1を具備する携帯端末装置5を説明する。図5は、本発明の第1の実施の形態による携帯端末装置5の構成を示すブロック図である。携帯端末装置5は、携帯電話や、タブレット型PC(パーソナルコンピュータ)や、携帯ゲーム機などディスプレイを備える携帯端末である。携帯端末装置5は、照度センサ1と、制御装置2と、表示装置3とを具備する。
照度センサ1は、記述した照度センサであって、周囲の明るさに基づいたデジタル信号を出力する。制御装置2は、照度センサ1からのデジタル信号に基づいて、表示装置3のバックライト3bの輝度を最適な明るさに制御する。表示装置3は、液晶パネル3aとバックライト3bとを備える。バックライト3bは、制御装置2に基づいて明るさが制御される。
このような携帯端末装置5は、周囲の明るさに応じて最適な明るさの表示画面をユーザに提供することができる。特に、照度センサ1は小型であり、しかも消費電力を抑えることができるため、携帯端末装置5も小型化及び低消費電力化することができる効果を奏している。
(第2の実施の形態)
本発明の第2の実施の形態を説明する。図6は、本発明の第2の実施の形態による照度センサ1aの構成を示した図である。図6を参照すると、照度センサ1aは、フォトダイオード10aと、A/D変換器20aとを具備する。本発明の第2の実施の形態による照度センサ1aは、フォトダイオード10aに基づいてA/D変換器20aに流れる入力電流の方向が第1の実施の形態と異なるものである。
本発明の第2の実施の形態を説明する。図6は、本発明の第2の実施の形態による照度センサ1aの構成を示した図である。図6を参照すると、照度センサ1aは、フォトダイオード10aと、A/D変換器20aとを具備する。本発明の第2の実施の形態による照度センサ1aは、フォトダイオード10aに基づいてA/D変換器20aに流れる入力電流の方向が第1の実施の形態と異なるものである。
フォトダイオード10aは、第1の実施の形態のフォトダイオード10と同様に、所定期間に照射された光に基づいた入力電流を流す。フォトダイオード10aは、一方の端子がスイッチSW5aを介してオペアンプAMP(詳細は後述する)の反転入力端子に接続し、他方の端子が電源(GND)に接続される。
A/D変換器20aは、第1の実施の形態のA/D変換器20と同様に、所定期間に流れるフォトダイオード10aからの入力電流をデジタル信号に変換する。A/D変換器20aは、積分回路30aと、容量回路40aと、コンパレータ50aと、デジタル制御部60aとを備える。
積分回路30aは、所定期間に流れる入力電流に基づいた電荷を蓄積し、蓄積された電荷量に基づいた出力電圧Vaを出力する。積分回路30aは、電源E1aと、オペアンプAMPと、積分容量C1aと、スイッチSW10aとを備える。
電源E1aはGNDよりも高い電圧VDD−Vref(基準電圧)を発生する。オペアンプAMPは、非反転入力端子が電源E1aに接続し(非反転入力端子には電圧VDD−Vrefが印加され)、反転入力端子がノード71aを介してフォトダイオード10aおよび容量回路40aに接続し、出力端子がコンパレータ50aに接続する。
積分容量C1aは、一方の電極がオペアンプAMPの反転入力端子に接続され、他方の電極がオペアンプAMPの出力端子に接続される。積分容量C1aは、C1a(F:ファラッド)の容量を持つとする。積分容量C1aは、両電極に印加される電位差とC1aとに基づいた電荷量を蓄積する。本実施の形態では、積分容量C1aの一方の電極に電圧VDD−Vrefが印加され、他方の電極に電源E6aで設定された電圧VDD−Vref/2が印加されるときに、積分容量C1aに基準電荷量が蓄積されるとする。
スイッチSW10aは、第1の実施の形態のスイッチSW10と同様で、デジタル制御部60aの制御信号S10aに基づいてON/OFFが制御される。
容量回路40aは、第1の実施の形態の容量回路40と同様に、所定期間において、積分回路30aに基準電荷量が蓄積される毎に、基準電荷量が蓄積される方向とは逆方向の電流が積分回路30aに流れるように、積分回路30aに電圧を印加する。更に、容量回路40aは、所定期間の経過後、積分回路30aに基準電荷量が蓄積されるまで、基準電荷量よりも小さい小電荷量が一定時間毎に蓄積されるように、積分回路30aに電圧を印加する。容量回路40aは、積分容量C1aの放電を行なう容量回路41aと、積分容量C1に充電を行なう容量回路42aとを備える。
容量回路41aは、電源E2aと、電源E3aと、スイッチSW1aと、スイッチSW2aと、スイッチSW3aと、スイッチSW4aと、容量C2aとを備える。
電源E2aは電圧VDD−Vrefよりも高い電圧を発生する。ここでは一例としてVDDとする。電源E3aは所定の電圧を発生する。ここでは一例として、電源E1aと同様に電圧VDD−Vrefとする。スイッチSW1a〜スイッチSW4aは、第1の実施の形態のスイッチSW1〜SW4と同様であるため説明を省略する。
容量C2aは、積分容量C1aに蓄積された電荷を放出(放電)するための容量である。容量C2aは、C2a(F:ファラッド)の容量を持つとする。容量C2aは、電源E1aと電源E2aとの電位差と、C2aに基づいた電荷量を蓄積する。尚、積分容量C1aのC1aと容量C2aのC2aとの容量比は任意の値でよい。
容量回路42aは、電源E4aと、電源E5aと、スイッチSW6aと、スイッチSW7aと、スイッチSW8aと、スイッチSW9aと、容量C3aとを備える。
電源E4aは電圧VDD−Vrefよりも低い電圧を発生する。ここでは一例として電圧VDD−3Vref/2とする。電源E5aは所定の電圧を発生する。ここでは一例として、電源E1a及び電源E3aと同様に電圧VDD−Vrefとする。スイッチSW6a〜スイッチSW9は、第1の実施の形態のスイッチSW6〜SW9と同様であるため説明を省略する。
容量C3aは、積分容量C1aに蓄積(充電)される小電荷量に相当する電荷を溜める容量である。容量C3aは、C3a(F:ファラッド)の容量を持つとする。容量C3aは、電源E1aと電源E4aとの電位差と、C3aに基づいた電荷量を蓄積する。第1の実施の形態の容量C3と同様に、A/D変換器20aがデジタル信号への変換をする(2Nの分解能を持つ)上での条件は、容量C2aのC2aと容量C3aのC3aとの容量比がC2a:C3a=2N:1(Nは自然数)となることである。特に、容量C2aに蓄積される電荷量と、容量C3aに蓄積される電荷量との比が2N:1となる。尚、積分容量C1aのC1aと容量C3aのC3aとの容量比は任意の値でよい。但し、容量C3aに蓄積される電荷量は、積分容量C1aに蓄積される電荷量よりも小さく、前述の小電荷量に相当する。
コンパレータ50aは、積分回路30aの出力電圧Vaが基準電荷量に相当するか否かを判定し、判定結果をデジタル制御部60aに出力する。コンパレータ50aの反転入力端子には出力電圧Vaが印加され、非反転入力端子には電源E1aの電圧VDD−Vrefよりも高い電圧が印加される。ここでは一例として、VDDと電圧VDD−Vrefとの中間の電圧VDD−Vref/2が印加される。コンパレータ50aは、出力電圧Vaと電圧VDD−Vref/2とを比較して、出力電圧Vaが電圧VDD−Vref/2を超えたとき積分回路30aに基準電荷量が蓄積されたと判定して、その判定結果をデジタル制御部60aに出力する。
デジタル制御部60aは、第1の実施の形態のデジタル制御部60と同様に、コンパレータ50aの判定結果と、内部クロック(図示略)とを受け取り、スイッチSW1a〜S10aを制御するための制御信号S1a〜S10aを出力する。また、デジタル制御部60aは、コンパレータ50aの判定結果と、内部クロックとに基づいて、フォトダイオード10aの入力電流に相当するデジタル信号を出力する。
図7は、本発明の第2の実施の形態によるA/D変換器20aの処理動作を示したタイミングチャートである。図7の上段は、時間経過に対するオペアンプAMPの出力電圧Vaを表している。図7の中段は、デジタル制御部60aの内部クロックと、制御信号S1a〜S10aとを表している。図7の下段は、A/D変換器20aの動作モードとしてA区間〜E区間を表している。以下、図7を参照しながら、本発明の第2の実施の形態による処理動作を説明する。
E区間:停止期間
照度センサ1aは、計測を実行していない待機状態である。この状態は、図4のE区間と同様である。
照度センサ1aは、計測を実行していない待機状態である。この状態は、図4のE区間と同様である。
次のA区間とB区間とが交互に切り替わる容量C2aによる計測期間は、容量回路41aに基づいて計測を行う「粗い計測期間」である。粗い計測期間では、照度センサ1aは所定期間の中で入力電流に基づいて積分回路30aに蓄積される電荷を、基準電荷量に基づいて計測を実行する。
A区間:積分容量C1aの充電期間
デジタル制御部60aは、制御装置2から計測を開始する命令を受け取ると、内部クロックのタイミングに基づいて、スイッチSW5aをONにする制御信号S5aと、スイッチSW10aをOFFにする制御信号S10aとを出力する。これによって、フォトダイオード10aは、所定期間に照射された光に基づいた入力電流をA/D変換器20aに流す。そして、積分回路30aは、フォトダイオード10aの入力電流に基づいた電荷を積分容量C1aに蓄積し、蓄積された電荷量に基づいた出力電圧Vaを出力する。ここでは、出力電圧Vaは、積分容量C1aに電荷が蓄積されるにつれて電圧VDD−Vrefから徐々に上がっていく。コンパレータ50aは、積分回路30aの出力電圧Vaが基準電荷量に相当するか否かを判定し、判定結果をデジタル制御部60aに出力する。
デジタル制御部60aは、制御装置2から計測を開始する命令を受け取ると、内部クロックのタイミングに基づいて、スイッチSW5aをONにする制御信号S5aと、スイッチSW10aをOFFにする制御信号S10aとを出力する。これによって、フォトダイオード10aは、所定期間に照射された光に基づいた入力電流をA/D変換器20aに流す。そして、積分回路30aは、フォトダイオード10aの入力電流に基づいた電荷を積分容量C1aに蓄積し、蓄積された電荷量に基づいた出力電圧Vaを出力する。ここでは、出力電圧Vaは、積分容量C1aに電荷が蓄積されるにつれて電圧VDD−Vrefから徐々に上がっていく。コンパレータ50aは、積分回路30aの出力電圧Vaが基準電荷量に相当するか否かを判定し、判定結果をデジタル制御部60aに出力する。
B区間:容量C2aによる放電期間
コンパレータ50aは、出力電圧Vaと電圧VDD−Vref/2とを比較して、出力電圧Vaが電圧VDD−Vref/2を超えたとき、積分回路30aに基準電荷量が蓄積されたと判定して、その判定結果をデジタル制御部60aに出力する。デジタル制御部60aは、コンパレータ50aの判定結果に基づいて、スイッチSW1a、SW2aをONにする制御信号S1a、S2aと、スイッチSW3a、SW4aをOFFにする制御信号S3a、S4aとを出力する。言い換えると、基準電荷量が蓄積される方向とは逆方向の電流が積分回路30aに流れるように、容量回路41aは積分回路30aに電圧を印加する。つまり、容量C2aの一方の電極(スイッチSW1a側)に、オペアンプAMPの非反転入力端子に印加される基準電圧の電圧VDD−Vrefより高い電圧(VDD)を印加することで、A区間と逆方向の電流が積分容量C1aに流れるようにしている。これによって、積分容量C1aに蓄積された電荷が、容量C2aに放出(放電)される。
コンパレータ50aは、出力電圧Vaと電圧VDD−Vref/2とを比較して、出力電圧Vaが電圧VDD−Vref/2を超えたとき、積分回路30aに基準電荷量が蓄積されたと判定して、その判定結果をデジタル制御部60aに出力する。デジタル制御部60aは、コンパレータ50aの判定結果に基づいて、スイッチSW1a、SW2aをONにする制御信号S1a、S2aと、スイッチSW3a、SW4aをOFFにする制御信号S3a、S4aとを出力する。言い換えると、基準電荷量が蓄積される方向とは逆方向の電流が積分回路30aに流れるように、容量回路41aは積分回路30aに電圧を印加する。つまり、容量C2aの一方の電極(スイッチSW1a側)に、オペアンプAMPの非反転入力端子に印加される基準電圧の電圧VDD−Vrefより高い電圧(VDD)を印加することで、A区間と逆方向の電流が積分容量C1aに流れるようにしている。これによって、積分容量C1aに蓄積された電荷が、容量C2aに放出(放電)される。
A/D変換器20aは所定期間の間、積分容量C1aの充電と、容量C2aによる放電とを繰り返す。
次のC区間とD区間とが交互に切り替わる計測期間は、容量回路42aに基づいて計測を行う「細かい計測期間」である。細かい計測期間は、所定期間の経過後、積分回路30aに残存する電荷量を、基準電荷量よりも小さい小電荷量に基づいて計測を実行する。
C区間:積分容量C1aの充電期間
デジタル制御部60aは、所定期間が経過すると、スイッチSW5aをOFFにする制御信号S5aを出力する。これによって、フォトダイオード10aの入力電流は、A/D変換器20aに流れなくなる。また、デジタル制御部60aは、スイッチSW6a、SW7aをONにする制御信号S6a、S7aと、スイッチSW8a、SW9aをOFFにする制御信号S8a、S9aとを出力する。言い換えると、容量C3aに溜まる電荷量に相当する小電荷量が、積分回路30aに蓄積されるように、容量回路42aは積分回路30aに電圧を印加する。つまり、容量C3aの一方の電極(スイッチSW6a側)に、オペアンプAMPの非反転入力端子に印加される基準電圧の電圧VDD−Vrefより低い電圧VDD−3Vref/2を印加することで、A区間と同じ方向の電流が積分容量C1aに流れるようにしている。その結果、出力電圧Vaの変化方向は、フォトダイオード10aの入力電流を充電する時と同方向に変化する。このようにして、積分容量C1aに小電荷量が蓄積される。
デジタル制御部60aは、所定期間が経過すると、スイッチSW5aをOFFにする制御信号S5aを出力する。これによって、フォトダイオード10aの入力電流は、A/D変換器20aに流れなくなる。また、デジタル制御部60aは、スイッチSW6a、SW7aをONにする制御信号S6a、S7aと、スイッチSW8a、SW9aをOFFにする制御信号S8a、S9aとを出力する。言い換えると、容量C3aに溜まる電荷量に相当する小電荷量が、積分回路30aに蓄積されるように、容量回路42aは積分回路30aに電圧を印加する。つまり、容量C3aの一方の電極(スイッチSW6a側)に、オペアンプAMPの非反転入力端子に印加される基準電圧の電圧VDD−Vrefより低い電圧VDD−3Vref/2を印加することで、A区間と同じ方向の電流が積分容量C1aに流れるようにしている。その結果、出力電圧Vaの変化方向は、フォトダイオード10aの入力電流を充電する時と同方向に変化する。このようにして、積分容量C1aに小電荷量が蓄積される。
コンパレータ50aは、出力電圧Vaと電圧VDD−Vref/2とを比較して、出力電圧Vaが電圧VDD−Vref/2を超えたとき、積分回路30aに基準電荷量が蓄積されたと判定して、その判定結果をデジタル制御部60aに出力する。
D区間:積分容量C1aの充電準備期間
デジタル制御部60aは、内部クロックに基づいて、スイッチSW6a、SW7aをOFFにする制御信号S6a、S7aと、スイッチSW8a、SW9aをONにする制御信号S8a、S9aとを出力する。これによって、C区間で溜まった容量C3aの電荷をリセットする。
デジタル制御部60aは、内部クロックに基づいて、スイッチSW6a、SW7aをOFFにする制御信号S6a、S7aと、スイッチSW8a、SW9aをONにする制御信号S8a、S9aとを出力する。これによって、C区間で溜まった容量C3aの電荷をリセットする。
A/D変換器20aは所定期間の経過後、コンパレータ50aが積分回路30aに基準電荷量が蓄積されたと判定するまで、容量C3aを用いた積分容量C1aの充電を一定時間毎に繰り返す。
デジタル制御部60aは、コンパレータ50aの判定結果と、内部クロックとに基づいて、フォトダイオード10aの入力電流に相当するデジタル信号を出力する。詳細には、デジタル制御部60aは、コンパレータ50aの判定結果を受け取り、所定期間の中で基準電荷量に相当すると判定した回数を算出する。更に、デジタル制御部60aは、所定期間の経過後、積分回路30aの積分容量C1aに基準電荷量が蓄積されるまでに、容量C3aに溜まる電荷量に相当する小電荷量が、積分容量C1aに蓄積された蓄積回数を算出する。デジタル制御部60aは、所定期間の中で基準電荷量に相当すると判定した回数と、所定期間の経過後に、積分回路30aに基準電荷量が蓄積されるまでに小電荷量が積分回路30aに蓄積された蓄積回数とに基づいて、入力電流に相当するデジタル信号を生成し、外部に出力する。
以上説明したように、本発明の第2の実施の形態の照度センサ1aは、第1の実施の形態の照度センサ1と同様に、粗い計測と、細かい計測とを実行することで、入力電流を高い分解能でデジタル値に変換することが可能である。そして、照度センサ1aは、特許文献1よりもコンパレータを1つ削減できるため、回路規模を縮小できる効果と、消費電流を低減できる効果とを奏している。
本発明によるA/D変換器、A/D変換器を有する照度センサ、及び、照度センサを有する携帯端末装置は、発明に矛盾の無い範囲で種々の変更が可能である。
1、1a :照度センサ
2 :制御装置
3 :表示装置
3a :液晶パネル
3b :バックライト
5 :携帯端末装置
10、10a :フォトダイオード
20、20a :A/D変換器
30、30a :積分回路
40、40a :容量回路
41、41a :容量回路
42、42a :容量回路
50、50a :コンパレータ
60、60a :デジタル制御部
71、71a :ノード
AMP :オペアンプ
C1、C1a :積分容量
C2、C2a :容量
C3、C3a :容量
E1、E1a :電源
E2、E2a :電源
E3、E3a :電源
E4、E4a :電源
E5、E5a :電源
E6、E6a :電源
SW1、SW1a :スイッチ
SW10、SW10a :スイッチ
SW2、SW2a :スイッチ
SW3、SW3a :スイッチ
SW4、SW4a :スイッチ
SW5、SW5a :スイッチ
SW6、SW6a :スイッチ
SW7、SW7a :スイッチ
SW8、SW8a :スイッチ
SW9、SW9a :スイッチ
2 :制御装置
3 :表示装置
3a :液晶パネル
3b :バックライト
5 :携帯端末装置
10、10a :フォトダイオード
20、20a :A/D変換器
30、30a :積分回路
40、40a :容量回路
41、41a :容量回路
42、42a :容量回路
50、50a :コンパレータ
60、60a :デジタル制御部
71、71a :ノード
AMP :オペアンプ
C1、C1a :積分容量
C2、C2a :容量
C3、C3a :容量
E1、E1a :電源
E2、E2a :電源
E3、E3a :電源
E4、E4a :電源
E5、E5a :電源
E6、E6a :電源
SW1、SW1a :スイッチ
SW10、SW10a :スイッチ
SW2、SW2a :スイッチ
SW3、SW3a :スイッチ
SW4、SW4a :スイッチ
SW5、SW5a :スイッチ
SW6、SW6a :スイッチ
SW7、SW7a :スイッチ
SW8、SW8a :スイッチ
SW9、SW9a :スイッチ
Claims (10)
- 所定期間に流れる入力電流に基づいた電荷を蓄積し、蓄積された電荷量に基づいた出力電圧を出力する積分回路と、
前記所定期間において、前記積分回路に第1電荷量が蓄積される毎に、前記第1電荷量が蓄積される方向とは逆方向の電流が前記積分回路に流れるように第1電圧を印加し、前記所定期間の経過後、前記積分回路に前記第1電荷量が蓄積されるまで、前記第1電荷量より小さい第2電荷量が一定時間毎に蓄積されるように第2電圧を印加する容量回路と、
前記出力電圧が前記第1電荷量に相当するか否かを判定するコンパレータと、
前記コンパレータの判定結果を受け取り、前記所定期間の中で前記第1電荷量に相当すると判定した回数と、前記所定期間の経過後、前記第1電荷量が蓄積されるまでに前記第2電荷量が前記積分回路に蓄積された蓄積回数とに基づいて、前記入力電流に相当するデジタル信号を生成するデジタル制御部と
を具備する
アナログ/デジタル変換器。 - 請求項1に記載のアナログ/デジタル変換器であって、
前記積分回路は、
非反転入力端子に基準電圧が印加される演算増幅器と、
前記演算増幅器の反転入力端子と出力端子との間に接続され、前記第1電荷量を蓄積する積分容量と
を備え、
前記容量回路は、
第1容量回路と、第2容量回路とを備え、
前記第1容量回路は、
一方の端子が前記反転入力端子と接続する第1スイッチと、
一方の電極が前記第1電圧を発生する第1電源に接続され、他方の電極が前記第1スイッチの他方の端子に接続される第1容量と
を含み、
前記第2容量回路は、
一方の端子が前記反転入力端子と接続する第2スイッチと、
一方の電極が前記第2電圧を発生する第2電源に接続され、他方の電極が前記第2スイッチの他方の端子に接続される第2容量と
を含み、
前記第1電圧は、前記基準電圧よりも低く、
前記第2電圧は、前記基準電圧よりも高い
アナログ/デジタル変換器。 - 請求項2に記載のアナログ/デジタル変換器であって、
前記第1容量と前記第2容量との容量比は、2N:1(Nは自然数)である
アナログ/デジタル変換器。 - 請求項2又は3に記載のアナログ/デジタル変換器であって、
前記基準電圧をVとしたとき、
前記第1電荷量を蓄積したときの前記積分容量の前記出力端子側に印加される電圧はV/2であり、
前記第2電圧は3V/2であり、
前記積分容量と前記第2容量との容量比は、2m:1(mは自然数)である
アナログ/デジタル変換器。 - 請求項1に記載のアナログ/デジタル変換器であって、
前記積分回路は、
非反転入力端子に基準電圧が印加される演算増幅器と、
前記演算増幅器の反転入力端子と出力端子との間に接続され、前記第1電荷量を蓄積する積分容量と
を備え、
前記容量回路は、
第1容量回路と、第2容量回路とを備え、
前記第1容量回路は、
一方の端子が前記反転入力端子と接続する第1スイッチと、
一方の電極が前記第1電圧を発生する第1電源に接続され、他方の電極が前記第1スイッチの他方の端子に接続される第1容量と
を含み、
前記第2容量回路は、
一方の端子が前記反転入力端子と接続する第2スイッチと、
一方の電極が前記第2電圧を発生する第2電源に接続され、他方の電極が前記第2スイッチの他方の端子に接続される第2容量と
を含み、
前記第1電圧は、前記基準電圧よりも高く、
前記第2電圧は、前記基準電圧よりも低い
アナログ/デジタル変換器。 - 請求項5に記載のアナログ/デジタル変換器であって、
前記第1容量と前記第2容量との容量比は、2N:1(Nは自然数)である
アナログ/デジタル変換器。 - 請求項5又は6に記載のアナログ/デジタル変換器であって、
前記基準電圧をVDD−Vとしたとき、
前記第1電荷量を蓄積したときの前記積分容量の前記出力端子側に印加される電圧はVDD−V/2であり、
前記第2電圧はVDD−3V/2であり、
前記積分容量と前記第2容量との容量比は、2m:1(mは自然数)である
アナログ/デジタル変換器。 - 請求項2乃至7の何れか一項に記載のアナログ/デジタル変換器と、
一方の端子が第3スイッチを介して前記反転入力端子に接続し、他方の端子が第3電圧の第3電源に接続され、照射された光に基づいて前記積分回路に流れる前記入力電流を発生するフォトダイオードと
を具備する
照度センサ。 - 請求項8に記載の照度センサと、
バックライトを有する表示装置と、
前記デジタル信号に基づいて、前記バックライトの輝度を制御する制御装置と
を具備する
携帯端末装置。 - 所定期間に流れる入力電流に基づいて積分回路に蓄積される電荷を、第1電荷量に基づいて計測するステップと、
前記所定期間の経過後、前記積分回路に残存する電荷量を、前記第1電荷量よりも小さい第2電荷量に基づいて計測するステップと、
前記入力電流に相当するデジタル信号を生成するステップと
を具備し、
前記第1電荷量に基づいて計測するステップは、
前記積分回路に前記第1電荷量が蓄積されたことを判定するステップと、
前記第1電荷量が蓄積される毎に、前記第1電荷量が蓄積される方向とは逆方向の電流が前記積分回路に流れるように第1電圧を印加するステップと、
前記所定期間の中で前記第1電荷量が蓄積された回数を計測するステップと
を備え、
前記第2電荷量に基づいて計測するステップは、
前記第2電荷量が一定時間毎に前記積分回路に蓄積されるように第2電圧を印加するステップと、
前記積分回路に前記第1電荷量が蓄積されたことを判定するステップと、
前記積分回路に前記第1電荷量が蓄積されたとき、前記第1電荷量が蓄積されるまでに前記第2電荷量が前記積分回路に蓄積された蓄積回数を計測するステップと
を備え、
前記デジタル信号を生成するステップは、
前記第1電荷量が蓄積された回数と、前記第2電荷量の蓄積回数とに基づいて、前記入力電流に相当する前記デジタル信号を生成するステップと
を備える
アナログ/デジタル変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012125571A JP2013251777A (ja) | 2012-06-01 | 2012-06-01 | アナログ/デジタル変換器、アナログ/デジタル変換方法、照度センサ、及び携帯端末装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012125571A JP2013251777A (ja) | 2012-06-01 | 2012-06-01 | アナログ/デジタル変換器、アナログ/デジタル変換方法、照度センサ、及び携帯端末装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013251777A true JP2013251777A (ja) | 2013-12-12 |
Family
ID=49850036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012125571A Pending JP2013251777A (ja) | 2012-06-01 | 2012-06-01 | アナログ/デジタル変換器、アナログ/デジタル変換方法、照度センサ、及び携帯端末装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013251777A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017076948A (ja) * | 2015-10-16 | 2017-04-20 | アルプス電気株式会社 | アナログ−デジタル変換器 |
CN109510601A (zh) * | 2017-09-14 | 2019-03-22 | 深圳指芯智能科技有限公司 | 开关电容减法电路和传感器设备 |
WO2023153112A1 (ja) * | 2022-02-08 | 2023-08-17 | ローム株式会社 | 検出回路、光学センサ |
-
2012
- 2012-06-01 JP JP2012125571A patent/JP2013251777A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017076948A (ja) * | 2015-10-16 | 2017-04-20 | アルプス電気株式会社 | アナログ−デジタル変換器 |
CN109510601A (zh) * | 2017-09-14 | 2019-03-22 | 深圳指芯智能科技有限公司 | 开关电容减法电路和传感器设备 |
WO2023153112A1 (ja) * | 2022-02-08 | 2023-08-17 | ローム株式会社 | 検出回路、光学センサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4929060B2 (ja) | アナログ/ディジタル変換器、照度センサ、照明装置、電子機器 | |
TWI402492B (zh) | 電流式雙斜率溫度數位轉換裝置 | |
JP2006145285A (ja) | 電池残量検出装置 | |
JP6004685B2 (ja) | 固体撮像装置及びその駆動方法 | |
US10594303B2 (en) | Temperature sensor circuit and semiconductor device including the same | |
US20100259285A1 (en) | Providing feedback in an electronic circuit | |
US8030976B2 (en) | Triangle wave generating circuit | |
JP4678056B2 (ja) | 電子時計 | |
JP2006203369A (ja) | 電圧−周波数変換装置、電圧−周波数変換装置の基準電圧発生方法 | |
CN102832915B (zh) | 可编程上电复位系统 | |
US20130181111A1 (en) | Light measuring circuit and method | |
JP2013251777A (ja) | アナログ/デジタル変換器、アナログ/デジタル変換方法、照度センサ、及び携帯端末装置 | |
JP5535766B2 (ja) | タイマー回路 | |
JP2011015231A5 (ja) | ||
CN114336813A (zh) | 充电控制电路、充电芯片及充电设备 | |
KR101258877B1 (ko) | 클럭 검출기 및 이를 이용한 바이어스 전류 조절 회로 | |
JP5368194B2 (ja) | 電圧制御遅延発生器およびアナログ・ディジタル変換器 | |
US6816104B1 (en) | Analog-to-digital converter utilizing a timer for increased resolution | |
JP2012039273A (ja) | 二重積分型ad変換器および積分型ad変換器 | |
CN105811987B (zh) | 单积分型模数转换器及其转换方法 | |
JP2010268387A (ja) | 基準電圧発生回路およびa/d変換器ならびにd/a変換器 | |
JP2004239748A (ja) | 残電池容量検出方法および携帯端末装置 | |
JP2008157837A (ja) | 電池残量検出装置および携帯端末装置 | |
JP2007324819A (ja) | 遅延時間発生回路 | |
JP2009222431A (ja) | クーロンカウンタ、そのダイナミックレンジ可変方法 |