JP2013251636A - ラインドライバの保護回路及びモータシステム - Google Patents
ラインドライバの保護回路及びモータシステム Download PDFInfo
- Publication number
- JP2013251636A JP2013251636A JP2012123547A JP2012123547A JP2013251636A JP 2013251636 A JP2013251636 A JP 2013251636A JP 2012123547 A JP2012123547 A JP 2012123547A JP 2012123547 A JP2012123547 A JP 2012123547A JP 2013251636 A JP2013251636 A JP 2013251636A
- Authority
- JP
- Japan
- Prior art keywords
- line driver
- zener diode
- output signal
- protection circuit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【解決手段】ラインドライバ1の出力信号線3a〜3cとグランドとの間に、外部出力端子4a〜4cから印加されるサージ電圧からラインドライバ1を保護するための保護回路20を挿入する。保護回路20は、出力信号線3a〜3cにアノード端子が接続され、グランドにカソード端子が接続されたツェナーダイオード21a〜21cにより構成する。
【選択図】 図1
Description
そこで、従来、サージ電圧に対する耐性を強化するために、集積回路にはサージ電圧から内部回路を保護する静電破壊保護回路が設けられている。
また、電源ラインとグランド間のサージ電圧から集積回路装置の内部回路を保護するものとしては、例えば特許文献2に記載の技術がある。この技術は、電源ラインとグランド間にツェナーダイオードを設けるようにしたものである。
また、上記特許文献2に記載の技術にあっては、電源ラインに印加されるサージ電圧の対策しか講じていない。サージ電圧は、信号ライン、特に外部に開放された出力端子からも印加される可能性があり、このような場合には、内部回路を適切に保護することができない。
そこで、本発明は、ラインドライバの外部出力端子から印加されるサージ電圧からラインドライバを保護することができるラインドライバの保護回路、及びそれを備えるモータシステムを提供することを課題としている。
これにより、外部出力端子からサージ電圧が印加された場合には、ツェナーダイオードに電流を流し、ラインドライバが破壊されるのを防ぐことができる。
これにより、外部出力端子からサージ電圧が印加された場合には、ツェナーダイオードを介して電流をグランドに流すことができるので、ラインドライバが破壊されるのを適切に防ぐことができる。
これにより、外部出力端子からサージ電圧が印加された場合に、ツェナーダイオードを介して電流を適切にグランドに流すことができる。
これにより、サージ電圧による破壊からラインドライバを適切に保護することができる。
また、上記において、前記1対の出力信号線が複数存在する場合、すべての前記出力信号線にそれぞれ前記ツェナーダイオードを接続することを特徴としている。
これにより、複数の外部出力端子のうち何れからサージ電圧が印加された場合であっても、適切にラインドライバを保護することができる。
これにより、ツェナーダイオードとラインドライバとの間に、ラインドライバの静電破壊を引き起こす可能性のあるノイズが印加されるのを抑制することができる。
また、上記において、前記ツェナーダイオードは、チップ部品により構成されていることを特徴としている。
これにより、ツェナーダイオードを確実にラインドライバの近傍に配置することができる。
これにより、ラインドライバの出力電圧を確保しつつ、ラインドライバに静電破壊電圧以上の電圧が印加されるのを防止することができる。
さらに、本発明に係るモータシステムは、上記の何れかのラインドライバの保護回路を備えることを特徴としている。
これにより、外部出力端子から印加されるサージ電圧によってラインドライバが破壊されることに起因するシステム異常を回避することができる。
図1は、本実施形態に係るラインドライバの保護回路の回路図である。
図中、符号1はラインドライバである。ここでは、ラインドライバ1をダイレクトドライブモータのドライブユニットに適用した場合(モータシステム)について示している。
ラインドライバ1は、入力信号として、例えばエンコーダから出力される3相のインクリメンタル信号(A,B,Z)を、入力信号線2a,2b,2cを介してそれぞれ入力する。そして、ラインドライバ1は、出力信号として、位相の異なるインクリメンタル信号(A,Aバー、B,Bバー、Z,Zバー)を、1対の出力信号線3a,3b,3cを介して外部に開放された外部出力端子4a,4b,4cから出力する。
入力ノイズ除去回路10は、抵抗とコンデンサとからなるローパスフィルタによって構成されている。このローパスフィルタは、ノイズ除去対象である入力信号が入力される入力信号線に直列接続された抵抗(11a〜11c)と、当該入力信号線に並列接続されたコンデンサ(12a〜12c)とを有する。なお、入力ノイズ除去回路10としては、上述した入力ノイズを除去できればよく、他の回路構成を適用することもできる。
ここで、ツェナーダイオード21a〜21cは、それぞれ出力信号線3a〜3cに接続されている側(外部出力端子4a〜4c側)にアノード端子、出力信号線3a〜3cに接続されていない側にカソード端子が接続されている。当該カソード端子は、グランドに接続されている。
さらに、ツェナーダイオード21a〜21cとグランドとの間のパターン長さは、ツェナーダイオード21a〜21cと出力信号線3a〜3cとの間のパターン長さの1/2以下とする。
そして、ツェナーダイオード21a〜21cの降伏電圧は、ラインドライバ1の出力電圧以上かつ静電破壊電圧未満に設定する。
以上の構成により、外部出力端子4a〜4cからサージ電圧が印加されると、ツェナーダイオード21a〜21cに電流が流れ、当該サージ電圧による破壊からラインドライバ1を保護することができる。
しかしながら、このようなMOSトランジスタ型保護回路では、MOSトランジスタのゲートに過電圧が印加されないようにするために、ツェナーダイオードを使用してMOSトランジスタのゲートに印加される電圧を制限するなどの保護が必要となり、部品点数が多くなってしまう。
また、外部に開放された出力端子に接続された出力信号線にラインドライバの保護回路を挿入するので、コネクタ抜差し時の人体の接触や外部からの放射など、サージ電圧が発生しやすい状況下に置かれた回路において、適切にラインドライバを保護することができる。
さらに、保護対象である内部回路と出力する信号の電圧が固定であるため、ツェナーダイオードのクランプ電圧を内部回路の耐圧に応じて変更するなどの工夫を必要としない。したがって、一般的なツェナーダイオードを使用することができ、回路設計が容易である。
さらにまた、ツェナーダイオードとラインドライバとをなるべく短い配線で接続するので、ツェナーダイオードとラインドライバとの間の信号ラインに外部から放射ノイズ等が伝播しラインドライバが破壊されるのを抑制することができる。
なお、上記実施形態においては、ダイレクトドライブモータのドライブユニットに適用する場合について説明したが、ラインドライバの出力信号線が外部に開放された端子に接続されている回路であれば、本発明を適用可能である。
Claims (10)
- 外部に開放された1対の外部出力端子に接続されたラインドライバの1対の出力信号線に、それぞれ並列に接続されたツェナーダイオードを備えることを特徴とするラインドライバの保護回路。
- 前記ツェナーダイオードの前記出力信号線に接続された端子とは反対側の端子が、グランドに接続されていることを特徴とする請求項1に記載のラインドライバの保護回路。
- 前記ツェナーダイオードの前記出力信号線側の端子がアノード端子、前記ツェナーダイオードの前記グランド側の端子がカソード端子であることを特徴とする請求項2に記載のラインドライバの保護回路。
- 前記ツェナーダイオードと前記出力信号線との間のパターン幅と、前記ツェナーダイオードとグランドとの間のパターン幅とが、前記出力信号線のパターン幅の2倍以上となっていることを特徴とする請求項2又は3に記載のラインドライバの保護回路。
- 前記ツェナーダイオードとグランドとの間のパターン長さが、前記ツェナーダイオードと前記出力信号線との間のパターン長さの1/2以下となっていることを特徴とする請求項2〜4の何れか1項に記載のラインドライバの保護回路。
- 前記1対の出力信号線が複数存在する場合、すべての前記出力信号線にそれぞれ前記ツェナーダイオードを接続することを特徴とする請求項1〜5の何れか1項に記載のラインドライバの保護回路。
- 前記ツェナーダイオードは、前記ラインドライバに近接配置されていることを特徴とする請求項1〜6の何れか1項に記載のラインドライバの保護回路。
- 前記ツェナーダイオードは、チップ部品により構成されていることを特徴とする請求項7に記載のラインドライバの保護回路。
- 前記ツェナーダイオードの降伏電圧は、前記ラインドライバの出力電圧以上かつ静電破壊電圧未満であることを特徴とする請求項1〜8の何れか1項に記載のラインドライバの保護回路。
- 前記請求項1〜9の何れか1項に記載のラインドライバの保護回路を備えるモータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012123547A JP5966626B2 (ja) | 2012-05-30 | 2012-05-30 | ラインドライバの保護回路及びモータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012123547A JP5966626B2 (ja) | 2012-05-30 | 2012-05-30 | ラインドライバの保護回路及びモータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013251636A true JP2013251636A (ja) | 2013-12-12 |
JP5966626B2 JP5966626B2 (ja) | 2016-08-10 |
Family
ID=49849946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012123547A Expired - Fee Related JP5966626B2 (ja) | 2012-05-30 | 2012-05-30 | ラインドライバの保護回路及びモータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5966626B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52123182A (en) * | 1976-04-09 | 1977-10-17 | Fujitsu Ltd | Input and output end protection system |
JPH0291357U (ja) * | 1988-12-29 | 1990-07-19 | ||
JPH09191242A (ja) * | 1996-01-10 | 1997-07-22 | Toshiba Corp | 半導体装置 |
JP2006340266A (ja) * | 2005-06-06 | 2006-12-14 | Sony Corp | 差動信号伝送回路および差動信号伝送装置 |
-
2012
- 2012-05-30 JP JP2012123547A patent/JP5966626B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52123182A (en) * | 1976-04-09 | 1977-10-17 | Fujitsu Ltd | Input and output end protection system |
JPH0291357U (ja) * | 1988-12-29 | 1990-07-19 | ||
JPH09191242A (ja) * | 1996-01-10 | 1997-07-22 | Toshiba Corp | 半導体装置 |
JP2006340266A (ja) * | 2005-06-06 | 2006-12-14 | Sony Corp | 差動信号伝送回路および差動信号伝送装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5966626B2 (ja) | 2016-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006261679A (ja) | 低電圧用esd保護回路 | |
JP2011519488A (ja) | マルチ電圧静電気放電保護 | |
US9153958B2 (en) | Bias-insensitive trigger circuit for bigFET ESD supply protection | |
JP2010004021A5 (ja) | ||
US10354991B2 (en) | Integrated circuit with protection from transient electrical stress events and method therefor | |
US9545041B2 (en) | I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device | |
CN103972874A (zh) | 静电放电电路 | |
CN107251352B (zh) | 用于过压和/或过流保护的保护电路 | |
CN105575960B (zh) | 用于芯片上静电放电保护方案的方法及电路 | |
JP2013030573A (ja) | 半導体装置 | |
WO2017090352A1 (ja) | 波及故障防止回路を備えた電子装置 | |
JP5966626B2 (ja) | ラインドライバの保護回路及びモータシステム | |
US7492561B2 (en) | Protective circuit | |
KR20110077385A (ko) | 자동차 전장품의 전원 안정화 회로 | |
TWI543504B (zh) | 靜電放電防護電路 | |
EP3065295A1 (en) | Overcurrent protection circuit | |
US11444454B2 (en) | Rectifier-based surge protection circuit | |
JP2013031273A (ja) | 過電圧保護回路 | |
JP2014087254A (ja) | 回路入力保護デバイスおよび回路入力保護デバイスを組立てる方法 | |
KR101996614B1 (ko) | 역기전력 보호 회로 | |
KR101984974B1 (ko) | 역기전력 보호 회로 | |
US8427799B2 (en) | ESD clamp for multi-bonded pins | |
JP2010239758A (ja) | 雷サージ保護回路 | |
JP6971878B2 (ja) | 発光素子の点灯制御回路 | |
JP6379294B2 (ja) | 電気回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5966626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |