JP2013250399A - フォトマスク、半導体装置および半導体装置の製造方法 - Google Patents

フォトマスク、半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2013250399A
JP2013250399A JP2012124495A JP2012124495A JP2013250399A JP 2013250399 A JP2013250399 A JP 2013250399A JP 2012124495 A JP2012124495 A JP 2012124495A JP 2012124495 A JP2012124495 A JP 2012124495A JP 2013250399 A JP2013250399 A JP 2013250399A
Authority
JP
Japan
Prior art keywords
opening pattern
opening
pattern
photomask
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012124495A
Other languages
English (en)
Inventor
Tadao Yasusato
直生 安里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2012124495A priority Critical patent/JP2013250399A/ja
Priority to US13/899,826 priority patent/US8994151B2/en
Publication of JP2013250399A publication Critical patent/JP2013250399A/ja
Priority to US14/621,833 priority patent/US9209245B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】半導体装置の製造過程において、レジスト膜の膜厚毀損を抑制する。
【解決手段】フォトマスク１１は、マスクブランクと、マスクブランク上に形成される遮光膜１２を備える。遮光膜１２には、第１の方向（ｂ方向）に延伸する複数の開口パターン１３ａが配列され、開口パターン１３ａＡのｂ方向における端部と開口パターン１３ａＡに隣接する開口パターン１３ａＢのｂ方向における端部は、ｂ方向における位置が互いに異なる。
【選択図】図１

Description

本発明はフォトマスク、半導体装置および半導体装置の製造方法に関し、特に、製造時におけるレジスト膜の劣化を抑制しやすいフォトマスク、半導体装置および半導体装置の製造方法に関する。
ＤＲＡＭ（Dynamic Random Access Memory）などの半導体装置は集積度の向上が継続的に要求され、これ実現するためフォトリソグラフィ技術における加工寸法が縮小化されている。縮小化技術の一つとして、斜入射照明法がある。
ラインアンドスペースパターン（以下、「ＬＳパターン」とよぶ）を有するフォトマスクに対して垂直光を照射すると、０次光だけでなく±１次の回折光も発生する。これら２種類の±１次回折光も、レンズによりウェハ上に収斂される。しかし、パターンの微細化により、０次および±１次の３種類の光をウェハ上で一点に収斂させるのが困難になってきている。斜入射照明法は、フォトマスクに対して斜め方向から光を照射することにより、０次光と＋１次光、または、０次光と−１次の２種類の光を収斂させることにより、加工精度を向上させる方法である。斜入射照明法は、一般的な垂直方向からの照明法に比べて、解像限界寸法を１／２程度に縮小できる。
斜入射照明法の一種であるダイポール照明法は、光学軸に対して斜め２方向から光を照射することにより、解像度を向上させる。たとえば、Ｘ軸上に２つの光源（２極）を並べて行うダイポール照明法は、Ｘ軸方向の解像度を高めるため、Ｘ方向に繰り返し開口パターンが配置されるＬＳパターンに対して有効である。Ｘ軸方向およびＹ軸方向の双方向に繰り返し開口パターンが配置されるＬＳパターンに対しては、Ｘ軸上に２極、Ｙ軸上に２極の合計４極を設置するクロスポール照明法を使用することもある。
また、半導体装置の高集積化にともない、配線も微細化されつつあり、アルミニウム配線では充分な信頼性を確保するのが困難である。現在では、ダマシン法による銅配線が主流となっている。ダマシン法による銅配線の形成過程は概略以下の通りである。
まず、半導体基板にシリコン酸化膜などの層間絶縁膜を形成し、層間絶縁膜上にレジスト膜を形成する。次に、フォトリソグラフィによりレジスト膜に配線溝の開口パターンを形成し、開口パターンを形成されたレジスト膜をマスクとして、層間絶縁膜をエッチングすることにより配線溝を形成する。配線溝に窒化チタンや銅などの配線材料を埋設し、ＣＭＰ（Chemical Mechanical Polishing）法により層間絶縁膜上の配線材料を除去することで、配線溝に沿った銅配線が形成される（特許文献１参照）。
このように、ダマシン法では、配線材料そのものをパターニングするのではなく、層間絶縁膜をエッチングして配線溝を形成する。ドライエッチングによるパターニングが難しい銅を配線材料として採用するときには、銅よりも加工しやすい層間絶縁膜をエッチングするダマシン法を採用することが多い。ＬＳパターンとして配線溝を形成するとき、上述の斜入射照明法が利用される。
特開２００９−１２３８７８号公報
近年、配線可能寸法はフォトリソグラフィ技術の限界解像度に近づきつつある。本発明者は、このような限界解像度に近い微細なＬＳパターン配線の形成に際して、レジスト膜の一部が薄くなってしまう可能性を認識した。より具体的には、フォトマスクにおいて複数の開口パターンが近接配置されるとき、ある開口パターンとその隣の開口パターンの端部付近のレジスト膜が削られすぎてしまい、場合によっては配線ショートを起こす可能性があることがわかった。
本発明におけるフォトマスクは、マスクブランクと、マスクブランク上に形成される遮光膜と、を備える。遮光膜には、第１の方向に延伸する複数の開口パターンが配列され、第１の開口パターンの端部と第１の開口パターンに隣接する第２の開口パターンの端部が第１の方向においてずらされている。
本発明における半導体装置は、半導体基板と、半導体基板上に形成される絶縁膜を備える。絶縁膜には、第１の方向に延伸する複数の配線溝が配列され、第１の配線溝の端部と第１の配線溝に隣接する第２の配線溝の端部が第１の方向においてずらされている。
本発明における半導体装置の製造方法は、絶縁膜を形成する絶縁膜形成工程と、絶縁膜の上にレジスト膜を形成するレジスト膜形成工程と、複数の開口パターンを形成された遮光膜を含むフォトマスクを介してレジスト膜を感光する感光工程と、レジスト膜から感光部分を除去することにより、レジスト膜に複数の開口パターンを形成するレジスト膜除去工程と、レジスト膜をマスクとして絶縁膜をエッチングすることにより、絶縁膜に複数の開口パターンに対応する配線溝を形成するエッチング工程を備える。遮光膜には、第１の方向に延伸する複数の開口パターンが配列され、第１の開口パターンの端部と第１の開口パターンに隣接する第２の開口パターンの端部が第１の方向においてずらされている。
本発明によれば、半導体装置の製造過程において、レジスト膜の膜厚毀損を抑制しやすくなる。
第１の実施形態におけるフォトマスクの平面図である。 第１領域の開口パターンの上端付近を示す平面図である。 照明開口絞りの平面図である。 感光後のレジスト膜の立体形状を示す図である。 図４の領域Ｆの拡大図である。 図４のＹ１−Ｙ１’線における壁パターンの断面図である。 図４のＹ２−Ｙ２’線における壁パターンの断面図である。 レジスト膜の光強度分布を示す図である。 図８の領域Ｒの拡大図である。 第１の実施形態の変形例におけるフォトマスクの平面図である。 半導体装置の製造工程を示す図（その１）である。 半導体装置の製造工程を示す図（その２）である。 図１のフォトマスクによってレジスト膜に形成されるＬＳパターンの平面図である。 図１３のＹ１−Ｙ１’線の断面図を示す。 図１３のＹ２−Ｙ２’線の断面図を示す。 レジストマスクを剥離した後の層間絶縁膜の平面図である。 図１６のＹ１−Ｙ１’線の断面図を示す。 図１６のＹ２−Ｙ２’線の断面図を示す。 配線材料を埋設した後の層間絶縁膜の平面図である。 図１９のＹ１−Ｙ１’線の断面図を示す。 図１９のＹ２−Ｙ２’線の断面図を示す。 一般的なフォトマスクの平面図である。 レジスト膜の光強度分布を示す図である。 図２３の領域Ｒの拡大図である。 レジスト膜の光強度を濃淡により示す図（その１）である。 レジスト膜の光強度を濃淡により示す図（その２）である。 第２実施形態におけるフォトマスクの平面図である。 レジスト膜の光強度分布を示す図である。 図２８の領域Ｒの拡大図である。 レジスト膜の光強度を濃淡により示す図（その１）である。 レジスト膜の光強度を濃淡により示す図（その２）である。 第３実施形態におけるフォトマスクの平面図である。 第４実施形態におけるフォトマスクの平面図である。 一般的なフォトマスクの平面図である。 図３４のフォトマスクによってレジスト膜に形成されるＬＳパターンの平面図である。 図３５のＹ１−Ｙ１’線の断面図を示す。 図３５のＹ２−Ｙ２’線の断面図を示す。 レジストマスクを剥離した後の層間絶縁膜の平面図である。 図３８のＹ１−Ｙ１’線の断面図を示す。 図３８のＹ２−Ｙ２’線の断面図を示す。 配線材料を埋設した後の層間絶縁膜の平面図である。 図４１のＹ１−Ｙ１’線の断面図を示す。 図４１のＹ２−Ｙ２’線の断面図を示す。 レジスト膜の光強度分布を示す図である。 図４４の領域Ｒの拡大図である。 感光後のレジスト膜の立体形状を示す図である。 図４６の領域Ｆの拡大図である。 図４６のＹ１−Ｙ１’線における壁パターンの断面図である。 図４６のＹ２−Ｙ２’線における壁パターンの断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。本実施形態においては、半導体装置としてＤＲＡＭ（Dynamic Random Access Memory）を対象として説明するが、本発明はＤＲＡＭに限定されるものではない。
［第１の実施形態］
まず、第１の実施形態を説明する前に、ダマシン法により層間絶縁膜に配線溝を形成する際、レジスト膜が不必要に削られてしまうメカニズムについて説明する。
図３４は、複数の開口パターンを形成するために用意される一般的なフォトマスク２０１の平面図である。フォトマスク２０１は、合成石英ガラスなどにより形成されるマスクブランクの上にクロム原子を蒸着させることにより遮光膜２０２を形成したものである。遮光膜２０２には、複数の開口パターン２０３が設定される。図３４は、開口パターン２０３の上端付近を示している。
開口パターン２０３は細長い矩形として形成される。複数の開口パターン２０３を等ピッチで並列配置することにより、ＬＳパターンが形成される。遮光膜２０２にＬＳパターンを形成する方法は既知である。以下、フォトマスク２０１における開口パターン２０３の延伸方向をｂ方向（第１の方向）、複数の開口パターン２０３が配列される方向をａ方向（第２の方向）とよぶ。ａ方向とｂ方向は直交する。
開口パターン２０３の開口幅を溝幅ＸＷ、開口パターン２０３と開口パターン２０３の間隔を溝間隔ＸＤとよぶ。ここでは、溝幅ＸＷおよび溝間隔ＸＤは共に４０ｎｍであるとする。縮小率１／４の露光装置を用いる場合には、フォトマスク２０１における溝幅ＸＷ、溝間隔ＸＤはその４倍となる。フォトマスク２０１のＬＳパターンは半導体装置のレジスト膜に転写される。以下、ＡｒＦエキシマレーザー露光法、および、斜入射照明法により転写するものとして説明する。
次に、フォトマスク２０１により、ダマシン構造の銅配線を形成する過程を説明する。
図３５は、図３４のフォトマスク２０１によってレジスト膜２１３に形成されるＬＳパターンの平面図である。図３６は、図３５のＹ１−Ｙ１’線の断面図を示す。図３７は、図３５のＹ２−Ｙ２’線の断面図を示す。
半導体装置においては、半導体基板２１１上の層間絶縁膜２１２に配線やトランジスタを形成する。まず、半導体基板２１１の上には層間絶縁膜２１２（シリコン酸化膜）および反射防止膜２１５が形成される。反射防止膜２１５の上にはレジスト膜２１３が形成される。次に、開口パターン２０３を含むフォトマスク２０１を介して、斜入射照明法によりレジスト膜２１３を感光する。感光部分のレジスト膜２１３を溶剤によって溶かすことにより、レジスト膜２１３に開口パターン２１４（溝）が描かれ、反射防止膜２１５が露出する。開口パターン２１４を描かれたレジスト膜２１３のことを「レジストマスク」とよぶ。
図３５に示すように、Ｙ方向に延伸し、Ｘ方向に等ピッチで並ぶ複数の開口パターン２１４（溝）がレジスト膜２１３に形成される。フォトマスク２０１のａ方向とｂ方向は、レジスト膜２１３におけるＸ方向とＹ方向に対応している。また、開口パターン２１４と開口パターン２１４の間にあって、隣り合う開口パターン２１４を分離する部分（レジスト膜２１３の非感光部分）を「壁パターン２５０」とよぶことにする。フォトマスク２０１のＬＳパターンに対応して、レジスト膜２１３でも開口パターン２１４や壁パターン２５０はＹ方向に延伸した形状となるが、実際には開口パターン２１４が端部付近で大きくふくらんでいる（拡大領域２１７）。この結果、壁パターン２５０は開口パターン２１４の端部付近で狭まっている（接近領域２１６）。
図３６は、図３５の開口パターン２１４の端部から十分に離れたＹ１−Ｙ１’線の断面形状を示し、図３７は、図３５の開口パターン２１４の端部近傍（接近領域２１６、拡大領域２１７）のＹ２−Ｙ２’線の断面形状を示す。図３６を参照すると、端部から充分に離れているときには壁パターン２５０の断面形状は矩形であり、その頂部は平坦である。一方、図３７を参照すると、端部付近の壁パターン２５０の頂部が丸くなっており、膜厚も小さくなっている。
こうして形成されたレジスト膜２１３（レジストマスク）をマスクとして、ドライエッチング法により反射防止膜２１５および層間絶縁膜２１２をエッチングすることにより配線溝２２１を形成する。エッチング後、レジスト膜２１３は剥離される。
図３８は、レジスト膜２１３（レジストマスク）を剥離した後の層間絶縁膜２１２の平面図である。図３９は、図３８のＹ１−Ｙ１’線の断面図を示す。図４０は、図３８のＹ２−Ｙ２’線の断面図を示す。
層間絶縁膜２１２には、Ｙ方向に延伸し、Ｘ方向に等ピッチで並列配置される複数の配線溝２２１が形成される。配線溝２２１は、図３４の開口パターン２０３、図３５の開口パターン２１４に対応する。図３８を参照すると、図３５に示した接近領域２１６において連結溝２２２が生じている。レジスト膜２１３の開口パターン２１４がその端部に拡大領域２１７を有するため、壁パターン２５０が接近領域２１６において大きく削られている（図３７参照）。壁パターン２５０が接近領域２１６において細くなると、ドライエッチングに際して壁パターン２５０の下の層間絶縁膜２１２の保護が不十分となる。いいかえれば、接近領域２１６付近の壁パターン２５０（レジストマスク）のドライエッチング耐性が不足し、層間絶縁膜２１２が過度に削られてしまう。場合によっては、連結溝２２２が形成され、本来分離されるべき配線溝２２１が部分的につながってしまうこともある。
図４１は、配線材料を埋設した後の層間絶縁膜２１２の平面図である。図４２は、図４１のＹ１−Ｙ１’線の断面図を示す。図４３は、図４１のＹ２−Ｙ２’線の断面図を示す。
次に、配線溝２２１に、配線材料２３１（窒化チタン２３１ａと銅２３１ｂ）を成膜する。配線材料２３１の埋設後、ＣＭＰ法により配線溝２２１上の配線材料２３１を除去する。こうして、ダマシン構造の銅配線が層間絶縁膜２１２の配線溝２２１に形成される。窒化チタン２３１ａはバリア膜となり、銅２３１ｂが導電膜となる。配線材料２３１は、配線溝２２１にあわせてＹ方向に延伸し、Ｘ方向に並列配置される。図４１では、連結溝２２２において銅配線のブリッジ２３２が形成されてしまうため、隣接する銅配線が短絡されている。
本発明者は、複数の開口パターン２０３を有するフォトマスク２０１を使って半導体装置の層間絶縁膜２１２に配線溝２２１を形成するとき、レジスト膜２１３に形成される壁パターン２５０の一部の膜厚が小さくなってしまう現象を認識し、その解決方法について検討を行った。検討の結果、複数の開口パターン２０３が並列配置されるとき、開口パターン２０３の端部付近においては光強度が充分に低下していない、いいかえれば、壁パターン２５０に対する光強度が接近領域２１６において必要以上に大きくなっていることがわかった。
次に、フォトマスク２０１をつかってレジスト膜２１３に開口パターン２１４を転写したときのレジスト膜２１３の光強度分布のシミュレーションを行った結果を示す。
図４４は、フォトマスク２０１による光強度分布を示す図である。図４５は、図４４の領域Ｒの拡大図である。等高線は、同一の光強度を示す。フォトマスク２０１のａ、ｂ方向は、レジスト膜２１３のＸ、Ｙ方向に対応する。
等高線Ｉ１の光強度は、等高線Ｉ２の光強度よりも高い。具体的には、等高線Ｉ１の光強度を０．２１１とすると、等高線Ｉ２の光強度は０．１２７に相当する。配線溝２２１における最高光強度を１．０００としている。等高線Ｉ１は、設計寸法に対応する光強度であり、このとき、等高線Ｉ１により規定される溝間隔ＸＤと溝幅ＸＷは１：１となる。すなわち、光強度が０．２１１以上となる領域のレジスト膜２１３は充分に感光され、層間絶縁膜２１２が露出する。
図４４、図４５を参照すると、等高線Ｉ１はＹ方向にまっすぐ伸びる良好な形状を有している。しかし、それよりも低い光強度（等高線Ｉ１の約６０％の光強度）の等高線Ｉ２は、上端部において横に広がっており、ちょうどマッチ棒のような形状となっている。以下、このふくらんだ部分を「拡大領域２４１」とよぶ。この結果、拡大領域２４１では、２つの等高線Ｉ２が接触しかねないほど接近している。すなわち、配線溝２２１の端部付近においては光強度が充分に低下しておらず、その結果としてレジスト膜２１３が過度に削られてしまい、場合によっては連結溝２２２（図４０参照）が形成されることもあることが判明した。
次に、開口パターン２１４を形成されたレジスト膜２１３の立体形状をシミュレーション計算により求めた結果を示す。
図４６は、感光後のレジスト膜２１３の立体形状を示す図である。図４７は、図４６の領域Ｆの拡大図である。
半導体基板２１１および層間絶縁膜２１２の上にレジスト膜２１３が形成され、レジスト膜２１３にはＹ方向に延伸する複数の開口パターン２１４が形成される。隣り合う開口パターン２１４は壁パターン２５０によって分離される。壁パターン２５０の頂部は、開口パターン２１４の端部から充分離れた位置では平坦であり膜厚が減少していない。しかし、開口パターン２１４の端部近傍では、壁パターン２５０の頂部が丸くなっている。特に、接近領域２１６（図３５参照）においては、壁パターン２５０の幅も小さくなっている。
図４８は、図４６のＹ１−Ｙ１’線における壁パターン２５０の断面図である。図４９は、図４６のＹ２−Ｙ２’線における壁パターン２５０の断面図である。
図４８では、レジスト膜２１３（壁パターン２５０）の頂部は平坦となっており、膜厚（１００ｎｍ）も維持されている。これに対し、図４９では、レジスト膜２１３（壁パターン２５０）の頂部が丸くなっており、膜厚は約９７．６ｎｍとなった。すなわち、約２．４ｎｍだけ膜厚が薄くなっている。
これらのシミュレーション結果から、開口パターン２１４の端部付近（接近領域２１６）においては壁パターン２５０となるべき場所（遮光されるべき場所）に比較的高い光が照射されていることがわかった。いいかえれば、開口パターン２１４に照射された光の一部が壁パターン２５０を浸食することにより、接近領域２１６における壁パターン２５０の膜厚減少が生じている。
Ｙ１−Ｙ１’に示した開口パターン２１４の端部から遠い位置では、斜入射照明法による回折光をシャープに収斂させてレジスト膜２１３に微細な開口パターン２１４を描くことができる。しかし、Ｙ２−Ｙ２’に示した開口パターン２１４の端部に近い位置では、回折光がなまってしまい、レジスト膜２１３上における光強度分布も薄く広がってしまう。斜入射照明法ではない通常の照明法では、開口パターン２１４の粗密による影響が小さいため、このような問題が顕在化することはなかった。
上述のシミュレーション結果から得られた知見に基づき、このような膜厚減少、特に、ブリッジ２３２の形成による配線ショートを防ぐための方法を実施形態に基づいて説明する。
図１は、第１の実施形態におけるフォトマスク１１の平面図である。フォトマスク１１も、合成石英ガラスなどにより形成されるマスクブランクの上にクロム原子を蒸着させることにより遮光膜１２を形成したものである。遮光膜１２には、複数の開口パターン１３が設定される。
フォトマスク１１は、第１領域１４、第２領域１５および第３領域１６を含む。第１領域１４には、ｂ方向（第１の方向）に延伸する開口パターン１３ａがａ方向（第２の方向）に繰り返し配列される。以下、フォトマスク１１において第１領域１４の開口パターン１３ａが延伸する方向をａ方向、ａ方向と直交する方向をｂ方向とよぶ。同様に、レジスト膜（レジストマスク）においてａ方向に対応する方向をＸ方向、ｂ方向に対応する方向をＹ方向とよぶ。
第１領域１４の上側に第２領域１５が形成される。第２領域１５は、ａ方向に延伸する開口パターン１３ｂがｂ方向に繰り返し配列される。第１領域１４の右側に第３領域１６が形成される。第３領域１６は、ｂ方向に延伸する開口パターン１３ｃがａ方向に繰り返し配列される。第２領域１５の上側には、更に、複数の開口パターン１３ｄ、１３ｅが形成される。開口パターン１３ｄ、１３ｅの幅は、開口パターン１３ａ、１３ｃの幅と同一である。
レジスト膜には、微細なパターンを形成するのに適したポジ型レジスト膜を使用する。フォトマスク１１の遮光膜１２においては、開口パターン１３は完全に切り抜かれる。
図２は、第１領域１４の開口パターン１３ａの上端付近を示す。フォトマスク１１における。開口パターン１３ａの開口幅を溝幅ＸＷ、開口パターン１３ａと開口パターン１３ａの間隔を溝間隔ＸＤとよぶ。また、開口パターン１３ａが作るＬＳパターンのピッチ寸法をＷ（＝ＸＷ＋ＸＤ）とする。ＸＷ＝ＸＤ＝４０ｎｍ，Ｗ＝８０ｎｍであるとする。縮小率１／４の露光装置を用いる場合には、フォトマスク１１における溝幅ＸＷ、溝間隔ＸＤはその４倍となる。
フォトリソグラフィー工程では、最先端の露光方法であるＡｒＦエキシマレーザー露光（光源波長は１９３ｎｍ）を用いる。レンズ開口数はＮＡ＝１．３５である。遮光膜１２の加工寸法４０ｎｍは、ＡｒＦエキシマレーザー露光法と斜入射照明法を組み合わせた場合のおおよその最小加工寸法である。
図３は、照明開口絞り２１の平面図である。図３に示すｐ軸とｑ軸は互いに直交する。本実施形態においては、斜入射照明法のうちクロスポール照明法を使用する。照明開口絞り２１は４つの照明部２２が十字状に配置される。開口角ｓは３５度、インナーシグマσ１は０．７０、アウターシグマσ２は０．９５である。フォトマスク１１への照明光の入射角は、隣接する２つの開口パターン１３ａに対する光路差が光源波長の１／２となるように設定される。
第１の実施形態における開口パターン１３ａは、隣り合う開口パターン１３ａの端部がｂ方向においてずらされている（図１、図２参照）。たとえば、開口パターン１３ａＡ（第１の開口パターン）の上端は、その隣の開口パターン１３ａＢ（第２の開口パターン）の上端よりも上（ｂ方向）にある。更に、開口パターン１３ａＡの上端は、開口パターン１３ａＢを挟んで隣接する開口パターン１３ａＣ（第３の開口パターン）の上端とｂ方向における位置が一致している。開口パターン１３ａＢの上端と開口パターン１３ａＤの上端もｂ方向の位置が一致している。このため、ａ方向に並列する複数の開口パターン１３ａの上端位置は凹凸状となる。ある開口パターン１３ａの端部が隣の開口パターン１３ａの端部よりも突出している部分のことを「突出部１７」とよび、その突出量をΔＳと表記する。
図１では、開口パターン１３ａＡ、１３ａＣは上端側だけでなく、下端側にも突出部１７を有している。すなわち、突出部１７を有する開口パターン１３ａＡは、その隣の開口パターン１３ａＢよりも長い。いいかえれば、第１領域１４には長短の開口パターン１３ａが交互に配列される。
開口パターン１３ａＡのｂ方向の長さをＬＡ、開口パターン１３ａＢのｂ方向の長さをＬＢとすると、ＬＡ＝ＬＢ＋ΔＳ×２となる。本実施形態においては、ＬＡ＝１０．０８μｍ、ＬＢ＝１０．００μｍ、ΔＳ＝４０ｎｍ（＝０．０４μｍ）である。
フォトマスク１１をつかってレジスト膜に開口パターン１３を転写したときのレジスト膜（レジストマスク）の立体形状についてシミュレーション計算を行った。
図４は、感光後のレジスト膜の立体形状を示す図である。図５は、図４の領域Ｆの拡大図である。
半導体基板および層間絶縁膜の上にレジスト膜３１が形成され、レジスト膜３１にはＹ方向に延伸する複数の開口パターン３２が形成される。隣り合う開口パターン３２は壁パターン３３によって分離される。開口パターン３２は、Ｘ方向に等ピッチにて配列される。壁パターン３３の頂部は、開口パターン３２の端部近傍においても平坦となっている。図４６や図４７に示したように、壁パターン３３の頂部が丸くなる現象は生じておらず、壁パターン３３の膜厚および溝間隔ＸＤも充分に確保できている。
図６は、図４のＹ１−Ｙ１’線における壁パターン３３の断面図である。図７は、図４のＹ２−Ｙ２’線における壁パターン３３の断面図である。
図６では、レジスト膜３１（壁パターン３３）の頂部は平坦となっており、図７でもレジスト膜３１（壁パターン３３）の頂部が平坦となっている。膜厚（１００ｎｍ）も維持されている。
次に、フォトマスク１１をつかってレジスト膜３１に開口パターン１３を転写したときのレジスト膜３１の光強度分布のシミュレーションを行った結果を示す。
図８は、フォトマスク１１による光強度分布を示す図である。図９は、図８の領域Ｒの拡大図である。等高線は、同一の光強度を示す。フォトマスク１１のａ、ｂ方向は、レジスト膜３１のＸ、Ｙ方向に対応する。
等高線Ｉ１の光強度は、等高線Ｉ２の光強度よりも高い。具体的には、等高線Ｉ１の光強度を０．２１１とすると、等高線Ｉ２の光強度は０．１２７に相当する。開口パターン３２における最高光強度を１．０００としている。等高線Ｉ１は、設計寸法に対応する光強度であり、このとき、等高線Ｉ１により規定される溝間隔ＸＤと溝幅ＸＷは１：１となる。すなわち、光強度が０．２１１以上となる領域のレジスト膜２１３は充分に感光され、層間絶縁膜２１２が露出する。
図８、図９を参照すると、等高線Ｉ１はＹ方向にまっすぐ伸びる良好な形状を有している。また、それよりも低い光強度の等高線Ｉ２は、上端部において若干横方向（Ｘ方向）に広がる傾向はみられるものの、ほぼ良好な直線形状を示している。図４４、図４５に示した光強度分布と比較すると、図８、図９では開口パターン３２の端部において明確な拡大領域２４１は見受けられず、開口パターン１３の全域にわたって光強度が充分に低下していることがわかる。この結果、レジスト膜３１が過度に削られることにより連結溝２２２が形成されてしまうリスクが減少する。
第１の実施形態によれば、レジスト膜３１に形成される壁パターン３３の全域で充分に光強度を低下させることができる。開口パターン１３ａＡに対応してレジスト膜３１に形成される開口パターン３２の端部は、開口パターン１３ａＢに対応する開口パターン３２の端部よりも＋Ｙ方向にずらされている。このような構成によれば、開口パターン１３ａＢの端部付近の回折光がレジスト膜３１においてよりクリアに収斂し、コントラストを大きくすることができる。
端部がＹ方向に突出する開口パターン３２は、その左右に隣りの開口パターン３２の端部が存在しない。この結果として突出部１７の周辺ではコントラストが弱くなり、開口パターン３２は長さ方向に縮小される傾向がある。しかし、もともと隣りの開口パターン３２よりもその端部が突出しているため、多少の縮みは実質的には問題とならない。
本発明者の検討によれば、ΔＳは、ピッチ寸法Ｗの半分以上、いいかえれば、溝間隔ＸＤと溝幅ＸＷの平均値以上であるときにより効果的である。このようなΔＳを有する突出部１７を設けることで、開口パターン３２の端部におけるコントラストを充分に確保しやすくなる。第１の実施形態においてはΔＳを４０ｎｍ以上とすることが望ましい。
なお、クロスポール照明法には限定されず、ダイポール照明法、輪帯照明法などのその他の斜入射照明法を用いてもよい。
第１の実施形態においては、第１領域１４には長い開口パターン１３ａと短い開口パターン１３ａを交互に配列したが、長・短の２種類だけではなく、長・中・短の３種類を交互に配列してもよい。
ＡｒＦエキシマレーザー露光法以外にも配線寸法に応じて、ＫｒＦエキシマレーザー露光法やｉ線露光法を採用してもよい。ＥＵＶ露光（光源波長１３．５ｎｍ）等の反射型マスクを適用してもよい。ＥＵＶ露光の場合には、マスクブランクと遮光膜１２の間に反射層を含むフォトマスクを用いてもよい。
図１では、開口パターン１３ａＡは上端および下端の双方においてその隣りの開口パターン１３ａＢよりも伸張している。すなわち、開口パターン１３ａＡは、開口パターン１３ａＢよりも長い。図１０に示すように、開口パターン１３ａＡとその隣りの開口パターン１３ａＢのｂ方向の長さは同一であってもよい。
図１０に示すフォトマスク１１の遮光膜１２にも複数の開口パターン１３ａ〜１３ｅが形成されている。開口パターン１３ａＡと開口パターン１３ａＢの長さは同じであるが、上端側では開口パターン１３ａＡが突出し、下端側では開口パターン１３ａＢが突出している。このような構成であっても、ａ方向に並列する複数の開口パターン１３ａの上端お下端の位置を凹凸状とすることができる。
次に、フォトマスク１１により、ダマシン構造の銅配線を形成する過程を説明する。
図１１および図１２は、半導体装置の製造工程を示す図である。半導体基板７１の上には層間絶縁膜７２（シリコン酸化膜）および反射防止膜８２が形成される。反射防止膜８２の上には、レジスト膜３１が形成される。
図１３は、図１のフォトマスク１１によってレジスト膜３１に形成されるＬＳパターンの平面図である。図１４は、図１３のＹ１−Ｙ１’線の断面図を示す。図１５は、図１３のＹ２−Ｙ２’線の断面図を示す。
図１のフォトマスク１１を介して斜入射照明法によりレジスト膜３１を感光する。感光部分のレジスト膜３１を溶剤によって溶かすことにより、レジスト膜３１に開口パターン３２（溝）が描かれ、反射防止膜８２が露出する。開口パターン３２の幅および壁パターン３３の幅の設計値はいずれも４０ｎｍである。
図１３に示すように、Ｙ方向に延伸し、Ｘ方向に等ピッチで並ぶ複数の開口パターン３２（溝）がレジスト膜３１に形成される。フォトマスク１１のａ方向とｂ方向は、レジスト膜３１におけるＸ方向とＹ方向に対応している。開口パターン３２Ａは開口パターン１３ａＡに対応し、開口パターン３２Ｂは開口パターン１３ａＢに対応する。開口パターン１３ａＡの端部は、開口パターン１３ａＢの端部よりもｂ方向にずれている。このため、開口パターン３２Ａの端部も開口パターン３２Ｂの端部よりもＹ方向にずれている。図１３ではずれの大きさはΔＲである。ΔＲは、フォトマスク１１の設計上のずれである４０ｎｍよりも短くなり、シミュレーションによれば約３０ｎｍとなった。開口パターン３２Ａと開口パターン３２Ｂの間にあって、隣り合う開口パターン３２を分離する部分（レジスト膜３１の非感光部分）が壁パターン３３となる。
開口パターン３２Ａと開口パターン３２Ｂは、Ｙ方向に延伸しているが、その端部付近において壁パターン３３の頂部が丸くなっていない（図４、図５参照）。
図１４は、図１３の開口パターン３２の端部から十分に離れたＹ１−Ｙ１’線の断面形状を示し、図１５は、図１３の開口パターン３２の端部近傍のＹ２−Ｙ２’線の断面形状を示す。図１４、図１５のいずれにおいても、壁パターン２５０は矩形状であり、その頂部が平面形状となっている。
図１６は、レジスト膜３１（レジストマスク）を剥離した後の層間絶縁膜７２の平面図である。図１７は、図１６のＹ１−Ｙ１’線の断面図を示す。図１８は、図１６のＹ２−Ｙ２’線の断面図を示す。
レジスト膜３１（レジストマスク）をマスクとして、ドライエッチング法により反射防止膜８２と層間絶縁膜７２をエッチングすることにより、配線溝１０１を形成する。エッチング後、レジスト膜３１は剥離される。
層間絶縁膜７２には、Ｙ方向に延伸し、Ｘ方向に等ピッチで並列配置される複数の配線溝１０１が形成される。配線溝１０１は、図１の開口パターン１３、図１３の開口パターン３２に対応する。配線溝１０１Ａは開口パターン３２Ａに対応し、配線溝１０１Ｂは開口パターン３２Ｂに対応する。配線溝１０１Ａの端部は、配線溝１０１Ｂの端部よりもＹ方向にずれている。図１４、図１５に示したように壁パターン３３の膜厚は全域にわたって維持されているため、エッチングによってレジスト膜３１が浸食・消失することなく、良好な配線溝１０１を形成できる。この結果、連結溝２２２が形成されるリスクも抑制され、Ｙ１−Ｙ１’線の断面図（図１７）とＹ２−Ｙ２’線の断面図（図１８）はほぼ同一の形状となる。
図１９は、配線材料を埋設した後の層間絶縁膜７２の平面図である。図２０は、図１９のＹ１−Ｙ１’線の断面図を示す。図２１は、図１９のＹ２−Ｙ２’線の断面図を示す。
次に、配線溝１０１に、配線材料１１１（窒化チタン１１１ａと銅１１１ｂ）を成膜する。窒化チタン１１１ａはバリア膜となり、銅１１１ｂが導電膜となる。なお、配線材料１１１の材料は窒化チタン１１１ａや銅１１１ｂに限定されない。窒化チタン膜とタングステン膜を積層してもよいし、不純物ドープシリコン膜を用いてもよい。
配線材料１１１の埋設後、ＣＭＰ法により配線溝１０１上の配線材料１１１を除去する。こうして、ダマシン構造の銅配線が層間絶縁膜７２の配線溝１０１に形成される。配線溝１０１ａＡは開口パターン３２Ａに対応し、配線溝１０１ａＢは開口パターン３２Ｂに対応する。配線溝１０１ａＡの端部は、配線溝１０１ａＢの端部よりもＹ方向にずらされている。図１８に示したように連結溝２２２が形成されないため、隣り合う配線溝１０１（銅配線）がブリッジ２３２によってショートすることはない。Ｙ１−Ｙ１’線の断面図（図２０）とＹ２−Ｙ２’線の断面図（図２１）はほぼ同一の形状となる。フォトマスク１１によれば、より微細なダマシン構造の配線を形成できる。
［第２の実施形態］
図１に示したフォトマスク１１では、第１領域１４において開口パターン１３ａはｂ方向に延伸し、第２領域１５では開口パターン１３ｂはａ方向に延伸する。開口パターン１３ａの端部と、開口パターン１３ｂが近いときにも、開口パターン１３ａの端部の位置を不揃いにすることで良好なＬＳパターンを描けることがわかった。
本発明者の研究によると、開口パターン１３ａの端部の近くに開口パターン１３ｂを配置すると、露光パターンを形成するときに開口パターン１３ｂを透過した光の一部が開口パターン１３ａの端部付近にも到達することがわかった。開口パターン１３ｂの透過光の一部は、開口パターン１３ａの透過光に重畳される。透過光の重畳は、レジスト膜３１におけるコントラストを低下させる。まず、一般的な開口パターン１３ａの配置をしたとき、開口パターン１３ｂの存在により生じる悪影響について説明する。
図２２は、一般的なフォトマスク１２１の平面図である。図２に示した拡大領域に対応している。フォトマスク１２１は、図示しないマスクブランクと遮光膜１２２の２層を有し、遮光膜１２２には複数の開口パターン２０３が形成される。
遮光膜１２２には、ｂ方向に延伸する複数の開口パターン２０３ａがａ方向に並べられている。開口パターン２０３ａの寸法は、図３４に示した開口パターン２０３と同じである。図３４と同様、ｂ方向において各開口パターン２０３ａの上端の位置は一致している。開口パターン２０３ａの上端の近くには、ａ方向に延伸する開口パターン２０３ｂが形成される。開口パターン２０３ａの上端部から開口パターン２０３ｂまでの距離Ｄ１２は２００ｎｍである。開口パターン２０３ｂの溝幅ＹＷは１００ｎｍであるとする。
フォトマスク１２１に描かれた開口パターン２０３をレジスト膜２１３に転写することにより、レジスト膜２１３に開口パターン２１４を形成する。
図２３は、フォトマスク１２１による光強度分布を示す図である。図２４は、図２３の領域Ｒの拡大図である。等高線は、同一の光強度を示す。フォトマスク１２１のａ、ｂ方向は、レジスト膜２１３のＸ、Ｙ方向に対応する。
等高線Ｉ１の光強度は、等高線Ｉ２の光強度よりも高い。具体的には、等高線Ｉ１の光強度を０．２１１とすると、等高線Ｉ２の光強度は０．１２７に相当する。等高線Ｉ１は、設計寸法に対応する光強度である。
図２３、図２４を参照すると、等高線Ｉ１はＹ方向にまっすぐ伸びる良好な形状を有している。しかし、それよりも低い光強度（等高線Ｉ１の約６０％の光強度）の等高線Ｉ２は、上端部において横に広がっており、ちょうどマッチ棒のような形状となっている。拡大領域２０４は、図４５に示した拡大領域２４１よりも大きくなっており、隣り合う等高線Ｉ２が接触しかけている。すなわち、開口パターン２０３ｂの存在によって、配線溝端部付近における光強度がいっそう大きくなるため、連結溝２２２が形成されるリスクが大きくなる。
図２５は、フォトマスク１２１による光強度分布を０．０４から０．３７の間で１０等分して濃淡表示したものである。図２６は、図２４に対応する。図２５、図２６によれば、光強度０．１１程度で、開口パターンの端部がつながってしまう（領域１４１）。
図２７は、第２実施形態におけるフォトマスク１１の平面図である。図２に示した拡大領域に対応している。フォトマスク１１は、図示しないマスクブランクと遮光膜１２の２層を有し、遮光膜１２には複数の開口パターン１３が形成される。
開口パターン１３ａは、第１の実施形態と同様、その端部が凹凸状になるように配列される。突出部１７の突出量ΔＳは第１の実施形態と同じく４０ｎｍである。開口パターン１３ａの端部付近には、ａ方向に延伸する開口パターン１３ｂ（第４の開口パターン）が配置される。開口パターン１３ａＢから開口パターン１３ｂまでの距離Ｄ１５は２００ｎｍである。開口パターン１３ｂの溝幅ＹＷは１００ｎｍである。
フォトマスク１１に描かれた開口パターン１３をレジスト膜３１に転写することにより、レジスト膜３１に開口パターン３２を形成する。
図２８は、フォトマスク１１による光強度分布を示す図である。図２９は、図２８の領域Ｒの拡大図である。等高線は、同一の光強度を示す。フォトマスク１２１のａ、ｂ方向は、レジスト膜２１３のＸ、Ｙ方向に対応する。
等高線Ｉ１の光強度は、等高線Ｉ２の光強度よりも高い。具体的には、等高線Ｉ１の光強度を０．２１１とすると、等高線Ｉ２の光強度は０．１２７に相当する。等高線Ｉ１は、設計寸法に対応する光強度である。
図２３、図２４を参照すると、等高線Ｉ１はＹ方向にまっすぐ伸びる良好な形状を有している。また、それよりも低い光強度の等高線Ｉ２は、上端部において若干横方向（Ｘ方向）に広がる傾向はみられるものの、ほぼ良好な直線形状を示している。開口パターン３２の端部において明確な拡大領域２４１は見受けられず、開口パターン１３の全域にわたって光強度が充分に低下していることがわかる。
図３０は、フォトマスク１１による光強度分布を０．０４から０．３７の間で１０等分して濃淡表示したものである。図３１は、図２６に対応する。図３０、図３１によれば、光強度０．０４以下であっても開口パターンの端部は分離されており、端部近辺におけるコントラストの改善が確認できる。図２７に示した開口パターン１３の配置方法によれば、ａ方向に延伸する開口パターン１３ｂが開口パターン１３ａの端部に近いときであっても、壁パターン３３の膜厚が減少しにくい。
なお、第２実施形態においてはＡｒＦエキシマレーザ（光源波長λは１９３ｎｍ）により露光している。距離Ｄ１５の最適値は露光条件による。本発明者の検討によれば、通常照明における複素コヒーレンス度の広がりは、Ｌ＊λ／（σ＊ＮＡ）と表せる（Ｌは係数）。複素コヒーレンス度は、光の干渉縞がどの程度遠くまで影響するかを意味する。ＮＡを下げたり、光源を小さくするほど影響範囲が大きくなる。図２５では、開口パターン１３ａ付近の光強度は４００ｎｍ程度の範囲までうねっている。クロスポール照明の場合、Ｌ＊λ／（σ＊ＮＡ）にσ＝σ２−σ１を代入する。Ｌは２程度である。Ｄ１２は２＊λ／（σ＊ＮＡ）となる。クロスポール照明を用いる場合、Ｄ１２≦２＊λ／（σ＊ＮＡ）のときに、開口パターン１３ａ周辺のコントラストの低下が顕著となる。図２７に示したフォトマスク１１であれば、距離Ｄ１５が小さいときでも充分なコントラストを確保しやすくなる。なお、第２実施形態における開口パターン１３ｂの溝幅ＹＷは１００ｎｍに限定されず、ａ方向の長さやｂ方向の長さは任意である。
［第３の実施形態］
第３の実施形態においては、第２領域１５に開口パターン１３ａと同様のｂ方向に伸びる開口パターンが配置される場合について説明する。
図３２は、第４の実施形態におけるフォトマスク１８１の平面図である。図２に示した拡大領域に対応している。フォトマスク１８１は、図示しないマスクブランクと遮光膜１８２の２層を有し、遮光膜１８２には複数の開口パターン１８３が形成される。
開口パターン１８３ａは、第１の実施形態における開口パターン１３ａと同様のパターン形状および寸法を有する。開口パターン１８３ａの端部は、ａ方向において凹凸状となるようにずらされている。突出部１７Ａの突出量ΔＳＡは、第１実施形態におけるΔＳと同一サイズである。
開口パターン１８３ａと向かい合うように複数の開口パターン１８３ｂが配置される。開口パターン１８３ｂの溝幅は開口パターン１８３のそれと同一である。また、開口パターン１８３ｂの端部も、ａ方向において凹凸状となるようにずらされている。突出部１７Ｂの突出量ΔＳＢは、ΔＳＡと同一である。開口パターン１８３ａと開口パターン１８３ｂの距離Ｄ１８は、たとえば、２００ｎｍである。
互いに向かい合う開口パターン１８３ａＡと開口パターン１８３ｂＡのうち、開口パターン１８３ａＡ（第１の開口パターン）が開口パターン１８３ｂＡ（第５の開口パターン）側に突出している。その隣りでは、互いに向かい合う開口パターン１８３ａＢと開口パターン１８３ｂＢのうち、開口パターン１８３ｂＢ（第６の開口パターン）が開口パターン１８３ａＢ（第２の開口パターン）側に突出している。このように、開口パターン１８３ａと、開口パターン１８３ｂは、それぞれの端部の凹凸が互い違いとなるように向かい合っている。
開口パターン１８３ａの透過光と開口パターン１８３ｂの透過光は互いに影響を与え合うが、図３２に示すように開口パターン１８３ａの端部を互い違いにずらし、開口パターン１８３ｂの端部も互い違いにずらすことで、配線溝以外での光強度を充分に低下させることができる。
［第４の実施形態］
第４の実施形態では、第３の実施形態に示した開口パターン１８３ａ、１８３ｂの突出部１７Ａ、１７Ｂを拡幅する。このような構成によれば、突出部１７を有しない開口パターン１８３ａＢや開口パターン１８３ｂＡ周辺のコントラストを更に高め、壁パターン３３の膜厚をいっそう維持しやすくなる。
図３３は、第４実施形態におけるフォトマスク１９１の平面図である。図２に示した拡大領域に対応している。フォトマスク１９１は、図示しないマスクブランクと遮光膜１９２の２層を有し、遮光膜１９２には複数の開口パターン１９３が形成される。
開口パターン１９３ａの突出部１８Ａの突出量ΔＳＡ、開口パターン１９３ｂの突出部１８Ｂの突出量ΔＳＢのサイズは第３の実施形態と同じである。開口パターン１９３ａおよび開口パターン１９３ｂの配置は、基本的には第３の実施形態の開口パターン１８３ａおよび開口パターン１８３ｂの配置と同じである。開口パターン１８３ａと開口パターン１８３ｂの距離Ｄ１８は、たとえば、２００ｎｍである。Ｄ１８が露光光の光源波長以下となるとき、本発明の効果がより顕在化する。
第４の実施形態においては、ｂ方向に突出している開口パターン１９３ａＡ、１９３ａＣ、１９３ｂＢの端部を拡幅している。以下、端部を拡幅される開口パターン１９３ａＣを中心として説明する。開口パターン１９３ａＣの先端部分のうち、ａ方向の拡幅量をΔＸ、ｂ方向の拡幅量をΔＹとする。隣り合う開口パターン１９３ａの先端が連結してしまわないように、ΔＸは溝幅以下に設定される。拡幅は、開口パターン１９３ａＣの上部に充分なスペースを確保できる場合に行うことが望ましい。
第４の実施形態においては、ΔＸ＝１０ｎｍ、ΔＹ＝４０ｎｍとしている。突出部１８ａのａ方向の幅は６０ｎｍ、ｂ方向の伸長量ΔＳＡは８０ｎｍである。端部の拡幅により、開口パターン１９３ａＣの端部近傍に形成される回折光がいっそう強められる。その結果、配線溝周辺のレジスト膜３１の膜厚を維持しやすくなる。
以上、第１から第４の実施形態に基づいて、フォトマスクとそれを利用した半導体装置について説明した。隣り合う開口パターン１３の端部の位置をずらすことにより、レジスト膜３１における壁パターン３３の膜厚を従来よりも維持しやすくなる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
１１，１２１，１８１，１９１，２０１ フォトマスク、１２，１２２，１８２，１９２，２０２ 遮光膜、１３，１８３，１９３，２０３ 開口パターン、１４ 第１領域、１５ 第２領域、１６ 第３領域、１７，１８ 突出部、２１ 照明開口絞り、２２ 照明部、３１，２１３ レジスト膜、３２，２１４ 開口パターン、３３，２５０ 壁パターン、７１，２１１ 半導体基板、７２，２１２ 層間絶縁膜、８２，２１５ 反射防止膜、１０１，２２１ 配線溝、１１１，２３１ 配線材料、１１１ａ，２３１ａ 窒化チタン、１１１ｂ，２３１ｂ 銅、２０４ 拡大領域、２１６ 接近領域、２１７ 拡大領域、２２２ 連結溝、２３２ ブリッジ、２４１ 拡大領域、ＸＤ 溝間隔、ＸＷ，ＹＷ 溝幅、Ｉ１，Ｉ２ 等高線。

Claims (17)

  1. マスクブランクと、
    マスクブランク上に形成される遮光膜と、を備え、
    前記遮光膜には、第１の方向に延伸する複数の開口パターンが配列され、第１の開口パターンの前記第１の方向における端部と前記第１の開口パターンに隣接する第２の開口パターンの前記第１の方向における端部は、前記第１の方向における位置が互いに異なることを特徴とするフォトマスク。
  2. 前記複数の開口パターンは、前記第１の方向と略直交する第２の方向に配列されることを特徴とする請求項１に記載のフォトマスク。
  3. 前記第１の開口パターンの前記端部と、前記第２の開口パターンを挟んで隣接する第３の開口パターンの前記第１の方向における端部は、前記第１の方向における位置が略一致することを特徴とする請求項１に記載のフォトマスク。
  4. 前記第１の開口パターンの前記第１の方向の長さと、前記第２の開口パターンの前記第１の方向の長さは略一致することを特徴とする請求項１に記載のフォトマスク。
  5. 前記第１の開口パターンの前記第１の方向の長さは、前記第２の開口パターンの前記第１の方向の長さよりも長いことを特徴とする請求項１に記載のフォトマスク。
  6. 前記第１の開口パターンと前記第２の開口パターンの間隔、前記第１の開口パターンの幅および前記第２の開口パターンの幅は互いに略一致することを特徴とする請求項１に記載のフォトマスク。
  7. 前記第１の開口パターンの端部と前記第２の開口パターンの端部の前記第１の方向におけるずれの大きさは、前記第１の開口パターンと前記第２の開口パターンとの間隔と前記第１の開口パターンの幅の平均値以上であることを特徴とする請求項１に記載のフォトマスク。
  8. 前記遮光膜において、前記第１の開口パターンおよび前記第２の開口パターンの端部には、更に、前記第２の方向に延伸する第４の開口パターンが配置されることを特徴とする請求項２に記載のフォトマスク。
  9. 前記遮光膜は、前記第１の開口パターンの前記第１の方向における延長線上に配置され前記第１の方向に延伸する第５の開口パターンと、前記第２の開口パターンの前記第１の方向における延長線上に配置され前記第１の方向に延伸する第６の開口パターンとを備え、前記第５の開口パターンの前記第１の方向における端部と前記第６の開口パターンの前記第１の方向における端部も前記第１の方向における位置が互いに異なることを特徴とする請求項１に記載のフォトマスク。
  10. 前記第１及び第５の開口パターンの前記端部の間隔は、前記第２及び第６の開口パターンの前記端部の間隔と等しいことを特徴とする請求項９に記載のフォトマスク。
  11. 前記第１の開口パターンは、前記第２の開口パターンよりも前記第１の方向に突出し、かつ、その突端部が拡幅されていることを特徴とする請求項１に記載のフォトマスク。
  12. 半導体基板と、
    前記半導体基板上に形成される絶縁膜と、を備え、
    前記絶縁膜には、第１の方向に延伸する複数の配線溝が配列され、第１の配線溝の前記第１の方向における端部と前記第１の配線溝に隣接する第２の配線溝の前記第１の方向における端部は、前記第１の方向における位置が互いに異なることを特徴とする半導体装置。
  13. 絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜の上にレジスト膜を形成するレジスト膜形成工程と、
    複数の開口パターンが形成された遮光膜を含むフォトマスクを介して前記レジスト膜を感光する感光工程と、
    前記レジスト膜から感光部分及び非感光部分のいずれか一方を除去することにより、前記レジスト膜に前記複数の開口パターンを形成するレジスト膜除去工程と、
    前記レジスト膜をマスクとして前記絶縁膜をエッチングすることにより、前記絶縁膜に前記複数の開口パターンに対応する配線溝を形成するエッチング工程と、を備え、
    前記遮光膜には、第１の方向に延伸する複数の開口パターンが配列され、第１の開口パターンの前記第１の方向における端部と前記第１の開口パターンに隣接する第２の開口パターンの前記第１の方向における端部は、前記第１の方向における位置が互いに異なることを特徴とする半導体装置の製造方法。
  14. 前記感光工程においては、斜入射照明法により前記フォトマスクから前記レジスト膜を感光することを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記遮光膜において、前記複数の開口パターンは、前記第１の方向と略直交する第２の方向に配列されることを特徴とする請求項１３に記載の半導体装置の製造方法。
  16. 前記遮光膜において、前記第１の開口パターンおよび前記第２の開口パターンの端部には、更に、前記第２の方向に延伸する第４の開口パターンが配置されることを特徴とする請求項１３に記載の半導体装置の製造方法。
  17. 前記絶縁膜に形成される溝に配線材料を埋設する配線工程、を更に備えることを特徴とする請求項１３に記載の半導体装置の製造方法。
JP2012124495A 2012-05-31 2012-05-31 フォトマスク、半導体装置および半導体装置の製造方法 Pending JP2013250399A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012124495A JP2013250399A (ja) 2012-05-31 2012-05-31 フォトマスク、半導体装置および半導体装置の製造方法
US13/899,826 US8994151B2 (en) 2012-05-31 2013-05-22 Semiconductor device having plural patterns extending in the same direction
US14/621,833 US9209245B2 (en) 2012-05-31 2015-02-13 Semiconductor device having plural patterns extending in the same direction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012124495A JP2013250399A (ja) 2012-05-31 2012-05-31 フォトマスク、半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013250399A true JP2013250399A (ja) 2013-12-12

Family

ID=49669221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012124495A Pending JP2013250399A (ja) 2012-05-31 2012-05-31 フォトマスク、半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8994151B2 (ja)
JP (1) JP2013250399A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168789A (ja) * 2016-03-18 2017-09-21 特定非営利活動法人ナノフォトニクス工学推進機構 平坦化方法及びシステム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018149015A (ja) * 2017-03-10 2018-09-27 コニカミノルタ株式会社 高アスペクト比構造物の製造方法、超音波プローブの製造方法、高アスペクト比構造物、および、ｘ線撮像装置
KR102545141B1 (ko) 2017-12-01 2023-06-20 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US12082512B2 (en) 2019-10-24 2024-09-03 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device
US20210126181A1 (en) * 2019-10-24 2021-04-29 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device, its manufacture and uses

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138719B2 (en) * 2002-08-29 2006-11-21 Micron Technology, Inc. Trench interconnect structure and formation method
JP4492735B2 (ja) * 2007-06-20 2010-06-30 株式会社デンソー 半導体装置及び半導体装置の製造方法
JP2009123878A (ja) 2007-11-14 2009-06-04 Toshiba Corp 半導体パターン形成方法
JP2009253249A (ja) * 2008-04-11 2009-10-29 Elpida Memory Inc 半導体装置、その製造方法、及び、データ処理システム
KR101409840B1 (ko) * 2008-06-04 2014-06-20 삼성전자주식회사 반도체 소자 및 그 제조방법
JP5550239B2 (ja) * 2009-01-26 2014-07-16 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR20110002707A (ko) * 2009-07-02 2011-01-10 주식회사 하이닉스반도체 반도체 장치의 퓨즈 및 그 제조방법
JP5487469B2 (ja) * 2010-03-29 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101787041B1 (ko) * 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
JP2013187339A (ja) * 2012-03-07 2013-09-19 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168789A (ja) * 2016-03-18 2017-09-21 特定非営利活動法人ナノフォトニクス工学推進機構 平坦化方法及びシステム

Also Published As

Publication number Publication date
US8994151B2 (en) 2015-03-31
US20150162402A1 (en) 2015-06-11
US20130320507A1 (en) 2013-12-05
US9209245B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
US6571384B2 (en) Method of forming fine patterns on semiconductor device
JP5696079B2 (ja) マスクおよび半導体装置の製造方法
US20080153299A1 (en) Semiconductor Device And Method For Forming A Pattern In The Same With Double Exposure Technology
JP2013250399A (ja) フォトマスク、半導体装置および半導体装置の製造方法
CN110021518B (zh) 自对准双重图案方法
CN109755107B (zh) 自对准双重图案方法
US10483202B2 (en) Semiconductor device having a wiring line with an end portion having rounded side surfaces and manufacturing method thereof
WO2021213032A1 (zh) 半导体标记及其形成方法
TWI726370B (zh) 具有縮減臨界尺寸的半導體元件及其製備方法
US8273522B2 (en) Exposure mask and method for manufacturing semiconductor device using the same
CN104216233A (zh) 曝光方法
US8197991B2 (en) Manufacturing method of a semiconductor device
JP4984703B2 (ja) 半導体装置の製造方法
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
TWI641100B (zh) 半導體元件的製作方法
CN113589638B (zh) 掩膜版版图和半导体结构
TWI573249B (zh) 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件
US9786556B2 (en) Semiconductor device and method of manufacturing the semiconductor device
CN109920761B (zh) 半导体元件的制作方法
KR0172799B1 (ko) 반도체 소자의 미세패턴 형성방법
CN118412293A (zh) 检测图案重叠的方法和使用其形成图案的方法
KR20090125942A (ko) 반도체 다이의 제조 방법
JP2013109289A (ja) マスク作成方法、及び半導体装置の製造方法
KR20080100682A (ko) 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법
KR20050002311A (ko) 반도체 소자의 금속배선 형성방법