JP2013243614A

JP2013243614A - Current source, current mirror type current source, grounded source amplifier, operational transconductance amplifier, operational amplifier, amplifier, reference voltage source, reference current source, sensor device, communication device and communication system

Info

Publication number: JP2013243614A
Application number: JP2012116989A
Authority: JP
Inventors: Masahiko Maruyama; 正彦丸山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2012-05-22
Filing date: 2012-05-22
Publication date: 2013-12-05

Abstract

PROBLEM TO BE SOLVED: To provide a current source that reduces noise without adding to a gate area and a bias current.SOLUTION: A current source 1 includes a transistor M1 and a transistor M2. A source terminal of the transistor M1 is connected to a drain terminal of the transistor M2, and a gate terminal of the transistor M1 is connected to a gate terminal of the transistor M2. The gate terminals of the transistors M1, M2 are configured to be fed with a constant voltage.

Description

本発明は、トランジスタで構成された電流源等に関し、特にＭＯＳトランジスタで構成された電流源等に関する。 The present invention relates to a current source composed of a transistor, and more particularly to a current source composed of a MOS transistor.

図２３に示すＭＯＳトランジスタＭ１０１では、熱雑音電流Ｐｔおよびフリッカ雑音電流Ｐｆが、主たる雑音源となる。これらの雑音電流は、表１のように示される。 In the MOS transistor M101 shown in FIG. 23, the thermal noise current Pt and the flicker noise current Pf are the main noise sources. These noise currents are shown in Table 1.

ここで、各数式の記号は、
ｋ_Ｂ : ボルツマン定数
Ｔ : 接合温度（Ｋｅｌｖｉｎ）
γ : ノイズ係数（典型値≒３／２）
Ｇｍ : ゲート−ドレイン間のトランスコンダクタンス
Ｋ_Ｆ : フリッカ雑音係数
Ｃｏｘ : ゲート膜容量
ｆ : 周波数（Ｈｚ）
Ｗ : ゲート幅
Ｌ : ゲート長
である。 Here, the symbol of each formula is
k _B : Boltzmann constant T: Junction temperature (Kelvin)
γ: Noise coefficient (typical value ≒ 3/2)
Gm: gate-drain transconductance K _F : flicker noise coefficient Cox: gate film capacitance f: frequency (Hz)
W: gate width L: gate length.

従って、１個のトランジスタＭ１０１のドレイン端子に流れる雑音電流は、式（１）のようになる。 Therefore, the noise current flowing through the drain terminal of one transistor M101 is as shown in Equation (1).

続いて、ソース接地アンプの雑音について説明する。図２４に示すソース接地アンプ１０１では、トランジスタＭ１０１とトランジスタＭ１０２とがカレントミラーを構成している。そのため、トランジスタＭ１０１の雑音電流もカレントミラーされて、トランジスタＭ１０２に、トランジスタＭ１０１の雑音電流と同一量の雑音電流が発生する。したがって、ソース接地アンプ１０１の出力ノードには、トランジスタＭ１０１・Ｍ１０２・Ｍ１０３の雑音電流の総和が観測される。ソース接地アンプ１０１の出力ノードで観測される雑音電流は、式（２）のようになる。 Next, the noise of the common source amplifier will be described. In the common source amplifier 101 shown in FIG. 24, the transistor M101 and the transistor M102 constitute a current mirror. Therefore, the noise current of the transistor M101 is also current mirrored, and the same amount of noise current as that of the transistor M101 is generated in the transistor M102. Therefore, the sum of noise currents of the transistors M101, M102, and M103 is observed at the output node of the common source amplifier 101. The noise current observed at the output node of the common-source amplifier 101 is as shown in Equation (2).

増幅器の雑音は、その増幅度に大きく依存するため、入力換算雑音で評価することが多い。式（２）の雑音電流を、トランジスタＭ１０３のトランスコンダクタンスＧｍＡで割ることで、ソース接地アンプ１０１の雑音電圧入力換算の雑音電圧を求めることができる。当該雑音電圧は、式（３）のようになる。 Since the noise of an amplifier largely depends on the amplification degree, it is often evaluated by input conversion noise. By dividing the noise current of Expression (2) by the transconductance GmA of the transistor M103, the noise voltage in terms of the noise voltage input of the common-source amplifier 101 can be obtained. The noise voltage is as shown in Equation (3).

一方、ＭＯＳトランジスタのトランスコンダクタンスＧｍは、下記の式（４）に示すドレイン−ソース間電流Ｉｄｓを、ゲート−ソース間電圧Ｖｇｓで微分することで、求めることができる。 On the other hand, the transconductance Gm of the MOS transistor can be obtained by differentiating the drain-source current Ids shown in the following formula (4) by the gate-source voltage Vgs.

すなわち、ＭＯＳトランジスタのトランスコンダクタンスＧｍは、式（５）のようになる。 That is, the transconductance Gm of the MOS transistor is as shown in Expression (5).

なお、Ｖｅｆｆ≡Ｖｇｓ−Ｖｔｈである。 Note that Veff≡Vgs−Vth.

式（５）を、式（３）に代入することで、図２４に示すソース接地アンプ１０１の入力換算雑音は、式（６）のようになる。 By substituting equation (5) into equation (3), the input equivalent noise of the common source amplifier 101 shown in FIG. 24 is expressed by equation (6).

したがって、式（６）の分母に含まれるバイアス電流（ドレイン−ソース間電流Ｉｄｓ）を増大させると、ソース接地アンプ１０１の入力換算雑音を減少させることができることがわかる。また、フリッカ雑音Ｐｆを減少させるためには、表１より、Ｐｆの分母に含まれるＷ＊Ｌ、すなわちゲート面積を増大させればよいことがわかる。これらの雑音低減のための必要条件は公知であり、例えば、非特許文献１に記載されている。 Therefore, it can be seen that increasing the bias current (drain-source current Ids) included in the denominator of Equation (6) can reduce the input equivalent noise of the common-source amplifier 101. In addition, it can be seen from Table 1 that W * L included in the denominator of Pf, that is, the gate area, should be increased in order to reduce the flicker noise Pf. These necessary conditions for noise reduction are known and described in Non-Patent Document 1, for example.

Behzad Razavi著、「アナログCMOS集積回路の設計基礎編」、丸善株式会社、2003年3月30日、p.276Behzad Razavi, “Basic Design of Analog CMOS Integrated Circuits”, Maruzen Co., Ltd., March 30, 2003, p.276

公知の方法で増幅回路の低雑音化を図るためには、バイアス電流の増大、あるいは、トランジスタのゲート面積の増大を伴うという問題がある。 In order to reduce the noise of the amplifier circuit by a known method, there is a problem that the bias current increases or the gate area of the transistor increases.

本発明は、上記の問題点を解決するためになされたもので、その目的は、ゲート面積およびバイアス電流を増大させることなく、雑音を低減できる電流源等を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a current source or the like that can reduce noise without increasing the gate area and the bias current.

上記の課題を解決するために、本発明に係る電流源は、第１のトランジスタと第２のトランジスタとを備え、第１のトランジスタのソース端子は、第２のトランジスタのドレイン端子に接続され、第１のトランジスタのゲート端子は、第２のトランジスタのゲート端子に接続され、第１および第２のトランジスタの各ゲート端子には、一定電圧が印加されるように構成されていることを特徴としている。 In order to solve the above problem, a current source according to the present invention includes a first transistor and a second transistor, and a source terminal of the first transistor is connected to a drain terminal of the second transistor, The gate terminal of the first transistor is connected to the gate terminal of the second transistor, and a constant voltage is applied to each gate terminal of the first and second transistors. Yes.

上記の構成によれば、第１のトランジスタのドレイン端子から定電流が出力される。ここで、第１のトランジスタが飽和領域で動作している状況下では、第２のトランジスタは線形領域で動作する。そのため、バイアス電流が等しい場合、第１のトランジスタが発生する雑音と第２のトランジスタが発生する雑音との和は、第１および第２のトランジスタのゲート面積の総和と等しいゲート面積を有する１個のトランジスタが発生する雑音よりも、１／２（γ−１）＊Ｐｔだけ小さくなる。サブミクロン化が進んだ現在のＭＯＳトランジスタではγ＞１となるので、本発明に係る電流源は、第１および第２のトランジスタのゲート面積の総和と等しいゲート面積を有する１個のトランジスタで構成される電流源よりも雑音が小さくなる。したがって、ゲート面積およびバイアス電流を増大させることなく、雑音を低減できる電流源を提供することができる。 According to the above configuration, a constant current is output from the drain terminal of the first transistor. Here, under the situation where the first transistor operates in the saturation region, the second transistor operates in the linear region. Therefore, when the bias currents are equal, the sum of the noise generated by the first transistor and the noise generated by the second transistor has one gate area equal to the sum of the gate areas of the first and second transistors. It becomes smaller by 1/2 (γ−1) * Pt than the noise generated by the transistors. Since γ> 1 in current MOS transistors that have become submicron, the current source according to the present invention is composed of one transistor having a gate area equal to the sum of the gate areas of the first and second transistors. Noise is smaller than the current source that is used. Therefore, it is possible to provide a current source capable of reducing noise without increasing the gate area and the bias current.

本発明に係るカレントミラー型電流源は、第１〜第４のトランジスタを備え、第１〜第４のトランジスタの各ゲート端子は、互いに接続され、第１のトランジスタのドレイン端子は、定電流源に接続され、第１のトランジスタのソース端子は、第２のトランジスタのドレイン端子に接続され、第３のトランジスタのソース端子は、第４のトランジスタのドレイン端子に接続されていることを特徴としている。 The current mirror type current source according to the present invention includes first to fourth transistors, gate terminals of the first to fourth transistors are connected to each other, and a drain terminal of the first transistor is a constant current source. The source terminal of the first transistor is connected to the drain terminal of the second transistor, and the source terminal of the third transistor is connected to the drain terminal of the fourth transistor. .

上記の構成によれば、第３のドレイン端子から定電流が出力される。ここで、第１のトランジスタは、ドレイン端子とゲート端子とがダイオード接続され、ゲート端子が第２のトランジスタのゲート端子と接続され、第１および第２のトランジスタの各ゲート端子には、第１のトランジスタのドレイン電圧が印加される。そのため、第１および第２のトランジスタの雑音は、上述した本発明に係る電流源の雑音と等しくなる。 According to the above configuration, a constant current is output from the third drain terminal. Here, in the first transistor, the drain terminal and the gate terminal are diode-connected, the gate terminal is connected to the gate terminal of the second transistor, and each gate terminal of the first and second transistors has a first terminal. The drain voltage of the transistor is applied. Therefore, the noise of the first and second transistors is equal to the noise of the current source according to the present invention described above.

また、第３のトランジスタのゲート端子と第４のトランジスタのゲート端子とが互いに接続され、第３および第４のトランジスタの各ゲート端子には、第１のトランジスタのドレイン電圧が印加される。そのため、第３のトランジスタが飽和領域で動作している状況下では、第４のトランジスタは線形領域で動作する。そのため、バイアス電流が等しい場合、第３および第４のトランジスタの雑音は、ゲート面積が第３および第４のトランジスタのゲート面積の総和と等しい１個のトランジスタの雑音よりも小さくなる。 The gate terminal of the third transistor and the gate terminal of the fourth transistor are connected to each other, and the drain voltage of the first transistor is applied to each gate terminal of the third and fourth transistors. For this reason, the fourth transistor operates in the linear region under the situation where the third transistor operates in the saturation region. Therefore, when the bias currents are equal, the noise of the third and fourth transistors is smaller than the noise of one transistor whose gate area is equal to the sum of the gate areas of the third and fourth transistors.

したがって、本発明に係るカレントミラー型電流源の雑音は、ゲート面積が第１および第２のトランジスタのゲート面積の総和と等しいトランジスタと、ゲート面積が第３および第４のトランジスタのゲート面積の総和と等しいトランジスタとの２個のトランジスタで構成されるカレントミラー型電流源の雑音よりも小さくなる。したがって、本発明に係るカレントミラー型電流源は、ゲート面積およびバイアス電流を増大させることなく、雑音を低減できる。 Therefore, the noise of the current mirror type current source according to the present invention is the sum of the gate areas of the transistors having the same gate area as the gate areas of the first and second transistors and the gate areas of the third and fourth transistors. It becomes smaller than the noise of a current mirror type current source composed of two transistors with equal transistors. Therefore, the current mirror type current source according to the present invention can reduce noise without increasing the gate area and the bias current.

本発明に係るカレントミラー型電流源では、第１のトランジスタのゲート面積と第２のトランジスタのゲート面積との比率は、第３のトランジスタのゲート面積と第４のトランジスタのゲート面積との比率に等しくてもよい。 In the current mirror type current source according to the present invention, the ratio of the gate area of the first transistor to the gate area of the second transistor is equal to the ratio of the gate area of the third transistor to the gate area of the fourth transistor. May be equal.

本発明に係るカレントミラー型電流源では、第１のトランジスタのゲート幅と第２のトランジスタのゲート幅との比率は、第３のトランジスタのゲート幅と第４のトランジスタのゲート幅との比率に等しくてもよい。 In the current mirror type current source according to the present invention, the ratio of the gate width of the first transistor to the gate width of the second transistor is equal to the ratio of the gate width of the third transistor to the gate width of the fourth transistor. May be equal.

本発明に係るソース接地アンプは、アンプトランジスタと、上記アンプトランジスタに接続されるカレントミラー型電流源とを備え、上記カレントミラー型電流源は、本発明に係るカレントミラー型電流源であることを特徴としている。 A grounded source amplifier according to the present invention includes an amplifier transistor and a current mirror type current source connected to the amplifier transistor, and the current mirror type current source is the current mirror type current source according to the present invention. It is a feature.

上記の構成によれば、カレントミラー型電流源はアンプトランジスタの能動負荷となる。さらに、本発明に係るカレントミラー型電流源は従来に比べ低雑音であるため、ソース接地アンプの雑音も、従来のカレントミラー型電流源を備えるソース接地アンプに比べ低減することができる。 According to the above configuration, the current mirror type current source becomes an active load of the amplifier transistor. Furthermore, since the current mirror type current source according to the present invention has lower noise than the conventional one, the noise of the common source amplifier can also be reduced compared to the conventional source grounded amplifier including the current mirror type current source.

本発明に係るソース接地アンプでは、上記アンプトランジスタのゲート端子に印加される電圧の絶対値は、該アンプトランジスタの閾値電圧の絶対値以下であることが好ましい。 In the common source amplifier according to the present invention, the absolute value of the voltage applied to the gate terminal of the amplifier transistor is preferably equal to or less than the absolute value of the threshold voltage of the amplifier transistor.

本発明に係るソース接地アンプは、アンプトランジスタと、上記アンプトランジスタに接続されるカレントミラー型電流源とを備え、上記アンプトランジスタのゲート端子に印加される電圧の絶対値は、該アンプトランジスタの閾値電圧の絶対値以下であることを特徴としている。 A grounded source amplifier according to the present invention includes an amplifier transistor and a current mirror type current source connected to the amplifier transistor, and an absolute value of a voltage applied to a gate terminal of the amplifier transistor is a threshold value of the amplifier transistor. It is characterized by being below the absolute value of voltage.

上記の構成によれば、アンプトランジスタは、弱反転モードで動作する。弱反転モードで動作するＭＯＳトランジスタは、強反転モードで動作するＭＯＳトランジスタよりも、トランスコンダクタンスが大きい。すなわち、バイアス電流を増大させることなく、トランスコンダクタンスを大きくすることができるので、ソース接地アンプの雑音を低減することができる。 According to the above configuration, the amplifier transistor operates in the weak inversion mode. A MOS transistor operating in the weak inversion mode has a larger transconductance than a MOS transistor operating in the strong inversion mode. That is, since the transconductance can be increased without increasing the bias current, the noise of the common source amplifier can be reduced.

本発明に係るオペレーショナルトランスコンダクタンスアンプは、差動対を構成する第１および第２の差動トランジスタと、第１および第２の差動トランジスタに接続されるカレントミラー型電流源とを備え、上記カレントミラー型電流源は、本発明に係るカレントミラー型電流源であることを特徴としている。 An operational transconductance amplifier according to the present invention includes first and second differential transistors constituting a differential pair, and a current mirror type current source connected to the first and second differential transistors, The current mirror type current source is a current mirror type current source according to the present invention.

上記の構成によれば、本発明に係るカレントミラー型電流源は従来に比べ低雑音であるため、オペレーショナルトランスコンダクタンスアンプの雑音も、従来のカレントミラー型電流源を備えるオペレーショナルトランスコンダクタンスアンプに比べ低減することができる。 According to the above configuration, since the current mirror type current source according to the present invention has lower noise than the conventional one, the noise of the operational transconductance amplifier is also reduced compared to the conventional transconductance amplifier including the current mirror type current source. can do.

本発明に係るオペレーショナルトランスコンダクタンスアンプでは、第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、
第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることが好ましい。 In the operational transconductance amplifier according to the present invention, the absolute value of the voltage applied to the gate terminal of the first differential transistor is less than or equal to the absolute value of the threshold voltage of the first differential transistor,
The absolute value of the voltage applied to the gate terminal of the second differential transistor is preferably less than or equal to the absolute value of the threshold voltage of the second differential transistor.

本発明に係るオペレーショナルトランスコンダクタンスアンプは、差動対を構成する第１および第２の差動トランジスタと、第１および第２の差動トランジスタに接続されるカレントミラー型電流源とを備え、第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることを特徴としている。 An operational transconductance amplifier according to the present invention includes first and second differential transistors constituting a differential pair, and a current mirror type current source connected to the first and second differential transistors, The absolute value of the voltage applied to the gate terminal of the first differential transistor is less than or equal to the absolute value of the threshold voltage of the first differential transistor, and the absolute value of the voltage applied to the gate terminal of the second differential transistor The value is less than or equal to the absolute value of the threshold voltage of the second differential transistor.

上記の構成によれば、第１および第２の差動トランジスタは、弱反転モードで動作する。弱反転モードで動作するＭＯＳトランジスタは、強反転モードで動作するＭＯＳトランジスタよりも、トランスコンダクタンスが大きい。すなわち、バイアス電流を増大させることなく、トランスコンダクタンスを大きくすることができるので、オペレーショナルトランスコンダクタンスアンプの雑音を低減することができる。 According to the above configuration, the first and second differential transistors operate in the weak inversion mode. A MOS transistor operating in the weak inversion mode has a larger transconductance than a MOS transistor operating in the strong inversion mode. That is, since the transconductance can be increased without increasing the bias current, the noise of the operational transconductance amplifier can be reduced.

本発明に係るオペアンプは、差動対を構成する第１および第２の差動トランジスタと、少なくとも１つのカレントミラー回路とを備え、上記カレントミラー回路の少なくとも１つは、カレントミラーを構成する各電流源として本発明に係る電流源を備えることを特徴としている。 An operational amplifier according to the present invention includes first and second differential transistors constituting a differential pair and at least one current mirror circuit, and at least one of the current mirror circuits includes each of the current mirrors. A current source according to the present invention is provided as a current source.

上記の構成によれば、本発明に係る電流源は従来に比べ低雑音であるため、オペアンプの雑音も、従来の電流源を備えるオペアンプに比べ低減することができる。 According to the above configuration, since the current source according to the present invention has lower noise than the conventional one, the noise of the operational amplifier can be reduced compared to the operational amplifier including the conventional current source.

本発明に係るオペアンプでは、第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることが好ましい。 In the operational amplifier according to the present invention, the absolute value of the voltage applied to the gate terminal of the first differential transistor is equal to or less than the absolute value of the threshold voltage of the first differential transistor, and the gate of the second differential transistor. The absolute value of the voltage applied to the terminal is preferably less than or equal to the absolute value of the threshold voltage of the second differential transistor.

本発明に係るオペアンプは、差動対を構成する第１および第２の差動トランジスタを備え、第１の差動トランジスタのゲート端子に印加される電圧の絶対値は、第１の差動トランジスタの閾値電圧の絶対値以下であり、第２の差動トランジスタのゲート端子に印加される電圧の絶対値は、第２の差動トランジスタの閾値電圧の絶対値以下であることを特徴としている。 An operational amplifier according to the present invention includes first and second differential transistors constituting a differential pair, and an absolute value of a voltage applied to a gate terminal of the first differential transistor is the first differential transistor. The absolute value of the voltage applied to the gate terminal of the second differential transistor is less than or equal to the absolute value of the threshold voltage of the second differential transistor.

上記の構成によれば、第１および第２の差動トランジスタは、弱反転モードで動作する。弱反転モードで動作するＭＯＳトランジスタは、強反転モードで動作するＭＯＳトランジスタよりも、トランスコンダクタンスが大きい。すなわち、バイアス電流を増大させることなく、トランスコンダクタンスを大きくすることができるので、オペアンプの雑音を低減することができる。 According to the above configuration, the first and second differential transistors operate in the weak inversion mode. A MOS transistor operating in the weak inversion mode has a larger transconductance than a MOS transistor operating in the strong inversion mode. That is, since the transconductance can be increased without increasing the bias current, the noise of the operational amplifier can be reduced.

本発明に係る増幅器は、本発明に係るソース接地アンプに負帰還を掛けたことを特徴としている。 The amplifier according to the present invention is characterized in that negative feedback is applied to the common-source amplifier according to the present invention.

上記の構成によれば、本発明に係るソース接地アンプは従来に比べ低雑音であるため、増幅器の雑音も、従来のソース接地アンプに負帰還を掛けた構成である増幅器に比べ低減することができる。 According to the above configuration, since the grounded source amplifier according to the present invention has lower noise than the conventional one, the noise of the amplifier can also be reduced compared to the amplifier having a configuration in which negative feedback is applied to the conventional source grounded amplifier. it can.

本発明に係る増幅器は、本発明に係るオペアンプに負帰還を掛けたことを特徴としている。 The amplifier according to the present invention is characterized in that negative feedback is applied to the operational amplifier according to the present invention.

上記の構成によれば、本発明に係るオペアンプは従来に比べ低雑音であるため、増幅器の雑音も、従来のオペアンプに負帰還を掛けた構成である増幅器に比べ低減することができる。 According to the above configuration, since the operational amplifier according to the present invention has lower noise than the conventional one, the noise of the amplifier can also be reduced compared to the amplifier having a configuration in which the conventional operational amplifier is multiplied by negative feedback.

本発明に係る参照電圧源は、互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、上記複数の電流源の各々は、本発明に係る電流源であることを特徴としている。 A reference voltage source according to the present invention includes a current mirror circuit having a plurality of current sources that are current mirrored to each other, and an operational amplifier that applies a voltage to each gate terminal of a transistor that constitutes the plurality of current sources. Each of the current sources is a current source according to the present invention.

上記の構成によれば、本発明に係る電流源は従来に比べ低雑音であるため、参照電圧源の雑音も、従来の電流源を備える参照電圧源に比べ低減することができる。 According to the above configuration, since the current source according to the present invention has lower noise than the conventional one, the noise of the reference voltage source can also be reduced compared to the reference voltage source including the conventional current source.

本発明に係る参照電圧源は、上記オペアンプとして本発明に係るオペアンプを備えることが好ましい。 The reference voltage source according to the present invention preferably includes the operational amplifier according to the present invention as the operational amplifier.

本発明に係る参照電圧源は、互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、上記オペアンプとして本発明に係るオペアンプを備えることを特徴としている。 A reference voltage source according to the present invention includes a current mirror circuit having a plurality of current sources that are current mirrored to each other, and an operational amplifier that applies a voltage to each gate terminal of a transistor that constitutes the plurality of current sources. It is characterized by providing the operational amplifier which concerns on this invention.

上記の構成によれば、本発明に係るオペアンプは従来に比べ低雑音であるため、参照電圧源の雑音も、従来のオペアンプを備えた参照電圧源に比べ低減することができる。 According to the above configuration, since the operational amplifier according to the present invention has lower noise than the conventional one, the noise of the reference voltage source can also be reduced compared to the reference voltage source including the conventional operational amplifier.

本発明に係る参照電流源は、互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、上記複数の電流源の各々は、本発明に係る電流源であることを特徴としている。 A reference current source according to the present invention includes a current mirror circuit having a plurality of current sources that are current mirrored to each other, and an operational amplifier that applies a voltage to each gate terminal of a transistor that constitutes the plurality of current sources. Each of the current sources is a current source according to the present invention.

上記の構成によれば、本発明に係る電流源は従来に比べ低雑音であるため、参照電流源の雑音も、従来の電流源を備える参照電流源に比べ低減することができる。 According to the above configuration, since the current source according to the present invention has lower noise than the conventional one, the noise of the reference current source can also be reduced compared to the reference current source including the conventional current source.

本発明に係る参照電流源は、上記オペアンプとして本発明に係るオペアンプを備えることが好ましい。 The reference current source according to the present invention preferably includes the operational amplifier according to the present invention as the operational amplifier.

本発明に係る参照電流源は、互いにカレントミラーされた複数の電流源を有するカレントミラー回路と、上記複数の電流源を構成するトランジスタの各ゲート端子に電圧を印加するオペアンプとを備え、上記オペアンプとして本発明に係るオペアンプを備えることを特徴としている。 A reference current source according to the present invention includes a current mirror circuit having a plurality of current sources that are current mirrored to each other, and an operational amplifier that applies a voltage to each gate terminal of a transistor that constitutes the plurality of current sources. It is characterized by providing the operational amplifier which concerns on this invention.

上記の構成によれば、本発明に係るオペアンプは従来に比べ低雑音であるため、参照電流源の雑音も、従来のオペアンプを備えた参照電流源に比べ低減することができる。 According to the above configuration, since the operational amplifier according to the present invention has lower noise than the conventional one, the noise of the reference current source can also be reduced compared to the reference current source including the conventional operational amplifier.

本発明に係るセンサー装置は、物理量を電気信号に変換するセンシングデバイスと、該電気信号を増幅する増幅器と、該増幅器によって増幅された上記電気信号を処理する信号処理回路とを備え、上記増幅器は、本発明に係る増幅器であることを特徴としている。 A sensor device according to the present invention includes a sensing device that converts a physical quantity into an electrical signal, an amplifier that amplifies the electrical signal, and a signal processing circuit that processes the electrical signal amplified by the amplifier. This is an amplifier according to the present invention.

上記の構成によれば、本発明に係る増幅器は従来に比べ低雑音であるため、本発明に係るセンサー装置は、従来の増幅器を備えたセンサー装置に比べ、高い精度で物理量を検知することができる。 According to the above configuration, since the amplifier according to the present invention has lower noise than the conventional one, the sensor device according to the present invention can detect the physical quantity with higher accuracy than the sensor device including the conventional amplifier. it can.

本発明に係る通信装置は、電波を受信して電気信号に変換する受信デバイスと、該電気信号を増幅する受信用増幅器と、該受信用増幅器によって増幅された上記電気信号を処理する信号処理回路とを備え、上記受信用増幅器は、請求項１４または１５に記載の増幅器であることを特徴としている。 A communication apparatus according to the present invention includes a receiving device that receives radio waves and converts the electric signal into an electric signal, a receiving amplifier that amplifies the electric signal, and a signal processing circuit that processes the electric signal amplified by the receiving amplifier. The receiving amplifier is an amplifier according to claim 14 or 15.

上記の構成によれば、本発明に係る増幅器は従来に比べ低雑音であるため、本発明に係る通信装置は、従来の増幅器を受信用増幅器として備えた通信装置に比べ、良好に信号の受信を行うことが可能となる。 According to the above configuration, since the amplifier according to the present invention has lower noise than the conventional one, the communication apparatus according to the present invention can receive signals better than the communication apparatus having the conventional amplifier as a receiving amplifier. Can be performed.

本発明に係る通信装置は、電気信号を出力する信号処理回路と、該電気信号を増幅する送信用増幅器と、該送信用増幅器によって増幅された上記電気信号を電波に変換して送信する送信デバイスとを備え、上記送信用増幅器は、本発明に係る増幅器であることを特徴としている。 A communication apparatus according to the present invention includes a signal processing circuit that outputs an electrical signal, a transmission amplifier that amplifies the electrical signal, and a transmission device that converts the electrical signal amplified by the transmission amplifier into a radio wave and transmits the radio wave. The transmission amplifier is an amplifier according to the present invention.

上記の構成によれば、本発明に係る増幅器は従来に比べ低雑音であるため、本発明に係る通信装置は、従来の増幅器を送信用増幅器として備えた通信装置に比べ、良好に信号の送信を行うことが可能となる。 According to the above configuration, since the amplifier according to the present invention has lower noise than the conventional one, the communication apparatus according to the present invention can transmit signals better than the communication apparatus having the conventional amplifier as a transmission amplifier. Can be performed.

本発明に係る通信装置は、電波を受信して電気信号に変換する受信デバイスと、該電気信号を増幅する受信用増幅器と、該受信用増幅器によって増幅された上記電気信号を処理する信号処理回路と、該信号処理回路から出力された電気信号を増幅する送信用増幅器と、該送信用増幅器によって増幅された上記電気信号を電波に変換して送信する送信デバイスとを備え、上記受信用増幅器および上記送信用増幅器の少なくとも一方は、本発明に係る増幅器であることを特徴としている。 A communication apparatus according to the present invention includes a receiving device that receives radio waves and converts the electric signal into an electric signal, a receiving amplifier that amplifies the electric signal, and a signal processing circuit that processes the electric signal amplified by the receiving amplifier. A transmission amplifier that amplifies the electrical signal output from the signal processing circuit, and a transmission device that converts the electrical signal amplified by the transmission amplifier into a radio wave and transmits the radio signal, and the reception amplifier and At least one of the transmission amplifiers is an amplifier according to the present invention.

上記の構成によれば、本発明に係る増幅器は従来に比べ低雑音であるため、本発明に係る通信装置は、従来の増幅器を受信用増幅器または送信用増幅器として備えた通信装置に比べ、良好に信号の送受信を行うことが可能となる。 According to the above configuration, since the amplifier according to the present invention has lower noise than the conventional one, the communication apparatus according to the present invention is better than the communication apparatus provided with the conventional amplifier as a reception amplifier or a transmission amplifier. It is possible to transmit and receive signals.

本発明に係る通信システムは、通信路を介して互いに通信可能な複数の通信装置を備え、該複数の通信装置の少なくともいずれかは、本発明に係る通信装置であることを特徴としている。 A communication system according to the present invention includes a plurality of communication devices that can communicate with each other via a communication path, and at least one of the plurality of communication devices is a communication device according to the present invention.

上記の構成によれば、通信状態の良好な通信システムを構築することができる。 According to said structure, a communication system with a favorable communication state can be constructed | assembled.

以上のように、本発明に係る電流源は、第１のトランジスタと第２のトランジスタとを備え、第１のトランジスタのソース端子は、第２のトランジスタのドレイン端子に接続され、第１のトランジスタのゲート端子は、第２のトランジスタのゲート端子に接続され、第１および第２のトランジスタの各ゲート端子には、一定電圧が印加されるように構成されているので、ゲート面積およびバイアス電流を増大させることなく、雑音を低減できるという効果を奏する。 As described above, the current source according to the present invention includes the first transistor and the second transistor, the source terminal of the first transistor is connected to the drain terminal of the second transistor, and the first transistor The gate terminal of the second transistor is connected to the gate terminal of the second transistor, and a constant voltage is applied to each gate terminal of the first and second transistors. There is an effect that noise can be reduced without increasing.

本発明の第１の実施形態に係る電流源の構成を示す回路図である。It is a circuit diagram showing the composition of the current source concerning a 1st embodiment of the present invention. 本発明の第１の実施形態に係るカレントミラー型電流源の構成を示す回路図である。1 is a circuit diagram showing a configuration of a current mirror type current source according to a first embodiment of the present invention. 従来のカレントミラー型電流源の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional current mirror type current source. 本発明の第１の実施形態に係るカレントミラー型電流源の雑音電流、および従来のカレントミラー型電流源の雑音電流のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the noise current of the current mirror type current source which concerns on the 1st Embodiment of this invention, and the noise current of the conventional current mirror type current source. 本発明の第２の実施形態に係るソース接地アンプの構成を示す回路図である。It is a circuit diagram which shows the structure of the common source amplifier which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係るソース接地アンプの入力換算雑音、および従来のソース接地アンプの入力換算雑音のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the input conversion noise of the common source amplifier which concerns on the 2nd Embodiment of this invention, and the input conversion noise of the conventional source common amplifier. 本発明の第３の実施形態に係るＯＴＡの構成を示す回路図である。It is a circuit diagram which shows the structure of OTA which concerns on the 3rd Embodiment of this invention. 従来のＯＴＡの構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional OTA. 本発明の第４の実施形態に係るＯＰＡＭＰの構成を示す回路図である。It is a circuit diagram which shows the structure of OPAMP which concerns on the 4th Embodiment of this invention. 従来のＯＰＡＭＰの構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional OPAMP. 本発明の第４の実施形態に係るＯＰＡＭＰの入力換算雑音、および従来のＯＰＡＭＰの入力換算雑音のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the input conversion noise of OPAMP which concerns on the 4th Embodiment of this invention, and the input conversion noise of the conventional OPAMP. 本発明の第５の実施形態に係る増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the amplifier which concerns on the 5th Embodiment of this invention. 従来の増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional amplifier. （ａ）は、本発明の第５の実施形態に係る増幅器の出力波形を示しており、（ｂ）は、従来の増幅器の出力波形を示している。(A) has shown the output waveform of the amplifier which concerns on the 5th Embodiment of this invention, (b) has shown the output waveform of the conventional amplifier. 本発明の第６の実施形態に係る増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the amplifier which concerns on the 6th Embodiment of this invention. 従来の増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional amplifier. （ａ）は、本発明の第６の実施形態に係る増幅器の出力波形を示しており、（ｂ）は、従来の増幅器の出力波形を示している。(A) has shown the output waveform of the amplifier which concerns on the 6th Embodiment of this invention, (b) has shown the output waveform of the conventional amplifier. 本発明の第７の実施形態に係る参照電圧／参照電流発生回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the reference voltage / reference current generation circuit which concerns on the 7th Embodiment of this invention. 従来の参照電圧／参照電流発生回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional reference voltage / reference current generation circuit. 本発明の第７の実施形態に係る参照電圧／参照電流発生回路の雑音、および従来の参照電圧／参照電流発生回路の雑音のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the noise of the reference voltage / reference current generation circuit which concerns on the 7th Embodiment of this invention, and the noise of the conventional reference voltage / reference current generation circuit. 本発明の第８の実施形態に係るセンサー装置の構成を示すブロック図である。It is a block diagram which shows the structure of the sensor apparatus which concerns on the 8th Embodiment of this invention. 本発明の第９の実施形態に係る通信システムの構成を示すブロック図である。It is a block diagram which shows the structure of the communication system which concerns on the 9th Embodiment of this invention. １個のトランジスタから構成される従来の電流源を示す回路図である。It is a circuit diagram which shows the conventional current source comprised from one transistor. 従来のソース接地アンプの構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional source grounding amplifier.

以下、発明を実施するための最良の形態を、図面を参照して説明する。なお、以下に説明する図面および後述する内容は、本発明の好適な実施形態を説明しようとするものであって、本発明を実施し得る唯一の形態を表すものではない。 The best mode for carrying out the invention will be described below with reference to the drawings. It should be noted that the drawings described below and the contents to be described later are intended to describe preferred embodiments of the present invention and do not represent the only modes in which the present invention can be implemented.

〔実施形態１〕
本発明の第１の実施形態について図１〜図４に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係る電流源およびカレントミラー型電流源の一形態について説明する。 Embodiment 1
The following describes the first embodiment of the present invention with reference to FIGS. In this embodiment, one mode of a current source and a current mirror type current source according to the present invention will be described.

（電流源１の構成）
図１は、本実施形態に係る電流源１の構成を示す回路図である。電流源１は、トランジスタＭ１（第１のトランジスタ）およびトランジスタＭ２（第２のトランジスタ）を備えている。トランジスタＭ１・Ｍ２は、ともにＮＭＯＳトランジスタである。トランジスタＭ１のソース端子は、トランジスタＭ２のドレイン端子に接続され、トランジスタＭ１のゲート端子は、トランジスタＭ２のゲート端子に接続されている。トランジスタＭ１・Ｍ２の各ゲート端子には、一定の電圧Ｖｇｓが印加される。これにより、トランジスタＭ２のドレイン端子から定電流が出力される。 (Configuration of current source 1)
FIG. 1 is a circuit diagram showing a configuration of a current source 1 according to the present embodiment. The current source 1 includes a transistor M1 (first transistor) and a transistor M2 (second transistor). The transistors M1 and M2 are both NMOS transistors. The source terminal of the transistor M1 is connected to the drain terminal of the transistor M2, and the gate terminal of the transistor M1 is connected to the gate terminal of the transistor M2. A constant voltage Vgs is applied to each gate terminal of the transistors M1 and M2. Thereby, a constant current is output from the drain terminal of the transistor M2.

ここで、各トランジスタＭ１・Ｍ２は、ゲート面積が、図２３に示すトランジスタＭ１０１のゲート面積の１／２となっている。すなわち、トランジスタＭ１・Ｍ２の各ゲート面積の合計は、トランジスタＭ１０１のゲート面積と等しい。 Here, the gate area of each of the transistors M1 and M2 is ½ of the gate area of the transistor M101 shown in FIG. That is, the sum of the gate areas of the transistors M1 and M2 is equal to the gate area of the transistor M101.

さらに、トランジスタＭ１・Ｍ２で構成される電流源１の雑音は、図２３に示すトランジスタＭ１０１の雑音よりも小さくなる。以下、その原理を説明する。 Furthermore, the noise of the current source 1 composed of the transistors M1 and M2 is smaller than the noise of the transistor M101 shown in FIG. The principle will be described below.

（雑音低減の説明）
トランジスタＭ１に雑音電流が流れると、トランジスタＭ１のソース電位が上昇する。一方、トランジスタＭ１のゲート端子に印加される電圧Ｖｇｓは一定であるため、トランジスタＭ１のゲート−ソース間電圧Ｖｇｓが低下する。この結果、トランジスタＭ１に流れる電流が減少し、雑音が抑制される。すなわち、雑音を抑制する相殺電流が発生する。 (Description of noise reduction)
When a noise current flows through the transistor M1, the source potential of the transistor M1 rises. On the other hand, since the voltage Vgs applied to the gate terminal of the transistor M1 is constant, the gate-source voltage Vgs of the transistor M1 decreases. As a result, the current flowing through the transistor M1 is reduced and noise is suppressed. That is, a canceling current that suppresses noise is generated.

電流源１において、トランジスタＭ２は、トランジスタＭ１が飽和領域で動作している状況下では、線形領域（非飽和領域）で動作する。その理由を説明する。トランジスタのゲート端子に印加される電圧をＶｇｓとすると、トランジスタが線形領域で動作するためには、
条件（Ａ）｜Ｖｇｓ｜＞｜Ｖｔｈ｜、および、
条件（Ｂ）｜Ｖｇｄ｜＞｜Ｖｔｈ｜
を同時に満たすことである。図１において、トランジスタＭ１が飽和領域で動作しているならば、式（７）が成立する。 In the current source 1, the transistor M2 operates in the linear region (non-saturated region) under the situation where the transistor M1 operates in the saturated region. The reason will be explained. When the voltage applied to the gate terminal of the transistor is Vgs, in order for the transistor to operate in the linear region,
Condition (A) | Vgs |> | Vth |, and
Condition (B) | Vgd |> | Vth |
Is to satisfy simultaneously. In FIG. 1, if the transistor M1 operates in the saturation region, Expression (7) is established.

ここで、Ｖｇｓ１は、トランジスタＭ１のゲート−ソース間電圧、Ｖｄｓ２は、トランジスタＭ２のドレイン−ソース間電圧である。よって、トランジスタＭ２は、条件（Ａ）を満たす。 Here, Vgs1 is a gate-source voltage of the transistor M1, and Vds2 is a drain-source voltage of the transistor M2. Therefore, the transistor M2 satisfies the condition (A).

また、トランジスタＭ２のゲート−ドレイン間電圧Ｖｇｄは、式（８）のようになる。 Further, the gate-drain voltage Vgd of the transistor M2 is expressed by the following equation (8).

したがって、トランジスタＭ２は、条件（Ｂ）を満たす。 Therefore, the transistor M2 satisfies the condition (B).

このように、トランジスタＭ１が飽和領域で動作している状況下では、トランジスタＭ２は、必ず条件（Ａ）・（Ｂ）を同時に満たしており、線形領域で動作する。 Thus, under the situation where the transistor M1 operates in the saturation region, the transistor M2 always satisfies the conditions (A) and (B) at the same time, and operates in the linear region.

線形領域で動作するＭＯＳトランジスタでは、Ｖｄｓ≪Ｖｅｆｆならば、ドレイン−ソース間電流は、式（９）のようになる。 In a MOS transistor operating in the linear region, if Vds << Veff, the drain-source current is as shown in Equation (9).

ドレイン−ソース間の抵抗値Ｒｏｎは、Ｒｏｎ＝Ｖｄｓ／Ｉｄｓであるから、線形領域で動作するＭＯＳトランジスタの熱雑音は、式（１０）のようになる。 Since the resistance value Ron between the drain and the source is Ron = Vds / Ids, the thermal noise of the MOS transistor operating in the linear region is expressed by Equation (10).

ここで、トランジスタＭ２のゲート面積は、図２３に示すトランジスタＭ１０１のゲート面積の１／２であるため、β値も１／２となる。したがって、トランジスタＭ２の雑音は、式（１１）のようになる。 Here, since the gate area of the transistor M2 is ½ of the gate area of the transistor M101 illustrated in FIG. 23, the β value is also halved. Therefore, the noise of the transistor M2 is as shown in Equation (11).

同様に、トランジスタＭ１のゲート面積も、図２３に示すトランジスタＭ１０１のゲート面積の１／２であるため、β値も１／２となる。したがって、トランジスタＭ１の雑音は、式（１２）のようになる。 Similarly, the gate area of the transistor M1 is also ½ of the gate area of the transistor M101 illustrated in FIG. 23, and thus the β value is also ½. Therefore, the noise of the transistor M1 is as shown in Expression (12).

よって、本実施形態に係る電流源１の雑音は、式（１３）のようになる。 Therefore, the noise of the current source 1 according to the present embodiment is expressed by Equation (13).

一方、図２３に示すトランジスタＭ１０１の雑音は、〔背景技術〕で説明したように、式（１）のようになる。 On the other hand, the noise of the transistor M101 shown in FIG. 23 is expressed by Equation (1) as described in [Background Art].

よって、式（１３）と式（１）の比較から、トランジスタＭ１０１の雑音から電流源１の雑音を差し引いた値は、１／２（γ−１）＊Ｐｔとなる。ここで、ノイズ係数γの値の理論導出は、現時点で研究途上であるが、実測では１．１〜７．９となる（Reza Navid et.al.、「A Circuit-Based Noise Parameter Extraction Technique for MOSFETs」、IEEE JSSC、2005年3月、p.726-735、Fig.1）。すなわち、γ＞１となるので、電流源１の雑音は、図２３に示すトランジスタＭ１０１の雑音よりも小さくなることがわかる。 Therefore, from the comparison between Expression (13) and Expression (1), the value obtained by subtracting the noise of the current source 1 from the noise of the transistor M101 is ½ (γ−1) * Pt. Here, the theoretical derivation of the value of the noise coefficient γ is currently under study, but it is 1.1 to 7.9 in actual measurement (Reza Navid et.al., “A Circuit-Based Noise Parameter Extraction Technique for MOSFETs ", IEEE JSSC, March 2005, p.726-735, Fig.1). That is, since γ> 1, it can be seen that the noise of the current source 1 is smaller than the noise of the transistor M101 shown in FIG.

なお、１９８０年代に主流であった、１ｕｍを超えるチャネル長のＭＯＳトランジスタでは、γ＝２／３（≒０．６７）が典型値として使われてきた。一方、１９９０年代以降に主流となっている、チャネル長が１ｕｍ以下のサブミクロン・プロセスで製造されたＭＯＳトランジスタでは、ノイズ係数γの値は増大する傾向にあり、上記のように、１．１〜７．９とする報告がある。本発明では、サブミクロン・プロセスで製造されるＭＯＳトランジスタへの適用を鑑み、以下の説明において、数式上の比較のために用いるノイズ係数γの典型値は、γ＝３／２（＝１．５）としている。 Note that γ = 2/3 (≈0.67) has been used as a typical value in a MOS transistor having a channel length exceeding 1 μm, which was mainstream in the 1980s. On the other hand, in a MOS transistor manufactured by a submicron process having a channel length of 1 μm or less, which has been the mainstream since the 1990s, the value of the noise coefficient γ tends to increase. There is a report of ~ 7.9. In the present invention, in view of the application to a MOS transistor manufactured by a submicron process, in the following description, the typical value of the noise coefficient γ used for the mathematical comparison is γ = 3/2 (= 1. 5).

（まとめ）
以上のように、図１に示す電流源１の雑音は、図２３に示すトランジスタＭ１０１で構成される電流源の雑音よりも小さくなる。ここで、電流源１を構成するために、ＭＯＳトランジスタが２個必要であるが、１個のＭＯＳトランジスタで電流源を構成する場合と同じゲート面積であるため、ゲート面積は増大しない。また、バイアス電流（Ｉｄｓ）を増大させる必要もない。したがって、ゲート面積およびバイアス電流を増大させることなく、雑音を低減できる。 (Summary)
As described above, the noise of the current source 1 shown in FIG. 1 is smaller than the noise of the current source constituted by the transistor M101 shown in FIG. Here, two MOS transistors are required to configure the current source 1, but the gate area does not increase because the gate area is the same as that in the case where the current source is configured by one MOS transistor. Further, there is no need to increase the bias current (Ids). Therefore, noise can be reduced without increasing the gate area and bias current.

（カレントミラー型電流源２の構成）
続いて、カレントミラー型電流源の実施形態について説明する。 (Configuration of current mirror type current source 2)
Subsequently, an embodiment of a current mirror type current source will be described.

図２は、本実施形態に係るカレントミラー型電流源２の構成を示す回路図である。カレントミラー型電流源２は、４個のトランジスタＭ１〜Ｍ４（第１〜第４トランジスタ）を備えている。トランジスタＭ１〜Ｍ４は、いずれもＮＭＯＳトランジスタである。トランジスタＭ１〜Ｍ４の各ゲート端子は、互いに接続されているとともに、トランジスタＭ１のドレイン端子に接続されている。トランジスタＭ１のドレイン端子は、バイアス電流Ｉｄｓを流す定電流源に接続されている。トランジスタＭ１のソース端子は、トランジスタＭ２のドレイン端子に接続され、トランジスタＭ３のソース端子は、トランジスタＭ４のドレイン端子に接続されている。これにより、トランジスタＭ３のドレイン端子から定電流が出力される。 FIG. 2 is a circuit diagram showing a configuration of the current mirror type current source 2 according to the present embodiment. The current mirror type current source 2 includes four transistors M1 to M4 (first to fourth transistors). The transistors M1 to M4 are all NMOS transistors. The gate terminals of the transistors M1 to M4 are connected to each other and to the drain terminal of the transistor M1. The drain terminal of the transistor M1 is connected to a constant current source that supplies a bias current Ids. The source terminal of the transistor M1 is connected to the drain terminal of the transistor M2, and the source terminal of the transistor M3 is connected to the drain terminal of the transistor M4. Thereby, a constant current is output from the drain terminal of the transistor M3.

ここで、トランジスタＭ１のゲート幅Ｗと、トランジスタＭ２のゲート幅Ｗとの比率、および、トランジスタＭ３のゲート幅Ｗと、トランジスタＭ４のゲート幅Ｗとの比率は、ともにｘ：ｙである。ｘおよびｙは、ｘ＋ｙ＝１を満たす任意の正の数値である。すなわち、トランジスタＭ１のゲート面積とトランジスタＭ２のゲート面積との比率は、トランジスタＭ３のゲート面積とトランジスタＭ４のゲート面積との比率に等しい。 Here, the ratio between the gate width W of the transistor M1 and the gate width W of the transistor M2, and the ratio between the gate width W of the transistor M3 and the gate width W of the transistor M4 are both x: y. x and y are arbitrary positive numerical values satisfying x + y = 1. That is, the ratio of the gate area of the transistor M1 and the gate area of the transistor M2 is equal to the ratio of the gate area of the transistor M3 and the gate area of the transistor M4.

また、トランジスタＭ１・Ｍ２の各ゲート面積の総和と、トランジスタＭ３・Ｍ４の各ゲート面積の総和との比率は、Ｎ：Ｍである。ＮおよびＭは、任意の正の数値である。 The ratio of the sum of the gate areas of the transistors M1 and M2 to the sum of the gate areas of the transistors M3 and M4 is N: M. N and M are arbitrary positive numerical values.

（従来構成との比較）
続いて、従来のカレントミラー型電流源について説明する。 (Comparison with conventional configuration)
Next, a conventional current mirror type current source will be described.

図３は、従来のカレントミラー型電流源１０２の構成を示す回路図である。カレントミラー型電流源１０２は、２個のトランジスタＭ１０１・Ｍ１０２を備えている。トランジスタＭ１０１・Ｍ１０２の各ゲート端子は互いに接続されているとともに、トランジスタＭ１０１のドレイン端子に接続されている。トランジスタＭ１０１のドレイン端子は、バイアス電流Ｉｄｓを流す定電流源に接続されている。これにより、トランジスタＭ１０２のドレイン端子から定電流が出力される。 FIG. 3 is a circuit diagram showing a configuration of a conventional current mirror type current source 102. The current mirror type current source 102 includes two transistors M101 and M102. The gate terminals of the transistors M101 and M102 are connected to each other and to the drain terminal of the transistor M101. The drain terminal of the transistor M101 is connected to a constant current source that supplies a bias current Ids. Thereby, a constant current is output from the drain terminal of the transistor M102.

トランジスタＭ１０１のゲート面積は、カレントミラー型電流源２のトランジスタＭ１・Ｍ２の各ゲート面積の総和と等しい。トランジスタＭ１０２のゲート面積は、カレントミラー型電流源２のトランジスタＭ３・Ｍ４の各ゲート面積の総和と等しい。したがって、トランジスタＭ１０１のゲート面積とトランジスタＭ１０２のゲート面積との比率は、Ｎ：Ｍである。 The gate area of the transistor M101 is equal to the sum of the gate areas of the transistors M1 and M2 of the current mirror type current source 2. The gate area of the transistor M102 is equal to the sum of the gate areas of the transistors M3 and M4 of the current mirror type current source 2. Therefore, the ratio of the gate area of the transistor M101 to the gate area of the transistor M102 is N: M.

カレントミラー型電流源２とカレントミラー型電流源１０２とを比較すると、カレントミラー型電流源２のトランジスタＭ３のドレイン端子に流れる電流、および、カレントミラー型電流源１０２のトランジスタＭ１０２のドレイン端子に流れる電流は、互いに等しく、ともにＩｄｓ＊（１＋Ｍ／Ｎ）である。また、カレントミラー型電流源２を構成する全トランジスタのゲート面積、および、カレントミラー型電流源１０２を構成する全トランジスタのゲート面積も、互いに等しく、ともにＬ＊（Ｎ＊Ｗ＋Ｍ＊Ｗ）である。 When the current mirror type current source 2 and the current mirror type current source 102 are compared, the current flowing through the drain terminal of the transistor M3 of the current mirror type current source 2 and the current flowing through the drain terminal of the transistor M102 of the current mirror type current source 102 are compared. The currents are equal to each other and both are Ids * (1 + M / N). Further, the gate area of all the transistors constituting the current mirror type current source 2 and the gate area of all the transistors constituting the current mirror type current source 102 are also equal to each other, and both are L * (N * W + M * W). .

このように、カレントミラー型電流源２およびカレントミラー型電流源１０２は、出力電流およびゲート面積の総和が互いに等しい。一方、カレントミラー型電流源２の雑音は、カレントミラー型電流源１０２の雑音よりも小さくなる。以下、その原理を説明する。 Thus, the current mirror type current source 2 and the current mirror type current source 102 have the same sum of output current and gate area. On the other hand, the noise of the current mirror type current source 2 is smaller than the noise of the current mirror type current source 102. The principle will be described below.

（雑音低減の説明）
雑音計算の簡略化のため、ｘ＝ｙ＝１／２、Ｎ＝Ｍ＝１とする。従来のカレントミラー型電流源１０２では、トランジスタＭ１０１の雑音がカレントミラーされるため、トランジスタＭ１０２にもトランジスタＭ１０１の雑音と同じ雑音が発生する。そのため、カレントミラー型電流源１０２の雑音は、式（１４）のようになる。 (Description of noise reduction)
For simplification of noise calculation, x = y = 1/2 and N = M = 1. In the conventional current mirror type current source 102, since the noise of the transistor M101 is current mirrored, the same noise as the noise of the transistor M101 is generated in the transistor M102. For this reason, the noise of the current mirror type current source 102 is expressed by Expression (14).

一方、本実施形態に係るカレントミラー型電流源２では、トランジスタＭ２は、図１に示すトランジスタＭ２と接続関係が等しいため、線形領域で動作する。同様に、トランジスタＭ４も、線形領域で動作する。また、トランジスタＭ２・Ｍ４のゲート面積は、トランジスタＭ１０１・Ｍ１０２のゲート面積の１／２であることから、線形領域で動作するトランジスタＭ２・Ｍ４の雑音は、式（１５）のようになる。 On the other hand, in the current mirror type current source 2 according to the present embodiment, the transistor M2 operates in a linear region because the connection relationship is the same as that of the transistor M2 shown in FIG. Similarly, transistor M4 operates in the linear region. Further, since the gate areas of the transistors M2 and M4 are ½ of the gate areas of the transistors M101 and M102, the noise of the transistors M2 and M4 operating in the linear region is expressed by Expression (15).

また、トランジスタＭ１・Ｍ３のゲート面積も、トランジスタＭ１０１・Ｍ１０２のゲート面積の１／２であることから、飽和領域で動作するトランジスタＭ１・Ｍ３の雑音は、式（１６）のようになる。 Further, since the gate areas of the transistors M1 and M3 are also ½ of the gate areas of the transistors M101 and M102, the noise of the transistors M1 and M3 operating in the saturation region is expressed by Expression (16).

カレントミラー型電流源２の雑音は、トランジスタＭ１〜Ｍ４の各雑音の合計であるため、式（１７）のようになる。 Since the noise of the current mirror type current source 2 is the sum of the noises of the transistors M1 to M4, the equation (17) is obtained.

よって、式（１４）と式（１７）の比較から、カレントミラー型電流源１０２の雑音からカレントミラー型電流源２の雑音を差し引いた値は、（γ−１）＊Ｐｔとなる。既に述べたように、サブミクロン・プロセスで製造されるＭＯＳトランジスタでは、γ＞１であるため、カレントミラー型電流源２の雑音は、従来のカレントミラー型電流源１０２の雑音よりも小さくなることが分かる。 Therefore, a value obtained by subtracting the noise of the current mirror type current source 2 from the noise of the current mirror type current source 102 from the comparison of the expressions (14) and (17) is (γ−1) * Pt. As already described, in the MOS transistor manufactured by the submicron process, since γ> 1, the noise of the current mirror type current source 2 is smaller than the noise of the conventional current mirror type current source 102. I understand.

また、図４は、ｘ＝ｙ＝１／２、Ｎ＝Ｍ＝１である場合の、本実施形態に係るカレントミラー型電流源２の雑音電流、および従来のカレントミラー型電流源１０２の雑音電流のシミュレーション結果を示すグラフである。 FIG. 4 shows the noise current of the current mirror type current source 2 according to the present embodiment and the noise of the conventional current mirror type current source 102 when x = y = 1/2 and N = M = 1. It is a graph which shows the simulation result of an electric current.

以上のように、本実施形態に係るカレントミラー型電流源２は、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。 As described above, the current mirror type current source 2 according to the present embodiment can reduce noise without increasing the gate area and the bias current.

〔実施形態２〕
本発明の第２の実施形態について図５〜図６に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係る増幅器（ソース接地アンプ）の一形態について説明する。 [Embodiment 2]
The following describes the second embodiment of the present invention with reference to FIGS. In the present embodiment, an embodiment of an amplifier (source grounded amplifier) according to the present invention will be described.

（ソース接地アンプ３の構成）
図５は、本実施形態に係るソース接地アンプ３の構成を示す回路図である。ソース接地アンプ３は、トランジスタＭ１〜Ｍ５を備えている。トランジスタＭ５は、ＰＭＯＳトランジスタであり、特許請求の範囲に記載のアンプトランジスタに相当する。トランジスタＭ５のドレイン端子は、トランジスタＭ４のドレイン端子に接続されている。トランジスタＭ１〜Ｍ４は、図２に示すカレントミラー型電流源２を構成しており、トランジスタＭ５の能動負荷となる。トランジスタＭ５のゲート端子が、ソース接地アンプ３の入力端子となり、トランジスタＭ５のドレイン端子とトランジスタＭ４のドレイン端子との接続点が、ソース接地アンプ３の出力ノードとなる。 (Configuration of source grounding amplifier 3)
FIG. 5 is a circuit diagram showing a configuration of the common source amplifier 3 according to the present embodiment. The common source amplifier 3 includes transistors M1 to M5. The transistor M5 is a PMOS transistor and corresponds to the amplifier transistor described in the claims. The drain terminal of the transistor M5 is connected to the drain terminal of the transistor M4. The transistors M1 to M4 constitute the current mirror type current source 2 shown in FIG. 2, and become an active load of the transistor M5. The gate terminal of the transistor M5 serves as the input terminal of the common source amplifier 3, and the connection point between the drain terminal of the transistor M5 and the drain terminal of the transistor M4 serves as the output node of the common source amplifier 3.

また、トランジスタＭ５のゲート端子には、電圧Ｖｇｓが印加される。電圧Ｖｇｓの絶対値は、トランジスタＭ５の閾値電圧Ｖｔｈの絶対値以下である。そのため、トランジスタＭ５は、弱反転モードで動作する。 The voltage Vgs is applied to the gate terminal of the transistor M5. The absolute value of the voltage Vgs is less than or equal to the absolute value of the threshold voltage Vth of the transistor M5. Therefore, the transistor M5 operates in the weak inversion mode.

（従来構成との比較）
ソース接地アンプ３を、図２４に示す従来のソース接地アンプ１０１と比較すると、ソース接地アンプ３のカレントミラー型電流源２を構成するトランジスタＭ１〜Ｍ４のゲート面積の総和は、ソース接地アンプ１０１のカレントミラー型電流源を構成するトランジスタＭ１０１・Ｍ１０２のゲート面積の総和と等しい。また、ソース接地アンプ３のトランジスタＭ５のサイズは、ソース接地アンプ１０１のトランジスタＭ１０３のサイズと同一である。一方、トランジスタＭ５と異なり、トランジスタＭ１０３のゲート端子に印加される電圧Ｖｇｓの絶対値は、トランジスタＭ１０３の閾値電圧Ｖｔｈの絶対値よりも大きい。すなわち、トランジスタＭ１０３は、強反転モードで動作する。 (Comparison with conventional configuration)
When the source grounded amplifier 3 is compared with the conventional source grounded amplifier 101 shown in FIG. 24, the total gate area of the transistors M1 to M4 constituting the current mirror type current source 2 of the source grounded amplifier 3 is This is equal to the total gate area of the transistors M101 and M102 constituting the current mirror type current source. The size of the transistor M5 of the common source amplifier 3 is the same as the size of the transistor M103 of the common source amplifier 101. On the other hand, unlike the transistor M5, the absolute value of the voltage Vgs applied to the gate terminal of the transistor M103 is larger than the absolute value of the threshold voltage Vth of the transistor M103. That is, the transistor M103 operates in the strong inversion mode.

したがって、ソース接地アンプ３およびソース接地アンプ１０１は、ゲート面積の総和が互いに等しい。一方、ソース接地アンプ３の雑音は、ソース接地アンプ１０１の雑音よりも小さくなる。以下、その原理を説明する。 Therefore, the source grounded amplifier 3 and the source grounded amplifier 101 have the same total gate area. On the other hand, the noise of the common source amplifier 3 is smaller than the noise of the common source amplifier 101. The principle will be described below.

（雑音低減の説明）
雑音計算の簡略化のため、トランジスタＭ１のゲート幅Ｗと、トランジスタＭ２のゲート幅Ｗとが等しく、トランジスタＭ３のゲート幅Ｗと、トランジスタＭ４のゲート幅Ｗとが等しいとする（ｘ＝ｙ＝１／２）。また、トランジスタＭ１・Ｍ２の各ゲート面積の総和と、トランジスタＭ３・Ｍ４の各ゲート面積の総和との比率、および、トランジスタＭ１０１のゲート面積とトランジスタＭ１０２のゲート面積との比率を、ともに１：１とする（Ｎ＝Ｍ＝１）。 (Description of noise reduction)
To simplify the noise calculation, it is assumed that the gate width W of the transistor M1 is equal to the gate width W of the transistor M2, and the gate width W of the transistor M3 is equal to the gate width W of the transistor M4 (x = y = 1/2). The ratio of the sum of the gate areas of the transistors M1 and M2 to the sum of the gate areas of the transistors M3 and M4 and the ratio of the gate area of the transistor M101 and the gate area of the transistor M102 are both 1: 1. (N = M = 1).

従来のソース接地アンプ１０１では、出力ノードにおける雑音電流の総和は、式（１８）のようになる。 In the conventional source grounded amplifier 101, the total sum of noise currents at the output node is expressed by equation (18).

ソース接地アンプ１０１の入力換算雑音は、トランジスタＭ１０３のトランスコンダクタンスで割ることにより得られる。上述のように、トランジスタＭ１０３のゲート端子に印加される電圧Ｖｇｓの絶対値は、閾値電圧Ｖｔｈの絶対値よりも大きいので、トランジスタＭ１０３は強反転モードで動作する。ここで、強反転モードのＭＯＳトランジスタのトランスコンダクタンスＧｍは、強反転領域のドレイン−ソース間電流（式（４））をゲート−ソース間電圧Ｖｇｓで微分することで算出され、式（５）のようになる。 The input equivalent noise of the common source amplifier 101 is obtained by dividing by the transconductance of the transistor M103. As described above, since the absolute value of the voltage Vgs applied to the gate terminal of the transistor M103 is larger than the absolute value of the threshold voltage Vth, the transistor M103 operates in the strong inversion mode. Here, the transconductance Gm of the MOS transistor in the strong inversion mode is calculated by differentiating the drain-source current (formula (4)) in the strong inversion region with the gate-source voltage Vgs. It becomes like this.

したがって、ソース接地アンプ１０１の入力換算雑音は、式（１９）のようになる。 Therefore, the input conversion noise of the common source amplifier 101 is as shown in Expression (19).

一方、本実施形態に係るソース接地アンプ３では、出力ノードにおける雑音電流の総和は、式（２０）のようになる。 On the other hand, in the common source amplifier 3 according to the present embodiment, the total sum of noise currents at the output node is expressed by Expression (20).

ソース接地アンプ３の入力換算雑音は、トランジスタＭ５のトランスコンダクタンスで割ることにより得られる。上述のように、トランジスタＭ５のゲート端子に印加される電圧Ｖｇｓの絶対値は、閾値電圧Ｖｔｈの絶対値以下であるので、トランジスタＭ１０３は弱反転モードで動作する。ここで、弱反転モードのＭＯＳトランジスタのトランスコンダクタンスＧｍは、式（２１）に示される弱反転領域のドレイン−ソース間電流をゲート−ソース間電圧Ｖｇｓで微分することで算出され、式（２２）のようになる。 The input equivalent noise of the common source amplifier 3 is obtained by dividing by the transconductance of the transistor M5. As described above, since the absolute value of the voltage Vgs applied to the gate terminal of the transistor M5 is less than or equal to the absolute value of the threshold voltage Vth, the transistor M103 operates in the weak inversion mode. Here, the transconductance Gm of the MOS transistor in the weak inversion mode is calculated by differentiating the drain-source current in the weak inversion region shown in Expression (21) by the gate-source voltage Vgs, and Expression (22) become that way.

ここで、
ｑ：素電荷量
ｎ：弱反転係数パラメータ（典型値：ｎ＝１．６）
である。 here,
q: Elementary charge amount n: Weak inversion coefficient parameter (typical value: n = 1.6)
It is.

したがって、ソース接地アンプ３の入力換算雑音は、式（２３）のようになる。 Therefore, the input conversion noise of the common source amplifier 3 is as shown in Expression (23).

式（１９）、（２２）より、ソース接地アンプ３・１０１の各入力換算雑音は、以下のように比較できる。 From the equations (19) and (22), the input conversion noises of the common source amplifier 3 and 101 can be compared as follows.

ソース接地アンプ３・１０１の熱雑音係数およびフリッカ雑音計数を、表２のように定義する。 The thermal noise coefficient and flicker noise count of the common source amplifier 3 and 101 are defined as shown in Table 2.

したがって、ソース接地アンプ３・１０１の入力換算雑音式は、表３のようになる。 Accordingly, the input conversion noise equation of the common source amplifier 3 and 101 is as shown in Table 3.

バイアス電流Ｉｄｓが一定の場合、雑音係数が小さいほど、雑音が抑制される。そこで、ソース接地アンプ３・１０１の各々の雑音係数を、ＭＯＳトランジスタのパラメータの典型値（Ｔ＝３００Ｋｅｌｖｉｎ、γ＝３／２、Ｖｅｆｆ＝０．２Ｖ、ｎ＝１．６）を入れて比較すると、表４のようになる。 When the bias current Ids is constant, the noise is suppressed as the noise coefficient is smaller. Therefore, when comparing the noise coefficients of the common source amplifiers 3 and 101 with the typical values of the parameters of the MOS transistor (T = 300 Kevin, γ = 3/2, Veff = 0.2 V, n = 1.6), Table 4 shows.

表４から、ソース接地アンプ３の雑音係数は、ソース接地アンプ１０１の雑音係数よりも小さいことがわかる。したがって、ソース接地アンプ３の雑音は、ソース接地アンプ１０１の雑音よりも小さくなる。 From Table 4, it can be seen that the noise coefficient of the common source amplifier 3 is smaller than the noise coefficient of the common source amplifier 101. Therefore, the noise of the common source amplifier 3 is smaller than the noise of the common source amplifier 101.

また、図６は、ｘ＝ｙ＝１／２、Ｎ＝Ｍ＝１である場合の、本実施形態に係るソース接地アンプ３の入力換算雑音、および従来のソース接地アンプ１０１の入力換算雑音のシミュレーション結果を示すグラフである。 FIG. 6 shows the input equivalent noise of the common source amplifier 3 according to the present embodiment and the equivalent input noise of the conventional common source amplifier 101 when x = y = 1/2 and N = M = 1. It is a graph which shows a simulation result.

（まとめ）
以上のように、本実施形態に係るソース接地アンプ３は、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。 (Summary)
As described above, the common source amplifier 3 according to the present embodiment can reduce noise without increasing the gate area and the bias current.

言い換えると、本実施形態では、カレントミラー型電流源を図２に示す構成とすることに加え、アンプトランジスタ（トランジスタＭ５）のトランスコンダクタンスＧｍを大きくすることで、さらなる雑音低減を達成している。従来の技術では、トランスコンダクタンスＧｍを増大させるために、バイアス電流Ｉｄｓを増大させていた。これに対し、本実施形態では、アンプトランジスタを弱反転モードにバイアスすることで、バイアス電流Ｉｄｓを増大させることなく、トランスコンダクタンスＧｍを大きくしている。 In other words, in this embodiment, in addition to the current mirror type current source having the configuration shown in FIG. 2, the noise reduction is further achieved by increasing the transconductance Gm of the amplifier transistor (transistor M5). In the conventional technique, the bias current Ids is increased in order to increase the transconductance Gm. In contrast, in the present embodiment, the transconductance Gm is increased without increasing the bias current Ids by biasing the amplifier transistor to the weak inversion mode.

上述の式（５）、（２２）から、ＭＯＳトランジスタの強反転モードおよび弱反転モードにおけるトランスコンダクタンスＧｍは、表５のようになる。 From the above equations (5) and (22), the transconductance Gm in the strong inversion mode and the weak inversion mode of the MOS transistor is as shown in Table 5.

ここで、ＭＯＳトランジスタのパラメータの典型値を入れた場合、強反転モードのトランスコンダクタンスＧｍは、１０＊Ｉｄｓとなるのに対し、弱反転モードのトランスコンダクタンスＧｍは、２５＊Ｉｄｓとなる。すなわち、弱反転モードでは、強反転モードと同じバイアス電流Ｉｄｓにおいて、トランスコンダクタンスＧｍが約２．５倍となる。そこで、本実施形態では、アンプトランジスタを弱反転モードにバイアスするために、アンプトランジスタのゲート端子に印加する電圧Ｖｇｓの絶対値が、アンプトランジスタの閾値電圧Ｖｔｈの絶対値以下となるように設定している。これにより、バイアス電流Ｉｄｓを増大させることなく、トランスコンダクタンスＧｍを増大させ、入力換算雑音を低減することが可能となる。 Here, when the typical values of the parameters of the MOS transistor are entered, the transconductance Gm in the strong inversion mode is 10 * Ids, whereas the transconductance Gm in the weak inversion mode is 25 * Ids. That is, in the weak inversion mode, the transconductance Gm is about 2.5 times at the same bias current Ids as in the strong inversion mode. Therefore, in this embodiment, in order to bias the amplifier transistor to the weak inversion mode, the absolute value of the voltage Vgs applied to the gate terminal of the amplifier transistor is set to be equal to or less than the absolute value of the threshold voltage Vth of the amplifier transistor. ing. As a result, the transconductance Gm can be increased and the input conversion noise can be reduced without increasing the bias current Ids.

なお、ソース接地アンプ３において、トランジスタＭ５を強反転モードで動作させた場合であっても、カレントミラー型電流源２の雑音が、２つのトランジスタで構成される従来のカレントミラー型電流源の雑音よりも小さいため、ソース接地アンプ３の雑音は、従来のソース接地アンプ１０１の雑音よりも小さくなる。また、ソース接地アンプ３において、カレントミラー型電流源２を従来のカレントミラー型電流源に置き換えた場合であっても、トランジスタＭ５を弱反転モードで動作させることにより、ソース接地アンプ３の雑音を従来よりも抑えることができる。 In the common source amplifier 3, even when the transistor M5 is operated in the strong inversion mode, the noise of the current mirror type current source 2 is the noise of the conventional current mirror type current source constituted by two transistors. Therefore, the noise of the common source amplifier 3 is smaller than the noise of the conventional common source amplifier 101. Further, even when the current mirror type current source 2 is replaced with a conventional current mirror type current source in the common source amplifier 3, the noise of the common source amplifier 3 is reduced by operating the transistor M5 in the weak inversion mode. It can be suppressed more than before.

〔実施形態３〕
本発明の第３の実施形態について図７〜図８に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係る増幅器を適用したオペレーショナルトランスコンダクタンスアンプ（ＯｐｅｒａｔｉｏｎａｌＴｒａｎｓｃｏｎｄｕｃｔａｎｃｅＡｍｐｌｉｆｉｅｒ、以下「ＯＴＡ」）の一形態について説明する。 [Embodiment 3]
The third embodiment of the present invention will be described below with reference to FIGS. In the present embodiment, an embodiment of an operational transconductance amplifier (hereinafter referred to as “OTA”) to which the amplifier according to the present invention is applied will be described.

（ＯＴＡ４の構成）
図７は、本実施形態に係るＯＴＡ４の構成を示す回路図である。ＯＴＡ４は、トランジスタＭ１〜Ｍ６を備えている。トランジスタＭ５・Ｍ６は、ＰＭＯＳトランジスタであり、ＯＴＡ４の差動対を構成している。トランジスタＭ５・Ｍ６はそれぞれ、特許請求の範囲に記載の第１および第２の差動トランジスタに相当する。トランジスタＭ５のドレイン端子は、トランジスタＭ４のドレイン端子に接続され、トランジスタＭ５のソース端子は、定電流源に接続されている。同様に、トランジスタＭ６のドレイン端子は、トランジスタＭ１のドレイン端子に接続され、トランジスタＭ６のソース端子は、定電流源に接続されている。トランジスタＭ１〜Ｍ４は、図２に示すカレントミラー型電流源２を構成しており、差動対の能動負荷となる。トランジスタＭ５・Ｍ６の各ゲート端子が、ＯＴＡ４の差動入力端子となり、トランジスタＭ５のドレイン端子とトランジスタＭ４のドレイン端子との接続点が、ＯＴＡ４の出力ノードとなる。 (Configuration of OTA4)
FIG. 7 is a circuit diagram showing a configuration of the OTA 4 according to the present embodiment. The OTA 4 includes transistors M1 to M6. The transistors M5 and M6 are PMOS transistors and constitute a differential pair of OTA4. The transistors M5 and M6 respectively correspond to the first and second differential transistors described in the claims. The drain terminal of the transistor M5 is connected to the drain terminal of the transistor M4, and the source terminal of the transistor M5 is connected to a constant current source. Similarly, the drain terminal of the transistor M6 is connected to the drain terminal of the transistor M1, and the source terminal of the transistor M6 is connected to a constant current source. The transistors M1 to M4 constitute the current mirror type current source 2 shown in FIG. 2, and serve as an active load for the differential pair. The gate terminals of the transistors M5 and M6 are differential input terminals of the OTA4, and the connection point between the drain terminal of the transistor M5 and the drain terminal of the transistor M4 is an output node of the OTA4.

また、トランジスタＭ５・Ｍ６の各ゲート端子には、電圧Ｖｇｓが印加される。電圧Ｖｇｓの絶対値は、それぞれトランジスタＭ５・Ｍ６の閾値電圧Ｖｔｈの絶対値以下である。そのため、トランジスタＭ５・Ｍ６は、弱反転モードで動作する。 The voltage Vgs is applied to each gate terminal of the transistors M5 and M6. The absolute value of the voltage Vgs is less than or equal to the absolute value of the threshold voltage Vth of the transistors M5 and M6. Therefore, the transistors M5 and M6 operate in the weak inversion mode.

（従来構成との比較）
図８は、従来のＯＴＡ１０４の構成を示す回路図である。ＯＴＡ１０４は、トランジスタＭ１０１〜１０４を備えている。トランジスタＭ１０３・Ｍ１０４は、ＰＭＯＳトランジスタであり、ＯＴＡ１０４の差動対を構成している。トランジスタＭ１０３のドレイン端子は、トランジスタＭ１０２のドレイン端子に接続され、トランジスタＭ１０３のソース端子は、定電流源に接続されている。同様に、トランジスタＭ１０４のドレイン端子は、トランジスタＭ１０１のドレイン端子に接続され、トランジスタＭ１０４のソース端子は、定電流源に接続されている。トランジスタＭ１０１・Ｍ１０２は、図３に示す従来のカレントミラー型電流源１０２を構成しており、差動対の能動負荷となる。トランジスタＭ１０３・Ｍ１０４の各ゲート端子が、ＯＴＡ１０４の差動入力端子となり、トランジスタＭ１０３のドレイン端子とトランジスタＭ１０２のドレイン端子との接続点が、ＯＴＡ１０４の出力ノードとなる。 (Comparison with conventional configuration)
FIG. 8 is a circuit diagram showing a configuration of a conventional OTA 104. The OTA 104 includes transistors M101 to M104. The transistors M103 and M104 are PMOS transistors and constitute a differential pair of the OTA104. The drain terminal of the transistor M103 is connected to the drain terminal of the transistor M102, and the source terminal of the transistor M103 is connected to a constant current source. Similarly, the drain terminal of the transistor M104 is connected to the drain terminal of the transistor M101, and the source terminal of the transistor M104 is connected to a constant current source. The transistors M101 and M102 constitute the conventional current mirror type current source 102 shown in FIG. 3, and serve as an active load for the differential pair. The gate terminals of the transistors M103 and M104 serve as differential input terminals of the OTA 104, and the connection point between the drain terminal of the transistor M103 and the drain terminal of the transistor M102 serves as an output node of the OTA 104.

本実施形態に係るＯＴＡ４と従来のＯＴＡ１０４とを比較すると、トランジスタＭ１０３・Ｍ１０４のサイズは、ＯＴＡ４のトランジスタＭ５・Ｍ６のサイズと同一である。そのため、ＯＴＡ４を構成するトランジスタＭ１〜Ｍ６のゲート面積の総和は、ＯＴＡ１０４を構成するトランジスタＭ１０１〜Ｍ１０４のゲート面積の総和と等しい。また、トランジスタＭ５・Ｍ６に流される電流値は、トランジスタＭ１０３・Ｍ１０４に流される電流値と等しい。 When comparing the OTA 4 according to the present embodiment with the conventional OTA 104, the sizes of the transistors M103 and M104 are the same as the sizes of the transistors M5 and M6 of the OTA4. Therefore, the sum of the gate areas of the transistors M1 to M6 constituting the OTA4 is equal to the sum of the gate areas of the transistors M101 to M104 constituting the OTA104. Further, the current value that flows through the transistors M5 and M6 is equal to the current value that flows through the transistors M103 and M104.

一方、トランジスタＭ１０３・Ｍ１０４のゲート端子に印加される電圧Ｖｇｓの絶対値は、トランジスタＭ１０３・Ｍ１０４の閾値電圧Ｖｔｈの絶対値よりも大きい。すなわち、トランジスタＭ１０３・Ｍ１０４は、強反転モードで動作する。 On the other hand, the absolute value of the voltage Vgs applied to the gate terminals of the transistors M103 and M104 is larger than the absolute value of the threshold voltage Vth of the transistors M103 and M104. That is, the transistors M103 and M104 operate in the strong inversion mode.

以上のように、ＯＴＡ４およびＯＴＡ１０４は、ゲート面積の総和およびバイアス電流が互いに等しい。ここで、トランジスタＭ１のゲート幅Ｗと、トランジスタＭ２のゲート幅Ｗとが等しく、トランジスタＭ３のゲート幅Ｗと、トランジスタＭ４のゲート幅Ｗとが等しいとする（ｘ＝ｙ＝１／２）。また、トランジスタＭ１・Ｍ２の各ゲート面積の総和と、トランジスタＭ３・Ｍ４の各ゲート面積の総和との比率、および、トランジスタＭ１０１のゲート面積とトランジスタＭ１０２のゲート面積との比率を、ともに１：１とする（Ｎ＝Ｍ＝１）。 As described above, OTA4 and OTA104 have the same total gate area and bias current. Here, it is assumed that the gate width W of the transistor M1 is equal to the gate width W of the transistor M2, and the gate width W of the transistor M3 is equal to the gate width W of the transistor M4 (x = y = 1/2). The ratio of the sum of the gate areas of the transistors M1 and M2 to the sum of the gate areas of the transistors M3 and M4 and the ratio of the gate area of the transistor M101 and the gate area of the transistor M102 are both 1: 1. (N = M = 1).

この場合、本実施形態に係るＯＴＡ４のトランジスタＭ１〜Ｍ５の構成は、図５に示すソース接地アンプ３と同一であるため、ＯＴＡ４の入力換算雑音は、ソース接地アンプ３の入力換算雑音と等しくなる。そのため、ＯＴＡ４の入力換算雑音は、式（２３）のようになる。 In this case, since the configurations of the transistors M1 to M5 of the OTA 4 according to the present embodiment are the same as those of the common source amplifier 3 shown in FIG. 5, the input equivalent noise of the OTA 4 becomes equal to the input equivalent noise of the common source amplifier 3. . Therefore, the input conversion noise of OTA4 is as shown in Equation (23).

一方、従来のＯＴＡ１０４のトランジスタＭ１０１〜Ｍ１０３の構成は、図２４に示すソース接地アンプ１０１と同一であるため、ＯＴＡ１０４の入力換算雑音は、ソース接地アンプ１０１の入力換算雑音と等しくなる。そのため、ＯＴＡ１０４の入力換算雑音は、式（１９）のようになる。 On the other hand, the configuration of the transistors M101 to M103 of the conventional OTA 104 is the same as that of the common source amplifier 101 shown in FIG. 24, and therefore the input equivalent noise of the OTA 104 is equal to the input equivalent noise of the common source amplifier 101. Therefore, the input conversion noise of the OTA 104 is as shown in Expression (19).

式（１９）および（２３）から、本実施形態に係るＯＴＡ４は、従来のＯＴＡ１０４と比較して、ゲート面積およびバイアス電流を増大させることなく入力換算雑音を低減できる。 From the equations (19) and (23), the OTA 4 according to the present embodiment can reduce the input conversion noise without increasing the gate area and the bias current as compared with the conventional OTA 104.

なお、ＯＴＡ４において、トランジスタＭ５・Ｍ６を強反転モードで動作させた場合であっても、カレントミラー型電流源２の雑音が、２つのトランジスタで構成される従来のカレントミラー型電流源の雑音よりも小さいため、ＯＴＡ４の雑音は、従来のＯＴＡ１０４の雑音よりも小さくなる。また、ＯＴＡ４において、カレントミラー型電流源２を従来のカレントミラー型電流源に置き換えた場合であっても、トランジスタＭ５・Ｍ６を弱反転モードで動作させることにより、ＯＴＡ４の雑音を従来よりも抑えることができる。 In the OTA 4, even when the transistors M5 and M6 are operated in the strong inversion mode, the noise of the current mirror type current source 2 is higher than the noise of the conventional current mirror type current source including two transistors. Therefore, the noise of OTA4 is smaller than the noise of the conventional OTA104. Further, in OTA4, even when the current mirror type current source 2 is replaced with a conventional current mirror type current source, the noise of OTA4 is suppressed more than before by operating the transistors M5 and M6 in the weak inversion mode. be able to.

〔実施形態４〕
本発明の第４の実施形態について図９〜図１１に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係るオペアンプ（ＯｐｅｒａｔｉｏｎａｌＡｍｐｌｉｆｉｅｒ、以下「ＯＰＡＭＰ」）の一形態について説明する。 [Embodiment 4]
The following describes the fourth embodiment of the present invention with reference to FIGS. In the present embodiment, one mode of an operational amplifier (hereinafter referred to as “OPAMP”) according to the present invention will be described.

（ＯＰＡＭＰ５の構成）
図９は、本実施形態に係るＯＰＡＭＰ５の構成を示す回路図である。ＯＰＡＭＰ５は、トランジスタＭ１１〜Ｍ６４を備えている。トランジスタＭ１１〜Ｍ３９は、ＮＭＯＳトランジスタであり、トランジスタＭ４０〜Ｍ６４は、ＰＭＯＳトランジスタである。また、トランジスタＭ１１〜Ｍ２０、Ｍ４０〜Ｍ４３は、ＯＰＡＭＰ５のバイアス部を構成しており、トランジスタＭ２１〜Ｍ３９、Ｍ４３〜Ｍ６４は、ＯＰＡＭＰ５のオペアンプ部を構成している。 (Configuration of OPAMP5)
FIG. 9 is a circuit diagram showing a configuration of the OPAMP 5 according to the present embodiment. OPAMP5 includes transistors M11 to M64. The transistors M11 to M39 are NMOS transistors, and the transistors M40 to M64 are PMOS transistors. The transistors M11 to M20 and M40 to M43 constitute a bias unit of OPAMP5, and the transistors M21 to M39 and M43 to M64 constitute an operational amplifier unit of OPAMP5.

これらのトランジスタのうち、トランジスタＭ１１・Ｍ１２・Ｍ１５・Ｍ１８・Ｍ２５・Ｍ２８・Ｍ３１・Ｍ３４で構成される第１のトランジスタ群、トランジスタＭ１３・Ｍ１４・Ｍ１６・Ｍ１７・Ｍ１９・Ｍ２０・Ｍ２１〜２４・Ｍ２６・Ｍ２７・Ｍ２９・Ｍ３０・Ｍ３２・Ｍ３３・Ｍ３５・Ｍ３６で構成される第２のトランジスタ群、トランジスタＭ３７・Ｍ３８で構成される第３のトランジスタ群、トランジスタＭ４０・Ｍ４３・Ｍ４６・Ｍ４９・Ｍ５６・Ｍ５９・Ｍ６３で構成される第４のトランジスタ群、トランジスタＭ４１・Ｍ４２・Ｍ４４・Ｍ４５・Ｍ４７・Ｍ４８・Ｍ６１・Ｍ６２で構成される第５のトランジスタ群、トランジスタＭ５４・Ｍ５５・Ｍ５７・Ｍ５８で構成される第６のトランジスタ群、および、トランジスタＭ５３・Ｍ６０で構成される第７のトランジスタ群の各トランジスタ群が、カレントミラー回路を構成している。さらに、これらのトランジスタ群の中で、第２、第５および第６のトランジスタ群は、本発明の技術を適用した雑音の少ない回路構成を有している。すなわち、第２、第５および第６のトランジスタ群では、各電流源を２つのトランジスタによって構成しており、該２つのトランジスタの各ゲート端子は、互いに接続され、一定電圧が印加される。 Among these transistors, a first transistor group including transistors M11, M12, M15, M18, M25, M28, M31, and M34, transistors M13, M14, M16, M17, M19, M20, M21-24, and M26 A second transistor group including M27, M29, M30, M32, M33, M35, and M36, a third transistor group including transistors M37 and M38, and transistors M40, M43, M46, M49, M56, and M59 A fourth transistor group composed of M63, a fifth transistor group composed of transistors M41, M42, M44, M45, M47, M48, M61, and M62, and composed of transistors M54, M55, M57, and M58 Sixth transistor group and transistor Each transistor group of the seventh transistor group composed of data M53 · M60 constitute a current mirror circuit. Further, among these transistor groups, the second, fifth and sixth transistor groups have a circuit configuration with less noise to which the technique of the present invention is applied. That is, in the second, fifth, and sixth transistor groups, each current source is configured by two transistors, and the gate terminals of the two transistors are connected to each other and a constant voltage is applied thereto.

具体的には、第２のトランジスタ群では、直列に接続されたトランジスタＭ１３・Ｍ１４、トランジスタＭ１６・Ｍ１７、トランジスタＭ１９・Ｍ２０、トランジスタＭ２１・Ｍ２２、トランジスタＭ２３・Ｍ２４、トランジスタＭ２６・Ｍ２７、トランジスタＭ２９・Ｍ３０、トランジスタＭ３２・Ｍ３３およびトランジスタＭ３５・Ｍ３６の各々が電流源を構成している。第５のトランジスタ群では、トランジスタＭ４１・Ｍ４２、トランジスタＭ４４・Ｍ４５、トランジスタＭ４７・Ｍ４８およびトランジスタＭ６１・Ｍ６２の各々が電流源を構成している。第６のトランジスタ群では、トランジスタＭ５４・Ｍ５５およびトランジスタＭ５７・Ｍ５８の各々が電流源を構成している。 Specifically, in the second transistor group, transistors M13 and M14, transistors M16 and M17, transistors M19 and M20, transistors M21 and M22, transistors M23 and M24, transistors M26 and M27, and transistors M29 and M2 connected in series are connected. Each of M30, transistors M32 and M33, and transistors M35 and M36 constitutes a current source. In the fifth transistor group, transistors M41 and M42, transistors M44 and M45, transistors M47 and M48, and transistors M61 and M62 each constitute a current source. In the sixth transistor group, each of the transistors M54 and M55 and the transistors M57 and M58 constitutes a current source.

また、トランジスタＭ５０・Ｍ５１は、ＯＰＡＭＰ５の差動対を構成している。トランジスタＭ５０・Ｍ５１の各ゲート端子には、電圧Ｖｇｓが印加される。電圧Ｖｇｓの絶対値は、それぞれトランジスタＭ５０・Ｍ５１の閾値電圧Ｖｔｈの絶対値以下である。そのため、トランジスタＭ５０・Ｍ５１は、弱反転モードで動作する。 The transistors M50 and M51 constitute a differential pair of OPAMP5. The voltage Vgs is applied to each gate terminal of the transistors M50 and M51. The absolute value of the voltage Vgs is less than or equal to the absolute value of the threshold voltage Vth of the transistors M50 and M51. Therefore, the transistors M50 and M51 operate in the weak inversion mode.

（従来構成との比較）
図１０は、従来のＯＰＡＭＰ１０５の構成を示す回路図である。ＯＰＡＭＰ１０５は、トランジスタＭ１１１〜Ｍ１４９を備えている。トランジスタＭ１１１〜Ｍ１３０は、ＮＭＯＳトランジスタであり、トランジスタＭ１３１〜Ｍ１４９は、ＰＭＯＳトランジスタである。また、トランジスタＭ１１１〜Ｍ１１７、Ｍ１３１〜Ｍ１３３は、ＯＰＡＭＰ１０５のバイアス部を構成しており、トランジスタＭ１１８〜Ｍ１３０、Ｍ１３４〜Ｍ１４９は、ＯＰＡＭＰ１０５のオペアンプ部を構成している。 (Comparison with conventional configuration)
FIG. 10 is a circuit diagram showing a configuration of a conventional OPAMP 105. As shown in FIG. The OPAMP 105 includes transistors M111 to M149. The transistors M111 to M130 are NMOS transistors, and the transistors M131 to M149 are PMOS transistors. The transistors M111 to M117 and M131 to M133 constitute a bias part of the OPAMP 105, and the transistors M118 to M130 and M134 to M149 constitute an operational amplifier part of the OPAMP 105.

これらのトランジスタのうち、トランジスタＭ１１１・Ｍ１１２・Ｍ１１４・Ｍ１１６・Ｍ１２０・Ｍ１２２・Ｍ１２４・Ｍ１２６で構成される第８のトランジスタ群、トランジスタＭ１１３・Ｍ１１５・Ｍ１１７〜Ｍ１１９・Ｍ１２１・Ｍ１２３・Ｍ１２５・Ｍ１２７で構成される第９のトランジスタ群、トランジスタＭ１２８・Ｍ１２９で構成される第１０のトランジスタ群、トランジスタＭ１３１・Ｍ１３３・Ｍ１３５・Ｍ１３７・Ｍ１４３・Ｍ１４５・Ｍ１４８で構成される第１１のトランジスタ群、トランジスタＭ１３２・Ｍ１３４・Ｍ１３６で構成される第１２のトランジスタ群、トランジスタＭ１４２・Ｍ１４４で構成される第１３のトランジスタ群、および、トランジスタＭ１４１・Ｍ１４６で構成される第１４のトランジスタ群の各トランジスタ群が、カレントミラー回路を構成している。いずれのトランジスタ群においても、各電流源は１つのトランジスタによって構成されている。 Among these transistors, an eighth transistor group including transistors M111, M112, M114, M116, M120, M122, M124, and M126, and includes transistors M113, M115, M117 to M119, M121, M123, M125, and M127. A ninth transistor group, a tenth transistor group composed of transistors M128 and M129, an eleventh transistor group composed of transistors M131, M133, M135, M137, M143, M145, and M148, and transistors M132 and M134 A twelfth transistor group composed of M136, a thirteenth transistor group composed of transistors M142 and M144, and a fourteenth transistor composed of transistors M141 and M146 Each transistor group group data constitute a current mirror circuit. In any transistor group, each current source is composed of one transistor.

また、トランジスタＭ１３８・Ｍ１３９は、ＯＰＡＭＰ１０５の差動対を構成している。トランジスタＭ１３８・Ｍ１３９の各ゲート端子には、電圧Ｖｇｓが印加される。電圧Ｖｇｓの絶対値は、それぞれトランジスタＭ１３８・Ｍ１３９の閾値電圧Ｖｔｈの絶対値よりも大きい。そのため、トランジスタＭ１３８・Ｍ１３９は、強反転モードで動作する。 The transistors M138 and M139 form a differential pair of OPAMP105. The voltage Vgs is applied to the gate terminals of the transistors M138 and M139. The absolute value of the voltage Vgs is larger than the absolute value of the threshold voltage Vth of the transistors M138 and M139, respectively. Therefore, the transistors M138 and M139 operate in the strong inversion mode.

本実施形態に係るＯＰＡＭＰ５と従来のＯＰＡＭＰ１０５とを比較すると、ＯＰＡＭＰ５の第１、第３、第４および第７のトランジスタ群と、ＯＰＡＭＰ１０５の第８、第１０、第１１および第１４のトランジスタ群とは、それぞれトランジスタ群を構成するトランジスタの個数および構成するトランジスタのサイズが等しい。一方、ＯＰＡＭＰ５の第２、第５および第６のトランジスタ群は、それぞれＯＰＡＭＰ１０５の第９、第１２および第１３のトランジスタ群と比較して、トランジスタ群を構成するトランジスタの個数は２倍であるが、トランジスタ群を構成するトランジスタのゲート面積の総和は等しい。そのため、ＯＰＡＭＰ５を構成するトランジスタのゲート面積の総和は、ＯＰＡＭＰ１０５を構成するトランジスタのゲート面積の総和と等しい。また、ＯＰＡＭＰ５のトランジスタＭ１１・Ｍ１２に流されるバイアス電流は、ＯＰＡＭＰ１０５のトランジスタＭ１１１・Ｍ１１２に流されるバイアス電流とそれぞれ等しい。 Comparing the OPAMP5 according to the present embodiment with the conventional OPAMP105, the first, third, fourth, and seventh transistor groups of the OPAMP5, the eighth, tenth, eleventh, and fourteenth transistor groups of the OPAMP105, Are equal in the number of transistors constituting the transistor group and the size of the transistors constituting the transistor group. On the other hand, the second, fifth and sixth transistor groups of OPAMP5 have twice the number of transistors constituting the transistor group as compared with the ninth, twelfth and thirteenth transistor groups of OPAMP105, respectively. The total gate area of the transistors constituting the transistor group is equal. Therefore, the sum of the gate areas of the transistors constituting OPAMP5 is equal to the sum of the gate areas of the transistors constituting OPAMP105. Further, the bias currents that flow through the transistors M11 and M12 of the OPAMP5 are equal to the bias currents that flow through the transistors M111 and M112 of the OPAMP 105, respectively.

ここで、ＯＰＡＭＰ５の第２、第５および第６のトランジスタ群では、各電流源を構成する２個のトランジスタの一方は、線形領域で動作する。そのため、実施形態１において説明したように、各電流源の雑音は、１つのトランジスタで構成される電流源に比べ、小さくなる。よって、ＯＰＡＭＰ５の第２、第５および第６のトランジスタ群の雑音は、ＯＰＡＭＰ１０５の第９、第１２および第１３のトランジスタ群の雑音よりも小さくなる。 Here, in the second, fifth, and sixth transistor groups of OPAMP5, one of the two transistors constituting each current source operates in a linear region. Therefore, as described in the first embodiment, the noise of each current source is smaller than that of a current source including one transistor. Therefore, the noise of the second, fifth, and sixth transistor groups of OPAMP5 is smaller than the noise of the ninth, twelfth, and thirteenth transistor groups of OPAMP105.

また、ＯＰＡＭＰ５では、差動対を構成するトランジスタＭ５０・Ｍ５１が弱反転モードで動作する。これに対し、ＯＰＡＭＰ１０５では、差動対を構成するトランジスタＭ１３８・Ｍ１３９が強反転モードで動作する。そのため、実施形態２において説明したように、ＯＰＡＭＰ５の入力換算雑音は、ＯＰＡＭＰ１０５の入力換算雑音よりも小さくなる。 In OPAMP5, the transistors M50 and M51 constituting the differential pair operate in the weak inversion mode. On the other hand, in the OPAMP 105, the transistors M138 and M139 constituting the differential pair operate in the strong inversion mode. Therefore, as described in the second embodiment, the input equivalent noise of OPAMP5 is smaller than the input equivalent noise of OPAMP105.

したがって、本実施形態に係るＯＰＡＭＰ５は、従来のＯＰＡＭＰ１０５と比較して、ゲート面積およびバイアス電流を増大させることなく入力換算雑音を低減できる。 Therefore, the OPAMP 5 according to the present embodiment can reduce the input conversion noise without increasing the gate area and the bias current, as compared with the conventional OPAMP 105.

図１１は、本実施形態に係るＯＰＡＭＰ５の入力換算雑音、および従来のＯＰＡＭＰ１０５の入力換算雑音のシミュレーション結果を示すグラフである。なお、このグラフは、ＯＰＡＭＰ５の第２、第５および第６のトランジスタ群において、各電流源を構成する２つのトランジスタのゲート面積が等しい場合のシミュレーション結果を示している。 FIG. 11 is a graph showing simulation results of the input equivalent noise of the OPAMP5 according to the present embodiment and the input equivalent noise of the conventional OPAMP105. This graph shows the simulation result when the gate areas of the two transistors constituting each current source are equal in the second, fifth and sixth transistor groups of OPAMP5.

以上のように、本実施形態に係るＯＰＡＭＰ５は、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。 As described above, the OPAMP 5 according to this embodiment can reduce noise without increasing the gate area and the bias current.

なお、ＯＰＡＭＰ５において、トランジスタＭ５０・Ｍ５１を強反転モードで動作させた場合であっても、第２、第５および第６のトランジスタ群の雑音が、従来のＯＰＡＭＰ１０５の第９、第１２および第１３のトランジスタ群の雑音よりもそれぞれ小さいため、ＯＰＡＭＰ５の雑音は、従来のＯＰＡＭＰ１０５の雑音よりも小さくなる。また、ＯＰＡＭＰ５において、第２、第５および第６のトランジスタ群を従来のＯＰＡＭＰ１０５の第９、第１２および第１３のトランジスタ群にそれぞれ置き換えた場合であっても、トランジスタＭ５０・Ｍ５１を弱反転モードで動作させることにより、ＯＰＡＭＰ１０５の雑音を従来よりも抑えることができる。 In OPAMP5, even when the transistors M50 and M51 are operated in the strong inversion mode, the noise of the second, fifth, and sixth transistor groups is the ninth, twelfth, and thirteenth of the conventional OPAMP105. Therefore, the noise of OPAMP5 is smaller than the noise of the conventional OPAMP105. In OPAMP5, even when the second, fifth and sixth transistor groups are replaced with the ninth, twelfth and thirteenth transistor groups of the conventional OPAMP 105, the transistors M50 and M51 are in the weak inversion mode. By operating in this manner, the noise of the OPAMP 105 can be suppressed more than before.

〔実施形態５〕
本発明の第５の実施形態について図１２〜図１４に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係るソース接地アンプを用いた信号処理回路の一形態について説明する。 [Embodiment 5]
The following describes the fifth embodiment of the present invention with reference to FIGS. In the present embodiment, one mode of a signal processing circuit using the common source amplifier according to the present invention will be described.

（増幅器６の構成）
図１２は、本実施形態に係る増幅器６の構成を示す回路図である。増幅器６は、トランジスタＭ１〜Ｍ５および抵抗Ｒ１・Ｒ２を備えている。トランジスタＭ１〜Ｍ５は、図５に示すソース接地アンプ３を構成している。トランジスタＭ５のゲート端子は、抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端には信号が入力される。また、ソース接地アンプ３の出力ノード（トランジスタＭ５のドレイン端子とトランジスタＭ４のドレイン端子との接続点）は、抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は、トランジスタＭ５のゲート端子と抵抗Ｒ１の一端との接続点に接続されている。抵抗Ｒ２の抵抗値は抵抗Ｒ１の抵抗値の１０倍である。このように、増幅器６は、抵抗Ｒ１・Ｒ２によってソース接地アンプ３に負帰還を掛け、抵抗Ｒ２に入力される信号を１０倍に増幅する。 (Configuration of amplifier 6)
FIG. 12 is a circuit diagram showing a configuration of the amplifier 6 according to the present embodiment. The amplifier 6 includes transistors M1 to M5 and resistors R1 and R2. The transistors M1 to M5 constitute the common source amplifier 3 shown in FIG. The gate terminal of the transistor M5 is connected to one end of the resistor R1, and a signal is input to the other end of the resistor R1. The output node of the common source amplifier 3 (the connection point between the drain terminal of the transistor M5 and the drain terminal of the transistor M4) is connected to one end of the resistor R2, and the other end of the resistor R2 is connected to the gate terminal of the transistor M5 and the resistor. It is connected to a connection point with one end of R1. The resistance value of the resistor R2 is 10 times the resistance value of the resistor R1. In this way, the amplifier 6 applies negative feedback to the common-source amplifier 3 by the resistors R1 and R2, and amplifies the signal input to the resistor R2 10 times.

また、トランジスタＭ５のゲート端子に印加される電圧Ｖｇｓの絶対値は、トランジスタＭ５の閾値電圧Ｖｔｈの絶対値以下である。そのため、トランジスタＭ５は、弱反転モードで動作する。 In addition, the absolute value of the voltage Vgs applied to the gate terminal of the transistor M5 is less than or equal to the absolute value of the threshold voltage Vth of the transistor M5. Therefore, the transistor M5 operates in the weak inversion mode.

（従来構成との比較）
図１３は、従来の増幅器１０６の構成を示す回路図である。増幅器６は、トランジスタＭ１０１〜Ｍ１０３および抵抗Ｒ１・Ｒ２を備えている。トランジスタＭ１０１〜Ｍ１０３は、図２４に示すソース接地アンプ１０１を構成している。抵抗Ｒ１・Ｒ２は、増幅器６の抵抗Ｒ１・Ｒ２と同一構成であり、抵抗Ｒ２の抵抗値は抵抗Ｒ１の抵抗値の１０倍である。トランジスタＭ１０３のゲート端子は、抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端には信号が入力される。また、ソース接地アンプ１０１の出力ノード（トランジスタＭ１０３のドレイン端子とトランジスタＭ１０２のドレイン端子との接続点）は、抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は、トランジスタＭ１０３のゲート端子と抵抗Ｒ１の一端との接続点に接続されている。このように、増幅器６は、抵抗Ｒ１・Ｒ２によってソース接地アンプ１０１に負帰還を掛け、入力信号を１０倍に増幅する。 (Comparison with conventional configuration)
FIG. 13 is a circuit diagram showing a configuration of a conventional amplifier 106. The amplifier 6 includes transistors M101 to M103 and resistors R1 and R2. Transistors M101 to M103 constitute a common source amplifier 101 shown in FIG. The resistors R1 and R2 have the same configuration as the resistors R1 and R2 of the amplifier 6, and the resistance value of the resistor R2 is ten times the resistance value of the resistor R1. The gate terminal of the transistor M103 is connected to one end of the resistor R1, and a signal is input to the other end of the resistor R1. The output node of the common source amplifier 101 (the connection point between the drain terminal of the transistor M103 and the drain terminal of the transistor M102) is connected to one end of the resistor R2, and the other end of the resistor R2 is connected to the gate terminal of the transistor M103 and the resistor. It is connected to a connection point with one end of R1. As described above, the amplifier 6 applies negative feedback to the common-source amplifier 101 by the resistors R1 and R2, and amplifies the input signal 10 times.

また、トランジスタＭ１０３のゲート端子に印加される電圧Ｖｇｓの絶対値は、トランジスタＭ１０３の閾値電圧Ｖｔｈの絶対値より大きい。そのため、トランジスタＭ１０３は、強反転モードで動作する。 Further, the absolute value of the voltage Vgs applied to the gate terminal of the transistor M103 is larger than the absolute value of the threshold voltage Vth of the transistor M103. Therefore, the transistor M103 operates in the strong inversion mode.

増幅器６と増幅器１０６とを比較すると、ソース接地アンプの回路構成が異なっているのに対し、負帰還を掛けるための抵抗は同一構成である。実施形態２において説明したように、増幅器６に含まれるソース接地アンプ３の雑音は、増幅器１０６に含まれるソース接地アンプ１０１の雑音よりも小さい。そのため、本実施形態に係る増幅器６は、従来の増幅器１０６に比べ、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。 When the amplifier 6 and the amplifier 106 are compared, the circuit configuration of the common-source amplifier is different, but the resistors for applying negative feedback have the same configuration. As described in the second embodiment, the noise of the common source amplifier 3 included in the amplifier 6 is smaller than the noise of the common source amplifier 101 included in the amplifier 106. Therefore, the amplifier 6 according to the present embodiment can reduce noise without increasing the gate area and the bias current as compared with the conventional amplifier 106.

さらに、増幅器に微弱な信号を入力したシミュレーション結果を図１４に示す。図１４（ａ）は、本実施形態に係る増幅器６の出力波形を示しており、図１４（ｂ）は、従来の増幅器１０６の出力波形を示している。これらの波形から、増幅器６の雑音は、増幅器１０６の雑音よりも小さいことがわかる。 Further, FIG. 14 shows a simulation result when a weak signal is input to the amplifier. FIG. 14A shows the output waveform of the amplifier 6 according to this embodiment, and FIG. 14B shows the output waveform of the conventional amplifier 106. From these waveforms, it can be seen that the noise of the amplifier 6 is smaller than the noise of the amplifier 106.

〔実施形態６〕
本発明の第６の実施形態について図１５〜図１７に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係るＯＰＡＭＰ（オペアンプ）を用いた増幅器の一形態について説明する。 [Embodiment 6]
The following describes the sixth embodiment of the present invention with reference to FIGS. In this embodiment, an embodiment of an amplifier using an OPAMP (op-amp) according to the present invention will be described.

（増幅器７の構成）
図１５は、本実施形態に係る増幅器７の構成を示す回路図である。増幅器７は、ＯＰＡＭＰ５および抵抗Ｒ３・Ｒ４を備えている。ＯＰＡＭＰ５は、図９に示す回路構成を備えている。ＯＰＡＭＰ５の反転入力端子は、抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端には、信号が入力される。ＯＰＡＭＰ５の出力端子は、抵抗Ｒ４の一端に接続され、抵抗Ｒ４の他端は、ＯＰＡＭＰ５の反転入力端子と抵抗Ｒ３の一端との接続点に接続されている。抵抗Ｒ４の抵抗値は抵抗Ｒ３の抵抗値の１０倍である。このように、増幅器７は、抵抗Ｒ３・Ｒ４によってＯＰＡＭＰ５に負帰還を掛け、入力信号を１０倍に増幅する。 (Configuration of amplifier 7)
FIG. 15 is a circuit diagram showing a configuration of the amplifier 7 according to the present embodiment. The amplifier 7 includes OPAMP5 and resistors R3 and R4. OPAMP5 has the circuit configuration shown in FIG. The inverting input terminal of OPAMP5 is connected to one end of resistor R3, and a signal is input to the other end of resistor R3. The output terminal of OPAMP5 is connected to one end of resistor R4, and the other end of resistor R4 is connected to the connection point between the inverting input terminal of OPAMP5 and one end of resistor R3. The resistance value of the resistor R4 is 10 times the resistance value of the resistor R3. Thus, the amplifier 7 applies negative feedback to OPAMP5 by the resistors R3 and R4, and amplifies the input signal by 10 times.

（従来構成との比較）
図１６は、従来の増幅器１０７の構成を示す回路図である。増幅器１０７は、ＯＰＡＭＰ１０５および抵抗Ｒ３・Ｒ４を備えている。抵抗Ｒ３・Ｒ４は、増幅器７の抵抗Ｒ３・Ｒ４と同一構成であり、抵抗Ｒ４の抵抗値は抵抗Ｒ３の抵抗値の１０倍である。ＯＰＡＭＰ１０５は、図１０に示す回路構成を備えている。ＯＰＡＭＰ１０５の反転入力端子は、抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端には、信号が入力される。ＯＰＡＭＰ１０５の出力端子は、抵抗Ｒ４の一端に接続され、抵抗Ｒ４の他端は、ＯＰＡＭＰ１０５の反転入力端子と抵抗Ｒ３の一端との接続点に接続されている。 (Comparison with conventional configuration)
FIG. 16 is a circuit diagram showing a configuration of a conventional amplifier 107. The amplifier 107 includes an OPAMP 105 and resistors R3 and R4. The resistors R3 and R4 have the same configuration as the resistors R3 and R4 of the amplifier 7, and the resistance value of the resistor R4 is 10 times the resistance value of the resistor R3. The OPAMP 105 has a circuit configuration shown in FIG. The inverting input terminal of the OPAMP 105 is connected to one end of the resistor R3, and a signal is input to the other end of the resistor R3. The output terminal of the OPAMP 105 is connected to one end of the resistor R4, and the other end of the resistor R4 is connected to a connection point between the inverting input terminal of the OPAMP 105 and one end of the resistor R3.

このように、増幅器１０７は、増幅器７において、ＯＰＡＭＰ５をＯＰＡＭＰ１０５に置き換えた構成である。実施形態４において説明したように、増幅器７に含まれるＯＰＡＭＰ５の雑音は、増幅器１０７に含まれるＯＰＡＭＰ１０５の雑音よりも小さい。そのため、本実施形態に係る増幅器７は、従来の増幅器１０７に比べ、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。 Thus, the amplifier 107 has a configuration in which OPAMP5 is replaced with OPAMP105 in the amplifier 7. As described in the fourth embodiment, the noise of the OPAMP 5 included in the amplifier 7 is smaller than the noise of the OPAMP 105 included in the amplifier 107. Therefore, the amplifier 7 according to the present embodiment can reduce noise without increasing the gate area and the bias current as compared with the conventional amplifier 107.

さらに、増幅器に微弱な信号を入力したシミュレーション結果を図１７に示す。図１７（ａ）は、本実施形態に係る増幅器７の出力波形を示しており、図１７（ｂ）は、従来の増幅器１０７の出力波形を示している。これらの波形から、増幅器７の雑音は、増幅器１０７の雑音よりも小さいことがわかる。 Further, FIG. 17 shows a simulation result when a weak signal is input to the amplifier. FIG. 17A shows the output waveform of the amplifier 7 according to this embodiment, and FIG. 17B shows the output waveform of the conventional amplifier 107. From these waveforms, it can be seen that the noise of the amplifier 7 is smaller than the noise of the amplifier 107.

〔実施形態７〕
本発明の第７の実施形態について図１８〜図２０に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係るＯＰＡＭＰ（オペアンプ）を用いた参照電圧／参照電流発生回路の一形態について説明する。 [Embodiment 7]
The seventh embodiment of the present invention will be described below with reference to FIGS. In the present embodiment, an embodiment of a reference voltage / reference current generation circuit using an OPAMP (operational amplifier) according to the present invention will be described.

（参照電圧／参照電流発生回路８の構成）
図１８は、本実施形態に係る参照電圧／参照電流発生回路８の構成を示す回路図である。参照電圧／参照電流発生回路８は、ＯＰＡＭＰ５、トランジスタＭ８０〜Ｍ８７、ダイオードＤ１・Ｄ２および抵抗Ｒ５〜Ｒ８を備えている。ＯＰＡＭＰ５の反転入力端子は、抵抗Ｒ５の一端、ダイオードＤ１のアノードおよびトランジスタＭ８１のドレイン端子に接続されている。ＯＰＡＭＰ５の非反転入力端子は、抵抗Ｒ６の一端、抵抗Ｒ７の一端およびトランジスタＭ８３のドレイン端子に接続されている。抵抗Ｒ６の他端は、ダイオードＤ２のアノードに接続されている。抵抗Ｒ５の他端、ダイオードＤ１のカソード、ダイオードＤ２のカソードおよび抵抗Ｒ７の他端は、接地されている。 (Configuration of Reference Voltage / Reference Current Generation Circuit 8)
FIG. 18 is a circuit diagram showing a configuration of the reference voltage / reference current generation circuit 8 according to the present embodiment. The reference voltage / reference current generation circuit 8 includes OPAMP5, transistors M80 to M87, diodes D1 and D2, and resistors R5 to R8. The inverting input terminal of OPAMP5 is connected to one end of resistor R5, the anode of diode D1, and the drain terminal of transistor M81. The non-inverting input terminal of OPAMP5 is connected to one end of resistor R6, one end of resistor R7, and the drain terminal of transistor M83. The other end of the resistor R6 is connected to the anode of the diode D2. The other end of the resistor R5, the cathode of the diode D1, the cathode of the diode D2, and the other end of the resistor R7 are grounded.

トランジスタＭ８０〜Ｍ８７は、カレントミラー回路を構成している。より具体的には、トランジスタＭ８１のソース端子は、トランジスタＭ８０のドレイン端子に接続され、トランジスタＭ８３のソース端子は、トランジスタＭ８２のドレイン端子に接続され、トランジスタＭ８５のソース端子は、トランジスタＭ８４のドレイン端子に接続され、トランジスタＭ８７のソース端子は、トランジスタＭ８６のドレイン端子に接続されている。また、トランジスタＭ８０〜Ｍ８７の各ゲート端子は、互いに接続されているとともに、ＯＰＡＭＰ５の出力端子に接続されている。これにより、トランジスタＭ８０・Ｍ８１、トランジスタＭ８２・Ｍ８３、トランジスタＭ８４・Ｍ８５、トランジスタＭ８６・Ｍ８７は、それぞれ電流源を構成しており、各電流源を構成するトランジスタの各ゲート端子に電圧を印加するレギュレーション用ＯＰＡＭＰとして、ＯＰＡＭＰ５が用いられる。また、トランジスタＭ８５のドレイン端子は、抵抗Ｒ８の一端に接続され、抵抗Ｒ８の他端は接地されている。なお、ダイオードＤ１・Ｄ２を、ダイオード接続されたＰＮＰバイポーラトランジスタで構成してもよい。 Transistors M80 to M87 constitute a current mirror circuit. More specifically, the source terminal of the transistor M81 is connected to the drain terminal of the transistor M80, the source terminal of the transistor M83 is connected to the drain terminal of the transistor M82, and the source terminal of the transistor M85 is the drain terminal of the transistor M84. The source terminal of the transistor M87 is connected to the drain terminal of the transistor M86. The gate terminals of the transistors M80 to M87 are connected to each other and to the output terminal of OPAMP5. Thus, the transistors M80 and M81, the transistors M82 and M83, the transistors M84 and M85, and the transistors M86 and M87 constitute current sources, respectively, and regulation for applying a voltage to each gate terminal of the transistors constituting each current source. OPAMP5 is used as the OPAMP for use. The drain terminal of the transistor M85 is connected to one end of the resistor R8, and the other end of the resistor R8 is grounded. The diodes D1 and D2 may be constituted by diode-connected PNP bipolar transistors.

以上の構成により、トランジスタＭ８５のドレイン端子と抵抗Ｒ８の一端との接続点から参照電圧が出力され、トランジスタＭ８７のドレイン端子から参照電流が出力される。このように、参照電圧／参照電流発生回路８は、２個のダイオードＤ１・Ｄ２の温度特性を利用して参照電圧および参照電流を発生させる。 With the above configuration, the reference voltage is output from the connection point between the drain terminal of the transistor M85 and one end of the resistor R8, and the reference current is output from the drain terminal of the transistor M87. As described above, the reference voltage / reference current generation circuit 8 generates the reference voltage and the reference current using the temperature characteristics of the two diodes D1 and D2.

（従来構成との比較）
図１９は、従来の参照電圧／参照電流発生回路１０８の構成を示す回路図である。参照電圧／参照電流発生回路１０８は、ＯＰＡＭＰ１０５、トランジスタＭ１８０〜Ｍ１８３、ダイオードＤ１・Ｄ２および抵抗Ｒ５〜Ｒ８を備えている。トランジスタＭ１８０〜Ｍ１８３は、カレントミラー回路を構成している。トランジスタＭ１８０〜Ｍ１８３の各ゲート面積は、参照電圧／参照電流発生回路８のトランジスタＭ８０・Ｍ８１のゲート面積の総和、トランジスタＭ８２・Ｍ８３のゲート面積の総和、トランジスタＭ８４・Ｍ８５のゲート面積の総和およびトランジスタＭ８６・Ｍ８７のゲート面積の総和にそれぞれ等しい。このように、参照電圧／参照電流発生回路１０８は、参照電圧／参照電流発生回路８において、ＯＰＡＭＰ５およびトランジスタＭ８０〜Ｍ８７からなるカレントミラー回路を、ＯＰＡＭＰ１０５およびトランジスタＭ１８０〜Ｍ１８３からなるカレントミラー回路にそれぞれ置き換えた構成である。 (Comparison with conventional configuration)
FIG. 19 is a circuit diagram showing a configuration of a conventional reference voltage / reference current generation circuit 108. The reference voltage / reference current generation circuit 108 includes an OPAMP 105, transistors M180 to M183, diodes D1 and D2, and resistors R5 to R8. Transistors M180 to M183 constitute a current mirror circuit. The gate areas of the transistors M180 to M183 are the sum of the gate areas of the transistors M80 and M81 of the reference voltage / reference current generation circuit 8, the sum of the gate areas of the transistors M82 and M83, the sum of the gate areas of the transistors M84 and M85, and the transistors It is equal to the sum of the gate areas of M86 and M87. Thus, the reference voltage / reference current generation circuit 108 in the reference voltage / reference current generation circuit 8 changes the current mirror circuit composed of OPAMP5 and transistors M80 to M87 into the current mirror circuit composed of OPAMP105 and transistors M180 to M183, respectively. This is a replacement configuration.

実施形態４において説明したように、参照電圧／参照電流発生回路８に含まれるＯＰＡＭＰ５の雑音は、参照電圧／参照電流発生回路１０８に含まれるＯＰＡＭＰ１０５の雑音よりも小さい。また、参照電圧／参照電流発生回路８に含まれるカレントミラー回路では、各電流源を２つのトランジスタによって構成しており、該２つのトランジスタの各ゲート端子は、互いに接続され、一定電圧が印加される。そのため、各電流源を構成する２個のトランジスタの一方は、線形領域で動作する。これに対し、参照電圧／参照電流発生回路１０８に含まれるカレントミラー回路では、各電流源を１つのトランジスタによって構成している。よって、参照電圧／参照電流発生回路８に含まれるカレントミラー回路の雑音は、参照電圧／参照電流発生回路１０８に含まれるカレントミラー回路の雑音よりも小さくなる。 As described in the fourth embodiment, the noise of the OPAMP 5 included in the reference voltage / reference current generation circuit 8 is smaller than the noise of the OPAMP 105 included in the reference voltage / reference current generation circuit 108. Further, in the current mirror circuit included in the reference voltage / reference current generation circuit 8, each current source is constituted by two transistors, and the gate terminals of the two transistors are connected to each other and a constant voltage is applied. The Therefore, one of the two transistors constituting each current source operates in a linear region. On the other hand, in the current mirror circuit included in the reference voltage / reference current generation circuit 108, each current source is constituted by one transistor. Therefore, the noise of the current mirror circuit included in the reference voltage / reference current generation circuit 8 is smaller than the noise of the current mirror circuit included in the reference voltage / reference current generation circuit 108.

したがって、本実施形態に係る参照電圧／参照電流発生回路８は、従来の参照電圧／参照電流発生回路１０８に比べ、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。 Therefore, the reference voltage / reference current generation circuit 8 according to the present embodiment can reduce noise without increasing the gate area and the bias current as compared with the conventional reference voltage / reference current generation circuit 108.

図２０は、本実施形態に係る参照電圧／参照電流発生回路８の雑音、および従来の参照電圧／参照電流発生回路１０８の雑音のシミュレーション結果を示すグラフである。なお、このグラフは、参照電圧／参照電流発生回路８に含まれるカレントミラー回路において、各電流源を構成する２つのトランジスタのゲート面積が等しい場合のシミュレーション結果を示している。 FIG. 20 is a graph showing simulation results of the noise of the reference voltage / reference current generation circuit 8 according to the present embodiment and the noise of the conventional reference voltage / reference current generation circuit 108. This graph shows a simulation result when the gate areas of the two transistors constituting each current source are equal in the current mirror circuit included in the reference voltage / reference current generation circuit 8.

以上のように、本実施形態に係る参照電圧／参照電流発生回路８は、ゲート面積およびバイアス電流を増大させることなく雑音を低減できる。 As described above, the reference voltage / reference current generation circuit 8 according to this embodiment can reduce noise without increasing the gate area and the bias current.

なお、参照電圧／参照電流発生回路８において、ＯＰＡＭＰ５を従来のＯＰＡＭＰ１０５に置き換えた構成であっても、トランジスタＭ８０〜Ｍ８７からなるカレントミラー回路は、トランジスタＭ１８０〜Ｍ１８３からなる従来のカレントミラー回路よりも雑音が小さいので、従来の参照電圧／参照電流発生回路１０８に比べ雑音を低減できる。また、参照電圧／参照電流発生回路８において、トランジスタＭ８０〜Ｍ８７からなるカレントミラー回路をトランジスタＭ１８０〜Ｍ１８３からなる従来のカレントミラー回路に置き換えた構成であっても、ＯＰＡＭＰ５は従来のＯＰＡＭＰ１０５よりも雑音が小さいので、従来の参照電圧／参照電流発生回路１０８に比べ雑音を低減できる。 In the reference voltage / reference current generation circuit 8, even if the OPAMP5 is replaced with the conventional OPAMP105, the current mirror circuit including the transistors M80 to M87 is more than the conventional current mirror circuit including the transistors M180 to M183. Since the noise is small, the noise can be reduced as compared with the conventional reference voltage / reference current generation circuit 108. Further, in the reference voltage / reference current generating circuit 8, even if the current mirror circuit composed of the transistors M80 to M87 is replaced with the conventional current mirror circuit composed of the transistors M180 to M183, the OPAMP5 is more noisy than the conventional OPAMP105. Therefore, noise can be reduced as compared with the conventional reference voltage / reference current generation circuit 108.

なお、本実施形態では、参照電圧および参照電流の両方を出力可能な回路について説明したが、本発明はこれに限定されず、参照電圧および参照電流のいずれかを出力可能な回路であってもよい。 In the present embodiment, the circuit that can output both the reference voltage and the reference current has been described. However, the present invention is not limited to this, and the circuit may output either the reference voltage or the reference current. Good.

〔実施形態８〕
本発明の第８の実施形態について図２１に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係る増幅器を用いたセンサー装置の一形態について説明する。 [Embodiment 8]
The following will describe an eighth embodiment of the present invention with reference to FIG. In this embodiment, an embodiment of a sensor device using the amplifier according to the present invention will be described.

（センサー装置９の構成）
図２１は、本実施形態に係るセンサー装置９の構成を示すブロック図である。センサー装置９は、センシングデバイス（トランスデューサー）９１、増幅器９２および信号処理回路９３を備えている。センシングデバイス９１は、光強度や放射線量等の物理量を電気信号に変換して、該電気信号を増幅器９２に出力する。増幅器９２は、センシングデバイス９１からの電気信号を増幅して、信号処理回路９３に出力する。信号処理回路９３は、増幅器９２によって増幅された電気信号に基づいて、所定の演算処理を行う。ここで、本実施形態では、増幅器９２として、実施形態６に係る増幅器７が用いられている。 (Configuration of sensor device 9)
FIG. 21 is a block diagram illustrating a configuration of the sensor device 9 according to the present embodiment. The sensor device 9 includes a sensing device (transducer) 91, an amplifier 92, and a signal processing circuit 93. The sensing device 91 converts physical quantities such as light intensity and radiation dose into electrical signals and outputs the electrical signals to the amplifier 92. The amplifier 92 amplifies the electrical signal from the sensing device 91 and outputs it to the signal processing circuit 93. The signal processing circuit 93 performs predetermined arithmetic processing based on the electric signal amplified by the amplifier 92. Here, in the present embodiment, the amplifier 7 according to the sixth embodiment is used as the amplifier 92.

一般に、センサー装置においては、センシングデバイスから出力される電気信号は微弱な場合が多い。このため、電気信号のみを大きく増幅して信号処理を行う必要がある。この際、電気信号を増幅する増幅器は、低雑音であることが求められる。 In general, in a sensor device, an electrical signal output from a sensing device is often weak. For this reason, it is necessary to perform signal processing by greatly amplifying only the electric signal. At this time, the amplifier that amplifies the electric signal is required to have low noise.

この点、本実施形態に係るセンサー装置９は、増幅器として、従来構成に比べ雑音が抑制された増幅器７を備えている。そのため、センサー装置９は、より高い精度で物理量を検知することができる。なお、センサー装置９は、増幅器９２として、実施形態５に係る増幅器６を備えてもよい。 In this regard, the sensor device 9 according to the present embodiment includes an amplifier 7 in which noise is suppressed as compared with the conventional configuration as an amplifier. Therefore, the sensor device 9 can detect the physical quantity with higher accuracy. The sensor device 9 may include the amplifier 6 according to the fifth embodiment as the amplifier 92.

〔実施形態９〕
本発明の第９の実施形態について図２２に基づいて説明すれば、以下のとおりである。本実施形態では、本発明に係る増幅器を用いた通信装置および通信システムの一形態について説明する。 [Embodiment 9]
The following describes the ninth embodiment of the present invention with reference to FIG. In this embodiment, a mode of a communication apparatus and a communication system using the amplifier according to the present invention will be described.

（通信装置および通信システムの構成）
図２２は、本実施形態に係る通信システム１０の構成を示すブロック図である。通信システム１０は、２つの通信装置１１を備えている。各通信装置１１は、通信路を介して互いに通信可能となっている。通信装置１１の台数は３つ以上であってもよい。 (Configuration of communication apparatus and communication system)
FIG. 22 is a block diagram showing a configuration of the communication system 10 according to the present embodiment. The communication system 10 includes two communication devices 11. Each communication device 11 can communicate with each other via a communication path. The number of communication devices 11 may be three or more.

通信装置１１は、受信デバイス１２、送信デバイス１３、受信用増幅器１４、送信用増幅器１５および信号処理回路１６を備えている。受信デバイス１２は、通信路から受信した電波を電気信号に変換して、受信用増幅器１４に出力する。受信用増幅器１４は、受信デバイス１２からの電気信号を増幅して、信号処理回路１６に出力する。また、送信用増幅器１５は、信号処理回路１６からの電気信号を増幅して、送信デバイス１３に出力する。送信デバイス１３は、増幅された電気信号を電波に変換して通信路に送信する。ここで、本実施形態では、受信用増幅器１４および送信用増幅器１５として、実施形態６に係る増幅器７が用いられている。 The communication apparatus 11 includes a receiving device 12, a transmitting device 13, a receiving amplifier 14, a transmitting amplifier 15, and a signal processing circuit 16. The receiving device 12 converts the radio wave received from the communication path into an electric signal and outputs it to the receiving amplifier 14. The receiving amplifier 14 amplifies the electrical signal from the receiving device 12 and outputs the amplified signal to the signal processing circuit 16. The transmission amplifier 15 amplifies the electrical signal from the signal processing circuit 16 and outputs the amplified signal to the transmission device 13. The transmission device 13 converts the amplified electrical signal into a radio wave and transmits it to the communication path. Here, in this embodiment, the amplifier 7 according to the sixth embodiment is used as the reception amplifier 14 and the transmission amplifier 15.

一般に、通信装置においては、受信デバイスから得られる電気信号は微弱な場合が多い。このため、電気信号のみを大きく増幅して信号処理を行う必要がある。この際、電気信号を増幅する増幅器は、低雑音であることが求められる。また、送信デバイスが通信路に電波を送信するためには大きな電力が必要となるが、同時に、送信デバイスに入力される電気信号を増幅する増幅器は、低歪・低雑音であることが求められる。 In general, in a communication apparatus, an electrical signal obtained from a receiving device is often weak. For this reason, it is necessary to perform signal processing by greatly amplifying only the electric signal. At this time, the amplifier that amplifies the electric signal is required to have low noise. In addition, a large amount of power is required for the transmitting device to transmit radio waves to the communication path. At the same time, an amplifier that amplifies an electric signal input to the transmitting device is required to have low distortion and low noise. .

この点、本実施形態に係る通信装置１１は、送受信用の増幅器として、従来構成に比べ雑音が抑制された増幅器７を備えている。そのため、通信装置１１は、従来の増幅器を用いた通信装置に比べ、良好に信号の送受信を行うことが可能となる。なお、通信装置１１は、受信用増幅器１４および送信用増幅器１５として、実施形態５に係る増幅器６を備えてもよい。また、通信装置１１は、送信および受信の両方が可能であるが、送信および受信のいずれか一方が可能な通信装置も本発明の技術的範囲に含まれる。 In this regard, the communication device 11 according to the present embodiment includes an amplifier 7 that suppresses noise as compared with a conventional configuration as a transmission / reception amplifier. Therefore, the communication device 11 can transmit and receive signals better than a communication device using a conventional amplifier. The communication device 11 may include the amplifier 6 according to the fifth embodiment as the reception amplifier 14 and the transmission amplifier 15. The communication device 11 can perform both transmission and reception, but a communication device capable of either transmission or reception is also included in the technical scope of the present invention.

本実施形態では、通信装置が無線を介して信号の送受信を行う通信システムについて説明したが、本発明はこれに限定されず、各通信装置が光ファイバを介して接続され、光通信によって信号の送受信を行う通信システムも本発明に含まれる。この場合、通信装置の受信デバイスは、光信号を電気信号に変換し、送信デバイスは、電気信号を光信号に変換する。なお、特許請求の範囲に記載の「電波」には、光信号も含まれる。 In the present embodiment, a communication system in which a communication device transmits and receives signals via radio is described. However, the present invention is not limited to this, and each communication device is connected via an optical fiber. Communication systems that perform transmission and reception are also included in the present invention. In this case, the receiving device of the communication apparatus converts an optical signal into an electric signal, and the transmitting device converts the electric signal into an optical signal. The “radio wave” described in the claims includes an optical signal.

〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 [Additional Notes]
The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明は、低雑音であることが求められる回路等に特に好適である。 The present invention is particularly suitable for circuits that are required to have low noise.

１電流源
２カレントミラー型電流源
３ソース接地アンプ
４ＯＴＡ
５ＯＰＡＭＰ
６増幅器
７増幅器
８参照電圧／参照電流発生回路
９センサー装置
１０通信システム
１１通信装置
１２受信デバイス
１３送信デバイス
１４受信用増幅器
１５送信用増幅器
１６信号処理回路
９１センシングデバイス
９２増幅器
９３信号処理回路
１０１ソース接地アンプ
１０２カレントミラー型電流源
１０４ＯＴＡ
１０５ＯＰＡＭＰ
１０６増幅器
１０７増幅器
１０８参照電圧／参照電流発生回路
Ｄ１ダイオード
Ｄ２ダイオード
Ｍ１トランジスタ（第１のトランジスタ）
Ｍ２トランジスタ（第２のトランジスタ）
Ｍ３トランジスタ（第３のトランジスタ）
Ｍ４トランジスタ（第４のトランジスタ）
Ｍ５トランジスタ（アンプトランジスタ、第１の差動トランジスタ）
Ｍ６トランジスタ（第２の差動トランジスタ）
Ｍ１１〜Ｍ６４、Ｍ８０〜Ｍ８７トランジスタ
Ｒ１〜Ｒ８抵抗 DESCRIPTION OF SYMBOLS 1 Current source 2 Current mirror type current source 3 Common source amplifier 4 OTA
5 OPAMP
6 amplifier 7 amplifier 8 reference voltage / reference current generation circuit 9 sensor device 10 communication system 11 communication device 12 reception device 13 transmission device 14 reception amplifier 15 transmission amplifier 16 signal processing circuit 91 sensing device 92 amplifier 93 signal processing circuit 101 source Grounding amplifier 102 Current mirror type current source 104 OTA
105 OPAMP
106 amplifier 107 amplifier 108 reference voltage / reference current generation circuit D1 diode D2 diode M1 transistor (first transistor)
M2 transistor (second transistor)
M3 transistor (third transistor)
M4 transistor (fourth transistor)
M5 transistor (amplifier transistor, first differential transistor)
M6 transistor (second differential transistor)
M11 to M64, M80 to M87 Transistors R1 to R8 Resistance

Claims

A first transistor and a second transistor;
The source terminal of the first transistor is connected to the drain terminal of the second transistor,
The gate terminal of the first transistor is connected to the gate terminal of the second transistor,
A current source characterized in that a constant voltage is applied to each gate terminal of the first and second transistors.

Comprising first to fourth transistors;
The gate terminals of the first to fourth transistors are connected to each other,
The drain terminal of the first transistor is connected to a constant current source,
The source terminal of the first transistor is connected to the drain terminal of the second transistor,
A current mirror type current source, wherein a source terminal of the third transistor is connected to a drain terminal of the fourth transistor.

The ratio of the gate area of the first transistor to the gate area of the second transistor is equal to the ratio of the gate area of the third transistor to the gate area of the fourth transistor. Current mirror type current source.

4. The ratio of the gate width of the first transistor to the gate width of the second transistor is equal to the ratio of the gate width of the third transistor to the gate width of the fourth transistor. Current mirror type current source.

An amplifier transistor;
A current mirror type current source connected to the amplifier transistor,
5. The common-source amplifier according to claim 2, wherein the current mirror type current source is the current mirror type current source according to claim 2.

6. The common source amplifier according to claim 5, wherein the absolute value of the voltage applied to the gate terminal of the amplifier transistor is equal to or less than the absolute value of the threshold voltage of the amplifier transistor.

An amplifier transistor;
A current mirror type current source connected to the amplifier transistor,
A source-grounded amplifier, wherein an absolute value of a voltage applied to a gate terminal of the amplifier transistor is equal to or less than an absolute value of a threshold voltage of the amplifier transistor.

First and second differential transistors constituting a differential pair;
A current mirror type current source connected to the first and second differential transistors;
5. The operational transconductance amplifier according to claim 2, wherein the current mirror type current source is the current mirror type current source according to claim 2.

The absolute value of the voltage applied to the gate terminal of the first differential transistor is less than or equal to the absolute value of the threshold voltage of the first differential transistor;
9. The operational transconductance amplifier according to claim 8, wherein the absolute value of the voltage applied to the gate terminal of the second differential transistor is equal to or less than the absolute value of the threshold voltage of the second differential transistor.

First and second differential transistors constituting a differential pair;
A current mirror type current source connected to the first and second differential transistors;
The absolute value of the voltage applied to the gate terminal of the first differential transistor is less than or equal to the absolute value of the threshold voltage of the first differential transistor;
An operational transconductance amplifier, wherein an absolute value of a voltage applied to a gate terminal of the second differential transistor is equal to or less than an absolute value of a threshold voltage of the second differential transistor.

First and second differential transistors constituting a differential pair;
At least one current mirror circuit;
An operational amplifier, wherein at least one of the current mirror circuits includes the current source according to claim 1 as each current source constituting the current mirror.

The absolute value of the voltage applied to the gate terminal of the first differential transistor is less than or equal to the absolute value of the threshold voltage of the first differential transistor;
The operational amplifier according to claim 11, wherein the absolute value of the voltage applied to the gate terminal of the second differential transistor is equal to or less than the absolute value of the threshold voltage of the second differential transistor.

Comprising first and second differential transistors constituting a differential pair;
The absolute value of the voltage applied to the gate terminal of the first differential transistor is less than or equal to the absolute value of the threshold voltage of the first differential transistor;
An operational amplifier, wherein an absolute value of a voltage applied to a gate terminal of the second differential transistor is equal to or less than an absolute value of a threshold voltage of the second differential transistor.

An amplifier, wherein negative feedback is applied to the common-source amplifier according to claim 5.

An amplifier characterized by applying negative feedback to the operational amplifier according to any one of claims 11 to 13.

A current mirror circuit having a plurality of current sources that are current mirrored to each other;
An operational amplifier for applying a voltage to each gate terminal of the transistors constituting the plurality of current sources,
The reference voltage source according to claim 1, wherein each of the plurality of current sources is the current source according to claim 1.

The reference voltage source according to claim 16, comprising the operational amplifier according to claim 11 as the operational amplifier.

A current mirror circuit having a plurality of current sources that are current mirrored to each other;
An operational amplifier for applying a voltage to each gate terminal of the transistors constituting the plurality of current sources,
A reference voltage source comprising the operational amplifier according to claim 11 as the operational amplifier.

A current mirror circuit having a plurality of current sources that are current mirrored to each other;
An operational amplifier for applying a voltage to each gate terminal of the transistors constituting the plurality of current sources,
The reference current source according to claim 1, wherein each of the plurality of current sources is the current source according to claim 1.

The reference current source according to claim 19, comprising the operational amplifier according to claim 11 as the operational amplifier.

A current mirror circuit having a plurality of current sources that are current mirrored to each other;
An operational amplifier for applying a voltage to each gate terminal of the transistors constituting the plurality of current sources,
A reference current source comprising the operational amplifier according to claim 11 as the operational amplifier.

A sensing device that converts physical quantities into electrical signals;
An amplifier for amplifying the electrical signal;
A signal processing circuit for processing the electric signal amplified by the amplifier,
The sensor device according to claim 14, wherein the amplifier is an amplifier according to claim 14.

A receiving device that receives radio waves and converts them into electrical signals;
A receiving amplifier for amplifying the electrical signal;
A signal processing circuit for processing the electrical signal amplified by the receiving amplifier,
The communication apparatus according to claim 14, wherein the reception amplifier is the amplifier according to claim 14.

A signal processing circuit for outputting electrical signals;
A transmission amplifier for amplifying the electrical signal;
A transmission device that converts the electric signal amplified by the transmission amplifier into a radio wave and transmits the radio wave, and
The communication apparatus according to claim 14, wherein the transmission amplifier is the amplifier according to claim 14.

A receiving device that receives radio waves and converts them into electrical signals;
A receiving amplifier for amplifying the electrical signal;
A signal processing circuit for processing the electric signal amplified by the receiving amplifier;
A transmission amplifier for amplifying the electrical signal output from the signal processing circuit;
A transmission device that converts the electric signal amplified by the transmission amplifier into a radio wave and transmits the radio wave, and
16. The communication apparatus according to claim 14, wherein at least one of the reception amplifier and the transmission amplifier is the amplifier according to claim 14 or 15.

A plurality of communication devices capable of communicating with each other via a communication path,
The communication system according to any one of claims 23 to 25, wherein at least one of the plurality of communication devices is the communication device according to any one of claims 23 to 25.