JP2013242245A - Current detection circuit, switch circuit, and igniter - Google Patents
Current detection circuit, switch circuit, and igniter Download PDFInfo
- Publication number
- JP2013242245A JP2013242245A JP2012116297A JP2012116297A JP2013242245A JP 2013242245 A JP2013242245 A JP 2013242245A JP 2012116297 A JP2012116297 A JP 2012116297A JP 2012116297 A JP2012116297 A JP 2012116297A JP 2013242245 A JP2013242245 A JP 2013242245A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- switch
- circuit
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は電流検出回路、ならびにこれを用いたスイッチ回路およびイグナイタに関する。 The present invention relates to a current detection circuit, and a switch circuit and an igniter using the current detection circuit.
従来、例えば電流制限を行う各種装置（具体例としては、イグナイタ等）において、入力電流と基準値との大小関係を検出する電流検出回路が利用されている。このような電流検出回路を用いれば、入力電流が基準値を超えないように電流制限を行い、過電流保護等を実現することが容易となる。 2. Description of the Related Art Conventionally, a current detection circuit that detects the magnitude relationship between an input current and a reference value has been used in various devices that limit current, for example (eg, an igniter). By using such a current detection circuit, it is easy to perform current limitation so that the input current does not exceed the reference value, thereby realizing overcurrent protection or the like.
またこのような電流検出回路は、抵抗素子に入力電流を流すことにより生じる電圧を基準電圧と比較することにより、入力電流と基準値との大小関係を検出するように構成される。なお基準電圧は、入力電流と基準値との比較が行われるように、基準値に応じて生成される。 In addition, such a current detection circuit is configured to detect the magnitude relationship between the input current and the reference value by comparing a voltage generated by flowing the input current through the resistance element with a reference voltage. The reference voltage is generated according to the reference value so that the input current and the reference value are compared.
しかし抵抗素子には一般的に温度特性があり、温度変化によって抵抗値が変化する。このような温度特性により、抵抗素子に入力電流を流すことにより生じる電圧の大きさは、入力電流の大きさが同じであったとしても、温度の変化によって変動することになる。上述した電流検出回路には、このような変動によって検出精度が低下するという問題がある。 However, the resistance element generally has a temperature characteristic, and the resistance value changes with a temperature change. Due to such temperature characteristics, the magnitude of the voltage generated by flowing the input current through the resistance element varies depending on the temperature change even if the magnitude of the input current is the same. The current detection circuit described above has a problem that the detection accuracy decreases due to such fluctuations.
本発明は上述した問題に鑑み、温度の変化による検出精度の低下を抑えることが容易となる電流検出回路、ならびにこれを用いたスイッチ回路およびイグナイタの提供を目的とする。 An object of the present invention is to provide a current detection circuit that easily suppresses a decrease in detection accuracy due to a change in temperature, and a switch circuit and an igniter using the current detection circuit.
本発明に係る電流検出回路は、入力電流の大きさと基準値との大小関係を検出する電流検出回路であって、金属によって形成された抵抗要素と、ＭＯＳトランジスタに前記基準値に応じた定電流を流すことにより、該ＭＯＳトランジスタのオン抵抗によって生じる電圧を基準電圧として生成する基準電圧生成部と、前記抵抗要素に前記入力電流を流すことにより生じる電圧を前記基準電圧と比較し、該比較の結果を表す信号を、前記大小関係を表す信号として出力する比較部と、を備えた構成とする。 A current detection circuit according to the present invention is a current detection circuit that detects the magnitude relationship between the magnitude of an input current and a reference value, and includes a resistance element formed of metal and a constant current corresponding to the reference value in a MOS transistor. And a reference voltage generation unit that generates a voltage generated by the on-resistance of the MOS transistor as a reference voltage, and a voltage generated by flowing the input current through the resistance element is compared with the reference voltage. And a comparator that outputs a signal representing the result as a signal representing the magnitude relationship.
本構成によれば、ＭＯＳトランジスタのオン抵抗の温度特性を利用することにより、温度の変化による検出精度の低下を抑えることが容易となる。また上記構成としてより具体的には、前記抵抗要素は、ボンディングワイヤである構成としてもよい。 According to this configuration, by using the temperature characteristic of the on-resistance of the MOS transistor, it is easy to suppress a decrease in detection accuracy due to a temperature change. More specifically, the resistance element may be a bonding wire.
また上記構成において、前記抵抗要素の温度特性に応じて、前記ＭＯＳトランジスタのゲート電圧が調節されている構成としてもよい。また上記構成において、前記オン抵抗の変化率が前記抵抗要素の抵抗値の変化率と略一致するように、前記ゲート電圧が調節されている構成としてもよい。本構成によれば、ＭＯＳトランジスタのオン抵抗の温度特性を利用して、温度の変化による検出精度の低下を抑えることが可能である。 In the above configuration, the gate voltage of the MOS transistor may be adjusted according to the temperature characteristics of the resistance element. Further, in the above configuration, the gate voltage may be adjusted so that the rate of change of the on-resistance substantially matches the rate of change of the resistance value of the resistance element. According to this configuration, it is possible to suppress a decrease in detection accuracy due to a change in temperature using the temperature characteristic of the on-resistance of the MOS transistor.
また本発明に係るスイッチ回路は、上記構成の電流検出回路と、前記入力電流の大きさを切替えるスイッチング動作を行うスイッチ部と、前記電流検出回路の検出結果に応じて、前記スイッチング動作を制御するスイッチ制御部と、を備えた構成とする。本構成によれば、上記構成の電流検出回路の検出結果を利用して、入力電流の大きさを制御することが可能となる。 The switch circuit according to the present invention controls the switching operation according to the current detection circuit configured as described above, a switch unit that performs a switching operation for switching the magnitude of the input current, and a detection result of the current detection circuit. And a switch control unit. According to this configuration, the magnitude of the input current can be controlled using the detection result of the current detection circuit having the above configuration.
また上記構成としてより具体的には、前記スイッチ制御部は、前記入力電流の大きさが前記基準値を超えないように、前記スイッチング動作を制御する構成としてもよい。 More specifically, the switch control unit may control the switching operation so that the magnitude of the input current does not exceed the reference value.
また、前記スイッチ制御部の動作制御に用いられる制御信号を外部から受信する、上記構成のスイッチ回路において、前記制御信号に含まれるノイズを低減するフィルタ回路を備えており、前記フィルタ回路は、ラテラルＰＮＰトランジスタを用いたエミッタフォロア回路、および、該ラテラルＰＮＰトランジスタのベースに接続された第１容量要素を有する２次ローパスフィルタ回路を含み、第１容量要素として、前記ラテラルＰＮＰトランジスタのベースとサブストレートの間に生じる寄生容量を用いた構成としてもよい。 The switch circuit configured as described above, which receives a control signal used for operation control of the switch control unit from the outside, includes a filter circuit that reduces noise included in the control signal, and the filter circuit includes a lateral circuit. An emitter follower circuit using a PNP transistor, and a secondary low-pass filter circuit having a first capacitive element connected to the base of the lateral PNP transistor, wherein the first capacitive element includes a base and a substrate of the lateral PNP transistor It is also possible to use a parasitic capacitance generated between the two.
本構成によれば、第１容量要素としてコンデンサ等の容量素子を用いる場合に比べ、フィルタ回路の回路構成を小型化することが容易となる。 According to this configuration, it is easy to downsize the circuit configuration of the filter circuit as compared with the case where a capacitive element such as a capacitor is used as the first capacitance element.
また上記構成において、前記フィルタ回路は、ＮＰＮトランジスタを用いたエミッタフォロア回路、および、該ＮＰＮトランジスタのコレクタに接続された第２容量要素を有する１次ローパスフィルタ回路を含み、第２容量要素として、前記ＮＰＮトランジスタのコレクタとサブストレートの間に生じる寄生容量を用いた構成としてもよい。 In the above configuration, the filter circuit includes an emitter follower circuit using an NPN transistor, and a first-order low-pass filter circuit having a second capacitive element connected to the collector of the NPN transistor. The parasitic capacitance generated between the collector and the substrate of the NPN transistor may be used.
本構成によれば、第２容量要素としてコンデンサ等の容量素子を用いる場合に比べ、フィルタ回路の回路構成を小型化することが容易となる。 According to this configuration, it is easy to reduce the circuit configuration of the filter circuit as compared with the case where a capacitive element such as a capacitor is used as the second capacitance element.
また上記構成としてより具体的には、前記フィルタ回路は、複数個の前記２次ローパスフィルタ回路と一つの前記１次ローパスフィルタが、直列に接続されている構成としてもよい。 More specifically, the filter circuit may be configured such that a plurality of the secondary low-pass filter circuits and one primary low-pass filter are connected in series.
また上記構成としてより具体的には、前記スイッチ制御部は、前記制御信号に応じて、前記スイッチング動作の実行と停止を切替える構成としてもよい。 More specifically, the switch control unit may switch the execution and stop of the switching operation according to the control signal.
また本発明に係るイグナイタは、イグニッションコイルと、前記イグニッションコイルの一次側コイルを流れる電流が、前記入力電流として入力される上記構成のスイッチ回路と、を備え、前記イグニッションコイルの二次側コイルに生じる電圧を、点火プラグに供給する構成とする。 An igniter according to the present invention comprises: an ignition coil; and a switch circuit having the above-described configuration in which a current flowing through the primary coil of the ignition coil is input as the input current, and the secondary coil of the ignition coil The generated voltage is supplied to the spark plug.
本発明に係る電流検出回路によれば、ＭＯＳトランジスタのオン抵抗の温度特性を利用することにより、温度の変化による検出精度の低下を抑えることが容易となる。また本発明に係るスイッチ回路およびイグナイタによれば、本発明に係る電流検出回路の利点を享受することが可能となる。 According to the current detection circuit of the present invention, it is easy to suppress a decrease in detection accuracy due to a change in temperature by using the temperature characteristic of the on-resistance of the MOS transistor. Further, according to the switch circuit and the igniter according to the present invention, it is possible to enjoy the advantages of the current detection circuit according to the present invention.
本発明の実施形態について第１実施形態および第２実施形態を例に挙げ、各図面を参照しながら以下に説明する。なお本願では、電気回路上の抵抗として機能する要素を一般化して「抵抗要素」と称し、容量として機能する要素（寄生容量等を含む）を一般化して「容量要素」と称することがある。 Embodiments of the present invention will be described below with reference to the drawings, taking the first embodiment and the second embodiment as examples. In the present application, an element that functions as a resistor on an electric circuit may be generalized and referred to as a “resistance element”, and an element that functions as a capacitor (including parasitic capacitance) may be generalized and referred to as a “capacitance element”.
１．第１実施形態
［イグナイタの構成等］
まず第１実施形態について説明する。図１は、本実施形態に係るイグナイタ１およびその周辺の構成図である。イグナイタ１は、カーバッテリ２およびＥＣＵ［Engine Control Unit］３とともに、自動車に搭載された形態で用いられる。
1. First Embodiment [Configuration of Igniter, etc.]
First, the first embodiment will be described. FIG. 1 is a configuration diagram of an
図１に示すようにイグナイタ１は、スイッチ制御ＩＣ１１、スイッチ素子１２、抵抗要素１３、イグニッションコイル１４、および点火プラグ１５等を備えているエンジン点火装置である。なおスイッチ制御ＩＣ１１、スイッチ素子１２、および抵抗要素１３は、パッケージ化された半導体装置１ａに含まれている。
As shown in FIG. 1, the
スイッチ制御ＩＣ１１は、ＬＳＩチップとして形成されており、ＥＣＵ３（イグナイタ１から見て外部）から受信する制御信号Ｓcに応じて、スイッチ素子１２を駆動させるためのゲート信号Ｓgを生成する。スイッチ制御ＩＣ１１のより詳細な構成等については、改めて説明する。
The
スイッチ素子１２は、スイッチ制御ＩＣ１１によって動作制御されるスイッチ素子であり、本実施形態ではＩＧＢＴ［Insulated Gate Bipolar Transistor］が採用されている。スイッチ素子１２は、ゲートがスイッチ制御ＩＣ１１に接続されており、コレクタがイグニッションコイル１４に接続されており、エミッタが抵抗要素１３（具体的には、後述するワイヤＷ３）を介して接地されている。
The
イグニッションコイル１４は、カーバッテリ２の電圧を高電圧に変換する役割を果たす。イグニッションコイル１４の一次側コイルは、一端がカーバッテリ２および二次側コイルの一端に接続されており、他端がスイッチ素子１２のコレクタに接続されている。またイグニッションコイル１４の二次側コイルの他端は、点火プラグ１５に接続されている。二次側コイルに生じる高電圧は、点火プラグ１５に供給される。
The
点火プラグ１５は、イグニッションコイル１４によって得られる高電圧を用いて、自動車のエンジンを作動させるためのスパークを発生させる。
The
カーバッテリ２は、イグナイタ１を含め、自動車に搭載された各種電装品に電源電力を供給する。カーバッテリ２の供給電力は、後述する電源電圧Ｖccの生成にも用いられる。
The
ＥＣＵ３は、自動車のエンジンの動作に関わる各種制御を実行する。ＥＣＵ３はその一つとして、イグナイタ１（特に、スイッチ制御ＩＣ１１）の動作制御に用いられる制御信号Ｓcを出力する。ＥＣＵ３は、エンジンを作動させるべきとき（例えばイグニッションキーがＯＮにされているとき）にＯＮの制御信号Ｓcを出力し、そうでないときにＯＦＦの制御信号Ｓcを出力する。
The
図２は、半導体装置１ａの内部構成をより詳細に示した図である。本図に示すようにスイッチ制御ＩＣ１１は、プリドライバ１１１、各ＭＯＳトランジスタ（１１２〜１１５）、比較器１１６、および電圧源１１７を備えている。
FIG. 2 is a diagram showing the internal configuration of the
プリドライバ１１１は、Ｐチャネル型のＭＯＳトランジスタ１１２のゲート、およびＮチャネル型のＭＯＳトランジスタ１１３のゲートに接続されている。なおこれらのＭＯＳトランジスタ（１１２、１１３）はＣＭＯＳを形成している。ＭＯＳトランジスタ１１２のソースには電圧Ｖccが供給されるようになっており、ＭＯＳトランジスタ１１２のドレインはＭＯＳトランジスタ１１３のドレインに接続されている。またＭＯＳトランジスタ１１３のソースは接地されている。
The pre-driver 111 is connected to the gate of the P-channel
また、ＭＯＳトランジスタ１１２のドレインとＭＯＳトランジスタ１１３のドレインとの接続点には、スイッチ素子１２のゲート、およびＮチャネル型のＭＯＳトランジスタ１１４のドレインが接続されている。ＭＯＳトランジスタ１１４のソースは接地されており、ＭＯＳトランジスタ１１４のゲートは比較器１１６の出力端に接続されている。また比較器１１６の非反転入力端は、スイッチ素子１２のエミッタと抵抗要素１３との接続点に接続されている。
The gate of the
Ｎチャネル型のＭＯＳトランジスタ１１５のドレインは、比較器１１６の反転入力端に接続されているとともに、定電流ＩBGが入力されるようになっている。定電流ＩBGは、温度の影響を受けないバンドギャップ電流である。ＭＯＳトランジスタ１１５のソースは接地されている。またＭＯＳトランジスタ１１５のゲートは電圧源１１７に接続されており、電圧源１１７の出力電圧（ゲート電圧Ｖg）が入力されるようになっている。
The drain of the N-
なお電圧源１１７は、出力電圧の大きさが調節可能であるように構成されている。なお出力電圧の大きさを調節可能とするための形態としては、種々の形態が採用され得る。ここで図３Ａ〜図３Ｃに、電圧源１１７の具体的な構成例を示す。
The
図３Ａは、分圧比可変とした形態の構成例を示している。この例の電圧源１１７は、可変抵抗１１７ａと可変抵抗１１７ｂを有しており、可変抵抗１１７ａの一端には一定のバンドギャップ電圧Ｖbgが入力され、可変抵抗１１７ａの他端は可変抵抗１１７ｂの一端に接続されており、可変抵抗１１７ｂの他端は接地されている。また可変抵抗１１７ａと可変抵抗１１７ｂとの接続点は、ＭＯＳトランジスタ１１５のゲートに接続されている。この例では、可変抵抗１１７ａと可変抵抗１１７ｂを用いてバンドギャップ電圧Ｖbgを分圧したものが、ゲート電圧Ｖｇとして出力される。また可変抵抗１１７ａ或いは可変抵抗１１７ｂの抵抗値を調節することにより、ゲート電圧Ｖｇの大きさが調節可能である。なお可変抵抗の構成としては、例えば複数のトリミング素子を設けておく構成（必要な分だけトリミングを行うことにより、抵抗値の調節が可能である構成）等が採用され得る。
FIG. 3A shows a configuration example in which the voltage division ratio is variable. The
図３Ｂは、外部抵抗を用いて分圧比可変とする形態の構成例を示している。この例の電圧源１１７は、抵抗１１７ｃと外部抵抗接続端子１１７ｄを有しており、抵抗１１７ｃの一端には一定のバンドギャップ電圧Ｖbgが入力され、抵抗１１７ｃの他端は外部抵抗接続端子１１７ｄに接続されている。また可変抵抗１１７ｃと外部抵抗接続端子１１７ｄとの接続点は、ＭＯＳトランジスタ１１５のゲートに接続されている。また外部抵抗接続端子１１７ｄには、外部抵抗ＲEX（例えば外部チップ抵抗）の一端が接続され、外部抵抗ＲEXの他端は接地される。この例では、抵抗１１７ｃと外部抵抗ＲEXを用いてバンドギャップ電圧Ｖbgを分圧したものが、ゲート電圧Ｖｇとして出力される。また外部抵抗ＲEXの抵抗値を調節する（適切な抵抗値の外部抵抗ＲEXを採用する）ことにより、ゲート電圧Ｖｇの大きさが調節可能である。
FIG. 3B shows an example of a configuration in which the voltage division ratio is variable using an external resistor. The
図３Ｃは、電流値可変とした形態の構成例を示している。この例の電圧源１１７は、一定のバンドギャップ電流を用いて所望値の電流Ｉbgを生成する可変電流源１１７ｅと抵抗１１７ｆを有しており、電流Ｉbgは抵抗１１７ｆを介して接地点に流れる。また可変電流源１１７ｅと抵抗１１７ｆとの接続点は、ＭＯＳトランジスタ１１５のゲートに接続されている。この例では、抵抗１１７ｆに電流Ｉbgが流れるときの電圧降下分が、ゲート電圧Ｖｇとして出力される。また電流Ｉbgの値を調節することにより、ゲート電圧Ｖｇの大きさが調節可能である。なお可変電流源の構成としては、例えば複数のトリミング素子を設けておく構成（必要な分だけトリミングを行うことにより、電流値の調節が可能である構成）等が採用され得る。
FIG. 3C shows an example of a configuration in which the current value is variable. The
図４は、イグナイタ１に関するフレーム実装の具体例を表している。なお本図に示す各ワイヤ（Ｗ１〜Ｗ６）は、何れもボンディングワイヤであり、例えば、銅（Cu）、アルミニウム（Al）、または金（Au）といった金属によって形成されている。また、第１フレームＦＲ１はカーバッテリ２に繋がるフレームであり、第２フレームＦＲ２は接地点（ＧＮＤ）に繋がるフレームであり、第３フレームＦＲ３はＥＣＵ３に繋がるフレームであり、第４フレームＦＲ４はスイッチ素子１２のコレクタに繋がるフレームである。
FIG. 4 shows a specific example of frame mounting relating to the
図４に示すように、スイッチ制御ＩＣ１１が有するゲート制御パッド１１ａ（ＭＯＳトランジスタ１１２とＭＯＳトランジスタ１１３との接続点に繋がっている）とスイッチ素子１２が有するゲートパッド１２ａ（スイッチ素子１２のゲートに繋がっている）は、ワイヤＷ１を用いたワイヤボンディングによって接続されている。スイッチ制御ＩＣ１１からスイッチ素子１２へのゲート信号Ｓgの供給は、ワイヤＷ１を介してなされることになる。
As shown in FIG. 4, the
またスイッチ制御ＩＣ１１が有するエミッタ電圧検出パッド１１ｂ（比較器１１６の非反転入力端に繋がっている）とスイッチ素子１２が有するエミッタパッド１２ｂ（スイッチ素子１２のエミッタに繋がっている）は、ワイヤＷ２を用いたワイヤボンディングによって接続されている。スイッチ素子１２のエミッタから比較器１１６へのエミッタ電圧Ｖeの出力は、ワイヤＷ２を介してなされることになる。
Also, the emitter
またスイッチ素子１２が有するエミッタパッド１２ｂは、ワイヤＷ３を用いたワイヤボンディングによって、第２フレームＦＲ２に接続されている。スイッチ素子１２のエミッタから出力されるエミッタ電流Ｉe（例えば、数Ａの大きさの電流）は、ワイヤＷ３を介して第２フレームＦＲ２へ流れることになる。
The
なお、ワイヤＷ３が接地点にボンディングされる形態は上述した形態には限定されない。例えば、スイッチ制御ＩＣ１１が有する接地用パッド１１ｃにボンディングされる形態であっても良い。
The form in which the wire W3 is bonded to the ground point is not limited to the form described above. For example, it may be bonded to the
またスイッチ制御ＩＣ１１が有する接地用パッド１１ｃは、ワイヤＷ４を用いたワイヤボンディングによって第２フレームＦＲ２に接続されている。またスイッチ制御ＩＣ１１が有する電源用パッド１１ｄは、ワイヤＷ５を用いたワイヤボンディングによって第１フレームＦＲ１に接続されている。カーバッテリ２からスイッチ制御ＩＣ１１への電源電力の供給は、ワイヤＷ５を介してなされることになる。またスイッチ制御ＩＣ１１が有する信号入力パッド１１ｅは、ワイヤＷ６を用いたワイヤボンディングによって第３フレームＦＲ３に接続されている。ＥＣＵ３からスイッチ制御ＩＣ１１への制御信号Ｓｃの供給は、ワイヤＷ６を介してなされることになる。
The
そして先に説明した抵抗要素１３は、ワイヤＷ３によって実現されている。抵抗要素１３の抵抗値や温度特性などは、ワイヤＷ３を形成する金属の種類やその形状等によって定まることになる。なおワイヤＷ３の抵抗値は数ｍΩとしておくことができ、エミッタ電流Ｉeの大きさが数Ａであっても、ワイヤＷ３を特に問題なく使用することが可能である。またエミッタ電圧Ｖeは、ワイヤＷ３の両端間に発生する電圧降下に相当すると言える。
And the
［イグナイタの動作等］
次に、イグナイタ１の主な動作について説明する。プリドライバ１１１は、ＥＣＵ３から入力される制御信号Ｓcに応じて、各ＭＯＳトランジスタ（１１２、１１３）のゲートに信号を出力し、これらを駆動させる。
[Operation of igniter, etc.]
Next, main operations of the
すなわちプリドライバ１１１は、ＯＮの制御信号Ｓｃを受けているときには、各ＭＯＳトランジスタ（１１２、１１３）を交互にＯＮ／ＯＦＦさせ、スイッチ素子１２のゲートにパルス信号（Ｈ［High］レベルとＬ［Low］レベルが交互に現れる信号）が供給されるようにする。これによりスイッチ素子１２は、コレクタ−エミッタ間の電流の大きさを繰返し切替える（例えば、電流のＯＮ／ＯＦＦを繰返し切替える）スイッチング動作を行う。その結果、イグニッションコイル１４の一次側コイルに流れる電流の大きさが切替えられ、点火プラグ１５に高電圧が供給される。
That is, when the pre-driver 111 receives the ON control signal Sc, the MOS transistors (112, 113) are alternately turned ON / OFF, and the pulse signal (H [High] level and L [ Low] signal is alternately supplied). As a result, the
一方、プリドライバ１１１は、ＯＦＦの制御信号Ｓcを受けているときには、各ＭＯＳトランジスタ（１１２、１１３）を駆動させない。これによりスイッチ素子１２は、ゲートがＬレベルに固定され、スイッチング動作を行わない状態となる。その結果、点火プラグ１５への高電圧の供給は行われない。
On the other hand, the pre-driver 111 does not drive the MOS transistors (112, 113) when receiving the OFF control signal Sc. As a result, the
またスイッチ素子１２のエミッタから出力されるエミッタ電流Ｉeは、抵抗要素１３を介して接地点に流れる。抵抗要素１３にエミッタ電流Ｉeを流すことにより生じるエミッタ電圧Ｖe（抵抗要素１３の上流側直近の電圧）は、比較器１１６の非反転入力端子に入力される。
The emitter current Ie output from the emitter of the
一方、比較器１１６の反転入力端子には、基準電圧Ｖrefが入力される。基準電圧Ｖrefは、ＭＯＳトランジスタ１１５に定電流ＩBGを流すことにより、ＭＯＳトランジスタ１１５のオン抵抗によって生じる電圧である。比較器１１６は、エミッタ電圧Ｖeを基準電圧Ｖrefと比較し、この比較結果に応じた信号をＭＯＳトランジスタ１１４のゲートに出力する。
On the other hand, the reference voltage Vref is input to the inverting input terminal of the
このように、抵抗要素１３、ＭＯＳトランジスタ１１５、比較器１１６、および電圧源１１７等（図２において点線の枠で囲まれた部分）は、エミッタ電流Ｉe（入力電流）と所定の基準値Ｓtとの大小関係を検出する電流検出回路ＤＴを形成している。つまり電流検出回路ＤＴにおいて、定電流ＩBGの大きさは基準値Ｓtに応じて設定されている。そして比較器１１６は、エミッタ電流Ｉeに対応したエミッタ電圧Ｖeを、基準値Ｓtに対応した基準電圧Ｖrefと比較することにより、当該大小関係を検出するようになっている。
As described above, the
エミッタ電圧Ｖeが基準電圧Ｖrefより大きいとき（つまり、エミッタ電流Ｉeが基準値Ｓtより大きいと検出されたとき）には、ＭＯＳトランジスタ１１４はＯＮとなり、そうでないときにはＭＯＳトランジスタ１１４はＯＦＦとなる。ＭＯＳトランジスタ１１４がＯＮであるときには、スイッチ素子１２のゲートは接地点に短絡し、Ｌレベルに固定されることになる。これにより、エミッタ電流Ｉeの大きさが基準値Ｓtを超えないように調節され、エミッタ電流Ｉeについての過電流保護機能が実現される。
When the emitter voltage Ve is larger than the reference voltage Vref (that is, when it is detected that the emitter current Ie is larger than the reference value St), the
上述したようにイグナイタ１は、電流検出回路ＤＴと、スイッチング動作を行うスイッチ素子１２と、電流検出回路ＤＴの検出結果に応じて当該スイッチング動作を制御する機能部（スイッチ制御部）と、を備えている。このスイッチ制御部は、主にスイッチ制御ＩＣ１１（特に、電流検出回路ＤＴを除く部分）により実現されており、エミッタ電流Ｉeの大きさが基準値Ｓtを超えないように、当該スイッチング動作を制御するようになっている。
As described above, the
［基準電圧の調節について］
ところでワイヤＷ３の抵抗には、所定の温度特性（特に、ワイヤＷ３の抵抗値の変化率）が存在する。なお本願では特に断りの無い限り、「抵抗値の変化率」（或いは、「オン抵抗の変化率」）は、温度変化による抵抗値（或いはオン抵抗）の変化についての変化率（温度傾斜）のことを指す。またこの温度特性は、ワイヤＷ３を形成する金属の種類によって様々である。
[Reference voltage adjustment]
By the way, the resistance of the wire W3 has a predetermined temperature characteristic (particularly, the rate of change of the resistance value of the wire W3). In the present application, unless otherwise specified, “resistance value change rate” (or “on-resistance change rate”) is the change rate (temperature slope) of the change in resistance value (or on-resistance) due to temperature change. Refers to that. Further, this temperature characteristic varies depending on the type of metal forming the wire W3.
図５は、温度（横軸）とワイヤＷ３の抵抗値（縦軸）の関係を表すグラフである。なお図５は一例として、ワイヤＷ３が銅（Cu）により形成された場合、アルミニウム（Al）により形成された場合、および金（Au）により形成された場合の各グラフを示している。本図に示すように、ワイヤＷ３の材質によって、ワイヤＷ３の抵抗値の変化率は異なる。 FIG. 5 is a graph showing the relationship between the temperature (horizontal axis) and the resistance value (vertical axis) of the wire W3. FIG. 5 shows, as an example, respective graphs when the wire W3 is formed of copper (Cu), aluminum (Al), and gold (Au). As shown in this figure, the rate of change of the resistance value of the wire W3 differs depending on the material of the wire W3.
このような温度特性により、エミッタ電圧Ｖeの大きさは、エミッタ電流Ｉeの大きさが同じであったとしても、温度の変化によって変動することになる。そこで電流検出回路ＤＴおいては、このような変動による検出精度の低下が抑えられるように、基準電圧Ｖrefの調節がなされている。 Due to such temperature characteristics, the magnitude of the emitter voltage Ve varies with changes in temperature even if the magnitude of the emitter current Ie is the same. Therefore, in the current detection circuit DT, the reference voltage Vref is adjusted so that a decrease in detection accuracy due to such fluctuations can be suppressed.
より具体的には、ＭＯＳトランジスタ１１５のオン抵抗の変化率が、ワイヤＷ３の抵抗値の変化率（先にワイヤＷ３の材質等が決まっており、ある値に特定されている）と一致するように、ＭＯＳトランジスタ１１５のゲート電圧Ｖgが調節されている。
More specifically, the change rate of the on-resistance of the
金属と同等の温度特性（温度傾斜）を半導体素子で実現することは一般的に困難であるが、本実施形態では、ＭＯＳトランジスタのオン抵抗を利用することにより、金属と同等の温度特性を得ることが可能となっている。なおＭＯＳトランジスタのオン抵抗は、反転層を横切る電荷の運動量で決まり、原理的には金属の抵抗とほぼ同様である。そして更に、この反転層はゲートに印加される電圧によって自由に制御可能であることから、オン抵抗の温度傾斜は任意の状態に設定され得る。 Although it is generally difficult to realize temperature characteristics (temperature gradient) equivalent to that of a metal with a semiconductor element, in this embodiment, temperature characteristics equivalent to that of a metal are obtained by using the on-resistance of a MOS transistor. It is possible. Note that the on-resistance of the MOS transistor is determined by the momentum of the charge crossing the inversion layer, and is in principle almost the same as the resistance of metal. Furthermore, since this inversion layer can be freely controlled by the voltage applied to the gate, the temperature gradient of the on-resistance can be set to an arbitrary state.
ここで図６に、温度（横軸）とＭＯＳトランジスタ１１５のオン抵抗（縦軸）の関係を表すグラフを示す。なお図６は一例として、ＭＯＳトランジスタ１１５のゲート電圧Ｖgが１Ｖである場合、１．５Ｖである場合、および２Ｖである場合の各グラフを示している。本図に示すように、ゲート電圧Ｖgによって、ＭＯＳトランジスタ１１５のオン抵抗の変化率は異なる。
FIG. 6 is a graph showing the relationship between the temperature (horizontal axis) and the on-resistance (vertical axis) of the
このように、ＭＯＳトランジスタ１１５のオン抵抗の変化率は、ゲート電圧Ｖgの大きさに対応して変化する。そのため、ゲート電圧Ｖgを調節することにより、当該オン抵抗の変化率を、ワイヤＷ３の抵抗値の変化率と一致させることが可能である。なお当該オン抵抗の変化率は、ワイヤＷ３の抵抗値の変化率と必ずしも完全に一致する必要は無く、許容範囲内での誤差があっても構わない。
Thus, the rate of change of the ON resistance of the
なおゲート電圧Ｖgの調節は、既に説明した通り、電圧源１１７の出力電圧の大きさを調節することにより実現される。ゲート電圧Ｖgと定電流ＩBGの大きさを予め適切に調節しておくことにより、基準電圧Ｖrefを温度に関わらず適切な値となるように調節し、電流検出回路ＤＴの検出精度の低下を抑えることが可能である。
The gate voltage Vg can be adjusted by adjusting the output voltage of the
またＭＯＳトランジスタ１１５のオン抵抗の変化率は容易かつ自由に調節可能であるため、ワイヤＷ３を形成する金属の種類に関わらず、当該オン抵抗の変化率を、ワイヤＷ３の抵抗値の変化率と一致させることが可能である。そのため、ワイヤＷ３の材質を何れの金属とするかについては、製造設備等に応じて自由に選択可能である。
Further, since the change rate of the on-resistance of the
２．第２実施形態
次に、第２実施形態について説明する。なお第２実施形態は、スイッチ制御ＩＣ１１内にフィルタ回路を設けた点を除き、基本的には第１実施形態と同等である。以下の説明では、第１実施形態と異なる部分の説明に重点をおき、共通する部分については説明を省略することがある。
2. Second Embodiment Next, a second embodiment will be described. The second embodiment is basically the same as the first embodiment except that a filter circuit is provided in the
図７は、第２実施形態に係る半導体装置１ａの構成図である。本図に示すようにスイッチ制御ＩＣ１１内においては、プリドライバ１１１の前段に、フィルタ回路１１８が設けられている。フィルタ回路１１８は、ＥＣＵ３から制御信号Ｓcが入力され、制御信号Ｓcに含まれる高周波ノイズを低減する処理（ローパスフィルタ処理）を行う。なお制御信号Ｓcに含まれるノイズは、例えば数Ｈｚから数百Ｈｚ程度となっている。フィルタ回路１１８によるフィルタ処理済みの制御信号Ｓc´は、プリドライバ１１１へ出力され、第１実施形態の場合の制御信号Ｓcと同様の役割を果たす。
FIG. 7 is a configuration diagram of a
なおフィルタ回路１１８は、ディスクリート部品で構成された形態とはなっておらず、上述したようにスイッチ制御ＩＣ１１内に設けられた形態となっている。そのため本実施形態のイグナイタ１は、部品数の削減による小型化や低コスト化等の要請に沿うものとなっている。
Note that the
但し制御信号Ｓcに対するローパスフィルタ処理には、比較的大きなノイズ減衰（例えば、１ＭＨｚ以上の周波数帯域で数十ｄＢ以上のノイズ減衰）が要求されるため、フィルタ回路１１８の回路構成は必然的に大規模なものとなり易い。スイッチ制御ＩＣ１１の面積増加を出来るだけ伴わずに、フィルタ回路１１８をスイッチ制御ＩＣ１１に搭載可能とするためには、フィルタ回路１１８の回路構成を出来るだけ小型化することが重要である。
However, since the low-pass filter processing for the control signal Sc requires relatively large noise attenuation (for example, noise attenuation of several tens dB or more in a frequency band of 1 MHz or more), the circuit configuration of the
そこでフィルタ回路１１８は、比較的大きなノイズ減衰の実現を可能としながらも、回路構成が小型化されるように工夫されている。具体的には、以下の説明により明らかとなる。
Therefore, the
図８は、フィルタ回路１１８の全体的な構成図である。本図に示すようにフィルタ回路１１８は、２次ローパスフィルタ回路Ｆ２−１、２次ローパスフィルタ回路Ｆ２−２、および１次ローパスフィルタ回路Ｆ１が、前段側から順に直列に接続された構成となっている。
FIG. 8 is an overall configuration diagram of the
また各々の２次ローパスフィルタ回路（Ｆ２−１、Ｆ２−２）は基本的に同じ構成であり、以下これらを２次ローパスフィルタ回路Ｆ２と総称することがある。なお詳しくは後述するが、図８において点線で示す部分は、トランジスタの寄生容量によって実現されている。２次ローパスフィルタ回路Ｆ２と１次ローパスフィルタ回路Ｆ１の具体的構成について、以下に説明する。 Each secondary low-pass filter circuit (F2-1, F2-2) has basically the same configuration, and hereinafter, these may be collectively referred to as a secondary low-pass filter circuit F2. Although details will be described later, a portion indicated by a dotted line in FIG. 8 is realized by the parasitic capacitance of the transistor. Specific configurations of the secondary low-pass filter circuit F2 and the primary low-pass filter circuit F1 will be described below.
図９は、２次ローパスフィルタ回路Ｆ２の構成図である。本図に示すように２次ローパスフィルタ回路Ｆ２は、ＰＮＰトランジスタＱ１、各抵抗素子（Ｒ１、Ｒ２）、容量素子Ｃ１、および容量要素Ｃ２を有している。 FIG. 9 is a configuration diagram of the secondary low-pass filter circuit F2. As shown in the figure, the secondary low-pass filter circuit F2 includes a PNP transistor Q1, resistance elements (R1, R2), a capacitive element C1, and a capacitive element C2.
ＰＮＰトランジスタＱ１のベースは、抵抗素子Ｒ１と抵抗素子Ｒ２を順に介して、２次ローパスフィルタ回路Ｆ２の入力端に接続されている。ＰＮＰトランジスタＱ１のエミッタは、容量素子Ｃ１の一端および２次ローパスフィルタ回路Ｆ２の出力端に接続されている。なお容量素子Ｃ１の他端は、抵抗素子Ｒ１と抵抗素子Ｒ２との接続点に接続されている。また、ＰＮＰトランジスタＱ１のエミッタと容量素子Ｃ１と２次ローパスフィルタ回路Ｆ２の出力端との接続点には、定電流Ｉ１が入力されるようになっている。またＰＮＰトランジスタＱ１のコレクタは接地されている。またＰＮＰトランジスタＱ１のベースと抵抗素子Ｒ１との接続点は、容量要素Ｃ２を介して接地されている。 The base of the PNP transistor Q1 is connected to the input terminal of the secondary low-pass filter circuit F2 through the resistance element R1 and the resistance element R2 in order. The emitter of the PNP transistor Q1 is connected to one end of the capacitive element C1 and the output end of the secondary low-pass filter circuit F2. The other end of the capacitive element C1 is connected to a connection point between the resistive element R1 and the resistive element R2. A constant current I1 is input to a connection point between the emitter of the PNP transistor Q1, the capacitive element C1, and the output terminal of the secondary low-pass filter circuit F2. The collector of the PNP transistor Q1 is grounded. The connection point between the base of the PNP transistor Q1 and the resistance element R1 is grounded via the capacitive element C2.
このように２次ローパスフィルタ回路Ｆ２は、ＰＮＰトランジスタＱ１を用いたエミッタフォロア回路、および、ＰＮＰトランジスタＱ１のベースに接続された容量要素Ｃ２を有する、サレンキー型のローパスフィルタ（エミッタフォロア２次ローパスフィルタ）となっている。ＰＮＰトランジスタＱ１を用いたエミッタフォロア回路は、インピーダンス変換を行う役割をも有している。 As described above, the secondary low-pass filter circuit F2 is a salen key type low-pass filter (emitter follower secondary low-pass filter) having an emitter follower circuit using the PNP transistor Q1 and a capacitive element C2 connected to the base of the PNP transistor Q1. ). The emitter follower circuit using the PNP transistor Q1 also has a role of performing impedance conversion.
なおＰＮＰトランジスタＱ１としては、ラテラルＰＮＰトランジスタが採用されている。ここで図１０に、ラテラルＰＮＰトランジスタの内部構造を示す。図１０に示すように、ラテラルＰＮＰトランジスタにおいては、ベースとサブストレートの間に寄生容量ＣBSが生じる。この寄生容量ＣBSは、当該ラテラルＰＮＰトランジスタを有する等価回路上では、当該ラテラルＰＮＰトランジスタのベースと接地点の間に設けられた容量要素に相当する。 Note that a lateral PNP transistor is employed as the PNP transistor Q1. FIG. 10 shows the internal structure of the lateral PNP transistor. As shown in FIG. 10, in the lateral PNP transistor, a parasitic capacitance CBS is generated between the base and the substrate. The parasitic capacitance C BS, in the equivalent circuit having the lateral PNP transistor, corresponds to a capacitance element provided between the base and the ground point of the lateral PNP transistor.
このことを利用し２次ローパスフィルタ回路Ｆ２においては、容量要素Ｃ２として、ＰＮＰトランジスタＱ１の寄生容量ＣBSが用いられている。すなわち図９に破線で囲まれた部分は、１個のラテラルＰＮＰトランジスタによって実現されており、コンデンサ等の容量素子が別に設けられたものとはなっていない。 In this second-order low-pass filter circuit F2 use of the fact, as the capacitor element C2, the parasitic capacitance C BS of the PNP transistor Q1 is used. That is, the portion surrounded by a broken line in FIG. 9 is realized by a single lateral PNP transistor, and a capacitor such as a capacitor is not separately provided.
このように２次ローパスフィルタ回路Ｆ２は、容量要素Ｃ２としてコンデンサ等の容量素子の代わりに寄生容量ＣBSが積極的に用いられ、当該容量素子の設置が省略されている。そのため２次ローパスフィルタ回路Ｆ２は、容量要素Ｃ２としてコンデンサ等の容量素子が用いられる場合に比べ、回路構成の小型化が達成されている。 As described above, in the secondary low-pass filter circuit F2, the parasitic capacitance CBS is positively used as the capacitive element C2 instead of the capacitive element such as a capacitor, and the installation of the capacitive element is omitted. For this reason, the secondary low-pass filter circuit F2 has a smaller circuit configuration than the case where a capacitive element such as a capacitor is used as the capacitive element C2.
なお２次ローパスフィルタＦ２は、１次ローパスフィルタより減衰傾斜の特性が高く、カットオフ周波数を高く設定することができる。そのため２次ローパスフィルタＦ２においては、容量素子Ｃ１のサイズも比較的小さくすることが可能である。 The secondary low-pass filter F2 has a higher attenuation slope characteristic than the primary low-pass filter, and can set the cutoff frequency higher. Therefore, in the secondary low-pass filter F2, the size of the capacitive element C1 can be made relatively small.
図１１は、１次ローパスフィルタ回路Ｆ１の構成図である。本図に示すように１次ローパスフィルタ回路Ｆ１は、各ＮＰＮトランジスタ（Ｑ２、Ｑ３）、抵抗素子Ｒ３、および容量要素Ｃ３を有している。 FIG. 11 is a configuration diagram of the primary low-pass filter circuit F1. As shown in the figure, the primary low-pass filter circuit F1 has NPN transistors (Q2, Q3), a resistance element R3, and a capacitive element C3.
ＮＰＮトランジスタＱ２のベースは、１次ローパスフィルタ回路Ｆ１の入力端に接続されており、ＮＰＮトランジスタＱ２のコレクタには、電圧Ｖccが供給されるようになっている。またＮＰＮトランジスタＱ２のエミッタは、抵抗素子Ｒ３を介して、ＮＰＮトランジスタＱ３のコレクタに接続されている。また抵抗素子Ｒ３とＮＰＮトランジスタＱ３のコレクタとの接続点は、ＮＰＮトランジスタＱ３のベースに接続されるとともに、容量要素Ｃ３を介して接地されている。またＮＰＮトランジスタＱ３のエミッタは、１次ローパスフィルタ回路Ｆ１の出力端に接続されている。また、ＮＰＮトランジスタＱ３のエミッタと１次ローパスフィルタ回路Ｆ１の出力端との接続点からは、接地点に向けて定電流Ｉ２が流れるようになっている。 The base of the NPN transistor Q2 is connected to the input terminal of the primary low-pass filter circuit F1, and the voltage Vcc is supplied to the collector of the NPN transistor Q2. The emitter of the NPN transistor Q2 is connected to the collector of the NPN transistor Q3 via the resistance element R3. The connection point between the resistor element R3 and the collector of the NPN transistor Q3 is connected to the base of the NPN transistor Q3 and grounded through the capacitive element C3. The emitter of the NPN transistor Q3 is connected to the output terminal of the primary low-pass filter circuit F1. A constant current I2 flows from the connection point between the emitter of the NPN transistor Q3 and the output terminal of the primary low-pass filter circuit F1 toward the ground point.
このように１次ローパスフィルタ回路Ｆ１は、各ＮＰＮトランジスタ（Ｑ２、Ｑ３）を用いたエミッタフォロア回路、および、ＮＰＮトランジスタＱ３のコレクタに接続された容量要素Ｃ３を有する、１次ローパスフィルタとなっている。なおフィルタ回路１１８においては、２段分の２次ローパスフィルタ回路Ｆ２により２ＶBE分の電圧が増加（変化）するが、当該エミッタフォロア回路により、この変化した電圧が調整されるようになっている。１次ローパスフィルタ回路Ｆ１は、このように当該エミッタフォロア回路を用いて変化した電圧を調整する回路でありながら、更に抵抗素子Ｒ３や容量要素Ｃ３を利用してフィルタ機能を有するようにした回路であると言える。
Thus, the primary low-pass filter circuit F1 is a primary low-pass filter having an emitter follower circuit using each NPN transistor (Q2, Q3) and a capacitive element C3 connected to the collector of the NPN transistor Q3. Yes. In the
ここで図１２に、ＮＰＮトランジスタの内部構造を示す。図１２に示すように、ＮＰＮトランジスタにおいては、コレクタとサブストレートの間に寄生容量ＣCSが生じる。この寄生容量ＣCSは、当該ＮＰＮトランジスタを有する等価回路上では、当該ＮＰＮトランジスタのコレクタと接地点の間に設けられた容量要素に相当する。 FIG. 12 shows the internal structure of the NPN transistor. As shown in FIG. 12, in the NPN transistor, a parasitic capacitance C CS is generated between the collector and the substrate. This parasitic capacitance C CS corresponds to a capacitive element provided between the collector of the NPN transistor and the ground point on the equivalent circuit having the NPN transistor.
このことを利用し１次ローパスフィルタ回路Ｆ１においては、容量要素Ｃ３として、ＮＰＮトランジスタＱ３の寄生容量ＣCSが用いられている。すなわち図１１に破線で囲まれた部分は、１個のＮＰＮトランジスタによって実現されており、コンデンサ等の容量素子が別に設けられたものとはなっていない。 In this use the first-order low-pass filter circuit F1, as the capacitance element C3, the parasitic capacitance C CS of the NPN transistor Q3 is used. That is, the portion surrounded by a broken line in FIG. 11 is realized by one NPN transistor, and a capacitive element such as a capacitor is not separately provided.
このように１次ローパスフィルタ回路Ｆ１は、容量要素Ｃ３としてコンデンサ等の容量素子の代わりに寄生容量ＣCSが積極的に用いられ、当該容量素子の設置が省略されている。そのため１次ローパスフィルタ回路Ｆ１は、容量要素Ｃ３としてコンデンサ等の容量素子が用いられる場合に比べ、回路構成の小型化が達成されている。 As described above, in the primary low-pass filter circuit F1, the parasitic capacitance CCS is positively used as the capacitance element C3 instead of the capacitance element such as a capacitor, and the installation of the capacitance element is omitted. For this reason, the primary low-pass filter circuit F1 has a smaller circuit configuration than the case where a capacitive element such as a capacitor is used as the capacitive element C3.
上述したようにフィルタ回路１１８は、複数のローパスフィルタ回路が直列に接続されている。そのためフィルタ回路１１８は、ディスクリート部品としてのフィルタ回路と比べても殆ど遜色のない機能や特性を有し、大きなノイズ減衰の実現を可能する。なおフィルタ回路１１８に設けられる１次ローパスフィルタ回路や２次ローパスフィルタ回路の個数等は、特に限定されない。例えばフィルタ回路１１８には、３個以上の２次ローパスフィルタ回路が設けられても構わない。
As described above, the
そして更にフィルタ回路１１８では、回路形成に要する容量要素として、トランジスタが有する寄生容量ＣBSや寄生容量ＣCSが積極的に用いられている。フィルタ回路１１８はこのような手法等によって回路構成の小型化が達成されており、スイッチ制御ＩＣ１１の面積増加を出来るだけ伴わずに、スイッチ制御ＩＣ１１に搭載可能となっている。
Then, in
なおフィルタ回路１１８においては、２次ローパスフィルタＦ２の各々の抵抗素子（Ｒ１、Ｒ２）によって生じる電圧降下を、１次ローパスフィルタＦ１の抵抗素子Ｒ３で修正することが可能である。そのためフィルタ回路１１８においては、入力電圧と出力電圧の間のオフセットを抑えることが可能である。
In the
３．その他
以上に説明した通りイグナイタ１は、エミッタ電流Ｉe（入力電流）の大きさと基準値Ｓtとの大小関係を検出する電流検出回路ＤＴを有している。電流検出回路ＤＴは、金属によって形成された抵抗要素１３と、ＭＯＳトランジスタ１１５に基準値Ｓtに応じた定電流ＩBGを流すことにより、ＭＯＳトランジスタ１１５のオン抵抗によって生じる電圧を基準電圧Ｖrefとして生成する機能部（基準電圧生成部）と、抵抗要素１３にエミッタ電流Ｉeを流すことにより生じる電圧を基準電圧Ｖrefと比較し、この比較の結果を表す信号を、エミッタ電流Ｉeの大きさと基準値Ｓtとの大小関係を表す信号として出力する機能部（比較部）と、を備えている。
3. Others As described above, the
そのため電流検出回路ＤＴによれば、ＭＯＳトランジスタ１１５のオン抵抗の温度特性を利用することにより、温度の変化による検出精度の低下を抑えることが容易となっている。
Therefore, according to the current detection circuit DT, it is easy to suppress a decrease in detection accuracy due to a change in temperature by using the temperature characteristic of the ON resistance of the
なお抵抗要素１３に相当するものとして、例えばスイッチ制御ＩＣ１１内にアルミ配線抵抗を設けるようにしたり、数ｍΩの短絡抵抗部品を設けるようにしたりすることも可能である。但しこの場合には、スイッチ制御ＩＣ１１や電流検出回路ＤＴの小型化や簡素化が難しくなり易い。この点、本実施形態の電流検出回路ＤＴによれば、抵抗要素１３としてワイヤＷ３（ボンディングワイヤ）が採用されているため、スイッチ制御ＩＣ１１や電流検出回路ＤＴの小型化や簡素化が容易であり、イグナイタ１の低コスト化が容易である。
For example, an aluminum wiring resistance may be provided in the
なお本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。 The configuration of the present invention can be variously modified in addition to the above embodiment without departing from the spirit of the invention. That is, the above-described embodiment is an example in all respects and should not be considered as limiting, and the technical scope of the present invention is not the description of the above-described embodiment, but the claims. It should be understood that all modifications that come within the meaning and range of equivalents of the claims are included.
本発明は、例えばイグナイタに利用することができる。 The present invention can be used for an igniter, for example.
１ イグナイタ
１ａ 半導体装置
１１ スイッチ制御ＩＣ
１１ａ ゲート制御パッド
１１ｂ エミッタ電圧検出パッド
１１１ プリドライバ
１１２〜１１５ ＭＯＳトランジスタ
１１６ 比較器
１１７ 電圧源
１１８ フィルタ回路
１２ スイッチ素子
１２ａ ゲートパッド
１２ｂ エミッタパッド
１３ 抵抗要素
１４ イグニッションコイル
１５ 点火プラグ
２ カーバッテリ
３ ＥＣＵ
ＣBS 寄生容量
ＣCS 寄生容量
ＤＴ 電流検出回路
Ｆ１ １次ローパスフィルタ
Ｆ２、Ｆ２−１、Ｆ２−２ ２次ローパスフィルタ
Ｗ１〜Ｗ６ ワイヤ（ボンディングワイヤ）
1
11a
C BS parasitic capacitance C CS parasitic capacitance DT Current detection circuit F1 Primary low-pass filter F2, F2-1, F2-2 Secondary low-pass filter W1-W6 Wire (bonding wire)
Claims (11)
金属によって形成された抵抗要素と、
ＭＯＳトランジスタに前記基準値に応じた定電流を流すことにより、該ＭＯＳトランジスタのオン抵抗によって生じる電圧を基準電圧として生成する基準電圧生成部と、
前記抵抗要素に前記入力電流を流すことにより生じる電圧を前記基準電圧と比較し、該比較の結果を表す信号を、前記大小関係を表す信号として出力する比較部と、
を備えたことを特徴とする電流検出回路。 A current detection circuit for detecting a magnitude relationship between the magnitude of an input current and a reference value,
A resistance element formed of metal;
A reference voltage generator that generates a voltage generated by an on-resistance of the MOS transistor as a reference voltage by flowing a constant current according to the reference value to the MOS transistor;
A comparison unit that compares a voltage generated by flowing the input current through the resistance element with the reference voltage, and outputs a signal representing a result of the comparison as a signal representing the magnitude relationship;
A current detection circuit comprising:
前記入力電流の大きさを切替えるスイッチング動作を行うスイッチ部と、
前記電流検出回路の検出結果に応じて、前記スイッチング動作を制御するスイッチ制御部と、
を備えたことを特徴とするスイッチ回路。 A current detection circuit according to any one of claims 1 to 4,
A switch unit for performing a switching operation for switching the magnitude of the input current;
A switch control unit for controlling the switching operation according to a detection result of the current detection circuit;
A switch circuit comprising:
前記入力電流の大きさが前記基準値を超えないように、前記スイッチング動作を制御することを特徴とする請求項５に記載のスイッチ回路。 The switch control unit
6. The switch circuit according to claim 5, wherein the switching operation is controlled so that the magnitude of the input current does not exceed the reference value.
前記制御信号に含まれるノイズを低減するフィルタ回路を備えており、
前記フィルタ回路は、
ラテラルＰＮＰトランジスタを用いたエミッタフォロア回路、および、該ラテラルＰＮＰトランジスタのベースに接続された第１容量要素を有する２次ローパスフィルタ回路を含み、
第１容量要素として、前記ラテラルＰＮＰトランジスタのベースとサブストレートの間に生じる寄生容量を用いたことを特徴とするスイッチ回路。 The switch circuit according to claim 5 or 6, wherein a control signal used for operation control of the switch control unit is received from the outside.
A filter circuit for reducing noise included in the control signal;
The filter circuit is
An emitter follower circuit using a lateral PNP transistor, and a second-order low-pass filter circuit having a first capacitive element connected to the base of the lateral PNP transistor;
A switch circuit characterized in that a parasitic capacitance generated between a base and a substrate of the lateral PNP transistor is used as the first capacitance element.
ＮＰＮトランジスタを用いたエミッタフォロア回路、および、該ＮＰＮトランジスタのコレクタに接続された第２容量要素を有する１次ローパスフィルタ回路を含み、
第２容量要素として、前記ＮＰＮトランジスタのコレクタとサブストレートの間に生じる寄生容量を用いたことを特徴とする請求項７に記載のスイッチ回路。 The filter circuit is
An emitter follower circuit using an NPN transistor, and a first-order low-pass filter circuit having a second capacitive element connected to the collector of the NPN transistor;
8. The switch circuit according to claim 7, wherein a parasitic capacitance generated between a collector and a substrate of the NPN transistor is used as the second capacitance element.
複数個の前記２次ローパスフィルタ回路と一つの前記１次ローパスフィルタが、直列に接続されていることを特徴とする請求項８に記載のスイッチ回路。 The filter circuit is
The switch circuit according to claim 8, wherein a plurality of the secondary low-pass filter circuits and one primary low-pass filter are connected in series.
前記制御信号に応じて、前記スイッチング動作の実行と停止を切替えることを特徴とする請求項７から請求項９の何れかに記載のスイッチ回路。 The switch control unit
The switch circuit according to any one of claims 7 to 9, wherein execution and stop of the switching operation are switched in accordance with the control signal.
前記イグニッションコイルの一次側コイルを流れる電流が、前記入力電流として入力される請求項５から請求項１０の何れかに記載のスイッチ回路と、を備え、
前記イグニッションコイルの二次側コイルに生じる電圧を、点火プラグに供給することを特徴とするイグナイタ。 Ignition coil,
The switch circuit according to any one of claims 5 to 10, wherein a current flowing through a primary side coil of the ignition coil is input as the input current.
An igniter characterized in that a voltage generated in a secondary coil of the ignition coil is supplied to a spark plug.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012116297A JP6138426B2 (en) | 2012-05-22 | 2012-05-22 | Switch circuit and igniter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012116297A JP6138426B2 (en) | 2012-05-22 | 2012-05-22 | Switch circuit and igniter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013242245A true JP2013242245A (en) | 2013-12-05 |
| JP6138426B2 JP6138426B2 (en) | 2017-05-31 |
Family
ID=49843257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012116297A Expired - Fee Related JP6138426B2 (en) | 2012-05-22 | 2012-05-22 | Switch circuit and igniter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6138426B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9831665B2 (en) | 2014-04-07 | 2017-11-28 | Denso Corporation | Overcurrent protection circuit |
| WO2018159161A1 (en) * | 2017-03-01 | 2018-09-07 | 日立オートモティブシステムズ株式会社 | Ignition control device and method for adjusting reference voltage for ignition control device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04148061A (en) * | 1990-10-12 | 1992-05-21 | Mitsubishi Electric Corp | Ignition device for internal combustion engine |
| JPH11121683A (en) * | 1997-10-08 | 1999-04-30 | Nissan Motor Co Ltd | Semiconductor integrated circuit |
| JP2007079884A (en) * | 2005-09-14 | 2007-03-29 | New Japan Radio Co Ltd | Constant-voltage circuit |
| JP2009131020A (en) * | 2007-11-22 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | Overcurrent protection circuit and battery pack |
-
2012
- 2012-05-22 JP JP2012116297A patent/JP6138426B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04148061A (en) * | 1990-10-12 | 1992-05-21 | Mitsubishi Electric Corp | Ignition device for internal combustion engine |
| JPH11121683A (en) * | 1997-10-08 | 1999-04-30 | Nissan Motor Co Ltd | Semiconductor integrated circuit |
| JP2007079884A (en) * | 2005-09-14 | 2007-03-29 | New Japan Radio Co Ltd | Constant-voltage circuit |
| JP2009131020A (en) * | 2007-11-22 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | Overcurrent protection circuit and battery pack |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9831665B2 (en) | 2014-04-07 | 2017-11-28 | Denso Corporation | Overcurrent protection circuit |
| WO2018159161A1 (en) * | 2017-03-01 | 2018-09-07 | 日立オートモティブシステムズ株式会社 | Ignition control device and method for adjusting reference voltage for ignition control device |
| DE112018000426T5 (en) | 2017-03-01 | 2019-10-10 | Hitachi Automotive Systems, Ltd. | Ignition control device and reference voltage adjustment method of the ignition control device |
| CN110325731A (en) * | 2017-03-01 | 2019-10-11 | 日立汽车系统株式会社 | The reference voltage method of adjustment of ignition control device and ignition control device |
| CN110325731B (en) * | 2017-03-01 | 2021-05-28 | 日立汽车系统株式会社 | Ignition control device and method for adjusting reference voltage of ignition control device |
| US11208977B2 (en) | 2017-03-01 | 2021-12-28 | Hitachi Astemo, Ltd. | Ignition control device and reference voltage adjustment method of ignition control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6138426B2 (en) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5168413B2 (en) | Driving device for driving voltage-driven element | |
| US20130083442A1 (en) | Semiconductor device | |
| JP5431396B2 (en) | Constant voltage power circuit | |
| JP5454412B2 (en) | Semiconductor device with current control function | |
| US20140340946A1 (en) | Power switch driving circuits and power converters thereof | |
| JP2012226422A (en) | Reference current generation circuit and power supply using the same | |
| JP2014168003A (en) | Semiconductor device | |
| JP6138426B2 (en) | Switch circuit and igniter | |
| US8861145B2 (en) | Circuit with motor driver spike suppression | |
| JP6476005B2 (en) | Overshoot suppression circuit, power supply device, electronic device, and vehicle | |
| JP2008236528A (en) | Overcurrent detecting circuit and semiconductor device | |
| TWI439030B (en) | Soft start circuit and driving method thereof | |
| CN112889015B (en) | Method and apparatus to improve the safe operating area of a switched mode power supply | |
| US10396767B2 (en) | Semiconductor device | |
| JP5931408B2 (en) | Overcurrent protection circuit and switching power supply device using the same | |
| US20140347023A1 (en) | Semiconductor integrated circuit | |
| JP6013059B2 (en) | Switch control circuit, igniter, engine ignition device, vehicle | |
| JP2017077138A (en) | Semiconductor device | |
| JP5848516B2 (en) | Power supply | |
| JP6068030B2 (en) | Switch control circuit, igniter, engine ignition device, vehicle | |
| WO2017073215A1 (en) | Switch drive circuit, switch circuit, and power supply device | |
| JPWO2018021172A1 (en) | Switching regulator | |
| JP6191542B2 (en) | Power converter | |
| JP2014227939A (en) | Switch control circuit, ignitor, engine ignition device, and vehicle | |
| JP2020022256A (en) | Gate drive circuit and electric power conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160518 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170426 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6138426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |