JP2020022256A - Gate drive circuit and electric power conversion device - Google Patents

Gate drive circuit and electric power conversion device Download PDF

Info

Publication number
JP2020022256A
JP2020022256A JP2018143738A JP2018143738A JP2020022256A JP 2020022256 A JP2020022256 A JP 2020022256A JP 2018143738 A JP2018143738 A JP 2018143738A JP 2018143738 A JP2018143738 A JP 2018143738A JP 2020022256 A JP2020022256 A JP 2020022256A
Authority
JP
Japan
Prior art keywords
gate
drive signal
substantially equal
transmission unit
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018143738A
Other languages
Japanese (ja)
Other versions
JP7095462B2 (en
Inventor
翔 ▲高▼野
翔 ▲高▼野
Sho Takano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018143738A priority Critical patent/JP7095462B2/en
Publication of JP2020022256A publication Critical patent/JP2020022256A/en
Application granted granted Critical
Publication of JP7095462B2 publication Critical patent/JP7095462B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

To provide a gate drive circuit and an electric power conversion device capable of suppressing damage of a switching portion, even when inductance of a plurality of gate wirings connected to a plurality of switching portions connected to each other in parallel or in series cannot be the same.SOLUTION: A gate drive circuit 1 (an electric power conversion device 100) includes a first transmission portion 10a connected to a first switching portion 30a and a second transmission portion 10b connected to a second switching portion 30b. The gate drive circuit 1 is constituted such that a resonance frequency ω1 of the first transmission portion 10a and a resonance frequency ω2 of the second transmission portion 10b are substantially equal to each other, and an attenuation coefficient ξ1 of the first transmission portion 10a and an attenuation coefficient ξ2 of the second transmission portion 10b are substantially equal to each other.SELECTED DRAWING: Figure 2

Description

この発明は、ゲート駆動回路および電力変換装置に関する。   The present invention relates to a gate drive circuit and a power conversion device.

従来、スイッチング部のゲート端子に接続されたゲート配線を含むゲート駆動回路および電力変換装置が知られている(たとえば、特許文献1参照)。   2. Description of the Related Art Conventionally, a gate driving circuit including a gate wiring connected to a gate terminal of a switching unit and a power converter have been known (for example, see Patent Document 1).

上記特許文献1には、スイッチング素子に接続された信号線を備える電力変換装置が開示されている。この電力変換装置は、ブリッジ回路と、駆動回路と、ブリッジ回路と駆動回路とを接続する信号線とを備える。ブリッジ回路の各相には、電力出力端子(接続点)において互いに直列接続された2つのスイッチング素子からなる直列回路が、2つ設けられている。この2つの直列回路は、電力出力端子同士が互いに接続されていることにより、並列接続されている。そして、駆動回路は、2つの直列回路のうちの一方の直列回路の上アーム側のスイッチング素子(以下、「第1の素子」とする)と、他方の直列回路の上アーム側のスイッチング素子(以下、「第2の素子」とする)とに対して、同一の駆動信号を出力するように構成されている。そして、信号線は、駆動回路と第1の素子とを接続する信号線(以下、「第1の信号線」とする)と、駆動回路と第2の素子とを接続する信号線(以下、「第2の信号線」とする)とを含む。第1の信号線および第2の信号線は、配線長さおよび配線の断面積を同一にするか、または、第1の信号線または第2の信号線のいずれかの途中にインダクタが配置されている。これにより、この電力変換装置では、第1の信号線と第2の信号線とが同一のインダクタンスを有することによって、信号線における電圧振動の発生に起因するスイッチング素子の誤動作およびスイッチング素子の破損が抑制されている。   Patent Document 1 discloses a power conversion device including a signal line connected to a switching element. This power converter includes a bridge circuit, a drive circuit, and a signal line connecting the bridge circuit and the drive circuit. In each phase of the bridge circuit, two series circuits including two switching elements connected in series to each other at a power output terminal (connection point) are provided. The two series circuits are connected in parallel because the power output terminals are connected to each other. The drive circuit includes a switching element on the upper arm side of one of the two series circuits (hereinafter referred to as a “first element”) and a switching element on the upper arm side of the other series circuit ( Hereafter, the same drive signal is output to the “second element”. The signal line includes a signal line connecting the driver circuit and the first element (hereinafter, referred to as a “first signal line”) and a signal line connecting the driver circuit and the second element (hereinafter, referred to as a “first signal line”). "A second signal line"). The first signal line and the second signal line have the same wiring length and the same cross-sectional area of the wiring, or an inductor is arranged in the middle of either the first signal line or the second signal line. ing. Thus, in this power converter, since the first signal line and the second signal line have the same inductance, malfunction of the switching element and breakage of the switching element due to generation of voltage oscillation in the signal line are prevented. Is suppressed.

特許第5559265号公報Japanese Patent No. 5559265

上記特許文献1の電力変換装置では、信号線における電圧振動の発生に起因するスイッチング素子の誤動作を抑制するために、第1の信号線の配線長さと第2の信号線の配線長さとを同一にするとともに第1の信号線の配線の断面積と第2の信号線の配線の断面積とを同一にするか、または、第1の信号線または第2の信号線のいずれかの途中にインダクタが配置されている。   In the power conversion device of Patent Document 1, the wiring length of the first signal line and the wiring length of the second signal line are the same in order to suppress malfunction of the switching element due to the occurrence of voltage oscillation in the signal line. And the cross-sectional area of the wiring of the first signal line and the cross-sectional area of the wiring of the second signal line are the same, or the cross-sectional area of either the first signal line or the second signal line is An inductor is arranged.

ここで、上記特許文献1のような電力変換装置を、より小型化して構成することが考えられる。しかしながら、この小型化された電力変換装置では、電力変換装置の内部スペースが小さくなることによって、第1の信号線および第2の信号線が引き回される位置が限られる場合があること、および、比較的大きなインダクタを配置することが困難な場合があると考えられる。このような場合、第1の信号線と第2の信号線との配線長さまたは断面積を同一にすることが困難で、かつ、第1の信号線または第2の信号線の途中に第1の信号線のインダクタンスと第2の信号線のインダクタンスとを同一するような比較的大きなインダクタを配置することが困難な場合があると考えられる。すなわち、ゲート駆動回路では、電力変換装置の構造上、第1の信号線のインダクタンスと第2の信号線のインダクタンスとを同一にすることができない場合がある。この場合、第1の信号線のインダクタンスと第2の信号線のインダクタンスとが異なることに起因して、第1の信号線が接続されたスイッチング素子の動作タイミングと、第2の信号線が接続されたスイッチング素子の動作タイミングとがずれるという不都合がある。これにより、先にターンオンするスイッチング素子、または、後にターンオフするスイッチング素子に流れる電流が集中し、電流が集中したスイッチング素子において、電力損失が多くなって発熱が大きくなること、または、大電流遮断によるサージ電圧が発生することによって、スイッチング素子が破損しやすくなると考えられる。   Here, it is conceivable to configure the power conversion device as disclosed in Patent Document 1 in a smaller size. However, in this miniaturized power conversion device, the position where the first signal line and the second signal line are routed may be limited due to the reduced internal space of the power conversion device, and It is considered that it is sometimes difficult to arrange a relatively large inductor. In such a case, it is difficult to make the wiring length or the cross-sectional area of the first signal line and the second signal line the same, and the first signal line or the second signal line is not provided in the middle of the first or second signal line. It is considered that it may be difficult to arrange a relatively large inductor such that the inductance of the first signal line is the same as the inductance of the second signal line. That is, in the gate drive circuit, the inductance of the first signal line may not be equal to the inductance of the second signal line due to the structure of the power converter. In this case, due to the difference between the inductance of the first signal line and the inductance of the second signal line, the operation timing of the switching element to which the first signal line is connected is different from the operation timing of the second signal line. There is a disadvantage that the operation timing of the switching element is shifted. As a result, the current flowing in the switching element that is turned on first or the switching element that is turned off later is concentrated, and in the switching element where the current is concentrated, the power loss increases and the heat is increased, or the large current interruption occurs. It is considered that the generation of the surge voltage easily damages the switching element.

したがって、上記のような従来の電力変換装置(ゲート駆動回路)では、互いに並列接続(または直接接続)された複数のスイッチング素子(スイッチング部)に接続された第1の信号線(ゲート配線)のインダクタンスと、第2の信号線(ゲート配線)のインダクタンスとを同一にすることができない場合に、スイッチング素子が破損しやすくなるという問題点がある。   Therefore, in the conventional power conversion device (gate drive circuit) as described above, the first signal line (gate wiring) connected to the plurality of switching elements (switching units) connected in parallel (or directly connected) to each other. When the inductance cannot be made equal to the inductance of the second signal line (gate wiring), there is a problem that the switching element is easily damaged.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、互いに並列接続または直列接続された複数のスイッチング部に接続された複数のゲート配線同士のインダクタンスを同一にすることができない場合にも、スイッチング部が破損することを抑制することが可能なゲート駆動回路および電力変換装置を提供することである。   SUMMARY An advantage of some aspects of the invention is to provide a plurality of gate wirings connected to a plurality of switching units connected in parallel or in series with each other. It is an object of the present invention to provide a gate drive circuit and a power conversion device that can prevent the switching unit from being damaged even when the inductance cannot be made the same.

上記目的を達成するために、本願発明者は、ゲート駆動回路内(ゲート配線を含む駆動信号伝達部)を、抵抗値R、インダクタンスL、および、キャパシタンス(電気容量)CからなるRLC直列回路として捉え、ゲート駆動信号の駆動を、このRLC直列回路のパルス電圧駆動として捉えることにより、以下の構成を見出した。すなわち、この発明の第1の局面によるゲート駆動回路は、ゲート端子に入力されるゲート駆動信号に基づいてオンオフするとともに、互いに並列接続または直列接続された複数のスイッチング部のゲート端子に接続され、インダクタンスが互いに異なる複数のゲート配線を含む、複数の駆動信号伝達部と、複数のゲート配線の各々に、入力パルス信号を入力する信号入力部とを備え、複数の駆動信号伝達部は、複数の駆動信号伝達部のうちの少なくとも1つの駆動信号伝達部の抵抗値、キャパシタンス、および、インダクタンスのうちの少なくとも1つが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。本願明細書では、「共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなる」とは、共振周波数が互いに等しくなること、および、減衰係数が互いに等しくなることに加えて、共振周波数が互いに近傍値(たとえば、誤差率が20%以下の値)であること、および、減衰係数が互いに近傍値(たとえば、誤差率が30%以下の値)であることも含むものとして記載している。なお、「誤差率」とは、一の共振周波数(減衰係数)と他の共振周波数(減衰係数)との差分値を、一の共振周波数(減衰係数)と他の共振周波数(減衰係数)との和算値によって、除算した値を意味するものとして記載している。   In order to achieve the above object, the inventor of the present application sets an inside of a gate drive circuit (a drive signal transmission unit including a gate wiring) as an RLC series circuit including a resistance value R, an inductance L, and a capacitance (electric capacity) C. By grasping the driving of the gate drive signal as pulse voltage driving of the RLC series circuit, the following configuration was found. That is, the gate drive circuit according to the first aspect of the present invention turns on and off based on a gate drive signal input to the gate terminal, and is connected to the gate terminals of a plurality of switching units connected in parallel or in series with each other, A plurality of drive signal transmission units including a plurality of gate lines having different inductances, and a signal input unit for inputting an input pulse signal to each of the plurality of gate lines, the plurality of drive signal transmission units include a plurality of drive signal transmission units. By adjusting at least one of the resistance value, the capacitance, and the inductance of at least one of the drive signal transmission units, the resonance frequencies are substantially equal to each other, and the attenuation coefficients are substantially equal to each other. It is configured to be equal. In the specification of the present application, "the resonance frequencies are substantially equal to each other and the damping coefficients are substantially equal to each other" means that the resonance frequencies are equal to each other and that the damping coefficients are equal to each other. It is described as including values that are close to each other (for example, an error rate of 20% or less) and that damping coefficients are close to each other (for example, a value of 30% or less). . The “error rate” is the difference between one resonance frequency (attenuation coefficient) and another resonance frequency (attenuation coefficient), and the difference value between one resonance frequency (attenuation coefficient) and another resonance frequency (attenuation coefficient). Are described as meaning a value obtained by dividing by the sum value of.

この発明の第1の局面によるゲート駆動回路では、上記のように、複数の駆動信号伝達部のうちの少なくとも1つの駆動信号伝達部の抵抗値R、キャパシタンスC、および、インダクタンスLのうちの少なくとも1つが調整されていることにより、共振周波数ωが互いに略等しくなるとともに、減衰係数ξが互いに略等しくなるように、複数の駆動信号伝達部を構成する。これにより、共振周波数ωおよび減衰係数ξにより決定される、複数のスイッチング部のゲート端子に入力される電圧vo(t)同士が略一致するので、複数のスイッチング部の動作タイミングを略同一にすることができる。このため、複数のスイッチング部のうちの一部のスイッチング部に電流が集中するのを抑制することができる。この結果、電流が集中したスイッチング部において、発熱が大きくなることを抑制することができるとともに、大電流遮断によるサージ電圧が発生することを抑制することができるので、スイッチング部が破損するのを抑制することができる。したがって、互いに並列接続または直列接続された複数のスイッチング部に接続された複数のゲート配線同士のインダクタンスを同一にすることができない場合にも、スイッチング部が破損することを抑制することができる。なお、本願明細書では、「動作タイミングが略同一」とは、ゲート駆動信号の電圧値の変化開始時点が同一であることのみならず、立下り波形または立下り波形が略同一の波形となることを意味するものとして記載している。   In the gate drive circuit according to the first aspect of the present invention, as described above, at least one of the resistance value R, the capacitance C, and the inductance L of at least one drive signal transmission unit of the plurality of drive signal transmission units. By adjusting one of them, the plurality of drive signal transmission units are configured such that the resonance frequencies ω are substantially equal to each other and the attenuation coefficients 略 are substantially equal to each other. Accordingly, the voltages vo (t) input to the gate terminals of the plurality of switching units, which are determined by the resonance frequency ω and the attenuation coefficient 略, substantially match each other, so that the operation timings of the plurality of switching units are made substantially the same. be able to. Therefore, it is possible to suppress the current from being concentrated on some of the switching units. As a result, in the switching section where the current is concentrated, it is possible to suppress an increase in heat generation, and it is possible to suppress generation of a surge voltage due to interruption of a large current, thereby suppressing damage to the switching section. can do. Therefore, even when the inductances of the plurality of gate lines connected to the plurality of switching units connected in parallel or in series cannot be the same, it is possible to prevent the switching units from being damaged. In the specification of the present application, “the operation timings are substantially the same” means not only that the change start time of the voltage value of the gate drive signal is the same, but also that the falling waveform or the falling waveform is substantially the same. It is described as meaning.

上記第1の局面によるゲート駆動回路において、好ましくは、複数のゲート配線は、複数のゲート配線の配線長さが互いに異なることにより、複数のゲート配線のインダクタンスが互いに異なるように構成されており、複数の駆動信号伝達部は、複数の駆動信号伝達部のうちの少なくとも1つの駆動信号伝達部のキャパシタンスが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。このように構成すれば、共振周波数ω(={1/(√LC)})および減衰係数ξ(=R/2×√C/√L)には、キャパシタンスCの成分が含まれているので、キャパシタンスCを調整することにより、複数の駆動信号伝達部の共振周波数ω同士および減衰係数ξ同士が略等しくなるように、ゲート駆動回路を容易に構成することができる。この結果、複数のゲート配線の配線長さが互いに異なりインダクタンスLが互いに異なる場合にも、スイッチング部が破損することを容易に抑制することができる。   In the gate drive circuit according to the first aspect, preferably, the plurality of gate wirings are configured such that the wiring lengths of the plurality of gate wirings are different from each other, so that the inductances of the plurality of gate wirings are different from each other, Since the capacitances of at least one of the plurality of drive signal transmission units are adjusted, the plurality of drive signal transmission units have substantially the same resonance frequency and substantially the same attenuation coefficient. It is configured as follows. With this configuration, the resonance frequency ω (= {1 / (√LC)}) and the attenuation coefficient ξ (= R / 2 × √C / √L) include the component of the capacitance C. By adjusting the capacitance C, the gate drive circuit can be easily configured such that the resonance frequencies ω and the attenuation coefficients の of the plurality of drive signal transmission units are substantially equal. As a result, even when the wiring lengths of the plurality of gate lines are different from each other and the inductances L are different from each other, it is possible to easily suppress the switching section from being damaged.

この場合、好ましくは、複数の駆動信号伝達部は、複数の駆動信号伝達部のうちの少なくとも1つの駆動信号伝達部の抵抗値およびキャパシタンスが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。このように構成すれば、キャパシタンスCを調整することによって共振周波数ωを調整した後に、共振周波数ωには含まれず減衰係数ξに含まれる抵抗値Rの成分を調整することにより、複数の駆動信号伝達部の共振周波数ω同士および減衰係数ξ同士を略等しくなるように、ゲート駆動回路をより一層容易に構成することができる。   In this case, preferably, the plurality of drive signal transmission units have substantially the same resonance frequency because the resistance value and the capacitance of at least one of the plurality of drive signal transmission units are adjusted. At the same time, the damping coefficients are configured to be substantially equal to each other. With this configuration, after adjusting the resonance frequency ω by adjusting the capacitance C, the component of the resistance value R not included in the resonance frequency ω but included in the damping coefficient 、 is adjusted. The gate drive circuit can be configured more easily so that the resonance frequencies ω and the attenuation coefficients の of the transmission units are substantially equal.

上記キャパシタンスが調整されているゲート駆動回路において、好ましくは、複数の駆動信号伝達部のうちの少なくとも1つの駆動信号伝達部には、スイッチング部の入力側寄生キャパシタと、入力側寄生キャパシタとは別個に構成された付加キャパシタとが設けられており、複数の駆動信号伝達部は、入力側寄生キャパシタと付加キャパシタとにより合成されたキャパシタンスが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。このように構成すれば、駆動信号伝達部に、入力側寄生キャパシタのキャパシタンスを調整するためにスイッチング部に含まれる半導体デバイス自体を構成(設計)し直す場合に比べて、付加キャパシタのキャパシタンスを調整することにより、駆動信号伝達部のキャパシタンス(合成されたキャパシタンス)を容易に調整することができる。   In the gate drive circuit in which the capacitance is adjusted, preferably, at least one of the plurality of drive signal transmission units has an input-side parasitic capacitor of the switching unit and a separate input-side parasitic capacitor. Are provided, and the plurality of drive signal transmission units have resonance frequencies substantially equal to each other because the combined capacitance of the input-side parasitic capacitor and the additional capacitor is adjusted. , The damping coefficients are substantially equal to each other. With this configuration, the drive signal transmission unit adjusts the capacitance of the additional capacitor as compared with a case where the semiconductor device itself included in the switching unit is reconfigured (designed) to adjust the capacitance of the input-side parasitic capacitor. By doing so, the capacitance (combined capacitance) of the drive signal transmission unit can be easily adjusted.

上記キャパシタンスが調整されているゲート駆動回路において、好ましくは、複数の駆動信号伝達部のうちの少なくとも1つの駆動信号伝達部は、複数の半導体素子が設けられている複数のスイッチング部の複数の半導体素子の入力側寄生キャパシタを含み、複数の駆動信号伝達部は、複数の半導体素子の入力側寄生キャパシタ同士の合成されたキャパシタンスが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。このように構成すれば、複数の半導体素子(半導体チップ)の数を調整することにより、駆動信号伝達部のキャパシタンス(合成されたキャパシタンス)を容易に調整することができる。   In the gate drive circuit in which the capacitance is adjusted, preferably, at least one of the plurality of drive signal transmission units includes a plurality of semiconductors of a plurality of switching units provided with a plurality of semiconductor elements. The plurality of drive signal transmission units include an input-side parasitic capacitor of the element, and the combined resonance capacitance of the input-side parasitic capacitors of the plurality of semiconductor elements is adjusted so that the resonance frequencies become substantially equal to each other and the attenuation is reduced. The coefficients are configured to be substantially equal to each other. With this configuration, the capacitance (combined capacitance) of the drive signal transmission unit can be easily adjusted by adjusting the number of the plurality of semiconductor elements (semiconductor chips).

上記第1の局面によるゲート駆動回路において、好ましくは、複数の駆動信号伝達部は、複数の駆動信号伝達部の共振周波数が互いに略等しくなるとともに、複数の駆動信号伝達部の減衰係数が互いに略等しくなるように構成されていることにより、複数のスイッチング部の各々に、略同一の電圧立上り波形または略同一の電圧立下り波形を有するゲート駆動信号を伝達するように構成されている。このように構成すれば、複数のスイッチング部の各々に、略同一の電圧立上り波形または略同一の電圧立下り波形を有するゲート駆動信号が伝達されるので、複数のスイッチング部の動作タイミングを容易に揃えることができる。この結果、スイッチング部が破損することをより一層抑制することができる。   In the gate drive circuit according to the first aspect, preferably, the plurality of drive signal transmission units have resonance frequencies of the plurality of drive signal transmission units substantially equal to each other, and the attenuation coefficients of the plurality of drive signal transmission units are substantially equal to each other. By being configured to be equal, a gate drive signal having substantially the same voltage rising waveform or substantially the same voltage falling waveform is transmitted to each of the plurality of switching units. With this configuration, a gate drive signal having substantially the same voltage rising waveform or substantially the same voltage falling waveform is transmitted to each of the plurality of switching units, so that the operation timing of the plurality of switching units can be easily adjusted. Can be aligned. As a result, breakage of the switching unit can be further suppressed.

この発明の第2の局面による電力変換装置は、ゲート端子に入力されるゲート駆動信号に基づいてオンオフするとともに、互いに並列接続または直列接続された複数のスイッチング部と、スイッチング部のゲート端子に接続され、インダクタンスが互いに異なる複数のゲート配線を含む、複数の駆動信号伝達部と、複数のゲート配線の各々に、入力パルス信号を入力する信号入力部とを備え、複数の駆動信号伝達部は、複数の駆動信号伝達部のうちの少なくとも1つの駆動信号伝達部の抵抗値、キャパシタンス、および、インダクタンスのうちの少なくとも1つが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。   A power converter according to a second aspect of the present invention is configured to turn on / off based on a gate drive signal input to a gate terminal, and to be connected to a plurality of switching units connected in parallel or in series with each other, and to a gate terminal of the switching unit. A plurality of drive signal transmission units including a plurality of gate wirings having different inductances, and a signal input unit for inputting an input pulse signal to each of the plurality of gate wirings. By adjusting at least one of the resistance value, the capacitance, and the inductance of at least one of the plurality of drive signal transmission units, the resonance frequency becomes substantially equal to each other, and the attenuation coefficient is reduced. They are configured to be substantially equal to each other.

この発明の第2の局面による電力変換装置では、上記のように構成することにより、第1の局面によるゲート駆動回路と同様に、互いに並列接続または直列接続された複数のスイッチング部に接続された複数のゲート配線同士のインダクタンスを同一にすることができない場合にも、スイッチング部が破損することを抑制することが可能な電力変換装置を提供することができる。   In the power converter according to the second aspect of the present invention, with the configuration described above, similarly to the gate drive circuit according to the first aspect, the power converter is connected to a plurality of switching units connected in parallel or in series with each other. Even when the inductances of a plurality of gate wirings cannot be made the same, a power conversion device that can prevent the switching unit from being damaged can be provided.

本発明によれば、上記のように、互いに並列接続または直列接続された複数のスイッチング部に接続された複数のゲート配線同士のインダクタンスを同一にすることができない場合にも、スイッチング部が破損することを抑制することができる。   According to the present invention, as described above, even when the inductances of a plurality of gate wirings connected to a plurality of switching units connected in parallel or in series cannot be the same, the switching unit is damaged. Can be suppressed.

本発明の第1実施形態による電力変換装置(ゲート駆動回路)の全体構成を示すブロック図である。FIG. 1 is a block diagram illustrating an overall configuration of a power conversion device (gate drive circuit) according to a first embodiment of the present invention. 本発明の第1実施形態による電力変換装置(ゲート駆動回路)の構成を説明するための回路図である。FIG. 2 is a circuit diagram for explaining a configuration of a power conversion device (gate drive circuit) according to the first embodiment of the present invention. 本発明の第1実施形態による第1駆動信号伝達部、第2駆動信号伝達部、第1スイッチング部および第2スイッチング部の構成を説明するための回路図である。FIG. 3 is a circuit diagram illustrating a configuration of a first drive signal transmission unit, a second drive signal transmission unit, a first switching unit, and a second switching unit according to the first embodiment of the present invention. 本発明の第1実施形態による(a)第1駆動信号伝達部および(b)第2駆動信号伝達部の等価回路図である。FIG. 3 is an equivalent circuit diagram of (a) a first drive signal transmission unit and (b) a second drive signal transmission unit according to the first embodiment of the present invention. 本発明の第1実施形態によるゲート駆動回路の抵抗値およびキャパシタンスの(a)調整前および(b)調整後の例を説明するための図である。FIG. 4 is a diagram for explaining an example of (a) before and (b) after the adjustment of the resistance value and the capacitance of the gate drive circuit according to the first embodiment of the present invention. 本発明の第1実施形態によるゲート駆動回路のゲート駆動信号の電圧立上り波形(ターンオン時波形)および電圧立下り波形(ターンオフ時波形)を説明するための図である。FIG. 4 is a diagram for explaining a voltage rising waveform (turn-on waveform) and a voltage falling waveform (turn-off waveform) of a gate drive signal of the gate drive circuit according to the first embodiment of the present invention. 比較例によるゲート駆動回路のゲート駆動信号の電圧立上り波形(ターンオン時波形)および電圧立下り波形(ターンオフ時波形)を説明するための図である。FIG. 9 is a diagram for explaining a voltage rising waveform (turn-on waveform) and a voltage falling waveform (turn-off waveform) of a gate drive signal of a gate drive circuit according to a comparative example. 本発明の第2実施形態のゲート駆動回路の構成を示す回路図である。FIG. 9 is a circuit diagram illustrating a configuration of a gate drive circuit according to a second embodiment of the present invention. 本発明の第2実施形態による(a)第1駆動信号伝達部および(b)第2駆動信号伝達部の等価回路図である。It is an equivalent circuit diagram of (a) 1st drive signal transmission part and (b) 2nd drive signal transmission part by 2nd Embodiment of this invention. 本発明の第2実施形態によるゲート駆動回路の抵抗値およびキャパシタンスの(a)調整前および(b)調整後の例を説明するための図である。It is a figure for explaining the example of before (a) adjustment and after (b) adjustment of resistance value and capacitance of the gate drive circuit by a 2nd embodiment of the present invention. 本発明の第1および第2実施形態の変形例による電力変換装置の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a power conversion device according to a modification of the first and second embodiments of the present invention.

以下、本発明を具体化した実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[第1実施形態]
(電力変換装置の構成)
図1〜図4を参照して、第1実施形態による電力変換装置100(ゲート駆動回路1)の構成について説明する。
[First Embodiment]
(Configuration of power converter)
The configuration of the power conversion device 100 (gate drive circuit 1) according to the first embodiment will be described with reference to FIGS.

図1に示すように、電力変換装置100は、ゲート駆動回路1とブリッジ回路2とを備える。第1実施形態では、電力変換装置100は、たとえば、無停電電源装置用、系統連系用、および、鉄道車両用等の電力変換装置(電源装置)として構成されている。ゲート駆動回路1は、ブリッジ回路2に設けられた複数のスイッチング部30の各々に、ゲート駆動信号Gs(図2参照)を入力するように構成されている。ゲート駆動回路1は、複数の駆動信号伝達部10(以下、「伝達部10」とする)とゲートドライブユニット20(以下、「GDU20」とする)とを含む。なお、GDU20は、特許請求の範囲の「信号入力部」の一例である。   As shown in FIG. 1, the power conversion device 100 includes a gate drive circuit 1 and a bridge circuit 2. In the first embodiment, the power conversion device 100 is configured as a power conversion device (power supply device) for, for example, an uninterruptible power supply device, a system interconnection, and a railway vehicle. The gate drive circuit 1 is configured to input a gate drive signal Gs (see FIG. 2) to each of the plurality of switching units 30 provided in the bridge circuit 2. Gate drive circuit 1 includes a plurality of drive signal transmission units 10 (hereinafter, “transmission unit 10”) and a gate drive unit 20 (hereinafter, “GDU20”). The GDU 20 is an example of the “signal input unit” in the claims.

図2に示すように、ブリッジ回路2は、たとえば、3相(U相、V相、および、W相)のブリッジ回路2U、2Vおよび2Wとして構成されている。ここで、ブリッジ回路2U、2Vおよび2Wは、互いに同様に構成されているため、以下の記載では、ブリッジ回路2Uについて説明し、ブリッジ回路2Vおよび2Wの説明を省略する。   As shown in FIG. 2, the bridge circuit 2 is configured as, for example, three-phase (U-phase, V-phase, and W-phase) bridge circuits 2U, 2V, and 2W. Here, since the bridge circuits 2U, 2V, and 2W have the same configuration as each other, in the following description, the bridge circuit 2U will be described, and the description of the bridge circuits 2V and 2W will be omitted.

ブリッジ回路2Uには、上アーム部2aと下アーム部2bとが設けられている。上アーム部2aには、正極端子Tpに接続されているとともに、電力出力側端子To同士が接続されており、互いに並列接続された複数(たとえば、2つ)のスイッチング部30が設けられている。下アーム部2bには、負極端子Tnに接続されているとともに、電力出力側端子To同士が接続されており、互いに並列接続された複数(たとえば、2つ)のスイッチング部30が設けられている。そして、上アーム部2aと下アーム部2bとは、正極端子Tpと負極端子Tnとの間において、電力出力側端子Toを介して互いに接続(直列接続)されている。また、下記の説明では、上アーム部2aおよび下アーム部2bは、互いに同様に構成されているため、上アーム部2aのみについて説明し、下アーム部2bの説明を省略する。   The bridge circuit 2U is provided with an upper arm 2a and a lower arm 2b. The upper arm portion 2a is connected to the positive electrode terminal Tp and connected to the power output terminals To, and is provided with a plurality (for example, two) of switching portions 30 connected in parallel with each other. . The lower arm portion 2b is connected to the negative electrode terminal Tn and connected to the power output terminals To, and is provided with a plurality (for example, two) of switching portions 30 connected in parallel with each other. . The upper arm 2a and the lower arm 2b are connected to each other (connected in series) between the positive terminal Tp and the negative terminal Tn via the power output terminal To. In the following description, since the upper arm 2a and the lower arm 2b are configured similarly, only the upper arm 2a will be described, and the description of the lower arm 2b will be omitted.

図3に示すように、第1実施形態では、上アーム部2aは、それぞれ半導体モジュールとして構成されている2つのスイッチング部30を含む。スイッチング部30は、たとえば、電界効果型トランジスタ(FET)または絶縁ゲートバイポーラトランジスタ(IGBT)等の半導体デバイス31を含む。好ましくは、半導体デバイス31は、炭化珪素(SiC)を含む半導体素子(SiC−MOSFET)として構成されている。ここで、2つのスイッチング部30のうちの一方を、第1スイッチング部30aとし、他方を第2スイッチング部30bとする。   As shown in FIG. 3, in the first embodiment, the upper arm unit 2a includes two switching units 30 each configured as a semiconductor module. The switching unit 30 includes, for example, a semiconductor device 31 such as a field effect transistor (FET) or an insulated gate bipolar transistor (IGBT). Preferably, semiconductor device 31 is configured as a semiconductor element (SiC-MOSFET) containing silicon carbide (SiC). Here, one of the two switching units 30 is referred to as a first switching unit 30a, and the other is referred to as a second switching unit 30b.

また、第1スイッチング部30aのゲート端子Gaは、後述する第1駆動信号伝達部10a(以下、「第1伝達部10a」とする)を介して、GDU20に接続されている。また、第2スイッチング部30bのゲート端子Gbは、後述する第2駆動信号伝達部10b(以下、「第2伝達部10b」とする)を介して、GDU20に接続されている。第1スイッチング部30aは、正極端子Tpに接続されているドレイン端子Daと、電力出力側端子Toに接続されているソース端子Saとを含む。第2スイッチング部30bは、正極端子Tpに接続されているドレイン端子Dbと、電力出力側端子Toに接続されているソース端子Sbとを含む。そして、第1スイッチング部30aは、ゲート端子Gaに入力されるゲート駆動信号Gsに基づいてオンオフするように構成されている。また、第2スイッチング部30bは、ゲート端子Gbに入力されるゲート駆動信号Gsに基づいてオンオフするように構成されている。なお、「オンオフ」とは、ドレイン端子Da(またはDb)とソース端子Sa(またはSb)との間を導通する状態と切断する状態とを切り替える動作を意味するものとして記載している。   The gate terminal Ga of the first switching unit 30a is connected to the GDU 20 via a first drive signal transmission unit 10a (hereinafter, referred to as a "first transmission unit 10a"). The gate terminal Gb of the second switching unit 30b is connected to the GDU 20 via a second drive signal transmission unit 10b (hereinafter, referred to as a “second transmission unit 10b”). The first switching unit 30a includes a drain terminal Da connected to the positive terminal Tp, and a source terminal Sa connected to the power output side terminal To. The second switching unit 30b includes a drain terminal Db connected to the positive terminal Tp, and a source terminal Sb connected to the power output side terminal To. The first switching section 30a is configured to turn on and off based on a gate drive signal Gs input to the gate terminal Ga. The second switching unit 30b is configured to turn on and off based on a gate drive signal Gs input to the gate terminal Gb. Note that "on / off" is described as meaning an operation of switching between a state of conducting between the drain terminal Da (or Db) and the source terminal Sa (or Sb) and a state of disconnecting.

(ゲート駆動回路の構成)
図1に示すように、ゲート駆動回路1の各伝達部10は、GDU20からのゲート駆動信号Gsを各スイッチング部30に伝達する機能を有する。GDU20は、複数の伝達部10の各々のゲート配線11aおよび11bに、入力パルス信号vi(図2参照)を入力するように構成されている。
(Configuration of gate drive circuit)
As shown in FIG. 1, each transmission unit 10 of the gate drive circuit 1 has a function of transmitting a gate drive signal Gs from the GDU 20 to each switching unit 30. The GDU 20 is configured to input an input pulse signal vi (see FIG. 2) to each of the gate lines 11a and 11b of the plurality of transmission units 10.

複数の伝達部10は、複数のスイッチング部30と同じ数、ゲート駆動回路1に設けられている。図3に示すように、複数の伝達部10のうち、第1スイッチング部30aに接続される伝達部10を第1伝達部10aとし、第2スイッチング部30bに接続される伝達部10を第2伝達部10bとする。第1伝達部10aは、ゲート端子Gaに接続され、インダクタンスL1を有するゲート配線11aを含む。また、第2伝達部10bは、ゲート端子Gbに接続され、インダクタンスL2を有するゲート配線11bを含む。   The plurality of transmission units 10 are provided in the gate drive circuit 1 in the same number as the plurality of switching units 30. As shown in FIG. 3, among the plurality of transmission units 10, the transmission unit 10 connected to the first switching unit 30a is a first transmission unit 10a, and the transmission unit 10 connected to the second switching unit 30b is a second transmission unit 10b. It is assumed that the transmitting portion 10b is used. The first transmission unit 10a includes a gate wiring 11a connected to the gate terminal Ga and having an inductance L1. The second transmission unit 10b includes a gate line 11b connected to the gate terminal Gb and having an inductance L2.

また、第1実施形態では、ゲート配線11aとゲート配線11bとは、ゲート配線11aの配線長さA1とゲート配線11bの配線長さA2とが互いに異なることにより、ゲート配線11aのインダクタンスL1とゲート配線11bのインダクタンスL2との大きさが互いに異なるように構成されている。また、第1伝達部10aには、ソース端子SaとGDU20の端子22とを接続する信号線11cが設けられている。第2伝達部10bには、ソース端子SbとGDU20の端子22とを接続する信号線11dが設けられている。   In the first embodiment, the gate wiring 11a and the gate wiring 11b are different from each other in that the wiring length A1 of the gate wiring 11a and the wiring length A2 of the gate wiring 11b are different from each other. The configuration is such that the magnitude of the inductance L2 of the wiring 11b is different from the magnitude of the inductance L2. The first transmission unit 10a is provided with a signal line 11c that connects the source terminal Sa and the terminal 22 of the GDU 20. The second transmission unit 10b is provided with a signal line 11d that connects the source terminal Sb and the terminal 22 of the GDU 20.

図4(a)には、第1伝達部10aの等価回路が示されており、図4(b)には、第2伝達部10bの等価回路が示されている。ここで、第1実施形態では、第1伝達部10aおよび第2伝達部10bは、第1伝達部10aおよび第2伝達部10bのうちの少なくとも一方の抵抗値R1またはR2、キャパシタンスC1またはC2、および、インダクタンスL1またはL2のうちの少なくとも1つが調整されていることにより、共振周波数ω1とω2とが互いに略等しくなるとともに、減衰係数ξ1とξ2とが互いに略等しくなるように構成されている。   FIG. 4A shows an equivalent circuit of the first transmitting unit 10a, and FIG. 4B shows an equivalent circuit of the second transmitting unit 10b. Here, in the first embodiment, the first transmission unit 10a and the second transmission unit 10b are configured to include at least one of the resistance value R1 or R2 of the first transmission unit 10a and the second transmission unit 10b, the capacitance C1 or C2, In addition, since at least one of the inductances L1 and L2 is adjusted, the resonance frequencies ω1 and ω2 are substantially equal to each other, and the damping coefficients ξ1 and ξ2 are substantially equal to each other.

具体的には、図3および図4(a)に示すように、第1伝達部10aは、ゲート配線11aと、ゲート抵抗12aと、第1スイッチング部30a(半導体デバイス31)の入力側寄生キャパシタ31aとを含む。すなわち、第1伝達部10aは、抵抗値R1、インダクタンスL1、および、キャパシタンスC1のRLC直列回路の等価回路として表すことができる。ここで、抵抗値R1は、ゲート抵抗12aの抵抗値およびゲート配線11aの抵抗値を含む第1伝達部10a全体の抵抗値である。インダクタンスL1は、ゲート配線11aのインダクタンスを含む第1伝達部10a全体のインダクタンスである。キャパシタンスC1は、第1スイッチング部30aの入力側寄生キャパシタ31aのキャパシタンスC11を含む第1伝達部10a全体のキャパシタンスである。   Specifically, as shown in FIGS. 3 and 4A, the first transmission unit 10a includes a gate line 11a, a gate resistor 12a, and an input-side parasitic capacitor of the first switching unit 30a (semiconductor device 31). 31a. That is, the first transmission unit 10a can be represented as an equivalent circuit of an RLC series circuit including the resistance value R1, the inductance L1, and the capacitance C1. Here, the resistance value R1 is the resistance value of the entire first transmission unit 10a including the resistance value of the gate resistor 12a and the resistance value of the gate wiring 11a. The inductance L1 is the inductance of the entire first transmission unit 10a including the inductance of the gate wiring 11a. The capacitance C1 is the capacitance of the entire first transmission unit 10a including the capacitance C11 of the input-side parasitic capacitor 31a of the first switching unit 30a.

ここで、伝達部10におけるゲート駆動信号Gsの電圧波形vo(t)は、抵抗値R、インダクタンスL、および、キャパシタンスCからなるRLC直列回路において、以下の式(1)が成立する。なお、入力パルス信号viの電圧をvi(t)(ラプラス変換後Vi(s))、スイッチング部30のゲート端子−ソース端子間の電圧をvo(t)(ラプラス変換後Vo(s))および伝達関数をG(s)とする。

Figure 2020022256
ここで、伝達関数G(s)を2次振動系の伝達関数とし、伝達部10の共振周波数をωとし、減衰係数(ダンピングファクタ)をξとすると、以下の式(2)および(3)が成立する。
Figure 2020022256
これにより、ゲート駆動信号Gsの立上り波形としての電圧vo(t)は、オン時のゲート電圧をVgsonとし、オフ時のゲート電圧をVgsoffとした場合、以下の式(4)および(5)として表すことができる。
Figure 2020022256
したがって、上記式(3)のRにR1、CにC1、および、LにL1を代入すると、共振周波数ω1および減衰係数ξ1は、以下の式(6)となる。
Figure 2020022256
Here, the voltage waveform vo (t) of the gate drive signal Gs in the transmission unit 10 satisfies the following equation (1) in an RLC series circuit including a resistance value R, an inductance L, and a capacitance C. The voltage of the input pulse signal vi is represented by vi (t) (after Laplace transform Vi (s)), the voltage between the gate terminal and the source terminal of the switching unit 30 is represented by vo (t) (after Laplace transform Vo (s)) and Let the transfer function be G (s).
Figure 2020022256
Here, assuming that the transfer function G (s) is the transfer function of the secondary vibration system, the resonance frequency of the transfer unit 10 is ω, and the damping coefficient (damping factor) is ξ, the following equations (2) and (3) Holds.
Figure 2020022256
Accordingly, the voltage vo (t) as the rising waveform of the gate drive signal Gs is represented by the following equations (4) and (5) when the gate voltage at the time of on is Vgson and the gate voltage at the time of off is Vgsoff. Can be represented.
Figure 2020022256
Therefore, if R1 is substituted for R, C1 is substituted for C, and L1 is substituted for L in the above equation (3), the resonance frequency ω1 and the damping coefficient ξ1 become the following equation (6).
Figure 2020022256

ここで、図3に示すように、第1実施形態では、第2伝達部10bは、ゲート配線11bと、ゲート抵抗12bと、第2スイッチング部30b(半導体デバイス31)の入力側寄生キャパシタ31aと、入力側寄生キャパシタ31aとは別個に構成された付加キャパシタ13とを含む。たとえば、付加キャパシタ13は、入力側寄生キャパシタ31aに並列接続されている。ここで、図4(b)に示すように、第2伝達部10bは、第1伝達部10aと同様に、抵抗値R2、インダクタンスL2、および、キャパシタンスC2のRLC直列回路の等価回路として表すことができる。すなわち、上記式(3)のRにR2、CにC2、および、LにL2を代入すると、共振周波数ω2および減衰係数ξ2は、以下の式(7)となる。

Figure 2020022256
Here, as shown in FIG. 3, in the first embodiment, the second transmission unit 10b includes a gate wiring 11b, a gate resistor 12b, and an input-side parasitic capacitor 31a of the second switching unit 30b (semiconductor device 31). , And an additional capacitor 13 configured separately from the input-side parasitic capacitor 31a. For example, the additional capacitor 13 is connected in parallel to the input-side parasitic capacitor 31a. Here, as shown in FIG. 4B, the second transmission unit 10b is expressed as an equivalent circuit of an RLC series circuit of the resistance value R2, the inductance L2, and the capacitance C2, similarly to the first transmission unit 10a. Can be. That is, when R2 is substituted for R in the above equation (3), C2 is substituted for C, and L2 is substituted for L, the resonance frequency ω2 and the damping coefficient な る 2 become the following equation (7).
Figure 2020022256

ここで、第1実施形態では、ゲート駆動回路1は、第2伝達部10bのキャパシタンスC2が調整されていることにより(好ましくは、第2伝達部10bの抵抗値R2およびキャパシタンスC2の両方が調整されていることにより)、共振周波数ω1とω2とが互いに略等しくなるとともに、減衰係数ξ1とξ2が互いに略等しくなるように構成されている。「共振周波数ω1とω2とが互いに略等しい」とは、たとえば、共振周波数ω1およびω2が、以下の式(8)に示す範囲内であることを意味するものとし、「減衰係数ξ1とξ2とが互いに略等しい」とは、たとえば、減衰係数ξ1およびξ2が、以下の式(9)に示す範囲内であることを意味するものとする。すなわち、共振周波数ω1およびω2が、以下の式(8)に示す範囲内であるとともに、減衰係数ξ1およびξ2が、以下の式(9)に示す範囲内であれば、第1スイッチング部30aおよび第2スイッチング部30bのうちの一方に、電流が集中するのが抑制される。

Figure 2020022256
Here, in the first embodiment, the gate drive circuit 1 adjusts the capacitance C2 of the second transmission unit 10b (preferably, both the resistance value R2 and the capacitance C2 of the second transmission unit 10b are adjusted). ), The resonance frequencies ω1 and ω2 are substantially equal to each other, and the damping coefficients ξ1 and ξ2 are substantially equal to each other. “The resonance frequencies ω1 and ω2 are substantially equal to each other” means, for example, that the resonance frequencies ω1 and ω2 are within the range shown by the following equation (8), and “the attenuation coefficients ξ1 and ξ2 and "Approximately equal to each other" means that, for example, the attenuation coefficients ξ1 and 範 囲 2 are within the range indicated by the following equation (9). That is, if the resonance frequencies ω1 and ω2 are within the range shown by the following equation (8) and the attenuation coefficients ξ1 and ξ2 are within the range shown by the following equation (9), the first switching unit 30a Concentration of current on one of the second switching units 30b is suppressed.
Figure 2020022256

具体的には、図4に示すように、ゲート駆動回路1では、共振周波数ω1とω2とが略等しくなるように、インダクタンスL1とインダクタンスL2との差異に基づいて、キャパシタンスC2が調整(設定)されている。第1実施形態では、キャパシタンスC2は、入力側寄生キャパシタ31aのキャパシタンスC21と付加キャパシタ13のキャパシタンスC22とが合成されたキャパシタンス(C21+C22)である。また、第1実施形態のゲート駆動回路1では、共振周波数ω1およびω2が互いに略等しくなるとともに、減衰係数ξ1およびξ2が互いに略等しくなるように、入力側寄生キャパシタ31aと付加キャパシタ13とにより合成されたキャパシタンスC2が調整されている。なお、付加キャパシタ13は、キャパシタンスC22(合成されたキャパシタンスC2)を調整するために、キャパシタンスが固定値となるコンデンサにより構成されていてもよいし、容量可変のコンデンサとして構成されていてもよい。   Specifically, as shown in FIG. 4, in the gate drive circuit 1, the capacitance C2 is adjusted (set) based on the difference between the inductance L1 and the inductance L2 so that the resonance frequencies ω1 and ω2 become substantially equal. Have been. In the first embodiment, the capacitance C2 is a capacitance (C21 + C22) obtained by combining the capacitance C21 of the input-side parasitic capacitor 31a and the capacitance C22 of the additional capacitor 13. Further, in the gate drive circuit 1 of the first embodiment, the input-side parasitic capacitor 31a and the additional capacitor 13 combine so that the resonance frequencies ω1 and ω2 are substantially equal to each other and the attenuation coefficients ξ1 and ξ2 are substantially equal to each other. The adjusted capacitance C2 is adjusted. In order to adjust the capacitance C22 (combined capacitance C2), the additional capacitor 13 may be configured by a capacitor having a fixed capacitance, or may be configured as a variable capacitance capacitor.

また、ゲート駆動回路1では、減衰係数ξ1とξ2とが略等しくなるように、抵抗値R2の値が調整(設定)されている。たとえば、ゲート駆動回路1では、抵抗値R1(たとえば、ゲート抵抗12aの抵抗値)と抵抗値R2(たとえば、ゲート抵抗12bの抵抗値)とが異なる値に設定されている。なお、ゲート抵抗12aおよび12bは、抵抗値が固定値となる抵抗器として構成されていることに限られず、ゲート抵抗12aの抵抗値とゲート抵抗12bの抵抗値とが互いに異なる値に設定可能に可変抵抗器により構成されていてもよいし、抵抗器の数が変更されていてもよい。   In the gate drive circuit 1, the value of the resistance value R2 is adjusted (set) so that the attenuation coefficients ξ1 and ξ2 are substantially equal. For example, in the gate drive circuit 1, the resistance value R1 (for example, the resistance value of the gate resistance 12a) and the resistance value R2 (for example, the resistance value of the gate resistance 12b) are set to different values. The gate resistances 12a and 12b are not limited to being configured as resistors having a fixed resistance value, and the resistance values of the gate resistance 12a and the gate resistance 12b can be set to different values. It may be constituted by a variable resistor, or the number of resistors may be changed.

GDU20は、たとえば、発振器、CPU(中央演算処理装置)等を含む。そして、図2に示すように、GDU20のパルス出力部21には、第1伝達部10aおよび第2伝達部10bが接続されている。そして、図4に示すように、GDU20は、パルス出力部21から第1伝達部10aおよび第2伝達部10bの各々に同一の入力パルス信号vi(矩形信号)を入力するように構成されている。   GDU 20 includes, for example, an oscillator, a CPU (Central Processing Unit), and the like. Then, as shown in FIG. 2, the first transmission unit 10a and the second transmission unit 10b are connected to the pulse output unit 21 of the GDU 20. Then, as shown in FIG. 4, the GDU 20 is configured to input the same input pulse signal vi (rectangular signal) from the pulse output unit 21 to each of the first transmission unit 10a and the second transmission unit 10b. .

これにより、図6に示すように、第1伝達部10aおよび第2伝達部10bは、共振周波数ω1とω2とが互いに略等しくなるとともに、減衰係数ξ1およびξ2が互いに略等しくなるように構成されていることにより、第1スイッチング部30aおよび第2スイッチング部30bの各々に、略同一の電圧立上り波形(ターンオン時波形)、および、略同一の電圧立下り波形(ターンオフ時波形)を有するゲート駆動信号Gsを伝達するように構成されている。すなわち、第1スイッチング部30aの動作タイミングと、第2スイッチング部30bの動作タイミングとが、略一致するように、ゲート駆動回路1が構成されている。   Thereby, as shown in FIG. 6, the first transmission unit 10a and the second transmission unit 10b are configured such that the resonance frequencies ω1 and ω2 are substantially equal to each other, and the attenuation coefficients ξ1 and ξ2 are substantially equal to each other. Accordingly, each of the first switching unit 30a and the second switching unit 30b has a gate drive having substantially the same voltage rising waveform (turn-on waveform) and substantially the same voltage falling waveform (turn-off waveform). It is configured to transmit the signal Gs. That is, the gate drive circuit 1 is configured such that the operation timing of the first switching unit 30a and the operation timing of the second switching unit 30b substantially match.

(第1実施形態によるゲート駆動回路と比較例によるゲート駆動回路との比較結果)
次に、図5〜図7を参照して、第1実施形態(調整後の例)によるゲート駆動回路1と比較例(調整前の例)によるゲート駆動回路との比較結果について、具体的に数値例を示して説明する。なお、比較例によるゲート駆動回路の構成とは、従来技術を意味するものではなく、第1実施形態によるゲート駆動回路1の抵抗値R2およびキャパシタンスC2が調整される前の状態を示す構成である。
(Comparison result between the gate drive circuit according to the first embodiment and the gate drive circuit according to the comparative example)
Next, with reference to FIGS. 5 to 7, a comparison result between the gate drive circuit 1 according to the first embodiment (an example after adjustment) and the gate drive circuit according to a comparative example (an example before adjustment) will be specifically described. A description will be given using numerical examples. Note that the configuration of the gate drive circuit according to the comparative example does not mean the related art, but is a configuration indicating a state before the resistance value R2 and the capacitance C2 of the gate drive circuit 1 according to the first embodiment are adjusted. .

図5(a)に示すように、比較例によるゲート駆動回路(調整前のゲート駆動回路)の第1駆動信号伝達部において、抵抗値R1cが5Ω、インダクタンスL1cが0.5μH、キャパシタンスC1cが15nF、共振周波数ω1cが11.5MHz、および、減衰係数ξ1cが0.43であるとする。また、比較例によるゲート駆動回路(調整前のゲート駆動回路)の第2駆動信号伝達部において、抵抗値R2cが5Ω、インダクタンスL2cが0.25μH、キャパシタンスC2cが15nF、共振周波数ω2cが16.3MHz、および、減衰係数ξ2cが0.61であるとする。すなわち、比較例によるゲート駆動回路では、第1駆動信号伝達部と第2駆動信号伝達部とにおいて、インダクタンス、共振周波数および減衰係数の大きさがそれぞれ異なる。   As shown in FIG. 5A, in the first drive signal transmission unit of the gate drive circuit (gate drive circuit before adjustment) according to the comparative example, the resistance value R1c is 5Ω, the inductance L1c is 0.5 μH, and the capacitance C1c is 15 nF. , The resonance frequency ω1c is 11.5 MHz, and the attenuation coefficient ξ1c is 0.43. Further, in the second drive signal transmitting section of the gate drive circuit (gate drive circuit before adjustment) according to the comparative example, the resistance value R2c is 5Ω, the inductance L2c is 0.25 μH, the capacitance C2c is 15 nF, and the resonance frequency ω2c is 16.3 MHz. , And the attenuation coefficient ξ2c is 0.61. That is, in the gate drive circuit according to the comparative example, the first drive signal transmission unit and the second drive signal transmission unit are different in the magnitude of the inductance, the resonance frequency, and the attenuation coefficient.

図5(b)に示すように、第1実施形態によるゲート駆動回路1の第1伝達部10aにおいて、抵抗値R1が5Ω、インダクタンスL1が0.5μH、キャパシタンスC1が15nF、共振周波数ω1が11.5MHz、および、減衰係数ξ1が0.43であるとする。ここで、第2伝達部10bでは、抵抗値R2は、5ΩであるR2cから調整分Ra(2.5Ω)調整(減少)されて2.5Ωであり、インダクタンスL2は0.25μHであり、キャパシタンスC2は、15nFであるC21(C2c)から調整分C22(付加キャパシタ13のキャパシタンスC22分)、調整(増加)されて30nFであり、共振周波数ω2は11.5MHzであり、減衰係数ξ2は、0.43である。すなわち、第1実施形態によるゲート駆動回路1では、ω1=ω2となり、ξ1=ξ2となっている。   As shown in FIG. 5B, in the first transmission unit 10a of the gate drive circuit 1 according to the first embodiment, the resistance value R1 is 5Ω, the inductance L1 is 0.5 μH, the capacitance C1 is 15 nF, and the resonance frequency ω1 is 11 It is assumed that 0.5 MHz and the attenuation coefficient ξ1 are 0.43. Here, in the second transmission unit 10b, the resistance value R2 is adjusted (decreased) by Ra (2.5Ω) from R2c, which is 5Ω, to 2.5Ω, the inductance L2 is 0.25 μH, and the capacitance is C2 is adjusted to 30 nF from C21 (C2c), which is 15 nF, and adjusted (increased) by C22 (the capacitance C22 of the additional capacitor 13), the resonance frequency ω2 is 11.5 MHz, and the attenuation coefficient ξ2 is 0 .43. That is, in the gate drive circuit 1 according to the first embodiment, ω1 = ω2, and ξ1 = ξ2.

図6には第1実施形態によるゲート駆動回路1におけるゲート端子GaおよびG2におけるゲート電圧vo(t)を示す波形(ターンオン時波形およびターンオフ時波形)を示し、図7には比較例によるゲート駆動回路におけるゲート端子におけるゲート電圧vo(t)を示す波形(ターンオン時波形およびターンオフ時波形)を示す。   FIG. 6 shows waveforms (turn-on waveform and turn-off waveform) showing the gate voltage vo (t) at the gate terminals Ga and G2 in the gate drive circuit 1 according to the first embodiment, and FIG. 7 shows the gate drive according to the comparative example. 7 shows waveforms (turn-on waveform and turn-off waveform) indicating a gate voltage vo (t) at a gate terminal in the circuit.

比較例によるゲート駆動回路では、第1駆動信号伝達部を介したゲート電圧vo(t)(実線)と、第2駆動信号伝達部を介したゲート電圧vo(t)(点線)とは、一致せず、第1駆動信号伝達部に接続された第1スイッチング部の動作タイミングと、第2駆動信号伝達部に接続された第2スイッチング部の動作タイミングとがずれることが判明した。たとえば、図7に示す例では、所定の電圧値Vtに至るまでにΔtの期間、第1スイッチング部の動作タイミングと第2スイッチング部の動作タイミングとがずれている。   In the gate drive circuit according to the comparative example, the gate voltage vo (t) (solid line) via the first drive signal transmission unit matches the gate voltage vo (t) (dotted line) via the second drive signal transmission unit. However, it has been found that the operation timing of the first switching unit connected to the first drive signal transmission unit is different from the operation timing of the second switching unit connected to the second drive signal transmission unit. For example, in the example illustrated in FIG. 7, the operation timing of the first switching unit and the operation timing of the second switching unit are shifted for a period of Δt before reaching the predetermined voltage value Vt.

第1実施形態によるゲート駆動回路1では、第1伝達部10aを介したゲート電圧vo(t)と、第2伝達部10bを介したゲート電圧vo(t)とが、一致し、第1伝達部10aに接続された第1スイッチング部30aの動作タイミングと、第2伝達部10bに接続された第2スイッチング部30bの動作タイミングとが一致することが判明した。図6では、ターンオン時波形およびターンオフ時波形のそれぞれに、1つの実線に示す波形を示しているが、第1伝達部10aを介したゲート電圧vo(t)の波形と第2伝達部10bを介したゲート電圧vo(t)の波形とが、一致していることを示している。   In the gate drive circuit 1 according to the first embodiment, the gate voltage vo (t) via the first transmission unit 10a matches the gate voltage vo (t) via the second transmission unit 10b, and the first transmission It has been found that the operation timing of the first switching unit 30a connected to the unit 10a and the operation timing of the second switching unit 30b connected to the second transmission unit 10b match. In FIG. 6, each of the waveform at the time of turn-on and the waveform at the time of turn-off is shown by one solid line, but the waveform of the gate voltage vo (t) via the first transmission unit 10a and the second transmission unit 10b are not shown. This shows that the waveform of the gate voltage vo (t) passes through the waveform.

[第1実施形態の効果]
第1実施形態では、以下のような効果を得ることができる。
[Effects of First Embodiment]
In the first embodiment, the following effects can be obtained.

第1実施形態では、上記のように、第2伝達部10bの抵抗値R、キャパシタンスC、および、インダクタンスLのうちの少なくとも1つが調整されていることにより、共振周波数ωが互いに略等しくなるとともに、減衰係数ξが互いに略等しくなるように、第1伝達部10aおよび第2伝達部10bを構成する。これにより、共振周波数ω1およびω2および減衰係数ξ1およびξ2により決定される、第1スイッチング部30aのゲート端子Gaおよび第2スイッチング部30bのゲート端子Gbに入力される電圧vo(t)同士(図7参照)が略一致するので、第1スイッチング部30aおよび第2スイッチング部30bの動作タイミングを略同一にすることができる。このため、第1スイッチング部30aおよび第2スイッチング部30bのうちの一方に電流が集中するのを抑制することができる。この結果、電流が集中したスイッチング部30において、発熱が大きくなることを抑制することができるとともに、大電流遮断によるサージ電圧が発生することを抑制することができるので、スイッチング部30が破損するのを抑制することができる。したがって、互いに並列接続または直列接続された第1スイッチング部30aおよび第2スイッチング部30bに接続された複数のゲート配線11aおよび11b同士のインダクタンスL1とL12とを同一にすることができない場合にも、スイッチング部30が破損することを抑制することができる。   In the first embodiment, as described above, since at least one of the resistance value R, the capacitance C, and the inductance L of the second transmission unit 10b is adjusted, the resonance frequencies ω become substantially equal to each other. , The first transmission unit 10a and the second transmission unit 10b are configured such that the attenuation coefficient 略 becomes substantially equal to each other. Thereby, the voltages vo (t) input to the gate terminal Ga of the first switching unit 30a and the gate terminal Gb of the second switching unit 30b are determined by the resonance frequencies ω1 and ω2 and the attenuation coefficients ξ1 and ξ2 (see FIG. 7), the operation timings of the first switching unit 30a and the second switching unit 30b can be made substantially the same. Therefore, it is possible to suppress the current from being concentrated on one of the first switching unit 30a and the second switching unit 30b. As a result, in the switching unit 30 where the current is concentrated, it is possible to suppress an increase in heat generation and to suppress generation of a surge voltage due to interruption of a large current, so that the switching unit 30 is not damaged. Can be suppressed. Therefore, even when the inductances L1 and L12 of the plurality of gate lines 11a and 11b connected to the first switching unit 30a and the second switching unit 30b connected in parallel or in series cannot be the same, The switching section 30 can be prevented from being damaged.

また、第1実施形態では、上記のように、ゲート配線11aと11bとが、配線長さA1とA2とが互いに異なることにより、インダクタンスL1とL2とが互いに異なるように構成されている。第2伝達部10bのキャパシタンスC2を調整することにより、共振周波数ω1とω2とを互いに略等しくするとともに、減衰係数ξ1とξ2とを互いに略等しくするようにゲート駆動回路1を構成する。これにより、上記式(6)および(7)のように、共振周波数ω2と、減衰係数ξ2には、キャパシタンスC2の成分が含まれているので、キャパシタンスC2を調整することにより、第1伝達部10aおよび第2伝達部10bの共振周波数ω1およびω2、および、減衰係数ξ1およびξ2が略等しくなるように、ゲート駆動回路1を容易に構成することができる。この結果、ゲート配線11aの配線長さA1とゲート配線11bの配線長さA2とが互いに異なりインダクタンスL1とL2とで互いに異なる場合にも、スイッチング部30が破損することを容易に抑制することができる。   In the first embodiment, as described above, the gate wirings 11a and 11b are configured such that the wiring lengths A1 and A2 are different from each other, so that the inductances L1 and L2 are different from each other. By adjusting the capacitance C2 of the second transmission unit 10b, the gate drive circuit 1 is configured so that the resonance frequencies ω1 and ω2 are substantially equal to each other and the attenuation coefficients ξ1 and ξ2 are substantially equal to each other. As a result, as in the above equations (6) and (7), the resonance frequency ω2 and the attenuation coefficient ξ2 include the component of the capacitance C2. The gate drive circuit 1 can be easily configured such that the resonance frequencies ω1 and ω2 of the 10a and the second transmission unit 10b and the attenuation coefficients ξ1 and ξ2 are substantially equal. As a result, even when the wiring length A1 of the gate wiring 11a and the wiring length A2 of the gate wiring 11b are different from each other and the inductances L1 and L2 are different from each other, it is possible to easily suppress the switching unit 30 from being damaged. it can.

また、第1実施形態では、上記のように、第2伝達部10bの抵抗値R2およびキャパシタンスC2を調整することにより、共振周波数ω1とω2とを互いに略等しくするとともに、減衰係数ξ1とξ2とを互いに略等しくするようにゲート駆動回路1を構成する。これにより、上記式(6)および(7)のように、キャパシタンスC2を調整することによって共振周波数ω1とω2とを調整した後に、共振周波数ω2には含まれず減衰係数ξ2に含まれる抵抗値R2の成分を調整することにより、第1伝達部10aおよび第2伝達部10bの共振周波数ω1およびω2、および、減衰係数ξ1およびξ2を略等しくなるように、ゲート駆動回路1をより一層容易に構成することができる。   In the first embodiment, as described above, by adjusting the resistance value R2 and the capacitance C2 of the second transmission unit 10b, the resonance frequencies ω1 and ω2 are made substantially equal to each other, and the attenuation coefficients ξ1 and ξ2 Are configured to make the gate drive circuit 1 substantially equal to each other. Thus, after adjusting the resonance frequencies ω1 and ω2 by adjusting the capacitance C2 as in the above equations (6) and (7), the resistance value R2 not included in the resonance frequency ω2 but included in the attenuation coefficient ξ2 is obtained. , The gate drive circuit 1 is further easily configured such that the resonance frequencies ω1 and ω2 of the first transmission unit 10a and the second transmission unit 10b and the attenuation coefficients ξ1 and ξ2 become substantially equal. can do.

また、第1実施形態では、上記のように、第2伝達部10bには、第2スイッチング部30bの入力側寄生キャパシタ31aと、入力側寄生キャパシタ31aとは別個に構成された付加キャパシタ13とが設けられている。そして、第2伝達部10bを、入力側寄生キャパシタ31aと付加キャパシタ13とにより合成されたキャパシタンスC2が調整されていることにより、共振周波数ω1およびω2、および、減衰係数ξ1およびξ2を略等しくなるように、構成する。これにより、第1伝達部10aまたは第2伝達部10bに、入力側寄生キャパシタ31aのキャパシタンスC2を調整するためにスイッチング部30に含まれる半導体デバイス31自体を構成(設計)し直す場合に比べて、付加キャパシタ13のキャパシタンスC22を調整することにより、伝達部10のキャパシタンスC2(合成されたキャパシタンス)を容易に調整することができる。   In the first embodiment, as described above, the second transmission unit 10b includes the input-side parasitic capacitor 31a of the second switching unit 30b, and the additional capacitor 13 that is configured separately from the input-side parasitic capacitor 31a. Is provided. In the second transmission unit 10b, the resonance frequencies ω1 and ω2 and the attenuation coefficients ξ1 and ξ2 become substantially equal because the capacitance C2 combined by the input-side parasitic capacitor 31a and the additional capacitor 13 is adjusted. And so on. Thereby, the first transmission unit 10a or the second transmission unit 10b is compared with a case where the semiconductor device 31 itself included in the switching unit 30 is reconfigured (designed) in order to adjust the capacitance C2 of the input-side parasitic capacitor 31a. By adjusting the capacitance C22 of the additional capacitor 13, the capacitance C2 (combined capacitance) of the transmission unit 10 can be easily adjusted.

また、第1実施形態では、上記のように、第1伝達部10aおよび第2伝達部10bを、共振周波数ω1およびω2、および、減衰係数ξ1およびξ2が略等しくなるように、構成する。第1スイッチング部30aおよび第2スイッチング部30bの各々に、略同一の電圧立上り波形または略同一の電圧立下り波形を有するゲート駆動信号Gsを伝達するように構成されている。このように構成すれば、第1スイッチング部30aおよび第2スイッチング部30bの各々に、略同一の電圧立上り波形または略同一の電圧立下り波形を有するゲート駆動信号Gsが伝達されるので、複数のスイッチング部30の動作タイミングを容易に揃えることができる。この結果、スイッチング部30が破損することをより一層抑制することができる。   In the first embodiment, as described above, the first transmission unit 10a and the second transmission unit 10b are configured so that the resonance frequencies ω1 and ω2 and the attenuation coefficients ξ1 and ξ2 are substantially equal. Each of the first switching unit 30a and the second switching unit 30b is configured to transmit a gate drive signal Gs having substantially the same voltage rising waveform or substantially the same voltage falling waveform. According to this structure, the gate drive signal Gs having substantially the same voltage rising waveform or substantially the same voltage falling waveform is transmitted to each of the first switching unit 30a and the second switching unit 30b. The operation timings of the switching unit 30 can be easily aligned. As a result, breakage of the switching unit 30 can be further suppressed.

[第2実施形態]
次に、図1、図8および図9を参照して、第2実施形態の電力変換装置200の構成について説明する。第2実施形態による電力変換装置200では、付加キャパシタ13を第2伝達部10bに設けることにより、キャパシタンスC2が調整されていた第1実施形態と異なり、半導体素子231の数(半導体チップの数)を調整することにより、キャパシタンスC102aおよびC102bが調整されている。なお、上記第1実施形態と同一の構成については、図中において同じ符号を付して図示し、その説明を省略する。
[Second embodiment]
Next, a configuration of the power conversion device 200 according to the second embodiment will be described with reference to FIGS. 1, 8, and 9. In the power conversion device 200 according to the second embodiment, the number of the semiconductor elements 231 (the number of semiconductor chips) is different from the first embodiment in which the capacitance C2 is adjusted by providing the additional capacitor 13 in the second transmission unit 10b. Is adjusted, the capacitances C102a and C102b are adjusted. In addition, about the same structure as the said 1st Embodiment, the same code | symbol is attached | subjected in the figure and shown, and the description is abbreviate | omitted.

図1に示すように、第2実施形態では、電力変換装置200は、ゲート駆動回路201とブリッジ回路202とを含む。また、ゲート駆動回路201は、第1駆動信号伝達部210a(以下、「第1伝達部210a」とする)と第2駆動信号伝達部210b(以下、「第2伝達部210b」とする)とを含む。図8に示すように、ブリッジ回路202は、第1スイッチング部230aと、第2スイッチング部230bとを含む、1つの半導体モジュールとして構成されている。第1スイッチング部230aおよび第2スイッチング部230bは、それぞれ、複数の半導体素子231(半導体チップ)が設けられた半導体チップ群として構成されている。半導体素子231は、それぞれ、スイッチング素子(たとえば、MOSFET等)により構成されている。   As shown in FIG. 1, in the second embodiment, the power conversion device 200 includes a gate drive circuit 201 and a bridge circuit 202. The gate drive circuit 201 includes a first drive signal transmission unit 210a (hereinafter, referred to as a “first transmission unit 210a”) and a second drive signal transmission unit 210b (hereinafter, referred to as a “second transmission unit 210b”). including. As shown in FIG. 8, the bridge circuit 202 is configured as one semiconductor module including a first switching unit 230a and a second switching unit 230b. The first switching unit 230a and the second switching unit 230b are each configured as a semiconductor chip group provided with a plurality of semiconductor elements 231 (semiconductor chips). Each of the semiconductor elements 231 is configured by a switching element (for example, a MOSFET or the like).

そして、第1スイッチング部230aを構成する複数の半導体素子231は、第1伝達部210aのゲート配線211aに接続されている。第2スイッチング部230bを構成する複数の半導体素子231は、第2伝達部210bのゲート配線211bに接続されている。すなわち、第1スイッチング部230aを構成する複数の半導体素子231には、略同一の動作タイミングでゲート駆動信号Gsが入力される。また、第2スイッチング部230bを構成する複数の半導体素子231には、略同一の動作タイミングでゲート駆動信号Gsが入力される。   The plurality of semiconductor elements 231 configuring the first switching unit 230a are connected to the gate line 211a of the first transmission unit 210a. The plurality of semiconductor elements 231 configuring the second switching unit 230b are connected to the gate wiring 211b of the second transmission unit 210b. That is, the gate drive signal Gs is input to the plurality of semiconductor elements 231 included in the first switching unit 230a at substantially the same operation timing. The gate drive signal Gs is input to the plurality of semiconductor elements 231 configuring the second switching unit 230b at substantially the same operation timing.

ここで、第2実施形態では、第1伝達部210aは、複数の半導体素子231が設けられている第1スイッチング部230aのN1個の半導体素子231の入力側寄生キャパシタ231aを含み、第2伝達部210bは、複数の半導体素子231が設けられている第2スイッチング部230bのN2個の半導体素子231の入力側寄生キャパシタ231aを含む。第1伝達部210aおよび第2伝達部210bは、複数の半導体素子231の入力側寄生キャパシタ231a同士の合成されたキャパシタンスC102aおよびC102bが調整されていることにより、共振周波数ω11とω12とが互いに略等しくなるとともに、減衰係数ξ1とξ2とが互いに略等しくなるように構成されている。   Here, in the second embodiment, the first transmission unit 210a includes the input-side parasitic capacitors 231a of the N1 semiconductor elements 231 of the first switching unit 230a in which the plurality of semiconductor elements 231 are provided. The unit 210b includes the input-side parasitic capacitors 231a of the N2 semiconductor devices 231 of the second switching unit 230b provided with the plurality of semiconductor devices 231. The first transmission unit 210a and the second transmission unit 210b have the resonance frequencies ω11 and ω12 substantially equal to each other because the combined capacitances C102a and C102b of the input-side parasitic capacitors 231a of the plurality of semiconductor elements 231 are adjusted. The damping coefficients な る 1 and ξ2 are configured to be substantially equal to each other.

具体的には、第1スイッチング部230aに含まれる半導体素子231の数N1と、第2スイッチング部230bに含まれる半導体素子231の数N2とは、互いに異なる。また、半導体素子231の入力側寄生キャパシタ231aのキャパシタンスはC102である。これにより、図9に示すように、第1伝達部210aのN1個の半導体素子231の入力側寄生キャパシタ231a同士の合成されたキャパシタンスC102aは、第2伝達部210bのN2個の半導体素子231の入力側寄生キャパシタ231a同士の合成されたキャパシタンスC102bとは、異なる値となる。   Specifically, the number N1 of the semiconductor elements 231 included in the first switching unit 230a is different from the number N2 of the semiconductor elements 231 included in the second switching unit 230b. The capacitance of the input-side parasitic capacitor 231a of the semiconductor element 231 is C102. Thereby, as shown in FIG. 9, the combined capacitance C102a of the input-side parasitic capacitors 231a of the N1 semiconductor elements 231 of the first transmission unit 210a is equal to the combined capacitance C102a of the N2 semiconductor elements 231 of the second transmission unit 210b. The input-side parasitic capacitor 231a has a different value from the combined capacitance C102b.

ここで、第2実施形態では、数N1と数N2とのうちの少なくとも一方(たとえば、数N1およびN2の両方)が調整されることにより、第1伝達部210aのキャパシタンスC102aと第2伝達部210bのキャパシタンスC102bとのうちの少なくとも一方(たとえば、キャパシタンスC102aおよびC102bの両方)が調整されている。   Here, in the second embodiment, by adjusting at least one of the number N1 and the number N2 (for example, both the number N1 and the number N2), the capacitance C102a of the first transmission unit 210a and the second transmission unit At least one of capacitance 210b (e.g., both capacitances C102a and C102b) is adjusted.

また、図9に示すように、第1伝達部210aは、抵抗値R11と、インダクタンスL11と、キャパシタンスC102aとにより構成されたRLC直列回路である。第2伝達部210bは、抵抗値R12と、インダクタンスL12と、キャパシタンスC102bとにより構成されたRLC直列回路である。   Further, as shown in FIG. 9, the first transmission unit 210a is an RLC series circuit including a resistance value R11, an inductance L11, and a capacitance C102a. The second transmission unit 210b is an RLC series circuit including a resistance value R12, an inductance L12, and a capacitance C102b.

そして、ゲート駆動回路201は、抵抗値R11およびR12の少なくとも一方と、キャパシタンスC102aおよびC102bの少なくとも一方とが調整されていることにより、第1伝達部210aの共振周波数ω11と第2伝達部210bの共振周波数ω12とが互いに略等しくなるとともに、第1伝達部210aの減衰係数ξ11と第2伝達部210bの減衰係数ξ12とが互いに略等しくなるように構成されている。また、第2実施形態のその他の構成は、第1実施形態の構成と同様である。   The gate drive circuit 201 adjusts at least one of the resistance values R11 and R12 and at least one of the capacitances C102a and C102b to adjust the resonance frequency ω11 of the first transmission unit 210a and the second transmission unit 210b. The resonance frequency ω12 is substantially equal to each other, and the attenuation coefficient 、 11 of the first transmission unit 210a and the attenuation coefficient ξ12 of the second transmission unit 210b are approximately equal to each other. Other configurations of the second embodiment are the same as the configurations of the first embodiment.

(第2実施形態によるゲート駆動回路の抵抗値およびキャパシタンスの調整の例)
次に、図10を参照して、第2実施形態によるゲート駆動回路201の抵抗値R11、および、キャパシタンスC102aおよびC102bの調整の例について説明する。
(Example of Adjusting Resistance Value and Capacitance of Gate Drive Circuit According to Second Embodiment)
Next, an example of adjustment of the resistance value R11 and the capacitances C102a and C102b of the gate drive circuit 201 according to the second embodiment will be described with reference to FIG.

図10(a)には、調整前のゲート駆動回路201の抵抗値等の数値例を示し、図10(b)には、調整後(第2実施形態)のゲート駆動回路201の抵抗値等の数値例を示している。たとえば、調整前の第1伝達部210aの抵抗値R11cおよび調整前の第2伝達部210bの抵抗値R12cは、3Ωとする。また、調整前の第1伝達部210aのインダクタンスL11cは、0.04μHとし、調整前の第2伝達部210bのインダクタンスL12cは、0.02μHとする。調整前の第1伝達部210aのキャパシタンスC11cおよび調整前の第2伝達部210bのキャパシタンスC12cは、9nFとする。この場合、調整前の第1伝達部210aの共振周波数ω11cは52.7MHzとなり、調整前の第2伝達部210bの共振周波数ω12cは74.5MHz(互いに異なる値)となる。また、調整前の第1伝達部210aの減衰係数ξ11cは0.71となり、調整前の第2伝達部210bの減衰係数ξ12cは1.01(互いに異なる値)となる。   FIG. 10A shows a numerical example of the resistance value and the like of the gate drive circuit 201 before the adjustment, and FIG. 10B shows the resistance value and the like of the gate drive circuit 201 after the adjustment (the second embodiment). Are shown as numerical examples. For example, the resistance value R11c of the first transmission unit 210a before adjustment and the resistance value R12c of the second transmission unit 210b before adjustment are 3Ω. Further, the inductance L11c of the first transmission unit 210a before the adjustment is set to 0.04 μH, and the inductance L12c of the second transmission unit 210b before the adjustment is set to 0.02 μH. The capacitance C11c of the first transmission unit 210a before the adjustment and the capacitance C12c of the second transmission unit 210b before the adjustment are 9 nF. In this case, the resonance frequency ω11c of the first transmission unit 210a before the adjustment is 52.7 MHz, and the resonance frequency ω12c of the second transmission unit 210b before the adjustment is 74.5 MHz (different from each other). Further, the attenuation coefficient ξ11c of the first transmission unit 210a before the adjustment is 0.71, and the attenuation coefficient ξ12c of the second transmission unit 210b before the adjustment is 1.01 (a value different from each other).

そして、たとえば、抵抗値R11cからR11に、キャパシタンスC11cからC102aに、キャパシタンスC12cからC102bに、それぞれ、調整されることにより、第1伝達部210aの共振周波数ω11と第2伝達部210bの共振周波数ω12とが互いに略等しくなるとともに、第1伝達部210aの減衰係数ξ11と第2伝達部210bの減衰係数ξ12とが互いに略等しくなる。   Then, for example, by adjusting the resistance value from R11c to R11, from the capacitance C11c to C102a, and from the capacitance C12c to C102b, respectively, the resonance frequency ω11 of the first transmission unit 210a and the resonance frequency ω12 of the second transmission unit 210b are adjusted. Are substantially equal to each other, and the attenuation coefficient # 11 of the first transmission unit 210a and the attenuation coefficient # 12 of the second transmission unit 210b are approximately equal to each other.

具体的には、調整後の第1伝達部210aの抵抗値R11は、6Ωである。調整後の第2伝達部210bの抵抗値R12は、3Ωである。調整後の第1伝達部210aのインダクタンスL11は、0.04μHであり、調整後の第2伝達部210bのインダクタンスL12は、0.02μHである。調整後の第1駆動信号伝達部210aのキャパシタンスC102aは、半導体素子231の数をN1とすることにより、6nFとなる。調整後の第2伝達部210bのキャパシタンスC102bは、半導体素子231の数をN2とすることにより、12nFとなる。これにより、調整後の第1伝達部210aの共振周波数ω11および調整後の第2伝達部210bの共振周波数ω12は共に、64.5MHzとなり、調整後の第1伝達部210aの減衰係数ξ11および調整後の第2伝達部210bの減衰係数ξ12は共に、1.16となる。   Specifically, the adjusted resistance value R11 of the first transmission unit 210a is 6Ω. The adjusted resistance value R12 of the second transmission unit 210b is 3Ω. The adjusted inductance L11 of the first transmission unit 210a is 0.04 μH, and the adjusted inductance L12 of the second transmission unit 210b is 0.02 μH. The capacitance C102a of the adjusted first drive signal transmission unit 210a is 6 nF by setting the number of the semiconductor elements 231 to N1. The capacitance C102b of the adjusted second transmission unit 210b becomes 12 nF by setting the number of the semiconductor elements 231 to N2. Accordingly, the adjusted resonance frequency ω11 of the first transmission unit 210a and the adjusted resonance frequency ω12 of the second transmission unit 210b are both 64.5 MHz, and the adjusted attenuation coefficient ξ11 of the first transmission unit 210a and the adjustment The attenuation coefficient # 12 of the subsequent second transmission unit 210b is 1.16.

[第2実施形態の効果]
第2実施形態では、以下のような効果を得ることができる。
[Effect of Second Embodiment]
In the second embodiment, the following effects can be obtained.

第2実施形態では、上記のように、第1伝達部210aは、第1スイッチング部230a内のN1個の半導体素子231の入力側寄生キャパシタ231aを含む。第2伝達部210bは、第2スイッチング部230b内のN2個の半導体素子231の入力側寄生キャパシタ231aを含む。第1伝達部210aおよび第2伝達部210bを、複数の半導体素子231の入力側寄生キャパシタ231a同士の合成されたキャパシタンスC102aおよびC102bが調整されていることにより、共振周波数ω11とω12とが互いに略等しくなるとともに、減衰係数ξ11とξ12とが互いに略等しくなるように構成する。これにより、複数の半導体素子231(半導体チップ)の数N11および数N12を調整することにより、キャパシタンスC102aおよびC102bを容易に調整することができる。なお、第2実施形態のその他の効果は、第1実施形態の効果と同様である。   In the second embodiment, as described above, the first transmission unit 210a includes the input-side parasitic capacitors 231a of the N1 semiconductor elements 231 in the first switching unit 230a. The second transmission unit 210b includes the input-side parasitic capacitors 231a of the N2 semiconductor elements 231 in the second switching unit 230b. The first transmission unit 210a and the second transmission unit 210b are configured such that the combined capacitances C102a and C102b of the input-side parasitic capacitors 231a of the plurality of semiconductor elements 231 are adjusted, so that the resonance frequencies ω11 and ω12 are substantially equal to each other. The damping coefficients # 11 and # 12 are configured to be substantially equal to each other. Thereby, the capacitances C102a and C102b can be easily adjusted by adjusting the number N11 and the number N12 of the plurality of semiconductor elements 231 (semiconductor chips). The other effects of the second embodiment are the same as the effects of the first embodiment.

[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更(変形例)が含まれる。
[Modification]
It should be understood that the embodiments disclosed this time are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description of the embodiments, and includes all equivalents (modifications) within the scope and meaning equivalent to the claims.

たとえば、上記第1および第2実施形態では、動作タイミングが揃えられる第1スイッチング部と第2スイッチング部とを互いに並列接続する例を示したが、本発明はこれに限られない。すなわち、図11に示す変形例の電力変換装置300のように、第1伝達部10aのゲート配線11aに接続された第1スイッチング部330aと、第2伝達部10bのゲート配線11bに接続された第2スイッチング部330bとが、正極端子Tpと電力出力側端子Toとの間において、互いに直列接続されていてもよい。このような電力変換装置300は、たとえば、発電設備用、および、変電設備用等の高電圧の電力系統に接続される電力変換装置に適用することができる。このため、たとえば、直列接続される複数のスイッチング部(第1スイッチング部330aおよび第2スイッチング部330b)の数を増やしても、スイッチング部の動作タイミングを容易に揃えることができる。   For example, in the above-described first and second embodiments, an example is shown in which the first switching unit and the second switching unit whose operation timings are aligned are connected in parallel with each other, but the present invention is not limited to this. That is, as in the power conversion device 300 of the modified example shown in FIG. 11, the first switching unit 330a connected to the gate wiring 11a of the first transmission unit 10a and the gate wiring 11b of the second transmission unit 10b are connected. The second switching unit 330b may be connected in series between the positive terminal Tp and the power output side terminal To. Such a power converter 300 can be applied, for example, to a power converter connected to a high-voltage power system such as for a power generation facility and a substation facility. Therefore, for example, even when the number of the plurality of switching units (first switching unit 330a and second switching unit 330b) connected in series is increased, the operation timings of the switching units can be easily made uniform.

また、上記第1および第2実施形態では、抵抗値、キャパシタンス、および、インダクタンスのうちの抵抗値およびキャパシタンスを調整することにより、第1駆動信号伝達部の共振周波数と第2駆動信号伝達部の共振周波数とを略等しくするとともに、第1駆動信号伝達部の減衰係数と第2駆動信号伝達部の減衰係数とを略等しくする例を示したが、本発明はこれに限られない。すなわち、抵抗値、キャパシタンス、および、インダクタンスのうちの少なくとも1つ(たとえば、キャパシタンスのみ、インダクタンスのみ、抵抗値とキャパシタンスとインダクタンスとの全て)を調整することにより、第1駆動信号伝達部の共振周波数と第2駆動信号伝達部の共振周波数とを略等しくするとともに、第1駆動信号伝達部の減衰係数と第2駆動信号伝達部の減衰係数とを略等しくしてもよい。   In the first and second embodiments, the resonance frequency of the first drive signal transmission unit and the resonance frequency of the second drive signal transmission unit are adjusted by adjusting the resistance value, the capacitance, and the resistance value and the capacitance of the inductance. Although an example has been shown in which the resonance frequency is made substantially equal and the attenuation coefficient of the first drive signal transmission unit is made substantially equal to the attenuation coefficient of the second drive signal transmission unit, the present invention is not limited to this. That is, by adjusting at least one of the resistance value, the capacitance, and the inductance (for example, only the capacitance, only the inductance, and all of the resistance value, the capacitance, and the inductance), the resonance frequency of the first drive signal transmission unit is adjusted. And the resonance frequency of the second drive signal transmission unit may be substantially equal, and the attenuation coefficient of the first drive signal transmission unit and the attenuation coefficient of the second drive signal transmission unit may be approximately equal.

また、上記第1および第2実施形態では、複数のゲート配線の配線長さが互いに異なることにより、複数のゲート配線のインダクタンスが互いに異なるように構成する例を示したが、本発明はこれに限られない。すなわち、複数のゲート配線の横断面積が互いに異なることにより、複数のゲート配線のインダクタンスが互いに異なる場合にも、本発明を適用してもよい。   Further, in the first and second embodiments, an example is shown in which the wiring lengths of the plurality of gate wirings are different from each other, so that the inductances of the plurality of gate wirings are different from each other. Not limited. That is, the present invention may be applied to a case where the cross-sectional areas of a plurality of gate lines are different from each other, and the inductances of the plurality of gate lines are different from each other.

また、上記第1実施形態では、図4に示すように、付加キャパシタを入力側寄生キャパシタに並列接続するように第2駆動信号伝達部に設ける例を示したが、本発明はこれに限られない。すなわち、付加キャパシタを入力側寄生キャパシタに直列接続するように第1駆動信号伝達部または第2駆動信号伝達部に設けてもよい。   Further, in the first embodiment, as shown in FIG. 4, an example is shown in which the additional capacitor is provided in the second drive signal transmission unit so as to be connected in parallel with the input-side parasitic capacitor, but the present invention is not limited to this. Absent. That is, the additional drive capacitor may be provided in the first drive signal transmission unit or the second drive signal transmission unit so as to be connected in series to the input-side parasitic capacitor.

また、上記第2実施形態では、第1駆動信号伝達部の入力側寄生キャパシタの数(N1)と、第2駆動信号伝達部の入力側寄生キャパシタの数(N2)との両方を調整する例を示したが、本発明はこれに限られない。すなわち、N1またはN2のいずれか一方のみが調整されていてもよい。   In the second embodiment, an example in which both the number (N1) of the input-side parasitic capacitors of the first drive signal transmission unit and the number (N2) of the input-side parasitic capacitors of the second drive signal transmission unit are adjusted. However, the present invention is not limited to this. That is, only one of N1 and N2 may be adjusted.

また、上記実施形態では、スイッチング部(半導体デバイス)を、SiC−MOSFETまたはIGBTから構成する例を示したが、本発明はこれに限られない。すなわち、SiC−MOSFETおよびIGBT以外の半導体素子(たとえば、Si−MOSFET)を用いてもよい。   Further, in the above-described embodiment, an example has been described in which the switching unit (semiconductor device) is configured by a SiC-MOSFET or an IGBT, but the present invention is not limited to this. That is, a semiconductor element (for example, a Si-MOSFET) other than the SiC-MOSFET and the IGBT may be used.

1、201 ゲート駆動回路
10 駆動信号伝達部
10a、210a 第1駆動信号伝達部
10b、210b 第2駆動信号伝達部
11a、11b、211a、211b ゲート配線
13 付加キャパシタ
20 GDU(信号入力部)
30 スイッチング部
31a、231a 入力側寄生キャパシタ
30a、230a 第1スイッチング部
30b、230b 第2スイッチング部
100、200、300 電力変換装置
231 半導体素子
Ga、Gb ゲート端子
1, 201 Gate drive circuit 10 Drive signal transmission unit 10a, 210a First drive signal transmission unit 10b, 210b Second drive signal transmission unit 11a, 11b, 211a, 211b Gate wiring 13 Additional capacitor 20 GDU (signal input unit)
Reference Signs List 30 switching unit 31a, 231a input side parasitic capacitor 30a, 230a first switching unit 30b, 230b second switching unit 100, 200, 300 power conversion device 231 semiconductor element Ga, Gb gate terminal

Claims (7)

ゲート端子に入力されるゲート駆動信号に基づいてオンオフするとともに、互いに並列接続または直列接続された複数のスイッチング部の前記ゲート端子に接続され、インダクタンスが互いに異なる複数のゲート配線を含む、複数の駆動信号伝達部と、
前記複数のゲート配線の各々に、入力パルス信号を入力する信号入力部とを備え、
前記複数の駆動信号伝達部は、前記複数の駆動信号伝達部のうちの少なくとも1つの前記駆動信号伝達部の抵抗値、キャパシタンス、および、インダクタンスのうちの少なくとも1つが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている、ゲート駆動回路。
A plurality of driving units that turn on / off based on a gate driving signal input to a gate terminal and are connected to the gate terminals of a plurality of switching units connected in parallel or in series with each other and include a plurality of gate wirings having different inductances. A signal transmission unit,
A signal input unit for inputting an input pulse signal to each of the plurality of gate lines,
The plurality of drive signal transmitting units may be configured such that at least one of the resistance value, the capacitance, and the inductance of at least one of the plurality of drive signal transmitting units is adjusted, so that resonance occurs. A gate drive circuit configured to have substantially equal frequencies and substantially equal attenuation coefficients.
前記複数のゲート配線は、前記複数のゲート配線の配線長さが互いに異なることにより、前記複数のゲート配線の前記インダクタンスが互いに異なるように構成されており、
前記複数の駆動信号伝達部は、前記複数の駆動信号伝達部のうちの少なくとも1つの前記駆動信号伝達部の前記キャパシタンスが調整されていることにより、前記共振周波数が互いに略等しくなるとともに、前記減衰係数が互いに略等しくなるように構成されている、請求項1に記載のゲート駆動回路。
The plurality of gate wirings are configured such that the wiring lengths of the plurality of gate wirings are different from each other, so that the inductances of the plurality of gate wirings are different from each other,
The plurality of drive signal transmission units are configured such that the capacitance of at least one of the plurality of drive signal transmission units is adjusted, so that the resonance frequencies are substantially equal to each other and the attenuation is reduced. 2. The gate drive circuit according to claim 1, wherein coefficients are configured to be substantially equal to each other.
前記複数の駆動信号伝達部は、前記複数の駆動信号伝達部のうちの少なくとも1つの前記駆動信号伝達部の前記抵抗値および前記キャパシタンスが調整されていることにより、前記共振周波数が互いに略等しくなるとともに、前記減衰係数が互いに略等しくなるように構成されている、請求項2に記載のゲート駆動回路。   The plurality of drive signal transmission units have the resonance frequencies substantially equal to each other by adjusting the resistance value and the capacitance of at least one of the plurality of drive signal transmission units. 3. The gate drive circuit according to claim 2, wherein the attenuation coefficients are configured to be substantially equal to each other. 前記複数の駆動信号伝達部のうちの少なくとも1つの前記駆動信号伝達部には、前記スイッチング部の入力側寄生キャパシタと、前記入力側寄生キャパシタとは別個に構成された付加キャパシタとが設けられており、
前記複数の駆動信号伝達部は、前記入力側寄生キャパシタと前記付加キャパシタとにより合成された前記キャパシタンスが調整されていることにより、前記共振周波数が互いに略等しくなるとともに、前記減衰係数が互いに略等しくなるように構成されている、請求項2または3に記載のゲート駆動回路。
At least one of the plurality of drive signal transmission units is provided with an input-side parasitic capacitor of the switching unit and an additional capacitor configured separately from the input-side parasitic capacitor. Yes,
The plurality of drive signal transmission units are configured such that the capacitance combined by the input-side parasitic capacitor and the additional capacitor is adjusted, so that the resonance frequencies are substantially equal to each other and the attenuation coefficients are substantially equal to each other. The gate drive circuit according to claim 2, wherein the gate drive circuit is configured to:
前記複数の駆動信号伝達部のうちの少なくとも1つの前記駆動信号伝達部は、複数の半導体素子が設けられている前記複数のスイッチング部の前記複数の半導体素子の入力側寄生キャパシタを含み、
前記複数の駆動信号伝達部は、前記複数の半導体素子の前記入力側寄生キャパシタ同士の合成された前記キャパシタンスが調整されていることにより、前記共振周波数が互いに略等しくなるとともに、前記減衰係数が互いに略等しくなるように構成されている、請求項2または3に記載のゲート駆動回路。
At least one of the plurality of drive signal transmission units includes the input-side parasitic capacitor of the plurality of semiconductor elements of the plurality of switching units provided with a plurality of semiconductor elements,
The plurality of drive signal transmission units are configured such that the combined capacitance of the input-side parasitic capacitors of the plurality of semiconductor elements is adjusted, so that the resonance frequencies are substantially equal to each other, and the attenuation coefficients are equal to each other. 4. The gate drive circuit according to claim 2, wherein the gate drive circuit is configured to be substantially equal.
前記複数の駆動信号伝達部は、前記複数の駆動信号伝達部の前記共振周波数が互いに略等しくなるとともに、前記複数の駆動信号伝達部の前記減衰係数が互いに略等しくなるように構成されていることにより、前記複数のスイッチング部の各々に、略同一の電圧立上り波形または略同一の電圧立下り波形を有する前記ゲート駆動信号を伝達するように構成されている、請求項1〜5のいずれか1項に記載のゲート駆動回路。   The plurality of drive signal transmission units are configured such that the resonance frequencies of the plurality of drive signal transmission units are substantially equal to each other, and the attenuation coefficients of the plurality of drive signal transmission units are substantially equal to each other. The configuration according to any one of claims 1 to 5, wherein the gate drive signal having substantially the same voltage rising waveform or substantially the same voltage falling waveform is transmitted to each of the plurality of switching units. The gate drive circuit according to the paragraph. ゲート端子に入力されるゲート駆動信号に基づいてオンオフするとともに、互いに並列接続または直列接続された複数のスイッチング部と、
前記スイッチング部の前記ゲート端子に接続され、インダクタンスが互いに異なる複数のゲート配線を含む、複数の駆動信号伝達部と、
前記複数のゲート配線の各々に、入力パルス信号を入力する信号入力部とを備え、
前記複数の駆動信号伝達部は、前記複数の駆動信号伝達部のうちの少なくとも1つの前記駆動信号伝達部の抵抗値、キャパシタンス、および、インダクタンスのうちの少なくとも1つが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている、電力変換装置。
On and off based on a gate drive signal input to the gate terminal, a plurality of switching units connected in parallel or in series with each other,
A plurality of drive signal transmission units connected to the gate terminal of the switching unit and including a plurality of gate lines having different inductances;
A signal input unit for inputting an input pulse signal to each of the plurality of gate lines,
The plurality of drive signal transmitting units may be configured such that at least one of the resistance value, the capacitance, and the inductance of at least one of the plurality of drive signal transmitting units is adjusted, so that resonance occurs. A power converter configured to have substantially equal frequencies and substantially equal attenuation coefficients.
JP2018143738A 2018-07-31 2018-07-31 Gate drive circuit and power converter Active JP7095462B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018143738A JP7095462B2 (en) 2018-07-31 2018-07-31 Gate drive circuit and power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018143738A JP7095462B2 (en) 2018-07-31 2018-07-31 Gate drive circuit and power converter

Publications (2)

Publication Number Publication Date
JP2020022256A true JP2020022256A (en) 2020-02-06
JP7095462B2 JP7095462B2 (en) 2022-07-05

Family

ID=69589133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018143738A Active JP7095462B2 (en) 2018-07-31 2018-07-31 Gate drive circuit and power converter

Country Status (1)

Country Link
JP (1) JP7095462B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023094714A (en) * 2021-12-24 2023-07-06 三菱電機株式会社 Power conversion device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62503142A (en) * 1985-06-14 1987-12-10 サンドストランド・コ−ポレ−ション Proportional base drive circuit
JP2011004568A (en) * 2009-06-22 2011-01-06 Mitsubishi Electric Corp Power converter
JP2018038216A (en) * 2016-09-01 2018-03-08 富士電機株式会社 Electric power conversion device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62503142A (en) * 1985-06-14 1987-12-10 サンドストランド・コ−ポレ−ション Proportional base drive circuit
JP2011004568A (en) * 2009-06-22 2011-01-06 Mitsubishi Electric Corp Power converter
JP2018038216A (en) * 2016-09-01 2018-03-08 富士電機株式会社 Electric power conversion device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023094714A (en) * 2021-12-24 2023-07-06 三菱電機株式会社 Power conversion device

Also Published As

Publication number Publication date
JP7095462B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
JP7200522B2 (en) gate drive circuit
JP5447603B2 (en) Power converter
KR101350461B1 (en) Tunable capacitor
EP3358733A1 (en) Power conversion device
CN112823469A (en) Gate driving device
JP7095462B2 (en) Gate drive circuit and power converter
JP7133524B2 (en) Power converters, railway vehicle electrical systems
JP4760256B2 (en) Method for reducing variation in voltage sharing of a plurality of voltage-driven semiconductor elements connected in series
US11374485B2 (en) Filter unit and frequency inverter
JP6806426B2 (en) Gate drive device and power converter equipped with it
CN114629367A (en) Driving device, semiconductor device and driving method
JP6138426B2 (en) Switch circuit and igniter
US10587181B2 (en) Power semiconductor device with built-in resistor between control electrode and control terminal, and power semiconductor drive system
US20130293002A1 (en) Device comprising an electronic component with high switching speed
EP4047818A1 (en) Switching module
US10079604B1 (en) Staggered switching in a load driver
JP2005167535A (en) Semiconductor switching circuit
JP7254159B1 (en) power converter
JP2005020869A (en) Driving unit for voltage drive type semiconductor device
JP6563081B1 (en) Power converter
JP5578231B2 (en) Inverter circuit
WO2022180924A1 (en) Switching control circuit and gate driving circuit
WO2023228402A1 (en) Electronic control device, gate drive method for power semiconductor element
JP2005261076A (en) Power converter
JP2022022716A (en) Electronic circuit, current measurement device, voltage measurement device, power converter, and inverter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220606

R150 Certificate of patent or registration of utility model

Ref document number: 7095462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150