JP2013239800A - Electronic component manufacturing method, electronic component testing method, sheet substrate, electronic component and electronic apparatus - Google Patents
Electronic component manufacturing method, electronic component testing method, sheet substrate, electronic component and electronic apparatus Download PDFInfo
- Publication number
- JP2013239800A JP2013239800A JP2012110169A JP2012110169A JP2013239800A JP 2013239800 A JP2013239800 A JP 2013239800A JP 2012110169 A JP2012110169 A JP 2012110169A JP 2012110169 A JP2012110169 A JP 2012110169A JP 2013239800 A JP2013239800 A JP 2013239800A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrate region
- region
- electronic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 388
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000012360 testing method Methods 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims description 26
- 239000000523 sample Substances 0.000 abstract description 30
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 235000014676 Phragmites communis Nutrition 0.000 abstract description 9
- 244000273256 Phragmites communis Species 0.000 abstract description 4
- 238000007689 inspection Methods 0.000 description 117
- 238000000926 separation method Methods 0.000 description 10
- 230000005284 excitation Effects 0.000 description 7
- 238000000605 extraction Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- WQZGKKKJIJFFOK-GASJEMHNSA-N Glucose Natural products OC[C@H]1OC(O)[C@H](O)[C@@H](O)[C@@H]1O WQZGKKKJIJFFOK-GASJEMHNSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000008103 glucose Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器に関し、特に電子部品が搭載される電子素子の実装後の検査を容易に行うことが可能な技術に関するものである。 The present invention relates to an electronic component manufacturing method, an electronic component inspection method, a sheet substrate, an electronic component, and an electronic device, and in particular, a technique capable of easily performing an inspection after mounting an electronic element on which the electronic component is mounted. It is about.
従来より、電子部品の効率的な製造方法として、いわゆる多数個取りの手法が用いられている。具体的には、複数の基板領域を有するシート基板を用意し、各基板領域に圧電振動子やICなどの電子素子を配置した上、基板領域の境界に沿ってシート基板を個片に分割することにより、個々の電子部品を得るものである。 Conventionally, a so-called multi-cavity technique has been used as an efficient method for manufacturing electronic components. Specifically, a sheet substrate having a plurality of substrate regions is prepared, and electronic elements such as piezoelectric vibrators and ICs are arranged in each substrate region, and the sheet substrate is divided into pieces along the boundary of the substrate region. Thus, individual electronic components are obtained.
ところで、上記電子部品において、電子部品に搭載された電子素子に対して動作確認等の作業を行う場合がある。例えば電子素子が上述の圧電振動子である場合には、基板上の圧電振動子に電気的に接続する接続電極に検査用プローブを接触させ、圧電振動子が発振するか否か、または共振周波数やCI値等が適正な範囲内にあるか否かを検査する場合がある。この作業により、検査に合格した電子部品のみをつぎの工程に進めることができる。 By the way, in the above-described electronic component, there are cases where operations such as operation confirmation are performed on an electronic element mounted on the electronic component. For example, when the electronic element is the above-described piezoelectric vibrator, the inspection probe is brought into contact with a connection electrode electrically connected to the piezoelectric vibrator on the substrate, and whether the piezoelectric vibrator oscillates or the resonance frequency. Or whether the CI value or the like is within an appropriate range. By this operation, only the electronic components that have passed the inspection can be advanced to the next step.
しかし、電子部品が小型化するにつれて、上述の接続電極が非常に小さくなり、検査用プローブを接触させることが困難となる。よって、電子素子に電気的に接続するとともに接続電極よりも面積の大きい検査用電極をシート基板に新たに設け、検査用電極に検査用プローブを接触させる技術が開示されている。 However, as the electronic component is miniaturized, the connection electrode described above becomes very small, making it difficult to contact the inspection probe. Therefore, a technique is disclosed in which an inspection electrode having a larger area than the connection electrode is newly provided on the sheet substrate while being electrically connected to the electronic element, and the inspection probe is brought into contact with the inspection electrode.
図21に、特許文献1に記載のシート基板の平面図を示す。特許文献1には、スクライブライン104を縦横に配置して、基板領域102と、検査領域112とを交互に区画したシート基板100が開示されている。シート基板100において、シート基板100のスクライブライン104に囲まれた領域を基板領域102及び検査領域112としている。シート基板100の検査領域112に検査用電極106を配置し、基板領域102において電子素子(不図示)と接続する接続電極108を配置する。そして、接続電極108と、検査用電極106とは、基板領域102と検査領域112とを跨ぐ配線110により電気的に互いに接続している。
FIG. 21 shows a plan view of the sheet substrate described in
上記構成において、電子素子(不図示)を接続電極108に接続する態様で基板領域102に実装したのちに、検査用電極106を介して電子素子(不図示)に対して入出力の検査をし、検査後にスクライブライン104に沿ってシート基板100から基板領域102を個片化するとともに配線110を分断している。
In the above configuration, after the electronic element (not shown) is mounted on the
しかし、特許文献1の構成では、検査用電極106を形成するために検査領域112を必要とするので、シート基板100における基板領域102の取リ分が減少する問題がある。
However, in the configuration of
この問題を解決するため、図22に示すように、特許文献2では、互いに隣接する第1の基板領域204と第2の基板領域206とが交互に連続するシート基板202を用い、第1の基板領域204に配置された電子素子208と、第2の基板領域206の下面に配置された検査用電極210と、を有する電子部品200が開示されている。この電子素子208と検査用電極210とは、第1の基板領域204及び第2の基板領域206の内部を通過する配線212により電気的に接続されている。
In order to solve this problem, as shown in FIG. 22, in
上記構成において、検査用電極210に検査用プローブを接触させて検査用電極210及び配線212を介して電子素子208に対する入出力の検査を行なったのち、第1の基板領域204と第2の基板領域206との境界に沿ってシート基板202を分割して電子部品200を個片化するとともに、配線212を分断している。
In the above configuration, after the
特許文献2の構成によれば、特許文献1の場合とは異なり検査領域112を設計する必要がないので、シート基板202における基板領域(電子部品200)の取り分の減少を抑制することができる。
According to the configuration of
しかし、特許文献2の構成の場合、シート基板202の分割後も検査用電極210が電子部品200に残ることになる。よって、検査用電極210が電子素子208に対して寄生容量となり、電子素子208の特性に対して悪影響を及ぼすおそれがある。
However, in the case of the configuration of
そこで、本発明は、上記問題点に着目し、シート基板における電子部品の取り分の減少を抑制するとともに、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保し、且つシート基板に配置された電子素子に対する寄生容量の発生を低減した電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器を提供することを目的とする。 Therefore, the present invention pays attention to the above-described problems, suppresses a reduction in the amount of electronic components on the sheet substrate, secures a contact area of the inspection electrode on the electronic component side required by the inspection probe, and An object of the present invention is to provide an electronic component manufacturing method, an electronic component inspection method, a sheet substrate, an electronic component, and an electronic device that reduce the occurrence of parasitic capacitance with respect to an electronic element disposed on the sheet substrate.
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
[適用例1]複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第1の基板領域に配置される前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの少なくとも一つに配置される前記蓋体と、を電気的に互いに接続する配線を、前記第1の基板領域の境界を跨いで配置する第1工程と、各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第1の基板領域に配置した前記電子素子に対する信号の入出力を、前記配線に接続された前記蓋体を介して行なう第2工程と、前記シート基板を前記境界に沿って分割して前記配線を分断する第3工程と、を有することを特徴とする電子部品の製造方法。
SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following application examples.
Application Example 1 With respect to a sheet substrate having a plurality of substrate regions and an electronic device and a lid covering the electronic device being disposed in each substrate region, the electronic device disposed in the first substrate region; A wiring for electrically connecting the lids arranged in at least one of the second substrate regions around the first substrate region to straddle the boundary of the first substrate region After the first step of placing the electronic device and the lid in each substrate region, signal input / output to the electronic device placed in the first substrate region was connected to the wiring A method of manufacturing an electronic component, comprising: a second step performed through the lid body; and a third step of dividing the sheet substrate along the boundary to divide the wiring.
上記方法により、実装後の電子素子の入出力の検査において、検査用電極を新たに設けることなく電子部品の上面となる蓋体を検査用電極として代用することができる。そして、検査対象の電子素子の入出力の検査は、その電子素子が配置された第1の基板領域の周囲にある第2の基板領域であって検査対象の電子素子に電気的に接続した第2の基板領域の蓋体、を用いて行なうことができる。したがって、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子デバイスの製造方法となる。 According to the above method, in the inspection of the input / output of the electronic element after mounting, the lid which is the upper surface of the electronic component can be used as the inspection electrode without newly providing an inspection electrode. Then, the input / output inspection of the electronic device to be inspected is a second substrate region around the first substrate region in which the electronic device is disposed, and is electrically connected to the electronic device to be inspected. 2 can be used. Therefore, while ensuring the contact area of the inspection electrode on the electronic component side required by the inspection probe, it is possible to suppress a decrease in the amount of the electronic component on the sheet substrate and to reduce the parasitic capacitance to the electronic element after the sheet substrate is divided. This is a method for manufacturing an electronic device in which the occurrence of this is reduced.
[適用例2]前記第2工程ののちに、前記電子素子に電気的に接続する第2の電子素子を前記基板領域に配置することを特徴とする適用例1に記載の電子部品の製造方法。 [Application Example 2] A method of manufacturing an electronic component according to Application Example 1, wherein a second electronic element electrically connected to the electronic element is disposed in the substrate region after the second step. .
上記方法により、実装後の電子素子が良好に動作する基板領域のみに第2の電子素子を実装することができるので、第2の実装素子のロスを回避してコストを抑制することができる。 According to the above method, the second electronic element can be mounted only on the substrate region where the mounted electronic element operates favorably, so that the loss of the second mounting element can be avoided and the cost can be suppressed.
[適用例3]複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第1の基板領域に配置される前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの少なくとも一つに配置される前記蓋体と、を電気的に互いに接続する配線を配置し、各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第1の基板領域に配置した前記電子素子に対する信号の入出力を、前記配線に接続された前記蓋体を介して行なうことを特徴とする電子部品の検査方法。 Application Example 3 With respect to a sheet substrate having a plurality of substrate regions and having an electronic element and a lid covering the electronic device disposed in each substrate region, the electronic device disposed in the first substrate region; Wiring for electrically connecting the lid disposed in at least one of the second substrate regions around the first substrate region to each other is disposed, and the electronic element is disposed in each substrate region After the lid is arranged, input / output of signals to and from the electronic element arranged in the first substrate region is performed through the lid connected to the wiring. Method.
適用例1と同様の理由により、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子デバイスの検査方法となる。 For the same reason as in Application Example 1, while ensuring the contact area of the inspection electrode on the electronic component side required by the inspection probe, the reduction in the amount of the electronic component in the sheet substrate is suppressed, and the sheet substrate is divided It becomes an inspection method of an electronic device in which the generation of parasitic capacitance to a later electronic element is reduced.
[適用例4]複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板であって、前記基板領域の境界を跨いで配置され、第1の基板領域に配置される前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの少なくとも一つに配置される前記蓋体と、を電気的に互いに接続する配線を有することを特徴とするシート基板。 Application Example 4 A sheet substrate having a plurality of substrate regions and having an electronic element and a lid covering the electronic device disposed in each substrate region, the sheet substrate being disposed across a boundary of the substrate region, Wiring electrically connecting the electronic element disposed in the substrate region and the lid disposed in at least one of the second substrate regions around the first substrate region A sheet substrate comprising:
適用例1と同様の理由により、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減したシート基板となる。 For the same reason as in Application Example 1, while ensuring the contact area of the inspection electrode on the electronic component side required by the inspection probe, the reduction in the amount of the electronic component in the sheet substrate is suppressed, and the sheet substrate is divided A sheet substrate in which generation of parasitic capacitance with respect to a later electronic element is reduced is obtained.
[適用例5]前記配線は、前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が、前記基板領域を一筆書きで通過するように配置されていることを特徴とする適用例4に記載のシート基板。 Application Example 5 The wiring is arranged such that a path that alternately passes through the boundary of the substrate region that the wiring straddles and the substrate region where the wiring is disposed passes through the substrate region with a single stroke. The sheet substrate according to Application Example 4, wherein the sheet substrate is characterized in that:
上記構成により、前記経路の端部となる基板領域に配置された電子素子を除いた全ての電子素子の入出力検査を、その電子素子が配置された第1の基板領域の周囲にある第2の基板領域に配置された蓋体を介して行なうことができる。一方、前記経路の端部となる基板領域に配置された電子素子は、その電子素子に接続する配線を検査用電極に接続することにより入出力の検査を行なうことができる。
したがって、検査用電極の個数を抑制して、コストを抑制することができる。
With the above configuration, the input / output inspection of all the electronic elements except the electronic elements arranged in the substrate region serving as the end portion of the path is performed in the second area around the first substrate region in which the electronic elements are arranged. This can be done through a lid disposed in the substrate area. On the other hand, the input / output inspection of the electronic element arranged in the substrate region serving as the end of the path can be performed by connecting a wiring connected to the electronic element to the inspection electrode.
Therefore, the number of inspection electrodes can be suppressed and the cost can be suppressed.
[適用例6]前記配線は、前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が周回するように配置されていることを特徴とする適用例4または5に記載のシート基板。 Application Example 6 The application is characterized in that the wiring is arranged so that a route that alternately passes through a boundary of the substrate region across which the wiring extends and the substrate region in which the wiring is arranged circulates. The sheet substrate according to Example 4 or 5.
上記構成により、前記経路上に配置された電子素子の全ての入出力検査を、その電子素子が配置された第1の基板領域の周囲にある第2の基板領域に配置された蓋体を介して行なうことができる。したがって、適用例5で述べた検査用電極は不要となるので、コストを抑制することができる。 With the above configuration, all input / output inspections of the electronic elements arranged on the path are performed via the lid arranged in the second substrate region around the first substrate region in which the electronic elements are arranged. Can be done. Therefore, the inspection electrode described in Application Example 5 is not necessary, and the cost can be suppressed.
[適用例7]適用例4乃至6のいずれか1例に記載のシート基板の各基板領域に前記電子素子と前記蓋体を配置し、前記シート基板を前記基板領域の境界に沿って分割して個片化されたことを特徴とする電子部品。 Application Example 7 The electronic element and the lid are arranged in each substrate region of the sheet substrate according to any one of Application Examples 4 to 6, and the sheet substrate is divided along the boundary of the substrate region. Electronic parts characterized by being separated into individual pieces.
適用例1と同様の理由により、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子部品となる。 For the same reason as in Application Example 1, while ensuring the contact area of the inspection electrode on the electronic component side required by the inspection probe, the reduction in the amount of the electronic component in the sheet substrate is suppressed, and the sheet substrate is divided The electronic component is reduced in the generation of parasitic capacitance with respect to the subsequent electronic element.
[適用例8]前記電子素子が圧電振動片であり、前記第2の電子素子が前記圧電振動片と電気的に接続された集積回路であることを特徴とする適用例7に記載の電子部品。 Application Example 8 The electronic component according to Application Example 7, wherein the electronic element is a piezoelectric vibrating piece and the second electronic element is an integrated circuit electrically connected to the piezoelectric vibrating piece. .
上記構成により、自ら発振する圧電デバイスを構築することができるとともに、適用例2と同様の理由により、集積回路のロスを回避してコストを抑制することができる。 With the above configuration, a piezoelectric device that oscillates by itself can be constructed, and for the same reason as in Application Example 2, it is possible to avoid the loss of the integrated circuit and reduce the cost.
[適用例9]適用例7または8のいずれかに記載の電子部品を搭載したことを特徴とする電子機器。
適用例1と同様の理由により、検査用プローブが必要とする検査用電極の面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子機器となる。
[Application Example 9] An electronic apparatus comprising the electronic component according to any one of Application Examples 7 and 8.
For the same reason as in Application Example 1, while ensuring the area of the inspection electrode required by the inspection probe, the reduction in the amount of electronic components on the sheet substrate is suppressed, and the parasitic on the electronic elements after the sheet substrate is divided An electronic device with reduced generation of capacity is obtained.
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。 Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. However, the components, types, combinations, shapes, relative arrangements, and the like described in this embodiment are merely illustrative examples and not intended to limit the scope of the present invention only unless otherwise specified. .
図1に、第1実施形態の電子部品(個片化前)の平面図を示し、図2に、図1のA−A線断面図を示し、図3に、第1実施形態の電子部品(個片化前)の底面図を示す。図4、図5に第1実施形態の電子部品(個片化後)の断面図であって、図1のA−A線の段差部分よりも左側となる部分の線、及び右側となる部分の線に基づく断面図を示す。なお、説明を容易にするため、図1において、中央に描かれた電子部品10では、リッド32の記載を省略し、右側に描かれた電子部品10では、リッド32及び圧電振動片38の記載を省略している。
FIG. 1 is a plan view of the electronic component (before separation) according to the first embodiment, FIG. 2 is a sectional view taken along line AA of FIG. 1, and FIG. 3 is an electronic component according to the first embodiment. The bottom view of (before singulation) is shown. 4 and 5 are cross-sectional views of the electronic component according to the first embodiment (after separation), and a line on the left side of the stepped part of line AA in FIG. 1 and a part on the right side Sectional drawing based on this line is shown. For ease of explanation, the description of the
詳細は後述するが、本実施形態の電子部品10は、シート基板54上で複数集合させた状態で形成し、その後シート基板54を個片化することにより得られる。そして、本実施形態は、シート基板54に実装後の圧電振動片38が、その圧電振動片38が実装された基板領域56(第1の基板領域)の周囲にある基板領域56(第2の基板領域)の少なくとも一つ(本実施形態では2つ)に配置されたリッド32に電気的に接続できる配線34A、34Bを、基板領域56(第1の基板領域)を跨ぐように形成し、そのリッド32を介して圧電振動片38の入出力の検査を行なうとともに、個片化の際に配線34A,34Bを分断することが特徴となっている。ここで、圧電振動片38の実装後の入出力の検査を行なう場合、検査対象の圧電振動片38が配置された基板領域56を第1の基板領域とし、その周囲にある基板領域56を第2の基板領域とする。
Although details will be described later, the
図4、図5に示すように、本実施形態の電子部品10は、セラミック等の絶縁材料で形成された基板12と、圧電振動片38(電子素子)と、圧電振動片38に電気的に接続された集積回路50(第2の電子素子)と、金属等の導電性を有するリッド32(蓋体)により構成され、外部から給電を受けることにより自ら発振する圧電デバイスとなっている。
As shown in FIGS. 4 and 5, the
電子部品10の外形を成す基板12は、下から第1枠状基板14、第1センター基板18、第2センター基板22、第2枠状基板26の4層構造となっていり、図4に示すように断面がH型の基板12となっている。
The
第1枠状基板14は、平面視で、矩形の枠形状を有し、第1センター基板18に接合することにより集積回路50を収容する収容空間を形成するものである。第1枠状基板14の下面には実装電極16が設けられており、この実装電極16は実装先の電極に接続される。
The first frame-
第1センター基板18は、その下面に集積回路50が実装されるものであり、集積回路50のパッド電極52に対向する位置には、接続電極20が設けられている。
The
第2センター基板22は、その上面に圧電振動片38が実装されるものであり、圧電振動片38と接合する位置にはマウント電極24A,24Bが配置されている。また、マウント電極24A,24Bは、第1センター基板18及び第2センター基板22を貫通する貫通電極(不図示)を介して接続電極20の一部に電気的に接続されている。よって、圧電振動片38と集積回路50とが電気的に接続される。
The
第2枠状基板26は、平面視で、矩形の枠形状を有し、第2センター基板22に接合することにより、圧電振動片38を収容する収容空間を形成するものである。第2枠状基板26の上面には枠形状のメタライズ28が設けられており、このメタライズ28にはリッド32が接合される。メタライズ28は、第2枠状基板26、第2センター基板22、第1センター基板18、第1枠状基板14を貫通する貫通電極30A(図5)を介して実装電極16aに電気的に接続されている。
The second frame-shaped
リッド32は、第2枠状基板26の開口部の周囲にあるメタライズ28に接合して開口部を封止するものである。よって、真空環境下でリッド32をメタライズ28に接合することにより、圧電振動片38を真空封止することができる。
一方、実装電極16aを接地することにより、メタライズ28に接合したリッド32を接地することができる。なお、この貫通電極30Aには、集積回路50の接地用のパッド電極52に接続する接続電極20が電気的に接続されている。
The
On the other hand, the
本実施形態において、第2センター基板22(第1センター基板18でもよい)には、基板12の側面に露出した配線34A,34Bが設けられている。
図4、図5に示すように、配線34Aaは、第2センター基板22の下面のマウント電極24Aに対向する位置に形成され、貫通電極36Aを介してマウント電極24Aと電気的に接続されている。そして、配線34Aaは、基板12の側面にまで延出している。配線34Aaは、後述のように個片化前のシート基板54において配線34Aであったものである。
In the present embodiment, wirings 34 </ b> A and 34 </ b> B exposed on the side surface of the
As shown in FIGS. 4 and 5, the wiring 34Aa is formed at a position facing the
同様に、配線34Baは、マウント電極24Bに対向する位置に形成され、貫通電極36Bを介してマウント電極24Bと電気的に接続されている。そして、配線34Baは、配線34Aaとは反対方向に延出し基板12の側面にまで延出している。配線34Baは、後述のように個片化前のシート基板54において配線34Bであったものである。
Similarly, the wiring 34Ba is formed at a position facing the
図1、図4に示すように、圧電振動片38は、水晶等の圧電材料により形成されている。本実施形態では、例えば水晶のATカット基板を用いた厚みすべり振動片としている。圧電振動片38は、厚みすべり振動をする振動部40と、第2センター基板22に接合されるマウント部42と、を有する。振動部40の上面には励振電極44Aが配置され、下面には励振電極44Bが配置されている。励振電極44Aからは引出電極46A(図1)が引き出され、励振電極44Bからは引出電極46B(図1)が引き出されている。引出電極46Aは、マウント部42の下面にまで引き出されている。引出電極46Bは、マウント部42の上面及び側面を経由してマウント部42の下面に引き出されている。
As shown in FIGS. 1 and 4, the piezoelectric vibrating
この引出電極46A,46Bとマウント電極24A,24Bとを導電性接着剤48A,48Bにより接合する態様で、マウント部42を第2センター基板22に接合する。これにより圧電振動片38は、基板12に片持ち支持状態で支持されるとともに、集積回路50と電気的に接続される。なお、圧電振動片38としては、これ以外に音叉型振動片、双音叉型振動片、SAW共振片、ジャイロ振動片を適用できる。
The
集積回路50は、圧電振動片38を発振源として駆動する発振回路や発振回路の発振信号の温度補償を行なう温度補償回路等が一体で形成されたものである。集積回路50の能動面(上面)には、パッド電極52が配置されている。パッド電極52としては、圧電振動片38に電気的に接続する接続端子(X1、X2)がある。これらのパッド電極52は、それぞれ貫通電極(不図示)を介してマウント電極24A,24Bに電気的に接続されている。また、パッド電極52としては、外部からの給電を受ける電源端子(Vcc)、グランド端子(GND)、発振信号の出力端子(O/P)、その他、プログラムの書き込みなどを行なう調整用端子となっている。これらのパッド電極52は、それぞれ実装電極16に電気的に接続され、グランド端子(GND)は実装端子16aに電気的に接続さされている。よって、実装電極16の個数は、集積回路50の電極パッド52の数に応じて設計される。
The
図1乃至3に示すように、シート基板54は、電子部品10の基板12の個片化前の部材である。シート基板54では、電子部品10の一個あたりの取り分となる基板領域56がマトリックス状に区画されている。そして、基板領域56の境界には、シート基板54を分割するための分割溝58が形成されている。
As shown in FIGS. 1 to 3, the
図2に示すように、シート基板54は、下から、第1シート基板60、第2シート基板62、第3シート基板64、第4シート基板66の4層構造を有している。
As shown in FIG. 2, the
第1シート基板60は、前述の第1枠状基板14の個片化前の部材であり、第1枠状基板14がマトリックス状に集合した形態を有している。また第1シート基板60の下面には、シート基板54を分割するための分割溝58が形成されている。
The
第2シート基板62は、前述の第1センター基板18の個片化前の部材であり、第1センター基板18がマトリックス状に集合した形態を有している。第3シート基板64は、前述の第2センター基板22の個片化前の部材であり、第2センター基板22がマトリックス状に集合した形態を有している。
The
第4シート基板66は、前述の第2枠状基板26の個片化前の部材であり、第2枠状基板26がマトリックス状に集合した形態を有している。また第4シート基板66の上面には、シート基板54を分割するための分割溝58が形成されている。
The
図1、図2に示すように、第3シート基板64(第2シート基板62でもよい)には、マウント電極24A,24Bと、貫通電極36A,36Bを介して電気的に接続された配線34A,34Bが配置されている。
As shown in FIGS. 1 and 2, the third sheet substrate 64 (which may be the second sheet substrate 62) is connected to the
マウント電極24Aに電気的に接続した配線34Aは、マウント電極24Aの真下となる位置から右側に延出している。そして、そのマウント電極24Aを包含する基板領域56から、分割溝58を跨ぎ、その右にある基板領域56のメタライズ28が配置された位置にまで延出している。配線34Aは、メタライズ28と貫通電極30Aを介して電気的に接続されている。
The
マウント電極24Bに電気的に接続した配線34Bは、マウント電極24Bの真下となる位置から左側に延出している。そして、そのマウント電極24Bを包含する基板領域56から、分割溝58を跨ぎ、その左側にある基板領域56のメタライズ28が配置された位置にまで延出している。配線34Bは、メタライズ28と貫通電極30Bを介して電気的に接続されている。
The
本実施形態では、配線34A、配線34Bは、互いに反対方向に延出して隣接する基板領域56同士の境界(分割溝58)を跨ぐとともに、基板領域56(第1の基板領域)に配置される圧電振動片38と、その圧電振動片38が配置された基板領域56の周囲にある基板領域56(第2の基板領域)のうちの少なくとも1つ(本実施形態では2つ)に配置されるリッド32と、を互いに電気的に接続するものとなっている。
In the present embodiment, the
図2に示すように、中央に描かれた圧電振動片38の励振電極44Aは、引出電極46A(図1)、導電性接着剤48A、マウント電極24A、貫通電極36A、配線34A、貫通電極30Aを介して右側の基板領域56(電子部品10)のリッド32に電気的に接続されている。同様に、励振電極44Bは、引出電極46B(図1)、導電性接着剤48B、マウント電極24B、貫通電極36B、配線34B、貫通電極30Bを介して左側の基板領域56(電子部品10)のリッド32に電気的に接続されている。
As shown in FIG. 2, the
本実施形態では、このシート基板54を分割する前であれば、各基板領域56(第1の基板領域)に配置された圧電振動片38は、その両隣にある基板領域56(第2の基板領域)に配置されたリッド32に電気的に接続されることになる。すなわち、シート基板54に実装後の圧電振動片38の入出力の検査において、検査用電極を新たに設けることなく電子部品10の上面となるリッド32を検査用電極として代用することができる。したがって、後述の検査用プローブ68が必要とする電子部品10側の検査用の電極の接触面積を確保しつつ、シート基板54における基板領域56(電子部品10)の取り分の減少を抑制することができる。
In the present embodiment, before the
一方、シート基板54を分割溝58に沿って分割することにより配線34A,34Bは分断され、圧電振動片38は、同じ基板領域56(第1の基板領域)に配置された集積回路50のみと電気的に接続させることができる。そして、シート基板54の分割後のリッド32は、接地されるので、圧電振動片38に対して寄生容量を発生させることはない。したがって、シート基板54を分割後の圧電振動片38に対する寄生容量の発生を低減したシート基板54、及び電子部品10となる。
On the other hand, by dividing the
次に、第1実施形態の電子部品の製造工程について説明する。図6、図7に、第1実施形態の電子部品の製造工程を示す。
図6(a)に示すように、第1シート基板60、第2シート基板62、第3シート基板64、第4シート基板66を形成するともに、これらを積層してシート基板54を形成する。
Next, the manufacturing process of the electronic component of the first embodiment will be described. 6 and 7 show the manufacturing process of the electronic component of the first embodiment.
As shown in FIG. 6A, the
図6(b)に示すように、各基板領域56に圧電振動片38を実装する。図6(c)に示すように、各基板領域56においてリッド32を接合するとともに、検査対象の圧電振動片38が実装された基板領域56(第1の基板領域)の両隣にある基板領域56(第2の基板領域)のリッド32に検査用プローブ68を接触させる。検査用プローブ68を用いて圧電振動片38に対する入出力検査を行なうと、動作不能な圧電振動片38、または、動作した場合であっても共振周波数やCI値が許容範囲から外れた圧電振動片38を特定することができる。
As shown in FIG. 6B, the piezoelectric vibrating
本実施形態の製造工程においては、検査用プローブ68の位置情報と圧電振動片38の検査による合否を対応づけた識別検査情報を生成している。そして集積回路50を取り付けるマニピュレータ(不図示)を識別検査情報に基づいて動作させ、識別検査情報に基づき不合格となった圧電振動片38を有する基板領域56には集積回路50を実装しないようにしている。そして、実装後の圧電振動片38が良好に動作する基板領域56のみに集積回路50を実装している。これにより、集積回路50のロスを回避してコストを抑制することができる。
In the manufacturing process of the present embodiment, identification inspection information is generated by associating position information of the
図7(a)に示すように、シート基板54の分割溝58に沿ってブレード(不図示)を押し当てることにより、図7(b)に示すように、電子部品10が個片化される。この個片化により、配線34A,34Bは、分割溝58を境界として分断されるが、電子部品10には配線34Aa(図5),34Ba(図4)が残ることになる。
As shown in FIG. 7A, by pressing a blade (not shown) along the dividing
図8乃至図13に、第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路を示す。図8乃至図13において、リッド32、及び圧電振動片38の記載は省略している。
8 to 13 show wiring patterns and inspection process paths in the electronic component (before separation) of the first embodiment. 8 to 13, the description of the
電子部品10の検査を行なう場合、配線34A,34Bが跨ぐ基板領域56の境界と、その配線34A,34Bが配置された基板領域56と、を交互に通過する経路70が、検査用プローブ68を検査対象であった基板領域56から次の検査対象となる基板領域56に移動させる方向となる。この経路70において、k(正の整数)番目に通過する基板領域56の圧電振動片38を検査する場合は、(k−1)番目のリッド32と、(k+1)番目のリッド32に検査用プローブ68を接触させることになる。しかし、その経路70の始端と終端となる基板領域56には、配線34A,34Bのうちの一方の接続先となる基板領域56(リッド32)が存在しない。
When the
そこで、図8に示すように、別途、検査用電極72(72A,72B)を設ける必要がある。例えば、配線34A,34Bが配置される第3シート基板64(または第2シート基板62)において、前述の経路70の始端と終端となる基板領域56の隣となる位置に検査用基板64aを残しておく。検査用基板64aの上面に検査用電極72A,72Bを形成し、検査用基板64aの下面に配線34A,34Bを延出させる。そして、検査用電極72A,72Bと、配線34A,34Bと、を、検査用基板64aを貫通する貫通電極74A,74Bを介して電気的に互いに接続すればよい。
Therefore, as shown in FIG. 8, it is necessary to separately provide inspection electrodes 72 (72A, 72B). For example, in the third sheet substrate 64 (or the second sheet substrate 62) on which the
図8に示すように、右から左に検査する場合、1番目(最初)の基板領域56の圧電振動片38の検査を行なう場合は、右にある検査用電極72Aと、2番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。また4番目(最後)の基板領域56の圧電振動片38の検査を行なう場合は、左にある検査用電極72Bと、3番の基板領域56のリッド32に検査用プローブ68を接触させればよい。
As shown in FIG. 8, when inspecting from right to left, when inspecting the piezoelectric vibrating
図8は、シート基板54に基板領域56(電子部品10)が横一列で配置されている場合を示しているが、シート基板54に基板領域56をマトリックス状に配置した場合、上述の配線34A,34Bのパターンであれば、各行の両端に検査用電極72A,72Bを用意する必要があり、シート基板54における基板領域56(電子部品10)の取リ分が減少する。そこで、図9乃至図13に示すように、シート基板54に基板領域56(電子部品10)がマトリックス状(4×4=16個)に区画されている場合において、配線34A,34Bのパターンを工夫する。
FIG. 8 shows a case where the substrate regions 56 (electronic components 10) are arranged in a horizontal row on the
図9、図10では、前述のように横方向の両隣の基板領域56に配線をそれぞれ伸ばすパターンのみならず、横方向の両隣の基板領域56に配線をそれぞれ伸ばすパターン、配線の一方を横方向で互いに隣接する基板領域56に伸ばし配線の他方を縦方向で互いに隣接する基板領域56に伸ばすパターン、を組み合わせて、全ての基板領域56を一筆書きで通過する経路70を構築している。また、図9、図10においては、最初の検査対象の基板領域56の隣が、最後の検査対象の基板領域56となっている。
9 and 10, as described above, not only the pattern for extending the wiring to both
これにより、検査用電極72が2つで済むとともに、検査用電極72を、シート基板54の一つの縁辺にのみ設けることになるので、シート基板54の取り分の減少を抑制することができる。
As a result, only two
図11乃至図13では、上述の3つのパターンを用いて、基板領域56を周回する経路76を構築している。図11では、シート基板54の周縁を形成する基板領域56を周回する経路76と、その内側を周回する経路76を構築し、全ての基板領域56を2つの経路76により網羅している。図12では、基板領域56を周回する経路76を横に並べた態様で全ての基板領域56を2つの経路76により網羅している。図13では、基板領域56を周回するのみならず、基板領域56を一筆書きで通過して全ての基板領域56を網羅する経路76を構築している。図11乃至図13に示す経路76を構築することにより、検査用電極72は不要となり、シート基板54の取り分の減少を回避することができる。
11 to 13, a
図11において、1番目の基板領域56の圧電振動片38の検査を行なう場合には、12番目と2番目の基板領域56のリッド32に検査用プローブ68を接触させればよく、12番目の基板領域56の圧電振動片38の検査を行なう場合には、11番目と1番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。また、13番目の基板領域56の圧電振動片38の検査を行なう場合には、16番目と14番目の基板領域56のリッド32に検査用プローブ68を接触させればよく、16番目の基板領域56の圧電振動片38の検査を行なう場合には、15番目と13番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。
In FIG. 11, when the piezoelectric vibrating
図12において、1番目の基板領域56の圧電振動片38の検査を行なう場合には、8番目と2番目の基板領域56のリッド32に検査用プローブ68を接触させればよく、8番目の基板領域56の圧電振動片38の検査を行なう場合には、7番目と1番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。
In FIG. 12, when inspecting the piezoelectric vibrating
図13において、1番目の基板領域56の圧電振動片38の検査を行なう場合には、16番目と2番目の基板領域56のリッド32に検査用プローブ68を接触させればよく、16番目の基板領域56の圧電振動片38の検査を行なう場合には、15番目と1番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。
In FIG. 13, when the piezoelectric vibrating
図14に、第2実施形態の電子部品(個片化前)の平面図を示す。また、図15に、図14のA−A線断面図を示し、図16に、図14のB−B線断面図を示す。図17に、第2実施形態の電子部品(個片化前)の底面図を示す。図18に、第2実施形態の電子部品(個片化後)の断面図を示す。なお、以下の説明において、第1実施形態と共通する構成要素については、同一番号を付し、必要な場合を除いてその説明を省略する。 In FIG. 14, the top view of the electronic component (before individualization) of 2nd Embodiment is shown. 15 is a cross-sectional view taken along line AA in FIG. 14, and FIG. 16 is a cross-sectional view taken along line BB in FIG. In FIG. 17, the bottom view of the electronic component (before singulation) of 2nd Embodiment is shown. FIG. 18 is a cross-sectional view of the electronic component (after separation) according to the second embodiment. In the following description, components common to the first embodiment are denoted by the same reference numerals, and description thereof is omitted unless necessary.
図18に示すように、第2実施形態の電子部品78は、圧電振動片38と集積回路50が基板80の同一面に配置されており、圧電振動片38及び集積回路50がキャップ82(蓋体)により封止されたものとなっている。キャップ82は、金属等の導電性の部材により形成され、圧電振動片38及び集積回路50を収容する収容空間を有し、圧電振動片38及び集積回路50を気密封止する。
As shown in FIG. 18, in the
図14乃至図17に示すように、基板80の材料となるシート基板84は、一枚ものとなっており、上面及び下面に、基板領域56の境界となる分割溝58が設けられている。シート基板84の上面の各基板領域56には、圧電振動片38を実装するためのマウント電極24A,24B、集積回路50を実装するための接続電極20が配置されている。また各基板領域56において、圧電振動片38及び集積回路50を周回する位置には、キャップ82の下面と接合するメタライズ28が配置されている。
As shown in FIGS. 14 to 17, the
そして、シート基板84の下面のマウント電極24A,24Bと対向する位置には、貫通電極36A,36Bを介してマウンド電極24A,24Bとそれぞれ電気的に接続する配線34A、34Bが配置されている。
図14、図17において、配線34Aは、マウント電極24Aと対向する位置から右側に延出し、基板領域56(第1の基板領域)の境界を跨いで、右隣の基板領域56(第2の基板領域)の実装電極16aに接続している。そして実装電極16aは、メタライズ28と貫通電極30Aを介して電気的に接続している。一方、配線34Bは、マウント電極24Bと対向する位置から左側に延出し、基板領域56(第1の基板領域)の境界を跨いで、左隣の基板領域56(第2の基板領域)のメタライズ28に対向する位置まで延出し、そのメタライズ28(キャップ82)と貫通電極30Bを介して電気的に接続している。
14 and 17, the
よって、図15、図16に示す中央の基板領域56(第1の基板領域)の圧電振動片38は、図15に示すように、左側の基板領域56(第2の基板領域)に配置されたキャップ82と電気的に接続され、図16に示すように、右側の基板領域56(第2の基板領域)に配置されたキャップ82と電気的に接続されることになる。
Therefore, the piezoelectric vibrating
第2実施形態の電子部品78の製造工程は、シート基板84に圧電振動片38、集積回路50を実装したのち、キャップ82を接合する。そして、検査対象の圧電振動片38の検査を、その圧電振動片38が実装された基板領域56(第1の基板領域)の両隣の基板領域56(第2の基板領域)に配置されたキャップ82に検査用プローブ68を接触させることにより行なうことも可能である。しかし、圧電振動片38が検査に不合格となった場合、その圧電振動片38と同じ基板領域56に実装された集積回路50は、正常に動作する場合であってもロスとなる。よって、次のように検査を行なう。
In the manufacturing process of the
図19に、第2実施形態の電子部品(個片化前)検査方法を示す。図19では、中央の一点鎖線を境界として左半分が、図14のA−A線断面図であって、集積回路50及びキャップ82の取り付け前の状態となっており、右半分が、図14のB−B線断面図であって、集積回路50及びキャップ82の取り付け前の状態となっている。
FIG. 19 shows an electronic component (before separation) inspection method according to the second embodiment. In FIG. 19, the left half with respect to the central one-dot chain line is a cross-sectional view taken along the line AA in FIG. 14, and is in a state before the
図19に示すように、シート基板84の各基板領域56に圧電振動片38を実装する。そして、例えば、図19に示すように、検査用プローブ68の先端に、キャップ82と同型の検査用部材86を取り付け、この検査用部材86を検査対象の圧電振動片38が実装された基板領域56(第1の基板領域)の両隣の基板領域56(第2の基板領域)のメタライズ28に接触させる。これにより、検査に合格した圧電振動片38が実装された基板領域56のみに集積回路50を実装し、キャップ82を接合することができるので、集積回路50及びキャップ82のロスを回避することができる。
As shown in FIG. 19, the piezoelectric vibrating
図20に、本実施形態の電子部品を搭載した電子機器(携帯端末)の模式図を示す。図20において、携帯端末88(PHSを含む)は、複数の操作ボタン90、受話口92及び送話口94を備え、操作ボタン90と受話口92との間には表示部96が配置されている。最近では、このような携帯端末88においてもGPS機能を備えている。そこで、携帯端末88には、GPS回路のクロック源として本実施形態の電子部品10、78(圧電デバイス)が内蔵されている。
In FIG. 20, the schematic diagram of the electronic device (portable terminal) carrying the electronic component of this embodiment is shown. In FIG. 20, the portable terminal 88 (including PHS) includes a plurality of
なお、本実施形態の電子部品10、78を備える電子機器は、上述の携帯端末88のほかに、高機能携帯、デジタルスチルカメラ、パーソナルコンピュータ、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、インクジェット式吐出装置、電子手帳、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、POS端末、医療機器(例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレータ等に適用することができる。
The electronic device including the
10………電子部品、12………基板、14………第1枠状基板、16………実装電極、16a………実装電極、18………第1センター基板、20………接続電極、22………第2センター基板、24A,24B………マウント電極、26………第2枠状基板、28………メタライズ、30A、30B………貫通電極、32………リッド、34A,34B………配線、36A,36B………貫通電極、38………圧電振動片、40………振動部、42………マウント部、44A,44B………励振電極、46A,46B………引出電極、48A,48B………導電性接着剤、50………集積回路、52………パッド電極、54………シート基板、56………基板領域、58………分割溝、60………第1シート基板、62………第2シート基板、64………第3シート基板、64a………検査用基板、66………第4シート基板、68………検査用プローブ、70………経路、72,72A,72B………検査用電極、74A,74B………貫通電極、76………経路、78………電子部品、80………基板、82………キャップ、84………シート基板、86………検査用部材、88………携帯端末、90………操作ボタン、92………受話口、94………送話口、96………表示部、100………シート基板、102………基板領域、104………スクライブライン、106………検査用電極、108………接続電極、110………配線、112………検査領域、200………電子部品、202………シート基板、204………第1の基板領域、206………第2の基板領域、208………電子素子、210………検査用電極、212………配線。
DESCRIPTION OF
Claims (9)
各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第1の基板領域に配置した前記電子素子に対する信号の入出力を、前記配線に接続された前記蓋体を介して行なう第2工程と、
前記シート基板を前記境界に沿って分割して前記配線を分断する第3工程と、を有することを特徴とする電子部品の製造方法。 The electronic device disposed in the first substrate region and the first substrate with respect to a sheet substrate having a plurality of substrate regions and having an electronic device and a lid covering the electronic device disposed in each substrate region A wiring that electrically connects the lid disposed in at least one of the second substrate regions around the region with each other across the boundary of the first substrate region. Process,
After the electronic element and the lid are arranged in each substrate region, a signal input / output to / from the electronic element arranged in the first substrate region is performed via the lid connected to the wiring. Two steps,
And a third step of dividing the sheet substrate along the boundary to divide the wiring.
各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第1の基板領域に配置した前記電子素子に対する信号の入出力を、前記配線に接続された前記蓋体を介して行なうことを特徴とする電子部品の検査方法。 The electronic device disposed in the first substrate region and the first substrate with respect to a sheet substrate having a plurality of substrate regions and having an electronic device and a lid covering the electronic device disposed in each substrate region A wiring that electrically connects the lid disposed in at least one of the second substrate regions around the region to each other;
After the electronic element and the lid are arranged in each substrate region, signal input / output to / from the electronic element arranged in the first substrate region is performed via the lid connected to the wiring. A method for inspecting electronic parts characterized by the above.
前記基板領域の境界を跨いで配置され、第1の基板領域に配置される前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの少なくとも一つに配置される前記蓋体と、を電気的に互いに接続する配線を有することを特徴とするシート基板。 A sheet substrate having a plurality of substrate regions and an electronic element and a lid covering the electronic device being disposed in each substrate region,
The electronic device disposed across the boundary of the substrate region and disposed in at least one of the electronic element disposed in the first substrate region and the second substrate region around the first substrate region. A sheet substrate having wiring for electrically connecting the lid and each other.
前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が、前記基板領域を一筆書きで通過するように配置されていることを特徴とする請求項4に記載のシート基板。 The wiring is
The path that alternately passes through the boundary of the substrate region across which the wiring straddles and the substrate region in which the wiring is disposed is disposed so as to pass through the substrate region with a single stroke. 4. The sheet substrate according to 4.
前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が周回するように配置されていることを特徴とする請求項4または5に記載のシート基板。 The wiring is
6. The sheet substrate according to claim 4, wherein the sheet substrate is disposed so that a path that alternately passes through a boundary of the substrate region across which the wiring extends and the substrate region in which the wiring is disposed circulates. .
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012110169A JP5928985B2 (en) | 2012-05-14 | 2012-05-14 | Electronic component manufacturing method, electronic component inspection method, sheet substrate, electronic component, and electronic apparatus |
US13/891,416 US20130300447A1 (en) | 2012-05-14 | 2013-05-10 | Manufacturing method for electronic component, inspection method for electronic component, sheet substrate, electronic component, and electronic apparatus |
CN2013101741764A CN103427785A (en) | 2012-05-14 | 2013-05-13 | Electronic component and manufacturing method and inspection method for electronic component, sheet substrate, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012110169A JP5928985B2 (en) | 2012-05-14 | 2012-05-14 | Electronic component manufacturing method, electronic component inspection method, sheet substrate, electronic component, and electronic apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013239800A true JP2013239800A (en) | 2013-11-28 |
JP2013239800A5 JP2013239800A5 (en) | 2015-06-25 |
JP5928985B2 JP5928985B2 (en) | 2016-06-01 |
Family
ID=49764497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012110169A Expired - Fee Related JP5928985B2 (en) | 2012-05-14 | 2012-05-14 | Electronic component manufacturing method, electronic component inspection method, sheet substrate, electronic component, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5928985B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210926A (en) * | 2000-01-25 | 2001-08-03 | Murata Mfg Co Ltd | Assembled substrate, circuit board, and method of manufacturing circuit board using assembled substrate |
JP2003298000A (en) * | 2002-03-29 | 2003-10-17 | Nippon Dempa Kogyo Co Ltd | Sheet substrate for oscillator and method for manufacturing surface mounted crystal oscillator using the same |
JP2008278543A (en) * | 2008-08-04 | 2008-11-13 | Epson Toyocom Corp | Apparatus and manufacturing method of apparatus |
US20110285245A1 (en) * | 2009-02-25 | 2011-11-24 | Kiyoshi Aratake | Anodic wafer bonding method, method of manufacturing packages, method of manufacturing piezoelectric vibrators, oscillator, electronic apparatus, and radio clock |
-
2012
- 2012-05-14 JP JP2012110169A patent/JP5928985B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210926A (en) * | 2000-01-25 | 2001-08-03 | Murata Mfg Co Ltd | Assembled substrate, circuit board, and method of manufacturing circuit board using assembled substrate |
JP2003298000A (en) * | 2002-03-29 | 2003-10-17 | Nippon Dempa Kogyo Co Ltd | Sheet substrate for oscillator and method for manufacturing surface mounted crystal oscillator using the same |
JP2008278543A (en) * | 2008-08-04 | 2008-11-13 | Epson Toyocom Corp | Apparatus and manufacturing method of apparatus |
US20110285245A1 (en) * | 2009-02-25 | 2011-11-24 | Kiyoshi Aratake | Anodic wafer bonding method, method of manufacturing packages, method of manufacturing piezoelectric vibrators, oscillator, electronic apparatus, and radio clock |
Also Published As
Publication number | Publication date |
---|---|
JP5928985B2 (en) | 2016-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8624339B2 (en) | Vibrating device and electronic apparatus | |
JP2006050529A (en) | Piezoelectric oscillator and its manufacturing method | |
JP2006191517A (en) | Temperature compensated piezoelectric oscillator | |
KR20120115107A (en) | Package, vibrator, oscillator and electronic device | |
US7098580B2 (en) | Piezoelectric oscillator | |
US11637544B2 (en) | Piezoelectric resonator device and system-in-package module including the same | |
JP6182998B2 (en) | Quartz crystal resonator element, vibrator, electronic device, electronic equipment, and moving object | |
JP5452264B2 (en) | Piezoelectric vibrator and oscillator using the same | |
US8797760B2 (en) | Substrate, electronic device, and electronic apparatus | |
US9568313B2 (en) | Electronic device, electronic apparatus, and moving object | |
JP2013239548A (en) | Sheet substrate, electronic component, electronic apparatus, electronic component testing method and electronic component manufacturing method | |
JP2018152755A (en) | Vibration device, oscillator, electronic device, and mobile object | |
JP2013239943A (en) | Electronic component manufacturing method, electronic component testing method, sheet substrate, electronic component and electronic apparatus | |
CN103575429A (en) | Vibration piece, electronic device and electronic apparatus | |
US20130027144A1 (en) | Saw device, saw oscillator, and electronic apparatus | |
JP5377350B2 (en) | Piezoelectric vibrator and oscillator using the same | |
JP6946679B2 (en) | Vibration devices, oscillators, electronics and mobiles | |
JP2018152828A (en) | Vibration device, oscillator, electronic device, and mobile object | |
JP5928985B2 (en) | Electronic component manufacturing method, electronic component inspection method, sheet substrate, electronic component, and electronic apparatus | |
JP2013162030A (en) | Electronic device and electronic apparatus | |
JP5286041B2 (en) | Crystal oscillator for surface mounting | |
JP2010178170A (en) | Piezoelectric oscillator | |
US11326882B2 (en) | Vibrator device, electronic apparatus, and vehicle | |
JP2013239944A (en) | Method for manufacturing electronic component, method for inspecting electronic component, sheet substrate, electronic component and electronic apparatus | |
JP2010226397A (en) | Piezoelectric device, electronic equipment, and method of manufacturing the piezoelectric device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150512 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5928985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |