JP2013239800A - Electronic component manufacturing method, electronic component testing method, sheet substrate, electronic component and electronic apparatus - Google Patents

Electronic component manufacturing method, electronic component testing method, sheet substrate, electronic component and electronic apparatus Download PDF

Info

Publication number
JP2013239800A
JP2013239800A JP2012110169A JP2012110169A JP2013239800A JP 2013239800 A JP2013239800 A JP 2013239800A JP 2012110169 A JP2012110169 A JP 2012110169A JP 2012110169 A JP2012110169 A JP 2012110169A JP 2013239800 A JP2013239800 A JP 2013239800A
Authority
JP
Japan
Prior art keywords
substrate
substrate region
region
electronic
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012110169A
Other languages
Japanese (ja)
Other versions
JP5928985B2 (en
JP2013239800A5 (en
Inventor
Kyo Horie
協 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012110169A priority Critical patent/JP5928985B2/en
Priority to US13/891,416 priority patent/US20130300447A1/en
Priority to CN2013101741764A priority patent/CN103427785A/en
Publication of JP2013239800A publication Critical patent/JP2013239800A/en
Publication of JP2013239800A5 publication Critical patent/JP2013239800A5/ja
Application granted granted Critical
Publication of JP5928985B2 publication Critical patent/JP5928985B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To inhibit decrease in the number of electronic components to be taken from a sheet substrate; ensure a required contact area of an electrode for a testing probe on the electronic component; and decrease the occurrence of parasitic capacitance against the electronic element arranged on the sheet substrate.SOLUTION: An electronic component manufacturing method comprises: arranging, on a sheet substrate 54 where piezoelectric vibrating reeds 38 and lids 32 that cover the piezoelectric vibrating reeds 38 are to be arranged in a plurality of substrate regions 56, interconnections 34A, 34B for electrically connecting the piezoelectric vibrating reed 38 to be arranged in a first substrate region with the lid to be arranged in at least one of second substrate regions located around the first substrate region so as to cross a border of the first substrate region; arranging the piezoelectric reed 38 and the lid 32 in each substrate region 56 and subsequently performing an input and an output of signals to the piezoelectric vibrating reed 38 arranged in the first substrate region through the lid 32 connected to the interconnections 34A, 34B; and dividing the sheet substrate 54 along borders to part each of the interconnections 34A, 34B.

Description

本発明は、電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器に関し、特に電子部品が搭載される電子素子の実装後の検査を容易に行うことが可能な技術に関するものである。   The present invention relates to an electronic component manufacturing method, an electronic component inspection method, a sheet substrate, an electronic component, and an electronic device, and in particular, a technique capable of easily performing an inspection after mounting an electronic element on which the electronic component is mounted. It is about.

従来より、電子部品の効率的な製造方法として、いわゆる多数個取りの手法が用いられている。具体的には、複数の基板領域を有するシート基板を用意し、各基板領域に圧電振動子やICなどの電子素子を配置した上、基板領域の境界に沿ってシート基板を個片に分割することにより、個々の電子部品を得るものである。   Conventionally, a so-called multi-cavity technique has been used as an efficient method for manufacturing electronic components. Specifically, a sheet substrate having a plurality of substrate regions is prepared, and electronic elements such as piezoelectric vibrators and ICs are arranged in each substrate region, and the sheet substrate is divided into pieces along the boundary of the substrate region. Thus, individual electronic components are obtained.

ところで、上記電子部品において、電子部品に搭載された電子素子に対して動作確認等の作業を行う場合がある。例えば電子素子が上述の圧電振動子である場合には、基板上の圧電振動子に電気的に接続する接続電極に検査用プローブを接触させ、圧電振動子が発振するか否か、または共振周波数やCI値等が適正な範囲内にあるか否かを検査する場合がある。この作業により、検査に合格した電子部品のみをつぎの工程に進めることができる。   By the way, in the above-described electronic component, there are cases where operations such as operation confirmation are performed on an electronic element mounted on the electronic component. For example, when the electronic element is the above-described piezoelectric vibrator, the inspection probe is brought into contact with a connection electrode electrically connected to the piezoelectric vibrator on the substrate, and whether the piezoelectric vibrator oscillates or the resonance frequency. Or whether the CI value or the like is within an appropriate range. By this operation, only the electronic components that have passed the inspection can be advanced to the next step.

しかし、電子部品が小型化するにつれて、上述の接続電極が非常に小さくなり、検査用プローブを接触させることが困難となる。よって、電子素子に電気的に接続するとともに接続電極よりも面積の大きい検査用電極をシート基板に新たに設け、検査用電極に検査用プローブを接触させる技術が開示されている。   However, as the electronic component is miniaturized, the connection electrode described above becomes very small, making it difficult to contact the inspection probe. Therefore, a technique is disclosed in which an inspection electrode having a larger area than the connection electrode is newly provided on the sheet substrate while being electrically connected to the electronic element, and the inspection probe is brought into contact with the inspection electrode.

図21に、特許文献1に記載のシート基板の平面図を示す。特許文献1には、スクライブライン104を縦横に配置して、基板領域102と、検査領域112とを交互に区画したシート基板100が開示されている。シート基板100において、シート基板100のスクライブライン104に囲まれた領域を基板領域102及び検査領域112としている。シート基板100の検査領域112に検査用電極106を配置し、基板領域102において電子素子(不図示)と接続する接続電極108を配置する。そして、接続電極108と、検査用電極106とは、基板領域102と検査領域112とを跨ぐ配線110により電気的に互いに接続している。   FIG. 21 shows a plan view of the sheet substrate described in Patent Document 1. FIG. Patent Document 1 discloses a sheet substrate 100 in which scribe lines 104 are arranged vertically and horizontally, and substrate regions 102 and inspection regions 112 are alternately partitioned. In the sheet substrate 100, a region surrounded by the scribe line 104 of the sheet substrate 100 is a substrate region 102 and an inspection region 112. The inspection electrode 106 is disposed in the inspection region 112 of the sheet substrate 100, and the connection electrode 108 connected to the electronic element (not shown) is disposed in the substrate region 102. The connection electrode 108 and the inspection electrode 106 are electrically connected to each other by a wiring 110 that straddles the substrate region 102 and the inspection region 112.

上記構成において、電子素子(不図示)を接続電極108に接続する態様で基板領域102に実装したのちに、検査用電極106を介して電子素子(不図示)に対して入出力の検査をし、検査後にスクライブライン104に沿ってシート基板100から基板領域102を個片化するとともに配線110を分断している。   In the above configuration, after the electronic element (not shown) is mounted on the substrate region 102 in a manner to be connected to the connection electrode 108, input / output is inspected with respect to the electronic element (not shown) via the inspection electrode 106. After the inspection, the substrate region 102 is separated from the sheet substrate 100 along the scribe line 104 and the wiring 110 is divided.

しかし、特許文献1の構成では、検査用電極106を形成するために検査領域112を必要とするので、シート基板100における基板領域102の取リ分が減少する問題がある。   However, in the configuration of Patent Document 1, since the inspection region 112 is required to form the inspection electrode 106, there is a problem that the amount of the substrate region 102 in the sheet substrate 100 is reduced.

この問題を解決するため、図22に示すように、特許文献2では、互いに隣接する第1の基板領域204と第2の基板領域206とが交互に連続するシート基板202を用い、第1の基板領域204に配置された電子素子208と、第2の基板領域206の下面に配置された検査用電極210と、を有する電子部品200が開示されている。この電子素子208と検査用電極210とは、第1の基板領域204及び第2の基板領域206の内部を通過する配線212により電気的に接続されている。   In order to solve this problem, as shown in FIG. 22, in Patent Document 2, a sheet substrate 202 in which first substrate regions 204 and second substrate regions 206 adjacent to each other are alternately used is used. An electronic component 200 having an electronic element 208 disposed in the substrate region 204 and an inspection electrode 210 disposed on the lower surface of the second substrate region 206 is disclosed. The electronic element 208 and the inspection electrode 210 are electrically connected by a wiring 212 that passes through the first substrate region 204 and the second substrate region 206.

上記構成において、検査用電極210に検査用プローブを接触させて検査用電極210及び配線212を介して電子素子208に対する入出力の検査を行なったのち、第1の基板領域204と第2の基板領域206との境界に沿ってシート基板202を分割して電子部品200を個片化するとともに、配線212を分断している。   In the above configuration, after the inspection probe 210 is brought into contact with the inspection electrode 210 and the input / output inspection for the electronic element 208 is performed via the inspection electrode 210 and the wiring 212, the first substrate region 204 and the second substrate The sheet substrate 202 is divided along the boundary with the region 206 to divide the electronic component 200 into pieces, and the wiring 212 is divided.

特許文献2の構成によれば、特許文献1の場合とは異なり検査領域112を設計する必要がないので、シート基板202における基板領域(電子部品200)の取り分の減少を抑制することができる。   According to the configuration of Patent Document 2, unlike the case of Patent Document 1, it is not necessary to design the inspection region 112, and thus it is possible to suppress a reduction in the amount of the substrate region (electronic component 200) in the sheet substrate 202.

特開2005−109783号公報JP 2005-109783 A 特開2008−35486号公報JP 2008-35486 A

しかし、特許文献2の構成の場合、シート基板202の分割後も検査用電極210が電子部品200に残ることになる。よって、検査用電極210が電子素子208に対して寄生容量となり、電子素子208の特性に対して悪影響を及ぼすおそれがある。   However, in the case of the configuration of Patent Document 2, the inspection electrode 210 remains on the electronic component 200 even after the sheet substrate 202 is divided. Therefore, the inspection electrode 210 becomes a parasitic capacitance with respect to the electronic element 208, which may adversely affect the characteristics of the electronic element 208.

そこで、本発明は、上記問題点に着目し、シート基板における電子部品の取り分の減少を抑制するとともに、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保し、且つシート基板に配置された電子素子に対する寄生容量の発生を低減した電子部品の製造方法、電子部品の検査方法、シート基板、電子部品、及び電子機器を提供することを目的とする。   Therefore, the present invention pays attention to the above-described problems, suppresses a reduction in the amount of electronic components on the sheet substrate, secures a contact area of the inspection electrode on the electronic component side required by the inspection probe, and An object of the present invention is to provide an electronic component manufacturing method, an electronic component inspection method, a sheet substrate, an electronic component, and an electronic device that reduce the occurrence of parasitic capacitance with respect to an electronic element disposed on the sheet substrate.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
[適用例1]複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第1の基板領域に配置される前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの少なくとも一つに配置される前記蓋体と、を電気的に互いに接続する配線を、前記第1の基板領域の境界を跨いで配置する第1工程と、各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第1の基板領域に配置した前記電子素子に対する信号の入出力を、前記配線に接続された前記蓋体を介して行なう第2工程と、前記シート基板を前記境界に沿って分割して前記配線を分断する第3工程と、を有することを特徴とする電子部品の製造方法。
SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following application examples.
Application Example 1 With respect to a sheet substrate having a plurality of substrate regions and an electronic device and a lid covering the electronic device being disposed in each substrate region, the electronic device disposed in the first substrate region; A wiring for electrically connecting the lids arranged in at least one of the second substrate regions around the first substrate region to straddle the boundary of the first substrate region After the first step of placing the electronic device and the lid in each substrate region, signal input / output to the electronic device placed in the first substrate region was connected to the wiring A method of manufacturing an electronic component, comprising: a second step performed through the lid body; and a third step of dividing the sheet substrate along the boundary to divide the wiring.

上記方法により、実装後の電子素子の入出力の検査において、検査用電極を新たに設けることなく電子部品の上面となる蓋体を検査用電極として代用することができる。そして、検査対象の電子素子の入出力の検査は、その電子素子が配置された第1の基板領域の周囲にある第2の基板領域であって検査対象の電子素子に電気的に接続した第2の基板領域の蓋体、を用いて行なうことができる。したがって、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子デバイスの製造方法となる。   According to the above method, in the inspection of the input / output of the electronic element after mounting, the lid which is the upper surface of the electronic component can be used as the inspection electrode without newly providing an inspection electrode. Then, the input / output inspection of the electronic device to be inspected is a second substrate region around the first substrate region in which the electronic device is disposed, and is electrically connected to the electronic device to be inspected. 2 can be used. Therefore, while ensuring the contact area of the inspection electrode on the electronic component side required by the inspection probe, it is possible to suppress a decrease in the amount of the electronic component on the sheet substrate and to reduce the parasitic capacitance to the electronic element after the sheet substrate is divided. This is a method for manufacturing an electronic device in which the occurrence of this is reduced.

[適用例2]前記第2工程ののちに、前記電子素子に電気的に接続する第2の電子素子を前記基板領域に配置することを特徴とする適用例1に記載の電子部品の製造方法。   [Application Example 2] A method of manufacturing an electronic component according to Application Example 1, wherein a second electronic element electrically connected to the electronic element is disposed in the substrate region after the second step. .

上記方法により、実装後の電子素子が良好に動作する基板領域のみに第2の電子素子を実装することができるので、第2の実装素子のロスを回避してコストを抑制することができる。   According to the above method, the second electronic element can be mounted only on the substrate region where the mounted electronic element operates favorably, so that the loss of the second mounting element can be avoided and the cost can be suppressed.

[適用例3]複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第1の基板領域に配置される前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの少なくとも一つに配置される前記蓋体と、を電気的に互いに接続する配線を配置し、各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第1の基板領域に配置した前記電子素子に対する信号の入出力を、前記配線に接続された前記蓋体を介して行なうことを特徴とする電子部品の検査方法。   Application Example 3 With respect to a sheet substrate having a plurality of substrate regions and having an electronic element and a lid covering the electronic device disposed in each substrate region, the electronic device disposed in the first substrate region; Wiring for electrically connecting the lid disposed in at least one of the second substrate regions around the first substrate region to each other is disposed, and the electronic element is disposed in each substrate region After the lid is arranged, input / output of signals to and from the electronic element arranged in the first substrate region is performed through the lid connected to the wiring. Method.

適用例1と同様の理由により、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子デバイスの検査方法となる。   For the same reason as in Application Example 1, while ensuring the contact area of the inspection electrode on the electronic component side required by the inspection probe, the reduction in the amount of the electronic component in the sheet substrate is suppressed, and the sheet substrate is divided It becomes an inspection method of an electronic device in which the generation of parasitic capacitance to a later electronic element is reduced.

[適用例4]複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板であって、前記基板領域の境界を跨いで配置され、第1の基板領域に配置される前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの少なくとも一つに配置される前記蓋体と、を電気的に互いに接続する配線を有することを特徴とするシート基板。   Application Example 4 A sheet substrate having a plurality of substrate regions and having an electronic element and a lid covering the electronic device disposed in each substrate region, the sheet substrate being disposed across a boundary of the substrate region, Wiring electrically connecting the electronic element disposed in the substrate region and the lid disposed in at least one of the second substrate regions around the first substrate region A sheet substrate comprising:

適用例1と同様の理由により、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減したシート基板となる。   For the same reason as in Application Example 1, while ensuring the contact area of the inspection electrode on the electronic component side required by the inspection probe, the reduction in the amount of the electronic component in the sheet substrate is suppressed, and the sheet substrate is divided A sheet substrate in which generation of parasitic capacitance with respect to a later electronic element is reduced is obtained.

[適用例5]前記配線は、前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が、前記基板領域を一筆書きで通過するように配置されていることを特徴とする適用例4に記載のシート基板。   Application Example 5 The wiring is arranged such that a path that alternately passes through the boundary of the substrate region that the wiring straddles and the substrate region where the wiring is disposed passes through the substrate region with a single stroke. The sheet substrate according to Application Example 4, wherein the sheet substrate is characterized in that:

上記構成により、前記経路の端部となる基板領域に配置された電子素子を除いた全ての電子素子の入出力検査を、その電子素子が配置された第1の基板領域の周囲にある第2の基板領域に配置された蓋体を介して行なうことができる。一方、前記経路の端部となる基板領域に配置された電子素子は、その電子素子に接続する配線を検査用電極に接続することにより入出力の検査を行なうことができる。
したがって、検査用電極の個数を抑制して、コストを抑制することができる。
With the above configuration, the input / output inspection of all the electronic elements except the electronic elements arranged in the substrate region serving as the end portion of the path is performed in the second area around the first substrate region in which the electronic elements are arranged. This can be done through a lid disposed in the substrate area. On the other hand, the input / output inspection of the electronic element arranged in the substrate region serving as the end of the path can be performed by connecting a wiring connected to the electronic element to the inspection electrode.
Therefore, the number of inspection electrodes can be suppressed and the cost can be suppressed.

[適用例6]前記配線は、前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が周回するように配置されていることを特徴とする適用例4または5に記載のシート基板。   Application Example 6 The application is characterized in that the wiring is arranged so that a route that alternately passes through a boundary of the substrate region across which the wiring extends and the substrate region in which the wiring is arranged circulates. The sheet substrate according to Example 4 or 5.

上記構成により、前記経路上に配置された電子素子の全ての入出力検査を、その電子素子が配置された第1の基板領域の周囲にある第2の基板領域に配置された蓋体を介して行なうことができる。したがって、適用例5で述べた検査用電極は不要となるので、コストを抑制することができる。   With the above configuration, all input / output inspections of the electronic elements arranged on the path are performed via the lid arranged in the second substrate region around the first substrate region in which the electronic elements are arranged. Can be done. Therefore, the inspection electrode described in Application Example 5 is not necessary, and the cost can be suppressed.

[適用例7]適用例4乃至6のいずれか1例に記載のシート基板の各基板領域に前記電子素子と前記蓋体を配置し、前記シート基板を前記基板領域の境界に沿って分割して個片化されたことを特徴とする電子部品。   Application Example 7 The electronic element and the lid are arranged in each substrate region of the sheet substrate according to any one of Application Examples 4 to 6, and the sheet substrate is divided along the boundary of the substrate region. Electronic parts characterized by being separated into individual pieces.

適用例1と同様の理由により、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子部品となる。   For the same reason as in Application Example 1, while ensuring the contact area of the inspection electrode on the electronic component side required by the inspection probe, the reduction in the amount of the electronic component in the sheet substrate is suppressed, and the sheet substrate is divided The electronic component is reduced in the generation of parasitic capacitance with respect to the subsequent electronic element.

[適用例8]前記電子素子が圧電振動片であり、前記第2の電子素子が前記圧電振動片と電気的に接続された集積回路であることを特徴とする適用例7に記載の電子部品。   Application Example 8 The electronic component according to Application Example 7, wherein the electronic element is a piezoelectric vibrating piece and the second electronic element is an integrated circuit electrically connected to the piezoelectric vibrating piece. .

上記構成により、自ら発振する圧電デバイスを構築することができるとともに、適用例2と同様の理由により、集積回路のロスを回避してコストを抑制することができる。   With the above configuration, a piezoelectric device that oscillates by itself can be constructed, and for the same reason as in Application Example 2, it is possible to avoid the loss of the integrated circuit and reduce the cost.

[適用例9]適用例7または8のいずれかに記載の電子部品を搭載したことを特徴とする電子機器。
適用例1と同様の理由により、検査用プローブが必要とする検査用電極の面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子機器となる。
[Application Example 9] An electronic apparatus comprising the electronic component according to any one of Application Examples 7 and 8.
For the same reason as in Application Example 1, while ensuring the area of the inspection electrode required by the inspection probe, the reduction in the amount of electronic components on the sheet substrate is suppressed, and the parasitic on the electronic elements after the sheet substrate is divided An electronic device with reduced generation of capacity is obtained.

第1実施形態の電子部品(個片化前)の平面図である。It is a top view of the electronic component (before individualization) of a 1st embodiment. 図1のA−A線断面図である。It is the sectional view on the AA line of FIG. 第1実施形態の電子部品(個片化前)の底面図である。It is a bottom view of the electronic component (before singulation) of a 1st embodiment. 第1実施形態の電子部品(個片化後)の断面図であって、図1のA−A線の段差部分よりも左側となる部分の線に基づく断面図である。FIG. 2 is a cross-sectional view of the electronic component (after singulation) according to the first embodiment, and is a cross-sectional view based on a line on the left side of the stepped part of the AA line in FIG. 1. 第1実施形態の電子部品(個片化後)の断面図であって、図1のA−A線の段差部分よりも右側となる部分の線に基づく断面図である。FIG. 2 is a cross-sectional view of the electronic component (after separation) according to the first embodiment, and is a cross-sectional view based on a line on the right side of the stepped part of the AA line in FIG. 1. 第1実施形態の電子部品の製造工程を示す図であり、図6(a)はシート基板製造工程、図6(b)は、圧電振動片の実装工程、図6(c)は、リッドの実装工程及び圧電振動片検査工程を示す。6A and 6B are diagrams illustrating a manufacturing process of the electronic component according to the first embodiment, in which FIG. 6A is a sheet substrate manufacturing process, FIG. 6B is a piezoelectric vibrating piece mounting process, and FIG. 6C is a lid; The mounting process and the piezoelectric vibrating piece inspection process are shown. 第1実施形態のベース基板の製造工程を示す図であり、図7(a)は、シート基板分割工程、図7(b)は分割後の電子部品を示す。It is a figure which shows the manufacturing process of the base substrate of 1st Embodiment, Fig.7 (a) shows a sheet | seat board | substrate division | segmentation process, FIG.7 (b) shows the electronic component after a division | segmentation. 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その1)を示す図である。It is a figure which shows the pattern of the wiring in the electronic component (before individualization) of 1st Embodiment, and the path | route (the 1) of an inspection process. 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その2)を示す図である。It is a figure which shows the pattern of the wiring in the electronic component (before individualization) of 1st Embodiment, and the path | route (2) of an inspection process. 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その3)を示す図である。It is a figure which shows the pattern of the wiring in the electronic component (before individualization) of 1st Embodiment, and the path | route (the 3) of an inspection process. 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その4)を示す図である。It is a figure which shows the pattern of the wiring in the electronic component (before individualization) of 1st Embodiment, and the path | route (the 4) of an inspection process. 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その5)を示す図である。It is a figure which shows the pattern of the wiring in the electronic component (before individualization) of 1st Embodiment, and the path | route (the 5) of an inspection process. 第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路(その6)を示す図である。It is a figure which shows the pattern of the wiring in the electronic component (before individualization) of 1st Embodiment, and the path | route (6) of an inspection process. 第2実施形態の電子部品(個片化前)の平面図である。It is a top view of the electronic component (before individualization) of a 2nd embodiment. 図14のA−A線断面図である。It is AA sectional view taken on the line of FIG. 図14のB−B線断面図である。It is the BB sectional drawing of FIG. 第2実施形態の電子部品(個片化前)の底面図である。It is a bottom view of the electronic component (before singulation) of a 2nd embodiment. 第2実施形態の電子部品(個片化後)の断面図である。It is sectional drawing of the electronic component (after individualization) of 2nd Embodiment. 第2実施形態の電子部品(個片化前)検査方法を示す図である。It is a figure which shows the electronic component (before individualization) test | inspection method of 2nd Embodiment. 本実施形態の電子部品を搭載した電子機器(携帯端末)の模式図を示す。The schematic diagram of the electronic device (mobile terminal) carrying the electronic component of this embodiment is shown. 特許文献1に記載のシート基板の平面図である。10 is a plan view of a sheet substrate described in Patent Document 1. FIG. 特許文献2に記載の電子部品の断面図である。10 is a cross-sectional view of an electronic component described in Patent Document 2. FIG.

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。   Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. However, the components, types, combinations, shapes, relative arrangements, and the like described in this embodiment are merely illustrative examples and not intended to limit the scope of the present invention only unless otherwise specified. .

図1に、第1実施形態の電子部品(個片化前)の平面図を示し、図2に、図1のA−A線断面図を示し、図3に、第1実施形態の電子部品(個片化前)の底面図を示す。図4、図5に第1実施形態の電子部品(個片化後)の断面図であって、図1のA−A線の段差部分よりも左側となる部分の線、及び右側となる部分の線に基づく断面図を示す。なお、説明を容易にするため、図1において、中央に描かれた電子部品10では、リッド32の記載を省略し、右側に描かれた電子部品10では、リッド32及び圧電振動片38の記載を省略している。   FIG. 1 is a plan view of the electronic component (before separation) according to the first embodiment, FIG. 2 is a sectional view taken along line AA of FIG. 1, and FIG. 3 is an electronic component according to the first embodiment. The bottom view of (before singulation) is shown. 4 and 5 are cross-sectional views of the electronic component according to the first embodiment (after separation), and a line on the left side of the stepped part of line AA in FIG. 1 and a part on the right side Sectional drawing based on this line is shown. For ease of explanation, the description of the lid 32 is omitted in the electronic component 10 drawn in the center in FIG. 1, and the description of the lid 32 and the piezoelectric vibrating piece 38 is omitted in the electronic component 10 drawn on the right side. Is omitted.

詳細は後述するが、本実施形態の電子部品10は、シート基板54上で複数集合させた状態で形成し、その後シート基板54を個片化することにより得られる。そして、本実施形態は、シート基板54に実装後の圧電振動片38が、その圧電振動片38が実装された基板領域56(第1の基板領域)の周囲にある基板領域56(第2の基板領域)の少なくとも一つ(本実施形態では2つ)に配置されたリッド32に電気的に接続できる配線34A、34Bを、基板領域56(第1の基板領域)を跨ぐように形成し、そのリッド32を介して圧電振動片38の入出力の検査を行なうとともに、個片化の際に配線34A,34Bを分断することが特徴となっている。ここで、圧電振動片38の実装後の入出力の検査を行なう場合、検査対象の圧電振動片38が配置された基板領域56を第1の基板領域とし、その周囲にある基板領域56を第2の基板領域とする。   Although details will be described later, the electronic component 10 of the present embodiment is obtained by forming a plurality of electronic components 10 on the sheet substrate 54 and then separating the sheet substrate 54 into individual pieces. In this embodiment, the piezoelectric vibrating piece 38 after being mounted on the sheet substrate 54 is a substrate region 56 (second substrate region) around the substrate region 56 (first substrate region) on which the piezoelectric vibrating piece 38 is mounted. Wiring 34A, 34B that can be electrically connected to the lid 32 arranged in at least one (two in this embodiment) of the substrate region) is formed so as to straddle the substrate region 56 (first substrate region), The input / output inspection of the piezoelectric vibrating reed 38 is performed through the lid 32, and the wirings 34A and 34B are divided at the time of separation. Here, when the input / output inspection after mounting the piezoelectric vibrating piece 38 is performed, the substrate region 56 on which the piezoelectric vibrating piece 38 to be inspected is disposed is set as the first substrate region, and the substrate region 56 around the substrate region 56 is the first substrate region. 2 substrate region.

図4、図5に示すように、本実施形態の電子部品10は、セラミック等の絶縁材料で形成された基板12と、圧電振動片38(電子素子)と、圧電振動片38に電気的に接続された集積回路50(第2の電子素子)と、金属等の導電性を有するリッド32(蓋体)により構成され、外部から給電を受けることにより自ら発振する圧電デバイスとなっている。   As shown in FIGS. 4 and 5, the electronic component 10 of the present embodiment is electrically connected to the substrate 12 made of an insulating material such as ceramic, the piezoelectric vibrating piece 38 (electronic element), and the piezoelectric vibrating piece 38. The integrated integrated circuit 50 (second electronic element) and a lid 32 (lid body) having conductivity such as metal are formed into a piezoelectric device that oscillates itself by receiving power from the outside.

電子部品10の外形を成す基板12は、下から第1枠状基板14、第1センター基板18、第2センター基板22、第2枠状基板26の4層構造となっていり、図4に示すように断面がH型の基板12となっている。   The substrate 12 that forms the outer shape of the electronic component 10 has a four-layer structure of a first frame substrate 14, a first center substrate 18, a second center substrate 22, and a second frame substrate 26 from the bottom. As shown, the cross section is an H-shaped substrate 12.

第1枠状基板14は、平面視で、矩形の枠形状を有し、第1センター基板18に接合することにより集積回路50を収容する収容空間を形成するものである。第1枠状基板14の下面には実装電極16が設けられており、この実装電極16は実装先の電極に接続される。   The first frame-like substrate 14 has a rectangular frame shape in plan view, and forms an accommodation space for accommodating the integrated circuit 50 by bonding to the first center substrate 18. A mounting electrode 16 is provided on the lower surface of the first frame-shaped substrate 14, and the mounting electrode 16 is connected to a mounting destination electrode.

第1センター基板18は、その下面に集積回路50が実装されるものであり、集積回路50のパッド電極52に対向する位置には、接続電極20が設けられている。   The first center substrate 18 has the integrated circuit 50 mounted on the lower surface thereof, and the connection electrode 20 is provided at a position facing the pad electrode 52 of the integrated circuit 50.

第2センター基板22は、その上面に圧電振動片38が実装されるものであり、圧電振動片38と接合する位置にはマウント電極24A,24Bが配置されている。また、マウント電極24A,24Bは、第1センター基板18及び第2センター基板22を貫通する貫通電極(不図示)を介して接続電極20の一部に電気的に接続されている。よって、圧電振動片38と集積回路50とが電気的に接続される。   The second center substrate 22 has a piezoelectric vibrating piece 38 mounted on the upper surface thereof, and mount electrodes 24 </ b> A and 24 </ b> B are disposed at positions where the second center substrate 22 is joined to the piezoelectric vibrating piece 38. Further, the mount electrodes 24A and 24B are electrically connected to a part of the connection electrode 20 through a through electrode (not shown) penetrating the first center substrate 18 and the second center substrate 22. Therefore, the piezoelectric vibrating piece 38 and the integrated circuit 50 are electrically connected.

第2枠状基板26は、平面視で、矩形の枠形状を有し、第2センター基板22に接合することにより、圧電振動片38を収容する収容空間を形成するものである。第2枠状基板26の上面には枠形状のメタライズ28が設けられており、このメタライズ28にはリッド32が接合される。メタライズ28は、第2枠状基板26、第2センター基板22、第1センター基板18、第1枠状基板14を貫通する貫通電極30A(図5)を介して実装電極16aに電気的に接続されている。   The second frame-shaped substrate 26 has a rectangular frame shape in plan view, and is bonded to the second center substrate 22 to form a storage space for storing the piezoelectric vibrating piece 38. A frame-shaped metallization 28 is provided on the upper surface of the second frame-shaped substrate 26, and a lid 32 is bonded to the metallization 28. The metallized 28 is electrically connected to the mounting electrode 16a through the second frame substrate 26, the second center substrate 22, the first center substrate 18, and the through electrode 30A (FIG. 5) penetrating the first frame substrate 14. Has been.

リッド32は、第2枠状基板26の開口部の周囲にあるメタライズ28に接合して開口部を封止するものである。よって、真空環境下でリッド32をメタライズ28に接合することにより、圧電振動片38を真空封止することができる。
一方、実装電極16aを接地することにより、メタライズ28に接合したリッド32を接地することができる。なお、この貫通電極30Aには、集積回路50の接地用のパッド電極52に接続する接続電極20が電気的に接続されている。
The lid 32 is bonded to the metallization 28 around the opening of the second frame-shaped substrate 26 to seal the opening. Therefore, the piezoelectric vibrating piece 38 can be vacuum-sealed by bonding the lid 32 to the metallized 28 in a vacuum environment.
On the other hand, the lid 32 bonded to the metallized 28 can be grounded by grounding the mounting electrode 16a. Note that the connection electrode 20 connected to the grounding pad electrode 52 of the integrated circuit 50 is electrically connected to the through electrode 30A.

本実施形態において、第2センター基板22(第1センター基板18でもよい)には、基板12の側面に露出した配線34A,34Bが設けられている。
図4、図5に示すように、配線34Aaは、第2センター基板22の下面のマウント電極24Aに対向する位置に形成され、貫通電極36Aを介してマウント電極24Aと電気的に接続されている。そして、配線34Aaは、基板12の側面にまで延出している。配線34Aaは、後述のように個片化前のシート基板54において配線34Aであったものである。
In the present embodiment, wirings 34 </ b> A and 34 </ b> B exposed on the side surface of the substrate 12 are provided on the second center substrate 22 (or the first center substrate 18).
As shown in FIGS. 4 and 5, the wiring 34Aa is formed at a position facing the mount electrode 24A on the lower surface of the second center substrate 22, and is electrically connected to the mount electrode 24A through the through electrode 36A. . The wiring 34 </ b> Aa extends to the side surface of the substrate 12. As described later, the wiring 34Aa is the wiring 34A in the sheet substrate 54 before separation.

同様に、配線34Baは、マウント電極24Bに対向する位置に形成され、貫通電極36Bを介してマウント電極24Bと電気的に接続されている。そして、配線34Baは、配線34Aaとは反対方向に延出し基板12の側面にまで延出している。配線34Baは、後述のように個片化前のシート基板54において配線34Bであったものである。   Similarly, the wiring 34Ba is formed at a position facing the mount electrode 24B, and is electrically connected to the mount electrode 24B through the through electrode 36B. The wiring 34Ba extends in the opposite direction to the wiring 34Aa and extends to the side surface of the substrate 12. As will be described later, the wiring 34Ba is the wiring 34B in the sheet substrate 54 before separation.

図1、図4に示すように、圧電振動片38は、水晶等の圧電材料により形成されている。本実施形態では、例えば水晶のATカット基板を用いた厚みすべり振動片としている。圧電振動片38は、厚みすべり振動をする振動部40と、第2センター基板22に接合されるマウント部42と、を有する。振動部40の上面には励振電極44Aが配置され、下面には励振電極44Bが配置されている。励振電極44Aからは引出電極46A(図1)が引き出され、励振電極44Bからは引出電極46B(図1)が引き出されている。引出電極46Aは、マウント部42の下面にまで引き出されている。引出電極46Bは、マウント部42の上面及び側面を経由してマウント部42の下面に引き出されている。   As shown in FIGS. 1 and 4, the piezoelectric vibrating piece 38 is formed of a piezoelectric material such as quartz. In the present embodiment, for example, a thickness-shear vibrating piece using a quartz AT-cut substrate is used. The piezoelectric vibrating piece 38 includes a vibrating portion 40 that vibrates in thickness and a mount portion 42 that is bonded to the second center substrate 22. An excitation electrode 44A is disposed on the upper surface of the vibration unit 40, and an excitation electrode 44B is disposed on the lower surface. An extraction electrode 46A (FIG. 1) is extracted from the excitation electrode 44A, and an extraction electrode 46B (FIG. 1) is extracted from the excitation electrode 44B. The extraction electrode 46 </ b> A is extracted to the lower surface of the mount portion 42. The extraction electrode 46 </ b> B is extracted to the lower surface of the mount portion 42 via the upper surface and side surfaces of the mount portion 42.

この引出電極46A,46Bとマウント電極24A,24Bとを導電性接着剤48A,48Bにより接合する態様で、マウント部42を第2センター基板22に接合する。これにより圧電振動片38は、基板12に片持ち支持状態で支持されるとともに、集積回路50と電気的に接続される。なお、圧電振動片38としては、これ以外に音叉型振動片、双音叉型振動片、SAW共振片、ジャイロ振動片を適用できる。   The mount portion 42 is joined to the second center substrate 22 in such a manner that the lead electrodes 46A, 46B and the mount electrodes 24A, 24B are joined by the conductive adhesives 48A, 48B. Accordingly, the piezoelectric vibrating piece 38 is supported by the substrate 12 in a cantilevered state and is electrically connected to the integrated circuit 50. In addition, as the piezoelectric vibrating piece 38, a tuning fork type vibrating piece, a double tuning fork type vibrating piece, a SAW resonance piece, and a gyro vibrating piece can be applied.

集積回路50は、圧電振動片38を発振源として駆動する発振回路や発振回路の発振信号の温度補償を行なう温度補償回路等が一体で形成されたものである。集積回路50の能動面(上面)には、パッド電極52が配置されている。パッド電極52としては、圧電振動片38に電気的に接続する接続端子(X1、X2)がある。これらのパッド電極52は、それぞれ貫通電極(不図示)を介してマウント電極24A,24Bに電気的に接続されている。また、パッド電極52としては、外部からの給電を受ける電源端子(Vcc)、グランド端子(GND)、発振信号の出力端子(O/P)、その他、プログラムの書き込みなどを行なう調整用端子となっている。これらのパッド電極52は、それぞれ実装電極16に電気的に接続され、グランド端子(GND)は実装端子16aに電気的に接続さされている。よって、実装電極16の個数は、集積回路50の電極パッド52の数に応じて設計される。   The integrated circuit 50 is integrally formed with an oscillation circuit that drives using the piezoelectric vibrating piece 38 as an oscillation source, a temperature compensation circuit that compensates the temperature of the oscillation signal of the oscillation circuit, and the like. A pad electrode 52 is disposed on the active surface (upper surface) of the integrated circuit 50. The pad electrode 52 includes connection terminals (X1, X2) that are electrically connected to the piezoelectric vibrating piece 38. These pad electrodes 52 are electrically connected to the mount electrodes 24A and 24B via through electrodes (not shown), respectively. The pad electrode 52 is a power supply terminal (Vcc) that receives power from the outside, a ground terminal (GND), an oscillation signal output terminal (O / P), and other adjustment terminals for writing programs and the like. ing. Each of these pad electrodes 52 is electrically connected to the mounting electrode 16, and the ground terminal (GND) is electrically connected to the mounting terminal 16a. Therefore, the number of mounting electrodes 16 is designed according to the number of electrode pads 52 of the integrated circuit 50.

図1乃至3に示すように、シート基板54は、電子部品10の基板12の個片化前の部材である。シート基板54では、電子部品10の一個あたりの取り分となる基板領域56がマトリックス状に区画されている。そして、基板領域56の境界には、シート基板54を分割するための分割溝58が形成されている。   As shown in FIGS. 1 to 3, the sheet substrate 54 is a member before the substrate 12 of the electronic component 10 is separated. In the sheet substrate 54, substrate regions 56 serving as a share for each electronic component 10 are partitioned in a matrix. A dividing groove 58 for dividing the sheet substrate 54 is formed at the boundary of the substrate region 56.

図2に示すように、シート基板54は、下から、第1シート基板60、第2シート基板62、第3シート基板64、第4シート基板66の4層構造を有している。   As shown in FIG. 2, the sheet substrate 54 has a four-layer structure of a first sheet substrate 60, a second sheet substrate 62, a third sheet substrate 64, and a fourth sheet substrate 66 from the bottom.

第1シート基板60は、前述の第1枠状基板14の個片化前の部材であり、第1枠状基板14がマトリックス状に集合した形態を有している。また第1シート基板60の下面には、シート基板54を分割するための分割溝58が形成されている。   The first sheet substrate 60 is a member before the first frame substrate 14 is separated into pieces, and has a form in which the first frame substrates 14 are gathered in a matrix. A dividing groove 58 for dividing the sheet substrate 54 is formed on the lower surface of the first sheet substrate 60.

第2シート基板62は、前述の第1センター基板18の個片化前の部材であり、第1センター基板18がマトリックス状に集合した形態を有している。第3シート基板64は、前述の第2センター基板22の個片化前の部材であり、第2センター基板22がマトリックス状に集合した形態を有している。   The second sheet substrate 62 is a member before the first center substrate 18 is singulated, and has a form in which the first center substrates 18 are gathered in a matrix. The third sheet substrate 64 is a member before the second center substrate 22 is divided into pieces, and has a form in which the second center substrates 22 are gathered in a matrix.

第4シート基板66は、前述の第2枠状基板26の個片化前の部材であり、第2枠状基板26がマトリックス状に集合した形態を有している。また第4シート基板66の上面には、シート基板54を分割するための分割溝58が形成されている。   The fourth sheet substrate 66 is a member before the above-described second frame substrate 26 is singulated, and has a form in which the second frame substrates 26 are gathered in a matrix. A dividing groove 58 for dividing the sheet substrate 54 is formed on the upper surface of the fourth sheet substrate 66.

図1、図2に示すように、第3シート基板64(第2シート基板62でもよい)には、マウント電極24A,24Bと、貫通電極36A,36Bを介して電気的に接続された配線34A,34Bが配置されている。   As shown in FIGS. 1 and 2, the third sheet substrate 64 (which may be the second sheet substrate 62) is connected to the mount electrodes 24A and 24B and the wiring 34A electrically connected through the through electrodes 36A and 36B. , 34B are arranged.

マウント電極24Aに電気的に接続した配線34Aは、マウント電極24Aの真下となる位置から右側に延出している。そして、そのマウント電極24Aを包含する基板領域56から、分割溝58を跨ぎ、その右にある基板領域56のメタライズ28が配置された位置にまで延出している。配線34Aは、メタライズ28と貫通電極30Aを介して電気的に接続されている。   The wiring 34A electrically connected to the mount electrode 24A extends to the right from a position directly below the mount electrode 24A. Then, the substrate region 56 including the mount electrode 24A extends across the dividing groove 58 to a position where the metallized 28 of the substrate region 56 on the right side is disposed. The wiring 34A is electrically connected to the metallized 28 via the through electrode 30A.

マウント電極24Bに電気的に接続した配線34Bは、マウント電極24Bの真下となる位置から左側に延出している。そして、そのマウント電極24Bを包含する基板領域56から、分割溝58を跨ぎ、その左側にある基板領域56のメタライズ28が配置された位置にまで延出している。配線34Bは、メタライズ28と貫通電極30Bを介して電気的に接続されている。   The wiring 34B electrically connected to the mount electrode 24B extends to the left from the position directly below the mount electrode 24B. Then, the substrate region 56 including the mount electrode 24B extends across the dividing groove 58 to a position where the metallized 28 of the substrate region 56 on the left side is disposed. The wiring 34B is electrically connected to the metallized 28 through the through electrode 30B.

本実施形態では、配線34A、配線34Bは、互いに反対方向に延出して隣接する基板領域56同士の境界(分割溝58)を跨ぐとともに、基板領域56(第1の基板領域)に配置される圧電振動片38と、その圧電振動片38が配置された基板領域56の周囲にある基板領域56(第2の基板領域)のうちの少なくとも1つ(本実施形態では2つ)に配置されるリッド32と、を互いに電気的に接続するものとなっている。   In the present embodiment, the wiring 34A and the wiring 34B extend in opposite directions to straddle the boundary (dividing groove 58) between adjacent substrate regions 56 and are disposed in the substrate region 56 (first substrate region). The piezoelectric vibrating piece 38 and at least one (two in the present embodiment) of the substrate region 56 (second substrate region) around the substrate region 56 where the piezoelectric vibrating piece 38 is arranged are arranged. The lid 32 is electrically connected to each other.

図2に示すように、中央に描かれた圧電振動片38の励振電極44Aは、引出電極46A(図1)、導電性接着剤48A、マウント電極24A、貫通電極36A、配線34A、貫通電極30Aを介して右側の基板領域56(電子部品10)のリッド32に電気的に接続されている。同様に、励振電極44Bは、引出電極46B(図1)、導電性接着剤48B、マウント電極24B、貫通電極36B、配線34B、貫通電極30Bを介して左側の基板領域56(電子部品10)のリッド32に電気的に接続されている。   As shown in FIG. 2, the excitation electrode 44A of the piezoelectric vibrating piece 38 drawn at the center includes an extraction electrode 46A (FIG. 1), a conductive adhesive 48A, a mount electrode 24A, a through electrode 36A, a wiring 34A, and a through electrode 30A. Is electrically connected to the lid 32 of the right substrate region 56 (electronic component 10). Similarly, the excitation electrode 44B is connected to the left substrate region 56 (electronic component 10) via the extraction electrode 46B (FIG. 1), the conductive adhesive 48B, the mount electrode 24B, the through electrode 36B, the wiring 34B, and the through electrode 30B. The lid 32 is electrically connected.

本実施形態では、このシート基板54を分割する前であれば、各基板領域56(第1の基板領域)に配置された圧電振動片38は、その両隣にある基板領域56(第2の基板領域)に配置されたリッド32に電気的に接続されることになる。すなわち、シート基板54に実装後の圧電振動片38の入出力の検査において、検査用電極を新たに設けることなく電子部品10の上面となるリッド32を検査用電極として代用することができる。したがって、後述の検査用プローブ68が必要とする電子部品10側の検査用の電極の接触面積を確保しつつ、シート基板54における基板領域56(電子部品10)の取り分の減少を抑制することができる。   In the present embodiment, before the sheet substrate 54 is divided, the piezoelectric vibrating reeds 38 disposed in each substrate region 56 (first substrate region) are arranged on the substrate regions 56 (second substrate) on both sides thereof. It is electrically connected to the lid 32 arranged in the region. That is, in the input / output inspection of the piezoelectric vibrating piece 38 after being mounted on the sheet substrate 54, the lid 32 on the upper surface of the electronic component 10 can be used as the inspection electrode without newly providing an inspection electrode. Therefore, it is possible to suppress a reduction in the portion of the substrate region 56 (electronic component 10) in the sheet substrate 54 while securing a contact area of the inspection electrode on the electronic component 10 side required by the inspection probe 68 described later. it can.

一方、シート基板54を分割溝58に沿って分割することにより配線34A,34Bは分断され、圧電振動片38は、同じ基板領域56(第1の基板領域)に配置された集積回路50のみと電気的に接続させることができる。そして、シート基板54の分割後のリッド32は、接地されるので、圧電振動片38に対して寄生容量を発生させることはない。したがって、シート基板54を分割後の圧電振動片38に対する寄生容量の発生を低減したシート基板54、及び電子部品10となる。   On the other hand, by dividing the sheet substrate 54 along the dividing groove 58, the wirings 34A and 34B are divided, and the piezoelectric vibrating piece 38 is formed only with the integrated circuit 50 arranged in the same substrate region 56 (first substrate region). It can be electrically connected. The lid 32 after the division of the sheet substrate 54 is grounded, so that no parasitic capacitance is generated for the piezoelectric vibrating piece 38. Therefore, the sheet substrate 54 and the electronic component 10 are reduced in the generation of parasitic capacitance with respect to the piezoelectric vibrating piece 38 after the sheet substrate 54 is divided.

次に、第1実施形態の電子部品の製造工程について説明する。図6、図7に、第1実施形態の電子部品の製造工程を示す。
図6(a)に示すように、第1シート基板60、第2シート基板62、第3シート基板64、第4シート基板66を形成するともに、これらを積層してシート基板54を形成する。
Next, the manufacturing process of the electronic component of the first embodiment will be described. 6 and 7 show the manufacturing process of the electronic component of the first embodiment.
As shown in FIG. 6A, the first sheet substrate 60, the second sheet substrate 62, the third sheet substrate 64, and the fourth sheet substrate 66 are formed, and these are laminated to form the sheet substrate 54.

図6(b)に示すように、各基板領域56に圧電振動片38を実装する。図6(c)に示すように、各基板領域56においてリッド32を接合するとともに、検査対象の圧電振動片38が実装された基板領域56(第1の基板領域)の両隣にある基板領域56(第2の基板領域)のリッド32に検査用プローブ68を接触させる。検査用プローブ68を用いて圧電振動片38に対する入出力検査を行なうと、動作不能な圧電振動片38、または、動作した場合であっても共振周波数やCI値が許容範囲から外れた圧電振動片38を特定することができる。   As shown in FIG. 6B, the piezoelectric vibrating piece 38 is mounted on each substrate region 56. As shown in FIG. 6C, the lid 32 is bonded in each substrate region 56, and the substrate regions 56 on both sides of the substrate region 56 (first substrate region) on which the piezoelectric vibrating piece 38 to be inspected is mounted. The inspection probe 68 is brought into contact with the lid 32 in the (second substrate region). When an input / output inspection is performed on the piezoelectric vibrating piece 38 using the inspection probe 68, the piezoelectric vibrating piece 38 that cannot be operated, or a piezoelectric vibrating piece whose resonance frequency or CI value is out of an allowable range even when operated. 38 can be specified.

本実施形態の製造工程においては、検査用プローブ68の位置情報と圧電振動片38の検査による合否を対応づけた識別検査情報を生成している。そして集積回路50を取り付けるマニピュレータ(不図示)を識別検査情報に基づいて動作させ、識別検査情報に基づき不合格となった圧電振動片38を有する基板領域56には集積回路50を実装しないようにしている。そして、実装後の圧電振動片38が良好に動作する基板領域56のみに集積回路50を実装している。これにより、集積回路50のロスを回避してコストを抑制することができる。   In the manufacturing process of the present embodiment, identification inspection information is generated by associating position information of the inspection probe 68 with pass / fail of the inspection of the piezoelectric vibrating piece 38. Then, a manipulator (not shown) for mounting the integrated circuit 50 is operated based on the identification inspection information, and the integrated circuit 50 is not mounted on the substrate region 56 having the piezoelectric vibrating piece 38 that is rejected based on the identification inspection information. ing. Then, the integrated circuit 50 is mounted only on the substrate region 56 in which the mounted piezoelectric vibrating piece 38 operates favorably. Thereby, the loss of the integrated circuit 50 can be avoided and the cost can be suppressed.

図7(a)に示すように、シート基板54の分割溝58に沿ってブレード(不図示)を押し当てることにより、図7(b)に示すように、電子部品10が個片化される。この個片化により、配線34A,34Bは、分割溝58を境界として分断されるが、電子部品10には配線34Aa(図5),34Ba(図4)が残ることになる。   As shown in FIG. 7A, by pressing a blade (not shown) along the dividing groove 58 of the sheet substrate 54, the electronic component 10 is separated into pieces as shown in FIG. 7B. . As a result of the separation, the wires 34A and 34B are divided with the dividing groove 58 as a boundary, but the wires 34Aa (FIG. 5) and 34Ba (FIG. 4) remain in the electronic component 10.

図8乃至図13に、第1実施形態の電子部品(個片化前)における配線のパターンと検査工程の経路を示す。図8乃至図13において、リッド32、及び圧電振動片38の記載は省略している。   8 to 13 show wiring patterns and inspection process paths in the electronic component (before separation) of the first embodiment. 8 to 13, the description of the lid 32 and the piezoelectric vibrating piece 38 is omitted.

電子部品10の検査を行なう場合、配線34A,34Bが跨ぐ基板領域56の境界と、その配線34A,34Bが配置された基板領域56と、を交互に通過する経路70が、検査用プローブ68を検査対象であった基板領域56から次の検査対象となる基板領域56に移動させる方向となる。この経路70において、k(正の整数)番目に通過する基板領域56の圧電振動片38を検査する場合は、(k−1)番目のリッド32と、(k+1)番目のリッド32に検査用プローブ68を接触させることになる。しかし、その経路70の始端と終端となる基板領域56には、配線34A,34Bのうちの一方の接続先となる基板領域56(リッド32)が存在しない。   When the electronic component 10 is inspected, a path 70 that alternately passes through the boundary of the substrate region 56 over which the wirings 34A and 34B straddle and the substrate region 56 in which the wirings 34A and 34B are arranged passes through the inspection probe 68. This is the direction in which the substrate region 56 that was the inspection target is moved to the substrate region 56 that is the next inspection target. When inspecting the piezoelectric vibrating piece 38 of the substrate region 56 passing through the k (positive integer) th path in this path 70, the (k-1) th lid 32 and the (k + 1) th lid 32 are used for inspection. The probe 68 is brought into contact. However, there is no substrate region 56 (lid 32) that is one of the connection destinations of the wirings 34A and 34B in the substrate region 56 that is the start and end of the path 70.

そこで、図8に示すように、別途、検査用電極72(72A,72B)を設ける必要がある。例えば、配線34A,34Bが配置される第3シート基板64(または第2シート基板62)において、前述の経路70の始端と終端となる基板領域56の隣となる位置に検査用基板64aを残しておく。検査用基板64aの上面に検査用電極72A,72Bを形成し、検査用基板64aの下面に配線34A,34Bを延出させる。そして、検査用電極72A,72Bと、配線34A,34Bと、を、検査用基板64aを貫通する貫通電極74A,74Bを介して電気的に互いに接続すればよい。   Therefore, as shown in FIG. 8, it is necessary to separately provide inspection electrodes 72 (72A, 72B). For example, in the third sheet substrate 64 (or the second sheet substrate 62) on which the wirings 34A and 34B are arranged, the inspection substrate 64a is left at a position adjacent to the substrate region 56 serving as the start and end of the path 70 described above. Keep it. Inspection electrodes 72A and 72B are formed on the upper surface of the inspection substrate 64a, and wirings 34A and 34B are extended to the lower surface of the inspection substrate 64a. Then, the inspection electrodes 72A and 72B and the wirings 34A and 34B may be electrically connected to each other via through electrodes 74A and 74B that penetrate the inspection substrate 64a.

図8に示すように、右から左に検査する場合、1番目(最初)の基板領域56の圧電振動片38の検査を行なう場合は、右にある検査用電極72Aと、2番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。また4番目(最後)の基板領域56の圧電振動片38の検査を行なう場合は、左にある検査用電極72Bと、3番の基板領域56のリッド32に検査用プローブ68を接触させればよい。   As shown in FIG. 8, when inspecting from right to left, when inspecting the piezoelectric vibrating piece 38 in the first (first) substrate region 56, the inspection electrode 72A on the right and the second substrate region are provided. The inspection probe 68 may be brought into contact with the 56 lids 32. When the piezoelectric vibrating piece 38 in the fourth (last) substrate region 56 is inspected, the inspection probe 68 is brought into contact with the inspection electrode 72B on the left and the lid 32 of the third substrate region 56. Good.

図8は、シート基板54に基板領域56(電子部品10)が横一列で配置されている場合を示しているが、シート基板54に基板領域56をマトリックス状に配置した場合、上述の配線34A,34Bのパターンであれば、各行の両端に検査用電極72A,72Bを用意する必要があり、シート基板54における基板領域56(電子部品10)の取リ分が減少する。そこで、図9乃至図13に示すように、シート基板54に基板領域56(電子部品10)がマトリックス状(4×4=16個)に区画されている場合において、配線34A,34Bのパターンを工夫する。   FIG. 8 shows a case where the substrate regions 56 (electronic components 10) are arranged in a horizontal row on the sheet substrate 54. However, when the substrate regions 56 are arranged in a matrix on the sheet substrate 54, the above-described wiring 34A. , 34B, the inspection electrodes 72A, 72B need to be prepared at both ends of each row, and the amount of the substrate area 56 (electronic component 10) in the sheet substrate 54 is reduced. Therefore, as shown in FIGS. 9 to 13, when the substrate region 56 (electronic component 10) is partitioned into a matrix (4 × 4 = 16) on the sheet substrate 54, the patterns of the wirings 34A and 34B are changed. Devise it.

図9、図10では、前述のように横方向の両隣の基板領域56に配線をそれぞれ伸ばすパターンのみならず、横方向の両隣の基板領域56に配線をそれぞれ伸ばすパターン、配線の一方を横方向で互いに隣接する基板領域56に伸ばし配線の他方を縦方向で互いに隣接する基板領域56に伸ばすパターン、を組み合わせて、全ての基板領域56を一筆書きで通過する経路70を構築している。また、図9、図10においては、最初の検査対象の基板領域56の隣が、最後の検査対象の基板領域56となっている。   9 and 10, as described above, not only the pattern for extending the wiring to both adjacent substrate regions 56 in the horizontal direction but also the pattern for extending the wiring to both adjacent substrate regions 56 in the horizontal direction, and one of the wirings in the horizontal direction. In this way, a path 70 that passes through all the substrate regions 56 in a single stroke is constructed by combining the pattern extending to the substrate regions 56 adjacent to each other and the other wiring extending in the vertical direction to the substrate regions 56 adjacent to each other. In FIGS. 9 and 10, the substrate region 56 to be inspected next is the substrate region 56 to be inspected first.

これにより、検査用電極72が2つで済むとともに、検査用電極72を、シート基板54の一つの縁辺にのみ設けることになるので、シート基板54の取り分の減少を抑制することができる。   As a result, only two inspection electrodes 72 are required, and the inspection electrode 72 is provided only on one edge of the sheet substrate 54, so that a reduction in the amount of the sheet substrate 54 can be suppressed.

図11乃至図13では、上述の3つのパターンを用いて、基板領域56を周回する経路76を構築している。図11では、シート基板54の周縁を形成する基板領域56を周回する経路76と、その内側を周回する経路76を構築し、全ての基板領域56を2つの経路76により網羅している。図12では、基板領域56を周回する経路76を横に並べた態様で全ての基板領域56を2つの経路76により網羅している。図13では、基板領域56を周回するのみならず、基板領域56を一筆書きで通過して全ての基板領域56を網羅する経路76を構築している。図11乃至図13に示す経路76を構築することにより、検査用電極72は不要となり、シート基板54の取り分の減少を回避することができる。   11 to 13, a path 76 that goes around the substrate region 56 is constructed using the three patterns described above. In FIG. 11, a path 76 that goes around the substrate region 56 that forms the periphery of the sheet substrate 54 and a path 76 that goes around the inside of the sheet substrate 54 are constructed, and all the substrate areas 56 are covered by the two paths 76. In FIG. 12, all the substrate regions 56 are covered by the two routes 76 in a manner in which the routes 76 that go around the substrate region 56 are arranged side by side. In FIG. 13, a path 76 is constructed that not only goes around the substrate region 56 but also passes through the substrate region 56 with a single stroke to cover all the substrate regions 56. By constructing the path 76 shown in FIGS. 11 to 13, the inspection electrode 72 is not necessary, and a reduction in the amount of the sheet substrate 54 can be avoided.

図11において、1番目の基板領域56の圧電振動片38の検査を行なう場合には、12番目と2番目の基板領域56のリッド32に検査用プローブ68を接触させればよく、12番目の基板領域56の圧電振動片38の検査を行なう場合には、11番目と1番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。また、13番目の基板領域56の圧電振動片38の検査を行なう場合には、16番目と14番目の基板領域56のリッド32に検査用プローブ68を接触させればよく、16番目の基板領域56の圧電振動片38の検査を行なう場合には、15番目と13番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。   In FIG. 11, when the piezoelectric vibrating piece 38 in the first substrate region 56 is inspected, the inspection probe 68 may be brought into contact with the lid 32 in the twelfth and second substrate regions 56. When inspecting the piezoelectric vibrating piece 38 in the substrate region 56, the inspection probe 68 may be brought into contact with the lid 32 of the eleventh and first substrate regions 56. When inspecting the piezoelectric vibrating piece 38 in the thirteenth substrate region 56, the inspection probe 68 may be brought into contact with the lid 32 of the sixteenth and fourteenth substrate regions 56. The sixteenth substrate region When the 56 piezoelectric vibrating reeds 38 are inspected, the inspection probe 68 may be brought into contact with the lid 32 of the 15th and 13th substrate regions 56.

図12において、1番目の基板領域56の圧電振動片38の検査を行なう場合には、8番目と2番目の基板領域56のリッド32に検査用プローブ68を接触させればよく、8番目の基板領域56の圧電振動片38の検査を行なう場合には、7番目と1番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。   In FIG. 12, when inspecting the piezoelectric vibrating piece 38 in the first substrate region 56, the inspection probe 68 may be brought into contact with the lid 32 in the eighth and second substrate regions 56. When inspecting the piezoelectric vibrating piece 38 in the substrate region 56, the inspection probe 68 may be brought into contact with the lid 32 of the seventh and first substrate regions 56.

図13において、1番目の基板領域56の圧電振動片38の検査を行なう場合には、16番目と2番目の基板領域56のリッド32に検査用プローブ68を接触させればよく、16番目の基板領域56の圧電振動片38の検査を行なう場合には、15番目と1番目の基板領域56のリッド32に検査用プローブ68を接触させればよい。   In FIG. 13, when the piezoelectric vibrating piece 38 in the first substrate region 56 is inspected, the inspection probe 68 may be brought into contact with the lid 32 in the 16th and second substrate regions 56. When inspecting the piezoelectric vibrating piece 38 in the substrate region 56, the inspection probe 68 may be brought into contact with the lid 32 of the fifteenth and first substrate regions 56.

図14に、第2実施形態の電子部品(個片化前)の平面図を示す。また、図15に、図14のA−A線断面図を示し、図16に、図14のB−B線断面図を示す。図17に、第2実施形態の電子部品(個片化前)の底面図を示す。図18に、第2実施形態の電子部品(個片化後)の断面図を示す。なお、以下の説明において、第1実施形態と共通する構成要素については、同一番号を付し、必要な場合を除いてその説明を省略する。   In FIG. 14, the top view of the electronic component (before individualization) of 2nd Embodiment is shown. 15 is a cross-sectional view taken along line AA in FIG. 14, and FIG. 16 is a cross-sectional view taken along line BB in FIG. In FIG. 17, the bottom view of the electronic component (before singulation) of 2nd Embodiment is shown. FIG. 18 is a cross-sectional view of the electronic component (after separation) according to the second embodiment. In the following description, components common to the first embodiment are denoted by the same reference numerals, and description thereof is omitted unless necessary.

図18に示すように、第2実施形態の電子部品78は、圧電振動片38と集積回路50が基板80の同一面に配置されており、圧電振動片38及び集積回路50がキャップ82(蓋体)により封止されたものとなっている。キャップ82は、金属等の導電性の部材により形成され、圧電振動片38及び集積回路50を収容する収容空間を有し、圧電振動片38及び集積回路50を気密封止する。   As shown in FIG. 18, in the electronic component 78 of the second embodiment, the piezoelectric vibrating piece 38 and the integrated circuit 50 are disposed on the same surface of the substrate 80, and the piezoelectric vibrating piece 38 and the integrated circuit 50 are connected to the cap 82 (lid Body). The cap 82 is formed of a conductive member such as a metal, has a housing space for housing the piezoelectric vibrating piece 38 and the integrated circuit 50, and hermetically seals the piezoelectric vibrating piece 38 and the integrated circuit 50.

図14乃至図17に示すように、基板80の材料となるシート基板84は、一枚ものとなっており、上面及び下面に、基板領域56の境界となる分割溝58が設けられている。シート基板84の上面の各基板領域56には、圧電振動片38を実装するためのマウント電極24A,24B、集積回路50を実装するための接続電極20が配置されている。また各基板領域56において、圧電振動片38及び集積回路50を周回する位置には、キャップ82の下面と接合するメタライズ28が配置されている。   As shown in FIGS. 14 to 17, the sheet substrate 84 that is the material of the substrate 80 is a single sheet, and a dividing groove 58 that serves as a boundary of the substrate region 56 is provided on the upper surface and the lower surface. In each substrate region 56 on the upper surface of the sheet substrate 84, mount electrodes 24A and 24B for mounting the piezoelectric vibrating piece 38 and a connection electrode 20 for mounting the integrated circuit 50 are disposed. Further, in each substrate region 56, a metallized 28 that is bonded to the lower surface of the cap 82 is disposed at a position around the piezoelectric vibrating piece 38 and the integrated circuit 50.

そして、シート基板84の下面のマウント電極24A,24Bと対向する位置には、貫通電極36A,36Bを介してマウンド電極24A,24Bとそれぞれ電気的に接続する配線34A、34Bが配置されている。   Wirings 34A and 34B that are electrically connected to the mound electrodes 24A and 24B through the through-electrodes 36A and 36B, respectively, are disposed on the lower surface of the sheet substrate 84 so as to face the mount electrodes 24A and 24B.

図14、図17において、配線34Aは、マウント電極24Aと対向する位置から右側に延出し、基板領域56(第1の基板領域)の境界を跨いで、右隣の基板領域56(第2の基板領域)の実装電極16aに接続している。そして実装電極16aは、メタライズ28と貫通電極30Aを介して電気的に接続している。一方、配線34Bは、マウント電極24Bと対向する位置から左側に延出し、基板領域56(第1の基板領域)の境界を跨いで、左隣の基板領域56(第2の基板領域)のメタライズ28に対向する位置まで延出し、そのメタライズ28(キャップ82)と貫通電極30Bを介して電気的に接続している。   14 and 17, the wiring 34A extends to the right from the position facing the mount electrode 24A, straddles the boundary of the substrate region 56 (first substrate region), and the substrate region 56 (second second) on the right side. The substrate electrode is connected to the mounting electrode 16a. The mounting electrode 16a is electrically connected through the metallized 28 and the through electrode 30A. On the other hand, the wiring 34B extends to the left from the position facing the mount electrode 24B, straddles the boundary of the substrate region 56 (first substrate region), and metallizes the substrate region 56 (second substrate region) on the left side. The metallized layer 28 (cap 82) and the through electrode 30B are electrically connected to the metallized layer 28 (cap 82).

よって、図15、図16に示す中央の基板領域56(第1の基板領域)の圧電振動片38は、図15に示すように、左側の基板領域56(第2の基板領域)に配置されたキャップ82と電気的に接続され、図16に示すように、右側の基板領域56(第2の基板領域)に配置されたキャップ82と電気的に接続されることになる。   Therefore, the piezoelectric vibrating piece 38 in the central substrate region 56 (first substrate region) shown in FIGS. 15 and 16 is arranged in the left substrate region 56 (second substrate region) as shown in FIG. As shown in FIG. 16, the cap 82 is electrically connected to the cap 82 disposed in the right substrate region 56 (second substrate region).

第2実施形態の電子部品78の製造工程は、シート基板84に圧電振動片38、集積回路50を実装したのち、キャップ82を接合する。そして、検査対象の圧電振動片38の検査を、その圧電振動片38が実装された基板領域56(第1の基板領域)の両隣の基板領域56(第2の基板領域)に配置されたキャップ82に検査用プローブ68を接触させることにより行なうことも可能である。しかし、圧電振動片38が検査に不合格となった場合、その圧電振動片38と同じ基板領域56に実装された集積回路50は、正常に動作する場合であってもロスとなる。よって、次のように検査を行なう。   In the manufacturing process of the electronic component 78 according to the second embodiment, the piezoelectric vibrating piece 38 and the integrated circuit 50 are mounted on the sheet substrate 84 and then the cap 82 is joined. Then, the inspection of the piezoelectric vibrating piece 38 to be inspected is performed by a cap disposed in the substrate region 56 (second substrate region) adjacent to the substrate region 56 (first substrate region) on which the piezoelectric vibrating piece 38 is mounted. It is also possible to carry out by bringing the inspection probe 68 into contact with 82. However, if the piezoelectric vibrating piece 38 fails the inspection, the integrated circuit 50 mounted on the same substrate region 56 as the piezoelectric vibrating piece 38 is lost even if it operates normally. Therefore, the inspection is performed as follows.

図19に、第2実施形態の電子部品(個片化前)検査方法を示す。図19では、中央の一点鎖線を境界として左半分が、図14のA−A線断面図であって、集積回路50及びキャップ82の取り付け前の状態となっており、右半分が、図14のB−B線断面図であって、集積回路50及びキャップ82の取り付け前の状態となっている。   FIG. 19 shows an electronic component (before separation) inspection method according to the second embodiment. In FIG. 19, the left half with respect to the central one-dot chain line is a cross-sectional view taken along the line AA in FIG. 14, and is in a state before the integrated circuit 50 and the cap 82 are attached, and the right half is FIG. FIG. 6 is a cross-sectional view taken along the line BB of FIG.

図19に示すように、シート基板84の各基板領域56に圧電振動片38を実装する。そして、例えば、図19に示すように、検査用プローブ68の先端に、キャップ82と同型の検査用部材86を取り付け、この検査用部材86を検査対象の圧電振動片38が実装された基板領域56(第1の基板領域)の両隣の基板領域56(第2の基板領域)のメタライズ28に接触させる。これにより、検査に合格した圧電振動片38が実装された基板領域56のみに集積回路50を実装し、キャップ82を接合することができるので、集積回路50及びキャップ82のロスを回避することができる。   As shown in FIG. 19, the piezoelectric vibrating piece 38 is mounted on each substrate region 56 of the sheet substrate 84. For example, as shown in FIG. 19, an inspection member 86 of the same type as the cap 82 is attached to the tip of the inspection probe 68, and this inspection member 86 is mounted on the substrate region on which the piezoelectric vibrating piece 38 to be inspected is mounted. 56 (first substrate region) is brought into contact with the metallization 28 of the substrate region 56 (second substrate region) adjacent to both sides. As a result, the integrated circuit 50 can be mounted only on the substrate region 56 on which the piezoelectric vibrating reed 38 that has passed the inspection is mounted, and the cap 82 can be joined. Therefore, the loss of the integrated circuit 50 and the cap 82 can be avoided. it can.

図20に、本実施形態の電子部品を搭載した電子機器(携帯端末)の模式図を示す。図20において、携帯端末88(PHSを含む)は、複数の操作ボタン90、受話口92及び送話口94を備え、操作ボタン90と受話口92との間には表示部96が配置されている。最近では、このような携帯端末88においてもGPS機能を備えている。そこで、携帯端末88には、GPS回路のクロック源として本実施形態の電子部品10、78(圧電デバイス)が内蔵されている。   In FIG. 20, the schematic diagram of the electronic device (portable terminal) carrying the electronic component of this embodiment is shown. In FIG. 20, the portable terminal 88 (including PHS) includes a plurality of operation buttons 90, an earpiece 92, and a mouthpiece 94, and a display unit 96 is disposed between the operation buttons 90 and the earpiece 92. Yes. Recently, the portable terminal 88 has a GPS function. Therefore, the portable terminal 88 incorporates the electronic components 10 and 78 (piezoelectric devices) of this embodiment as a clock source for the GPS circuit.

なお、本実施形態の電子部品10、78を備える電子機器は、上述の携帯端末88のほかに、高機能携帯、デジタルスチルカメラ、パーソナルコンピュータ、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、インクジェット式吐出装置、電子手帳、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、POS端末、医療機器(例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレータ等に適用することができる。   The electronic device including the electronic components 10 and 78 according to the present embodiment is not limited to the portable terminal 88 described above, but includes a high-functionality portable, digital still camera, personal computer, laptop personal computer, television, video camera, and video tape. Recorder, car navigation device, pager, ink jet dispenser, electronic notebook, calculator, electronic game device, word processor, workstation, video phone, security TV monitor, electronic binoculars, POS terminal, medical device (eg, electronic thermometer, blood pressure) Applicable to meter, blood glucose meter, electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish detector, various measuring instruments, instruments (eg, vehicle, aircraft, ship instruments), flight simulator, etc. Can do.

10………電子部品、12………基板、14………第1枠状基板、16………実装電極、16a………実装電極、18………第1センター基板、20………接続電極、22………第2センター基板、24A,24B………マウント電極、26………第2枠状基板、28………メタライズ、30A、30B………貫通電極、32………リッド、34A,34B………配線、36A,36B………貫通電極、38………圧電振動片、40………振動部、42………マウント部、44A,44B………励振電極、46A,46B………引出電極、48A,48B………導電性接着剤、50………集積回路、52………パッド電極、54………シート基板、56………基板領域、58………分割溝、60………第1シート基板、62………第2シート基板、64………第3シート基板、64a………検査用基板、66………第4シート基板、68………検査用プローブ、70………経路、72,72A,72B………検査用電極、74A,74B………貫通電極、76………経路、78………電子部品、80………基板、82………キャップ、84………シート基板、86………検査用部材、88………携帯端末、90………操作ボタン、92………受話口、94………送話口、96………表示部、100………シート基板、102………基板領域、104………スクライブライン、106………検査用電極、108………接続電極、110………配線、112………検査領域、200………電子部品、202………シート基板、204………第1の基板領域、206………第2の基板領域、208………電子素子、210………検査用電極、212………配線。 DESCRIPTION OF SYMBOLS 10 ......... Electronic component, 12 ...... Board | substrate, 14 ......... 1st frame-shaped board | substrate, 16 ......... Mounting electrode, 16a ...... Mounting electrode, 18 ...... 1st center board | substrate, 20 ......... Connection electrode, 22 ......... Second center substrate, 24A, 24B ......... Mount electrode, 26 ......... Second frame substrate, 28 ......... Metalized, 30A, 30B ......... Penetration electrode, 32 ......... Lid, 34A, 34B ......... wiring, 36A, 36B ......... through electrode, 38 ......... piezoelectric vibrating piece, 40 ......... vibrating part, 42 ......... mounting part, 44A, 44B ... excitation electrode 46A, 46B ... Extraction electrode, 48A, 48B ... Conductive adhesive, 50 ......... Integrated circuit, 52 ... Pad electrode, 54 ... Sheet substrate, 56 ... Substrate region, 58 ... ... Dividing grooves, 60 ......... First sheet substrate, 62 ......... Second sheet Plate 64... Third sheet substrate 64 a .. Inspection substrate 66... Fourth sheet substrate 68 .. Inspection probe 70... Path, 72, 72 A, 72 B. Electrode for inspection, 74A, 74B ......... Penetration electrode, 76 ......... Route, 78 ......... Electronic component, 80 ......... Substrate, 82 ......... Cap, 84 ......... Sheet substrate, 86 ......... Inspection 88 ......... Portable terminal, 90 ......... Operation buttons, 92 ......... Entrance, 94 ......... Speech, 96 ......... Display section, 100 ......... Sheet substrate, 102 ......... Substrate area 104 ... scribe line 106 ... electrode for inspection 108 connection electrode 110 wiring 110 inspection area 200 electronic parts 202 sheet Substrate 204... First substrate region 206... Second substrate region 208 ......... electronic device, 210 ......... testing electrode, 212 ......... wiring.

Claims (9)

複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第1の基板領域に配置される前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの少なくとも一つに配置される前記蓋体と、を電気的に互いに接続する配線を、前記第1の基板領域の境界を跨いで配置する第1工程と、
各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第1の基板領域に配置した前記電子素子に対する信号の入出力を、前記配線に接続された前記蓋体を介して行なう第2工程と、
前記シート基板を前記境界に沿って分割して前記配線を分断する第3工程と、を有することを特徴とする電子部品の製造方法。
The electronic device disposed in the first substrate region and the first substrate with respect to a sheet substrate having a plurality of substrate regions and having an electronic device and a lid covering the electronic device disposed in each substrate region A wiring that electrically connects the lid disposed in at least one of the second substrate regions around the region with each other across the boundary of the first substrate region. Process,
After the electronic element and the lid are arranged in each substrate region, a signal input / output to / from the electronic element arranged in the first substrate region is performed via the lid connected to the wiring. Two steps,
And a third step of dividing the sheet substrate along the boundary to divide the wiring.
前記第2工程ののちに、前記電子素子に電気的に接続する第2の電子素子を前記基板領域に配置することを特徴とする請求項1に記載の電子部品の製造方法。   The method of manufacturing an electronic component according to claim 1, wherein a second electronic element electrically connected to the electronic element is disposed in the substrate region after the second step. 複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第1の基板領域に配置される前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの少なくとも一つに配置される前記蓋体と、を電気的に互いに接続する配線を配置し、
各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第1の基板領域に配置した前記電子素子に対する信号の入出力を、前記配線に接続された前記蓋体を介して行なうことを特徴とする電子部品の検査方法。
The electronic device disposed in the first substrate region and the first substrate with respect to a sheet substrate having a plurality of substrate regions and having an electronic device and a lid covering the electronic device disposed in each substrate region A wiring that electrically connects the lid disposed in at least one of the second substrate regions around the region to each other;
After the electronic element and the lid are arranged in each substrate region, signal input / output to / from the electronic element arranged in the first substrate region is performed via the lid connected to the wiring. A method for inspecting electronic parts characterized by the above.
複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板であって、
前記基板領域の境界を跨いで配置され、第1の基板領域に配置される前記電子素子と、前記第1の基板領域の周囲にある第2の基板領域のうちの少なくとも一つに配置される前記蓋体と、を電気的に互いに接続する配線を有することを特徴とするシート基板。
A sheet substrate having a plurality of substrate regions and an electronic element and a lid covering the electronic device being disposed in each substrate region,
The electronic device disposed across the boundary of the substrate region and disposed in at least one of the electronic element disposed in the first substrate region and the second substrate region around the first substrate region. A sheet substrate having wiring for electrically connecting the lid and each other.
前記配線は、
前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が、前記基板領域を一筆書きで通過するように配置されていることを特徴とする請求項4に記載のシート基板。
The wiring is
The path that alternately passes through the boundary of the substrate region across which the wiring straddles and the substrate region in which the wiring is disposed is disposed so as to pass through the substrate region with a single stroke. 4. The sheet substrate according to 4.
前記配線は、
前記配線が跨ぐ前記基板領域の境界と前記配線が配置された前記基板領域とを交互に通過する経路が周回するように配置されていることを特徴とする請求項4または5に記載のシート基板。
The wiring is
6. The sheet substrate according to claim 4, wherein the sheet substrate is disposed so that a path that alternately passes through a boundary of the substrate region across which the wiring extends and the substrate region in which the wiring is disposed circulates. .
請求項4乃至6のいずれか1項に記載のシート基板の各基板領域に前記電子素子と前記蓋体を配置し、前記シート基板を前記基板領域の境界に沿って分割して個片化されたことを特徴とする電子部品。   The electronic device and the lid are arranged in each substrate region of the sheet substrate according to any one of claims 4 to 6, and the sheet substrate is divided into individual pieces along a boundary of the substrate region. An electronic component characterized by that. 前記電子素子が圧電振動片であり、前記第2の電子素子が前記圧電振動片と電気的に接続された集積回路であることを特徴とする請求項7に記載の電子部品。   The electronic component according to claim 7, wherein the electronic element is a piezoelectric vibrating piece, and the second electronic element is an integrated circuit electrically connected to the piezoelectric vibrating piece. 請求項7または8のいずれかに記載の電子部品を搭載したことを特徴とする電子機器。   An electronic apparatus comprising the electronic component according to claim 7.
JP2012110169A 2012-05-14 2012-05-14 Electronic component manufacturing method, electronic component inspection method, sheet substrate, electronic component, and electronic apparatus Expired - Fee Related JP5928985B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012110169A JP5928985B2 (en) 2012-05-14 2012-05-14 Electronic component manufacturing method, electronic component inspection method, sheet substrate, electronic component, and electronic apparatus
US13/891,416 US20130300447A1 (en) 2012-05-14 2013-05-10 Manufacturing method for electronic component, inspection method for electronic component, sheet substrate, electronic component, and electronic apparatus
CN2013101741764A CN103427785A (en) 2012-05-14 2013-05-13 Electronic component and manufacturing method and inspection method for electronic component, sheet substrate, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012110169A JP5928985B2 (en) 2012-05-14 2012-05-14 Electronic component manufacturing method, electronic component inspection method, sheet substrate, electronic component, and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2013239800A true JP2013239800A (en) 2013-11-28
JP2013239800A5 JP2013239800A5 (en) 2015-06-25
JP5928985B2 JP5928985B2 (en) 2016-06-01

Family

ID=49764497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012110169A Expired - Fee Related JP5928985B2 (en) 2012-05-14 2012-05-14 Electronic component manufacturing method, electronic component inspection method, sheet substrate, electronic component, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5928985B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210926A (en) * 2000-01-25 2001-08-03 Murata Mfg Co Ltd Assembled substrate, circuit board, and method of manufacturing circuit board using assembled substrate
JP2003298000A (en) * 2002-03-29 2003-10-17 Nippon Dempa Kogyo Co Ltd Sheet substrate for oscillator and method for manufacturing surface mounted crystal oscillator using the same
JP2008278543A (en) * 2008-08-04 2008-11-13 Epson Toyocom Corp Apparatus and manufacturing method of apparatus
US20110285245A1 (en) * 2009-02-25 2011-11-24 Kiyoshi Aratake Anodic wafer bonding method, method of manufacturing packages, method of manufacturing piezoelectric vibrators, oscillator, electronic apparatus, and radio clock

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210926A (en) * 2000-01-25 2001-08-03 Murata Mfg Co Ltd Assembled substrate, circuit board, and method of manufacturing circuit board using assembled substrate
JP2003298000A (en) * 2002-03-29 2003-10-17 Nippon Dempa Kogyo Co Ltd Sheet substrate for oscillator and method for manufacturing surface mounted crystal oscillator using the same
JP2008278543A (en) * 2008-08-04 2008-11-13 Epson Toyocom Corp Apparatus and manufacturing method of apparatus
US20110285245A1 (en) * 2009-02-25 2011-11-24 Kiyoshi Aratake Anodic wafer bonding method, method of manufacturing packages, method of manufacturing piezoelectric vibrators, oscillator, electronic apparatus, and radio clock

Also Published As

Publication number Publication date
JP5928985B2 (en) 2016-06-01

Similar Documents

Publication Publication Date Title
US8624339B2 (en) Vibrating device and electronic apparatus
JP2006050529A (en) Piezoelectric oscillator and its manufacturing method
JP2006191517A (en) Temperature compensated piezoelectric oscillator
KR20120115107A (en) Package, vibrator, oscillator and electronic device
US7098580B2 (en) Piezoelectric oscillator
US11637544B2 (en) Piezoelectric resonator device and system-in-package module including the same
JP6182998B2 (en) Quartz crystal resonator element, vibrator, electronic device, electronic equipment, and moving object
JP5452264B2 (en) Piezoelectric vibrator and oscillator using the same
US8797760B2 (en) Substrate, electronic device, and electronic apparatus
US9568313B2 (en) Electronic device, electronic apparatus, and moving object
JP2013239548A (en) Sheet substrate, electronic component, electronic apparatus, electronic component testing method and electronic component manufacturing method
JP2018152755A (en) Vibration device, oscillator, electronic device, and mobile object
JP2013239943A (en) Electronic component manufacturing method, electronic component testing method, sheet substrate, electronic component and electronic apparatus
CN103575429A (en) Vibration piece, electronic device and electronic apparatus
US20130027144A1 (en) Saw device, saw oscillator, and electronic apparatus
JP5377350B2 (en) Piezoelectric vibrator and oscillator using the same
JP6946679B2 (en) Vibration devices, oscillators, electronics and mobiles
JP2018152828A (en) Vibration device, oscillator, electronic device, and mobile object
JP5928985B2 (en) Electronic component manufacturing method, electronic component inspection method, sheet substrate, electronic component, and electronic apparatus
JP2013162030A (en) Electronic device and electronic apparatus
JP5286041B2 (en) Crystal oscillator for surface mounting
JP2010178170A (en) Piezoelectric oscillator
US11326882B2 (en) Vibrator device, electronic apparatus, and vehicle
JP2013239944A (en) Method for manufacturing electronic component, method for inspecting electronic component, sheet substrate, electronic component and electronic apparatus
JP2010226397A (en) Piezoelectric device, electronic equipment, and method of manufacturing the piezoelectric device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160417

R150 Certificate of patent or registration of utility model

Ref document number: 5928985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees