JP2013229471A - Dielectric film and method of manufacturing the same - Google Patents
Dielectric film and method of manufacturing the same Download PDFInfo
- Publication number
- JP2013229471A JP2013229471A JP2012101025A JP2012101025A JP2013229471A JP 2013229471 A JP2013229471 A JP 2013229471A JP 2012101025 A JP2012101025 A JP 2012101025A JP 2012101025 A JP2012101025 A JP 2012101025A JP 2013229471 A JP2013229471 A JP 2013229471A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- thin film
- layer
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
本発明は、多成分系誘電体と分割層とを複数積層した誘電膜およびその製造方法に関するものである。 The present invention relates to a dielectric film in which a plurality of multi-component dielectrics and divided layers are stacked, and a method for manufacturing the same.
従来、多成分系誘電体と分割層とを複数積層して成膜する方法として、例えば原子層蒸着法(Atomic layer deposition、以下ALD法という)が知られている。ALD法による成膜は、膜厚制御性が高く数nmレベルの積層化が可能となり、従来の単層の性能を著しく高めた薄膜を形成できるという利点がある。その代表例としてATO膜と呼ばれるAl2O3とTiO2の積層膜がある(特許文献1参照)。 Conventionally, for example, an atomic layer deposition method (hereinafter referred to as an ALD method) is known as a method for forming a film by laminating a plurality of multicomponent dielectrics and divided layers. The film formation by the ALD method has an advantage that a film thickness can be laminated at a level of several nanometers with high film thickness controllability, and a thin film having a significantly improved performance of a conventional single layer can be formed. A typical example is a laminated film of Al 2 O 3 and TiO 2 called an ATO film (see Patent Document 1).
この積層膜では、キャパシタとして機能するAl2O3を水平方向に抵抗として作用するTiO2を挟む事により分割することによって耐圧を著しく向上させることに成功している。この技術はAl2O3に限らず、別の誘電体膜にも応用が可能である。例えばHfO2とTiO2の積層膜でも同様の効果が得られている(特許文献2参照)。 In this laminated film, Al 2 O 3 functioning as a capacitor has been successfully improved by remarkably improving the breakdown voltage by dividing it by sandwiching TiO 2 acting as a resistance in the horizontal direction. This technique is not limited to Al 2 O 3 but can be applied to other dielectric films. For example, the same effect is obtained even in a laminated film of HfO 2 and TiO 2 (see Patent Document 2).
また、近年はALD法を用いた成膜において後熱処理を組み合わせることにより、多成分系の薄膜も成膜可能になり、例えばSrTiO3では誘電率が200を超えるような高誘電率な成膜事例の報告もある(非特許文献1参照)。 In recent years, multi-component thin films can be formed by combining post-heat treatment in film formation using the ALD method. For example, film formation with a high dielectric constant such that the dielectric constant of SrTiO 3 exceeds 200 is possible. There is also a report (refer nonpatent literature 1).
しかしながら、特許文献1に示されるようなALD法にて積層膜にて構成されるATO膜を形成する技術と、非特許文献1に示されるような後熱処理を行う技術を用いて、多成分系の薄膜をTiO2のような分割層で挟む構造を作成する場合、次のような問題が生じる。すなわち、ALD法で3元系のSrTiO3をぺロブスカイト構造に結晶制御するには、高温での後熱処理が必須となるが、その温度ではTiO2の多成分系の薄膜中への拡散が起こる。このため、隣り合う分割層同士が繋がってしまって、上記のような耐圧向上のメカニズムが作用しなくなるという問題を発生させる。
However, a multi-component system using a technique of forming an ATO film composed of a laminated film by the ALD method as shown in
本発明は上記点に鑑みて、隣り合う分割層同士が繋がってしまうことを防止し、耐圧向上を図ることができる誘電膜およびその製造方法を提供することを目的とする。 In view of the above-described points, an object of the present invention is to provide a dielectric film that can prevent adjacent divided layers from being connected to each other and can improve a withstand voltage, and a method for manufacturing the dielectric film.
上記目的を達成するため、請求項1に記載の発明では、多成分系誘電体にて構成される多成分系誘電体薄膜(11)と、多成分系誘電体薄膜の一面側に配置され、結晶方向によって導電率の異なる物質によって構成された分割層(13)と、を有してなる積層構造(15)が複数積層され、複数積層された積層構造それぞれにおいて、分割層の両面のうちの少なくとも一方の面に、該分割層の構成材料が多成分系誘電体薄膜内に拡散することを抑制するバリア層(12、14)が備えられていることを特徴としている。
In order to achieve the above object, in the invention described in
このように、多成分系誘電体薄膜と分割層とが順に繰り返し積層された積層構造において、分割層の少なくとも一面側にバリア層を備えた構造として積層構造を構成している。これにより、誘電膜を製造する際に、たとえ高温での後熱処理を行ったとしても、多成分系誘電体薄膜と分割層とを有して構成された積層構造は機能を保ち、多成分系誘電体薄膜は分割層によって水平方向に分割された状態のままにできる。このため、隣り合う分割層同士が繋がってしまうことを防止でき、耐圧向上を図ることが可能となる。 Thus, in the laminated structure in which the multi-component dielectric thin film and the divided layer are repeatedly laminated in order, the laminated structure is configured as a structure having a barrier layer on at least one side of the divided layer. As a result, even when post-heat treatment is performed at a high temperature when the dielectric film is manufactured, the laminated structure including the multi-component dielectric thin film and the divided layer maintains the function, and the multi-component system The dielectric thin film can be left in a state of being divided in the horizontal direction by the dividing layer. For this reason, it is possible to prevent adjacent divided layers from being connected to each other, and it is possible to improve the breakdown voltage.
このようなバリア層は、例えば分割層の両面を挟み込むようにして配置しても良いし、分割層の一面側にのみ配置した構造としても良い。 Such a barrier layer may be disposed, for example, so as to sandwich both surfaces of the divided layer, or may be configured to be disposed only on one surface side of the divided layer.
また、請求項1に記載の誘電膜は、請求項8に記載した製造方法により製造することができる。すなわち、多成分系誘電体にて構成される多成分系誘電体薄膜(11)を成膜すると共に、多成分系誘電体薄膜の一面側に、結晶方向によって導電率の異なる物質によって構成される分割層(13)を成膜することで積層構造(15)を形成する工程を有し、積層構造を形成する工程を複数回繰り返し行うことにより、積層構造が複数積層された誘電膜を製造する誘電膜の製造方法において、複数回行われる積層構造を形成する工程それぞれにおいて、分割層の両面のうちの少なくとも一方の面に、該分割層の構成材料が多成分系誘電体薄膜内に拡散することを抑制するバリア層(12、14)を形成する工程を行うようにすれば良い。
The dielectric film according to
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows an example of a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.
(第1実施形態)
本発明の第1実施形態について説明する。図1に示すように、本実施形態にかかる誘電膜1は、基板10の上に、多成分系高誘電体薄膜11、バリア層12、分割層13およびバリア層14を順に形成した積層構造15を複数回繰り返して形成した構造とされている。すなわち、多成分系高誘電体薄膜11と分割層13とが順に繰り返し積層された構造において、分割層13を2層のバリア層12、14で挟み込んだ構造により積層構造15を構成している。繰り返し形成された多成分系高誘電体薄膜11、バリア層12、分割層13およびバリア層14の積層構造は、例えば10〜15回繰り返し形成されている。そして、繰り返し形成された各層は同じ膜厚、同じ材料で構成され、例えばナノオーダの膜厚で構成されることでナノラミネート構造とされている。
(First embodiment)
A first embodiment of the present invention will be described. As shown in FIG. 1, the
基板10は、例えばシリコン基板などで構成されている。多成分系高誘電体薄膜11は、酸化膜、窒化膜またはホウ化膜などの多成分系誘電体、好ましくは高誘電率となる多成分系高誘電体により構成されており、例えば、STO膜、PZT膜、BST膜、YBCO膜、SBTO膜、HfSiON膜、ZrSiO膜、ZrHfO膜、LaCoO膜、TiSiN膜等のいずれか1つもしくは複数により構成される。
The
バリア層12、14は、基板10や多成分系高誘電体薄膜11の表面に対する水平方向において抵抗として作用する金属薄膜や絶縁膜により構成され、分割層13の構成材料の熱拡散を抑制する材料で構成される。例えば、バリア層12、14は、TiやNiなどの金属膜、TiNやSrOなどの絶縁膜により構成される。分割層13の構成材料の熱拡散を抑制する材料とは、分割層13の構成材料を熱拡散させない材料、もしくは熱拡散させても多成分系高誘電体薄膜11までは届かないようにする材料であることを意味している。このバリア層12、14が形成されていることにより、分割層13を構成する材料は多成分系高誘電体薄膜11にまでは届いておらず、分割層13と多成分系高誘電体薄膜11とが分離された状態になっている。なお、これらバリア層12、14の膜厚については任意に設定できるが、分割層13の膜厚よりも薄くすると、製造コストの削減に繋がることから好ましい。
The
分割層13は、高耐圧化を実現できる膜であって、結晶方向によって導電率の異なる物質によって構成される。例えば、分割層13は、金属酸化物、金属窒化物、金属ホウ化物などのいずれか1つもしくは複数で構成され、酸化チタン(TiO2)を含んだ膜によって構成される。酸化チタンを用いる場合、基板10の表面に対する水平方向は導電率が低く、法線方向では導電率を高くできることから、ナノラミネート構造として大きな特性向上効果を得ることができる。
The
このような構造により、本実施形態にかかる誘電膜1が構成されている。このような構造によれば、各多成分系高誘電体薄膜11が各分割層13によって挟まれることでキャパシタを構成し、かつ、各分割層13が抵抗を構成することになる。このため、図1中に示した等価回路図のように、キャパシタを構成する多成分系高誘電体薄膜11を水平方向に抵抗として作用する分割層13で挟んだ構造にできる。このため、耐圧を著しく向上させることが可能となる。
With such a structure, the
そして、このような構造において、バリア層12、14を備えることで分割層13の構成材料の熱拡散を抑制でき、多成分系高誘電体薄膜11に届かないようにしていることから、隣り合う分割層13同士が繋がってしまうことを防止できる。このため、誘電膜1を製造する際に、たとえ高温での後熱処理を行ったとしても、多成分系高誘電体薄膜11と分割層13とを積層構造は機能を保ち、多成分系高誘電体薄膜11は分割層13によって水平方向に分割された状態のままにできる。このため、高耐圧の維持が可能となる。
In such a structure, by providing the
なお、隣り合う分割層13同士が繋がらない限りは、ある程度は分割層13の結晶が乱れた構造の方が特性が向上するため、バリア層12、14の膜種や膜厚を調整することで、より最適な構造に制御することも可能である。
As long as the adjacent divided
続いて、上記のように構成された本実施形態にかかる誘電膜1の製造方法について、図2を参照して説明する。
Then, the manufacturing method of the
まず、図2(a)に示すように、基板10を用意し、この基板10を図示しないALD装置のチャンバー内に設置する。そして、ALD法により、構成成分が二成分以下となる膜を積層することにより、酸化膜、窒化膜またはホウ化膜などにより構成される多成分系高誘電体薄膜11を成膜する。このように、二成分以下となる膜を積層すること、つまり工程を分けて行うようにすることで、ALD法のような多成分系誘電体からなる膜の成膜が困難な成膜手法においても、容易に成膜を行うことが可能となる。
First, as shown in FIG. 2A, a
例えば、多成分系高誘電体薄膜11をSTO膜にて構成する場合には、チャンバー内を真空引きしたのち、N2雰囲気とし、多成分系高誘電体薄膜11の結晶構造転位温度以下の温度、例えば700℃の温度下において5分間の成膜を行うことで多成分系高誘電体薄膜11を成膜する。このような温度で成膜を行っているため、成膜時においては結晶構造転位温度に耐えられない材料であっても用いることが可能となる。なお、この段階では、多成分系高誘電体薄膜11は結晶制御されていないため、誘電率は低い状態となっている。
For example, when the multi-component high-dielectric
続いて、図2(b)に示すように、同じチャンバー内において多成分系高誘電体薄膜11の表面に金属膜や絶縁膜により構成されるバリア層12を成膜する。さらに、同じチャンバー内において、図2(c)に示すようにバリア層12の表面に金属酸化物、金属窒化物、金属ホウ化物などによって構成される分割層13を成膜したのち、図2(d)に示すように分割層13の表面に金属膜や絶縁膜により構成されるバリア層14を成膜する。これにより、基板10上に、多成分系高誘電体薄膜11、バリア層12、分割層13およびバリア層14を有する積層構造15が構成される。
Subsequently, as shown in FIG. 2B, a
なお、多成分系高誘電体薄膜11、バリア層12、分割層13およびバリア層14の各膜厚については、これらの構成材料として何を用いるか等に基づいて適宜決定される。ただし、バリア層12、14については、この後実施する後熱処理時に分割層13の構成材料が熱拡散する場合には、その熱拡散による拡散距離よりもバリア層12、14の膜厚が厚くなるようにしている。
The film thicknesses of the multi-component high-dielectric
この後、上記図2(a)〜(d)に示した一連の工程を所望回数(例えば10〜15回)繰り返し実施することで、図2(e)に示すように、所望の積層数の積層構造15を形成し、ナノラミネート構造を得る。そして、多成分系高誘電体薄膜11の結晶構造転位温度以上で後熱処理を実施し、多成分系高誘電体薄膜11の結晶制御を行うことで、多成分系高誘電体薄膜11を非常に高誘電率な膜にすることが可能となる。その結果、非常に高誘電率となった多成分系高誘電体薄膜11を分割層13で挟んだ構造を構成でき、高耐圧化を実現することができる。
Thereafter, by repeating the series of steps shown in FIGS. 2A to 2D a desired number of times (for example, 10 to 15 times), as shown in FIG. A
そして、このような後熱処理を実施したときに、分割層13の構成材料が熱拡散する可能性があるが、分割層13の両面をバリア層12、14で挟み込んでいることから、熱拡散を抑制することができる。すなわち、バリア層12、14により、分割層13の構成材料を熱拡散させない、もしくは熱拡散する場合でも多成分系高誘電体薄膜11までは届かないようにすることができる。このため、分割層13を構成する材料は多成分系高誘電体薄膜11にまでは届かず、バリア層12、14により分割層13と多成分系高誘電体薄膜11とが分離された状態となるようにできる。
When such post-heat treatment is performed, the constituent material of the divided
したがって、たとえ高温での後熱処理を行ったとしても、多成分系高誘電体薄膜11と分割層13とを有する積層構造15は機能を保ち、多成分系高誘電体薄膜11は分割層13によって水平方向に分割された状態のままにできる。このため、高耐圧の維持が可能となる。
Therefore, even if post-heat treatment is performed at a high temperature, the
また、バリア層12、14の構成材料に選択により、後熱処理時に積層の効果を高める分割層13の構成材料の動きを乱れさせることができるという効果も得られる。バリア層12、14の構成材料として、このような効果が得られる材料を選択することにより、バリア層12、14を貫通しない程度に図2(f)中に示したような凹凸を構成することができる。分割層13は、隣り合うもの同士が繋がらない限りにおいては、ある程度乱れた構造の方が特性が向上するため、バリア層12、14によって分割層13の構成材料の動きを乱れさせることで、特性向上を図ることが可能となる。
In addition, by selecting the constituent materials of the barrier layers 12 and 14, it is possible to obtain an effect that the movement of the constituent materials of the divided
以上説明したように、本実施形態では、多成分系高誘電体薄膜11と分割層13とが順に繰り返し積層された積層構造15において、分割層13を2層のバリア層12、14で挟み込んだ構造により積層構造15を構成している。これにより、誘電膜1を製造する際に、たとえ高温での後熱処理を行ったとしても、多成分系高誘電体薄膜11と分割層13とを有して構成された積層構造15は機能を保ち、多成分系高誘電体薄膜11は分割層13によって水平方向に分割された状態のままにできる。このため、隣り合う分割層13同士が繋がってしまうことを防止でき、耐圧向上を図ることが可能となる。
As described above, in the present embodiment, in the
そして、バリア層12、14が分割層13の構成材料を拡散させないものである場合には、後熱処理の温度をどのように設定しても隣り合う分割層13同士が繋がってしまうことを防止できる。このため、後熱処理の温度範囲を様々に設定することが可能となり、温度選択の自由度を向上させることができる。また、バリア層12、14が分割層13の構成材料の拡散をある程度許容しつつ、隣り合う分割層13同士が繋がってしまうことを防止できるようにできる材料とする場合、材料選択の候補を増やすことができる。
When the barrier layers 12 and 14 do not diffuse the constituent material of the divided
また、本実施形態では、多成分系高誘電体薄膜11、バリア層12、14および分割層13をすべて同じ成膜方法、具体的にはALD法によって形成している。これらを異なる成膜方法、例えばALD法とALD法以外の方法との組み合わせや、ALD法以外の異なる成膜方法の組み合わせによって成膜することもできる。しかし、同じ成膜方法によって形成することで、同じチャンバー内で形成することができるため、チャンバー内の真空引き工程を共通化させられるなど、製造工程の簡略化を図ることが可能となり、スループット向上を図ることができる。
In the present embodiment, the multi-component high-dielectric
勿論、多成分系高誘電体薄膜11、バリア層12、14、分割層13のうちの連続して行われる2つ以上の膜の成膜工程を同じ成膜方法で行うようにしても、製造工程の簡略化を図ることが可能となる。この場合、必ずしも同じ積層構造15を形成する工程中に2つ以上の膜の成膜工程が連続している必要はなく、隣り合う積層構造15を形成する工程中において2つ以上の膜の成膜工程が連続している場合に、同じ成膜方法とすればよい。
Of course, even if the film forming process of two or more of the multi-component high-dielectric
また、同じ成膜方法でなくても、同じチャンバー内で成膜工程が行えれば、製造工程の簡略化を図ることができる。例えば、多成分系高誘電体薄膜11や分割層13についてはALD法、バリア層12、14については、ALD法ではないスパッタ法で成膜する可能性があるが、ALDとスパッタの両方を同じチャンバー内で行える装置も存在する。その場合には、多成分系高誘電体薄膜11や分割層13を同じ成膜方法によって成膜するようにすれば、製造工程の簡略化を図ることが可能となる。
Even if the film forming method is not the same, if the film forming process can be performed in the same chamber, the manufacturing process can be simplified. For example, the multi-component high-dielectric
(第2実施形態)
本発明の第2実施形態について説明する。図3に示すように、本実施形態にかかる誘電膜1は、基板10の上に、多成分系高誘電体薄膜11、バリア層12および分割層13を順に形成した積層構造15を複数回繰り返して形成した構造とされている。すなわち、第1実施形態に対して分割層13の一面側にのみバリア層12を配置し、他面側にはバリア層14を配置していない構造としている。このように、分割層13の一面側にのみバリア層12を配置した構造の場合、後熱処理時に分割層13が他面側において多成分系高誘電体薄膜11に熱拡散してしまうことになる。しかしながら、分割層13の一面側にはバリア層12が備えられていることから、少なくとも隣り合う分割層13同士が繋がってしまうことは無く、キャパシタとしての機能は失わない。
(Second Embodiment)
A second embodiment of the present invention will be described. As shown in FIG. 3, the
このように、バリア層12を分割層13の一面側にのみ配置した構造としても、第1実施形態と同様の効果を得ることができる。また、この場合、第1実施形態と比較してバリア層12の成膜数を少なくすることができるため、誘電膜1の簡素化を図ることも可能となる。
Thus, even when the
続いて、上記のように構成された本実施形態にかかる誘電膜1の製造方法について、図4を参照して説明する。なお、この誘電膜1の製造方法についても、ほぼ第1実施形態と同様であるため、同様の部分については第1実施形態を参照する。
Then, the manufacturing method of the
まず、図4(a)〜(c)に示す工程では、第1実施形態で説明した図2(a)〜(c)と同様の工程を行う。これにより、基板10の表面に、多成分系高誘電体薄膜11、バリア層12および分割層13を順に成膜した積層構造15が形成される。
First, in the steps shown in FIGS. 4A to 4C, the same steps as in FIGS. 2A to 2C described in the first embodiment are performed. As a result, a
この後、上記図4(a)〜(c)に示した一連の工程を所望回数(例えば10〜15回)繰り返し実施することで、図4(d)に示すように、積層したい数分の積層構造15を形成し、ナノラミネート構造を得る。そして、多成分系高誘電体薄膜11の結晶構造転位温度以上で後熱処理を実施し、多成分系高誘電体薄膜11の結晶制御を行うことで、多成分系高誘電体薄膜11を非常に高誘電率な膜にすることが可能となる。その結果、非常に高誘電率となった多成分系高誘電体薄膜11を分割層13で挟んだ構造を構成でき、高耐圧化を実現することができる。
Thereafter, by repeating the series of steps shown in FIGS. 4A to 4C a desired number of times (for example, 10 to 15 times), as shown in FIG. A
このときにも、図4(e)に示すように、バリア層12の構成材料に選択により、後熱処理時に積層の効果を高める分割層13の構成材料の動きを乱れさせることができるため、バリア層12を貫通しない程度に凹凸を構成することができる。
Also at this time, as shown in FIG. 4 (e), the selection of the constituent material of the
以上説明したように、本実施形態では、バリア層12を分割層13の一面側にのみ配置した構造としている。このような構造としても、第1実施形態と同様の効果を得ることができる。そして、このような構造とすることで、第1実施形態と比較して、バリア層14を製造する工程を無くせることから、工程削減によるコスト低減を図ることも可能となる。
As described above, in the present embodiment, the
(他の実施形態)
上記実施形態では、所望の積層数の積層構造15を形成する場合について説明したが、その積層数は任意であり、少なくとも2層以上、つまり隣り合う分割層13同士が繋がる可能性のある構造について、本発明を適用することができる。
(Other embodiments)
In the above embodiment, the case where the
上記第2実施形態では、多成分系高誘電体薄膜11の表面にバリア層12を成膜してから分割層13を成膜する構造とし、分割層13の表面のバリア層14を成膜しない構造とした。しかしながら、分割層13の両面のうちの少なくとも一方にバリア層が形成されていればよいため、第1実施形態で説明した分割層13の表面側のバリア層14を形成し、多成分系高誘電体薄膜11と分割層13との間のバリア層12を無くすようにしても良い。
In the second embodiment, the
また、上記各実施形態では、基板10の表面に多成分系高誘電体薄膜11を形成し、その後にバリア層12を成膜するようにしたが、多成分系高誘電体薄膜11を形成する前に、基板10の表面にもバリア層を成膜するようにしても良い。すなわち、多成分系高誘電体薄膜11のうちの一面側がバリア層12で他面側が基板10となる場合、多成分系高誘電体薄膜11がバリア層12と基板10によって挟まれた構造となる。このため、それよりも上層に配置された積層構造15に含まれる多成分系高誘電体薄膜11と比較して、多成分系高誘電体薄膜11を挟んでいる膜が異なったものとなる。この場合、多成分系高誘電体薄膜11の特性が他のものと異なってくる可能性がある。したがって、基盤10と多成分系高誘電体薄膜11との間にもバリア層を配置することで、多成分系高誘電体薄膜11の特性が確実に揃うようにすると好ましい。
Further, in each of the above embodiments, the multicomponent high dielectric
1 誘電膜
10 基板
11 多成分系高誘電体薄膜
12 バリア層
13 分割層
14 バリア層
15 積層構造
DESCRIPTION OF
Claims (13)
複数積層された前記積層構造それぞれにおいて、前記分割層の両面のうちの少なくとも一方の面に、該分割層の構成材料が前記多成分系誘電体薄膜内に拡散することを抑制するバリア層(12、14)が備えられていることを特徴とする誘電膜。 A multi-component dielectric thin film (11) composed of a multi-component dielectric, and a divided layer composed of a substance having a different conductivity depending on the crystal direction, disposed on one side of the multi-component dielectric thin film. 13), and a plurality of laminated structures (15) comprising:
In each of the laminated structures laminated in plural, a barrier layer (12 that suppresses diffusion of the constituent material of the divided layer into the multi-component dielectric thin film on at least one of the two surfaces of the divided layer. 14). A dielectric film comprising:
前記積層構造を形成する工程を複数回繰り返し行うことにより、前記積層構造が複数積層された誘電膜を製造する誘電膜の製造方法であって、
複数回行われる前記積層構造を形成する工程それぞれにおいて、前記分割層の両面のうちの少なくとも一方の面に、該分割層の構成材料が前記多成分系誘電体薄膜内に拡散することを抑制するバリア層(12、14)を形成する工程を行うことを特徴とする誘電膜の製造方法。 A multi-component dielectric thin film (11) composed of a multi-component dielectric is formed and divided on one surface side of the multi-component dielectric thin film with a material having different conductivity depending on the crystal direction. Forming a layered structure (15) by forming a layer (13);
A dielectric film manufacturing method for manufacturing a dielectric film in which a plurality of the stacked structures are stacked by repeatedly performing the step of forming the stacked structure a plurality of times,
In each of the steps of forming the laminated structure that is performed a plurality of times, the constituent material of the divided layer is prevented from diffusing into the multicomponent dielectric thin film on at least one surface of the divided layer. A method of manufacturing a dielectric film, comprising performing a step of forming a barrier layer (12, 14).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012101025A JP5906923B2 (en) | 2012-04-26 | 2012-04-26 | Dielectric film manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012101025A JP5906923B2 (en) | 2012-04-26 | 2012-04-26 | Dielectric film manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013229471A true JP2013229471A (en) | 2013-11-07 |
JP5906923B2 JP5906923B2 (en) | 2016-04-20 |
Family
ID=49676816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012101025A Expired - Fee Related JP5906923B2 (en) | 2012-04-26 | 2012-04-26 | Dielectric film manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5906923B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101771382B1 (en) | 2016-07-05 | 2017-08-24 | 유겐가이샤 나프라 | Multi-layer preform sheet |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58206095A (en) * | 1982-05-10 | 1983-12-01 | エルコトレ−ド ア−ゲ− | Combination device particularly for thin film electroluminescent structure |
JPH088407A (en) * | 1994-06-21 | 1996-01-12 | Nec Corp | Ferroelectric capacitance, its manufacture and memory cell |
JP2002367982A (en) * | 2001-05-07 | 2002-12-20 | Samsung Electronics Co Ltd | Multicomponent thin film and its formation method |
JP2005330519A (en) * | 2004-05-19 | 2005-12-02 | Sony Corp | Vapor deposition system and vapor deposition method |
JP2008536318A (en) * | 2005-04-07 | 2008-09-04 | アヴィザ テクノロジー インコーポレイテッド | Multi-layer multi-component high-k film and method for depositing the same |
JP2009059889A (en) * | 2007-08-31 | 2009-03-19 | Elpida Memory Inc | Capacitor and its manufacturing method |
JP2010097601A (en) * | 2008-09-18 | 2010-04-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
-
2012
- 2012-04-26 JP JP2012101025A patent/JP5906923B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58206095A (en) * | 1982-05-10 | 1983-12-01 | エルコトレ−ド ア−ゲ− | Combination device particularly for thin film electroluminescent structure |
JPH088407A (en) * | 1994-06-21 | 1996-01-12 | Nec Corp | Ferroelectric capacitance, its manufacture and memory cell |
JP2002367982A (en) * | 2001-05-07 | 2002-12-20 | Samsung Electronics Co Ltd | Multicomponent thin film and its formation method |
JP2005330519A (en) * | 2004-05-19 | 2005-12-02 | Sony Corp | Vapor deposition system and vapor deposition method |
JP2008536318A (en) * | 2005-04-07 | 2008-09-04 | アヴィザ テクノロジー インコーポレイテッド | Multi-layer multi-component high-k film and method for depositing the same |
JP2009059889A (en) * | 2007-08-31 | 2009-03-19 | Elpida Memory Inc | Capacitor and its manufacturing method |
JP2010097601A (en) * | 2008-09-18 | 2010-04-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101771382B1 (en) | 2016-07-05 | 2017-08-24 | 유겐가이샤 나프라 | Multi-layer preform sheet |
Also Published As
Publication number | Publication date |
---|---|
JP5906923B2 (en) | 2016-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101133707B1 (en) | Resistive memory device and method for manufacturing the same | |
JP2020004985A5 (en) | ||
KR102038758B1 (en) | Ceramic multilayer parts and manufacturing method of ceramic multilayer parts | |
CN103339700A (en) | Method for manufacturing high performance multi layer ceramic capacitors | |
JP5327772B2 (en) | Superconducting oxide multilayer thin film on sapphire substrate and method for producing the same | |
JP5906923B2 (en) | Dielectric film manufacturing method | |
KR100687760B1 (en) | Insulator experiencing abruptly metal-insulator transition and method of manufacturing the same, device using the insulator | |
US10062516B2 (en) | Thin-film ceramic capacitor | |
KR20170078317A (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
KR101783742B1 (en) | Thermoelectric device and method of fabricating the same | |
US10943738B2 (en) | Thin film capacitor, and method of producing thin film capacitor | |
US20070081297A1 (en) | Method of manufacturing thin film capacitor and printed circuit board having thin film capacitor embedded therein | |
KR100872876B1 (en) | Method for fabricating semiconductor device and semiconductor device fabricated thereby | |
US20140151710A1 (en) | Stacked Gate Structure, Metal-Oxide-Semiconductor Including the Same, and Method for Manufacturing the Stacked Gate Structure | |
KR20120004827A (en) | Semiconductor device and method for fabricating the same | |
US20220069256A1 (en) | Laminated structure and preparation method therefor, led and preparation method therefor | |
KR20130117510A (en) | Fabrication method of moisture barrier layer with inorganic layers, moisture barrier layer with inorganic layers and electric, electronic encapsulation device | |
KR100971413B1 (en) | Capacitor in semiconductor device and method for manufacturing the same | |
US10103308B2 (en) | Thermoelectric conversion element and method for producing the same | |
KR20140003189A (en) | Multicomponent dielectric layer and capacitor having the same | |
KR102314131B1 (en) | Ferroelectric capacitor device and fabricating method thereof | |
KR102518140B1 (en) | Method for manufacturing multilayered ceramic devices capable of co-firing and multilayered ceramic device manufactured therefrom | |
US20180138263A1 (en) | Semiconductor structure and method for forming the same | |
US20210098596A1 (en) | Thin film structure and electronic device including the same | |
KR102614968B1 (en) | Dielectric including hetero junction and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160118 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160307 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5906923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |