KR101133707B1 - Resistive memory device and method for manufacturing the same - Google Patents

Resistive memory device and method for manufacturing the same Download PDF

Info

Publication number
KR101133707B1
KR101133707B1 KR1020090082494A KR20090082494A KR101133707B1 KR 101133707 B1 KR101133707 B1 KR 101133707B1 KR 1020090082494 A KR1020090082494 A KR 1020090082494A KR 20090082494 A KR20090082494 A KR 20090082494A KR 101133707 B1 KR101133707 B1 KR 101133707B1
Authority
KR
South Korea
Prior art keywords
oxide
resistive
layer
memory device
oxygen
Prior art date
Application number
KR1020090082494A
Other languages
Korean (ko)
Other versions
KR20110024479A (en
Inventor
길덕신
성민규
김자용
문지원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020090082494A priority Critical patent/KR101133707B1/en
Publication of KR20110024479A publication Critical patent/KR20110024479A/en
Application granted granted Critical
Publication of KR101133707B1 publication Critical patent/KR101133707B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 셋/리셋동작 특성을 향상시킬 수 있는 저항성 메모리 장치 및 그 제조방법을 제공하기 위한 것으로, 이를 위한 본 발명의 저항성 메모리 장치는, 하부전극 상의 제1저항층; 상기 제1저항층 상의 상기 제1저항층보다 낮은 산소환원력을 갖는 제2저항층; 및 상기 제2저항층 상의 상부전극을 포함하고 있으며, 상술한 본 발명에 따르면, 제1 및 제2저항층을 서로 다른 산소환원력을 갖는 물질로 형성하여 제1 및 제2저항층 내 단위체적당 산소공공 밀도를 서로 다르게 형성함으로써, 저항성 메모리 장치의 셋/리셋동작 특성을 향상시킬 수 있는 효과가 있다. The present invention provides a resistive memory device capable of improving the set / reset operation characteristics and a method of manufacturing the same. The resistive memory device of the present invention includes: a first resistive layer on a lower electrode; A second resistance layer having an oxygen reduction force lower than that of the first resistance layer on the first resistance layer; And an upper electrode on the second resistive layer, and according to the present invention, the first and second resistive layers are formed of a material having different oxygen reducing powers to form oxygen per unit volume in the first and second resistive layers. By forming the void density differently, there is an effect that can improve the set / reset operation characteristics of the resistive memory device.

셋, 리셋, 공공, 열처리, 환원, 결합력 Three, reset, vacancy, heat treatment, reduction, bonding force

Description

저항성 메모리 장치 및 그 제조방법{RESISTIVE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}RESISTIVE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME

본 발명은 반도체 장치의 제조 기술에 관한 것으로, 저항 변화를 이용하는 저항성 메모리 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing technique of a semiconductor device, and relates to a resistive memory device using a resistance change and a method of manufacturing the same.

최근 디램과 플래쉬 메모리를 대체할 수 있는 차세대 메모리 장치에 대한 연구가 활발히 수행되고 있다. 이러한 차세대 메모리 장치 중 하나는, 인가되는 전압에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭(switching)할 수 있는 가변 저항 물질을 이용하는 저항성 메모리 장치이다. 이러한 특성을 갖는 가변 저항 물질로는 전이금속산화물을 포함하는 이원계 산화물이나 페로브스카이트(perovskite) 계열의 물질이 이용되고 있다. Recently, research on next generation memory devices that can replace DRAM and flash memory has been actively conducted. One of such next-generation memory devices is a resistive memory device using a variable resistance material capable of rapidly changing resistance in accordance with an applied voltage to switch between at least two different resistance states. As the variable resistance material having such characteristics, a binary oxide containing a transition metal oxide or a perovskite-based material is used.

도 1은 종래기술에 따른 저항성 메모리 장치를 도시한 단면도이다. 1 is a cross-sectional view illustrating a resistive memory device according to the related art.

도 1에 도시된 바와 같이, 종래기술에 따른 저항성 메모리 장치는 상하부전극(11, 13) 사이에 저항층(12)이 개재된 구조를 가지며, 저항층(12)은 내부에 산소 공공(oxygen vacancy)을 포함하고 있다. As shown in FIG. 1, the resistive memory device according to the related art has a structure in which a resistance layer 12 is interposed between upper and lower electrodes 11 and 13, and the resistance layer 12 has oxygen vacancies therein. ) Is included.

상술한 구조를 갖는 저항성 메모리 장치의 스위칭 매커니즘(mechanism)을 간략히 설명하면 다음과 같다. The switching mechanism of the resistive memory device having the above-described structure will be briefly described as follows.

하부 및 상부전극(11, 13)에 바이어스가 인가되면, 인가되는 바이어스에 따라서 저항층(12) 내에 산소공공에 의한 필라멘트 전류 경로(filamentary current path)가 생성되거나, 산소공공이 제거되어 기 생성된 필라멘트 전류 경로가 소멸된다. 이와 같이 필라멘트 전류 경로의 생성 또는 소멸에 의하여 저항층(12)은 서로 구별될 수 있는 두 저항 상태를 나타낸다. 즉, 필라멘트 전류 경로가 생성된 경우 저항이 낮은 상태를 나타내고 필라멘트 전류 경로가 소멸된 경우 저항이 높은 상태를 나타내는 것이다. 여기서, 저항층(12) 내에 필라멘트 전류 경로가 생성되어 저항이 낮은 상태가 되는 것을 셋(set) 동작이라 하고, 반대로 기 생성된 필라멘트 전류 경로가 소멸되어 저항이 높은 상태가 되는 것을 리셋(reset) 동작이라 한다.When a bias is applied to the lower and upper electrodes 11 and 13, a filamentary current path is generated by the oxygen pores in the resistive layer 12 or the oxygen pores are removed in accordance with the applied bias. The filament current path disappears. As such, the resistance layer 12 exhibits two resistance states that can be distinguished from each other by the generation or disappearance of the filament current path. That is, when the filament current path is generated, the resistance is low, and when the filament current path is extinguished, the resistance is high. Here, the filament current path is generated in the resistive layer 12 so that the resistance is low. This is called a set operation. On the contrary, the filament current path is disappeared and the resistance is high. This is called operation.

여기서, 셋/리셋동작 특성(예컨대, 셋/리셋전류 및 셋/리셋시간 등)을 향상시키기 위해서는 저항층(12) 상부영역 즉, 상부전극(13)과 인접한 영역에서의 단위체적당 산소공공 밀도를 저항층(12) 하부영역 즉, 하부전극(11)과 인접합 영역에서의 단위체적당 산소공공 밀도보다 작게 형성하는 것이 바람직하다. Here, in order to improve the set / reset operation characteristics (eg, set / reset current and set / reset time), the oxygen pore density per unit volume in the upper region of the resistive layer 12, that is, the region adjacent to the upper electrode 13, may be adjusted. It is preferable to form the oxygen pore density per unit volume in the lower region of the resistive layer 12, that is, the region adjacent to the lower electrode 11.

하지만, 종래기술은 저항층(12)을 형성한 후에 열처리를 실시하여 저항층(12) 내 산소를 환원시키는 방법으로 저항층(12) 내부에 산소공공을 형성하기 때문에 저항층(12) 내부의 산소공공 분포를 제어할 수가 없어 셋/리셋동작 특성이 열화되는 문제점이 있다. 즉, 종래기술로는 저항층(12) 내부에서 상부영역과 하부영 역의 단위체적당 산소공공 밀도를 서로 다르게 형성할 수가 없어 셋/리셋동작 특성이 열화되는 문제점이 있다. However, in the related art, since oxygen vacancies are formed in the resistive layer 12 in a method of reducing oxygen in the resistive layer 12 by heat treatment after forming the resistive layer 12, the inside of the resistive layer 12 is formed. There is a problem in that the set / reset operation characteristics are deteriorated because oxygen distribution cannot be controlled. That is, according to the prior art, the oxygen pore density per unit volume of the upper region and the lower region cannot be formed differently in the resistance layer 12, thereby deteriorating the set / reset operation characteristics.

이를 해결하기 위하여 저항층(12) 증착 및 열처리를 복수회 실시하여 상부영역과 하부영역의 단위체적당 산소공공 밀도를 서로 다르게 형성하는 기술이 제안되었으나, 이 경우에는 공정스탭이 급격히 증가하여 저항성 메모리 장치의 생산성을 저하시키는 문제점이 있으며, 기형성된 구조물에 가해지는 열적부담이 지속적으로 증가하여 저항성 메모리 장치의 특성이 열화되는 문제점을 유발한다. To solve this problem, a technique of forming oxygen pore density per unit volume of the upper region and the lower region by performing the deposition and heat treatment of the resistive layer 12 a plurality of times has been proposed. There is a problem of decreasing the productivity of the, and the thermal burden on the pre-formed structure continuously increases, causing a problem that the characteristics of the resistive memory device is deteriorated.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 셋/리셋동작 특성을 향상시킬 수 있는 저항성 메모리 장치 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above-mentioned problems of the prior art, and an object thereof is to provide a resistive memory device and a method of manufacturing the same that can improve the set / reset operation characteristics.

상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 저항성 메모리 장치는, 하부전극 상의 제1저항층; 상기 제1저항층 상의 상기 제1저항층보다 낮은 산소환원력을 갖는 제2저항층; 및 상기 제2저항층 상의 상부전극을 포함한다. In accordance with an aspect of the present invention, a resistive memory device includes: a first resistive layer on a lower electrode; A second resistance layer having an oxygen reduction force lower than that of the first resistance layer on the first resistance layer; And an upper electrode on the second resistance layer.

상기 제1 및 제2저항층은 산화물을 포함할 수 있다. The first and second resistance layers may include oxides.

상기 제1 및 제2저항층은 산소공공을 포함하고, 상기 제1저항층의 단위체적당 산소공공 밀도가 상기 제2저항층의 단위체적당 산소공공 밀도보다 클 수 있다. The first and second resistive layers may include oxygen pores, and the oxygen pore density per unit volume of the first resistive layer may be greater than the oxygen pore density per unit volume of the second resistive layer.

상기 제2저항층은 수소가스(H2), 질소가스(N2) 및 암모니아가스(NH3)로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들의 혼합가스에 의한 산소환원력이 상기 제1저항층 보다 낮을 수 있다. The second resistive layer may have a lower oxygen reduction force than any one selected from the group consisting of hydrogen gas (H 2 ), nitrogen gas (N 2 ), and ammonia gas (NH 3 ) or a mixture thereof. Can be.

상기 제1저항층은 티타늄(Ti)산화물, 니오브(Nb)산화물, 탄탈륨(Ta)산화물, 니켈(Ni)산화물, 텅스텐(W)산화물, 바나듐(V)산화물, 스트론튬티타늄(SrTi)산화물 및 바륨티타늄(BaTi)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막을 포함할 수 있다. The first resistive layer includes titanium (Ti) oxide, niobium (Nb) oxide, tantalum (Ta) oxide, nickel (Ni) oxide, tungsten (W) oxide, vanadium (V) oxide, strontium titanium (SrTi) oxide, and barium. It may include a single film made of any one selected from the group consisting of titanium (BaTi) oxide or a laminated film in which they are laminated.

상기 제2저항층은 실리콘(Si)산화물, 알루미늄(Al)산화물, 하프늄(Hf)산화물, 지르코늄(Zr)산화물, 란탄(La)산화물, 가톨리늄(Gd)산화물, 하프늄실리콘(HfSi)산화물, 지르코늄실리콘(ZrSi)산화물, 하프늄알루미늄(HfAl)산화물 및 란탄알루미늄(LaAl)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막을 포함할 수 있다. The second resistive layer may be a silicon (Si) oxide, an aluminum (Al) oxide, a hafnium (Hf) oxide, a zirconium (Zr) oxide, a lanthanum (La) oxide, a tollium (Gd) oxide, a hafnium silicon (HfSi) oxide, A zirconium silicon (ZrSi) oxide, a hafnium aluminum (HfAl) oxide and a lanthanum aluminum (LaAl) oxide may include a single film made of any one selected from the group consisting of or a laminated film stacked thereon.

상기 상부전극 및 상기 하부전극은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN)로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막을 포함할 수 있다. The upper electrode and the lower electrode are platinum (Pt), iridium (Ir), gold (Au), ruthenium (Ru), iridium oxide (IrO 2 ), ruthenium oxide (RuO 2 ), titanium nitride (TiN) and tantalum nitride It may include a single film made of any one selected from the group consisting of (TaN) or a laminated film in which they are laminated.

상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 저항성 메모리 장치 제조방법은, 하부전극 상에 제1저항층을 형성하는 단계; 상기 제1저항층 상에 상기 제1저항층보다 낮은 산소환원력을 갖는 제2저항층을 형성하는 단계; 상기 제1 및 제2저항층을 열처리하는 단계; 및 상기 제2저항층 상에 상부전극을 형성하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a resistive memory device, including: forming a first resistive layer on a lower electrode; Forming a second resistance layer on the first resistance layer, the second resistance layer having a lower oxygen reduction force than the first resistance layer; Heat-treating the first and second resistance layers; And forming an upper electrode on the second resistance layer.

상기 열처리는 진공상태 또는 아르곤가스(Ar) 분위기에서 실시할 수 있다.The heat treatment may be performed in a vacuum state or argon gas (Ar) atmosphere.

또한, 상기 열처리는 수소가스(H2), 질소가스(N2) 및 암모니아가스(NH3)로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들의 혼합가스를 사용하여 실시할 수 있다. In addition, the heat treatment may be performed using any one or a mixture of these selected from the group consisting of hydrogen gas (H 2 ), nitrogen gas (N 2 ) and ammonia gas (NH 3 ).

또한, 상기 열처리는 퍼니스열처리법 또는 급속열처리법을 사용하여 실시하는 저항성 메모리 장치 제조방법. In addition, the heat treatment is a method of manufacturing a resistive memory device using a furnace heat treatment method or a rapid heat treatment method.

또한, 상기 열처리는 300℃ ~ 600℃ 범위의 온도에서 실시할 수 있다. In addition, the heat treatment may be carried out at a temperature in the range of 300 ℃ ~ 600 ℃.

상기 제1 및 제2저항층은 산화물로 형성할 수 있다. 구체적으로, 상기 제1저항층은 티타늄(Ti)산화물, 니오브(Nb)산화물, 탄탈륨(Ta)산화물, 니켈(Ni)산화물, 텅스텐(W)산화물, 바나듐(V)산화물, 스트론튬티타늄(SrTi)산화물 및 바륨티타늄(BaTi)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성할 수 있다. 그리고, 상기 제2저항층은 실리콘(Si)산화물, 알루미늄(Al)산화물, 하프늄(Hf)산화물, 지르코늄(Zr)산화물, 란탄(La)산화물, 가톨리늄(Gd)산화물, 하프늄실리콘(HfSi)산화물, 지르코늄실리콘(ZrSi)산화물, 하프늄알루미늄(HfAl)산화물 및 란탄알루미늄(LaAl)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성할 수 있다. The first and second resistance layers may be formed of an oxide. Specifically, the first resistance layer is titanium (Ti) oxide, niobium (Nb) oxide, tantalum (Ta) oxide, nickel (Ni) oxide, tungsten (W) oxide, vanadium (V) oxide, strontium titanium (SrTi) It can be formed as a single film composed of any one selected from the group consisting of an oxide and a barium titanium (BaTi) oxide or a laminated film in which they are laminated. In addition, the second resistive layer may be formed of silicon (Si) oxide, aluminum (Al) oxide, hafnium (Hf) oxide, zirconium (Zr) oxide, lanthanum (La) oxide, gasoline (Gd) oxide, and hafnium silicon (HfSi). It can be formed as a single film or a laminated film in which they are made of one selected from the group consisting of oxides, zirconium silicon (ZrSi) oxides, hafnium aluminum (HfAl) oxides and lanthanum aluminum (LaAl) oxides.

상기 하부전극 및 상기 상부전극은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN)로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성할 수 있다. The lower electrode and the upper electrode are platinum (Pt), iridium (Ir), gold (Au), ruthenium (Ru), iridium oxide (IrO 2 ), ruthenium oxide (RuO 2 ), titanium nitride (TiN) and tantalum nitride It can be formed from a single film composed of any one selected from the group consisting of (TaN) or a laminated film in which these are laminated.

상술한 과제 해결 수단을 바탕으로 하는 본 발명은 저항층이 서로 다른 산소환원력을 갖는 제1 및 제2저항층으로 이루어짐에 따라 제1 및 제2저항층에서의 단위체적당 산소공공 밀도를 서로 다르게 형성할 수 있으며, 이를 통해 저항성 메모리 장치의 셋/리셋동작 특성을 향상시킬 수 있는 효과가 있다. According to the present invention based on the above-mentioned problem solving means, the resistance layer is formed of the first and second resistance layer having different oxygen reduction force, so that different oxygen pore density per unit volume in the first and second resistance layer In this way, the set / reset operation characteristics of the resistive memory device may be improved.

또한, 서로 다른 산소환원력을 갖는 제1 및 제2저항층을 형성한 이후, 한번의 열처리를 통해 제1 및 제2저항층에서의 단위체적당 산소공공 밀도를 서로 다르게 형성할 수 있으며, 이를 통해 저항성 메모리 장치의 생산성 및 열처리 공정에 대한 부담을 경감시킬 수 있는 효과가 있다. In addition, after forming the first and second resistance layer having different oxygen reducing power, it is possible to form different oxygen pore density per unit volume in the first and second resistance layer through one heat treatment, thereby resisting There is an effect that can reduce the burden on the productivity and heat treatment process of the memory device.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention.

후술할 본 발명은 저항성 메모리 장치의 셋/리셋동작 특성을 향상시킬 수 있는 저항층 즉, 저항층의 상부영역과 하부영역에서의 단위체적당 공공밀도가 서로 다른 저항층을 구비하는 저항성 메모리 장치 및 그 제조방법을 제공한다.The present invention to be described below includes a resistive memory device capable of improving the set / reset operation characteristics of a resistive memory device, that is, a resistive memory device having a resistive layer having a different pore density per unit volume in an upper region and a lower region of the resistive layer. It provides a manufacturing method.

도 2는 본 발명의 일실시예에 따른 저항성 메모리 장치를 도시한 단면도이다. 2 is a cross-sectional view illustrating a resistive memory device according to an exemplary embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 저항성 메모리 장치는 하부전극(21)과 상부전극(25) 사이에 개재된 저항층(24)을 포함하고 있으며, 저항층(24)이 하부전극(21) 상에 형성된 제1저항층(22) 및 제1저항층(22)과 상부전극(25) 사이에 개재되어 제1저항층(22)보다 낮은 산소환원력을 갖는 제2저항층(23)으로 이루어짐을 특징으로 한다. 구체적으로, 제2저항층(23)은 수소가스(H2), 질소가스(N2) 및 암모니아가스(NH3)로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들의 혼합가스에 의한 산소환원력이 제1저항층(22) 보다 낮은 물질로 이루어짐을 특징으로 한다. As shown in FIG. 2, a resistive memory device according to an exemplary embodiment of the present invention includes a resistive layer 24 interposed between a lower electrode 21 and an upper electrode 25, and includes a resistive layer 24. A second resistance having an oxygen reduction force lower than that of the first resistance layer 22, interposed between the first resistance layer 22 and the first resistance layer 22 and the upper electrode 25 formed on the lower electrode 21. It is characterized by consisting of a layer (23). Specifically, the second resistance layer 23 has a first oxygen reduction force by any one selected from the group consisting of hydrogen gas (H 2 ), nitrogen gas (N 2 ) and ammonia gas (NH 3 ) or a mixed gas thereof It is characterized in that it is made of a lower material than the resistive layer (22).

저항층(24) 즉, 제1 및 제2저항층(22, 23)은 산화물일 수 있다. 구체적으로, 저항층(24)은 전이금속산화물을 포함하는 이원계 산화물, 페로브스카이트 계열을 산화물 일 수 있다. 이때, 제1저항층(22)은 제2저항층(23)에 비하여 산소와의 결합력이 낮은 산화물일 수 있다. 즉, 낮은 산소환원력은 산소와의 결합력(또는 산소결합력)이 큰 것을 의미한다. The resistive layer 24, that is, the first and second resistive layers 22 and 23 may be an oxide. Specifically, the resistive layer 24 may be an oxide of a binary oxide or a perovskite series including a transition metal oxide. In this case, the first resistance layer 22 may be an oxide having a lower binding force with oxygen than the second resistance layer 23. That is, the low oxygen reduction force means that the bonding force (or oxygen bonding force) with oxygen is large.

또한, 저항층(24)은 막내 산소공공(oxygen vacancy, 26) 또는 금속공공(metal vacancy)과 같은 공공을 포함할 수 있다. 이때, 저항층(24)이 산화물로 이루어짐에 따라 저항층(24) 내 공공의 대부분은 산소공공(26)이다. 따라서, 저항층(24) 내 필라멘트 전류 경로의 생성 및 소멸은 산소공공(26)에 의해 결정된다고 할 수 있다. 참고로, 산소공공(26)은 산소가 결합되어 있어야할 위치의 산소가 빠져나감으로써 발생된 격자결합(lattice defect)으로 양의 전하를 갖는 입자 예컨대, 정공(Hole)과 같은 거동을 보인다. In addition, the resistive layer 24 may include voids such as oxygen vacancies 26 or metal vacancy. At this time, as the resistive layer 24 is made of oxide, most of the pores in the resistive layer 24 are oxygen pores 26. Therefore, it can be said that the generation and disappearance of the filament current path in the resistive layer 24 is determined by the oxygen pores 26. For reference, the oxygen vacancy 26 exhibits a particle-like behavior such as a hole having a positive charge due to a lattice defect generated by oxygen exiting at a position where oxygen should be bound.

또한, 저항층(24)을 구성하는 제2저항층(23)은 제1저항층(22)보다 낮은 산소환원력을 갖기 때문에 제1저항층(22)의 단위체적당 산소공공(26) 밀도가 제2저항층(23)의 단위체적당 산소공공(26) 밀도보다 클 수가 있다.In addition, since the second resistive layer 23 constituting the resistive layer 24 has a lower oxygen reduction force than the first resistive layer 22, the density of oxygen pores 26 per unit volume of the first resistive layer 22 is zero. It may be larger than the density of the oxygen pores 26 per unit volume of the two resistive layers 23.

상술한 조건을 만족하는 제1저항층(22)은 티타늄(Ti)산화물, 니오브(Nb)산화물, 탄탈륨(Ta)산화물, 니켈(Ni)산화물, 텅스텐(W)산화물, 바나듐(V)산화물, 스트론튬티타늄(SrTi)산화물 및 바륨티타늄(BaTi)산화물로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막을 포함할 수 있다. 그리고, 제2저항층(23)은 실리콘(Si)산화물, 알루미늄(Al)산화물, 하프늄(Hf)산화물, 지르코늄(Zr)산화물, 란탄(La)산화물, 가톨리늄(Gd)산화물, 하프늄실리콘(HfSi)산화물, 지르코늄실리콘(ZrSi)산화물, 하프늄알루미늄(HfAl)산화물 및 란탄알루미늄(LaAl)산화물로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막을 포함할 수 있다. The first resistive layer 22 satisfying the above conditions may include titanium (Ti) oxide, niobium (Nb) oxide, tantalum (Ta) oxide, nickel (Ni) oxide, tungsten (W) oxide, vanadium (V) oxide, It may include any one selected from the group consisting of strontium titanium (SrTi) oxide and barium titanium (BaTi) oxide or a laminated film in which they are stacked. In addition, the second resistance layer 23 may be formed of silicon (Si) oxide, aluminum (Al) oxide, hafnium (Hf) oxide, zirconium (Zr) oxide, lanthanum (La) oxide, gatorlinium (Gd) oxide, and hafnium silicon ( It may include any one selected from the group consisting of HfSi) oxide, zirconium silicon (ZrSi) oxide, hafnium aluminum (HfAl) oxide and lanthanum aluminum (LaAl) oxide or a laminated film in which they are laminated.

저항층(24)의 두께(T3) 즉, 제1 및 제2저항층(22, 23)의 두께 합(T1 + T2 = T3)은 50Å ~ 500Å 범위일 수 있다. 이때, 제2저항층(23)보다 단위체적당 산소공공(26) 밀도가 큰 제1저항층(22)의 두께(T1)를 조절하면 저항층(24) 내 단위체적당 산소공공(26) 밀도를 조절할 수 있기 때문에 셋/리셋전류를 용이하게 조절할 수 있다. 그리고, 제1저항층(22)보다 단위체적당 산소공공(26) 밀도가 작은 제2저항층(23)의 두께(T2)를 조절하면 저항층(24)의 저항값 및 저항변화속도(즉, 셋/리셋시간)를 용이하게 조절할 수 있다. 예컨대, 저항층(24)의 두께(T3)는 고정된 상태에서 제2저항층(23)에 비하여 단위체적당 산소공공(26) 밀도가 큰 제1저항층(22)의 두께(T1)를 증가시키면(T1 > T2) 저항층(24)의 셋/리셋전류, 저항값 및 셋/리셋시간이 감소하고, 제1저항층(22)보다 제2저항층(23)의 두께를 증가시키면(T2 > T1) 저항층(24)의 셋/리셋전류, 저항값 및 셋/리셋시간을 증가시킬 수 있다. The thickness T3 of the resistive layer 24, that is, the sum of the thicknesses T1 + T2 = T3 of the first and second resistive layers 22 and 23 may range from 50 μs to 500 μs. At this time, if the thickness T1 of the first resistive layer 22 having a greater density of oxygen pores 26 per unit volume than the second resistive layer 23 is adjusted, the density of oxygen pores 26 per unit volume in the resistive layer 24 is increased. The adjustable set / reset current can be easily adjusted. In addition, if the thickness T2 of the second resistive layer 23 having a smaller density of oxygen vacancy 26 per unit volume than the first resistive layer 22 is adjusted, the resistance value and the change rate of the resistive layer 24 (ie, Set / reset time) can be easily adjusted. For example, the thickness T3 of the resistor layer 24 increases the thickness T1 of the first resistor layer 22 having a higher density of oxygen pores 26 per unit volume than the second resistor layer 23 in a fixed state. (T1> T2), the set / reset current, resistance value, and set / reset time of the resistive layer 24 decrease, and increase the thickness of the second resistive layer 23 than the first resistive layer 22 (T2). > T1) The set / reset current, the resistance value, and the set / reset time of the resistive layer 24 may be increased.

상부전극 및 하부전극은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN)로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다. The upper and lower electrodes are platinum (Pt), iridium (Ir), gold (Au), ruthenium (Ru), iridium oxide (IrO 2 ), ruthenium oxide (RuO 2 ), titanium nitride (TiN), and tantalum nitride (TaN). It may include any one selected from the group consisting of

상술한 구조를 갖는 본 발명의 저항층(24)은 제1 및 제2저항층(22, 23)을 서로 다른 산소환원력을 갖는 물질로 이루어짐에 따라 제1 및 제2저항층(22, 23)에서의 단위체적당 산소공공(26) 밀도를 서로 다르게 가져갈 수 있다. 즉, 저항층(24)의 상부영역 즉, 제2저항층(23)보다 하부영역 즉, 제1저항층(22)에서의 단위체적당 산소공공(26) 밀도를 더 크게 가져감으로써, 저항성 메모리 장치의 셋/리셋동작 특성(즉, 셋/리셋전류, 셋/리셋시간 등)을 향상시킬 수 있다.In the resistive layer 24 of the present invention having the above-described structure, the first and second resistive layers 22 and 23 are made of a material having different oxygen reducing power, so that the first and second resistive layers 22 and 23 are formed. Oxygen pore 26 per unit volume in the can be taken differently. That is, the resistive memory is made to have a higher density of oxygen vacancies 26 per unit volume in the upper region of the resistive layer 24, that is, the lower region than the second resistive layer 23, that is, the first resistive layer 22. The set / reset operation characteristics of the device (ie set / reset current, set / reset time, etc.) can be improved.

이하, 도 3a 및 도 3b를 참조하여 본 발명의 일실시예에 따른 저항성 메모리 장치의 동작원리를 살펴봄으로써, 셋/리셋동작 특성을 향상시킬 수 있는 원리에 대하여 구체적으로 설명한다. 3A and 3B, the operation principle of the resistive memory device according to an exemplary embodiment of the present invention will be described in detail with reference to the principle of improving set / reset operation characteristics.

도 3a 및 도 3b는 본 발명의 일실시예에 따른 저항성 메모리 장치의 동작원리를 설명하기 위한 개략도이다. 3A and 3B are schematic diagrams for describing an operating principle of a resistive memory device according to an embodiment of the present invention.

도 3a 및 도 3b를 참조하여 본 발명의 일실시예에 따른 구조를 갖는 저항성 메모리 장치의 동작 매커니즘을 간략히 설명하면, 하부 및 상부전극(21, 25)에 바이어스가 인가되면, 인가되는 바이어스에 따라서 저항층(24) 내에 산소공공(26)에 의한 필라멘트 전류 경로(filamentary current path)가 생성되거나, 산소공공(26)이 제거되어 기 생성된 필라멘트 전류 경로가 소멸된다. 이와 같이 필라멘트 전류 경로의 생성 또는 소멸에 의하여 저항층(24)은 서로 구별될 수 있는 두 저항 상태를 나타낸다. 즉, 필라멘트 전류 경로가 생성된 경우 저항이 낮은 상태를 나타내고 필라멘트 전류 경로가 소멸된 경우 저항이 높은 상태를 나타내는 것이다. 여기서, 저항층(24) 내에 필라멘트 전류 경로가 생성되어 저항이 낮은 상태가 되는 것을 셋(set) 동작이라 하고, 반대로 기 생성된 필라멘트 전류 경로가 소멸되어 저항이 높은 상태가 되는 것을 리셋(reset) 동작이라 한다.3A and 3B, the operation mechanism of the resistive memory device having the structure according to the exemplary embodiment of the present invention will be briefly described. When a bias is applied to the lower and upper electrodes 21 and 25, the bias is applied according to the applied bias. The filamentary current path by the oxygen vacancy 26 is generated in the resistance layer 24, or the oxygen filament 26 is removed to dissipate the previously generated filament current path. As such, the resistance layer 24 exhibits two resistance states that can be distinguished from each other by the generation or disappearance of the filament current path. That is, when the filament current path is generated, the resistance is low, and when the filament current path is extinguished, the resistance is high. Here, the filament current path is generated in the resistive layer 24 so that the resistance is low. This is called a set operation. On the contrary, the filament current path is disappeared and the resistance is high. This is called operation.

도 3a에 도시된 바와 같이, 하부전극(21)에 접지전압(VSS)를 인가하고, 상부전극(25)에 접지전압보다 낮은 음의 전압(예컨대, VBB)를 인가하면, 상하부전극(21, 25)에 인가된 전압에 의해 저항층(24)내 산소공공(26)이 재배열되면서 필라멘트 전류 경로(미도시)가 생성된다. 이때, 필라멘트 전류 경로의 생성은 하부전극(21)으로부터 생성되며, 하부전극(21)과 접하는 제1저항층(22) 내 단위체적당 산소공공(26) 밀도가 저항층(24) 내에서 상대적으로 크기 때문에 필라멘트 전류 경로의 생성을 용이하게 하여 셋동작 특성을 향상시킬 수 있다. As shown in FIG. 3A, when the ground voltage VSS is applied to the lower electrode 21 and a negative voltage (eg, VBB) lower than the ground voltage is applied to the upper electrode 25, the upper and lower electrodes 21, The filament current path (not shown) is generated by rearranging the oxygen pores 26 in the resistance layer 24 by the voltage applied to 25. At this time, the generation of the filament current path is generated from the lower electrode 21, the density of oxygen pores 26 per unit volume in the first resistance layer 22 in contact with the lower electrode 21 is relatively in the resistance layer 24. Because of its size, the filament current path can be easily generated to improve set operation characteristics.

또한, 통상적으로 오프상태(off) 상태에서의 저항성 메모리 장치의 누설전류 발생을 억제하기 위해 상하부전극(21, 25)과 저항층(24) 사이의 어느 한 계면은 높은 전위장벽 예컨대, 샤키베리어(schottky barrier)를 갖도록 형성한다. 본 발명의 일실시예의 경우에는 저항층(24)에서 상대적으로 단위체적당 산소공공(26) 밀도가 작은 제2저항층(23)과 상부전극(25) 사이에 높은 전위장벽이 형성되는데, 상하부전극(21, 25)에 인가된 전압에 의해 제1저항층(22)의 산소공공(26) 일부가 제2저항층(23)으로 확산됨에 따라 제2저항층(23) 내 단위체적당 산소공공(26) 밀도가 증가하여 제2저항층(23)과 상부전극(25) 사이의 전위장벽을 감소시킬 수 있다. 이를 통해, 하부전극(21), 저항층(24) 내 필라멘트 전류 경로 및 상부전극(25) 사이의 캐리어 이동(즉, 전류의 흐름)을 용이하게 할 수 있으며, 결과적으로 셋동작 특성을 보다 효과적으로 향상시킬 수 있다.Also, in order to suppress leakage current of the resistive memory device in the off state, any one interface between the upper and lower electrodes 21 and 25 and the resistive layer 24 may have a high potential barrier, for example, a sharkberry barrier ( to have a schottky barrier). In the exemplary embodiment of the present invention, a high potential barrier is formed between the second resistance layer 23 and the upper electrode 25 having a relatively small density of oxygen pores 26 per unit volume in the resistance layer 24. As a part of the oxygen pores 26 of the first resistive layer 22 is diffused into the second resistive layer 23 by the voltage applied to the 21 and 25, the oxygen pores per unit volume in the second resistive layer 23 ( 26) As the density increases, the potential barrier between the second resistance layer 23 and the upper electrode 25 may be reduced. As a result, carrier movement (i.e., current flow) between the lower electrode 21, the filament current path in the resistance layer 24, and the upper electrode 25 can be facilitated, and as a result, the set operating characteristics can be more effectively Can be improved.

한편, 상하부전극(21, 25)을 서로 동일한 물질로 형성하더라도, 제1저항층(22)은 제2저항층(23)보다 단위체적당 산소공공(26) 밀도가 크기 때문에 하부전극(21)과 제1저항층(22) 사이에는 샤키배리어가 형성되지 않는다. On the other hand, even if the upper and lower electrodes 21 and 25 are formed of the same material, since the density of the oxygen pores 26 per unit volume is greater than that of the second resistance layer 23, the first resistance layer 22 and the lower electrode 21 and 25 are larger. A shaki barrier is not formed between the first resistive layers 22.

도 3b에 도시된 바와 같이, 하부전극(21)에 접지전압(VSS)를 인가하고, 상부전극(25)에 접지전압보다 높은 양의 전압(예컨대, VDD)를 인가하면, 상하부전극(21, 25)에 인가된 전압에 의해 저항층(24)내 산소공공(26)이 재배열되면서 필라멘트 전류 경로(미도시)가 소멸된다. 이때, 필라멘트 전류 경로의 소멸은 저항층(24)과 상부전극(25) 계면의 산소가 저항층(24) 내 산소공공(26)을 채우거나, 또는 상하부전극(21, 25)에 인가된 전압에 의하여 산소공공(26)이 하부전극(21) 방향으로 이동함에 따라 상하부전극(21, 25) 사이를 연결하는 필라멘트 전류 경로가 끊어짐으로써 발생한다. 따라서, 저항층(24)의 상부에 위치하는 제2저항층(23) 내 단위체적당 산소공공(26) 밀도가 제1저항층(22)보다 작게 형성하면 제2저항층(23) 내 형성된 필라멘트 전류 경로의 갯수가 제1저항층(22)에 비하여 상대적으로 적기 때문에 필라멘트 전류 경로의 소멸이 보다 용이하다. 이를 통해, 리셋동작 특성을 향상시킬 수 있다. As shown in FIG. 3B, when the ground voltage VSS is applied to the lower electrode 21 and a positive voltage (eg, VDD) higher than the ground voltage is applied to the upper electrode 25, the upper and lower electrodes 21, The filament current path (not shown) disappears as the oxygen pores 26 in the resistance layer 24 are rearranged by the voltage applied to the substrate 25. At this time, the disappearance of the filament current path is the voltage applied to the oxygen hole 26 in the resistance layer 24 or oxygen at the interface of the resistance layer 24 and the upper electrode 25, or applied to the upper and lower electrodes 21, 25 As the oxygen pore 26 moves toward the lower electrode 21, the filament current path connecting the upper and lower electrodes 21 and 25 is broken. Therefore, when the density of the oxygen pores 26 per unit volume in the second resistance layer 23 positioned above the resistance layer 24 is smaller than that of the first resistance layer 22, the filaments formed in the second resistance layer 23 are formed. Since the number of current paths is relatively small compared to the first resistance layer 22, the filament current path is more easily extinguished. Through this, the reset operation characteristic can be improved.

또한, 셋동작시 상하부전극(21, 25)에 인가된 전압에 의해 제1저항층(22)에서 제2저항층(23)으로 이동한 산소공공(26)이 리셋동작시 인가된 전압에 의해 다시 제2저항층(23)에서 제1저항층(22)으로 이동함에 따라 제2저항층(23)과 상부전극(25) 사이의 전위장벽이 다시 높아지게 된다. 이를 통해, 리셋동작 특성을 보다 효과적으로 향상시킬 수 있다. In addition, the oxygen hole 26 moved from the first resistive layer 22 to the second resistive layer 23 by the voltage applied to the upper and lower electrodes 21 and 25 during the set operation is caused by the voltage applied during the reset operation. As the second resistive layer 23 moves from the second resistive layer 23 to the first resistive layer 22, the potential barrier between the second resistive layer 23 and the upper electrode 25 is increased again. Through this, the reset operation characteristic can be improved more effectively.

이처럼, 본 발명의 저항층(24)은 제1 및 제2저항층(22, 23)이 서로 다른 산소환원력을 갖는 물질(또는 서로 다른 산소결합력을 갖는 물질)로 이루어짐에 따라 제1 및 제2저항층(22, 23)에서의 단위체적당 산소공공(26) 밀도를 서로 다르게 가져갈 수 있으며, 이를 통해 저항성 메모리 장치의 셋/리셋동작 특성(즉, 셋/리셋전류, 셋/리셋시간 등)을 향상시킬 수 있다. As described above, the resistive layer 24 of the present invention includes the first and second resistive layers 22 and 23 made of a material having a different oxygen reducing force (or a material having a different oxygen bonding force). Oxygen vacancy 26 per unit volume in the resistive layers 22 and 23 may be different from each other, and thus the set / reset operation characteristics (ie, set / reset current, set / reset time, etc.) of the resistive memory device may be adjusted. Can be improved.

도 4a 내지 도 4d는 본 발명의 일실시예에 따른 저항성 메모리 장치의 제조방법을 도시한 공정단면도이다. 4A through 4D are cross-sectional views illustrating a method of manufacturing a resistive memory device in accordance with an embodiment of the present invention.

도 4a에 도시된 바와 같이, 하부전극(21)을 형성한다. 하부전극(21)은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN)로 이루어진 그룹으로부터 선택 된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성할 수 있다. As shown in FIG. 4A, the lower electrode 21 is formed. The lower electrode 21 includes platinum (Pt), iridium (Ir), gold (Au), ruthenium (Ru), iridium oxide (IrO 2 ), ruthenium oxide (RuO 2 ), titanium nitride (TiN), and tantalum nitride (TaN). It can be formed as a single film consisting of any one selected from the group consisting of a) or a laminated film laminated them.

다음으로, 하부전극(21) 상에 제1저항층(22)을 형성한다. 이때, 제1저항층(22)은 산화물로 형성할 수 있다. 구체적으로, 제1저항층(22)은 티타늄(Ti)산화물, 니오브(Nb)산화물, 탄탈륨(Ta)산화물, 니켈(Ni)산화물, 텅스텐(W)산화물, 바나듐(V)산화물, 스트론튬티타늄(SrTi)산화물 및 바륨티타늄(BaTi)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성할 수 있다.Next, the first resistance layer 22 is formed on the lower electrode 21. In this case, the first resistance layer 22 may be formed of an oxide. Specifically, the first resistive layer 22 may include titanium (Ti) oxide, niobium (Nb) oxide, tantalum (Ta) oxide, nickel (Ni) oxide, tungsten (W) oxide, vanadium (V) oxide, and strontium titanium ( SrTi) oxide and barium titanium (BaTi) oxide may be formed of a single film composed of any one selected from the group consisting of or a laminated film in which they are laminated.

도 4b에 도시된 바와 같이, 제1저항층(22) 상에 제1저항층(22)보다 낮은 산소환원력을 갖는 제2저항층(23)을 형성한다. 이때, 제2저항층(23)은 산화물로 형성할 수이 있으며, 제1저항층(22)보다 낮은 산소환원력을 갖는 제2저항층(23)은 제1저항층(22)보다 산소와의 결합력이 큰 산화물로 형성함을 의미한다. As shown in FIG. 4B, a second resistance layer 23 having an oxygen reduction force lower than that of the first resistance layer 22 is formed on the first resistance layer 22. In this case, the second resistance layer 23 may be formed of an oxide, and the second resistance layer 23 having an oxygen reduction force lower than that of the first resistance layer 22 may have a bonding force with oxygen than the first resistance layer 22. This means that it is formed of a large oxide.

구체적으로, 제1저항층(22)보다 낮은 산소환원력(즉, 산소와의 결합력이 큰)을 갖는 제2저항층(23)으로는 실리콘(Si)산화물, 알루미늄(Al)산화물, 하프늄(Hf)산화물, 지르코늄(Zr)산화물, 란탄(La)산화물, 가톨리늄(Gd)산화물, 하프늄실리콘(HfSi)산화물, 지르코늄실리콘(ZrSi)산화물, 하프늄알루미늄(HfAl)산화물 및 란탄알루미늄(LaAl)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성할 수 있다. Specifically, the second resistive layer 23 having a lower oxygen reduction force (ie, greater bonding force with oxygen) than the first resistive layer 22 may be a silicon (Si) oxide, an aluminum (Al) oxide, or hafnium (Hf). ) Oxide, Zirconium (Zr) Oxide, Lanthanum (La) Oxide, Gatolinium (Gd) Oxide, Hafnium Silicon (HfSi) Oxide, Zirconium Silicon (ZrSi) Oxide, Hafnium Aluminum (HfAl) Oxide and Lanthanum Aluminum (LaAl) Oxide It can be formed as a single film consisting of any one selected from the group consisting of or a laminated film in which these are laminated.

이하, 제1 및 제2저항층(22, 23)이 적층된 적층구조물을 '저항층(24)'으로 표기한다. Hereinafter, the stacked structure in which the first and second resistance layers 22 and 23 are stacked is referred to as a 'resistance layer 24'.

도 4c에 도시된 바와 같이, 열처리를 실시하여 저항층(24) 내 공공을 생성한 다. 이때, 저항층(24) 즉, 제1 및 제2저항층(22, 23)이 산화물로 이루어짐에 따라 저항층(24) 내부에는 산소환원에 의해 산소공공(26)이 형성되며, 제1 및 제2저항층(22, 23)의 산소환원력이 서로 다름으로 인해 제1 및 제2저항층(22, 23) 내 단위체적당 산소공공(26) 밀도를 서로 다르게 형성할 수 있다. 즉, 본 발명의 일실시예에서는 제1저항층(22)의 산소환원력보다 제2저항층(23)의 산소환원력이 낮기 때문에 열처리를 통해 생성된 단위체적당 산소공공(26) 밀도는 제2저항층(23)보다 제1저항층(22)이 크다. As shown in FIG. 4C, heat treatment is performed to generate pores in the resistive layer 24. At this time, as the resistive layer 24, that is, the first and second resistive layers 22 and 23 are made of oxide, oxygen vacancies 26 are formed in the resistive layer 24 by oxygen reduction. Due to different oxygen reduction powers of the second resistive layers 22 and 23, the density of oxygen pores 26 per unit volume in the first and second resistive layers 22 and 23 may be different. That is, in one embodiment of the present invention, since the oxygen reduction force of the second resistance layer 23 is lower than that of the first resistance layer 22, the density of the oxygen pores 26 per unit volume generated through the heat treatment is the second resistance. The first resistive layer 22 is larger than the layer 23.

열처리는 진공상태 또는 아르곤가스(Ar) 분위기에서 실시할 수 있다. 이때, 진공상태 또는 아르곤가스 분위기에서 실시하는 열처리는 저항층(24)에 가해지는 열에너지만을 사용하여 저항층(24) 내 산소성분을 환원시키는 방법으로, 열처리공정간 원치않는 불순물이 저항층(24) 내부로 침투하는 것을 효과적으로 방지할 수 있는 장점이 있다. The heat treatment can be carried out in a vacuum or in an argon gas (Ar) atmosphere. At this time, the heat treatment performed in a vacuum state or in an argon gas atmosphere is a method of reducing oxygen components in the resistance layer 24 using only thermal energy applied to the resistance layer 24, and unwanted impurities are prevented during the heat treatment process. ) Has the advantage of effectively preventing the penetration into the interior.

또한, 열처리는 산소환원효율을 증가시키기 위하여 수소가스(H2), 질소가스(N2) 및 암모니아가스(NH3)로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 혼합된 혼합가스를 사용하여 실시할 수도 있다. 상술한 가스를 이용하여 열처리를 실시할 경우에는 열에너지에 의해 결합이 분리된 산소성분이 상술한 가스와 결합하여 휘발되기 때문에 보다 효율적으로 저항층(24) 내 산소공공(26)을 생성할 수 있는 장점이 있다. In addition, the heat treatment may be carried out using any one selected from the group consisting of hydrogen gas (H 2 ), nitrogen gas (N 2 ) and ammonia gas (NH 3 ) or mixed gas in order to increase the oxygen reduction efficiency. have. In the case of performing heat treatment using the above-described gas, since the oxygen component in which the bond is separated by thermal energy is combined with the above-described gas, the oxygen vacancies 26 in the resistance layer 24 can be generated more efficiently. There is an advantage.

열처리는 퍼니스열처리 또는 급속열처리를 사용하여 실시할 수 있으며, 300 ℃ ~ 600℃ 범위의 온도에서 실시할 수 있다. 여기서, 300℃ 미만의 온도에서 열처리를 실시할 경우에는 산소환원력이 큰 제1저항층(22) 즉, 산소와의 결합력이 낮은 제1저항층(22)에서도 산소공공(26)이 생성되지 않을 수 있으며, 600℃를 초과하는 온도에서 열처리를 실시할 경우에는 산소환원력이 작은 제2저항층(23) 즉, 산소와의 결합력이 큰 제2저항층(23)에서도 산소공공(26)이 용이하게 생성되어 제1 및 제2저항층(22, 23) 사이의 단위체적당 산소공공(26) 밀도차를 발생시키지 못할 우려가 있다.The heat treatment may be carried out using furnace heat treatment or rapid heat treatment, and may be carried out at a temperature in the range of 300 ° C to 600 ° C. In this case, when the heat treatment is performed at a temperature of less than 300 ° C., the oxygen vacancy 26 is not generated even in the first resistance layer 22 having a large oxygen reduction force, that is, the first resistance layer 22 having a low bonding force with oxygen. When the heat treatment is performed at a temperature exceeding 600 ° C., the oxygen vacancy 26 is easy even in the second resistive layer 23 having a small oxygen reducing force, that is, the second resistive layer 23 having a large bonding force with oxygen. It may be generated so as not to generate a density difference of the oxygen pores 26 per unit volume between the first and second resistance layers 22 and 23.

일례로, 제1저항층(22)을 티타늄산화물(TiO2)로 형성하고, 제2저항층(23)을 지르코늄산화물(ZrO2)로 형성한 경우에 암모니아가스(NH3)를 이용하여 400℃온도로 열처리를 실시하면, 티타늄산화물에 비하여 상대적으로 암모니아가스에 의한 산소환원력이 낮은 지르코늄산화물(즉, 티타늄산화물에 비하여 상대적으로 산소와의 결합력이 큰 지르코늄산화물) 내부에는 산소공공(26)이 거의 생성되지 않으나, 티타늄산화물 내부에는 다수의 산소공공(26)을 생성할 수 있다. 참고로, 티타늄산화물은 300℃ 이상의 온도에서부터 암모니아가스에 의한 산소환원이 발생하며(즉, 산소공공이 생성되며), 지르코늄산화물은 600℃ 이상의 온도에서부터 암모니아 가스에 의한 산소환원이 발생한다.For example, when the first resistance layer 22 is formed of titanium oxide (TiO 2 ) and the second resistance layer 23 is formed of zirconium oxide (ZrO 2 ), the ammonia gas (NH 3 ) may be used to form 400. When the heat treatment is carried out at a ℃ temperature, the oxygen vacancies 26 are formed inside the zirconium oxide (ie, the zirconium oxide having a relatively high bonding force with oxygen as compared to the titanium oxide), which has a lower oxygen reduction power due to ammonia gas than titanium oxide. Although rarely generated, it is possible to create a plurality of oxygen pores 26 in the titanium oxide. For reference, titanium oxide generates oxygen reduction by ammonia gas at a temperature of 300 ° C. or higher (that is, oxygen vacancies are generated), and zirconium oxide generates oxygen reduction by ammonia gas at a temperature of 600 ° C. or higher.

도 4d에 도시된 바와 같이, 제2저항층(23) 상에 상부전극(25)을 형성한다. 이때, 상부전극(25)은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN)로 이루어 진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성할 수 있으며, 하부전극(21)과 동일한 물질로 형성할 수 있다. As shown in FIG. 4D, the upper electrode 25 is formed on the second resistance layer 23. At this time, the upper electrode 25 is platinum (Pt), iridium (Ir), gold (Au), ruthenium (Ru), iridium oxide (IrO 2 ), ruthenium oxide (RuO 2 ), titanium nitride (TiN) and tantalum nitride It may be formed of a single film made of any one selected from the group consisting of (TaN) or a laminated film in which they are stacked, and may be formed of the same material as the lower electrode 21.

상술한 공정과정에서 하부전극(21), 제1저항층(22), 제2저항층(23) 및 상부전극(25) 형성공정은 물리기상증착법(Physical Vapor Deposition, PVD), 화학기상증착법(Chemical Vapor Deposition, CVD) 및 원자층증착법(Atomic Layer Deposition, ALD)으로 이루어진 그룹으로부터 선택된 어느 한 방법을 사용하여 실시할 수 있다. The process of forming the lower electrode 21, the first resistive layer 22, the second resistive layer 23, and the upper electrode 25 in the above-described process is performed by physical vapor deposition (PVD) and chemical vapor deposition ( Chemical Vapor Deposition (CVD) and Atomic Layer Deposition (ALD) can be carried out using any one method selected from the group consisting of.

이와 같이, 본 발명은 저항층(24)을 서로 다른 산소환원력을 갖는(또는 서로 다른 산소와의 결합력을 갖는) 제1 및 제2저항층(22, 23)으로 형성함으로써, 한번의 열처리공정을 통해 서로 다른 단위체적당 산소공공(26) 밀도를 갖는 제1 및 제2저항층(22, 23)을 형성할 수 있다. 이를 통해, 저항성 메모리 장치의 생산성을 향상시킬 수 있으며, 열처리 공정시 기형성된 구조물에 가해지는 열적 부담을 경감시킬 수 있다. As described above, the present invention forms the resistive layer 24 as the first and second resistive layers 22 and 23 having different oxygen reducing powers (or bonding strengths with different oxygens), thereby providing one heat treatment step. The first and second resistive layers 22 and 23 having different oxygen pore density 26 per unit volume may be formed. As a result, productivity of the resistive memory device may be improved, and thermal burden applied to the structure formed during the heat treatment process may be reduced.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will appreciate that various embodiments within the scope of the technical idea of the present invention are possible.

도 1은 종래기술에 따른 저항성 메모리 장치를 도시한 단면도. 1 is a cross-sectional view showing a resistive memory device according to the prior art.

도 2는 본 발명의 일실시예에 따른 저항성 메모리 장치를 도시한 단면도. 2 is a cross-sectional view illustrating a resistive memory device in accordance with an embodiment of the present invention.

도 3a 및 도 3b는 본 발명의 일실시예에 따른 저항성 메모리 장치의 동작원리를 설명하기 위한 개략도. 3A and 3B are schematic diagrams for describing an operating principle of a resistive memory device according to an embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 일실시예에 따른 저항성 메모리 장치의 제조방법을 도시한 공정단면도. 4A through 4D are cross-sectional views illustrating a method of manufacturing a resistive memory device in accordance with an embodiment of the present invention.

*도면 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

21 : 기판 22 : 제1저항층21 substrate 22 first resistance layer

23 : 제2저항층 24 : 저항층23: second resistive layer 24: resistive layer

25 : 상부전극 26 : 산소공공25: upper electrode 26: oxygen vacancies

Claims (16)

하부전극 상에 형성되고 산소공공을 포함하는 제1저항층;A first resistance layer formed on the lower electrode and including oxygen pores; 상기 제1저항층 상에 형성되고, 산소공공을 포함하며, 상기 제1저항층보다 낮은 산소환원력을 갖는 제2저항층; 및A second resistive layer formed on the first resistive layer, including oxygen pores, and having a lower oxygen reducing power than the first resistive layer; And 상기 제2저항층 상의 상부전극을 포함하고, An upper electrode on the second resistance layer, 상기 제1저항층의 단위체적당 산소공공 밀도가 상기 제2저항층의 단위체적당 산소공공 밀도보다 큰 저항성 메모리 장치. The resistive memory device having an oxygen pore density per unit volume of the first resistive layer greater than an oxygen pore density per unit volume of the second resistive layer. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제1항에 있어서, The method of claim 1, 상기 제1 및 제2저항층은 산화물을 포함하는 저항성 메모리 장치. The first and second resistive layers may include an oxide. 삭제delete 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제1항에 있어서, The method of claim 1, 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제1항, 제2항 또는 제4항 중 어느 한 항에 있어서, The method according to any one of claims 1, 2 or 4, 상기 제1저항층은 티타늄(Ti)산화물, 니오브(Nb)산화물, 탄탈륨(Ta)산화물, 니켈(Ni)산화물, 텅스텐(W)산화물, 바나듐(V)산화물, 스트론튬티타늄(SrTi)산화물 및 바륨티타늄(BaTi)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막을 포함하는 저항성 메모리 장치. The first resistive layer includes titanium (Ti) oxide, niobium (Nb) oxide, tantalum (Ta) oxide, nickel (Ni) oxide, tungsten (W) oxide, vanadium (V) oxide, strontium titanium (SrTi) oxide, and barium. A resistive memory device comprising a single film made of one selected from the group consisting of titanium (BaTi) oxide or a laminated film in which they are stacked. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제5항에 있어서, The method of claim 5, 상기 제2저항층은 실리콘(Si)산화물, 알루미늄(Al)산화물, 하프늄(Hf)산화물, 지르코늄(Zr)산화물, 란탄(La)산화물, 가톨리늄(Gd)산화물, 하프늄실리콘(HfSi)산화물, 지르코늄실리콘(ZrSi)산화물, 하프늄알루미늄(HfAl)산화물 및 란탄알루미늄(LaAl)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막을 포함하는 저항성 메모리 장치. The second resistive layer may be a silicon (Si) oxide, an aluminum (Al) oxide, a hafnium (Hf) oxide, a zirconium (Zr) oxide, a lanthanum (La) oxide, a tollium (Gd) oxide, a hafnium silicon (HfSi) oxide, A resistive memory device comprising a single film formed of one selected from the group consisting of zirconium silicon (ZrSi) oxide, hafnium aluminum (HfAl) oxide, and lanthanum aluminum (LaAl) oxide, or a laminated film stacked thereon. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제1항에 있어서, The method of claim 1, 상기 상부전극 및 상기 하부전극은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN)로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막을 포함하는 저항성 메모리 장치. The upper electrode and the lower electrode are platinum (Pt), iridium (Ir), gold (Au), ruthenium (Ru), iridium oxide (IrO 2 ), ruthenium oxide (RuO 2 ), titanium nitride (TiN) and tantalum nitride A resistive memory device comprising a single film made of any one selected from the group consisting of (TaN) or a laminated film in which they are stacked. 하부전극 상에 제1저항층을 형성하는 단계;Forming a first resistance layer on the lower electrode; 상기 제1저항층 상에 상기 제1저항층보다 낮은 산소환원력을 갖는 제2저항층을 형성하는 단계;Forming a second resistance layer on the first resistance layer, the second resistance layer having a lower oxygen reduction force than the first resistance layer; 상기 제1 및 제2저항층을 열처리하는 단계; 및Heat-treating the first and second resistance layers; And 상기 제2저항층 상에 상부전극을 형성하는 단계Forming an upper electrode on the second resistance layer 를 포함하는 저항성 메모리 장치 제조방법. Resistive memory device manufacturing method comprising a. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 was abandoned upon payment of a set-up fee. 제8항에 있어서, The method of claim 8, 상기 열처리는 진공상태 또는 아르곤가스(Ar) 분위기에서 실시하는 저항성 메모리 장치 제조방법. The heat treatment is performed in a vacuum or argon gas (Ar) atmosphere. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 was abandoned upon payment of a setup registration fee. 제8항에 있어서, The method of claim 8, 상기 열처리는 수소가스(H2), 질소가스(N2) 및 암모니아가스(NH3)로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들의 혼합가스를 사용하여 실시하는 저항성 메모리 장치 제조방법. And the heat treatment is performed using any one selected from the group consisting of hydrogen gas (H 2 ), nitrogen gas (N 2 ) and ammonia gas (NH 3 ), or a mixture thereof. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제8항에 있어서, The method of claim 8, 상기 열처리는 퍼니스열처리법 또는 급속열처리법을 사용하여 실시하는 저항성 메모리 장치 제조방법. And the heat treatment is performed using a furnace heat treatment method or a rapid heat treatment method. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.Claim 12 was abandoned upon payment of a registration fee. 제8항에 있어서, The method of claim 8, 상기 열처리는 300℃ ~ 600℃ 범위의 온도에서 실시하는 저항성 메모리 장치 제조방법. The heat treatment is a resistance memory device manufacturing method performed at a temperature in the range of 300 ℃ ~ 600 ℃. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 was abandoned upon payment of a registration fee. 제8항에 있어서, The method of claim 8, 상기 제1 및 제2저항층은 산화물로 형성하는 저항성 메모리 장치 제조방법. The first and second resistive layers are formed of an oxide. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 was abandoned when the registration fee was paid. 제8항에 있어서, The method of claim 8, 상기 제1저항층은 티타늄(Ti)산화물, 니오브(Nb)산화물, 탄탈륨(Ta)산화물, 니켈(Ni)산화물, 텅스텐(W)산화물, 바나듐(V)산화물, 스트론튬티타늄(SrTi)산화물 및 바륨티타늄(BaTi)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성하는 저항성 메모리 장치 제조방법. The first resistive layer includes titanium (Ti) oxide, niobium (Nb) oxide, tantalum (Ta) oxide, nickel (Ni) oxide, tungsten (W) oxide, vanadium (V) oxide, strontium titanium (SrTi) oxide, and barium. A resistive memory device manufacturing method comprising: forming a single film composed of any one selected from the group consisting of titanium (BaTi) oxide or a laminated film in which they are laminated. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.Claim 15 was abandoned upon payment of a registration fee. 제14항에 있어서, The method of claim 14, 상기 제2저항층은 실리콘(Si)산화물, 알루미늄(Al)산화물, 하프늄(Hf)산화물, 지르코늄(Zr)산화물, 란탄(La)산화물, 가톨리늄(Gd)산화물, 하프늄실리콘(HfSi)산화물, 지르코늄실리콘(ZrSi)산화물, 하프늄알루미늄(HfAl)산화물 및 란탄알루미늄(LaAl)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성하는 저항성 메모리 장치 제조방법. The second resistive layer may be a silicon (Si) oxide, an aluminum (Al) oxide, a hafnium (Hf) oxide, a zirconium (Zr) oxide, a lanthanum (La) oxide, a tollium (Gd) oxide, a hafnium silicon (HfSi) oxide, A method of manufacturing a resistive memory device, which is formed of a single film composed of one selected from the group consisting of zirconium silicon (ZrSi) oxide, hafnium aluminum (HfAl) oxide, and lanthanum aluminum (LaAl) oxide, or a laminated film in which they are laminated. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.Claim 16 was abandoned upon payment of a setup registration fee. 제8항에 있어서, The method of claim 8, 상기 하부전극 및 상기 상부전극은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질 화물(TaN)로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성하는 저항성 메모리 장치 제조방법.The lower electrode and the upper electrode are platinum (Pt), iridium (Ir), gold (Au), ruthenium (Ru), iridium oxide (IrO 2 ), ruthenium oxide (RuO 2 ), titanium nitride (TiN) and tantalum nitride A resistive memory device manufacturing method comprising a single film composed of any one selected from the group consisting of cargo (TaN) or a laminated film in which they are laminated.
KR1020090082494A 2009-09-02 2009-09-02 Resistive memory device and method for manufacturing the same KR101133707B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090082494A KR101133707B1 (en) 2009-09-02 2009-09-02 Resistive memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090082494A KR101133707B1 (en) 2009-09-02 2009-09-02 Resistive memory device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110024479A KR20110024479A (en) 2011-03-09
KR101133707B1 true KR101133707B1 (en) 2012-04-13

Family

ID=43932310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090082494A KR101133707B1 (en) 2009-09-02 2009-09-02 Resistive memory device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101133707B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563172B2 (en) 2020-09-25 2023-01-24 SK Hynix Inc. Variable resistance memory device and manufacturing method of the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288297B1 (en) * 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
KR101925448B1 (en) 2012-12-17 2018-12-05 에스케이하이닉스 주식회사 Resistance variable memory device and method for fabricating the same
KR102074942B1 (en) 2013-07-29 2020-02-10 삼성전자 주식회사 Nonvolatile memory transistor and device including the same
KR101438580B1 (en) * 2014-03-24 2014-09-17 연세대학교 산학협력단 Method for treating resistive memory device and method for manufacturing resistive memory device employing the same
KR102086420B1 (en) 2018-01-23 2020-04-28 성균관대학교산학협력단 Resistance random access memory device and preparing method thereof
KR102225772B1 (en) * 2019-10-17 2021-03-09 연세대학교 원주산학협력단 Manufacturing method of high yeild resistive change memory device based on polyimide and graphene oxide composite
KR20210083934A (en) 2019-12-27 2021-07-07 삼성전자주식회사 Variable resistance memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215977A1 (en) 2006-03-10 2007-09-20 Samsung Electronics Co., Ltd. Resistance random access memory device and a method of manufacturing the same
KR20070111840A (en) * 2006-05-19 2007-11-22 삼성전자주식회사 Nonvolatile memory device using oxygen-deficient metal oxide layer and the fabrication method
US20090109727A1 (en) * 2007-10-30 2009-04-30 Spansion Llc Erase, programming and leakage characteristics of a resistive memory device
US20090163018A1 (en) 2007-12-20 2009-06-25 Spansion Llc Method to prevent alloy formation when forming layered metal oxides by metal oxidation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215977A1 (en) 2006-03-10 2007-09-20 Samsung Electronics Co., Ltd. Resistance random access memory device and a method of manufacturing the same
KR20070111840A (en) * 2006-05-19 2007-11-22 삼성전자주식회사 Nonvolatile memory device using oxygen-deficient metal oxide layer and the fabrication method
US20090109727A1 (en) * 2007-10-30 2009-04-30 Spansion Llc Erase, programming and leakage characteristics of a resistive memory device
US20090163018A1 (en) 2007-12-20 2009-06-25 Spansion Llc Method to prevent alloy formation when forming layered metal oxides by metal oxidation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563172B2 (en) 2020-09-25 2023-01-24 SK Hynix Inc. Variable resistance memory device and manufacturing method of the same

Also Published As

Publication number Publication date
KR20110024479A (en) 2011-03-09

Similar Documents

Publication Publication Date Title
KR101133707B1 (en) Resistive memory device and method for manufacturing the same
KR101055748B1 (en) Resistance change device and manufacturing method thereof
KR101096203B1 (en) Semiconductor device and method for manufacturing the same
US9184383B2 (en) Nonvolatile memory device having an electrode interface coupling region
US9178151B2 (en) Work function tailoring for nonvolatile memory applications
KR100913395B1 (en) Memory devices and method for fabricating the same
KR101882850B1 (en) Resistance variable memory device and method for fabricating the same
KR101972195B1 (en) Nonvolatile resistive memory element with a metal nitride containing switching layer
US20140353567A1 (en) Current-limiting layer and a current-reducing layer in a memory device
KR101094390B1 (en) Resistive memory device and method for manufacturing the same
US8637413B2 (en) Nonvolatile resistive memory element with a passivated switching layer
KR101570742B1 (en) Resistive random access memory and method of fabricating the same
CN103178067A (en) Nonvolatile memory device and method for manufacturing the same
US9040413B2 (en) Using saturated and unsaturated ALD processes to deposit oxides as ReRAM switching layer
KR20130118095A (en) Resistance variable memory device and method for fabricating the same
KR20120004827A (en) Semiconductor device and method for fabricating the same
KR20110030162A (en) Method for manufacturing resistive memory device
JP3914171B2 (en) Semiconductor device and manufacturing method thereof
KR20110024495A (en) Resistive memory device and method for manufacturing the same
TWI549326B (en) Resistive ram and method of manufacturing the same
KR20110020886A (en) Method for fabricating resistance memory device
US20130134373A1 (en) Nonvolatile resistive memory element with a novel switching layer
KR20080098822A (en) Capacitor and method for fabrication of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee