JP3914171B2

JP3914171B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP3914171B2
Application number: JP2003147889A
Authority: JP
Inventors: 修有隅; 馨太郎今井; 晃司山川; 範基文
Original assignee: Infineon Technologies AG; Toshiba Corp
Current assignee: Infineon Technologies AG; Toshiba Corp
Priority date: 2002-05-28
Filing date: 2003-05-26
Publication date: 2007-05-16
Anticipated expiration: 2023-05-26
Also published as: JP2004056108A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、特に強誘電体を用いたキャパシタを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ（Large scale integrated circuit）のアプリケーション分野が大きく変貌している。従来の主な応用分野であったスーパーコンピュータ、ＥＷＳ（Engineering Work Station）、パーソナルコンピュータなどから、現在では、携帯端末、マルチメディアなどへ、アプリケーション分野が移行しつつある。このため、低消費電力化・高速動作化のみならず、不揮発性機能の付加が重要となってきている。また、高性能・多機能化には、新材料の導入が不可欠になってきている。
【０００３】
例えば、現在、情報記憶用のキャパシタの絶縁膜として、ペロブスカイト化合物或いはビスマス層状化合物などの強誘電体膜を用いた、不揮発性の強誘電体メモリ（Ferroelectric RAM)が注目されている。この強誘電体メモリは、フラッシュメモリ、ＳＲＡＭ（Static RAM）及びＤＲＡＭ（Dynamic RAM）との置き換え、ロジック回路混載デバイスへの適用など、次世代のメモリとしての期待が極めて大きい。また、この強誘電体メモリは、バッテリーレスで高速動作が可能であるため、RF-ID (Radio Frequency-Identification)などの非接触カードへの展開が始まっている。
【０００４】
上記強誘電体メモリに用いる材料には、揮発性の高い元素或いは、製造過程で拡散して他の材料と反応する元素を含むものが多い。そのため、製造プロセスにおいて大きな支障が生じる。
【０００５】
強誘電体膜として用いられる代表的な複合酸化物の一つとして、ＰＺＴ膜（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃膜）がある。ＰＺＴ膜に含有された鉛（Ｐｂ）は、他の含有元素に比べて蒸気圧が高い。そのため、ＰＺＴ膜の形成には、アモルファス膜を低温形成した後、高温加熱処理を行って結晶性を有する膜に変換する方法が、一般的に用いられる。例えば、スパッタリング法などを用いて室温でアモルファスＰＺＴ膜を形成した後、酸素雰囲気においてRTA（Rapid Thermal Annealing）により瞬時に結晶化する方法が、広く用いられている。
【０００６】
しかしながら、製造工程を通してＰｂ量を制御するのは難しいため、半導体デバイスを高い再現性で歩留まりよく形成することは極めて困難である。また、信頼性を向上させる観点から、キャパシタの電極にはＩｒＯ₂、ＲｕＯ₂、ＳＲＯ（ＳｒＲｕＯ₃）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ₃）等の酸化物電極が用いられているが、これらの電極材料に含有された元素がＰＺＴ膜中に拡散して粒界でＰｂなどと反応し、Ｉ−Ｖ特性や強誘電性を劣化させるおそれもある。
【０００７】
さらに従来は、アモルファスＰＺＴ膜を酸素雰囲気中でアニールして結晶化させていたため、後述するようにＰＺＴ膜の結晶が柱状となり、リーク電流の増大や分極疲労特性の悪化等の原因となっていた。
【０００８】
公知文献としては、特許文献１及び特許文献２があげられる。いずれも、ＰＺＴ膜を形成した後、Ａｒガス雰囲気中でアニールを行い、その後に酸素ガス雰囲気中でアニールを行うというものである。しかしながら、これらの公知文献では、アニール後のＰＺＴ膜の構造については考慮されておらず、リーク特性に優れた強誘電体キャパシタを得ることが困難であった。
【０００９】
【特許文献１】
特開２０００−１５６４７３号公報
【００１０】
【特許文献２】
米国特許第６２８７６３７号明細書
【００１１】
【発明が解決しようとする課題】
このように、従来の強誘電体キャパシタは、リーク電流の増大や分極疲労特性の悪化等が生じ、Ｉ−Ｖ特性（電流−電圧特性）や信頼性に優れたキャパシタを得ることが困難であった。
【００１２】
本発明は上記従来の課題に対してなされたものであり、特性や信頼性に優れたキャパシタを有する半導体装置及びその製造方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】
本発明に係る半導体装置は、下部電極と、上部電極と、前記上部電極と下部電極との間に介在し、Ｐｂ、Ｚｒ、Ｔｉ及びＯを含有したペロブスカイト型の強誘電体で形成された誘電体膜と、を備えた半導体装置であって、前記誘電体膜は、複数の方向の粒界で区画された複数の結晶粒で形成された第１の部分を含むことを特徴とする。
【００１４】
本発明に係る半導体装置の製造方法は、下部電極上にＰｂ、Ｚｒ、Ｔｉ及びＯを含有したペロブスカイト型の強誘電体で形成された誘電体膜を形成する工程と、前記誘電体膜上に上部電極を形成する工程と、を備えた半導体装置の製造方法であって、前記誘電体膜を形成する工程は、酸素ガス雰囲気中でのアニールによって前記下部電極上に前記誘電体膜の第１の部分を形成する工程と、不活性ガス雰囲気中でのアニールによって前記第１の部分上に前記誘電体膜の第２の部分を形成する工程と、を含むことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１６】
（実施形態１）
図１は、本発明の第１の実施形態に係る半導体装置におけるキャパシタの構造を模式的に示したものである。
【００１７】
図１に示したキャパシタは、シリコン基板等の半導体基板（図示せず）の上方に形成されており、不揮発性の強誘電体メモリにおける電荷保持用のキャパシタとして用いられる。
【００１８】
以下、図１に示したキャパシタの製造方法を説明する。
【００１９】
まず、LP-TEOS酸化膜等の下地膜上に、ＤＣマグネトロンスパッタリング法によって、１００ｎｍ厚のＰｔ膜１１を形成する。Ｐｔのスパッタリングは、Ａｒガス雰囲気にて行い、投入電力は３ｋＷ、成膜時間は２０秒とする。続いて、ＳＲＯ膜（ＳｒＲｕＯ₃膜）１２を、ＤＣマグネトロンスパッタリング法により室温で形成する。ＳＲＯのスパッタリングは、Ａｒガス雰囲気にて行い、投入電力は７００Ｗ、成膜時間は１１．５秒とする。その後、酸素雰囲気中で５５０〜６００℃、３０秒の熱処理を行い、ＳＲＯ膜１２を結晶化する。
【００２０】
次に、ＳＲＯ膜１２上にＰＺＴ膜（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃膜）１３を形成する。ＰＺＴは、少なくともＰｂ、Ｚｒ、Ｔｉ及びＯを含有し、ＡＢＯ₃で表されるペロブスカイト型の強誘電体である。Ａサイト元素にはＰｂが、Ｂサイト元素にはＺｒ或いはＴｉが対応する。Ａサイト元素或いはＢサイト元素として、他の元素が少量、置換されている場合もある。
【００２１】
ＰＺＴ膜１３の形成工程を説明する。まず、ＲＦマグネトロンスパッタリングにより、ＳＲＯ膜１２上にアモルファスＰＺＴ膜を室温にて堆積する。その後、ＲＴＡにより、５５０〜６００℃、３０秒の熱処理を行い、アモルファスＰＺＴ膜を結晶化する。続いて、結晶化したＰＺＴ膜上にさらにアモルファスＰＺＴ膜を堆積する。さらに、ＲＴＡにより、５５０〜６００℃、３０秒の熱処理を行い、アモルファスＰＺＴ膜を結晶化する。これにより、合計１３０ｎｍ厚のＰＺＴ結晶膜１３が形成される。このように、アモルファスＰＺＴ膜の堆積／アニール工程を２回繰り返すのは、ＰＺＴ膜表面のラフネスを改善するため、Ｐｂの分布を均一化させるため、等の理由による。なお、ＰＺＴターゲットとしては、例えば、(Ｐｂ_1.15, Ｌａ_0.03)(Ｚｒ_0.4 , Ｔｉ_0.6)Ｏ₃組成の、高密度焼結ターゲットを用いる。また、各アモルファスＰＺＴ膜のスパッタリングは、Ａｒガス雰囲気にて行い、投入電力は１．５ｋＷ、成膜時間は７２秒とする。
【００２２】
上記ＰＺＴ膜１３のアニール工程の詳細を説明する。下層ＰＺＴ膜（ＰＺＴ膜の下層部）については、最高温度の５５０〜６００℃に到達した後、前半１５秒は酸素ガス雰囲気でアニールを行い、後半１５秒はＡｒガス雰囲気でアニールを行う。酸素ガスからＡｒガスへの切り替えは連続的に行う。上層ＰＺＴ膜（ＰＺＴ膜の上層部）については、５５０〜６００℃の温度に到達した後、前半１５秒はＡｒガス雰囲気でアニールを行い、後半１５秒は酸素ガス雰囲気でアニールを行う。Ａｒガスから酸素ガスへの切り替えは連続的に行う。下層ＰＺＴ膜の酸素ガス雰囲気中でのアニール工程により主としてＰＺＴ膜１３ｂが得られ、その後の工程により主としてＰＺＴ膜１３ａが得られる。
【００２３】
次に、ＰＺＴ膜１３上に、１０ｎｍ厚のＳＲＯ膜１４を形成し、さらにその上に５０ｎｍ厚のＰｔ膜１５を形成する。ここでは、ＳＲＯ膜１４及びＰｔ膜１５は、例えばシャドーマスクを用いて堆積され、１６０μｍ径の円状のパターン形状である。その後、電気炉を用いて、酸素ガス雰囲気下で、５５０〜６００℃の温度にて、１時間の熱処理を行う。
【００２４】
以上のようにして、Ｐｔ膜１１及びＳＲＯ膜１２からなる下部電極と、ＳＲＯ膜１４及びＰｔ膜１５からなる上部電極との間に、ＰＺＴ膜１３からなる強誘電体膜が挟まれたキャパシタ構造が得られる。
【００２５】
図２は、本実施形態の比較例に係るキャパシタ構造を模式的に示したものである。Ｐｔ膜１１、ＳＲＯ膜１２、ＳＲＯ膜１４及びＰｔ膜１５の形成方法は図１に示した実施形態と同様であるが、ＰＺＴ膜１３のアニール方法が図１に示した実施形態とは異なっている。比較例においても、アモルファスＰＺＴ膜の堆積／アニール工程を２回繰り返すが、いずれのアニール工程（ＲＴＡ、５５０〜６００℃、３０秒）も、酸素ガス雰囲気にて行う。
【００２６】
図３は、図１に示した本実施形態のキャパシタの断面構造を、ＴＥＭ（Transmission Electron Microscopy）によって観察したものである。ここでは、上部電極（ＳＲＯ膜及びＰｔ膜）を形成する前の構造を示している。
【００２７】
本実施形態のアニール方法によって得られたＰＺＴ膜１３ａでは、結晶粒の形状が円錐状或いは卵状となっている。すなわち、図１及び図３に示すように、結晶粒の断面形状は、楔状或いは楕円状となっている。このような結晶粒の形状を有しているため、結晶粒間の粒界の方向が揃っておらず（粒界が複数の方向を有している）、粒界の方向がランダムになっている。言い換えると、ＰＺＴ膜の下面と上面との間で粒界がジグザグになっている。また、ＰＺＴ膜１３ｂは、後述する比較例と同様の構造を有しており、ＰＺＴ膜の結晶粒の形状が柱状となっている。
【００２８】
図４は、図２に示した比較例のキャパシタの断面構造を、ＴＥＭによって観察したものである。比較例では、ＰＺＴ膜の結晶粒の形状が柱状となっており、結晶粒の断面形状は長方形状（矩形状）となっている。そして、粒界の方向はＰＺＴ膜の下面及び上面に対してほぼ垂直であり、各粒界の方向が揃っている（粒界の方向が一方向である）。
【００２９】
次に、本発明の実施形態及び比較例における強誘電体キャパシタの電気的特性について述べる。
【００３０】
図５及び図６は、リーク電流特性（Ｉ−Ｖ特性）の測定結果を示したものである。図５の（Ｏ₂-Ａｒ/Ａｒ-Ｏ₂）が本実施形態の特性であり、図６が比較例の特性である。比較例では、＋２．５Ｖの電圧において８．３×１０^-6Ａ／ｃｍ²のリーク電流密度であるのに対し、本実施形態では、＋２．５Ｖの電圧において５．９×１０^-7Ａ／ｃｍ²のリーク電流密度であり、リーク電流特性が著しく改善されている。
【００３１】
上述した結果の要因を調べるため、ＰＺＴ膜の粒界に存在する元素をTEM-EDXによって分析した。その結果を図７（本実施形態）及び図８（比較例）に示す。比較例では、ＰＺＴの粒界においてＲｕなどのピークが強く検出されている。これに対して、本実施形態では、ＰＺＴにおいてＲｕのピークが見られない。その理由の一つとして、図３及び図４のＴＥＭ像に示されるように、本実施形態と比較例ではグレイン形状が違うため、ＰＺＴ膜とＳＲＯ膜との界面に垂直な方向においてＲｕ拡散の度合いが変わったことがあげられる。すなわち、本実施形態では、粒界がジグザクであるため、実効的な拡散距離が長くなり、ＰＺＴ膜の表面方向へのＲｕの拡散が抑えられたものと考えられる。
【００３２】
他の理由として、以下の理由が考えられる。図９は、ＲＴＡガスの種類を変えて、Ｐｂ量の温度依存性をＩＣＰ分析にて調べた結果を示したものである。図９に示すように、３００℃〜７００℃において、酸素雰囲気中のＲＴＡではＰｂ量の低下が小さいのに対し、Ａｒ雰囲気中のＲＴＡでは、結晶化温度付近でＰｂ量が急激に低下し、Ｐｂの割合がストイキオメトリに近い値となる。この結果から、比較例では、ＰＺＴの粒界に多くのＰｂ或いはＰｂ化合物が残存し、且つＲｕが拡散及び反応することにより、Ｐｂ₂Ｒｕ₂Ｏ_7-xで表される導電性の酸化物が形成され、この酸化物がリークパスの原因になると考えられる。
【００３３】
以上の結果から、リーク電流特性に差が生じたものと思われる。すなわち、本実施形態では、粒界がジグザグで且つグレインが緻密化されているため、ＰＺＴ膜とＳＲＯ膜との界面に垂直な方向でのＲｕ拡散が抑制される。また、Ａｒ雰囲気でのＲＴＡにより、Ｐｂ量が低減される。そのため、上記導電性の酸化物の形成が抑制され、リーク電流が低減したと考えられる。
【００３４】
図１０は、分極疲労特性の測定結果を示したものである。スイッチング時の駆動電圧は±６Ｖ、パルス幅は１０μ秒、分極測定時の印加電圧は±４Ｖとした。比較例の場合（Ｏ₂/Ｏ₂）には、１０⁵〜１０⁶回のスイッチングサイクル付近から、残留分極量が低下し始めている。一方、本実施形態の場合（Ｏ₂-Ａｒ/Ａｒ-Ｏ₂）には、１０¹⁰回の分極反転の後でも残留分極量が低下していない。本実施形態では、膜が緻密化され且つ、Ｐｂ量が最適化されているためと考えられる。
【００３５】
図１１は、インプリント特性の測定結果を示したものである。１５０℃、６００時間以上の加熱後、本実施形態の場合（Ｏ₂-Ａｒ/Ａｒ-Ｏ₂）には、比較例の場合（Ｏ₂/Ｏ₂）に比べて、初期値に対する電圧シフトが０．１Ｖ程度減少しており、本実施形態では良好なインプリント特性が得られている。
【００３６】
以上のように、本実施形態では、アモルファスＰＺＴ膜をＡｒガス雰囲気でアニールすることにより、結晶化後のＰＺＴ膜では、緻密で微細な結晶粒が得られるとともに粒界がジグザグになる。また、粒界及び界面のＰｂ量を制御することができる。その結果、ＰＺＴ膜中に含まれるＰｂ量が低減され、且つ電極に含まれるＲｕの拡散が抑制されるため、リーク電流を大幅に低減することが可能となる。また、ＰＺＴ膜と電極との界面のＰｂの割合が最適化されるため、分極疲労特性の向上等、キャパシタの信頼性を向上させることが可能となる。
【００３７】
（実施形態２）
図１２は、本発明の第２の実施形態に係る半導体装置におけるキャパシタの構造を模式的に示したものである。基本的な構造は図１に示した第１の実施形態と同様であるが、本実施形態ではＰＺＴ膜の構成が第１の実施形態とは異なっている。
【００３８】
以下、図１２に示したキャパシタの製造方法を説明する。なお、Ｐｔ膜１１、ＳＲＯ膜１２、ＳＲＯ膜１４及びＰｔ膜１５の構成や形成方法は、第１の実施形態と同様であるため、ここではＰＺＴ膜１３ａ及び１３ｂの形成方法等について説明する。
【００３９】
本実施形態においても、第１の実施形態と同様、アモルファスＰＺＴ膜の堆積／アニール工程を２回繰り返す。アモルファスＰＺＴ膜の成膜条件等は第１の実施形態と同様であるが、アニール工程（ＲＴＡ工程）が第１の実施形態とは異なる。１層目のＰＺＴ膜１３ａについては、１層目のアモルファスＰＺＴ膜堆積後、Ａｒガス雰囲気中でアニールを行う。２層目のＰＺＴ膜１３ｂについては、２層目のアモルファスＰＺＴ膜堆積後、酸素ガス雰囲気中でアニールを行う。いずれのアニール工程も、アニール温度５５０℃〜６００℃、アニール時間３０秒とする。
【００４０】
上述した方法により、１層目のＰＺＴ膜１３ａは、図１に示した第１の実施形態のＰＺＴ膜１３ａと同様の構造になる。２層目のＰＺＴ膜１３ｂは、図２に示した第１の実施形態の比較例におけるＰＺＴ膜１３と同様の構造になる。
【００４１】
次に、本実施形態の強誘電体キャパシタの電気的特性について述べる。
【００４２】
図５に、リーク電流特性（Ｉ−Ｖ特性）の測定結果を示す。本実施形態の場合（Ａｒ/Ｏ₂）では、＋２．５Ｖの電圧において６．５×１０^-7Ａ／ｃｍ²程度のリーク電流密度であり、リーク電流特性が著しく改善されている。第１の実施形態で示した効果が改善要因と考えられる。
【００４３】
図１０に、分極疲労特性の測定結果を示す。スイッチング時の駆動電圧は±６Ｖ、パルス幅は１０μ秒、分極測定時の印加電圧は±４Ｖとした。本実施形態の場合（Ａｒ/Ｏ₂）では、１０¹⁰回の分極反転の後でも残留分極量が低下していない。１層目のＰＺＴ膜と２層目のＰＺＴ膜とでアニール雰囲気を逆にした場合、すなわち１層目を酸素雰囲気で２層目をＡｒ雰囲気でアニールした場合（Ｏ₂/Ａｒ）の測定結果も図１０に示した。この場合には、分極疲労特性の多少の劣化が生じている。これは、２層目のＰＺＴ膜の上面近傍が、Ａｒ雰囲気中でのＲＴＡにより、酸素不十分な状態になったため、その後のＳＲＯ膜形成過程において、ＳＲＯ膜中の酸素がＰＺＴ膜に抜き取られ、ＳＲＯ膜の結晶性が低下したことによると考えられる。ただし、（Ｏ₂/Ａｒ）の場合にも、２層目のＰＺＴ膜は図１に示した第１の実施形態のＰＺＴ膜１３ａと同様の構造になるため、キャパシタの特性を向上させることが可能である。
【００４４】
図１１に、インプリント特性の測定結果を示す。１５０℃、６００時間以上の加熱後、本実施形態の場合（Ａｒ/Ｏ₂）には、第１の実施形態の比較例の場合（Ｏ₂/Ｏ₂）に比べて、初期値に対する電圧シフトが０．１Ｖ程度減少しており、本実施形態では良好なインプリント特性が得られている。
【００４５】
以上のように、本実施形態においても、第１の実施形態と同様、リーク電流が抑制され、キャパシタの強誘電性や信頼性を向上させることが可能となる。
【００４６】
（実施形態３）
図１３は、本発明の第３の実施形態に係る半導体装置におけるキャパシタの構造を模式的に示したものである。基本的な構造は図１に示した第１の実施形態と同様であるが、本実施形態ではＰＺＴ膜の構成が第１の実施形態とは異なっている。
【００４７】
以下、図１３に示したキャパシタの製造方法を説明する。なお、Ｐｔ膜１１、ＳＲＯ膜１２、ＳＲＯ膜１４及びＰｔ膜１５の構成や形成方法は、第１の実施形態と同様であるため、ここではＰＺＴ膜１３ａ、１３ｂ１及び１３ｂ２の形成方法等について説明する。
【００４８】
本実施形態では、アモルファスＰＺＴ膜の堆積／アニール工程を３回繰り返す。アモルファスＰＺＴ膜の成膜条件等は第１の実施形態と同様であるが、ＰＺＴ膜の総厚が第１の実施形態と同じになるよう、各アモルファスＰＺＴ膜の成膜時間は４８秒とした。
【００４９】
１層目のＰＺＴ膜１３ｂ１については、１層目のアモルファスＰＺＴ膜堆積後、酸素ガス雰囲気中でアニールを行う。２層目のＰＺＴ膜１３ａについては、２層目のアモルファスＰＺＴ膜堆積後、Ａｒガス雰囲気中でアニールを行う。３層目のＰＺＴ膜１３ｂ２については、３層目のアモルファスＰＺＴ膜堆積後、酸素ガス雰囲気中でアニールを行う。いずれのアニール工程も、アニール温度５５０℃〜６００℃、アニール時間２０秒とする。
【００５０】
上述した方法により、２層目のＰＺＴ膜１３ａは、図１に示した第１の実施形態のＰＺＴ膜１３ａと同様の構造になる。１層目のＰＺＴ膜１３ｂ１及び３層目のＰＺＴ膜１３ｂ２は、図２に示した第１の実施形態の比較例におけるＰＺＴ膜１３と同様の構造になる。
【００５１】
本実施形態においても、第１の実施形態と同様、リーク電流特性及び分極疲労特性等を改善することができ、キャパシタの特性や信頼性を向上させることが可能となる。
【００５２】
なお、上述した第３の実施形態では、アモルファスＰＺＴ膜の堆積／アニール工程を３回繰り返すようにしたが、アモルファスＰＺＴ膜を堆積した後、該アモルファスＰＺＴ膜に対して、酸素ガス雰囲気中でのアニール、Ａｒガス雰囲気中でのアニール及び酸素ガス雰囲気中でのアニールを順次連続的に行うようにしてもよい。この場合にも、図１３で示したような構造を得ることが可能である。また、第１の実施形態の工程を用いた場合にも、アニール条件等を変えることで、図１３で示したような構造を得ることが可能である。
【００５３】
また、上述した各実施形態では、コンタクト、配線及び層間膜等の形成、エッチング、平坦化ポリッシング等のＢＥＯＬ（Back End Of the Line）工程は含んでいないが、フルプロセスを経た場合であっても、上述した効果を得ることが可能である。また、上述した各実施形態では、アモルファスＰＺＴ膜等をスパッタリングによって形成したが、その他の成膜技術を用いることも可能である。
【００５４】
また、プラグ材にポリシリコンやタングステンなどを使用して、ＣＯＰ（Capacitor On Plug）構造を持つメモリデバイスを作製する場合には、上述した各実施形態の方法を用いることにより、酸化剤のプラグ表面への進入を低減することができ、半導体記憶装置の高集積化を実現することが可能である。
【００５５】
また、上述した各実施形態において、下層側ＳＲＯ膜１２のアニール温度（Ｔ１）、ＰＺＴ膜１３のアニール温度（Ｔ２）及び上層側ＳＲＯ膜１４のアニール温度（Ｔ３）の関係は、Ｔ１≧Ｔ２≧Ｔ３であることが望ましい。また、ＰＺＴ膜１３についても、上層側のアニール温度が下層側のアニール温度よりも高くならないようにすることが望ましい。
【００５６】
さらに、上述した各実施形態において、不活性ガスとして、Ａｒガスの代わりに、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｋｒガス、Ｘｅガス、Ｒｎガス或いは窒素ガスを用いて、アニールを行うことも可能である。
【００５７】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【００５８】
【発明の効果】
本発明によれば、リーク電流の低減や分極疲労特性の改善等、キャパシタの特性や信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るキャパシタの構造を模式的に示した断面図である。
【図２】本発明の比較例に係るキャパシタの構造を模式的に示した断面図である。
【図３】本発明の第１の実施形態に係るキャパシタの断面構造を示した写真である。
【図４】本発明の比較例に係るキャパシタの断面構造を示した写真である。
【図５】本発明の実施形態に係るキャパシタのＩ−Ｖ特性を示した図である。
【図６】本発明の比較例に係るキャパシタのＩ−Ｖ特性を示した図である。
【図７】本発明の実施形態に係り、ＰＺＴ膜に含有されたＲｕをTEM-EDXによって分析した結果を示した図である。
【図８】本発明の比較例に係り、ＰＺＴ膜に含有されたＲｕをTEM-EDXによって分析した結果を示した図である。
【図９】キャパシタ中のＰｂ量の温度依存性をＩＣＰ分析にて調べた結果を示した図である。
【図１０】キャパシタの分極疲労特性の測定結果を示した図である。
【図１１】キャパシタのインプリント特性の測定結果を示した図である。
【図１２】本発明の第２の実施形態に係るキャパシタの構造を模式的に示した断面図である。
【図１３】本発明の第３の実施形態に係るキャパシタの構造を模式的に示した断面図である。
【符号の説明】
１１、１５…Ｐｔ膜
１２、１４…ＳＲＯ膜
１３、１３ａ、１３ｂ、１３ｂ１、１３ｂ２…ＰＺＴ膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a capacitor using a ferroelectric and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, the application field of LSI (Large scale integrated circuit) has changed greatly. Currently, application fields are shifting from supercomputers, EWS (Engineering Work Station), personal computers, and the like, which have been the main application fields, to mobile terminals, multimedia, and the like. For this reason, not only low power consumption and high speed operation but also the addition of a nonvolatile function has become important. In addition, the introduction of new materials has become indispensable for high performance and multi-functionality.
[0003]
For example, a nonvolatile ferroelectric memory (Ferroelectric RAM) that uses a ferroelectric film such as a perovskite compound or a bismuth layered compound as an insulating film of an information storage capacitor is currently attracting attention. This ferroelectric memory has great expectations as a next-generation memory, such as replacement with flash memory, SRAM (Static RAM) and DRAM (Dynamic RAM), and application to a logic circuit mixed device. In addition, since this ferroelectric memory can operate at high speed without a battery, it has been expanded to contactless cards such as RF-ID (Radio Frequency-Identification).
[0004]
Many of the materials used for the ferroelectric memory contain highly volatile elements or elements that diffuse during the manufacturing process and react with other materials. For this reason, a great trouble occurs in the manufacturing process.
[0005]
One typical composite oxide used as a ferroelectric film is a PZT film (Pb (Zr, Ti) O ₃ film). Lead (Pb) contained in the PZT film has a higher vapor pressure than other contained elements. Therefore, a method of forming a PZT film by forming an amorphous film at a low temperature and then converting it to a film having crystallinity by performing a high-temperature heat treatment is generally used. For example, a method in which an amorphous PZT film is formed at room temperature using a sputtering method or the like and then instantly crystallized by RTA (Rapid Thermal Annealing) in an oxygen atmosphere is widely used.
[0006]
However, since it is difficult to control the amount of Pb throughout the manufacturing process, it is extremely difficult to form semiconductor devices with high reproducibility and high yield. Further, from the viewpoint of improving reliability, oxide electrodes such as IrO ₂ , RuO ₂ , SRO (SrRuO ₃ ), and LSCO ((La, Sr) CoO ₃ ) are used for the capacitor electrodes. The element contained in the electrode material may diffuse into the PZT film and react with Pb or the like at the grain boundary to deteriorate the IV characteristics or the ferroelectricity.
[0007]
Further, since the amorphous PZT film is conventionally crystallized by annealing in an oxygen atmosphere, the crystal of the PZT film becomes columnar as described later, which causes an increase in leakage current and deterioration of polarization fatigue characteristics. .
[0008]
Known documents include Patent Document 1 and Patent Document 2. In either case, after the PZT film is formed, annealing is performed in an Ar gas atmosphere, and then annealing is performed in an oxygen gas atmosphere. However, in these known documents, the structure of the annealed PZT film is not considered, and it is difficult to obtain a ferroelectric capacitor having excellent leakage characteristics.
[0009]
[Patent Document 1]
JP 2000-156473 A [0010]
[Patent Document 2]
US Pat. No. 6,287,637 specification
[Problems to be solved by the invention]
As described above, in the conventional ferroelectric capacitor, leakage current increases and polarization fatigue characteristics deteriorate, and it is difficult to obtain a capacitor having excellent IV characteristics (current-voltage characteristics) and reliability. It was.
[0012]
The present invention has been made to solve the above-described conventional problems, and an object thereof is to provide a semiconductor device having a capacitor having excellent characteristics and reliability and a method for manufacturing the same.
[0013]
[Means for Solving the Problems]
The semiconductor device according to the present invention includes a lower electrode, an upper electrode, and a dielectric formed of a perovskite ferroelectric containing Pb, Zr, Ti, and O, interposed between the upper electrode and the lower electrode. A dielectric film including a first portion formed of a plurality of crystal grains partitioned by grain boundaries in a plurality of directions.
[0014]
A method of manufacturing a semiconductor device according to the present invention includes a step of forming a dielectric film formed of a perovskite ferroelectric containing Pb, Zr, Ti, and O on a lower electrode; A step of forming the dielectric film, wherein the step of forming the dielectric film includes a first step of forming the first dielectric film on the lower electrode by annealing in an oxygen gas atmosphere. And a step of forming a second portion of the dielectric film on the first portion by annealing in an inert gas atmosphere.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0016]
(Embodiment 1)
FIG. 1 schematically shows the structure of a capacitor in a semiconductor device according to a first embodiment of the present invention.
[0017]
The capacitor shown in FIG. 1 is formed above a semiconductor substrate (not shown) such as a silicon substrate, and is used as a charge holding capacitor in a nonvolatile ferroelectric memory.
[0018]
Hereinafter, a method of manufacturing the capacitor shown in FIG. 1 will be described.
[0019]
First, a 100 nm thick Pt film 11 is formed on a base film such as an LP-TEOS oxide film by a DC magnetron sputtering method. The sputtering of Pt is performed in an Ar gas atmosphere, the input power is 3 kW, and the film formation time is 20 seconds. Subsequently, an SRO film (SrRuO ₃ film) 12 is formed at room temperature by a DC magnetron sputtering method. SRO sputtering is performed in an Ar gas atmosphere, the input power is 700 W, and the film formation time is 11.5 seconds. Thereafter, heat treatment is performed in an oxygen atmosphere at 550 to 600 ° C. for 30 seconds to crystallize the SRO film 12.
[0020]
Next, a PZT film (Pb (Zr, Ti) O ₃ film) 13 is formed on the SRO film 12. PZT contains at least Pb, Zr, Ti and O, and is a perovskite type ferroelectric represented by ABO ₃ . Pb corresponds to the A site element, and Zr or Ti corresponds to the B site element. A small amount of other elements may be substituted as the A site element or B site element.
[0021]
A process of forming the PZT film 13 will be described. First, an amorphous PZT film is deposited on the SRO film 12 at room temperature by RF magnetron sputtering. Thereafter, heat treatment is performed by RTA at 550 to 600 ° C. for 30 seconds to crystallize the amorphous PZT film. Subsequently, an amorphous PZT film is further deposited on the crystallized PZT film. Further, heat treatment is performed at 550 to 600 ° C. for 30 seconds by RTA to crystallize the amorphous PZT film. Thereby, a PZT crystal film 13 having a total thickness of 130 nm is formed. The reason why the amorphous PZT film deposition / annealing process is repeated twice is to improve the roughness of the surface of the PZT film, to make the distribution of Pb uniform, and so on. As the PZT target, for example, a high-density sintered target having a (Pb _1.15 , La _0.03 ) (Zr _0.4 , Ti _0.6 ) O ₃ composition is used. Each amorphous PZT film is sputtered in an Ar gas atmosphere, the input power is 1.5 kW, and the film formation time is 72 seconds.
[0022]
Details of the annealing process of the PZT film 13 will be described. With respect to the lower PZT film (the lower layer part of the PZT film), after reaching the maximum temperature of 550 to 600 ° C., the first half 15 seconds are annealed in an oxygen gas atmosphere, and the second half 15 seconds are annealed in an Ar gas atmosphere. Switching from oxygen gas to Ar gas is performed continuously. With respect to the upper PZT film (upper layer part of the PZT film), after reaching the temperature of 550 to 600 ° C., the first 15 seconds are annealed in an Ar gas atmosphere, and the second half 15 seconds are annealed in an oxygen gas atmosphere. Switching from Ar gas to oxygen gas is performed continuously. The PZT film 13b is mainly obtained by the annealing process of the lower PZT film in the oxygen gas atmosphere, and the PZT film 13a is mainly obtained by the subsequent processes.
[0023]
Next, an SRO film 14 having a thickness of 10 nm is formed on the PZT film 13, and a Pt film 15 having a thickness of 50 nm is further formed thereon. Here, the SRO film 14 and the Pt film 15 are deposited using, for example, a shadow mask and have a circular pattern shape with a diameter of 160 μm. Thereafter, heat treatment is performed for 1 hour at a temperature of 550 to 600 ° C. in an oxygen gas atmosphere using an electric furnace.
[0024]
As described above, the capacitor structure in which the ferroelectric film made of the PZT film 13 is sandwiched between the lower electrode made of the Pt film 11 and the SRO film 12 and the upper electrode made of the SRO film 14 and the Pt film 15. Is obtained.
[0025]
FIG. 2 schematically shows a capacitor structure according to a comparative example of the present embodiment. The formation method of the Pt film 11, the SRO film 12, the SRO film 14, and the Pt film 15 is the same as that in the embodiment shown in FIG. 1, but the annealing method of the PZT film 13 is different from that in the embodiment shown in FIG. Yes. Also in the comparative example, the deposition / annealing process of the amorphous PZT film is repeated twice. Any annealing process (RTA, 550 to 600 ° C., 30 seconds) is performed in an oxygen gas atmosphere.
[0026]
FIG. 3 shows the cross-sectional structure of the capacitor of this embodiment shown in FIG. 1 observed by TEM (Transmission Electron Microscopy). Here, the structure before forming the upper electrode (SRO film and Pt film) is shown.
[0027]
In the PZT film 13a obtained by the annealing method of the present embodiment, the shape of the crystal grains is conical or egg-shaped. That is, as shown in FIGS. 1 and 3, the cross-sectional shape of the crystal grains is a wedge shape or an elliptical shape. Since it has such a crystal grain shape, the grain boundary directions between crystal grains are not aligned (the grain boundary has a plurality of directions), and the grain boundary direction is random. Yes. In other words, the grain boundary is zigzag between the lower surface and the upper surface of the PZT film. The PZT film 13b has the same structure as a comparative example described later, and the shape of the crystal grains of the PZT film is columnar.
[0028]
FIG. 4 shows the cross-sectional structure of the capacitor of the comparative example shown in FIG. 2 observed by TEM. In the comparative example, the crystal grain shape of the PZT film is columnar, and the cross-sectional shape of the crystal grain is rectangular (rectangular). The direction of the grain boundary is substantially perpendicular to the lower and upper surfaces of the PZT film, and the direction of each grain boundary is aligned (the direction of the grain boundary is one direction).
[0029]
Next, the electrical characteristics of the ferroelectric capacitor in the embodiment of the present invention and the comparative example will be described.
[0030]
5 and 6 show measurement results of leakage current characteristics (IV characteristics). (O ₂ —Ar / Ar—O ₂ ) in FIG. 5 is the characteristic of this embodiment, and FIG. 6 is the characteristic of the comparative example. In the comparative example, the leakage current density is 8.3 × 10 ⁻⁶ A / cm ² at a voltage of +2.5 V, whereas in the present embodiment, 5.9 × 10 ⁻⁷ A at a voltage of +2.5 V. The leakage current density is / cm ² and the leakage current characteristics are remarkably improved.
[0031]
In order to investigate the factors of the above-described results, the elements present at the grain boundaries of the PZT film were analyzed by TEM-EDX. The results are shown in FIG. 7 (this embodiment) and FIG. 8 (comparative example). In the comparative example, a peak such as Ru is strongly detected at the grain boundary of PZT. In contrast, in this embodiment, no Ru peak is observed in PZT. As one of the reasons, as shown in the TEM images of FIGS. 3 and 4, since the grain shape is different between this embodiment and the comparative example, the Ru diffusion is perpendicular to the interface between the PZT film and the SRO film. The degree has changed. That is, in this embodiment, since the grain boundary is zigzag, the effective diffusion distance is increased, and it is considered that the diffusion of Ru toward the surface of the PZT film is suppressed.
[0032]
Other reasons can be considered as follows. FIG. 9 shows the results of examining the temperature dependence of the Pb amount by ICP analysis while changing the type of RTA gas. As shown in FIG. 9, at 300 ° C. to 700 ° C., the decrease in the Pb amount is small in the RTA in the oxygen atmosphere, whereas in the RTA in the Ar atmosphere, the Pb amount rapidly decreases near the crystallization temperature, The ratio of Pb becomes a value close to stoichiometry. From this result, in the comparative example, a large amount of Pb or Pb compound remains at the grain boundary of PZT, and Ru diffuses and reacts, whereby a conductive oxide represented by Pb ₂ Ru ₂ O _7-x is obtained. It is considered that this oxide causes a leak path.
[0033]
From the above results, it is considered that a difference occurred in the leakage current characteristics. That is, in this embodiment, since the grain boundary is zigzag and the grains are densified, Ru diffusion in the direction perpendicular to the interface between the PZT film and the SRO film is suppressed. Moreover, the amount of Pb is reduced by RTA in an Ar atmosphere. Therefore, it is considered that the formation of the conductive oxide is suppressed and the leakage current is reduced.
[0034]
FIG. 10 shows the measurement results of the polarization fatigue characteristics. The driving voltage during switching was ± 6 V, the pulse width was 10 μs, and the applied voltage during polarization measurement was ± 4 V. In the case of the comparative example (O ₂ / O ₂ ), the residual polarization amount starts to decrease from around 10 ⁵ to 10 ⁶ switching cycles. On the other hand, in the case of this embodiment (O ₂ —Ar / Ar—O ₂ ), the amount of remanent polarization does not decrease even after 10 ¹⁰ times of polarization reversal. In this embodiment, it is considered that the film is densified and the amount of Pb is optimized.
[0035]
FIG. 11 shows measurement results of imprint characteristics. After heating at 150 ° C. for 600 hours or longer, in the case of this embodiment (O ₂ —Ar / Ar—O ₂ ), the voltage shift with respect to the initial value is larger than in the case of the comparative example (O ₂ / O ₂ ). The voltage is reduced by about 0.1 V, and good imprint characteristics are obtained in this embodiment.
[0036]
As described above, in this embodiment, by annealing the amorphous PZT film in an Ar gas atmosphere, in the PZT film after crystallization, dense and fine crystal grains are obtained and the grain boundaries become zigzag. Moreover, the amount of Pb at the grain boundary and the interface can be controlled. As a result, the amount of Pb contained in the PZT film is reduced and the diffusion of Ru contained in the electrode is suppressed, so that the leakage current can be greatly reduced. In addition, since the ratio of Pb at the interface between the PZT film and the electrode is optimized, it is possible to improve the reliability of the capacitor, such as improvement in polarization fatigue characteristics.
[0037]
(Embodiment 2)
FIG. 12 schematically shows the structure of a capacitor in a semiconductor device according to the second embodiment of the present invention. The basic structure is the same as that of the first embodiment shown in FIG. 1, but in this embodiment, the configuration of the PZT film is different from that of the first embodiment.
[0038]
Hereinafter, a method of manufacturing the capacitor shown in FIG. 12 will be described. The configuration and formation method of the Pt film 11, the SRO film 12, the SRO film 14, and the Pt film 15 are the same as those in the first embodiment, and therefore, the formation method and the like of the PZT films 13a and 13b will be described here.
[0039]
Also in this embodiment, similarly to the first embodiment, the deposition / annealing process of the amorphous PZT film is repeated twice. The conditions for forming the amorphous PZT film are the same as those in the first embodiment, but the annealing process (RTA process) is different from that in the first embodiment. The first PZT film 13a is annealed in an Ar gas atmosphere after the first amorphous PZT film is deposited. The second PZT film 13b is annealed in an oxygen gas atmosphere after the second amorphous PZT film is deposited. In any annealing step, the annealing temperature is 550 ° C. to 600 ° C., and the annealing time is 30 seconds.
[0040]
By the method described above, the first PZT film 13a has the same structure as the PZT film 13a of the first embodiment shown in FIG. The second-layer PZT film 13b has the same structure as the PZT film 13 in the comparative example of the first embodiment shown in FIG.
[0041]
Next, the electrical characteristics of the ferroelectric capacitor of this embodiment will be described.
[0042]
FIG. 5 shows the measurement result of the leakage current characteristic (IV characteristic). In the case of this embodiment (Ar / O ₂ ), the leakage current density is about 6.5 × 10 ⁻⁷ A / cm ^{2 at} a voltage of +2.5 V, and the leakage current characteristics are remarkably improved. The effect shown in the first embodiment is considered as an improvement factor.
[0043]
FIG. 10 shows the measurement results of the polarization fatigue characteristics. The driving voltage during switching was ± 6 V, the pulse width was 10 μs, and the applied voltage during polarization measurement was ± 4 V. In the case of this embodiment (Ar / O ₂ ), the amount of remanent polarization does not decrease even after 10 ¹⁰ times of polarization reversal. Measurement results when the annealing atmosphere is reversed between the first PZT film and the second PZT film, that is, when the first layer is annealed in an oxygen atmosphere and the second layer is annealed in an Ar atmosphere (O ₂ / Ar) Is also shown in FIG. In this case, there is some degradation of polarization fatigue characteristics. This is because the oxygen in the vicinity of the upper surface of the second PZT film has become insufficient due to RTA in an Ar atmosphere, so that oxygen in the SRO film is extracted into the PZT film in the subsequent SRO film formation process. This is probably because the crystallinity of the SRO film was lowered. However, even in the case of (O ₂ / Ar), the second-layer PZT film has the same structure as the PZT film 13a of the first embodiment shown in FIG. Is possible.
[0044]
FIG. 11 shows the measurement results of the imprint characteristics. After heating at 150 ° C. for 600 hours or more, in the case of this embodiment (Ar / O ₂ ), the voltage shift with respect to the initial value is compared with the case of the comparative example of the first embodiment (O ₂ / O ₂ ). Is reduced by about 0.1 V, and good imprint characteristics are obtained in this embodiment.
[0045]
As described above, also in the present embodiment, like the first embodiment, the leakage current is suppressed, and the ferroelectricity and reliability of the capacitor can be improved.
[0046]
(Embodiment 3)
FIG. 13 schematically shows a capacitor structure in a semiconductor device according to the third embodiment of the present invention. The basic structure is the same as that of the first embodiment shown in FIG. 1, but in this embodiment, the configuration of the PZT film is different from that of the first embodiment.
[0047]
A method for manufacturing the capacitor shown in FIG. 13 will be described below. The configuration and formation method of the Pt film 11, the SRO film 12, the SRO film 14, and the Pt film 15 are the same as those in the first embodiment. Therefore, here, the formation method of the PZT films 13a, 13b1, and 13b2 will be described. To do.
[0048]
In this embodiment, the amorphous PZT film deposition / annealing process is repeated three times. The deposition conditions of the amorphous PZT film are the same as in the first embodiment, but the deposition time of each amorphous PZT film is 48 seconds so that the total thickness of the PZT film is the same as in the first embodiment. .
[0049]
The first PZT film 13b1 is annealed in an oxygen gas atmosphere after the first amorphous PZT film is deposited. The second PZT film 13a is annealed in an Ar gas atmosphere after the second amorphous PZT film is deposited. The third PZT film 13b2 is annealed in an oxygen gas atmosphere after the third amorphous PZT film is deposited. In any annealing step, the annealing temperature is 550 ° C. to 600 ° C., and the annealing time is 20 seconds.
[0050]
By the method described above, the second-layer PZT film 13a has the same structure as the PZT film 13a of the first embodiment shown in FIG. The first PZT film 13b1 and the third PZT film 13b2 have the same structure as the PZT film 13 in the comparative example of the first embodiment shown in FIG.
[0051]
Also in the present embodiment, like the first embodiment, the leakage current characteristics, the polarization fatigue characteristics, and the like can be improved, and the characteristics and reliability of the capacitor can be improved.
[0052]
In the third embodiment described above, the amorphous PZT film deposition / annealing step is repeated three times. However, after the amorphous PZT film is deposited, the amorphous PZT film is subjected to an oxygen gas atmosphere. Annealing, annealing in an Ar gas atmosphere, and annealing in an oxygen gas atmosphere may be successively performed. Also in this case, the structure as shown in FIG. 13 can be obtained. Even when the steps of the first embodiment are used, it is possible to obtain the structure shown in FIG. 13 by changing the annealing conditions and the like.
[0053]
Further, each of the above-described embodiments does not include a BEOL (Back End Of the Line) process such as formation of contacts, wirings, interlayer films, etc., etching, planarization polishing, etc. The effects described above can be obtained. In each of the above-described embodiments, the amorphous PZT film or the like is formed by sputtering, but other film formation techniques can also be used.
[0054]
Further, when a memory device having a COP (Capacitor On Plug) structure using polysilicon, tungsten, or the like as a plug material, the surface of the oxidant plug is obtained by using the method of each of the above-described embodiments. Entry into the semiconductor memory device can be reduced, and high integration of the semiconductor memory device can be realized.
[0055]
In each of the above-described embodiments, the relationship between the annealing temperature (T1) of the lower layer side SRO film 12, the annealing temperature (T2) of the PZT film 13, and the annealing temperature (T3) of the upper layer side SRO film 14 is T1 ≧ T2 ≧ T3 is desirable. Also, for the PZT film 13, it is desirable that the annealing temperature on the upper layer side does not become higher than the annealing temperature on the lower layer side.
[0056]
Furthermore, in each of the embodiments described above, annealing can be performed using He gas, Ne gas, Ar gas, Kr gas, Xe gas, Rn gas, or nitrogen gas instead of Ar gas as the inert gas. It is.
[0057]
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Furthermore, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining the disclosed constituent elements. For example, even if several constituent requirements are deleted from the disclosed constituent requirements, the invention can be extracted as an invention as long as a predetermined effect can be obtained.
[0058]
【The invention's effect】
According to the present invention, it is possible to improve capacitor characteristics and reliability, such as reduction of leakage current and improvement of polarization fatigue characteristics.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a structure of a capacitor according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view schematically showing the structure of a capacitor according to a comparative example of the present invention.
FIG. 3 is a photograph showing a cross-sectional structure of the capacitor according to the first embodiment of the present invention.
FIG. 4 is a photograph showing a cross-sectional structure of a capacitor according to a comparative example of the present invention.
FIG. 5 is a diagram illustrating IV characteristics of a capacitor according to an embodiment of the present invention.
FIG. 6 is a diagram illustrating IV characteristics of a capacitor according to a comparative example of the present invention.
FIG. 7 is a diagram showing a result of analyzing Ru contained in a PZT film by TEM-EDX according to the embodiment of the present invention.
FIG. 8 is a diagram showing a result of analyzing Ru contained in a PZT film by TEM-EDX according to a comparative example of the present invention.
FIG. 9 is a diagram showing the results of examining the temperature dependence of the amount of Pb in a capacitor by ICP analysis.
FIG. 10 is a diagram showing measurement results of polarization fatigue characteristics of capacitors.
FIG. 11 is a diagram showing measurement results of imprint characteristics of a capacitor.
FIG. 12 is a cross-sectional view schematically showing the structure of a capacitor according to a second embodiment of the present invention.
FIG. 13 is a cross-sectional view schematically showing the structure of a capacitor according to a third embodiment of the present invention.
[Explanation of symbols]
11, 15 ... Pt film 12, 14 ... SRO film 13, 13a, 13b, 13b1, 13b2 ... PZT film

Claims

A lower electrode;
An upper electrode;
A dielectric film formed of a perovskite ferroelectric containing Pb, Zr, Ti and O, interposed between the upper electrode and the lower electrode;
A semiconductor device comprising:
The dielectric film includes a first portion formed of a plurality of crystal grains, and is formed in the first portion in a cross section parallel to a stacking direction of the lower electrode, the dielectric film, and the upper electrode. The grain boundaries of the plurality of crystal grains have a plurality of directions ,
The crystal grain included in the first portion has a conical shape or an elliptical shape in a cross section parallel to the stacking direction .

The dielectric film further includes a second portion that is interposed between the lower electrode and the first portion and is formed of a plurality of crystal grains, and in a cross section parallel to the stacking direction, The semiconductor device according to claim 1, wherein grain boundaries of a plurality of crystal grains formed in the portion are aligned in one direction.

The dielectric film further includes a third portion that is interposed between the upper electrode and the first portion, and is formed of a plurality of crystal grains. 3. The semiconductor device according to claim 2 , wherein grain boundaries of a plurality of crystal grains formed in the portion are aligned in one direction.

The dielectric film further includes a third portion that is interposed between the upper electrode and the first portion, and is formed of a plurality of crystal grains . The semiconductor device according to claim 1, wherein grain boundaries of a plurality of crystal grains formed in the portion are aligned in one direction.

A lower electrode;
An upper electrode;
A dielectric film formed of a perovskite ferroelectric containing Pb, Zr, Ti and O, interposed between the upper electrode and the lower electrode;
A semiconductor device comprising:
The dielectric film includes a first portion formed of a plurality of crystal grains, and is formed in the first portion in a cross section parallel to a stacking direction of the lower electrode, the dielectric film, and the upper electrode. The grain boundaries of the plurality of crystal grains have a plurality of directions ,
The dielectric film further includes a second portion that is interposed between the lower electrode and the first portion and is formed of a plurality of crystal grains, and in a cross section parallel to the stacking direction, The grain boundaries of the plurality of crystal grains formed in this part are aligned in one direction,
The dielectric film further includes a third portion that is interposed between the upper electrode and the first portion, and is formed of a plurality of crystal grains. A semiconductor device, wherein grain boundaries of a plurality of crystal grains formed in the portion are aligned in one direction .

The semiconductor device according to claim 2, 3, or 5 , wherein a shape of a crystal grain included in the second portion is a columnar shape.

6. The semiconductor device according to claim 3, wherein the shape of the crystal grains included in the third portion is a columnar shape.

6. The semiconductor device according to claim 1, wherein at least one of the lower electrode and the upper electrode includes a film containing Ru.

Forming a dielectric film formed of a perovskite ferroelectric containing Pb, Zr, Ti and O on the lower electrode; and forming an upper electrode on the dielectric film. A method for manufacturing a semiconductor device, comprising:
The step of forming the dielectric film includes a step of forming a second portion of the dielectric film on the lower electrode by annealing in an oxygen gas atmosphere, and a step of forming the second portion by annealing in an inert gas atmosphere. seen containing a step of forming a first portion of said dielectric layer over portions of the,
The step of forming the second portion includes a step of annealing the first film containing Pb, Zr, Ti and O in an oxygen gas atmosphere,
The step of forming the first portion includes a step of forming a second film containing Pb, Zr, Ti and O on the first film, and a step of forming the second film in an inert gas atmosphere. And a step of annealing . A method for manufacturing a semiconductor device, comprising:

Forming a dielectric film formed of a perovskite ferroelectric containing Pb, Zr, Ti and O on the lower electrode; and forming an upper electrode on the dielectric film. A method for manufacturing a semiconductor device, comprising:
The step of forming the dielectric film includes a step of forming a second portion of the dielectric film on the lower electrode by annealing in an oxygen gas atmosphere, and a step of forming the second portion by annealing in an inert gas atmosphere. seen containing a step of forming a first portion of said dielectric layer over portions of the,
The step of forming the dielectric film further includes a step of forming a third portion of the dielectric film on the first portion by annealing in an oxygen gas atmosphere . Production method.

Forming a dielectric film formed of a perovskite ferroelectric containing Pb, Zr, Ti and O on the lower electrode; and forming an upper electrode on the dielectric film. A method for manufacturing a semiconductor device, comprising:
The step of forming the dielectric film includes a step of forming a second portion of the dielectric film on the lower electrode by annealing in an oxygen gas atmosphere, and a step of forming the second portion by annealing in an inert gas atmosphere. seen containing a step of forming a first portion of said dielectric layer over portions of the,
At least one of the lower electrode and the upper electrode includes a Ru-containing film .

The step of forming the second portion includes a step of annealing the first film containing Pb, Zr, Ti and O in an oxygen gas atmosphere,
The first step of forming a part, a semiconductor of claim 10 or 11, characterized in that it comprises a step of annealing the first film is annealed in said oxygen gas atmosphere in an inert gas atmosphere Device manufacturing method.

12. The semiconductor device according to claim 9 , wherein the inert gas includes at least one of He gas, Ne gas, Ar gas, Kr gas, Xe gas, Rn gas, and nitrogen gas. Production method.