KR101438580B1 - Method for treating resistive memory device and method for manufacturing resistive memory device employing the same - Google Patents

Method for treating resistive memory device and method for manufacturing resistive memory device employing the same Download PDF

Info

Publication number
KR101438580B1
KR101438580B1 KR1020140034157A KR20140034157A KR101438580B1 KR 101438580 B1 KR101438580 B1 KR 101438580B1 KR 1020140034157 A KR1020140034157 A KR 1020140034157A KR 20140034157 A KR20140034157 A KR 20140034157A KR 101438580 B1 KR101438580 B1 KR 101438580B1
Authority
KR
South Korea
Prior art keywords
memory element
resistive memory
forming
atm
heat treating
Prior art date
Application number
KR1020140034157A
Other languages
Korean (ko)
Inventor
김현재
윤두현
탁영준
정주혜
박성표
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020140034157A priority Critical patent/KR101438580B1/en
Application granted granted Critical
Publication of KR101438580B1 publication Critical patent/KR101438580B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Abstract

The present invention relates to a method for treating a resistive memory device and a method for manufacturing a resistive memory device using the same. The method for treating a resistive memory device, according to an embodiment of the present invention, may include treating the resistive memory device at a temperature higher than 25°C and lower than 300°C with a pressure greater than atmospheric pressure in a hydrogen atmosphere.

Description

저항 메모리 소자 처리 방법 및 그를 이용한 저항 메모리 소자 제조 방법{METHOD FOR TREATING RESISTIVE MEMORY DEVICE AND METHOD FOR MANUFACTURING RESISTIVE MEMORY DEVICE EMPLOYING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of fabricating a resistive memory device, and a method of fabricating a resistive memory device using the resistive memory device.

본 발명은 저항 메모리 소자 처리 방법 및 그를 이용한 저항 메모리 소자 제조 방법에 관한 것이다.The present invention relates to a method of processing a resistance memory element and a method of manufacturing a resistance memory element using the same.

최근 플래쉬 메모리의 제조에 22 nm 급 공정이 도입되면서 그 집적도가 한계에 이르렀다. 이에 대비하여, 반도체 업계에서는 플래쉬 메모리를 대체할 차세대 메모리에 대한 연구가 진행되고 있으며, 그 중 대표적인 것이 저항 메모리(resistive memory)이다.In recent years, the integration level of flash memory has reached its limit due to the introduction of 22 nm process. In contrast, in the semiconductor industry, research is underway on a next-generation memory to replace flash memory, and a representative example thereof is resistive memory.

저항 메모리는 금속 - 절연체 - 금속의 구조로 구성되어 제조가 간단하며, 기존의 CMOS 공정과도 호환성이 우수하여 플래쉬 메모리의 뒤를 이을 차세대 메모리로 주목받고 있다.The resistance memory is composed of a metal-insulator-metal structure and is easy to manufacture and has excellent compatibility with the conventional CMOS process, and is attracting attention as a next-generation memory following the flash memory.

다만, 저항 메모리는 빠른 읽기 및 쓰기 속도, 높은 집적도, 간단한 구조 및 긴 보유(retention) 시간을 가짐에도 불구하고, 낮은 신뢰성(endurance)으로 인해 상용화로 이어지지 못하였다.However, although the resistance memory has fast read and write speeds, high integration, simple structure and long retention time, it has not been commercialized due to low endurance.

본 발명의 실시예는 저항 메모리 소자의 신뢰성을 비롯한 전기적 특성을 향상시킬 수 있는 저항 메모리 소자 처리 방법, 및 그를 이용한 저항 메모리 소자 제조 방법을 제공하는 것을 목적으로 한다.An embodiment of the present invention aims to provide a resistance memory element processing method capable of improving electrical characteristics including reliability of a resistance memory element, and a method of manufacturing a resistance memory element using the same.

본 발명의 실시예는 저항 메모리 소자의 전극으로 값비싼 귀금속 대신 저렴한 물질을 사용하여도 전기적 특성이 우수한 저항 메모리 소자를 제공할 수 있는 저항 메모리 소자 처리 방법, 및 그를 이용한 저항 메모리 소자 제조 방법을 제공하는 것을 목적으로 한다.An embodiment of the present invention provides a resistance memory element processing method capable of providing a resistance memory element having excellent electrical characteristics even when an inexpensive material is used instead of a valuable noble metal as an electrode of the resistance memory element and a method of manufacturing a resistance memory element using the same .

본 발명의 일 실시예에 따른 저항 메모리 소자 처리 방법은, 수소 분위기에서 대기압보다 높은 압력으로 25℃보다 높고 300℃보다 낮은 온도에서 저항 메모리 소자를 열처리하는 단계를 포함할 수 있다.The method of processing a resistance memory element according to an embodiment of the present invention may include a step of heat treating the resistance memory element at a temperature higher than 25 ° C and lower than 300 ° C at a pressure higher than atmospheric pressure in a hydrogen atmosphere.

상기 저항 메모리 소자는: 불순물로 도핑된 실리콘 기판; 및 상기 실리콘 기판 위에 형성된 절연층;을 포함할 수 있다.The resistive memory element comprising: a silicon substrate doped with an impurity; And an insulating layer formed on the silicon substrate.

상기 절연층은 금속 칼코겐 화합물을 포함할 수 있다.The insulating layer may comprise a metal chalcogenide compound.

상기 절연층은 금속 산화물을 포함할 수 있다.The insulating layer may include a metal oxide.

상기 절연층은 니켈 산화물을 포함할 수 있다.The insulating layer may comprise nickel oxide.

상기 절연층은 50 내지 60 nm의 두께를 가질 수 있다.The insulating layer may have a thickness of 50 to 60 nm.

상기 절연층은 50 nm의 두께를 가질 수 있다.The insulating layer may have a thickness of 50 nm.

상기 저항 메모리 소자는, 상기 절연층 위에 형성된 금속 전극을 더 포함할 수 있다.The resistance memory device may further include a metal electrode formed on the insulating layer.

상기 금속 전극은 알루미늄을 포함할 수 있다.The metal electrode may comprise aluminum.

상기 저항 메모리 소자를 열처리하는 단계는: 상기 저항 메모리 소자가 배치된 챔버 내에 수소 및 질소 가스를 주입하는 단계를 포함할 수 있다.The step of thermally processing the resistive memory element may include: injecting hydrogen and nitrogen gas into the chamber in which the resistive memory element is disposed.

상기 수소 및 질소 가스 중에서 상기 수소의 농도는 1 내지 5%일 수 있다.The concentration of hydrogen in the hydrogen and nitrogen gas may be 1 to 5%.

상기 수소의 농도는 3%일 수 있다.The concentration of hydrogen may be 3%.

상기 저항 메모리 소자를 열처리하는 단계는: 상기 저항 메모리 소자가 배치된 챔버를 1 atm보다 높고 100 atm보다 낮거나 같은 압력으로 유지하는 단계를 포함Wherein the step of heat treating the resistive memory element comprises: maintaining the chamber in which the resistive memory element is disposed at a pressure higher than 1 atm and lower than or equal to 100 atm

상기 챔버를 1 atm보다 높고 100 atm보다 낮거나 같은 압력으로 유지하는 단계는: 상기 챔버를 5 내지 40 atm의 압력으로 유지하는 단계를 포함할 수 있다.Maintaining the chamber at a pressure higher than 1 atm and lower than or equal to 100 atm may comprise: maintaining the chamber at a pressure of 5 to 40 atm.

상기 저항 메모리 소자를 열처리하는 단계는: 상기 저항 메모리 소자를 200℃에서 열처리하는 단계를 포함할 수 있다.The step of heat treating the resistive memory element may comprise: heat treating the resistive memory element at 200 < 0 > C.

상기 저항 메모리 소자를 열처리하는 단계는: 상기 저항 메모리 소자를 10 분 내지 3 시간 동안 열처리하는 단계를 포함할 수 있다.The step of heat treating the resistive memory element may comprise: heat treating the resistive memory element for 10 minutes to 3 hours.

상기 저항 메모리 소자를 10 분 내지 3 시간 동안 열처리하는 단계는: 상기 저항 메모리 소자를 1 시간 동안 열처리하는 단계를 포함할 수 있다.The step of heat treating the resistive memory element for 10 minutes to 3 hours may include: heat treating the resistive memory element for 1 hour.

본 발명의 일 실시예에 따른 저항 메모리 소자 제조 방법은, 불순물로 도핑된 실리콘 기판 위에 절연층을 형성하는 단계; 및 상기 절연층 위에 금속 전극을 형성하는 단계를 포함하되, 상기 절연층을 형성하는 단계 및 상기 금속 전극을 형성하는 단계 중 적어도 하나의 단계 후에, 수소 분위기에서 대기압보다 높은 압력으로 25℃보다 높고 300℃보다 낮은 온도에서 상기 저항 메모리 소자를 열처리하는 단계를 더 포함할 수 있다.A method of fabricating a resistive memory device according to an embodiment of the present invention includes: forming an insulating layer on a silicon substrate doped with an impurity; And forming a metal electrode on the insulating layer, wherein after at least one of the step of forming the insulating layer and the step of forming the metal electrode, Lt; RTI ID = 0.0 > ° C. ≪ / RTI >

상기 절연층을 형성하는 단계는: 상기 불순물로 도핑된 실리콘 기판 위에 금속 칼코겐 화합물 박막을 형성하는 단계를 포함할 수 있다.The step of forming the insulating layer may include: forming a metal chalcogenide compound thin film on the silicon substrate doped with the impurity.

상기 금속 칼코겐 화합물 박막을 형성하는 단계는: 상기 불순물로 도핑된 실리콘 기판 위에 금속 산화물 박막을 형성하는 단계를 포함할 수 있다.The forming of the metal chalcogenide compound thin film may include: forming a metal oxide thin film on the silicon substrate doped with the impurity.

상기 금속 산화물 박막을 형성하는 단계는: 상기 불순물로 도핑된 실리콘 기판 위에 니켈 산화물 박막을 형성하는 단계를 포함할 수 있다.The forming of the metal oxide thin film may include: forming a nickel oxide thin film on the silicon substrate doped with the impurity.

상기 절연층을 형성하는 단계는: 상기 절연층을 50 내지 60 nm의 두께로 형성하는 단계를 포함할 수 있다.The forming of the insulating layer may include: forming the insulating layer to a thickness of 50 to 60 nm.

상기 절연층을 형성하는 단계는: 상기 절연층을 50 nm의 두께로 형성하는 단계를 포함할 수 있다.The forming of the insulating layer may include: forming the insulating layer to a thickness of 50 nm.

상기 금속 전극을 형성하는 단계는: 상기 절연층 위에 알루미늄 전극을 형성하는 단계를 포함할 수 있다.The forming of the metal electrode may include: forming an aluminum electrode on the insulating layer.

상기 저항 메모리 소자를 열처리하는 단계는: 상기 저항 메모리 소자가 배치된 챔버 내에 수소 및 질소 가스를 주입하는 단계를 포함할 수 있다.The step of thermally processing the resistive memory element may include: injecting hydrogen and nitrogen gas into the chamber in which the resistive memory element is disposed.

상기 수소 및 질소 가스 중에서 상기 수소의 농도는 1 내지 5%일 수 있다.The concentration of hydrogen in the hydrogen and nitrogen gas may be 1 to 5%.

상기 수소의 농도는 3%일 수 있다.The concentration of hydrogen may be 3%.

상기 저항 메모리 소자를 열처리하는 단계는: 상기 저항 메모리 소자가 배치된 챔버를 1 atm보다 높고 100 atm보다 낮거나 같은 압력으로 유지하는 단계를 포함할 수 있다.The step of heat treating the resistive memory element may comprise: maintaining the chamber in which the resistive memory element is disposed at a pressure higher than 1 atm and lower than or equal to 100 atm.

상기 챔버를 1 atm보다 높고 100 atm보다 낮거나 같은 압력으로 유지하는 단계는: 상기 챔버를 5 내지 40 atm의 압력으로 유지하는 단계를 포함할 수 있다.Maintaining the chamber at a pressure higher than 1 atm and lower than or equal to 100 atm may comprise: maintaining the chamber at a pressure of 5 to 40 atm.

상기 저항 메모리 소자를 열처리하는 단계는: 상기 저항 메모리 소자를 200℃에서 열처리하는 단계를 포함할 수 있다.The step of heat treating the resistive memory element may comprise: heat treating the resistive memory element at 200 < 0 > C.

상기 저항 메모리 소자를 열처리하는 단계는: 상기 저항 메모리 소자를 10 분 내지 3 시간 동안 열처리하는 단계를 포함할 수 있다.The step of heat treating the resistive memory element may comprise: heat treating the resistive memory element for 10 minutes to 3 hours.

상기 저항 메모리 소자를 10 분 내지 3 시간 동안 열처리하는 단계는: 상기 저항 메모리 소자를 1 시간 동안 열처리하는 단계를 포함할 수 있다.The step of heat treating the resistive memory element for 10 minutes to 3 hours may include: heat treating the resistive memory element for 1 hour.

본 발명의 일 실시예에 따른 저항 메모리 소자 제조 방법은, 불순물로 도핑된 실리콘 기판 위에 니켈 산화물 박막을 50 nm의 두께로 형성하는 단계; 및 상기 니켈 산화물 박막 위에 알루미늄 전극을 형성하는 단계를 포함하되, 상기 니켈 산화물 박막을 형성하는 단계 및 상기 알루미늄 전극을 형성하는 단계 중 적어도 하나의 단계 후에, 수소 분위기에서 5 atm의 압력으로 200℃에서 1 시간 동안 상기 저항 메모리 소자를 열처리하는 단계를 더 포함할 수 있다.A method of fabricating a resistive memory device according to an embodiment of the present invention includes: forming a nickel oxide thin film on a silicon substrate doped with an impurity to a thickness of 50 nm; And forming an aluminum electrode on the nickel oxide thin film, wherein after forming at least one of the step of forming the nickel oxide thin film and the step of forming the aluminum electrode, And thermally treating the resistance memory element for one hour.

본 발명의 실시예에 따르면, 저항 메모리 소자의 신뢰성 및 스위칭 특성이 개선될 수 있다.According to the embodiment of the present invention, the reliability and switching characteristics of the resistance memory element can be improved.

본 발명의 실시예에 따르면, 실리콘 및 알루미늄과 같이 상대적으로 저렴한 물질을 사용하면서 소자 특성이 우수한 저항 메모리 소자를 제공할 수 있다.According to the embodiment of the present invention, it is possible to provide a resistive memory device having excellent device characteristics while using relatively inexpensive materials such as silicon and aluminum.

도 1은 본 발명의 일 실시예에 따라 처리되는 저항 메모리 소자의 예시적인 단면도다.
도 2는 본 발명의 일 실시예에 따라 저항 메모리 소자를 처리하는 모습을 설명하기 위한 예시적인 도면이다.
도 3은 본 발명의 일 실시예에 따른 저항 메모리 소자 제조 방법의 예시적인 흐름도다.
도 4 및 도 5는 본 발명의 일 실시예에 따라 저항 메모리 소자를 제조하는 과정을 설명하기 위한 예시적인 도면이다.
도 6은 고압 열처리되지 않은 저항 메모리 소자의 전류-전압 특성을 나타내는 그래프다.
도 7 내지 도 9는 각각 질소 분위기에서 5, 20 및 40 atm의 압력으로 200℃에서 1 시간 동안 열처리한 저항 메모리 소자의 전류-전압 특성을 나타내는 그래프다.
도 10 내지 도 12는 각각 수소 분위기에서 5, 20 및 40 atm의 압력으로 200℃에서 1 시간 동안 열처리한 저항 메모리 소자의 전류-전압 특성을 나타내는 그래프다.
도 13은 수소 분위기 및 질소 분위기에서 5 atm의 압력으로 200℃에서 1 시간 동안 열처리한 저항 메모리 소자를 이용하여, 50 회의 사이클에 걸쳐 측정한 HRS(High Resistance State) 및 LRS(Low Resistance State)에서의 최대, 최소 및 평균 전류값을 나타내는 그래프다.Figure 1 is an exemplary cross-sectional view of a resistive memory element that is processed in accordance with one embodiment of the present invention.
2 is an exemplary diagram for explaining how a resistance memory element is processed according to an embodiment of the present invention.
3 is an exemplary flow diagram of a method of fabricating a resistive memory device in accordance with an embodiment of the present invention.
FIGS. 4 and 5 are illustrative drawings for explaining a process of manufacturing a resistive memory device according to an embodiment of the present invention.
FIG. 6 is a graph showing the current-voltage characteristics of the resistance memory element not subjected to the high-pressure heat treatment.
FIGS. 7 to 9 are graphs showing current-voltage characteristics of a resistance memory device heat-treated at 200.degree. C. for 1 hour under a pressure of 5, 20, and 40 atm in a nitrogen atmosphere, respectively.
10 to 12 are graphs showing the current-voltage characteristics of a resistance memory device heat-treated at 200 DEG C for 1 hour under a hydrogen atmosphere at 5, 20, and 40 atm, respectively.
FIG. 13 is a graph showing the relationship between the HRS (High Resistance State) and the LRS (Low Resistance State) measured over 50 cycles using a resistance memory device that was heat-treated at 200 ° C. for 1 hour under a hydrogen atmosphere and a nitrogen atmosphere at a pressure of 5 atm Minimum, and average current values of the battery.

이하, 본 명세서에 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings attached hereto.

도 1은 본 발명의 일 실시예에 따라 처리되는 저항 메모리 소자(100)의 예시적인 단면도다.Figure 1 is an exemplary cross-sectional view of a resistive memory device 100 that is processed in accordance with one embodiment of the present invention.

도 1에 도시된 바와 같이, 상기 저항 메모리 소자(100)는 실리콘 기판(110) 및 절연층(120)을 포함할 수 있다.1, the resistive memory device 100 may include a silicon substrate 110 and an insulating layer 120. Referring to FIG.

상기 실리콘 기판(110)은 불순물로 도핑되어 전도성을 가질 수 있다. 예를 들어, 상기 실리콘 기판(110)은 붕소(B)를 이용하여 P+로 도핑되거나, 인(P)을 이용하여 N+로 도핑될 수 있다.The silicon substrate 110 may be doped with impurities to have conductivity. For example, the silicon substrate 110 may be doped with P + using boron (B) or N + using phosphorous (P).

상기 절연층(120)은 상기 실리콘 기판(110) 위에 형성될 수 있다.The insulating layer 120 may be formed on the silicon substrate 110.

일 실시예에 따르면, 상기 절연층(120)은 금속 칼코겐 화합물(chalcogenide)을 포함할 수 있다. 예를 들어, 상기 절연층(120)은 금속 산화물을 포함할 수 있다.According to one embodiment, the insulating layer 120 may include a metal chalcogenide. For example, the insulating layer 120 may include a metal oxide.

상기 금속 산화물은 니켈 산화물(NiOx), 탄탈륨 산화물(TaOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 티타늄 산화물(TiOx), 알루미늄 산화물(AlOx), 아연 산화물(ZnOx), 구리 산화물(CuOx), 이트륨 산화물(YOx), 스트론튬 산화물(SrOx), 바륨 산화물(BaOx), 칼슘 산화물(CaOx), 마그네슘 산화물(MgOx), 바나듐 산화물(VOx), 코발트 산화물(CoOx) 및 납 산화물(PbOx) 중 하나 또는 둘 이상을 포함할 수 있으나, 이에 제한되지는 않는다. 상기 금속 칼코겐 화합물 역시 전술한 금속 산화물과 동일한 금속 기를 가질 수 있다.The metal oxide is nickel oxide (NiO x), tantalum oxide (TaO x), zirconium oxide (ZrO x), hafnium oxide (HfO x), lanthanum oxide (LaO x), titanium oxide (TiO x), aluminum oxide ( AlO x ), zinc oxide (ZnO x ), copper oxide (CuO x ), yttrium oxide (YO x ), strontium oxide (SrO x ), barium oxide (BaO x ), calcium oxide (CaO x ), magnesium oxide x ), vanadium oxide (VO x ), cobalt oxide (CoO x ), and lead oxide (PbO x ). The metal chalcogen compound may also have the same metal group as the above-mentioned metal oxide.

본 발명의 일 실시예에 따르면, 상기 절연층(120)은 50 내지 60 nm의 두께 t를 가질 수 있다. 예를 들어, 상기 절연층(120)은 50 nm의 두께 t를 가질 수 있으나, 이에 제한되지 않고 상기 절연층의 두께는 소자의 원하는 특성에 따라 변경될 수 있다.According to an embodiment of the present invention, the insulating layer 120 may have a thickness t of 50 to 60 nm. For example, the insulating layer 120 may have a thickness t of 50 nm, but the present invention is not limited thereto. The thickness of the insulating layer may be changed according to a desired characteristic of the device.

본 발명의 다른 실시예에 따르면, 상기 저항 메모리 소자(100)는 금속 전극(130)을 더 포함할 수 있다. 즉, 본 발명의 실시예에 따른 고압 열처리는 실리콘 기판(110) 위에 절연층(120)을 형성한 뒤에 수행되는 것뿐만 아니라, 상기 절연층(120) 위에 금속 전극(130)을 형성한 뒤에 수행될 수도 있다.According to another embodiment of the present invention, the resistance memory element 100 may further include a metal electrode 130. That is, the high-pressure heat treatment according to the embodiment of the present invention is performed not only after the insulating layer 120 is formed on the silicon substrate 110, but also after the metal electrode 130 is formed on the insulating layer 120 .

일 실시예에 따르면, 상기 금속 전극(130)은 알루미늄을 포함할 수 있으나, 이에 제한되지 않고 전도성을 갖는 임의의 물질로 구성될 수도 있다.According to one embodiment, the metal electrode 130 may include aluminum, but may be made of any material having conductivity, without limitation.

또한, 상기 저항 메모리 소자(100)의 구성은 전술한 바로 제한되지 않고, 절연성 물질로 구성된 절연층(120)을 포함하는 한, 후술하는 본 발명의 고압 열처리에 따라 소자의 특성이 개선될 수 있다.Further, the configuration of the resistance memory element 100 is not limited to the above-described one, and the characteristics of the element can be improved according to the high-pressure heat treatment of the present invention to be described later as long as it includes the insulating layer 120 composed of an insulating material .

도 2는 본 발명의 일 실시예에 따라 저항 메모리 소자(100)를 처리하는 모습을 설명하기 위한 예시적인 도면이다.2 is an exemplary diagram for explaining how a resistance memory device 100 is processed according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 상기 저항 메모리 소자(100)는 챔버(10) 내에 배치되어 수소 분위기 하에서 처리될 수 있다.As shown in FIG. 2, the resistance memory element 100 may be disposed in the chamber 10 and processed under a hydrogen atmosphere.

본 발명의 일 실시예에 따르면, 상기 저항 메모리 소자(100)를 처리하는 방법은 수소 분위기에서 대기압보다 높은 압력으로 25℃보다 높고 300℃보다 낮은 온도에서 저항 메모리 소자를 열처리하는 단계를 포함할 수 있다.According to one embodiment of the present invention, a method of processing the resistive memory device 100 may include heat treating the resistive memory device at a temperature greater than 25 캜 and less than 300 캜 at a pressure greater than atmospheric pressure in a hydrogen atmosphere have.

다시 말해, 본 발명의 일 실시예에 따른 처리는 수소 분위기 하에서 수행되며, 챔버 내 압력은 대기압(즉, 1 atm)보다 높은 압력으로 유지되며, 저항 메모리 소자(100)는 25℃보다 높고 300℃보다 낮은 온도에서 열처리될 수 있다.In other words, the process according to one embodiment of the present invention is performed under a hydrogen atmosphere, the pressure in the chamber is maintained at a pressure higher than the atmospheric pressure (i.e., 1 atm) It can be heat-treated at a lower temperature.

일 실시예에 따르면, 상기 저항 메모리 소자(100)를 열처리하는 단계는, 상기 저항 메모리 소자(100)가 배치된 챔버(10) 내에 수소 및 질소 가스를 주입하는 단계를 포함할 수 있다.According to one embodiment, the step of thermally processing the resistive memory element 100 may include injecting hydrogen and nitrogen gas into the chamber 10 in which the resistive memory element 100 is disposed.

상기 수소 및 질소 가스 중에서 상기 수소의 농도는 1 내지 5%일 수 있으며, 예를 들어 3%일 수 있다. 그러나, 상기 수소의 농도는 이에 제한되지 않고 그보다 더 낮거나 높을 수도 있다.The concentration of hydrogen in the hydrogen and nitrogen gas may be 1 to 5%, for example 3%. However, the concentration of hydrogen is not limited thereto, and may be lower or higher.

또한, 일 실시예에 따르면, 상기 저항 메모리 소자(100)를 열처리하는 단계는, 상기 저항 메모리 소자(100)가 배치된 챔버(10)를 1 atm보다 높고 100 atm보다 낮거나 같은 압력으로 유지하는 단계를 포함할 수 있으나, 상기 챔버 내 압력은 대기압보다 높은 한 이에 제한되지 않는다.Also, in one embodiment, the step of thermally processing the resistive memory element 100 includes maintaining the chamber 10 in which the resistive memory element 100 is disposed at a pressure greater than 1 atm and less than or equal to 100 atm But the pressure in the chamber is not limited as long as it is higher than the atmospheric pressure.

상기 챔버(10)를 1 atm보다 높고 100 atm보다 낮거나 같은 압력으로 유지하는 단계는, 상기 챔버(10)를 5 내지 40 atm의 압력으로 유지하는 단계를 포함할 수 있다.The step of maintaining the chamber 10 at a pressure higher than 1 atm and lower than or equal to 100 atm may comprise maintaining the chamber 10 at a pressure of 5 to 40 atm.

일 실시예에 따르면, 상기 저항 메모리 소자(100)를 열처리하는 단계는, 상기 저항 메모리 소자(100)를 200℃에서 열처리하는 단계를 포함할 수 있다.According to one embodiment, the step of heat-treating the resistance memory element 100 may include a step of heat-treating the resistance memory element 100 at 200 ° C.

만약, 열처리 온도가 300℃ 이상이 되면, 수소의 운동 에너지가 너무 높아져 박막을 침투(penetration)하는 비율이 커지게 되며, 그 결과 절연층(120)의 전도성이 높아져 소자가 단락될 위험이 있다.If the heat treatment temperature is 300 DEG C or higher, the kinetic energy of hydrogen becomes too high, and the penetration rate of the thin film becomes large. As a result, the conductivity of the insulating layer 120 increases and there is a risk of shorting the device.

일 실시예에 따르면, 상기 저항 메모리 소자(100)를 열처리하는 단계는, 상기 저항 메모리 소자(100)를 10 분 내지 3 시간 동안 열처리하는 단계를 포함할 수 있으며, 예를 들어 1 시간 동안 열처리하는 단계를 포함할 수 있으나, 열처리 시간은 이에 제한되지 않는다.According to one embodiment, the step of thermally treating the resistive memory device 100 may include heat treating the resistive memory device 100 for 10 minutes to 3 hours, for example, heat treating the resistive memory device 100 for 1 hour But the heat treatment time is not limited thereto.

도 3은 본 발명의 일 실시예에 따른 저항 메모리 소자 제조 방법(200)의 예시적인 흐름도다.3 is an exemplary flow diagram of a method 200 of manufacturing a resistive memory device according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 상기 저항 메모리 소자 제조 방법(200)은, 불순물로 도핑된 실리콘 기판(110) 위에 절연층(120)을 형성하는 단계(S210), 및 상기 절연층(120) 위에 금속 전극(130)을 형성하는 단계(S220)를 포함하되, 전술한 본 발명의 실시예에 따른 처리 과정(S215)을 더 포함할 수 있다.3, the method 200 for fabricating a resistive memory device includes the steps of forming an insulating layer 120 on a silicon substrate 110 doped with an impurity (S210), and forming an insulating layer 120 on the insulating layer 120 And forming the metal electrode 130 (S220), but may further include a process (S215) according to the above-described embodiment of the present invention.

일 실시예에 따르면, 상기 처리 과정(S215)은 상기 절연층(120)을 형성하는 단계(S210) 후에 수행될 수 있다.According to one embodiment, the process S215 may be performed after forming the insulating layer 120 (S210).

다른 실시예에 따르면, 상기 처리 과정(S215)은 상기 금속 전극(130)을 형성하는 단계(S220) 후에 수행될 수 있다.According to another embodiment, the process S215 may be performed after forming the metal electrode 130 (S220).

또 다른 실시예에 따르면, 상기 처리 과정(S215)은 상기 절연층(120)을 형성하는 단계(S210) 후와 상기 금속 전극(130)을 형성하는 단계 후 둘 모두에 수행될 수도 있다.According to another embodiment, the process S215 may be performed both after the step S210 of forming the insulating layer 120 and after the step of forming the metal electrode 130. [

상기 절연층(120)을 형성하는 단계(S210)는, 상기 불순물로 도핑된 실리콘 기판(110) 위에 금속 칼코겐 화합물 박막을 형성하는 단계를 포함할 수 있다.The step of forming the insulating layer 120 (S210) may include forming a metal chalcogenide compound thin film on the silicon substrate 110 doped with the impurity.

예를 들어, 상기 금속 칼코겐 화합물 박막을 형성하는 단계는, 상기 불순물로 도핑된 실리콘 기판(110) 위에 금속 산화물 박막을 형성하는 단계를 포함할 수 있다.For example, the step of forming the metal chalcogenide compound thin film may include forming a metal oxide thin film on the silicon substrate 110 doped with the impurity.

일 예로, 도 4에 도시된 바와 같이, 상기 금속 산화물 박막을 형성하는 단계는, 상기 불순물로 도핑된 실리콘 기판(110) 위에 니켈 산화물 박막(120)을 형성하는 단계를 포함할 수 있다.For example, as shown in FIG. 4, forming the metal oxide thin film may include forming a nickel oxide thin film 120 on the silicon substrate 110 doped with the impurity.

상기 절연층(120)을 형성하는 단계(S210)는, 상기 절연층(120)을 50 내지 60 nm의 두께 t, 예컨대 50 nm의 두께 t로 형성하는 단계를 포함할 수 있다.The step of forming the insulating layer 120 (S210) may include forming the insulating layer 120 with a thickness t of 50 to 60 nm, for example, 50 nm.

절연층(120)을 형성하는 단계(S210) 후, 전술한 본 발명의 실시예에 따른 고압 열처리가 수행될 수 있다.After forming the insulating layer 120 (S210), the high-pressure heat treatment according to the embodiment of the present invention described above may be performed.

그 뒤, 상기 절연층(120) 위에 금속 전극(130)이 형성될 수 있다. 도 5에 도시된 바와 같이, 상기 금속 전극(130)은 알루미늄으로 만들어질 수 있으나, 전극을 구성하는 물질은 이에 제한되지 않는다.Thereafter, a metal electrode 130 may be formed on the insulating layer 120. As shown in FIG. 5, the metal electrode 130 may be made of aluminum, but the material constituting the electrode is not limited thereto.

실시예에 따라, 본 발명의 고압 열처리는 상기 금속 전극(130)이 형성된 뒤에 수행되거나, 상기 절연층(120)이 형성된 뒤와 상기 금속 전극(130)이 형성된 뒤 둘 모두에 수행될 수도 있다.The high pressure heat treatment of the present invention may be performed after the metal electrode 130 is formed or both after the insulating layer 120 is formed and after the metal electrode 130 is formed.

이하에서는, 본 발명에 따라 저항 메모리 소자(100)를 제조하는 실시예를 설명하기로 한다.Hereinafter, an embodiment for manufacturing the resistance memory element 100 according to the present invention will be described.

P+로 도핑된 실리콘 기판 위에 니켈 산화물 박막을 50 nm만큼 형성하였다. 그러고 나서, 니켈 산화물 박막이 형성된 실리콘 기판을 고압 열처리가 가능한 챔버에 인입하였다.A nickel oxide thin film was formed on the silicon substrate doped with P + by 50 nm. Then, the silicon substrate on which the nickel oxide thin film was formed was drawn into a chamber capable of high-pressure heat treatment.

그 뒤, 진공 장비를 이용하여 챔버 안을 10-3 Torr 이하로 감압시킨 다음, 질소와 수소 가스를 주입하였다. 이 때, 챔버에 주입된 수소 가스의 농도는 3%였다. 그리고, 챔버 내 압력을 5, 20 및 40 atm으로 설정하고, 상기 기판을 200℃에서 1 시간 동안 열처리하였다.After that, the inside of the chamber was reduced to 10 -3 Torr or less by using a vacuum apparatus, and then nitrogen and hydrogen gas were injected. At this time, the concentration of the hydrogen gas injected into the chamber was 3%. Then, the pressure in the chamber was set to 5, 20 and 40 atm, and the substrate was heat-treated at 200 DEG C for 1 hour.

또한, 비교예로, 챔버에 질소 가스만을 주입한 뒤, 챔버 내 압력과 열처리 온도 및 시간을 동일하게 하여 기판을 처리하였다.In addition, as a comparative example, only the nitrogen gas was injected into the chamber, and the substrate was treated by setting the pressure in the chamber to the same temperature and time as the heat treatment.

고압 열처리 후, 니켈 산화물 박막 위에 알루미늄으로 전극을 형성하였다.After the high pressure heat treatment, an electrode was formed of aluminum on the nickel oxide thin film.

이와 같이 제조된 저항 메모리 소자(100)의 스위칭 특성 및 신뢰성을 측정하기 위해, 상기 저항 메모리 소자(100)에 전압을 인가하고, 이 인가되는 전압을 변화시키면서 소자를 통해 흐르는 전류를 측정하였다.In order to measure the switching characteristic and the reliability of the resistance memory element 100 thus manufactured, a voltage was applied to the resistance memory element 100, and the current flowing through the element was measured while changing the applied voltage.

도 6은 고압 열처리되지 않은 저항 메모리 소자(100)의 전류-전압 특성을 나타내는 그래프이고, 도 7 내지 도 9는 각각 질소 분위기에서 5, 20 및 40 atm의 압력으로 200℃에서 1 시간 동안 열처리한 저항 메모리 소자(100)의 전류-전압 특성을 나타내는 그래프이고, 도 10 내지 도 12는 각각 수소 분위기에서 5, 20 및 40 atm의 압력으로 200℃에서 1 시간 동안 열처리한 저항 메모리 소자(100)의 전류-전압 특성을 나타내는 그래프다.FIG. 6 is a graph showing current-voltage characteristics of the resistance memory element 100 without high-temperature heat treatment, and FIGS. 7 to 9 are graphs showing the current-voltage characteristics of the resistance memory element 100 after heat treatment at 200.degree. C. for 1 hour at a pressure of 5,20 and 40 atm in a nitrogen atmosphere 10 to 12 are graphs showing the current-voltage characteristics of the resistance memory element 100, and FIGS. 10 to 12 are graphs showing the current-voltage characteristics of the resistance memory element 100 after heat treatment at 200 DEG C for 1 hour under a hydrogen atmosphere of 5, 20 and 40 atm, Graph showing current-voltage characteristics.

도 6을 참조하면, 고압 열처리되지 않은 저항 메모리 소자(100)는 LRS에서의 전류와 HRS에서의 전류 간 차이가 크지 않아 스위칭 특성이 열악함을 알 수 있다.Referring to FIG. 6, the resistance memory device 100 which is not subjected to the high-pressure heat treatment has a poor switching characteristic because the difference between the current in the LRS and the current in the HRS is not large.

또한, 도 7 내지 도 9를 참조하면, 질소 분위기에서 고압 열처리(NHPA)하여도, HRS/LRS 비율이 도 6의 고압 열처리되지 않은 저항 메모리 소자(100)의 HRS/LRS 비율에 비해 크게 개선되지 않음을 확인할 수 있다.7 to 9, even if the high pressure heat treatment (NHPA) is performed in a nitrogen atmosphere, the HRS / LRS ratio is not significantly improved as compared with the HRS / LRS ratio of the high-pressure untreated resistance memory element 100 of FIG. 6 .

그러나, 도 10 내지 도 12를 참조하면, 수소 분위기에서 고압 열처리(HHPA)한 경우, LRS와 HRS가 명확하게 구분되며, 특히 도 10에 도시된 바와 같이 5 atm에서 200℃로 1 시간 동안 열처리한 경우 소자의 HRS/LRS 비율(푸른색 점선 화살표의 길이 참조)이 가장 큰 것을 확인할 수 있다.However, referring to FIGS. 10 to 12, in the case of high pressure heat treatment (HHPA) in a hydrogen atmosphere, LRS and HRS are clearly distinguished. In particular, as shown in FIG. 10, , The HRS / LRS ratio of the device (see the length of the blue dotted arrow) is the largest.

도 13은 수소 분위기 및 질소 분위기에서 5 atm의 압력으로 200℃에서 1 시간 동안 열처리한 저항 메모리 소자(100)를 이용하여, 50 회의 사이클에 걸쳐 측정한 HRS 및 LRS에서의 최대, 최소 및 평균 전류값을 나타내는 그래프다.13 shows the maximum, minimum, and average currents in the HRS and LRS measured over 50 cycles using the resistance memory device 100 heat-treated at 200 DEG C for 1 hour under a hydrogen atmosphere and a nitrogen atmosphere at a pressure of 5 atm Value graph.

HRS 및 LRS에서의 전류값은 소자에 인가되는 전압이 2 V일 때 소자를 통해 흐르는 전류를 측정하였다.The current values in the HRS and LRS were measured when the voltage applied to the device was 2 V and the current flowing through the device.

수소 분위기 및 질소 분위기에서 고압 열처리를 수행한 저항 메모리 소자(100)에 대하여 50 회의 사이클에 걸쳐 측정한 결과, HRS 및 LRS에서의 최대, 최소 및 평균 전류값은 아래의 표와 같다.As a result, the maximum, minimum, and average current values in the HRS and the LRS are as shown in the following table.

분위기atmosphere 저항 상태Resistance state 최대 전류값[A]Maximum current value [A] 최소 전류값[A]Minimum current value [A] 평균 전류값[A]Average current value [A] 수소
Hydrogen
HRSHRS 7.0322 × 10-10 7.0322 × 10 -10 7.412 × 10-11 7.412 × 10 -11 2.344 × 10-10 2.344 × 10 -10 LRSLRS 7.64 × 10-4 7.64 × 10 -4 8.433 × 10-5 8.433 × 10 -5 1.311 × 10-4 1.311 × 10 -4 질소
nitrogen
HRSHRS 5.8675 × 10-7 5.8675 × 10 -7 1.6734 × 10-8 1.6734 × 10 -8 3.499 × 10-7 3.499 x 10 -7 LRSLRS 9.3086 × 10-6 9.3086 × 10 -6 3.1204 × 10-6 3.1204 x 10 -6 6.50194 × 10-6 6.50194 × 10 -6

위 측정 결과에 따르면, 수소 분위기에서 처리한 소자의 LRS/HRS 비율은 약 5.6 × 105이며, 질소 분위기에서 처리한 소자의 LRS/HRS 비율은 약 1.9 × 10이므로, 본 발명의 실시예와 같이 수소 분위기에서 고압 열처리를 수행하는 경우 저항 메모리 소자(100)의 스위칭 특성 및 신뢰성이 크게 개선됨을 확인할 수 있다.According to the above measurement results, the LRS / HRS ratio of the device treated in the hydrogen atmosphere is about 5.6 × 10 5 , and the LRS / HRS ratio of the device treated in the nitrogen atmosphere is about 1.9 × 10, It can be confirmed that switching characteristics and reliability of the resistance memory device 100 are greatly improved when the high pressure heat treatment is performed in a hydrogen atmosphere.

전술한 본 발명의 실시예와 같이, 저항 메모리 소자를 수소 분위기에서 고압 열처리를 통해 처리함으로써, 절연층 박막의 산소 공공(oxygen vacancy)과 수소 이온 농도를 개선시켜 소자의 스위칭 특성 및 신뢰성을 향상시킬 수 있다.As in the embodiment of the present invention described above, by processing the resistance memory element through a high-pressure heat treatment in a hydrogen atmosphere, the oxygen vacancy and the hydrogen ion concentration of the insulating layer thin film are improved to improve the switching characteristics and reliability of the element .

또한, 본 발명의 실시예에 따르면, 백금이나 은과 같은 귀금속을 사용하지 않고, 알루미늄이나 실리콘과 같이 저렴하고 널리 사용되는 물질을 이용하여도 저항 메모리 소자의 전기적 특성이 발현될 수 있어, 차세대 메모리로서 상용화 가능성을 확인할 수 있었다.In addition, according to the embodiment of the present invention, the electrical characteristics of the resistance memory element can be developed even if a cheap and widely used material such as aluminum or silicon is used without using a noble metal such as platinum or silver, The possibility of commercialization could be confirmed.

이상에서 실시예를 통해 본 발명을 설명하였으나, 위 실시예는 단지 본 발명의 사상을 설명하기 위한 것으로 이에 한정되지 않는다. 통상의 기술자는 전술한 실시예에 다양한 변형이 가해질 수 있음을 이해할 것이다. 본 발명의 범위는 첨부된 특허청구범위의 해석을 통해서만 정해진다.While the present invention has been described with reference to the exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Those skilled in the art will appreciate that various modifications may be made to the embodiments described above. The scope of the present invention is defined only by the interpretation of the appended claims.

100: 저항 메모리 소자
110: 실리콘 기판
120: 절연층
130: 금속 전극100: Resistor memory element
110: silicon substrate
120: insulating layer
130: metal electrode

Claims (33)

불순물로 도핑된 실리콘 기판을 하부 전극으로 포함하고, 상기 실리콘 기판 위에 형성된 금속 칼코겐 화합물을 절연층으로 포함하는 저항 메모리 소자를, 수소 분위기에서 대기압보다 높은 압력으로 25℃보다 높고 300℃보다 낮은 온도에서 열처리하는 단계를 포함하는 저항 메모리 소자 처리 방법.A resistive memory element including a silicon substrate doped with an impurity as a lower electrode and including a metal chalcogenide compound formed on the silicon substrate as an insulating layer is formed in a hydrogen atmosphere at a temperature higher than atmospheric pressure and higher than 25 DEG C and lower than 300 DEG C And performing a heat treatment in the resistive memory element. 삭제delete 삭제delete 제 1 항에 있어서,
상기 금속 칼코겐 화합물은 금속 산화물을 포함하는 저항 메모리 소자 처리 방법.The method according to claim 1,
Wherein the metal chalcogen compound comprises a metal oxide. 제 4 항에 있어서,
상기 금속 산화물은 니켈 산화물을 포함하는 저항 메모리 소자 처리 방법.5. The method of claim 4,
Wherein the metal oxide comprises nickel oxide. 제 1 항에 있어서,
상기 절연층은 50 내지 60 nm의 두께를 갖는 저항 메모리 소자 처리 방법.The method according to claim 1,
Wherein the insulating layer has a thickness of 50 to 60 nm. 제 6 항에 있어서,
상기 절연층은 50 nm의 두께를 갖는 저항 메모리 소자 처리 방법.The method according to claim 6,
Wherein the insulating layer has a thickness of 50 nm. 제 1 항에 있어서,
상기 저항 메모리 소자는, 상기 절연층 위에 형성된 금속 전극을 더 포함하는 저항 메모리 소자 처리 방법.The method according to claim 1,
Wherein the resistance memory element further comprises a metal electrode formed on the insulating layer. 제 8 항에 있어서,
상기 금속 전극은 알루미늄을 포함하는 저항 메모리 소자 처리 방법.9. The method of claim 8,
Wherein the metal electrode comprises aluminum. 제 1 항에 있어서,
상기 저항 메모리 소자를 열처리하는 단계는:
상기 저항 메모리 소자가 배치된 챔버 내에 수소 및 질소 가스를 주입하는 단계를 포함하는 저항 메모리 소자 처리 방법.The method according to claim 1,
The step of heat treating the resistive memory element comprises:
And injecting hydrogen and nitrogen gas into the chamber in which the resistive memory element is disposed. 제 10 항에 있어서,
상기 수소 및 질소 가스 중에서 상기 수소의 농도는 1 내지 5%인 저항 메모리 소자 처리 방법.11. The method of claim 10,
Wherein the concentration of hydrogen in the hydrogen and nitrogen gas is 1 to 5%. 제 11 항에 있어서,
상기 수소의 농도는 3%인 저항 메모리 소자 처리 방법.12. The method of claim 11,
Wherein the hydrogen concentration is 3%. 제 1 항에 있어서,
상기 저항 메모리 소자를 열처리하는 단계는:
상기 저항 메모리 소자가 배치된 챔버를 1 atm보다 높고 100 atm보다 낮거나 같은 압력으로 유지하는 단계를 포함하는 저항 메모리 소자 처리 방법.The method according to claim 1,
The step of heat treating the resistive memory element comprises:
Maintaining the chamber in which the resistive memory element is disposed at a pressure higher than 1 atm and less than or equal to 100 atm. 제 13 항에 있어서,
상기 챔버를 1 atm보다 높고 100 atm보다 낮거나 같은 압력으로 유지하는 단계는:
상기 챔버를 5 내지 40 atm의 압력으로 유지하는 단계를 포함하는 저항 메모리 소자 처리 방법.14. The method of claim 13,
Maintaining the chamber at a pressure higher than 1 atm and lower than or equal to 100 atm comprises:
And maintaining the chamber at a pressure of 5 to 40 atm. 제 1 항에 있어서,
상기 저항 메모리 소자를 열처리하는 단계는:
상기 저항 메모리 소자를 200℃에서 열처리하는 단계를 포함하는 저항 메모리 소자 처리 방법.The method according to claim 1,
The step of heat treating the resistive memory element comprises:
And heat treating the resistive memory element at 200 占 폚. 제 1 항에 있어서,
상기 저항 메모리 소자를 열처리하는 단계는:
상기 저항 메모리 소자를 10 분 내지 3 시간 동안 열처리하는 단계를 포함하는 저항 메모리 소자 처리 방법.The method according to claim 1,
The step of heat treating the resistive memory element comprises:
And heat treating the resistive memory element for 10 minutes to 3 hours. 제 16 항에 있어서,
상기 저항 메모리 소자를 10 분 내지 3 시간 동안 열처리하는 단계는:
상기 저항 메모리 소자를 1 시간 동안 열처리하는 단계를 포함하는 저항 메모리 소자 처리 방법.17. The method of claim 16,
The step of heat treating the resistive memory element for 10 minutes to 3 hours includes:
And thermally treating the resistive memory element for one hour. 불순물로 도핑된 실리콘 기판을 하부 전극으로 마련하는 단계;
상기 실리콘 기판 위에 절연층으로 금속 칼코겐 화합물 박막을 형성하는 단계; 및
상기 절연층 위에 상부 전극으로 알루미늄 전극을 형성하는 단계를 포함하는 저항 메모리 소자 제조 방법에 있어서,
상기 금속 칼코겐 화합물 박막을 형성하는 단계 및 상기 알루미늄 전극을 형성하는 단계 중 적어도 하나의 단계 후에, 수소 분위기에서 대기압보다 높은 압력으로 25℃보다 높고 300℃보다 낮은 온도에서 상기 저항 메모리 소자를 열처리하는 단계를 더 포함하는 저항 메모리 소자 제조 방법.Providing a silicon substrate doped with an impurity as a lower electrode;
Forming a thin metal chalcogenide compound layer as an insulating layer on the silicon substrate; And
And forming an aluminum electrode as an upper electrode on the insulating layer,
After at least one of the steps of forming the metal chalcogenide compound thin film and forming the aluminum electrode, heat-treating the resistance memory element at a temperature higher than 25 ° C and lower than 300 ° C at a pressure higher than atmospheric pressure in a hydrogen atmosphere ≪ / RTI > further comprising the step of: 삭제delete 제 18 항에 있어서,
상기 금속 칼코겐 화합물 박막을 형성하는 단계는:
상기 불순물로 도핑된 실리콘 기판 위에 금속 산화물 박막을 형성하는 단계를 포함하는 저항 메모리 소자 제조 방법.19. The method of claim 18,
The step of forming the metal chalcogenide compound thin film includes:
And forming a metal oxide thin film on the silicon substrate doped with the impurity. 제 20 항에 있어서,
상기 금속 산화물 박막을 형성하는 단계는:
상기 불순물로 도핑된 실리콘 기판 위에 니켈 산화물 박막을 형성하는 단계를 포함하는 저항 메모리 소자 제조 방법.21. The method of claim 20,
Wherein forming the metal oxide thin film comprises:
And forming a nickel oxide thin film on the silicon substrate doped with the impurity. 제 18 항에 있어서,
상기 금속 칼코겐 화합물 박막을 형성하는 단계는:
상기 금속 칼코겐 화합물 박막을 50 내지 60 nm의 두께로 형성하는 단계를 포함하는 저항 메모리 소자 제조 방법.19. The method of claim 18,
The step of forming the metal chalcogenide compound thin film includes:
And forming the thin metal chalcogenide compound film to a thickness of 50 to 60 nm. 제 22 항에 있어서,
상기 금속 칼코겐 화합물 박막을 형성하는 단계는:
상기 금속 칼코겐 화합물 박막을 50 nm의 두께로 형성하는 단계를 포함하는 저항 메모리 소자 제조 방법.23. The method of claim 22,
The step of forming the metal chalcogenide compound thin film includes:
And forming the thin metal chalcogenide compound film to a thickness of 50 nm. 삭제delete 제 18 항에 있어서,
상기 저항 메모리 소자를 열처리하는 단계는:
상기 저항 메모리 소자가 배치된 챔버 내에 수소 및 질소 가스를 주입하는 단계를 포함하는 저항 메모리 소자 제조 방법.19. The method of claim 18,
The step of heat treating the resistive memory element comprises:
And injecting hydrogen and nitrogen gas into the chamber in which the resistive memory element is disposed. 제 25 항에 있어서,
상기 수소 및 질소 가스 중에서 상기 수소의 농도는 1 내지 5%인 저항 메모리 소자 제조 방법.26. The method of claim 25,
Wherein the concentration of hydrogen in the hydrogen and nitrogen gas is 1 to 5%. 제 26 항에 있어서,
상기 수소의 농도는 3%인 저항 메모리 소자 제조 방법.27. The method of claim 26,
Wherein the hydrogen concentration is 3%. 제 18 항에 있어서,
상기 저항 메모리 소자를 열처리하는 단계는:
상기 저항 메모리 소자가 배치된 챔버를 1 atm보다 높고 100 atm보다 낮거나 같은 압력으로 유지하는 단계를 포함하는 저항 메모리 소자 제조 방법.19. The method of claim 18,
The step of heat treating the resistive memory element comprises:
Maintaining the chamber in which the resistive memory element is disposed at a pressure higher than 1 atm and lower than or equal to 100 atm. 제 28 항에 있어서,
상기 챔버를 1 atm보다 높고 100 atm보다 낮거나 같은 압력으로 유지하는 단계는:
상기 챔버를 5 내지 40 atm의 압력으로 유지하는 단계를 포함하는 저항 메모리 소자 제조 방법.29. The method of claim 28,
Maintaining the chamber at a pressure higher than 1 atm and lower than or equal to 100 atm comprises:
And maintaining the chamber at a pressure of 5 to 40 atm. 제 18 항에 있어서,
상기 저항 메모리 소자를 열처리하는 단계는:
상기 저항 메모리 소자를 200℃에서 열처리하는 단계를 포함하는 저항 메모리 소자 제조 방법.19. The method of claim 18,
The step of heat treating the resistive memory element comprises:
And thermally treating the resistance memory element at 200 ° C. 제 18 항에 있어서,
상기 저항 메모리 소자를 열처리하는 단계는:
상기 저항 메모리 소자를 10 분 내지 3 시간 동안 열처리하는 단계를 포함하는 저항 메모리 소자 제조 방법.19. The method of claim 18,
The step of heat treating the resistive memory element comprises:
And thermally treating the resistive memory element for 10 minutes to 3 hours. 제 31 항에 있어서,
상기 저항 메모리 소자를 10 분 내지 3 시간 동안 열처리하는 단계는:
상기 저항 메모리 소자를 1 시간 동안 열처리하는 단계를 포함하는 저항 메모리 소자 제조 방법.32. The method of claim 31,
The step of heat treating the resistive memory element for 10 minutes to 3 hours includes:
And thermally treating the resistive memory element for one hour. 하부 전극으로 마련된 불순물로 도핑된 실리콘 기판 위에 절연층으로 니켈 산화물 박막을 형성하는 단계; 및
상기 니켈 산화물 박막 위에 상부 전극으로 알루미늄 전극을 형성하는 단계를 포함하는 저항 메모리 소자 제조 방법에 있어서,
상기 니켈 산화물 박막을 형성하는 단계 및 상기 알루미늄 전극을 형성하는 단계 중 적어도 하나의 단계 후에, 수소 분위기에서 5 atm의 압력으로 200℃에서 1 시간 동안 상기 저항 메모리 소자를 열처리하는 단계를 더 포함하는 저항 메모리 소자 제조 방법.Forming a nickel oxide thin film as an insulating layer on a silicon substrate doped with an impurity provided as a lower electrode; And
And forming an aluminum electrode as an upper electrode on the nickel oxide thin film,
Further comprising the step of heat treating the resistance memory element at 200 DEG C for 1 hour at a pressure of 5 atm in a hydrogen atmosphere after at least one of the step of forming the nickel oxide thin film and the step of forming the aluminum electrode, A method of fabricating a memory device.
KR1020140034157A 2014-03-24 2014-03-24 Method for treating resistive memory device and method for manufacturing resistive memory device employing the same KR101438580B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140034157A KR101438580B1 (en) 2014-03-24 2014-03-24 Method for treating resistive memory device and method for manufacturing resistive memory device employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140034157A KR101438580B1 (en) 2014-03-24 2014-03-24 Method for treating resistive memory device and method for manufacturing resistive memory device employing the same

Publications (1)

Publication Number Publication Date
KR101438580B1 true KR101438580B1 (en) 2014-09-17

Family

ID=51759613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140034157A KR101438580B1 (en) 2014-03-24 2014-03-24 Method for treating resistive memory device and method for manufacturing resistive memory device employing the same

Country Status (1)

Country Link
KR (1) KR101438580B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102660633B1 (en) * 2022-11-04 2024-04-24 삼육대학교산학협력단 Resistance variable memory device having selection device layer treated by high pressure hydrogen annealing and method for fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134563A (en) * 2005-06-23 2006-12-28 한양대학교 산학협력단 Manufacturing method of rram by integrated deposition of insulation film
KR20080111956A (en) * 2007-06-20 2008-12-24 삼성전자주식회사 Resistance changeable memory device and forming thereof
KR20110024479A (en) * 2009-09-02 2011-03-09 주식회사 하이닉스반도체 Resistive memory device and method for manufacturing the same
KR20110072962A (en) * 2009-12-23 2011-06-29 주식회사 효성 Method for forming of selective emitter using boron depletion and method for manufacturing solar cell thereof
KR20120020557A (en) * 2010-08-30 2012-03-08 광주과학기술원 Method of manufacturing resistive switching memory using low temperature high pressure annealing and resistive switching memory prepared by using the method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134563A (en) * 2005-06-23 2006-12-28 한양대학교 산학협력단 Manufacturing method of rram by integrated deposition of insulation film
KR20080111956A (en) * 2007-06-20 2008-12-24 삼성전자주식회사 Resistance changeable memory device and forming thereof
KR20110024479A (en) * 2009-09-02 2011-03-09 주식회사 하이닉스반도체 Resistive memory device and method for manufacturing the same
KR20110072962A (en) * 2009-12-23 2011-06-29 주식회사 효성 Method for forming of selective emitter using boron depletion and method for manufacturing solar cell thereof
KR20120020557A (en) * 2010-08-30 2012-03-08 광주과학기술원 Method of manufacturing resistive switching memory using low temperature high pressure annealing and resistive switching memory prepared by using the method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102660633B1 (en) * 2022-11-04 2024-04-24 삼육대학교산학협력단 Resistance variable memory device having selection device layer treated by high pressure hydrogen annealing and method for fabricating the same

Similar Documents

Publication Publication Date Title
KR101052240B1 (en) Method for manufacturing thin film transistor using amorphous oxide semiconductor film
Madhukar et al. Effect of oxygen stoichiometry on the electrical properties of La 0.5 Sr 0.5 CoO 3 electrodes
US10566188B2 (en) Method to improve film stability
US20130100577A1 (en) Method for Forming a MIMCAP Structure and the MIMCAP Structure Thereof
US20150311425A1 (en) Method for manufacturing piezoelectric ceramic, piezoelectric ceramic, and piezoelectric element
KR20170121082A (en) Manufacturing Method of Semiconductor Ferroelectric Memory Device and Semiconductor Ferroelectric Memory Transistor
Li et al. The origin of varistor property of SrTiO3-based ceramics
US20220173315A1 (en) Rram crossbar array circuits with specialized interface layers for low current operation
Lin et al. Unipolar resistive switching behavior of Pt/LixZn1− xO/Pt resistive random access memory devices controlled by various defect types
EP2857374A1 (en) Method for manufacturing varistor ceramics and varistors having low leakage current
Pei et al. Forming free bipolar ReRAM of Ag/a-IGZO/Pt with improved resistive switching uniformity through controlling oxygen partial pressure
Kharchouche et al. Non‐linear coefficient of BaTiO3‐doped ZnO varistor
KR101438580B1 (en) Method for treating resistive memory device and method for manufacturing resistive memory device employing the same
JP2016201458A (en) Microcrystalline oxide semiconductor thin film and thin film transistor using the same
Nahm Characteristics of ZnO V2O5 MnO2 Nb2O5 Er2O3 semiconducting varistors with sintering processing
He et al. Narrowing the band gap to enhance the resistive switching properties of Pr 3+-doped ZnO thin films by Cd-ion doping
CN107240466B (en) Voltage nonlinear resistance element and manufacturing method thereof
KR102259923B1 (en) Dielectric layer, memcapacitor manufactured comprising the same, cell array comprising the same, and manufacturing method of the same
Arun et al. Fabrication of HfO2 based MOS and RRAM devices: A study of thermal annealing effects on these devices
Gupta et al. Effect of annealing temperature on switching characteristics of zinc oxide based RRAM device
JPS63312616A (en) Semiconductor porcelain composition
CN105098065B (en) A kind of preparation method of storage unit of resistive random access memory (RRAM) and products thereof
Lin et al. High Device Yield of Resistive Switching Characteristics in Oxygen-Annealed $\hbox {SrZrO} _ {3} $ Memory Devices
US20070273468A1 (en) Method for manufacturing SrTiO3 series varistor using grain boundary segregation
KR20190067691A (en) Capacitor comprising metal nanoparticles

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170821

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee