JP2013227213A - エピタキシャル構造体及びその製造方法 - Google Patents

エピタキシャル構造体及びその製造方法 Download PDF

Info

Publication number
JP2013227213A
JP2013227213A JP2013091102A JP2013091102A JP2013227213A JP 2013227213 A JP2013227213 A JP 2013227213A JP 2013091102 A JP2013091102 A JP 2013091102A JP 2013091102 A JP2013091102 A JP 2013091102A JP 2013227213 A JP2013227213 A JP 2013227213A
Authority
JP
Japan
Prior art keywords
layer
epitaxial
graphene
patterned
growth surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013091102A
Other languages
English (en)
Other versions
JP5622890B2 (ja
Inventor
Yo Gi
洋 魏
守善 ▲ハン▼
Feng-Yan Fan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinghua University
Hon Hai Precision Industry Co Ltd
Original Assignee
Qinghua University
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinghua University, Hon Hai Precision Industry Co Ltd filed Critical Qinghua University
Publication of JP2013227213A publication Critical patent/JP2013227213A/ja
Application granted granted Critical
Publication of JP5622890B2 publication Critical patent/JP5622890B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】本発明は、エピタキシャル構造体及びその製造方法に関する。
【解決手段】本発明のエピタキシャル構造体の製造方法は、少なくとも一つのエピタキシャル成長表面を有する基板を提供する第一ステップと、成長表面を処理し、パターン化された成長表面を形成する第二ステップと、パターン化された成長表面にグラフェン層を設置する第三ステップと、グラフェン層を設置したパターン化された成長表面からエピタキシャル層を成長させ、エピタキシャル構造体を得る第四ステップと、を含む。
【選択図】図１

Description

本発明は、エピタキシャル構造体及びその製造方法に関するものである。
近年、例えばＬＥＤに用いる窒化ガリウムなどのエピタキシャル構造体、更に、ヘテロエピタキシャル構造体は、半導体デバイスの主要な材料として注目されている。
現在、窒化ガリウム（ＧａＮ）をサファイア基板上に結晶成長させる方法が広く採用されているが、窒化ガリウムとサファイア基板との格子定数及び熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ）は異なるため、エピタキシャル成長した窒化ガリウム層に多くの欠陥が発生する問題が起こっている。また、サファイア基板とエピタキシャル成長した窒化ガリウム層との間には、大きな応力が存在するので、窒化ガリウム層が破壊され易い。
中国特許出願公開第１０１２３９７１２号明細書
しかし、従来のサファイア基板でエピタキシャル成長された窒化ガリウム層に多くの欠陥が形成されることで、窒化ガリウム層を含むエピタキシャル構造体の質量は低くなり、応用に影響を与える。
従って、上述した課題を解決するために、本発明は製造方法が容易で、コストが低く、且つ高品質のエピタキシャル構造体の製造方法を提供する。また、欠陥が少なく、エピタキシャル層と基板の間の応力が少ない高品質のエピタキシャル構造体を提供する。
本発明のエピタキシャル構造体の製造方法は、なくとも一つのエピタキシャル成長表面を有する基板を提供する第一ステップと、成長表面を処理し、パターン化された成長表面を形成する第二ステップと、前記パターン化された成長表面にグラフェン層を設置する第三ステップと、前記グラフェン層を設置したパターン化された成長表面からエピタキシャル層を成長させ、エピタキシャル構造体を得る第四ステップと、を含む。
エピタキシャル構造体の製造方法において、前記パターン化された成長表面は複数の溝を有しており、前記複数の溝のサイズはマイクロメートルのオーダーであり、前記グラフェン層は複数の空隙を有しており、前記複数の空隙によって、前記パターン化された成長表面の一部が露出される。
本発明のエピタキシャル構造体は、基板と、パターン化されたグラフェン層と、エピタキシャル層と、を含む。前記基板は少なくとも一つのパターン化されたエピタキシャル成長表面を有し、前記パターン化された成長表面は複数の溝と複数の突起を有し、前記エピタキシャル成長表面は、前記パターン化されたグラフェン層によって被覆された部分と被覆されていない部分とを有し、前記エピタキシャル層は、前記エピタキシャル成長表面の前記パターン化されたグラフェン層によって被覆されていない部分を通じて、前記基板に接続されている。
エピタキシャル構造体において、複数の溝のサイズはマイクロメートルのオーダーであり、複数の突起と対応するグラフェン層は、基板とエピタキシャル層との間に挟まれ、複数の溝と対応する前記グラフェン層はエピタキシャル層に嵌る。
従来の技術と比べて、本発明のエピタキシャル構造体の製造方法は、パターン化されたエピタキシャル表面を有する基板を形成し、一体構造の複数の空隙を有するグラフェン層をマスク膜として、前記エピタキシャル表面にエピタキシャル層を成長させるので、製造方法が簡単であり、コストが低く、且つ環境に良い。また、グラフェン層を基板とエピタキシャル層との間に設置しているので、エピタキシャル層の欠陥及びエピタキシャル層と基板との間の応力を減少させることができるため、応用範囲が広くなる。
実施例１のエピタキシャル構造体の製造工程を示す図である。 実施例１のエピタキシャル構造体において、基板をパターン化する工程を示す図である。 図２に示したパターン化された基板の構造図である。 実施例１の複数の微孔を有するグラフェン層の構造図である。 実施例１の複数のストリップ状の空隙を有するグラフェン層の構造図である。 実施例１の異なる形状の複数の空隙を有するグラフェン層の構造図である。 実施例１の間隔をあけて設置されたパターンを有するグラフェン層の構造図である。 実施例１に採用するカーボンナノチューブフィルムの走査型電子顕微鏡写真である。 図８中のカーボンナノチューブフィルムのカーボンナノチューブセグメントの構造を示す図である。 実施例１に採用するカーボンナノチューブフィルムが交差して積層されて形成されたカーボンナノチューブ層の走査型電子顕微鏡写真である。 実施例１のエピタキシャル層の製造工程を示す図である。 実施例１のエピタキシャル構造体の構造図である。 図１２中の線ＸＩＩＩ−ＸＩＩＩに沿った断面図である。 実施例２のエピタキシャル構造体の構造図である。 実施例２のエピタキシャル構造体の分解立体構造図である。 実施例３のエピタキシャル構造体の構造図である。 実施例４のエピタキシャル構造体の製造工程を示す図である。 実施例４のエピタキシャル構造体の構造図である。 実施例５のエピタキシャル構造体の構造図である。
以下、本発明のエピタキシャル構造体及びその製造方法の実施形態について説明する。且つ以下の各々の実施形態において、同じ部材は同じ記号で標示されている。
（実施例１）
図１を参照すると、エピタキシャル構造体１０の製造方法は、結晶成長のための成長表面１０１を有する基板１００を提供するステップ（Ｓ１１）と、成長表面１０１をパターン化し、パターン化された表面を形成するステップ（Ｓ１２）と、パターン化された成長表面１０１にグラフェン層１１０を配置するステップ（Ｓ１３）と、グラフェン層１１０を設置した成長表面１０１に、エピタキシャル１２０を成長させるステップ（Ｓ１４）と、を含む。
ステップ（Ｓ１１）において、基板１００は、エピタキシャル層１２０に結晶成長のための成長表面１０１を提供し、成長表面１０１は、エピタキシャル層１２０の結晶成長を支持する。基板１００の成長表面１０１は、平滑な表面であり、且つ酸素又は炭素などの不純物はない。基板１００は、単層構造又は多層構造を有する。基板１００が単層構造を有する場合、基板１００は、単結晶構造体である。この場合、基板１００は少なくとも一つの結晶面を含み、該結晶面は、エピタキシャル層１２０の成長表面１０１として用いられる。基板１００が多層構造を有する場合、基板１００は、少なくとも一層の単結晶構造体を含み、この単結晶構造体は少なくとも一つの結晶面を含み、該結晶面は、エピタキシャル層１２０の成長表面１０１として用いられる。基板１００の単結晶構造体は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｓｎ Ｉｎｓｕｌａｔｏｒ）、ＬｉＧａＯ２、ＬｉＡｌＯ２、Ａｌ２Ｏ３、Ｓｉ、ＧａＡｓ、ＧａＮ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＡｌＮ、ＧａＰ、ＳｉＣ、ＳｉＧｅ、ＧａＭｎＡｓ、ＧａＡｌＡｓ、ＧａＩｎＡｓ、ＧａＡｌＮ、ＧａＩｎＮ、ＡｌＩｎＮ、ＧａＡｓＰ、ＩｎＧａＮ、ＡｌＧａＩｎＮ、ＡｌＧａＩｎＰ、ＧａＰ：Ｚｎ又はＧａＰ：Ｎなどの何れかの一種或いは数種からなることができる。基板１００の材料は、製造しようとするエピタキシャル層１２０の材料に応じて選択可能であるが、エピタキシャル層１２０の材料と類似する格子定数及び熱膨張係数を有することが好ましい。本実施例において、基板１００はサファイア（Ａｌ２Ｏ３）である。
ステップ（Ｓ１２）において、エッチング方法によって、成長表面１０１をパターン化する。エッチング方法はドライエッチング、ウェットエッチングなどの何れかの一種である。また、成長表面１０１に複数の突起（図示せず）を設置することによって、成長表面１０１をパターン化できる。本実施例においては、ウェットエッチング方法によって、成長表面１０１をパターン化する。
図２を参照すると、成長表面１０１をパターン化する方法は、成長表面１０１にパターン化されたマスク１０２を設置するステップ（Ｓ１２１）と、成長表面１０１をエッチングし、パターン化された表面を形成するステップ（Ｓ１２２）と、マスク１０２を除去するステップ（Ｓ１２３）と、を含む。
ステップ（Ｓ１２１）において、マスク１０２の材料は制限されず、必要に応じて選択することができる。すなわち、基板１００をエッチングする際、基板１００のマスク１０２で被覆された部分が、エッチング用の腐蝕液で腐蝕されないことを保証できるようなマスク１０２の材料が選択される。例えば、マスク１０２の材料は、シリカ、窒化ケイ素、酸窒化ケイ素、二酸化チタン中の何れかの一種である。成長表面１０１にマスク１０２を設置する方法は、成長表面１０１にシリカ膜を沈積するステップ（Ｓ１２１ａ）と、フォトエッチング方法を利用して、シリカ膜をエッチングし、パターン化されたマスク１０２を形成するステップ（Ｓ１２１ｂ）と、を含む。
ステップ（Ｓ１２１ａ）において、化学気相蒸着法（ＣＶＤ）によって、成長表面１０１にシリカ膜を沈積する。シリカ膜の厚さは０．３μｍ〜２μｍである。ステップ（Ｓ１２１ｂ）において、パターン化されたマスク１０２を形成する方法は、シリカ膜の表面にフォトレジストを設置するステップ（Ｓ１２１ｂ１）と、リソグラフィ（Ｌｉｔｈｏｇｒａｐｈｙ）によって、フォトレジストをパターン化させるステップ（Ｓ１２１ｂ２）と、フッ化水素酸（ＨＦ４）とフッ化アンモニウム（ＮＨ４Ｆ）の混合液によって、シリカ膜をエッチングして、パターン化されたマスク１０２を形成するステップ（Ｓ１２１ｂ３）と、を含む。
マスク１０２は複数の空隙を含むパターン化されたマスクである。好ましくは、パターン化されたマスクは、複数の図形ユニットが形成された周期性を持つ図形のアレイである。前記図形ユニットは円形、方形、正六角形、菱形、三角形及び不規則な図形の中の何れかの一種或いは多種の組み合わせであり、必要に応じて選択できる。本実施例において、図形ユニットは矩形であり、複数の矩形が相互に平行して配列している。好ましくは、隣接する二つの矩形は、等間隔に配列され、該距離は１μｍ〜２０μｍであり、矩形の幅は１μｍ〜５０μｍであり、矩形の長さは、基板１００の長さ或いは幅と同じである。
ステップ（Ｓ１２２）において、ウェットエッチングを採用し、硫酸とリン酸の混合液によって、マスク１０２が配置された成長表面１０１をエッチングする。この時、混合液の腐蝕作用によって、マスク１０２で被覆されていない成長表面１０１は溶解し、マスク１０２で被覆された成長表面１０１は溶解されないので、成長表面１０１をパターン化させることができる。硫酸とリン酸の体積比は１：３〜３：１であり、エッチングする温度は３００℃〜５００℃であり、エッチングする時間は３０秒間〜５０分間である。また、エッチングする時間は、エッチングしたい深さによって選択できる。
図３を参照すると、パターン化された基板１００の図形は、マスク１０２の図形と対応する。即ち、パターン化された基板１００は、複数の溝を有し、該複数の溝は、基板１００の表面から基板１００の内部へ凹む空間であり、該溝のサイズ（例えば、辺長、直径或いは最大の半径方向寸法など）はマイクロサイズである。溝の横断面は円形、方形、正六角形、菱形、三角形及び不規則な図形などの何れかの一種或いは多種である。複数の溝はアレイの形式で排列しているか、或いは他の幾何パターンで排列している。例えば、円形、扇形、三角形などである。隣接する溝の間には、突起を有している。本実施例において、マスク１０２は複数の矩形ユニットが排列して形成されたアレイであるので、基板１００の表面には、複数のストリップ状の溝１０３が形成される。該複数のストリップ状の溝１０３は同じ方向に沿って延伸し、溝１０３の延伸する方向と垂直する方向に、複数の溝１０３は間隔あけて平行して排列している。好ましくは、隣接する二つの溝１０３の距離は同じである。溝１０３の幅は１μｍ〜５０μｍであり、隣接する二つの溝１０３の距離は、１μｍ〜２０μｍである。溝１０３の深さは必要に応じて選択できるが、好ましくは、溝１０３の深さはそれぞれ同じである。ここで、溝１０３の深さは、成長表面１０１と垂直する方向に、基板１００の表面から基板１００の内部へ凹む長さのことである。本実施例において、溝１０３の深さは、０．１μｍ〜１μｍである。
ステップ（Ｓ１２３）において、フッ化水素酸（ＨＦ４）によって、マスク１０２を腐蝕して除去する。更に、マスク１０２を除去した後、イオン水などで基板１００を洗浄することによって、残ったフッ化水素酸（ＨＦ４）などの不純物を除去して、後続のエピタキシャル成長を円滑にする。
グラフェン層１１０は、基板１００と接触して設置され、且つ成長表面１０１に被覆される。具体的には、グラフェン層１１０は、成長表面１０１の溝１０３の間の部分と接触して設置される。この時、溝１０３と対応するグラフェン層１１０は懸架される。グラフェン層１１０が懸架されるとは、溝１０３と対応するグラフェン層１１０は、基板１００の表面と接触しないことである。グラフェン層１１０とパターン化された成長表面１０１とは共に、エピタキシャル層１２０の成長表面となる。
グラフェン層１１０は、グラフェン粉末或いはグラフェン膜からなる。グラフェン粉末は分散したグラフェン粒であり、グラフェン膜は連続した単層炭素原子層である。即ち、単層グラフェンである。グラフェン層１１０がグラフェン粉末からなる場合、このグラフェン粉末は、溶液の分散、コーティング及びエッチングなどの方法によって、パターン化された整体構造を形成する。グラフェン層１１０が、複数のグラフェン膜からなる場合、該複数のグラフェン膜は積層される或いは同面に設置されて、切断或いはエッチングなどの方法によって、パターン化された構造を形成する。
単層グラフェンは優れた特性を有する。第一に、透明性に優れ、２．３％の可視光のみを吸収し、多くの赤外線を透過させることができる。第二に、単層グラフェンの厚さは、約０．３４ｎｍであり、単層グラフェンの比表面積の理論値は２６３０ｍ２・ｇ-１であり、グラフェンの引張強度は１２５ＧＰａであり、グラフェンの弾性係数は、１．０ＴＰａに達する。第三に、グラフェン膜の熱伝導率は５３００Ｗ・ｍ-1・Ｋ-1であり、キャリアの移動率の理論値は、２×１０５ｃｍ２・Ｖ-1・ｓ-１であり、電気抵抗率は、１×１０-６Ω・ｃｍであり、銅の約２／３に相当する。第四に、室温において、グラフェン膜に関する量子ホール効果及び無散乱伝導（ｓｃａｔｔｅｒｉｎｇ−ｆｒｅｅ ｔｒａｎｓｍｉｓｓｉｏｎｓ）を観察することができる。
本実施例において、グラフェン層１１０は、純グラフェン構造である。即ち、グラフェン層１１０は、グラフェン材料のみからなる。グラフェン層１１０の厚さは、１ｎｍ〜１００μｍであり、例えば、１ｎｍ、１０ｎｍ、２００ｎｍ、１μｍ或いは１０μｍである。グラフェン層１１０が単層グラフェンである場合、グラフェン層１１０の厚さは、一つの炭素原子の厚さである。
グラフェン層１１０は、好ましくは、パターン化構造体である。基板１００の成長表面１０１にグラフェン層１１０を配置した後、基板１００の成長表面１０１の一部を露出させ、該露出された成長表面１０１にエピタキシャル１２０を成長させる。ここで、グラフェン層１１０はマスク層として用いられる。パターン化構造体とは、グラフェン層１１０が複数の空隙１１２を有する連続な整体構造体であることを指すか、或いは、基板１００の表面に間隔をあけて設置された複数の図形のことを指す。
図４、図５及び図６を参照すると、この場合のパターン化構造体とは、グラフェン層１１０が複数の空隙１１２を有する整体構造であることを指す。グラフェン層１１０は、基板１００の成長表面１０１に配置された後、複数の空隙１１２によって、成長表面１０１の一部が露出される。複数の空隙１１２の形状は制限されず、円形、方形、三角形、菱形或いは矩形などである。一つのグラフェン層１１０における複数の空隙１１２の形状は同じでも或いは同じでなくても良い。複数の空隙１１２は、グラフェン層１１０の厚さ方向に沿ってグラフェン層１１０を貫通する。空隙１１２は、図４に示す微孔状或いは図５に示すストリップ状である。空隙１１２が微孔状である場合、空隙１１２の平均孔径は、１０ｎｍ〜５００μｍである。空隙１１２がストリップ状である場合、空隙１１２の平均幅は１０ｎｍ〜５００μｍであり、且つ同じ方向に沿って延伸する。“空隙１１２のサイズ”は、孔の直径又はストリップ状の幅を指す。微孔状の空隙とストリップ状の空隙とは、グラフェン層１１０に同時に存在でき、且つ両者のサイズが前記のサイズ範囲内であれば、それぞれ異なっても良い。空隙１１２のサイズは、１０ｎｍ〜３００μｍ、１０ｎｍ〜１２０μｍ、１０ｎｍ〜８０μｍ或いは１０ｎｍ〜１０μｍである。空隙１１２のサイズが小さいほど、エピタキシャル層１２０が成長する過程において、格子欠陥が発生する可能性は減少して、高品質のエピタキシャル層１２０を得ることができる。本実施形態において、空隙１１２のサイズは１０ｎｍ〜１０μｍである。グラフェン層１１０のデューティファクタ（ｄｕｔｙｆａｃｔｏｒ）は、１：１００〜１００：１、１：１０〜１０：１、１：４〜４：１或いは１：２〜２：１である。好ましくは、グラフェン層１１０のデューティファクタは、１：４〜４：１である。ここで、“デューティファクタ”とは、グラフェン層１１０が、基板１００の成長表面１０１を被覆した後における基板１００の成長表面１０１の、グラフェン層１１０により遮られた領域と、グラフェン層１１０の空隙１１２から露出された領域との面積比を示す。本実施例において、空隙１１２は、グラフェン層１１０に均一に分布し、且つストリップ状である。
また、図７を参照すると、この場合のパターン化構造体とは、基板１００の表面に間隔をあけて設置された複数の図形のことを示し、パターン化構造体は、基板１００の表面に間隔をあけて設置された複数のストリップ状のグラフェン膜が形成されたグラフェン層１１０でも良く、この時、隣接する二つのストリップ状のグラフェン膜の間には、空隙１１２が形成される。基板１００にグラフェン層１１０を設置する際、空隙１１２と対応する成長表面１０１は露出される。
グラフェン層１１０は、基板１００の成長表面１０１に直接に成長させるか、或いはグラフェン層１１０を形成した後に、基板１００の成長表面１０１に配置する。グラフェン粉末の製造方法は、液相剥離法、インターカレーション剥離法、カーボンナノチューブをカッティングする方法、溶媒熱分解法、有機合成法などの何れかの一種或いは多種である。グラフェン膜の製造方法は、化学気相蒸着法（ＣＶＤ）、機械剥離法、静電気沈積法、炭化ケイ素（ＳｉＣ）熱分解法、エピタキシャル成長法などの何れかの一種或いは多種である。
本実施例において、グラフェン層１１０はパターン化された単層グラフェン膜である。パターン化された成長表面１０１に単層グラフェン膜を設置する方法は、単層グラフェン膜を製造するステップ（Ｓ１３１）と、単層グラフェン膜を基板１００の成長表面１０１に設置するステップ（Ｓ１３２）と、単層グラフェン膜をパターン化するステップ（Ｓ１３３）と、を含む。
ステップ（Ｓ１３１）において、化学気相蒸着法方法によって、グラフェン膜を製造する。グラフェン膜の製造方法は、Ｓｉ／ＳｉＯ２基板を提供するステップ（Ｓ１３１ａ）と、基板に金属触媒層を堆積するステップ（Ｓ１３１ｂ）と、金属触媒層をアニーリング処理するステップ（Ｓ１３１ｃ）と、炭素源ガスの雰囲気で、グラフェン膜を成長するステップ（Ｓ１３１ｄ）と、を含む。
ステップ（Ｓ１３１ａ）において、Ｓｉ層の厚さは３００μｍ〜１０００μｍであり、ＳｉＯ２層の厚さは１００ｎｍ〜５００ｎｍであるが、好ましくは、Ｓｉ層の厚さは６００μｍであり、ＳｉＯ２層の厚さは３００ｎｍである。ステップ（Ｓ１３１ｂ）において、金属触媒層の材料は銅、ニッケル、鉄、金などの何れかの一種である。金属触媒層の厚さは１００ｎｍ〜８００ｎｍである。化学気相蒸着法、物理気相成長法、マグネトロンスパッタリング法、電子ビーム蒸着法などの何れかの一種或いは多種によって、金属触媒層を形成できる。本実施例において、電子ビーム蒸着法によって、金属触媒層を形成する。金属触媒層の厚さは５００ｎｍである。ステップ（Ｓ１３１ｃ）において、アニーリングする温度は、９００℃〜１０００℃であり、アニーリングする雰囲気は、アルゴンと水素の混合気体であり、アルゴンの流量は、６００ｓｃｃｍであり、水素の流量は、５００ｓｃｃｍであり、アニーリングする時間は、１０分間〜２０分間である。ステップ（Ｓ１３１ｄ）において、成長温度は、９００℃〜１０００℃であり、炭素源ガスは、メタンであり、成長時間は、５分間〜１０分間である。
ステップ（Ｓ１３２）において、単層グラフェン膜を基板１００の成長表面１０１に設置する方法は、有機ゲル或いはポリマーを支持体として、グラフェン膜の表面に塗るステップ（Ｓ１３２ａ）と、有機ゲル或いはポリマーが塗られたグラフェン膜を焼き、グラフェン膜を固くするテップ（Ｓ１３２ｂ）と、この固くなったグラフェン膜及びＳｉ／ＳｉＯ２基板を脱イオン水に浸し、金属触媒層とＳｉＯ２層とを分離させるテップ（Ｓ１３２ｃ）と、支持体とグラフェン膜と金属触媒層とを有する構造体から、金属触媒層を除去するステップ（Ｓ１３２ｄ）と、支持体及びグラフェン膜を有する構造体を成長表面１０１に設置した後、加熱によって、グラフェン膜と成長表面１０１とを強固に結合させるステップ（Ｓ１３２ｅ）と、支持体を除去するステップ（Ｓ１３２ｆ）と、含む。
ステップ（Ｓ１３２ａ）において、前記支持体の材料は、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリジメチルシロキサン、フォトレジスト９９１２、フォトレジストＡＺ５２０６の中の何れかの一種或いは多種である。ステップ（Ｓ１３２ｂ）において、焼く温度は１００℃〜１８５℃である。ステップ（Ｓ１３２ｃ）において、脱イオン水に浸した後、金属触媒層とＳｉＯ２層を超音声処理する。ステップ（Ｓ１３２ｄ）において、化学液腐蝕によって、金属触媒層を除去する。該化学液は、硝酸、塩酸、塩化第二鉄、硝酸酸化鉄などの何れかの一種である。ステップ（Ｓ１３２ｆ）において、支持体を除去する方法は、まず、アセトン及びエチルアルコールによって、支持体を浸し、そして、保護気体の雰囲気で４００℃まで加熱する。
ステップ（Ｓ１３３）において、単層グラフェン膜をパターン化する方法は、光触媒二酸化チタン切割法、イオンビームリソグラフィ、原子間力顕微鏡エッチング、プラズマエッチングなどの何れかの一種或いは多種である。本実施例において、光触媒二酸化チタン切割法によって、グラフェン膜を切割する。この方法は、パターン化された金属チタン層を形成するステップ（Ｓ１３３ａ）と、パターン化された金属チタン層を加熱して酸化させることで、パターン化された二酸化チタン層を形成するステップ（Ｓ１３３ｂ）と、パターン化された二酸化チタン層が、グラフェン膜と接触した後、紫外光によって、パターン化された二酸化チタン層を照射するステップ（Ｓ１３３ｃ）と、パターン化された二酸化チタン層を除去して、パターン化されたグラフェン層１１０を形成するステップ（Ｓ１３３ｄ）と、含む。得られたグラフェン層１１０のパターンは、パターン化された二酸化チタン層のパターンと噛み合う。即ち、パターン化された二酸化チタン層と対応するグラフェン膜の部分が除去される。
ステップ（Ｓ１３３ａ）において、マスク蒸着法或いはリソグラフィ露光（Ｌｉｔｈｏｇｒａｐｈｙ Ｅｘｐｏｓｕｒｅ）法によって、パターン化された金属チタン層を石英基板の表面に形成する。石英基板の厚さは、３００μｍ〜１０００μｍである。金属チタン層の厚さは、３ｎｍ〜１０ｎｍである。本実施例において、石英基板の厚さは、５００μｍであり、金属チタン層の厚さは、４ｎｍである。パターン化された金属チタン層は、複数のストリップ状の空隙が間隔をあけて設置された金属チタン層であり、この時、複数のストリップ状の空隙は、同じ方向に沿って延伸する。ステップ（Ｓ１３３ｂ）において、５００℃〜６００℃で、金属チタン層を加熱する。加熱時間は、１時間〜２時間である。ステップ（Ｓ１３３ｃ）において、パターン化された二酸化チタン層の空隙の延伸方向は、溝１０３の延伸方向と平行するか或いは溝１０３の延伸方向と特定の角度を成すが、好ましくは、パターン化された二酸化チタン層の空隙の延伸方向は、溝１０３の延伸方向と垂直する。これにより、エピタキシャル層１２０を成長する工程において発生する格子不整合の密度を減少させ、エピタキシャル層１２０の品質を高めることができる。本実施例において、パターン化された二酸化チタン層の空隙の延伸方向は、溝１０３の延伸方向と平行する。紫外光の波長は、２００ｎｍ〜５００ｎｍである。パターン化された二酸化チタン層を照射する雰囲気は、空気或いは酸素であり、環境湿度は、４０％〜７５％であり、照射する時間は３０分間〜９０分間である。二酸化チタンは、光触媒半導体材料であるので、紫外光に照射されると、電子と正孔は分離する。該電子及び正孔は二酸化チタン表面のＴｉ（ＩＶ）及び結晶格子酸素にそれぞれ捕獲され、強い酸化還元能力を有する。捕獲された電子及び正孔は、空気中の酸素及び水を酸化還元して、Ｏ２及びＨ２Ｏ２などの活性物質を形成する。該活性物質は、グラフェン膜を分解できるので、グラフェン層１１０に複数のストリップ状の空隙１１２が形成され、複数の空隙１１２の延伸方向は、溝１０３の延伸方向と平行する。ステップ（Ｓ１３３ｄ）において、基板を除去することによって、パターン化された二酸化チタン層を除去する。
また、ステップ（Ｓ１３３ａ）において、パターン化されたカーボンナノチューブ構造体の表面に、直接に金属チタンを沈積して、パターン化された金属チタン層を形成する。該カーボンナノチューブ構造体はカーボンナノチューブフィルム、カーボンナノチューブワイヤ、或いはそれらの組み合わせからなる。カーボンナノチューブ構造体が複数のカーボンナノチューブワイヤからなる場合、複数のカーボンナノチューブワイヤは間隔あけて平行に設置される或いは交差して設置される。複数のカーボンナノチューブワイヤの間に、微孔或いは空隙を有するので、複数のカーボンナノチューブワイヤは、パターン化された構造を形成する。カーボンナノチューブ構造体が複数のカーボンナノチューブフィルムからなる場合、カーボンナノチューブフィルムにおけるカーボンナノチューブの間に、微孔或いは空隙を有するので、カーボンナノチューブフィルムはパターン化された構造を形成する。ステップ（Ｓ１３３ｂ）において、カーボンナノチューブに電流を導入することによって、金属チタンを加熱酸化し、パターン化された二酸化チタン層を形成する。ステップ（Ｓ１３３ｃ）において、カーボンナノチューブと対応するグラフェンを分解して除去し、空隙１１２を形成する。即ち、パターン化されたグラフェン層１１０のパターンは、カーボンナノチューブ構造体のパターンと噛み合う。カーボンナノチューブの直径は、０．５ｎｍ〜５０ｎｍであるので、ナノメートルサイズの空隙１１２を形成できる。従って、カーボンナノチューブの直径を選択することによって、グラフェン層１１０の空隙１１２のサイズを制御することができる。
カーボンナノチューブ構造体は自立構造である。ここで、自立構造とは、支持体を利用せず、カーボンナノチューブフィルムを独立して利用することができる形態のことである。すなわち、カーボンナノチューブフィルムを対向する両側から支持して、カーボンナノチューブフィルムの構造を変化させずに、カーボンナノチューブフィルムを懸架させることができることを意味する。カーボンナノチューブフィルムにおけるカーボンナノチューブは、分子間力で端と端とが互いに接続されて配列することによって、自立構造が実現する。ステップ（Ｓ１３３ｄ）において、カーボンナノチューブ構造体は自立構造であるので、カーボンナノチューブ構造体を移動して除去することができ、パターン化された二酸化チタン層を除去し易い。例えば、まず、間隔をあけて平行に設置された複数のカーボンナノチューブワイヤの表面に、金属チタンを沈積する。次に、加熱によって、金属チタンを酸化して、二酸化チタンを形成する。次に、間隔をあけて平行に設置された複数のカーボンナノチューブワイヤを、グラフェン膜に設置して、紫外光によって、複数のカーボンナノチューブワイヤを照射する。最後に、間隔をあけて平行に設置された複数のカーボンナノチューブワイヤを除去し、複数のストリップ状の空隙を有するグラフェン層１１０を得る。
カーボンナノチューブフィルムは、カーボンナノチューブアレイから引き出して得られた自立構造である。図８及び図９を参照すると、カーボンナノチューブフィルムは、複数のカーボンナノチューブセグメント１４３を含む。複数のカーボンナノチューブセグメント１４３は、長さ方向に沿って分子間力で端と端とが接続されている。それぞれのカーボンナノチューブセグメント１４３は、相互に平行に、分子間力で結合された複数のカーボンナノチューブ１４５を含む。単一のカーボンナノチューブセグメント１４３において、複数のカーボンナノチューブ１４５の長さは同じである。カーボンナノチューブセグメント１４３の長さ、厚さ、均一性及び形状は制限されない。カーボンナノチューブアレイの一部を引き出して、カーボンナノチューブフィルムを得ることができる。カーボンナノチューブフィルムの厚さは、１ｎｍ〜１００μｍである。カーボンナノチューブフィルムの幅は、カーボンナノチューブアレイのサイズに関する。複数のカーボンナノチューブの間には、微孔或いは空隙が形成され、この微孔の孔径は、１０ｎｍより小さく、空隙のサイズは、１０ｎｍより小さい。カーボンナノチューブフィルムにおけるカーボンナノチューブ１４５は、同じ方向に沿って配列されている。図１０を参照すると、カーボンナノチューブフィルムが積層された場合、隣接する二つのカーボンナノチューブフィルムにおけるカーボンナノチューブは、それぞれ０°〜９０°の角度で交差している。好ましくは、隣接するカーボンナノチューブフィルムにおけるカーボンナノチューブは、９０°の角度で交差している。（カーボンナノチューブフィルム及びその製造方法は特許文献１を参照。）
グラフェン層１１０は、グラフェン及び添加材料からなる複合構造体であっても良い。前記添加材料は、カーボンナノチューブ、炭化ケイ素、窒化ホウ素、窒化ケイ素、二酸化ケイ素、及びアモルファスカーボンなどの一種又は数種からなることができるが、金属炭化物、金属酸化物及び金属窒化物などの一種又は数種からなることもできる。添加材料は、化学気相蒸着法（ＣＶＤ）、物理気相成長法（ＰＶＤ）又はマグネトロンスパッタリング法などによって、グラフェンの表面に堆積することができる。
エピタキシャル層１２０を成長する工程において、グラフェン層１１０はマスクとして用いる。マスクとは、グラフェン層１１０が基板１００の成長表面１０１の一部を遮って、成長表面１０１の他の部分を露出させ、エピタキシャル層１２０がこの露出された成長表面１０１の部分から成長することである。グラフェン層１１０は複数の空隙１１２を有するので、グラフェン層１１０はパターン化されたマスクである。グラフェン層１１０は、基板１００の成長表面１０１に配置されるので、基板１００の成長表面１０１上には、パターン化されたマスクを有する。
基板１００及びグラフェン層１１０は共に、エピタキシャル層の成長基板を形成する。該成長基板には、ヘテロエピタキシャル層１２０を成長できる。例えば、半導体エピタキシャル層、金属エピタキシャル層或いは合金エピタキシャル層である。また、前記成長基板には、ホモエピタキシャル層を成長でき、ホモエピタキシャル構造体を形成できる。
ステップ（Ｓ１４）において、エピタキシャル層１２０は、分子線エピタキシー法（ＭＢＥ）、化学ビームエピタキシー法（ＣＢＥ）、減圧エピタキシー法、低温エピタキシー法、選択エピタキシー法、液相エピタキシー法（ＬＰＥ）、有機金属気相エピタキシー法（ＭＯＶＰＥ）、超高真空化学的気相堆積法（ＵＨＶＣＶＤ）、ハイドライド気相エピタキシー法（ＨＶＰＥ）及び有機金属気相成長法（ＭＯＣＶＤ）などの一種又は数種の方法によって結晶成長することができる。
エピタキシャル層１２０は、基板１００の成長表面１０１に成長した単晶構造体である。エピタキシャル層１２０の材料は、基板１００の材料と同じでも或いは同じでなくても良い。エピタキシャル層１２０の厚さは、必要に応じて選択できる。具体的には、エピタキシャル層１２０の厚さは、０．５ｎｍ〜１ｍｍであり、例えば、１００ｎｍ〜５００μｍ、２００ｎｍ〜２００μｍ或いは５００ｎｍ〜１００μｍである。エピタキシャル層１２０が半導体エピタキシャル層である場合、半導体エピタキシャル層の材料は、ＧａＭｎＡｓ、ＧａＡｌＡｓ、ＧａＩｎＡｓ、ＧａＡｓ、ＳｉＧｅ、ＩｎＰ、Ｓｉ、ＡｌＮ、ＧａＮ、ＧａＩｎＮ、ＡｌＩｎＮ、又はＡｌＧａＩｎＮなどであることができる。エピタキシャル層１２０が金属エピタキシャル層である場合、金属エピタキシャル層の材料は、アルミニウム、プラチナ、銅或いは銀などであることができる。エピタキシャル層１２０が合金エピタキシャル層である場合、合金エピタキシャル層の材料は、ＭｎＧａ、ＣｏＭｎＧａ或いはＣｏ２ＭｎＧａなどであることができる。
本実施例において、有機金属気相成長法によって、エピタキシャル成長を実施する。ここで、高純度アンモニア（ＮＨ３）を窒素源ガスとして、水素をキャリヤガスとして、トリメチルガリウム（ＴＭＧａ）又はトリエチルガリウム（ＴＥＧａ）をガリウムの原料ガスとして、トリメチルインジウム（ＴＭＩｎ）をインジウムの原料ガスとして、トリメチルアルミニウム（ＴＭＡｌ）をアルミニウムの原料ガスとして用いる。エピタキシャル成長する方法は、具体的には、サファイア基板を真空反応室に配置し、該反応室を１１００℃〜１２００℃まで加熱し、キャリヤガスを反応室に導入して、サファイア基板を２００秒間〜１０００秒間にわたって焼成するステップ（ａ）と、キャリヤガスの雰囲気で反応室の温度を５００℃〜６５０℃まで下げ、同時にガリウムの原料ガス及び窒素源ガスを反応室に導入して、１０ｎｍ〜５０ｎｍの低温ＧａＮバッファ層を成長させるステップ（ｂ）と、ガリウムの原料ガスの導入を停止し、キャリヤガス及び窒素源ガスの導入を維持し、反応室の温度を１１１０℃〜１２００℃まで昇温して、３０秒間〜３００秒間にわたってアニーリング処理するステップ（ｃ）と、反応室の温度を１０００℃〜１１００℃に維持し、ガリウムの原料ガスを再び導入することにより、高品質のエピタキシャル層を成長させるステップ（ｄ）と、を含む。
図１１を参照すると、エピタキシャル層１２０の成長工程は、成長表面１０１の露出領域に形成しようとするエピタキシャル層１２０の核を形成し、核のサイズが主に成長表面１０１と垂直する方向に沿って増大して、複数のエピタキシャル結晶粒１２０２を形成するステップ（Ｓ１４１）と、複数のエピタキシャル結晶粒１２０２の横方向結晶成長によって、隣接する結晶粒同士の合体によって全体のエピタキシャル膜１２０４を形成するステップ（Ｓ１４２）と、エピタキシャル膜が成長表面１０１に垂直する方向に増大して、エピタキシャル層１２０を形成するステップ（Ｓ１４３）と、を含む。
ステップ（Ｓ１４１）において、エピタキシャル結晶粒１２０２は、縦方向結晶成長する。ここで、形成しようとするエピタキシャル層１２０の核が主に成長表面１０１と垂直する方向に沿って成長することを縦方向結晶成長として定義する。成長表面１０１とグラフェン層１１０との位置関係によって、エピタキシャル層１２０の成長形態は異なる。隣接する二つの溝１０３の間の一部のグラフェン層１１０は、成長表面１０１と直接に接触する。この際、エピタキシャル結晶粒１２０２は、グラフェン層１１０の空隙１１２から成長する。溝１０３と対応する一部のグラフェン層１１０は懸架される。この際、エピタキシャル結晶粒１２０２は基板１００の溝１０３の内部の表面から成長を始め、グラフェン層１１０における水平面まで成長し、その後さらに、グラフェン層１１０の空隙１１２から成長し続ける。
ステップ（Ｓ１４２）において、隣接する結晶粒同士の合体によって複数のエピタキシャル結晶粒１２０２は互いに接続して、一体構造を有するエピタキシャル膜１２０４を形成し、該エピタキシャル膜１２０４は、グラフェン層１１０を被覆する。即ち、複数のエピタキシャル結晶粒１２０２及びヘテロエピタキシャル膜１２０４は共にグラフェン層１１０を包み、複数のキャビティ（図示せず）が形成される。グラフェン層１１０におけるグラフェンは、複数のキャビティに被覆される。複数のキャビティは、相互に貫通し、連続した貫通孔を形成し、該貫通孔におけるグラフェンは相互に連接して、連続した構造を保持する。グラフェン層１１０の表面は平滑であるので、形成されたエピタキシャル層１２０の基板１００と隣接する表面も平滑である。横方向結晶成長とは、基板１００の成長表面１０１に平行な方向に沿って結晶成長することを示す。
ステップ（Ｓ１４３）において、溝１０３及びグラフェン層１１０が存在するので、エピタキシャル結晶粒１２０２と基板１００との格子不整合現象は、エピタキシャル膜１２０４が形成される工程において停止する。従って、エピタキシャル層１２０は、欠陥がないエピタキシャル膜１２０４の表面に、ホモエピタキシャル成長する。これにより、エピタキシャル層１２０の欠陥は減少する。
図１２及び図１３を参照すると、実施例１のエピタキシャル構造体１０は、基板１００と、グラフェン層１１０と、エピタキシャル層１２０と、を含む。基板１００は、少なくとも一つの成長表面１０１を有し、該少なくとも一つの成長表面１０１をパターンして、パターン化された成長表面１０１を形成する。前記パターン化された成長表面１０１は、複数の溝１０３を有する。グラフェン層１１０は、基板１００のパターン化された成長表面１０１に設置され、且つ複数の空隙１１２を有する。複数の空隙１１２と対応するパターン化された成長表面１０１は露出される。エピタキシャル層１２０は、パターン化された成長表面１０１に形成され、且つグラフェン層１１０を被覆する。即ち、グラフェン層１１０は、基板１００とエピタキシャル層１２０の間に設置される。
具体的には、グラフェン層１１０は、基板１００とエピタキシャル層１２０との間に設置される。成長表面１０１は、複数の溝１０３と複数の突起を有し、パターン化された表面を形成する。該パターン化された成長表面１０１はエピタキシャル成長面として用いられる。グラフェン層１１０は、パターン化された成長表面１０１に水平に設置される。溝１０３と対応するグラフェン層１１０は懸架されている。即ち、懸架されるグラフェン層１１０は、溝１０３の任意の表面とも接触しない。隣接する二つの溝１０３の間のグラフェン層１１０は、パターン化された表面と直接に付着する。具体的には、突起と対応するグラフェン層１１０は、基板１００及びエピタキシャル層１２０に挟まれている。溝１０３と対応するグラフェン層１１０は、エピタキシャル層１２０に嵌る。本実施例において、溝１０３は、同じ方向に沿って延伸する。グラフェン層１１０は、複数の空隙１１２を有し、該複数の空隙１１２と対応するエピタキシャル層１２０は、グラフェン層１１０を貫通して、基板１００と接触する。本実施例において、グラフェン層１１０の空隙１１２は、同じ方向に沿って延伸し、空隙１１２の延伸方向は、溝１０３の延伸方向と平行する。また、空隙１１２の延伸方向は、溝１０３の延伸方向と特定の角をなすことができるが、好ましくは、空隙１１２の延伸方向は溝１０３の延伸方向と垂直する。
エピタキシャル層１２０のパターン化された成長表面１０１と接触する表面は、パターン化された成長表面１０１と噛み合う。ここで、噛み合うとは、パターン化された成長表面１０１の溝１０３と対応して、エピタキシャル層１２０は突起を形成し、パターン化された成長表面１０１の突起と対応して、エピタキシャル層１２０は溝を形成することを指す。エピタキシャル層１２０は、グラフェン層１１０の空隙１１２を貫通して、成長表面１０１と接触するので、エピタキシャル層１２０と成長表面１０１は共にグラフェン層１１０を包む。具体的には、溝１０３と対応するグラフェン層１１０は、エピタキシャル層１２０に嵌る。隣接する二つの溝１０３の間の突起と対応するグラフェン層１１０は、基板１００及びエピタキシャル層１２０に挟まれている。エピタキシャル層１２０は、複数のキャビティを有し、グラフェン層１１０におけるグラフェンは、該複数のキャビティに被覆される。
エピタキシャル層１２０の厚さは必要に応じて選択できる。具体的には、エピタキシャル層１２０の厚さは、０．５ｎｍ〜１ｍｍであり、例えば、１００ｎｍ〜５００μｍ、２００ｎｍ〜２００μｍ或いは５００ｎｍ〜１００μｍである。エピタキシャル層１２０が半導体エピタキシャル層である場合、半導体エピタキシャル層の材料は、ＧａＭｎＡｓ、ＧａＡｌＡｓ、ＧａＩｎＡｓ、ＧａＡｓ、ＳｉＧｅ、ＩｎＰ、Ｓｉ、ＡｌＮ、ＧａＮ、ＧａＩｎＮ、ＡｌＩｎＮ、又はＡｌＧａＩｎＮなどであることができる。エピタキシャル層１２０が金属エピタキシャル層である場合、金属エピタキシャル層の材料は、アルミニウム、プラチナ、銅或いは銀などであることができる。エピタキシャル層１２０が合金エピタキシャル層である場合、合金エピタキシャル層の材料は、ＭｎＧａ、ＣｏＭｎＧａ或いはＣｏ２ＭｎＧａなどであることができる。
（実施例２）
図１４及び図１５を参照すると、実施例２はエピタキシャル構造体２０を提供する。本実施のエピタキシャル構造体２０は、基板１００と、グラフェン層１１０と、エピタキシャル層１２０と、を含む。基板１００は、少なくとも一つの成長表面１０１を有し、該少なくとも一つの成長表面１０１をパターンして、パターン化された成長表面１０１を形成する。この時、前記パターン化された成長表面１０１は、複数の溝１０３を有する。グラフェン層１１０は、基板１００のパターン化された成長表面１０１に設置され、且つ複数の空隙１１２を有する。複数の空隙１１２と対応するパターン化された成長表面１０１が露出される。エピタキシャル層１２０は、パターン化された成長表面１０１に形成され、且つグラフェン層１１０を被覆する。即ち、グラフェン層１１０は基板１００とエピタキシャル層１２０の間に設置される。エピタキシャル構造体２０の構造は、エピタキシャル構造体１０の構造と基本的に同じであるが、異なる点は、グラフェン層１１０の空隙１１２が微孔である。
エピタキシャル構造体２０の製造方法は、エピタキシャル構造体１０の製造方法と基本的に同じであるが、異なる点は、グラフェン層１２０に複数の微孔が形成されることである。複数の微孔を形成する際、まず、陽極性酸化アルミニウムテンプレート（Ａｎｏｄｉｃ Ａｌｕｍｉｎｕｍ Ｏｘｉｄｅ Ｔｅｍｐｌａｔｅ）を、単層グラフェン膜の表面に設置する。次に、プラズマエッチングによって、単層グラフェン膜をパターン化する。その中、陽極性酸化アルミニウムテンプレートは複数の微孔を有し、該複数の微孔はアレイ配列している。プラズマエッチングによって、陽極性酸化アルミニウムテンプレートにおける複数の微孔に対応する単層グラフェン膜は除去されるので、グラフェン層１１０は、複数の微孔を有する連続したグラフェン膜となる。
（実施例３）
図１６を参照すると、実施例３はエピタキシャル構造体３０を提供する。本実施のエピタキシャル構造体３０は、基板１００と、グラフェン層１１０と、エピタキシャル層１２０と、を含む。エピタキシャル構造体３０の構造はエピタキシャル構造体１０の構造と基本的に同じであるが、異なる点は、グラフェン層１１０が間隔をあけて設置された複数のストリップ状のグラフェンからなり、各ストリップ状のグラフェンは、複数のグラフェン粉末からなる一体構造であり、ストリップ状のグラフェンの延伸方向は、溝１０３の延伸方向と交差する。好ましくは、ストリップ状のグラフェンの延伸方向は、溝１０３の延伸方向と垂直する。
エピタキシャル構造体３０の製造方法は、エピタキシャル構造体１０の製造方法と基本的に同じであるが、異なる点は、グラフェン層１１０をエッチングする過程において、グラフェン層１１０に形成される空隙１１２は、溝１０３の延伸方向と垂直することである。
（実施例４）
図１７を参照すると、実施例４はエピタキシャル構造体４０の製造方法を提供する。エピタキシャル構造体４０の製造方法は、結晶成長用の成長表面１０１を有する基板１００を提供するステップ（Ｓ４１）と、成長表面１０１をパターン化して、パターン化された表面を形成するステップ（Ｓ４２）と、パターン化された成長表面１０１にグラフェン層１１０を配置するステップ（Ｓ４３）と、グラフェン層１１０を配置した成長表面１０１に、エピタキシャル層１２０を成長させるステップ（Ｓ４４）と、を含む。
エピタキシャル構造体４０の製造方法は、エピタキシャル構造体１０の製造方法と基本的に同じであるが、異なる点は、グラフェン層１１０をパターン化された成長表面１０１に配置する際、グラフェン層１１０の起伏趨勢はパターン化された成長表面１０１の起伏趨勢と同じであることである。
ステップ（Ｓ４３）において、グラフェン層１１０は間隔あけて設置された複数のストリップ状のグラフェンからなり、各ストリップ状のグラフェンは、複数のグラフェン粉末からなる一体構造である。グラフェン層１１０の製造方法は、グラフェン粉末を含む溶液を提供するステップ（Ｓ４３１）と、基板１００の成長表面１０１に連続したグラフェンコーティングを形成するステップ（Ｓ４３２）と、連続したグラフェンコーティングをパターン化して、グラフェン層１１０を形成するステップ（Ｓ４３３）と、を含む。
ステップ（Ｓ４３１）において、液相剥離法、インターカレーション剥離法、カーボンナノチューブをカッティングする方法、溶媒熱分解法、有機合成法などの何れかの一種によって、グラフェン粉末を製造する。グラフェン粉末を溶解する溶剤は水、エチルアルコール、Ｎ−メチル−２−ピロリドン（ＮＭＰ）、テトラヒドロフラン（ＴＨＦ）、２−Ｎ−ｍｅｔｈｙｌａｍｉｄｅなどの何れかの一種或いは多種である。グラフェン粉末を含む溶液の濃度は１ｍｇ／ｍｌ〜３ｍｇ／ｍｌである。
ステップ（Ｓ４３２）において、基板１００の成長表面１０１に、グラフェン粉末を含む溶液を滴らすと同時に、スピンコーティングして、連続したグラフェンコーティングを形成する。スピンコーティングする速度は３０００転／分〜５０００転／分であり、スピンコーティングする時間は、１分間〜２分間である。
連続したグラフェンコーティングをパターン化する方法は、光触媒二酸化チタン切割法、イオンビームリソグラフィ、原子間力顕微鏡エッチング、プラズマエッチングなどの何れかの一種或いは多種である。本実施例において、光触媒二酸化チタン切割法によって、連続したグラフェンコーティングを切割する。ステップ（Ｓ４３３）において、光触媒二酸化チタン切割法によって、連続したグラフェンコーティングを切割することは、パターン化された金属チタン層を形成するステップ（ａ）と、パターン化された金属チタン層を加熱して酸化して、パターン化された二酸化チタン層を形成するステップ（ｂ）と、パターン化された二酸化チタン層が、連続したグラフェンコーティングと接触しており、紫外光によって、パターン化された二酸化チタン層を照射するステップ（ｃ）と、パターン化された二酸化チタン層を除去して、グラフェン層１１０を形成するステップ（ｄ）と、含む。得られたグラフェン層１１０のパターンは、パターン化された二酸化チタン層のパターンと噛み合う。即ち、パターン化された二酸化チタン層と対応する連続したグラフェンコーティングの部分が除去される。
本実施例において、グラフェン層１１０は、溝１０３の底面及び側面に貼り付いており、且つ、隣接する二つの溝１０３の間のパターン化された成長表面１０１に貼り付いている。即ち、グラフェン層１１０は、パターン化された成長表面１０１の表面に貼り付いており、グラフェン層１１０の起伏趨勢は、パターン化された成長表面１０１の起伏趨勢と同じである。
ステップ（Ｓ４４）において、グラフェン層１１０は、パターン化された成長表面１０１の表面に貼り付いているので、溝１０３の内部にエピタキシャル層１２０を成長させる工程において、エピタキシャル結晶粒１２０２は、グラフェン層１１０の空隙１１２から成長し、溝１０３を徐々に充填する。隣接する二つの溝１０３の間のパターン化された成長表面１０１におけるエピタキシャル結晶粒１２０２の成長速度は、溝１０３の内部におけるエピタキシャル結晶粒１２０２の成長速度より遅いので、エピタキシャル結晶粒１２０２は、溝１０３を充填した後、隣接する結晶粒同士の合体によって複数のエピタキシャル結晶粒１２０２は互いに接続して、一体構造を有するエピタキシャル膜１２０４を形成し、最後に、エピタキシャル層１２０を形成する。グラフェン層１１０は、基板１００とエピタキシャル層１２０との間に挟まれ、エピタキシャル層１２０はグラフェン層１１０の空隙１１２を貫通し、且つパターン化された成長表面１０１と接触する。
図１８を参照すると、エピタキシャル構造体４０は、基板１００と、グラフェン層１１０と、エピタキシャル層１２０と、を含む。基板１００は、少なくとも一つの成長表面１０１を有し、該少なくとも一つの成長表面１０１をパターン化して、パターン化された成長表面１０１を形成する。該パターン化された成長表面１０１は、複数の溝１０３を有する。グラフェン層１１０は、基板１００のパターン化された成長表面１０１に設置され、且つ複数の空隙１１２を有する。複数の空隙１１２と対応するパターン化された成長表面１０１が露出される。エピタキシャル層１２０はパターン化された成長表面１０１に形成され、且つグラフェン層１１０を被覆する。即ち、グラフェン層１１０は、基板１００とエピタキシャル層１２０との間に設置される。エピタキシャル構造体４０の構造は、エピタキシャル構造体１０の構造と基本的に同じであるが、異なる点は、溝１０３に対応するグラフェン層１１０が溝１０３の底面及び側面に貼り付くことによって、グラフェン層１１０の全体が、パターン化された成長表面１０１のパターンに沿って貼り付けされたことである。グラフェン層１１０は、基板１００とエピタキシャル層１２０の間に挟まれ、エピタキシャル層１２０は基板１００と接触して、複数のキャビティを形成し、グラフェン層１１０は、該複数のキャビティに嵌る。
（実施例５）
図１９を参照すると、実施例５はエピタキシャル構造体５０を提供する。エピタキシャル構造体５０は基板１００と、グラフェン層１１０と、エピタキシャル層１２０と、を含む。基板１００は少なくとも一つの成長表面１０１を有し、該少なくとも一つの成長表面１０１をパターン化して、パターン化された成長表面１０１を形成し、該パターン化された成長表面１０１は複数の溝１０３を有する。グラフェン層１１０は基板１００のパターン化された成長表面１０１に設置され、且つ複数の空隙１１２を有する。複数の空隙１１２と対応するパターン化された成長表面１０１が露出される。エピタキシャル層１２０は、パターン化された成長表面１０１に形成され、且つグラフェン層１１０を被覆する。即ち、グラフェン層１１０は、基板１００とエピタキシャル層１２０との間に設置される。エピタキシャル構造体５０の構造は、エピタキシャル構造体１０の構造と基本的に同じであるが、異なる点は、グラフェン層１１０が分散のグラフェン粉末からなることである。
エピタキシャル構造体５０の製造方法は、エピタキシャル構造体１０の製造方法と基本的に同じであるが、異なる点は、グラフェン粉末を、基板１００の成長表面に直接に分散することである。
本発明において、パターン化されたグラフェン層は、パターン化された成長表面に設置され、両者共にエピタキシャル基板として、エピタキシャル構造体を製造することは、以下の優れた点がある。第一に、基板はパターン化された成長表面を有し、該パターン化された成長表面は、複数のマイクロメートルサイズの構造を形成しているので、エピタキシャル成長する工程において、格子不整合を減少させることができる。第二に、グラフェン層はパターン化された構造である。その厚さ、空隙のサイズは、ナノメートルに達するので、エピタキシャル層を成長する工程において、エピタキシャル結晶粒のサイズは小さく、よって、格子欠陥を減少でき、高品質のヘテロエピタキシャル層を得ることができる。第三に、基板のパターン化された成長表面は、複数のマイクロメートルサイズの構造を有し、グラフェン層の空隙のサイズは、ナノメートルに達するので、成長するエピタキシャル層の基板との接触面積を減少させ、エピタキシャル層と基板との応力を減少させ、非常に厚いエピタキシャル層を成長できるため、エピタキシャル層の品質を向上させることができる。第四に、グラフェン膜の表面は平滑であるので、グラフェン膜をマスクとして形成されたエピタキシャル層は、平滑な表面を有している。従って、エピタキシャル構造体は優れた性能を有している。第五に、本発明のエピタキシャル構造体は欠陥が少ないため、高品質であり、優れた電子部品を製造することができる。
１０、２０、３０、４０、５０ エピタキシャル構造体
１００ 基板
１０１ 成長表面
１０２ マスク
１０３ 溝
１１０ グラフェン層
１１２ 空隙
１２０ エピタキシャル層
１４３ カーボンナノチューブセグメント
１４５ カーボンナノチューブ
１２０２ エピタキシャル結晶粒
１２０４ エピタキシャル膜

Claims (4)

  1. 少なくとも一つのエピタキシャル成長表面を有する基板を提供する第一ステップと、
    成長表面を処理し、パターン化された成長表面を形成する第二ステップと、
    前記パターン化された成長表面にグラフェン層を設置する第三ステップと、
    前記グラフェン層を設置したパターン化された成長表面からエピタキシャル層を成長させ、エピタキシャル構造体を得る第四ステップと、
    を含むことを特徴とするエピタキシャル構造体の製造方法。
  2. 前記パターン化された成長表面は複数の溝を有しており、前記複数の溝のサイズはマイクロメートルのオーダーであり、前記グラフェン層は複数の空隙を有しており、前記複数の空隙によって、前記パターン化された成長表面の一部が露出されることを特徴とする請求項１に記載のエピタキシャル構造体の製造方法。
  3. 基板と、パターン化されたグラフェン層と、エピタキシャル層と、を含むエピタキシャル構造体であって、
    前記基板は少なくとも一つのパターン化されたエピタキシャル成長表面を有し、
    前記パターン化された成長表面は複数の溝と複数の突起を有し、
    前記エピタキシャル成長表面は、前記パターン化されたグラフェン層によって被覆された部分と被覆されていない部分とを有し、
    前記エピタキシャル層は、前記エピタキシャル成長表面の前記パターン化されたグラフェン層によって被覆されていない部分を通じて、前記基板に接続されていることを特徴とするエピタキシャル構造体。
  4. 前記複数の溝のサイズはマイクロメートルのオーダーであり、前記複数の突起と対応する前記グラフェン層は、前記基板と前記エピタキシャル層との間に挟まれ、前記複数の溝と対応する前記グラフェン層は、前記エピタキシャル層に嵌ることを特徴とする請求項３に記載のエピタキシャル構造体。
JP2013091102A 2012-04-25 2013-04-24 エピタキシャル構造体及びその製造方法 Active JP5622890B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210122568.1 2012-04-25
CN201210122568.1A CN103378247B (zh) 2012-04-25 2012-04-25 外延结构体

Publications (2)

Publication Number Publication Date
JP2013227213A true JP2013227213A (ja) 2013-11-07
JP5622890B2 JP5622890B2 (ja) 2014-11-12

Family

ID=49463082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013091102A Active JP5622890B2 (ja) 2012-04-25 2013-04-24 エピタキシャル構造体及びその製造方法

Country Status (4)

Country Link
US (1) US9105484B2 (ja)
JP (1) JP5622890B2 (ja)
CN (1) CN103378247B (ja)
TW (1) TWI478858B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017030984A (ja) * 2015-07-29 2017-02-09 国立大学法人山口大学 半導体基板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171245A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法
US9799534B1 (en) 2017-01-04 2017-10-24 International Business Machines Corporation Application of titanium-oxide as a patterning hardmask
CN109626319A (zh) * 2019-01-11 2019-04-16 清华大学 一种植入式器件及其封装方法
EP3940763A1 (en) * 2020-07-14 2022-01-19 IMEC vzw Method of manufacturing a semiconductor structure
CN114604865B (zh) * 2020-12-09 2024-03-01 清华大学 石墨烯纳米带复合结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012144415A (ja) * 2010-12-21 2012-08-02 Meijo Univ グラフェン素材の製造方法及びグラフェン素材

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1868030A (zh) * 2003-09-12 2006-11-22 哥本哈根大学 包含延长纳米级元件的器件及制造方法
JP2010188493A (ja) * 2009-02-20 2010-09-02 Toppan Printing Co Ltd ナノ炭素材料複合基板、電子放出素子、ナノ炭素材料複合基板の製造方法
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
CN102263171B (zh) * 2011-06-24 2013-10-09 清华大学 外延衬底、外延衬底的制备方法及外延衬底作为生长外延层的应用

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012144415A (ja) * 2010-12-21 2012-08-02 Meijo Univ グラフェン素材の製造方法及びグラフェン素材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017030984A (ja) * 2015-07-29 2017-02-09 国立大学法人山口大学 半導体基板の製造方法

Also Published As

Publication number Publication date
US20130285213A1 (en) 2013-10-31
US9105484B2 (en) 2015-08-11
JP5622890B2 (ja) 2014-11-12
CN103378247B (zh) 2016-12-14
CN103378247A (zh) 2013-10-30
TW201343537A (zh) 2013-11-01
TWI478858B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP5596204B2 (ja) エピタキシャル構造体及びその製造方法
TWI477666B (zh) 具有微構造的外延結構體的製備方法
TWI459589B (zh) 外延結構體的製備方法
JP5622890B2 (ja) エピタキシャル構造体及びその製造方法
US9231060B2 (en) Eptaxial structure
TWI469391B (zh) 發光二極體
TWI501420B (zh) 發光二極體
TWI504017B (zh) 外延結構
TWI458672B (zh) 具有微構造的外延結構體
TWI477665B (zh) 外延結構體的製備方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140922

R150 Certificate of patent or registration of utility model

Ref document number: 5622890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250