JP2013222901A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】バンプ電極間のショートの発生を抑制し、バンプ電極のはんだ転写面に十分な厚さのはんだ層を形成可能な半導体装置の製造方法を提供する。
【解決手段】一面１１ａに第１の半導体チップ１１の第１のはんだ転写面と対向する第２のはんだ転写面８５ａを有する凸部８５が配置されたはんだ転写用治具８４を加熱し、次いで、凸部８５とステージ５５とではんだ転写部材を挟み込み、凸部８５の第２のはんだ転写面８５ａに溶融したはんだ粉末７７を一次転写し、次いで、第１の半導体チップ１１を加熱し、第１のはんだ転写面と第２のはんだ転写面８５ａに一次転写され、かつ溶融したはんだ粉末７７とを接触させることで、第１のはんだ転写面に溶融したはんだ粉末７７を二次転写し、その後、リフロー処理することで、第１のはんだ転写面にはんだ粉末よりなるはんだ層を形成する。
【選択図】図１０

Description

本発明は、半導体装置の製造方法に関する。

特許文献１には、複数の半導体チップを積層してチップ積層体を形成し、チップ積層体を構成する半導体チップ間にアンダーフィル材を充填し、アンダーフィル材により封止されたチップ積層体を配線基板に実装する技術が開示されている。

また、非特許文献１には、３０μｍピッチで、基板のランド上にはんだを形成する際に転写用はんだシートを用いることが開示されている。

特開２０１０−２５１３４７号公報

千住金属工業株式会社のホームページ、平成２４年３月８日検索、インターネット＜ＵＲＬ；ｈｔｔｐ：／／ｗｗｗ．ｓｅｎｊｕ−ｍ．ｃｏ．ｊｐ／ｄｏｗｎｌｏａｄ／ｐｄｆ／ＳＭＩＣ＿ＩＣＰ２０１１＿ＮｅｘｔＧｅｎ＿０２．ｐｄｆ＞

ところで、特許文献１に記載の技術を用いて、配線基板に搭載された他のチップ上にチップ積層体を実装する場合、チップ積層体の実装面側に配置された半導体チップのバンプ電極の上層と、配線基板上に搭載された他の半導体チップのバンプ電極の上層とが、共にＮｉ／Ａｕ層になってしまう。

これは、ボンディングツールを用いて複数の半導体チップを積層実装してチップ積層体を形成する際、ボンディングツールに複数の半導体チップに形成されたはんだが付着しないように、半導体チップの面うち、Ｎｉ／Ａｕ層を有したバンプ電極が配置された側をツールで吸着するためである。

したがって、チップ積層体の実装面側に配置された半導体チップのバンプ電極と、配線基板上に搭載された他の半導体チップのバンプ電極との接合が困難となり、いずれかのバンプ電極にはんだ層を配置する必要がある。

しかしながら、バンプ電極が狭ピッチで配置されている場合、スクリーン印刷やはんだボールを搭載することで、はんだ層を形成する方式では、技術的に狭ピッチに対応したマスクを形成することが困難なため、バンプ電極上にはんだ層を形成することができない。

非特許文献１に記載の技術を用いて、チップ積層体の外部接続端子として機能するバンプ電極にはんだ層を形成する場合、チップ積層体のバンプ電極を転写用はんだシートに加熱プレスするため、バンプ電極間のはんだ粉末を固定している接着層が盛り上がり、バンプ電極の側面や半導体チップの表面にもはんだが付着してしまう。

このように、バンプ電極の側面や半導体チップの表面にはんだが付着すると、はんだをリフローする際に、バンプ電極間でショートする恐れがあった。
また、バンプ電極の側面にはんだが付着して、該バンプ電極の側面に回り込んだはんだがキノコ状に配置された場合、バンプ電極上の配置されるはんだの量が少なくなるため、バンプ電極上に所望の厚さとされたはんだ層を形成できない。

本発明の一観点によれば、一面に第１のはんだ転写面を有する第１のバンプ電極が配置された第１の半導体チップを準備する工程と、一面を覆うはんだ粉末を有するはんだ転写部材を準備する工程と、前記はんだ転写部材をステージ上に載置する工程と、一面に前記第１のはんだ転写面と対向する第２のはんだ転写面を有する凸部が配置され、かつ他面が平坦な面とされたはんだ転写用治具を準備する工程と、前記はんだ転写用治具を加熱すると共に、前記第２のはんだ転写面と前記はんだ粉末とを対向配置させる工程と、加熱された前記凸部と前記ステージとで前記はんだ転写部材を挟み込み、前記凸部と接触する前記はんだ粉末を溶融させて、前記第２のはんだ転写面に溶融した前記はんだ粉末を一次転写する工程と、前記第１の半導体チップを加熱し、前記第１のはんだ転写面と前記第２のはんだ転写面に前記一次転写され、かつ溶融した前記はんだ粉末とを接触させることで、前記第１のはんだ転写面に溶融した前記はんだ粉末を二次転写する工程と、前記第１のはんだ転写面に二次転写され、かつ溶融した前記はんだ粉末をリフロー処理することで、前記第１のはんだ転写面に前記はんだ粉末よりなるはんだ層を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。

本発明の半導体装置の製造方法によれば、一面に第１の半導体チップの第１のはんだ転写面と対向する第２のはんだ転写面を有する凸部が配置され、かつ他面が平坦な面とされたはんだ転写用治具を準備し、次いで、はんだ転写用治具を加熱すると共に、第２のはんだ転写面とはんだ粉末とを対向配置させ、凸部とステージとではんだ転写部材を挟み込み、凸部と接触するはんだ粉末を溶融させて、第２のはんだ転写面に溶融したはんだ粉末を一次転写し、次いで、第１の半導体チップを加熱し、第１のはんだ転写面と第２のはんだ転写面に一次転写され、かつ溶融したはんだ粉末とを接触させることで、第１のはんだ転写面に溶融したはんだ粉末を二次転写し、その後、第１のはんだ転写面に二次転写され、かつ溶融したはんだ粉末をリフロー処理することで、第１のはんだ転写面にはんだ粉末よりなるはんだ層を形成することにより、凸部に一次転写されたはんだ粉末のうち、第２のはんだ転写面に転写されたはんだ粉末のみを第１の半導体チップの第１のはんだ転写面に二次転写することが可能となる。

これにより、第１のバンプ電極の側壁（側面）に溶融したはんだ粉末が付着することを抑制可能となるので、はんだに起因する第１のバンプ電極間のショートの発生を抑制できると共に、第１のバンプ電極の第１のはんだ転写面に十分な厚さのはんだ層を形成できる。
上記はんだ層の形成方法は、特に、第１のバンプ電極を狭ピッチで配置した場合に有効である。

本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その７）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その８）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その９）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１０）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１７）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１８）である。 本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１９）である。 図６に示す構造体の領域Ａを拡大した断面図であり、凸部の第２のはんだ転写面とはんだ粉末とが対向配置された状態を模式的に示す図である。 図７に示す構造体の領域Ｂを拡大した断面図であり、凸部とステージとではんだ転写部材を挟み込んだ状態を模式的に示す図である。 図８に示す構造体の領域Ｃを拡大した断面図であり、凸部に溶融されたはんだ粉末が一次転写された状態を模式的に示す図である。

以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。

（実施の形態）
図１〜図１９は、本発明の本実施の形態に係る半導体装置の製造工程を示す断面図である。図２０は、図６に示す構造体の領域Ａを拡大した断面図であり、凸部の第２のはんだ転写面とはんだ粉末とが対向配置された状態を模式的に示す図である。
図２１は、図７に示す構造体の領域Ｂを拡大した断面図であり、凸部とステージとではんだ転写部材を挟み込んだ状態を模式的に示す図である。図２２は、図８に示す構造体の領域Ｃを拡大した断面図であり、凸部に溶融されたはんだ粉末が一次転写された状態を模式的に示す図である。
図１〜図２２では、本実施の形態の半導体装置１０の一例として、ＣｏＣ型半導体装置を例に挙げて図示する。

図１〜図２２を参照して、本実施の形態の半導体装置１０の製造方法について説明する。
始めに、図１に示す工程では、第１の半導体チップ１１と、第２の半導体チップ１２−１，１２−２（本実施の形態の場合、２つの第２の半導体チップ）と、第３の半導体チップ１３と、第４の半導体チップ１４と、を準備する。

ここで、図１を参照して、第１乃至第４の半導体チップ１１，１２−１，１２−２，１３，１４の構成について説明する。
第１の半導体チップ１１は、矩形とされており、薄板化（例えば、厚さが５０μｍ以下）されている。第１の半導体チップ１１としては、例えば、メモリ用半導体チップを用いることができる。

第１の半導体チップ１１は、半導体基板１７と、回路素子層１８と、第１の表面バンプ電極２１（第１のバンプ電極）と、第１の裏面バンプ電極２２と、貫通電極２４と、を有する。
半導体基板１７は、矩形とされ、かつ薄板化された基板である。半導体基板１７としては、例えば、単結晶シリコン基板を用いることができる。
回路素子層１８は、半導体基板１７の表面１７ａに設けられている。第１の半導体チップ１１がメモリ用半導体チップの場合、回路素子層１８は、メモリ用回路素子を有する。

第１の表面バンプ電極２１は、第１の半導体チップ１１の一面１１ａ（回路素子層１８の上面１８ａ）の中央部に複数設けられている。第１の表面バンプ電極２１は、第１の半導体チップ１１の一面１１ａに、Ｃｕポスト２６と、ＮｉＡｕ層２７と、が順次積層された構成とされている。
ＮｉＡｕ層２７は、Ｃｕポスト２６と接触する面とは反対側に第１のはんだ転写面２７ａを有する。

第１の表面バンプ電極２１の高さ（回路素子層１８の上面１８ａを基準としたときの高さ）は、例えば、１０μｍとすることができ、第１の表面バンプ電極２１の直径は、例えば、２０μｍとすることができる。この場合、第１の表面バンプ電極２１間のピッチは、例えば、４０μｍとすることができる。

第１の裏面バンプ電極２２は、第１の半導体チップ１１の他面１１ｂ（半導体基板１７の裏面１７ｂ）の中央部に設けられている。第１の裏面バンプ電極２２は、半導体基板１７及び回路素子層１８を介して、第１の表面バンプ電極２１と対向するように配置されている。第１の裏面バンプ電極２２は、第１の半導体チップ１１の他面１１ｂに、Ｃｕポスト２８と、ＳｎＡｇはんだ層２９と、が順次積層された構成とされている。

貫通電極２４は、第１の表面バンプ電極２１と第１の裏面バンプ電極２２との間に位置する半導体基板１７及び回路素子層１８を貫通するように設けられている。
貫通電極２４は、一端が第１の表面バンプ電極２１と接続されており、他端が第１の裏面バンプ電極２２と接続されている。これにより、貫通電極２４は、第１の表面バンプ電極２１と第１の裏面バンプ電極２２とを電気的に接続している。

第２の半導体チップ１２−１，１２−２は、第１の半導体チップ１１と同様な構成とされている。言い換えれば、第２の半導体チップ１２−１，１２−２としては、第１の半導体チップ１１と同じ種類（例えば、メモリ用半導体チップ）及び形状とされた半導体チップを用いることができる。

なお、図１に示すように、説明の便宜上、第２の半導体チップ１２−１の一面１２−１ａ（回路素子層１８の上面１８ａ）に設けられたＣｕポスト２６及びＮｉＡｕ層２７よりなる表面バンプ電極を第２の表面バンプ電極３２とし、第２の半導体チップ１２−１の他面１２−１ｂ（半導体基板１７の裏面１７ｂ）に設けられたＣｕポスト２８及びＳｎＡｇはんだ層２９よりなる裏面バンプ電極を第２の裏面バンプ電極３３とする。

また、同様な理由により、図１に示すように、第２の半導体チップ１２−２の一面１２−２ａ（回路素子層１８の上面１８ａ）に設けられたＣｕポスト２６及びＮｉＡｕ層２７よりなる表面バンプ電極を第３の表面バンプ電極３５とし、第２の半導体チップ１２−２の他面１２−２ｂ（半導体基板１７の裏面１７ｂ）に設けられたＣｕポスト２８及びＳｎＡｇはんだ層２９よりなる裏面バンプ電極を第３の裏面バンプ電極３６とする。

第３の半導体チップ１３は、第１及び第２の半導体チップ１１，１２−１，１２−２よりも厚さの厚い（例えば、１００μｍ程度）半導体チップである。
第３の半導体チップ１３は、第１の半導体チップ１１に設けられた半導体基板１７の替わりに、半導体基板４１を設け、さらに第１の半導体チップ１１を構成する第１の裏面バンプ電極２２及び貫通電極２４を構成要素から除いたこと以外は、第１の半導体チップ１１と同様に構成される。
つまり、第３の半導体チップ１３としては、例えば、メモリ用半導体チップを用いることができる。

半導体基板４１は、半導体基板１７よりも厚さが厚いこと以外は、半導体基板１７と同様に構成される。第３の半導体チップ１３の他面１３ｂ（半導体基板４１の裏面４１ｂ）は、表面バンプ電極及び裏面バンプ電極が形成されていない平坦な面とされている。回路素子層１８は、半導体基板４１の表面４１ａに設けられている。

なお、図１に示すように、説明の便宜上、第３の半導体チップ１３の一面１３ａ（回路素子層１８の上面１８ａ）に設けられたＣｕポスト２６及びＮｉＡｕ層２７よりなる表面バンプ電極を第４の表面バンプ電極４３とする。

第４の半導体チップ１４は、矩形とされた半導体チップである。第１乃至第３の半導体チップ１１，１２−１，１２−２，１３がメモリ用半導体チップの場合、第４の半導体チップ１４としては、例えば、ロジック用半導体チップを用いることができる。

第４の半導体チップ１４は、半導体基板４６と、回路素子層４７と、第５の表面バンプ電極４９（第２のバンプ電極）と、第４の裏面バンプ電極５１（第３のバンプ電極）と、貫通電極５３と、を有する。
半導体基板４６は、矩形とされた基板であり、例えば、単結晶シリコン基板を用いることができる。
回路素子層４７は、半導体基板４６の表面４６ａに設けられている。第４の半導体チップ１４がロジック用半導体チップの場合、回路素子層４７は、ロジック用回路素子を有する。

第５の表面バンプ電極４９は、第４の半導体チップ１４の一面１４ａ全体（回路素子層４７の上面４７ａ全体）に配置されている。第５の表面バンプ電極４９は、第４の半導体チップ１４の一面１４ａに、Ｃｕポスト２８と、ＳｎＡｇはんだ層２９と、が順次積層された構成とされている。つまり、第５の表面バンプ電極４９は、先に説明した第１の半導体チップ１１に設けられた第１の表面バンプ電極２１と同様な積層構造とされている。

第４の裏面バンプ電極５１は、第４の半導体チップ１４の他面１４ｂ（半導体基板４６の裏面４６ｂ）の中央部に、半導体基板４６及び回路素子層４７を介して、第５の表面バンプ電極４９と対向するように配置されている。
第４の裏面バンプ電極５１は、第４の半導体チップ１４の他面１４ｂに、Ｃｕポスト２６と、ＮｉＡｕ層２７と、が順次積層された構成とされている。

貫通電極５３は、第５の表面バンプ電極４９と第４の裏面バンプ電極５１との間に位置する半導体基板４６及び回路素子層４７を貫通するように設けられている。
貫通電極５３は、一端が第５の表面バンプ電極４９と接続されており、他端が第４の裏面バンプ電極５１と接続されている。これにより、貫通電極５３は、第５の表面バンプ電極４９と第４の裏面バンプ電極５１とを電気的に接続している。

次いで、図２に示す工程では、ボンディングツール（図示せず）により、第３の半導体チップ１３の一面１３ａ側を吸着し、次いで、真空装置（図示せず）と接続された複数の吸着孔５６を露出するステージ５５（ボンディング装置のステージ）の上面５５ａと第３の半導体チップ１３の他面１３ｂとが接触させることで、ステージ５５上に第３の半導体チップ１３を吸着する。
このとき、表面バンプ電極及び裏面バンプ電極が配置されていない平坦な第３の半導体チップ１３の他面１３ｂをステージ５５の上面５５ａに接触させることで、第３の半導体チップ１３をステージ５５上に良好に吸着できる。

なお、ステージ５５は、ステージ５５上に吸着された第３の半導体チップ１３を加熱するヒーター（図示せず）を有しており、該ヒーターにより、第３の半導体チップ１３は、所定の温度（例えば、１００℃）に加熱される。

次いで、図３に示す工程では、吸着孔５９（真空装置（図示せず）と接続された吸着孔）を有したボンディングツール５８により、第２の半導体チップ１２−２の一面１２−２ａ側を吸着し、ボンディングツール５８に内設されたヒーター（図示せず）により第２の半導体チップ１２−２を所定の温度（例えば、３００℃）に加熱する。これにより、第３の裏面バンプ電極３６を構成するＳｎＡｇはんだ層２９を溶融させる。

このとき、ボンディングツール５８がＳｎＡｇはんだ層２９の形成されていない第２の半導体チップ１２−２の一面１２−２ａを吸着するため、溶融したＳｎＡｇはんだ層２９がボンディングツール５８に付着することを抑制できる。

次いで、ボンディングツール５８により、第４の表面バンプ電極４３と第３の裏面バンプ電極３６とが対向するように、第３の半導体チップ１３の上方に第２の半導体チップ１２−２を移動させる。
その後、第３の半導体チップ１３に対して第２の半導体チップ１２−２を押圧することで、第４の表面バンプ電極４３と第３の裏面バンプ電極３６とを熱圧着させる。

これにより、第３の半導体チップ１３に対して第２の半導体チップ１２−２がフリップチップ実装され、第３の半導体チップ１３と第２の半導体チップ１２−２とが電気的に接続される。

次いで、第３の半導体チップ１３に対して第２の半導体チップ１２−２をフリップチップ実装する工程と同様な手法により、第３の表面バンプ電極３５と第２の裏面バンプ電極３３とを熱圧着させることで、第２の半導体チップ１２−２に対して第２の半導体チップ１２−１をフリップチップ実装する。
これにより、第２の半導体チップ１２−２と第２の半導体チップ１２−１とが電気的に接続される。

次いで、第３の半導体チップ１３に対して第２の半導体チップ１２−２をフリップチップ実装する工程と同様な手法により、第２の表面バンプ電極３２と第１の裏面バンプ電極２２とを熱圧着させることで、第２の半導体チップ１２−１に対して第１の半導体チップ１１をフリップチップ実装して、第２の半導体チップ１２−１と第１の半導体チップ１１とを気的に接続する。

これにより、第１の半導体チップ１１の他面１１ａ側に、第２の半導体チップ１２−１と、第２の半導体チップ１２−２と、第３の半導体チップ１３と、が順次積層実装され、第１乃至第３の半導体チップ１１，１２−１，１２−２，１３よりなり、かつ一面６２ａに第１の表面バンプ電極２１（第１のバンプ電極）が配置されたチップ積層体６２が形成される。

第１の表面バンプ電極２１は、チップ積層体６２の外部接続端子として機能し、後述する図１５に示す工程において、配線基板９１に実装された第４の半導体チップ１４の第４の裏面バンプ電極５１と接続される電極である。
したがって、第１及び第２の半導体チップ１１，１２−１，１２−２よりも厚さの厚い第３の半導体チップ１３は、配線基板９１から最も離間した位置に配置される。

このように、配線基板９１に実装された第４の半導体チップ１４に、チップ積層体６２を実装した状態において、配線基板９１から最も離間した位置に配置される第３の半導体チップ１３（チップ積層体６２の構成要素のうちの１つ）の厚さを第１及び第２の半導体チップ１１，１２−１，１２−２よりも厚くすることにより、チップ積層体６２の実装後に行われる加熱処理に起因して発生する応力を低減可能となるので、該応力に起因するチップ積層体６２の破損を抑制できる。

次いで、図４に示す工程では、図３に示すボンディング装置８１（ステージ５５及びボンディングツール５８を有する装置）からチップ積層体６２を取り出し、その後、取り出したチップ積層体６２を上下反転させる。

次いで、テープ基材６５、及びテープ基材６５の一面６５ａに配置された接着層６６を有する塗布用シート６７を準備し、接着層６６とチップ積層体６２の他面６２ｂ（第３の半導体チップ１３の他面１３ｂ）とが接触するように、塗布用シート６７にチップ積層体６２を貼り付ける。

このとき、接着層６６の材料としては、アンダーフィル材６９との濡れ性が悪い材料を用いるとよい。接着層６６としては、例えば、紫外線硬化型の接着層を用いることができる。以下、接着層６６として紫外線硬化型の接着層を用いた場合を例に挙げて説明する。

このように、接着層６６の材料として、アンダーフィル材６９との濡れ性が悪い材料を用いることにより、半硬化状態とされたアンダーフィル材６９をチップ積層体６２の側壁に供給した際、接着層６６上におけるアンダーフィル材６９の広がりを抑制することが可能となるので、第１乃至第３の半導体チップ１１，１２−１，１２−２，１３間の隙間を効率良く充填できる。

次いで、ディスペンサー６８から半硬化状態とされたアンダーフィル材６９をチップ積層体６２の側壁に供給し、毛細管現象により、第１乃至第３の半導体チップ１１，１２−１，１２−２，１３間の隙間をアンダーフィル材６９で充填する。
このとき、第１の表面バンプ電極２１及びチップ積層体６２の一面６２ａ（第１の半導体チップ１１の一面１１ａ）に、アンダーフィル材６９が付着しないようにする。また、この段階では、アンダーフィル材６９は、半硬化状態であり、完全に硬化していない。

次いで、図５に示す工程では、ベーク炉（図示せず）により、半硬化状態とされたアンダーフィル材６９が形成されたチップ積層体６２、及び塗布用シート６７を所定の温度（例えば、１５０℃）で加熱することで、アンダーフィル材６９を完全に硬化させる。
これにより、チップ積層体６２に、完全に硬化したアンダーフィル材６９よりなる第１の封止体７１が形成される。この段階では、チップ積層体６２は、塗布用シート６７に貼り付けられている。

次いで、ベーク炉から第１の封止体７１が形成されたチップ積層体６２、及び塗布用シート６７を取り出す。次いで、接着層６６に紫外線を照射して接着層６６の接着力を低下させた後、第１の封止体７１が形成されたチップ積層体６２から塗布用シート６７を剥がす。これにより、第１の封止体７１が形成されたチップ積層体６２が製造される。

次いで、図６に示す工程では、基材７３、基材７３上に配置された粘着層７４、及び粘着層７４の一面７４ａを均一に覆うように配置されたはんだ粉末７７を有するはんだ転写部材７８（はんだ転写シート）を準備する。
基材７３の材料としては、例えば、ＰＥＴを用いることができる。また、はんだ粉末７７の平均粒径は、例えば、４μｍとすることができる。

次いで、ボンディング装置８１のステージ５５の上面５５ａと粘着層７４と接触する面とは反対側に位置する基材７３の面とが接触するように、はんだ転写部材７８をステージ５５の上面５５ａに載置（吸着）させる。
このとき、ステージ５５に内蔵されたヒーター８２により、はんだ転写部材７８は、所定の温度（例えば、４０℃）に加熱される。

次いで、一面８４ａに第１のはんだ転写面２７ａと対向する第２のはんだ転写面８５ａを有する凸部８５（第１の表面バンプ電極２１と鏡面対称とされた凸部）が配置され、かつ他面８４ｂが平坦な面とされたはんだ転写用治具８４を準備する。
凸部８５は、１つの第１の表面バンプ電極２１に対して１つ設けられている。つまり、凸部８５は、複数設けられている。第２のはんだ転写面８５ａは、第１のはんだ転写面２７ａと略同じ大きさとされている。

はんだ転写用治具８４の材料としては、例えば、熱伝導性の高い金属材料を用いることができる。
また、はんだ転写用治具８４の他面８４ｂを平坦な面とすることにより、ボンディングツール５８により、はんだ転写用治具８４の他面８４ｂを吸着した際、はんだ転写用治具８４を良好な状態で吸着できる。

次いで、ボンディングツール５８によりはんだ転写用治具８４の他面８４ｂを吸着し、ボンディングツール５８に内蔵されたヒーター８３により、はんだ転写用治具８４が所定の温度（例えば、２００℃）となるように加熱すると共に、ボンディングツール５８を移動させることで、図２０に示すように、はんだ転写用治具８４の第２のはんだ転写面８４ａとはんだ粉末７７とを対向配置させる。

次いで、図７に示す工程では、図７及び図２１に示すように、ボンディングツール５８を下方（高さ方向）に移動させて、はんだ転写用治具８４の凸部８５とステージ５５とではんだ転写部材７８を挟み込む。
このとき、第２のはんだ転写面８５ａだけでなく、凸部８５の側壁（側面）にもはんだ粉末７７が付着する。また、図２１に示すように、凸部８５に押圧された粘着層７４が盛り上がることで、凸部８５の側壁（側面）に粘着層７４を構成する粘着剤が付着する。

また、図７に示す工程では、はんだ転写用治具８４の凸部８５とステージ５５とではんだ用転写部材７８を挟み込むため、高さ方向（上下方向）の位置精度が良好なボンディングツール５８以外の吸着駆動装置（高さ方向（上下方向）の位置精度があまり良好でない装置）を用いることができる。

次いで、図８に示す工程では、図８及び図２２に示すように、凸部８５と接触するはんだ粉末７７を溶融させ、その後、ボンディングツール５８を上方に移動させて、はんだ転写部材７８からはんだ転写用治具８４を離間させることで、凸部８５の第２のはんだ転写面８５ａに溶融したはんだ粉末７７を一次転写する。

このとき、凸部８５の側壁（側面）にも溶融したはんだ粉末７７が一次転写されるが、後述する図９に示すように、凸部８５の側壁に転写されたはんだ粉末７７は、第１の表面バンプ電極２１と接触しない（言い換えれば、凸部８５の側壁に転写されたはんだ粉末７７は、第１の表面バンプ電極２１に二次転写されない）ため、なんら問題とならない。

次いで、図９に示す工程では、ボンディングツール５８のヒーター８３により、一次転写する工程におけるはんだ転写用治具８４の温度（例えば、２００℃）よりも低い第１の温度（例えば、４０℃）ではんだ転写用治具８４を加熱する。
次いで、第１の封止体７１が形成されたチップ積層体６２の他面６２ｂとステージ５５の他面５５ａとが接触するように、ステージ５５上に第１の封止体７１が形成されたチップ積層体６２を載置（吸着）する。

次いで、ステージ５５のヒーター８２により、チップ積層体６２の温度が上記第１の温度（例えば、４０℃）よりも高い第２の温度（例えば、２００℃）となるように、チップ積層体６２を加熱する。
次いで、ボンディングツール５８を移動させることで、第２のはんだ転写面８５ａと第１のはんだ転写面とを対向配置させ、その後、ボンディングツール５８を下方に移動させて、第２のはんだ転写面８５ａに一次転写され、かつ溶融したはんだ粉末７７と第１のはんだ転写面２７ａとを接触させる。

次いで、図１０に示す工程では、図９に示すボンディングツール５８の位置からボンディングツール５８を上方に移動させることで、第１のはんだ転写面２７ａからはんだ転写用治具８４を離間させる。
これにより、第１のはんだ転写面２７ａに、第２のはんだ転写面８５ａに一次転写され、かつ溶融したはんだ粉末７７が二次転写される。

このように、一面８４ａに第１のはんだ転写面２７ａと対向する第２のはんだ転写面８５ａを有する凸部８５が配置され、かつ他面８４ｂが平坦な面とされたはんだ転写用治具８４を準備し、凸部８５の第２のはんだ転写面８５ａに溶融したはんだ粉末７７を一次転写し、その後、第２のはんだ転写面８５ａに一次転写され、かつ溶融したはんだ粉末７７と第１のはんだ転写面２７ａとを接触させることで、第１のはんだ転写面２７ａに溶融したはんだ粉末７７を二次転写することで、凸部８５に一次転写されたはんだ粉末７７のうち、第２のはんだ転写面８５ａに転写されたはんだ粉末７７のみを第１の半導体チップ１１の第１のはんだ転写面２７ａに二次転写することが可能となる。

これにより、第１の表面バンプ電極２１の側壁（側面）への溶融したはんだ粉末７７の付着を抑制することが可能となる。よって、はんだに起因する第１の表面バンプ電極２１間のショートの発生を抑制できると共に、第１の表面バンプ電極２１の第１のはんだ転写面２７ａに十分な厚さのはんだ層８６（後述する図１１参照）を形成できる。
特に、第１の表面バンプ電極２１を狭ピッチで配置した場合に有効である。

また、第２のはんだ転写面８５ａに転写されたはんだ粉末７７を第１の半導体チップ１１の第１のはんだ転写面２７ａに二次転写する際、粘着層７４を構成する粘着剤が付着した凸部８５側壁（側面）が第１の表面バンプ電極２１の側壁（側面）と接触することがないため、第１の表面バンプ電極２１の側壁（側面）に該粘着剤が付着することがない。

これにより、チップ積層体６２を第４の半導体チップ１４に実装する際（後述する図１５参照）、はんだ転写面２７ａに形成されたはんだ層８６が第１の表面バンプ電極２１の側壁（側面）に回り込みやすくなるため、チップ積層体６２と第４の半導体チップ１４との間の接合強度が向上し、チップ積層体６２と第４の半導体チップ１４との間の電気的接続信頼性を向上できる。

さらに、第１の表面バンプ電極２１の側壁（側面）やチップ積層体６２の一面６２ａへの粘着剤の付着を抑制可能となることで、第２の接着部材１１１（後述する図１５参照）により、チップ積層体６２と第４の半導体チップ１４との隙間を精度良く充填することができる。

次いで、図１１に示す工程では、図１０に示すボンディング装置８１から第１の封止体７１が形成されたチップ積層体６２を取り出し、チップ積層体６２の上下を反転させる。
その後、溶融したはんだ粉末７７をリフロー処理することで、第１のはんだ転写面２７ａに、はんだ粉末７７よりなり、かつ半球状とされたはんだ層８６を形成する。

次いで、図１２に示す工程では、周知の手法により、複数の配線基板９１が連結された配線母基板９３を形成する。
ここで、図１２を参照して、配線母基板９３の構成について説明する。
配線母基板９３は、絶縁基板９５と、接続パッド９７と、外部接続用パッド９８（ランド）と、配線パターン１０１と、第１のソルダーレジスト１０３と、第２のソルダーレジスト１０５と、を有する。

絶縁基板９５は、複数の配線基板形成領域Ｅ、及び複数の配線基板形成領域Ｅを区画するダイシングラインＤを有する。複数の配線基板形成領域Ｅには、それぞれ配線基板９１が形成されている。絶縁基板９５としては、例えば、ガラスエポキシ基板を用いることができる。
接続パッド９７は、配線基板形成領域Ｅに位置する絶縁基板９５の一面９５ａ（配線基板９１の一面）に複数設けられている。接続パッド９７は、ワイヤバンプ１０７が配置されるバンプ形成面９７ａを有する。

外部接続用パッド９８は、配線基板形成領域Ｅに位置する絶縁基板９５の他面９５ｂに複数設けられている。外部接続用パッド９８は、外部接続端子１１６（図１５参照）が搭載される端子搭載面９８ａを有する。
配線パターン１０１は、絶縁基板９５に内設されている。配線パターン１０１は、一端が接続パッド９７と接続されており、他端が外部接続用パッド９８と接続されている。これにより、配線パターン１０１は、接続パッド９７と外部接続用パッド９８とを電気的に接続している。

第１のソルダーレジスト１０３は、複数の接続パッド９７のバンプ形成面９７ａを露出するように、絶縁基板９５の一面９５ａに設けられている。
第２のソルダーレジスト１０５は、複数の外部接続用パッド９８の端子搭載面９８ａを露出するように、絶縁基板９５の他面９５ｂに設けられている。

配線基板９１は、配線基板形成領域Ｅに位置する絶縁基板９５、接続パッド９７、外部接続用パッド９８、配線パターン１０１、第１のソルダーレジスト１０３、及び第２のソルダーレジスト１０５を有した構成とされている。

次いで、配線母基板９３を形成後、ワイヤボンディング装置（図示せず）を用いて、配線母基板９３に形成された複数の接続パッド９７のバンプ形成面９７ａに、ワイヤバンプ１０７を形成する。
具体的には、ワイヤバンプ１０７（凸形状のバンプ）は、例えば、金（Ａｕ）または銅（Ｃｕ）等よりなるワイヤの先端を溶融して先端にボールを形成し、次いで、該ボールが形成されたワイヤを接続パッド９７のバンプ形成面９７ａに超音波で熱圧着し、その後、ワイヤの後端を引き切ることで形成する。

次いで、周知の手法により、配線基板形成領域Ｅに形成された複数の接続パッド９７及びワイヤバンプ１０７を覆う第１の接着部材１０９を形成する。
具体的には、例えば、ディスペンサー（図示せず）から第１の接着部材１０９の母材となるＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を供給することで、第１の接着部材１０９を形成する。なお、第１の接着部材１０９の形成は、全ての配線基板形成領域Ｅに対して行う。

次いで、図１３に示す工程では、ボンディングツール（図示せず）により、図１に示す第４の半導体チップ１４の他面１４ｂ側を吸着し、該ボンディングツールに内蔵されたヒーター（図示せず）により、第４の半導体チップ１４を所定の温度（例えば、３００℃）に加熱することで、第５の表面バンプ電極４９を構成するＳｎＡｇはんだ層２９を溶融させる。

次いで、ボンディングツール（図示せず）を移動させることで、ワイヤバンプ１０７と第５の表面バンプ電極４９とを対向させ、その後、第１の接着部材１０９を介して、配線基板９１に第４の半導体チップ１４を押圧することで、ワイヤバンプ１０７と第５の表面バンプ電極４９とを電気的に接続（熱圧着）させる。
これにより、第４の半導体チップ１４が配線基板９１に対してフリップチップ実装される。

また、第１の接着部材１０９を介して、第４の半導体チップ１４を押圧することで、第１の接着部材１０９が横方向に拡がるため、第４の半導体チップ１４と配線基板９１との隙間が第１の接着部材１０９により充填される。
なお、第４の半導体チップ１４は、配線母基板９３を構成する全ての配線基板９１に対して実装する。

次いで、図１４に示す工程では、先に説明した第１の接着部材１０９の形成方法と同様な手法により、第４の半導体チップ１４の他面１４ｂに、複数の第４の裏面バンプ電極５１を覆う第２の接着部材１１１を形成する。
第２の接着部材１１１は、配線母基板９３に実装された全ての第４の半導体チップ１４に対して形成する。

次いで、図１５に示す工程では、ボンディングツール５８により、図１１に示す第１の封止体７１が形成されたチップ積層体６２の他面６２ｂ（第１の半導体チップ１１の他面１１ｂ）を吸着し、その後、ボンディングツール５８に設けられたヒーター８３により、チップ積層体６２を所定の温度（例えば、３００℃）に加熱して、第１の表面バンプ電極２１に形成されたはんだ層８６を溶融させる。

次いで、ボンディングツール５８を移動させることで、ワイヤバンプ１０７が形成された第４の裏面バンプ電極５１とはんだ層８６が形成された第１の表面バンプ電極２１とを対向させる。
その後、第２の接着部材１１１を介して、第４の半導体チップ１４に対してチップ積層体６２を押圧することで、はんだ層８６を介して、ワイヤバンプ１０７と第１の表面バンプ電極２１とを電気的に接続（接合）させる。

これにより、第１の封止体７１が形成されたチップ積層体６２が第４の半導体チップ１４に対してフリップチップ実装され、第４の半導体チップ１４を介して、チップ積層体６２と配線基板１１とが電気的に接続される。
チップ積層体６２の実装は、配線母基板９１に実装された全ての第４の半導体チップ１４に対して行う。

また、第２の接着部材１１１を介して、チップ積層体６２を押圧することで、第２の接着部材１１１が横方向に拡がるため、チップ積層体６２と第４の半導体チップ１４との隙間が第２の接着部材１１１で充填される。つまり、チップ積層体６２と第４の半導体チップ１４との隙間が第２の接着部材１１１で封止される。

また、裏面バンプ電極が形成されていない平坦な面とされたチップ積層体６２の他面６２ｂをボンディングツール５８で吸着することにより、ボンディングツール５８の吸着面に対してチップ積層体６２が傾斜することがなくなるため、チップ積層体６２を良好に吸着することが可能となる。

これにより、ボンディングツール５８を用いてチップ積層体６２を押圧する際、チップ積層体６２の他面６２ｂ全体を均一に押圧することが可能となるため、チップ積層体６２と第４の半導体チップ１４との間の電気的接続信頼性を向上できる。

次いで、図１６に示す工程では、周知の手法により、配線母基板９３の上面に、複数の配線基板９１に実装された第４の半導体チップ１４、複数の第４の半導体チップ１４に実装されたチップ積層体６２、第１の封止体７１、第１の接着部材１０９、及び第２の接着部材１１１を一括封止し、かつ上面１１４ａが平坦な面とされた第２の封止体１１４を形成する。第２の封止体１１４としては、例えば、モールド樹脂を用いることができる。

この場合、以下の方法により、第２の封止体１１４を形成する。始めに、上型と下型からなる成型金型（図示せず）に内設されたキャビティ内に、図１５に示す構造体（但し、図１５に示すボンディングツール５８を除く）を収容する。
その後、成型金型に設けられたゲート部（図示せず）からキャビティ内に加熱溶融されたエポキシ樹脂等の熱硬化性樹脂（第２の封止体１１４の母材）を注入する。

これにより、複数の配線基板９１に実装された第４の半導体チップ１４、複数の第４の半導体チップ１４に実装されたチップ積層体６２、第１の封止体７１、第１の接着部材１０９、及び第２の接着部材１１１が熱硬化性樹脂で覆われる。
その後、所定の温度（例えば、１８０℃）で該熱硬化性樹脂をキュアすることにより、完全に硬化した熱硬化性樹脂よりなり、かつ上面１１４ａが平坦とされた第２の封止体１１４が形成される。

このとき、チップ積層体６２を構成する第１乃至第３の半導体チップ１１，１２−１，１２−２，１３間の隙間には、予め第１の封止体７１が充填されているため、第２の封止体１１４の形成工程において、第１乃至第３の半導体チップ１１，１２−１，１２−２，１３間におけるボイドの発生を抑制できる。

次いで、図１７に示す工程では、図１６に示す構造体を上下反転させた後、配線基板９１に形成された外部接続用パッド９８の端子搭載面９８ａに、外部接続端子１１６を搭載する。外部接続端子１１６としては、例えば、はんだボールを用いることができる。
この場合、複数のはんだボール（外部接続端子１１６）を吸着保持可能な吸着孔（図示せず）を備えたマウントツール１１８により、外部接続用パッド９８の端子搭載面９８ａにはんだボール（外部接続端子１１６）を搭載する。

このとき、外部接続端子１１６は、配線母基板９３を構成する全ての配線基板９１に設けられた外部接続用パッド９８の端子搭載面９８ａに搭載する。これにより、複数の配線基板形成領域Ｅに半導体装置１０が形成された構造体が製造される。この段階では、複数の半導体装置１０は連結されており、個片化されていない。

次いで、図１８に示す工程では、図１７に示す構造体（具体的には、複数の半導体装置１０が連結された構造体）を構成する第２の封止体１１４の上面１１４ａにダイシングテープ１２１を貼り付け、その後、ダイシングブレード１２２により、図１７に示すダイシングラインＤに沿って、図１７に示す構造体を切断することで、複数の半導体装置１０を個片化する。

次いで、図１９に示す工程では、図１８に示すダイシングテープ１２１から個片化された複数の半導体装置１０をピックアップし、図１８に示す複数の半導体装置１０を上下反転させることで、本実施の形態の半導体装置１０が複数製造される。

本実施の形態の半導体装置の製造方法によれば、ステージ５５上に、一面７４ａを覆うはんだ粉末７７を有するはんだ転写部材７８を載置し、次いで、一面８４ａに第１の半導体チップ１１の第１のはんだ転写面２７ａと対向する第２のはんだ転写面８５ａを有する凸部８５が配置され、かつ他面８４ｂが平坦な面とされたはんだ転写用治具８４を準備し、次いで、はんだ転写用治具８４を加熱すると共に、第２のはんだ転写面８５ａとはんだ粉末７７とを対向配置させ、凸部８５とステージ５５とで、はんだ転写部材７８を挟み込み凸部８５と接触するはんだ粉末７７を溶融させて、第２のはんだ転写面８５ａに溶融したはんだ粉末７７を一次転写し、次いで、第１の半導体チップ１１を加熱し、第１のはんだ転写面２７ａと第２のはんだ転写面８５ａに一次転写され、かつ溶融したはんだ粉末７７とを接触させることで、第１のはんだ転写面２７ａに溶融したはんだ粉末７７を二次転写し、その後、第１のはんだ転写面２７ａに二次転写され、かつ溶融したはんだ粉末７７をリフロー処理することで、第１のはんだ転写面２７ａにはんだ粉末７７よりなるはんだ層８６を形成することで、凸部８５に一次転写されたはんだ粉末７７のうち、第２のはんだ転写面８５ａに転写されたはんだ粉末７７のみを第１の半導体チップ１１の第１のはんだ転写面２７ａに二次転写することが可能となる。

これにより、第１のはんだ転写面２７ａを有する第１の表面バンプ電極２１の側壁（側面）への溶融したはんだ粉末７７の付着を抑制することが可能となる。
よって、はんだに起因する第１の表面バンプ電極２１間のショートの発生を抑制できると共に、第１の表面バンプ電極２１の第１のはんだ転写面２７ａに十分な厚さのはんだ層８６を形成できる。
上記はんだ層８６の形成方法は、特に、第１の表面バンプ電極２１を狭ピッチで配置した場合に有効である。

また、第２のはんだ転写面８５ａに転写されたはんだ粉末７７を第１の半導体チップ１１の第１のはんだ転写面２７ａに二次転写する際、粘着層７４を構成する粘着剤が付着した凸部８５側壁（側面）が第１の表面バンプ電極２１の側壁（側面）と接触することがないため、第１の表面バンプ電極２１の側壁（側面）に該粘着剤が付着することがない。

これにより、チップ積層体６２を第４の半導体チップ１４に実装する際、はんだ転写面２７ａに形成されたはんだ層８６が第１の表面バンプ電極２１の側壁（側面）に回り込みやすくなるため、チップ積層体６２と第４の半導体チップ１４との間の接合強度が向上し、チップ積層体６２と第４の半導体チップ１４との間の電気的接続信頼性を向上できる。

さらに、第１の表面バンプ電極２１の側壁（側面）やチップ積層体６２の一面６２ａへの粘着剤の付着を抑制可能となることで、第２の接着部材１１１により、チップ積層体６２と第４の半導体チップ１４との隙間を精度良く充填できる。

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

例えば、本実施の形態では、ロジック用半導体チップ（第４の半導体チップ１４）上にチップ積層体６２を実装した場合を例に挙げて説明したが、ロジック用半導体チップ以外の半導体チップ上にチップ積層体６２を実装してもよい。

また、本実施の形態では、チップ積層体６２として、４つの半導体チップを積層させた場合を例に挙げて説明したが、チップ積層体６２を構成する半導体チップの積層数は、これに限定されない。チップ積層体６２を構成する半導体チップの積層数は、２つ以上であればよい。

また、本実施の形態では、チップ積層体６２の外部接続端子として機能する第１の表面バンプ電極２１の第１のはんだ転写面２７ａにはんだ層８６を形成する場合を例に挙げて説明したが、第４の半導体チップ１４の第４の裏面バンプ電極５１の端面にはんだ層８６を形成してもよい。

また、本実施の形態では、ボンディングツール５８により、複数の半導体チップ（具体的には、第１乃至第３の半導体チップ１１，１２−１，１２−２，１３）よりなるチップ積層体６２を吸着し、チップ積層体６２の第１のはんだ転写面２７ａにはんだ層８６を形成する場合を例に挙げて説明したが、本発明は、ボンディングツール５８により、１つの半導体チップの一面に配置された表面バンプ電極（例えば、第１の表面バンプ電極２１の第１のはんだ転写面２７ａ）にはんだ層８６を形成する場合にも適用可能である。

さらに、本実施の形態では、熱伝導性の良い金属材料で構成されたはんだ転写用治具８４を用いた場合を例に挙げて説明したが、はんだ転写用治具８４としては、第１の半導体チップ１１の第１の表面バンプ電極２１に対して鏡面対称とされたものであればよく、熱伝導性の良い金属材料で構成されたはんだ転写用治具８４に限定されない。

具体的には、例えば、第１の表面バンプ電極２１に対して鏡面対称で配置されたバンプ電極（本実施の形態の凸部８５）を有するダミー用チップや不良品の第１の半導体チップ１１等を用いることができる。

本発明は、半導体装置の製造方法に適用可能である。

１０…半導体装置、１１…第１の半導体チップ、１１ａ，１２−１ａ，１２−２ａ，１３ａ，１４ａ，６２ａ，６５ａ，７４ａ，８４ａ，９５ａ…一面、１１ｂ，１２−１ｂ，１２−２ｂ，１３ｂ，１４ｂ，６２ｂ，８４ｂ，９５ｂ…他面、１２−１，１２−２…第２の半導体チップ、１３…第３の半導体チップ、１４…第４の半導体チップ、１７，４１，４６…半導体基板、１７ａ，４１ａ，４６ａ…表面、１７ｂ，４１ｂ，４６ｂ…裏面、１８，４７…回路素子層、１８ａ，４７ａ，５５ａ，１１４ａ…上面、２１…第１の表面バンプ電極、２２…第１の裏面バンプ電極、２４，５３…貫通電極、２６，２８…Ｃｕポスト、２７…ＮｉＡｕ層、２７ａ…第１のはんだ転写面、２９…ＳｎＡｇはんだ層、３２…第２の表面バンプ電極、３３…第２の裏面バンプ電極、３５…第３の表面バンプ電極、３６…第３の裏面バンプ電極、４３…第４の表面バンプ電極、４９…第５の表面バンプ電極、５１…第４の裏面バンプ電極、５５…ステージ、５６，５９…吸着孔、５８…ボンディングツール、６２…チップ積層体、６５…テープ基材、６６…接着層、６７…塗布用シート、６８…ディスペンサー、６９…アンダーフィル材、７１…第１の封止体、７３…基材、７４…粘着層、７７…はんだ粉末、７８…はんだ転写部材、８１…ボンディング装置、８２，８３…ヒーター、８４…はんだ転写用治具、８５…凸部、８５ａ…第２のはんだ転写面、８６…はんだ層、９１…配線基板、９３…配線母基板、９５…絶縁基板、９７…接続パッド、９７ａ…バンプ形成面、９８…外部接続用パッド、９８ａ…端子搭載面、１０１…配線パターン、１０３…第１のソルダーレジスト、１０５…第２のソルダーレジスト、１０７…ワイヤバンプ、１０９…第１の接着部材、１１１…第２の接着部材、１１４…第２の封止体、１１６…外部接続端子、１１８…マウントツール、１２１…ダイシングテープ、１２２…ダイシングブレード、Ａ〜Ｃ…領域、Ｄ…ダイシングライン、Ｅ…配線基板形成領域

Claims (6)

1. 一面に第１のはんだ転写面を有する第１のバンプ電極が配置された第１の半導体チップを準備する工程と、
   一面を覆うはんだ粉末を有するはんだ転写部材を準備する工程と、
   前記はんだ転写部材をステージ上に載置する工程と、
   一面に前記第１のはんだ転写面と対向する第２のはんだ転写面を有する凸部が配置され、かつ他面が平坦な面とされたはんだ転写用治具を準備する工程と、
   前記はんだ転写用治具を加熱すると共に、前記第２のはんだ転写面と前記はんだ粉末とを対向配置させる工程と、
   加熱された前記凸部と前記ステージとで前記はんだ転写部材を挟み込み、前記凸部と接触する前記はんだ粉末を溶融させて、前記第２のはんだ転写面に溶融した前記はんだ粉末を一次転写する工程と、
   前記第１の半導体チップを加熱し、前記第１のはんだ転写面と前記第２のはんだ転写面に前記一次転写され、かつ溶融した前記はんだ粉末とを接触させることで、前記第１のはんだ転写面に溶融した前記はんだ粉末を二次転写する工程と、
   前記第１のはんだ転写面に二次転写され、かつ溶融した前記はんだ粉末をリフロー処理することで、前記第１のはんだ転写面に前記はんだ粉末よりなるはんだ層を形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記二次転写する工程では、前記一次転写する工程における前記はんだ転写用治具の温度よりも低い第１の温度で前記はんだ転写用治具を加熱すると共に、前記第１の半導体チップの温度が前記第１の温度よりも高い第２の温度となるように、前記第１の半導体チップを加熱することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記第２のはんだ転写面と前記はんだ粉末とを対向配置させる工程では、ボンディングツールにより、前記はんだ転写用治具の他面を吸着すると共に、前記ボンディングツールに内蔵されたヒーターにより前記はんだ転写用治具を加熱することを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 前記はんだ転写部材として、基材、該基材上に配置された粘着層、及び該粘着層の一面を覆うはんだ粉末を有するはんだ転写シートを用いることを特徴とする請求項１乃至３のうち、いずれか１項記載の半導体装置の製造方法。
5. 前記第１の半導体チップを準備する工程と前記第２のはんだ転写面と前記はんだ粉末とを対向配置させる工程との間に、
   前記第１の半導体チップの他面側に、少なくとも１つの第２の半導体チップと、第３の半導体チップと、を順次積層実装することで、前記第１乃至第３の半導体チップよりなり、かつ一面に前記第１のバンプ電極が配置されたチップ積層体を形成する工程と、
   前記チップ積層体を構成する前記第１乃至第３の半導体チップ間を封止する第１の封止体を形成する工程と、
   を有し、
   前記二次転写する工程では、前記第１の半導体チップを加熱する替わりに、前記第１の封止体が形成された前記チップ積層体を加熱することを特徴とする請求項１乃至４のうち、いずれか１項記載の半導体装置の製造方法。
6. 一面に配置された接続パッド、及び他面に配置され、前記接続パッドと電気的に接続された外部接続用パッドを有する配線基板を準備する工程と、
   一面に配置された第２のバンプ電極、及び他面に配置され、かつ前記第２のバンプ電極と電気的に接続された第３のバンプ電極を有する第４の半導体チップを準備する工程と、
   前記接続パッドと前記第２のバンプ電極とを電気的に接続することで、前記配線基板に対して前記第４の半導体チップを実装する工程と、
   前記はんだ層を介して、前記第３のバンプ電極と前記第１のバンプ電極とを電気的に接続することで、前記第４の半導体チップに対して前記チップ積層体を実装する工程と、
   を含むことを特徴とする請求項５記載の半導体装置の製造方法。

Images