JP2013222746A - Ultraviolet light emitting element and method for manufacturing the same - Google Patents

Ultraviolet light emitting element and method for manufacturing the same Download PDF

Info

Publication number
JP2013222746A
JP2013222746A JP2012091764A JP2012091764A JP2013222746A JP 2013222746 A JP2013222746 A JP 2013222746A JP 2012091764 A JP2012091764 A JP 2012091764A JP 2012091764 A JP2012091764 A JP 2012091764A JP 2013222746 A JP2013222746 A JP 2013222746A
Authority
JP
Japan
Prior art keywords
light emitting
ultraviolet light
layer
single crystal
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012091764A
Other languages
Japanese (ja)
Other versions
JP5948698B2 (en
Inventor
Takayoshi Takano
隆好 高野
Kenji Tsubaki
健治 椿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012091764A priority Critical patent/JP5948698B2/en
Priority to PCT/JP2013/001076 priority patent/WO2013153729A1/en
Priority to TW102107321A priority patent/TWI485882B/en
Publication of JP2013222746A publication Critical patent/JP2013222746A/en
Application granted granted Critical
Publication of JP5948698B2 publication Critical patent/JP5948698B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an ultraviolet light emitting element in which threading dislocation can be reduced, and a method for manufacturing the ultraviolet light emitting element.SOLUTION: The ultraviolet light emitting element includes: a single crystal substrate 1; a plurality of island-like nuclei 2 formed on one surface of the single crystal substrate 1; and a buffer layer 3 formed on a side of the one surface of the single crystal substrate 1 so as to fill a space between the adjacent nuclei 2 and to cover all of the nuclei 2. The ultraviolet light emitting element further includes: an n-type nitride semiconductor layer 4 formed on the buffer layer 3 and comprising an n-type AlGaN (0<z≤1); a light emitting layer 5 formed on the n-type nitride semiconductor layer 4 and having a quantum well structure; and a p-type nitride semiconductor layer 7. In the ultraviolet light emitting element, the n-type nitride semiconductor layer 4 comprises an n-type AlGaN (0<z≤1), a well layer 5b having a quantum well structure comprises AlGaN (0<a≤1), the nuclei 2 comprise AlGaN (0<x<1), and the buffer layer 3 comprises AlGaN (0<y≤1) where x<y is satisfied.

Description

本発明は、紫外発光素子およびその製造方法に関するものである。   The present invention relates to an ultraviolet light emitting device and a method for manufacturing the same.

可視光〜紫外線の波長域で発光する窒化物半導体発光素子は、低消費電力、小型という利点から、衛生、医療、工業、照明、精密機械などの様々な分野への応用が期待されており、青色光の波長域など、一部の波長域では既に実用化に至っている。   Nitride semiconductor light-emitting elements that emit light in the visible to ultraviolet wavelength range are expected to be applied in various fields such as hygiene, medical, industrial, lighting, and precision machinery because of their low power consumption and small size. It has already been put into practical use in some wavelength regions such as the blue light wavelength region.

しかしながら、窒化物半導体発光素子においては、青色光を発光する窒化物半導体発光素子（以下、青色発光素子と称する）に限らず、発光効率および光出力の、より一層の向上が望まれている。特に、紫外線の波長域の光を発光する窒化物半導体発光素子（以下、紫外発光素子と称する）は、現状では、青色発光素子に比べて外部量子効率および光出力が著しく劣るという問題が実用化への大きな障壁となっている。その原因の一つしては、発光層の発光効率（以下、内部量子効率と称する）が低いことが挙げられる。   However, nitride semiconductor light emitting devices are not limited to nitride semiconductor light emitting devices that emit blue light (hereinafter referred to as blue light emitting devices), and further improvements in light emission efficiency and light output are desired. In particular, nitride semiconductor light-emitting elements that emit light in the ultraviolet wavelength region (hereinafter referred to as ultraviolet light-emitting elements) are currently in practical use due to their significantly lower external quantum efficiency and light output than blue light-emitting elements. It has become a big barrier to. One of the causes is that the light emitting layer has low light emission efficiency (hereinafter referred to as internal quantum efficiency).

窒化物半導体結晶により構成される発光層の内部量子効率は、貫通転位の影響を受ける。ここで、貫通転位の転位密度が高い場合には、非発光再結合が支配的になり、内部量子効率を低下させる原因となる。   The internal quantum efficiency of the light emitting layer formed of the nitride semiconductor crystal is affected by threading dislocations. Here, when the dislocation density of threading dislocations is high, non-radiative recombination becomes dominant, which causes a decrease in internal quantum efficiency.

これに対し、２３０ｎｍ〜３５０ｎｍの紫外波長領域で発光する深紫外発光素子に関しては、サファイア（０００１）基板上にＡｌＮ高品質バッファ成長構造を設けることで発光効率を向上させたものが提案されている（特許文献１）。   On the other hand, with respect to the deep ultraviolet light emitting device that emits light in the ultraviolet wavelength region of 230 nm to 350 nm, a light emitting efficiency improved by providing an AlN high quality buffer growth structure on a sapphire (0001) substrate has been proposed. (Patent Document 1).

上述のＡｌＮ高品質バッファ成長構造は、サファイア（０００１）基板上に順次形成された、ＡｌＮ核形成層と、パルス供給ＡｌＮ層と、連続成長ＡｌＮ層とを有している。   The AlN high-quality buffer growth structure described above has an AlN nucleation layer, a pulse supply AlN layer, and a continuously grown AlN layer, which are sequentially formed on a sapphire (0001) substrate.

ＡｌＮ核形成層と、パルス供給ＡｌＮ層と、連続成長ＡｌＮ層とは、ＭＯＣＶＤ装置により形成されている。ＡｌＮ核形成層は、ＮＨ3パルス供給法を用い第１の成長モードである初期核形成モードで成長され、パルス供給ＡｌＮ層は、ＮＨ3パルス供給法を用い第２の成長モードである低速成長モードで成長され、連続成長ＡｌＮ層は、高速縦方向成長モードで成長されている。ここで、特許文献１には、第２の成長モードは、グレインサイズを拡張し、転位を低減するモードであり、凹凸を有するＡｌＮ核形成層を平坦に埋め込むことができる旨が記載されている。また、特許文献１には、高速縦方向成長モードは、さらに平坦性を向上させるとともにクラックの発生を抑制するモードであり、ＮＨ3パルス供給法によるＡｌＮ成長法を用いていない旨が記載されている。ＮＨ3パルス供給法によるＡｌＮ成長法は、ＡｌソースであるＴＭＡｌを連続的に供給するとともに、ＮソースであるＮＨ3をパルス状に供給する方法である。 The AlN nucleation layer, the pulse supply AlN layer, and the continuously grown AlN layer are formed by an MOCVD apparatus. The AlN nucleation layer is grown in the initial nucleation mode which is the first growth mode using the NH 3 pulse supply method, and the pulse supply AlN layer is the slow growth which is the second growth mode using the NH 3 pulse supply method. The continuous growth AlN layer is grown in a high-speed longitudinal growth mode. Here, Patent Document 1 describes that the second growth mode is a mode in which the grain size is expanded and the dislocation is reduced, and an AlN nucleation layer having unevenness can be embedded flatly. . Patent Document 1 describes that the high-speed vertical growth mode is a mode that further improves flatness and suppresses the generation of cracks, and does not use the AlN growth method based on the NH 3 pulse supply method. Yes. The AlN growth method based on the NH 3 pulse supply method is a method in which TMAl as an Al source is continuously supplied and NH 3 as an N source is supplied in a pulse shape.

特許文献１では、ＡｌＮ核形成層、パルス供給ＡｌＮ層および連続成長ＡｌＮ層の成長温度が、それぞれ、１３００℃、１２００℃および１２００℃となっている。   In Patent Document 1, the growth temperatures of the AlN nucleation layer, the pulse supply AlN layer, and the continuously grown AlN layer are 1300 ° C., 1200 ° C., and 1200 ° C., respectively.

特開２００９−５４７８０号公報JP 2009-54780 A

上述の貫通転位は、窒化物半導体に対して格子不整合の大きいサファイアなどの材料からなる基板をエピタキシャル成長用の単結晶基板として用いた場合に、特に成長界面で発生し易い。従って、貫通転位密度の少ない窒化物半導体結晶層を得るためには、成長初期の各構成元素の振る舞いを制御することが非常に重要な要素となる。   The above threading dislocations are particularly likely to occur at the growth interface when a substrate made of a material such as sapphire having a large lattice mismatch with respect to the nitride semiconductor is used as a single crystal substrate for epitaxial growth. Therefore, in order to obtain a nitride semiconductor crystal layer having a low threading dislocation density, it is a very important factor to control the behavior of each constituent element at the initial stage of growth.

一方、特許文献１に記載された深紫外発光素子のＡｌＮ高品質バッファ成長構造では、成長初期に、サファイア（０００１）基板上に多数のＡｌＮ核を形成している。ここで、貫通転位は、隣り合うＡｌＮ核が結合する際に、その境界で発生しやすい。   On the other hand, in the AlN high-quality buffer growth structure of the deep ultraviolet light-emitting device described in Patent Document 1, a large number of AlN nuclei are formed on a sapphire (0001) substrate in the early stage of growth. Here, threading dislocations are likely to occur at the boundary when adjacent AlN nuclei are bonded.

しかしながら、上述のＡｌＮ核形成層を備えたＡｌＮ高品質バッファ成長構造では、ＡｌＮ核形成層を成長するときに、Ａｌの拡散長が短く、成長初期にＡｌＮ核が高密度で生成される。また、特許文献１では、深紫外発光素子の製造装置としてＭＯＣＶＤ装置を用い、Ａｌの原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）を用い、Ｎの原料ガスとしてアンモニア（ＮＨ3）を用いている。上述の深紫外発光素子では、その製造に際して、ＡｌＮ核形成層を成長するときに、一般的なＡｌの原料ガスであるＴＭＡｌと一般的なＮの原料ガスであるＮＨ3とが気相中で反応し、ナノメートルオーダのパーティクル（ナノパーティクル）が形成されてしまうことが推測される。このため、上述の深紫外発光素子では、ＡｌＮ核形成層を成長するときに、ナノパーティクルが単結晶基板の表面に存在し、ＡｌＮ結晶の成長を阻害するものと推測される。したがって、窒化物半導体結晶の構成元素にＡｌを含めなければならない紫外発光素子を製造する場合には、窒化物半導体結晶の構成元素にＡｌを含まない青色発光素子と比較して、窒化物半導体結晶内に多くの貫通転位が存在してしまうため、発光効率が低かった。 However, in the AlN high-quality buffer growth structure provided with the AlN nucleation layer described above, when the AlN nucleation layer is grown, the Al diffusion length is short, and AlN nuclei are generated at a high density in the initial stage of growth. Further, in Patent Document 1, an MOCVD apparatus is used as a manufacturing apparatus of a deep ultraviolet light emitting element, trimethylaluminum (TMAl) is used as an Al source gas, and ammonia (NH 3 ) is used as an N source gas. In the above-described deep ultraviolet light-emitting device, during the production, when an AlN nucleation layer is grown, TMAl which is a general Al source gas and NH 3 which is a general N source gas are in a gas phase. It is estimated that nanometer-order particles (nanoparticles) are formed by reaction. For this reason, in the above-described deep ultraviolet light-emitting device, when the AlN nucleation layer is grown, it is presumed that the nanoparticles exist on the surface of the single crystal substrate and inhibit the growth of the AlN crystal. Therefore, when manufacturing an ultraviolet light emitting device that must contain Al as a constituent element of the nitride semiconductor crystal, the nitride semiconductor crystal is compared with a blue light emitting device that does not contain Al as a constituent element of the nitride semiconductor crystal. Since many threading dislocations existed in the inside, the luminous efficiency was low.

本発明は上記事由に鑑みて為されたものであり、その目的は、貫通転位を低減することが可能な紫外発光素子およびその製造方法を提供することにある。   This invention is made | formed in view of the said reason, The objective is to provide the ultraviolet light emitting element which can reduce a threading dislocation, and its manufacturing method.

本発明の紫外発光素子は、単結晶基板と、単結晶基板の一表面上に形成されＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる複数の島状の核と、隣り合う前記核の間の隙間を埋め込み且つ全ての前記核を覆うように前記単結晶基板の前記一表面側に形成されたＡｌyＧａ1-yＮ（０＜ｙ≦１）からなるバッファ層と、前記バッファ層上に形成されたｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）からなるｎ形窒化物半導体層と、前記ｎ形窒化物半導体層における前記バッファ層側とは反対側に形成されＡｌaＧａ1-aＮ（０＜ａ≦１）からなる井戸層を有する量子井戸構造の発光層と、前記発光層における前記ｎ形窒化物半導体層側とは反対側に形成されたｐ形窒化物半導体層とを備え、ｘ＜ｙであることを特徴とする。 The ultraviolet light emitting device of the present invention includes a single crystal substrate, and a plurality of island-like nuclei formed on one surface of the single crystal substrate and made of Al x Ga 1-x N (0 <x <1). A buffer layer made of Al y Ga 1-y N (0 <y ≦ 1) formed on the one surface side of the single crystal substrate so as to fill the gaps between the nuclei and cover all the nuclei; An n -type nitride semiconductor layer made of n-type Al z Ga 1 -zN (0 <z ≦ 1) formed on the buffer layer, and the n-type nitride semiconductor layer opposite to the buffer layer side A light emitting layer having a quantum well structure having a well layer made of Al a Ga 1-a N (0 <a ≦ 1) and formed on the side opposite to the n-type nitride semiconductor layer side in the light emitting layer and a p-type nitride semiconductor layer, wherein x <y.

この紫外発光素子において、ｙ＝１であることが好ましい。   In this ultraviolet light emitting element, y = 1 is preferable.

この紫外発光素子において、ａ＜ｘであることが好ましい。   In this ultraviolet light emitting element, it is preferable that a <x.

この紫外発光素子において、ｚ＜ｘであることが好ましい。   In this ultraviolet light emitting element, it is preferable that z <x.

この紫外発光素子において、前記核は、前記単結晶基板から離れるにつれてＡｌの組成であるｘが大きくなっていることが好ましい。   In this ultraviolet light emitting element, it is preferable that x, which is an Al composition, increases as the nucleus moves away from the single crystal substrate.

この紫外発光素子において、前記単結晶基板がｃ面サファイア基板であることが好ましい。   In this ultraviolet light emitting device, the single crystal substrate is preferably a c-plane sapphire substrate.

本発明の紫外発光素子の製造方法は、前記紫外発光素子の製造方法であって、前記単結晶基板を準備して反応炉内に配置した後に、前記単結晶基板の前記一表面上に複数の前記核を形成する第１工程と、前記バッファ層を形成する第２工程と、前記ｎ形窒化物半導体層を形成する第３工程と、前記発光層を形成する第４工程と、前記ｐ形窒化物半導体層を形成する第５工程とを備え、前記第１工程は、第１基板温度および第１成長圧力下において、前記反応炉内にＡｌの原料ガスとＧａの原料ガスとＮの原料ガスとを所定のモル比で供給することによって、前記単結晶基板の前記一表面上に複数のＡｌbＧａ1-bＮ（０＜ｂ＜１、且つ、ｂ＜ｘ）からなる結晶核を形成する第１ステップと、ＡｌbＧａ1-bＮ（０＜ｂ＜１、且つ、ｂ＜ｘ）からなる前記結晶核をＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる前記核とするようにＧａを脱離させる第２ステップとを備えることを特徴とする。 The method for manufacturing an ultraviolet light-emitting device according to the present invention is a method for manufacturing the ultraviolet light-emitting device, wherein after the single crystal substrate is prepared and placed in a reaction furnace, a plurality of surfaces are formed on the one surface of the single crystal substrate. A first step of forming the nucleus; a second step of forming the buffer layer; a third step of forming the n-type nitride semiconductor layer; a fourth step of forming the light emitting layer; and the p-type. A fifth step of forming a nitride semiconductor layer, wherein the first step includes an Al source gas, a Ga source gas, and an N source in the reactor under a first substrate temperature and a first growth pressure. By supplying gas at a predetermined molar ratio, crystal nuclei composed of a plurality of Al b Ga 1-b N (0 <b <1 and b <x) are formed on the one surface of the single crystal substrate. From the first step to be formed and Al b Ga 1-b N (0 <b <1 and b <x) And a second step of desorbing Ga so that the crystal nucleus is the nucleus composed of Al x Ga 1-x N (0 <x <1).

この紫外発光素子の製造方法において、前記第２ステップでは、Ａｌの前記原料ガスとＧａの前記原料ガスとを供給せずにＮの前記原料ガスを供給し、且つ、前記単結晶基板の温度である基板温度を、前記第１ステップでの前記基板温度よりも高く設定した状態での熱処理を行うことが好ましい。   In the method of manufacturing an ultraviolet light emitting element, in the second step, the source gas of N is supplied without supplying the source gas of Al and the source gas of Ga, and at the temperature of the single crystal substrate. It is preferable to perform the heat treatment in a state where a certain substrate temperature is set higher than the substrate temperature in the first step.

この紫外発光素子の製造方法において、前記第２ステップでは、Ａｌの前記原料ガスとＧａの前記原料ガスとを供給せずにＮの前記原料ガスを供給し、且つ、前記単結晶基板の温度である基板温度を、前記第１ステップでの基板温度よりも下げずに、前記反応炉へ供給する水素ガスの供給量を、前記第１ステップにおいて前記原料ガスを輸送するためのキャリアガスである水素ガスの供給量よりも多く設定した状態で熱処理を行うことが好ましい。   In the method of manufacturing an ultraviolet light emitting element, in the second step, the source gas of N is supplied without supplying the source gas of Al and the source gas of Ga, and at the temperature of the single crystal substrate. Hydrogen, which is a carrier gas for transporting the source gas in the first step, is supplied to the reactor without reducing a certain substrate temperature below the substrate temperature in the first step. It is preferable to perform the heat treatment in a state where the gas supply amount is set larger than the gas supply amount.

本発明の紫外発光素子においては、単結晶基板の一表面上に形成されＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる複数の島状の核と、隣り合う前記核の間の隙間を埋め込み且つ全ての前記核を覆うように前記単結晶基板の前記一表面側に形成されたＡｌyＧａ1-yＮ（０＜ｙ≦１）からなるバッファ層とを備え、ｘ＜ｙであるので、貫通転位を低減することが可能となるという効果がある。 In the ultraviolet light emitting device of the present invention, a plurality of island-shaped nuclei made of Al x Ga 1-x N (0 <x <1) formed on one surface of a single crystal substrate and the adjacent nuclei A buffer layer made of Al y Ga 1-y N (0 <y ≦ 1) formed on the one surface side of the single crystal substrate so as to fill the gap and cover all the nuclei, and x <y Therefore, there is an effect that threading dislocations can be reduced.

本発明の紫外発光素子の製造方法においては、前記単結晶基板の前記一表面上に複数の前記核を形成する第１工程と、前記バッファ層を形成する第２工程とを備え、前記第１工程は、前記単結晶基板の前記一表面上に複数のＡｌbＧａ1-bＮ（０＜ｂ＜１、且つ、ｂ＜ｘ）からなる結晶核を形成する第１ステップと、ＡｌbＧａ1-bＮ（０＜ｂ＜１、且つ、ｂ＜ｘ）からなる前記結晶核をＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる前記核とするようにＧａを脱離させる第２ステップとを備えるので、貫通転位を低減することが可能な紫外発光素子を提供できるという効果がある。 The method for manufacturing an ultraviolet light emitting device of the present invention includes a first step of forming a plurality of the nuclei on the one surface of the single crystal substrate, and a second step of forming the buffer layer. The process includes a first step of forming a crystal nucleus composed of a plurality of Al b Ga 1-b N (0 <b <1 and b <x) on the one surface of the single crystal substrate, and Al b Ga Ga is desorbed so that the crystal nucleus composed of 1-b N (0 <b <1 and b <x) becomes the nucleus composed of Al x Ga 1-x N (0 <x <1). Since the second step is provided, it is possible to provide an ultraviolet light emitting element capable of reducing threading dislocations.

実施形態１の紫外発光素子の概略断面図である。1 is a schematic cross-sectional view of an ultraviolet light emitting element according to Embodiment 1. FIG. 実施形態２の紫外発光素子の概略断面図である。3 is a schematic cross-sectional view of an ultraviolet light emitting element according to Embodiment 2. FIG.

（実施形態１）
以下では、本実施形態の紫外発光素子について図１に基づいて説明する。 (Embodiment 1)
Below, the ultraviolet light emitting element of this embodiment is demonstrated based on FIG.

紫外発光素子は、単結晶基板１と、単結晶基板１の一表面上に形成された複数の島状の核２と、隣り合う核２の間の隙間を埋め込み且つ全ての核２を覆うように単結晶基板１の上記一表面側に形成されたバッファ層３とを備えている。ここにおいて、紫外発光素子は、核２が、ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなり、バッファ層３が、ＡｌyＧａ1-yＮ（０＜ｙ≦１）からなり、ｘ＜ｙとなっている。 The ultraviolet light emitting element fills the gap between the single crystal substrate 1, the plurality of island-like nuclei 2 formed on one surface of the single crystal substrate 1, and the adjacent nuclei 2 and covers all the nuclei 2. And the buffer layer 3 formed on the one surface side of the single crystal substrate 1. Here, in the ultraviolet light emitting element, the nucleus 2 is made of Al x Ga 1-x N (0 <x <1), and the buffer layer 3 is made of Al y Ga 1-y N (0 <y ≦ 1). , X <y.

さらに、紫外発光素子は、バッファ層３上に形成されたｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）からなるｎ形窒化物半導体層４と、ｎ形窒化物半導体層４におけるバッファ層３側とは反対側に形成された量子井戸構造の発光層５とを備えている。ここにおいて、紫外発光素子は、ｎ形窒化物半導体層４が、ｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）からなる。また、紫外発光素子は、量子井戸構造の井戸層５ｂが、ＡｌaＧａ1-aＮ（０＜ａ≦１）からなる。 Further, the ultraviolet light emitting element includes an n -type nitride semiconductor layer 4 made of n-type Al z Ga 1-z N (0 <z ≦ 1) formed on the buffer layer 3, and an n-type nitride semiconductor layer 4. The light emitting layer 5 of the quantum well structure formed in the opposite side to the buffer layer 3 side is provided. Here, in the ultraviolet light emitting element, the n-type nitride semiconductor layer 4 is made of n-type Al z Ga 1 -z N (0 <z ≦ 1). In the ultraviolet light emitting element, the well layer 5b having a quantum well structure is made of Al a Ga 1-a N (0 <a ≦ 1).

さらに、紫外発光素子は、発光層５におけるｎ形窒化物半導体層４側とは反対側に形成されたｐ形窒化物半導体層７を備えている。   Further, the ultraviolet light emitting element includes a p-type nitride semiconductor layer 7 formed on the light emitting layer 5 on the side opposite to the n-type nitride semiconductor layer 4 side.

また、紫外発光素子は、ｎ形窒化物半導体層４に電気的に接続された第１電極１４と、ｐ形窒化物半導体層７に電気的に接続された第２電極１７とを備えている。   Further, the ultraviolet light emitting device includes a first electrode 14 electrically connected to the n-type nitride semiconductor layer 4 and a second electrode 17 electrically connected to the p-type nitride semiconductor layer 7. .

また、紫外発光素子は、ｐ形窒化物半導体層７における発光層４側とは反対側にｐ形コンタクト層８を設け、第２電極１７を、ｐ形コンタクト層８の一部の上に形成することが好ましい。要するに、紫外発光素子は、第２電極１７が、ｐ形コンタクト層８を介してｐ形窒化物半導体層７に電気的に接続されていることが好ましい。ここで、紫外発光素子は、発光層５とｐ形窒化物半導体層７との間に電子ブロック層６を設けることが好ましい。   In the ultraviolet light emitting element, the p-type contact layer 8 is provided on the opposite side of the p-type nitride semiconductor layer 7 to the light-emitting layer 4 side, and the second electrode 17 is formed on a part of the p-type contact layer 8. It is preferable to do. In short, in the ultraviolet light emitting element, it is preferable that the second electrode 17 is electrically connected to the p-type nitride semiconductor layer 7 through the p-type contact layer 8. Here, in the ultraviolet light emitting element, it is preferable to provide the electron blocking layer 6 between the light emitting layer 5 and the p-type nitride semiconductor layer 7.

また、紫外発光素子は、メサ構造を有しており、ｎ形窒化物半導体層４における発光層５側において露出させた表面４ａの一部の上に第１電極１４が形成されている。   The ultraviolet light emitting element has a mesa structure, and the first electrode 14 is formed on a part of the surface 4 a exposed on the light emitting layer 5 side in the n-type nitride semiconductor layer 4.

また、紫外発光素子は、上述のように発光層５の井戸層５ｂがＡｌaＧａ1-aＮ（０＜ａ≦１）からなり、２１０ｎｍ〜３６０ｎｍの紫外波長領域に発光波長（発光ピーク波長）を有する紫外発光ダイオードである。 Further, in the ultraviolet light emitting element, the well layer 5b of the light emitting layer 5 is made of Al a Ga 1-a N (0 <a ≦ 1) as described above, and the emission wavelength (emission peak wavelength) is in the ultraviolet wavelength region of 210 nm to 360 nm. ).

以下、紫外発光素子の各構成要素について詳細に説明する。   Hereinafter, each component of the ultraviolet light emitting element will be described in detail.

単結晶基板１は、エピタキシャル成長用の基板である。この単結晶基板１は、上記一表面が（０００１）面のサファイア基板、つまり、ｃ面サファイア基板（α−Ａｌ２Ｏ３基板）が好ましい。ただし、ｃ面サファイア基板は、（０００１）からのオフ角が、０〜０．２°のものが好ましい。これにより、紫外発光素子の製造時において、単結晶基板１の上記一表面上に核２の群を形成する際に、核２の密度を低減することが可能となり、バッファ層３の高品質化を図ることが可能となる。これは、核２を形成するために供給される原子が、単結晶基板１の上記一表面上で拡散し安定な場所で結晶成長に寄与しやすくなり、単結晶基板１のオフ角が小さいほどテラス幅が長く、核２の密度を減少させやすくなるからである。なお、単結晶基板１は、ｃ面サファイア基板に限らず、例えば、β−Ｇａ２Ｏ３基板などの酸化ガリウム基板でもよい。 Single crystal substrate 1 is a substrate for epitaxial growth. The single crystal substrate 1 is preferably a sapphire substrate with one surface having a (0001) plane, that is, a c-plane sapphire substrate (α-Al 2 O 3 substrate). However, the c-plane sapphire substrate preferably has an off angle from (0001) of 0 to 0.2 °. This makes it possible to reduce the density of the nuclei 2 when forming the group of nuclei 2 on the one surface of the single crystal substrate 1 during the manufacture of the ultraviolet light emitting element, and to improve the quality of the buffer layer 3. Can be achieved. This is because atoms supplied to form the nucleus 2 diffuse on the one surface of the single crystal substrate 1 and contribute to crystal growth at a stable location, and the off-angle of the single crystal substrate 1 is smaller. This is because the terrace width is long and the density of the nuclei 2 is easily reduced. The single crystal substrate 1 is not limited to the c-plane sapphire substrate, and may be a gallium oxide substrate such as a β-Ga 2 O 3 substrate, for example.

複数の島状の核２は、単結晶基板１とｎ形窒化物半導体層３との格子定数差などに起因してｎ形窒化物半導体層３に発生する貫通転位を低減するために設けたものである。本実施形態の紫外発光素子では、核２の高さ寸法を１０ｎｍ程度に設定してあるが、この値に特に限定するものではない。核２の高さ寸法については、大きすぎると、格子定数の関係から、バッファ層３にクラックが生じ、小さすぎると、バッファ層３を形成するための成長核としての機能を発揮できなくなる懸念がある。このため、核２の高さ寸法は、例えば、０．５ｎｍ〜５０ｎｍ程度の範囲で設定することが好ましく、１ｎｍ〜２５ｎｍ程度の範囲で設定することが、より好ましい。要するに、核２は、高さ寸法が０．５ｎｍ〜５０ｎｍ程度の微結晶であることが好ましく、高さ寸法が１ｎｍ〜２５ｎｍ程度の微結晶であることが、より好ましい。また、複数の島状の核２は、高さ寸法のばらつきが小さいほうが好ましい。   The plurality of island-like nuclei 2 is provided to reduce threading dislocations generated in the n-type nitride semiconductor layer 3 due to a difference in lattice constant between the single crystal substrate 1 and the n-type nitride semiconductor layer 3. Is. In the ultraviolet light emitting device of this embodiment, the height dimension of the nucleus 2 is set to about 10 nm, but it is not particularly limited to this value. If the height dimension of the nucleus 2 is too large, cracks will occur in the buffer layer 3 due to the lattice constant, and if it is too small, the function as a growth nucleus for forming the buffer layer 3 may not be exhibited. is there. For this reason, the height dimension of the nucleus 2 is preferably set, for example, in the range of about 0.5 nm to 50 nm, and more preferably set in the range of about 1 nm to 25 nm. In short, the nucleus 2 is preferably a microcrystal having a height dimension of about 0.5 nm to 50 nm, and more preferably a microcrystal having a height dimension of about 1 nm to 25 nm. Further, it is preferable that the plurality of island-like nuclei 2 have a small variation in height dimension.

また、核２は、ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる。ここで、ＡｌxＧａ1-xＮ（０＜ｘ＜１）の組成比は、特に限定するものではないが、ＡｌxＧａ1-xＮ（０＜ｘ＜１）のバンドギャップエネルギが、ｎ形窒化物半導体層３および井戸層５ｂそれぞれのバンドギャップエネルギよりも高くなるように設定することが好ましい。例えば、ｎ形窒化物半導体層３のＡｌの組成であるｚが０．６５、井戸層５ｂのＡｌの組成であるａが０．５の場合、ＡｌxＧａ1-xＮ（０＜ｘ＜１）のＡｌの組成であるｘは、０．６６〜０．９９の範囲で設定することが好ましい。ここで、核２は、ｘを０．６６とした場合、Ａｌ0.66Ｇａ0.34Ｎからなり、ｘを０．９９とした場合、Ａｌ0.99Ｇａ0.01Ｎからなる。本実施形態の紫外発光素子では、一例として、ＡｌxＧａ1-xＮ（０＜ｘ＜１）のＡｌの組成であるｘを０．８としてある。つまり、本実施形態の紫外発光素子の一例では、核２を、Ａｌ0.8Ｇａ0.2Ｎにより構成してある。なお、ＡｌxＧａ1-xＮ（０＜ｘ＜１）は、Ｇａの組成である１−ｘが０．０１未満でもよい。つまり、核２は、この核２の成長時にＧａがドーピングされたＡｌＮでもよい。 The nucleus 2 is made of Al x Ga 1-x N (0 <x <1). Here, the composition ratio of Al x Ga 1-x N ( 0 <x <1) is not particularly limited, the band gap energy of the Al x Ga 1-x N ( 0 <x <1) is, It is preferably set so as to be higher than the band gap energy of each of n-type nitride semiconductor layer 3 and well layer 5b. For example, when z which is the Al composition of the n-type nitride semiconductor layer 3 is 0.65 and a which is the Al composition of the well layer 5b is 0.5, Al x Ga 1-x N (0 <x < X which is the composition of Al in 1) is preferably set in the range of 0.66 to 0.99. Here, the nucleus 2 is made of Al 0.66 Ga 0.34 N when x is 0.66, and made of Al 0.99 Ga 0.01 N when x is 0.99. In the ultraviolet light-emitting device of this embodiment, as an example, x , which is the Al composition of Al x Ga 1-x N (0 <x <1), is set to 0.8. That is, in the example of the ultraviolet light emitting element of this embodiment, the nucleus 2 is composed of Al 0.8 Ga 0.2 N. In Al x Ga 1-x N (0 <x <1), 1-x, which is a composition of Ga, may be less than 0.01. That is, the nucleus 2 may be AlN doped with Ga during the growth of the nucleus 2.

バッファ層３は、貫通転位を減少させることを目的として設けたものであり、膜厚が薄すぎると貫通転位の減少が不十分となりやすく、膜厚が厚すぎると格子不整合に起因したクラックの発生や、複数の紫外発光素子を形成するウェハの反りが大きくなる懸念がある。このため、バッファ層３の膜厚は、５００ｎｍ〜１０μｍ程度の範囲で設定することが好ましく、１μｍ〜５μｍの範囲で設定することが、より好ましい。また、バッファ層３の膜厚は、このバッファ層３の表面が平坦化されるように設定することが好ましい。本実施形態の紫外発光素子では、一例として、バッファ層３の膜厚を３μｍに設定してあるが、一例であり、特に限定するものではない。   The buffer layer 3 is provided for the purpose of reducing threading dislocations. If the film thickness is too thin, the reduction of threading dislocations tends to be insufficient, and if the film thickness is too thick, cracks caused by lattice mismatching are likely to occur. There is a concern that the generation and the warpage of the wafer forming a plurality of ultraviolet light emitting elements may increase. For this reason, the film thickness of the buffer layer 3 is preferably set in the range of about 500 nm to 10 μm, and more preferably set in the range of 1 μm to 5 μm. The film thickness of the buffer layer 3 is preferably set so that the surface of the buffer layer 3 is flattened. In the ultraviolet light emitting device of this embodiment, as an example, the film thickness of the buffer layer 3 is set to 3 μm, but this is an example and is not particularly limited.

バッファ層３は、ＡｌyＧａ1-yＮ（０＜ｙ≦１）からなり、ｘ＜ｙとなっていればよい。本実施形態の紫外発光素子では、一例として、ＡｌyＧａ1-yＮ（０＜ｙ≦１）のＡｌの組成であるｙを１としてある。つまり、本実施形態の紫外発光素子の一例では、バッファ層３を、ＡｌＮにより構成してある。 The buffer layer 3 is made of Al y Ga 1-y N (0 <y ≦ 1), and it is sufficient that x <y. In the ultraviolet light emitting device of this embodiment, as an example, y , which is the Al composition of Al y Ga 1-y N (0 <y ≦ 1), is set to 1. That is, in the example of the ultraviolet light emitting element of this embodiment, the buffer layer 3 is made of AlN.

ｎ形窒化物半導体層４は、発光層５へ電子を輸送するためのものである。ｎ形窒化物半導体層４の膜厚は一例として２μｍに設定してあるが、膜厚は特に限定するものではない。また、ｎ形窒化物半導体層４は、ｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）からなる。ここで、ｎ形窒化物半導体層４を構成するｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）の組成比は、発光層５で発光する紫外光を吸収しない組成比であれば、特に限定するものではない。例えば、発光層５における井戸層５ｂのＡｌの組成であるａが０．５、障壁層５ａのＡｌの組成が０．６５の場合、ｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）のＡｌの組成であるｘは、障壁層５ａのＡｌの組成と同じ０．６５とすることができる。すなわち、発光層５の井戸層５ｂがＡｌ0.5Ｇａ0.5Ｎからなり、障壁層５ａがＡｌ0.65Ｇａ0.35Ｎからなる場合、ｎ形窒化物半導体層４は、例えば、ｎ形Ａｌ0.65Ｇａ0.35Ｎとすることができる。また、本実施形態の紫外発光素子では、一例として、ｎ形窒化物半導体層４の膜厚を２μｍに設定してあるが、この膜厚に限定するものではない。なお、ｎ形窒化物半導体層４のドナー不純物としては、例えば、Ｓｉが好ましい。また、ｎ形窒化物半導体層４の電子濃度は、例えば、１×１０18〜１×１０19ｃｍ-3程度の範囲で設定すればよい。本実施形態では、一例として、ｎ形窒化物半導体層４の電子濃度を８×１０18ｃｍ-3に設定してある。 The n-type nitride semiconductor layer 4 is for transporting electrons to the light emitting layer 5. The thickness of the n-type nitride semiconductor layer 4 is set to 2 μm as an example, but the thickness is not particularly limited. The n-type nitride semiconductor layer 4 is made of n-type Al z Ga 1 -zN (0 <z ≦ 1). Here, the composition ratio of n-type Al z Ga 1-z N (0 <z ≦ 1) constituting the n-type nitride semiconductor layer 4 is a composition ratio that does not absorb ultraviolet light emitted from the light emitting layer 5. There is no particular limitation. For example, in the case where the Al composition of the well layer 5b in the light emitting layer 5 is 0.5 and the Al composition of the barrier layer 5a is 0.65, n-type Al z Ga 1 -z N (0 <z ≦ 1) X) which is the Al composition of () can be 0.65 which is the same as the Al composition of the barrier layer 5a. That is, when the well layer 5b of the light emitting layer 5 is made of Al 0.5 Ga 0.5 N and the barrier layer 5a is made of Al 0.65 Ga 0.35 N, the n-type nitride semiconductor layer 4 is, for example, n-type Al 0.65 Ga 0.35 N can do. In the ultraviolet light emitting device of this embodiment, as an example, the thickness of the n-type nitride semiconductor layer 4 is set to 2 μm, but the thickness is not limited to this. In addition, as a donor impurity of the n-type nitride semiconductor layer 4, Si is preferable, for example. Further, the electron concentration of the n-type nitride semiconductor layer 4 may be set, for example, in the range of about 1 × 10 18 to 1 × 10 19 cm −3 . In the present embodiment, as an example, the electron concentration of the n-type nitride semiconductor layer 4 is set to 8 × 10 18 cm −3 .

発光層５は、注入されたキャリア（ここでは、電子と正孔）を光に変換するものであり、量子井戸構造を有している。量子井戸構造は、障壁層５ａと井戸層５ｂとからなる。図１に示した例では、障壁層５ａと井戸層５ｂとが交互に積層されており、井戸層５ｂの数が２であるが、井戸層５ｂの数は特に限定するものではない。要するに、量子井戸構造は、多重量子井戸構造でもよいし、単一量子井戸構造でもよい。また、井戸層５ｂおよび障壁層５ａの各膜厚も特に限定するものではない。ただし、発光層５は、井戸層５ｂの膜厚が厚すぎると、井戸層５ｂに注入された電子および正孔が、量子井戸構造における格子不整合に起因するピエゾ電界に起因して、空間的に分離してしまい、発光効率が低下する。また、発光層５は、井戸層５ｂの膜厚が薄すぎる場合、キャリアの閉じ込め効果が低下し、発光効率が低下する。このため、井戸層５ｂの膜厚は、１ｎｍ〜５ｎｍ程度が好ましく、１．３ｎｍ〜３ｎｍ程度が、より好ましい。また、障壁層５ａの膜厚は、例えば、５ｎｍ〜１５ｎｍ程度の範囲で設定することが好ましい。本実施形態では、一例として、井戸層５ｂの膜厚を２ｎｍに設定し、障壁層５ａの膜厚を１０ｎｍに設定してあるが、これらの膜厚に限定するものではない。   The light-emitting layer 5 converts injected carriers (here, electrons and holes) into light, and has a quantum well structure. The quantum well structure includes a barrier layer 5a and a well layer 5b. In the example shown in FIG. 1, the barrier layers 5a and the well layers 5b are alternately stacked, and the number of the well layers 5b is 2. However, the number of the well layers 5b is not particularly limited. In short, the quantum well structure may be a multiple quantum well structure or a single quantum well structure. Further, the film thicknesses of the well layer 5b and the barrier layer 5a are not particularly limited. However, in the light emitting layer 5, when the well layer 5b is too thick, electrons and holes injected into the well layer 5b are spatially caused by a piezo electric field due to lattice mismatch in the quantum well structure. As a result, the light emission efficiency decreases. Further, in the light emitting layer 5, when the film thickness of the well layer 5b is too thin, the carrier confinement effect is lowered and the light emission efficiency is lowered. For this reason, the thickness of the well layer 5b is preferably about 1 nm to 5 nm, and more preferably about 1.3 nm to 3 nm. Moreover, it is preferable to set the film thickness of the barrier layer 5a in the range of about 5 nm to 15 nm, for example. In the present embodiment, as an example, the thickness of the well layer 5b is set to 2 nm and the thickness of the barrier layer 5a is set to 10 nm. However, the thickness is not limited to these.

発光層５は、所望の発光波長の紫外光を発光するように井戸層５ｂのＡｌの組成を設定してある。ここにおいて、ＡｌaＧａ1-aＮ（０＜ａ≦１）からなる井戸層５ｂを備えた発光層５は、井戸層５ｂのＡｌの組成であるａを変化させることにより、発光波長を２１０ｎｍ〜３６０ｎｍの範囲で任意の発光波長に設定することが可能である。例えば、所望の発光波長が２６５ｎｍ付近である場合には、Ａｌの組成であるａを０．５０に設定すればよい。 In the light emitting layer 5, the Al composition of the well layer 5b is set so as to emit ultraviolet light having a desired emission wavelength. Here, the light emitting layer 5 including the well layer 5b made of Al a Ga 1-a N (0 <a ≦ 1) has an emission wavelength of 210 nm by changing a which is the Al composition of the well layer 5b. It is possible to set an arbitrary emission wavelength in a range of ˜360 nm. For example, when the desired emission wavelength is around 265 nm, a that is the Al composition may be set to 0.50.

電子ブロック層６は、発光層５へ注入された電子のうち、発光層５中で正孔と再結合されなかった電子が、ｐ形窒化物半導体層７側へ漏れる（オーバーフロー）のを抑制するために、発光層５とｐ形窒化物半導体層７との間に設けてある。電子ブロック層６は、ｐ形ＡｌcＧａ1-cＮ（０＜ｃ＜１）からなる。ここで、ｐ形ＡｌcＧａ1-cＮ（０＜ｃ＜１）の組成比は、特に限定するものではないが、電子ブロック層６のバンドギャップエネルギが、ｐ形窒化物半導体層７もしくは障壁層５ａのバンドギャップエネルギよりも高くなるように設定することが好ましい。また、電子ブロック層６の正孔濃度は、特に限定するものではない。また、電子ブロック層６の膜厚については、特に限定するものではないが、膜厚が薄すぎるとオーバーフロー抑制効果が減少し、膜厚が厚すぎると紫外発光素子の抵抗が大きくなってしまう。ここで、電子ブロック層６の膜厚については、Ａｌの組成であるｃや正孔濃度などの値によって適した膜厚が変化するので、一概には言えないが、１ｎｍ〜５０ｎｍの範囲で設定することが好ましく、５ｎｍ〜２５ｎｍの範囲で設定することが、より好ましい。 The electron blocking layer 6 suppresses leakage (overflow) of electrons injected into the light emitting layer 5 that have not recombined with holes in the light emitting layer 5 to the p-type nitride semiconductor layer 7 side. Therefore, it is provided between the light emitting layer 5 and the p-type nitride semiconductor layer 7. The electron block layer 6 is made of p-type Al c Ga 1-c N (0 <c <1). Here, the composition ratio of the p-type Al c Ga 1-c N (0 <c <1) is not particularly limited, but the band gap energy of the electron blocking layer 6 may be p-type nitride semiconductor layer 7 or It is preferable to set so as to be higher than the band gap energy of the barrier layer 5a. Further, the hole concentration of the electron blocking layer 6 is not particularly limited. Further, the film thickness of the electron blocking layer 6 is not particularly limited, but if the film thickness is too thin, the overflow suppressing effect is reduced, and if the film thickness is too thick, the resistance of the ultraviolet light emitting element is increased. Here, the film thickness of the electron blocking layer 6 varies depending on values such as c, which is the composition of Al, and the hole concentration. Therefore, although it cannot be generally stated, it is set within a range of 1 nm to 50 nm. It is preferable to set within a range of 5 nm to 25 nm.

ｐ形窒化物半導体層７は、発光層５へ正孔を輸送するためのものである。また、ｐ形窒化物半導体層は、ｐ形ＡｌdＧａ1-dＮ（０＜ｄ＜１）からなる。ここで、ｐ形ＡｌdＧａ1-dＮ（０＜ｄ＜１）の組成比は、発光層５で発光する紫外光を吸収しない組成比であれば、特に限定するものではない。例えば、上述のように発光層５における井戸層５ｂのＡｌの組成が０．５、障壁層５ａのＡｌの組成が０．６５の場合、ｐ形ＡｌdＧａ1-dＮ（０＜ｄ＜１）のＡｌの組成であるｄは、例えば、障壁層５ａのＡｌの組成であるａと同じ０．６５とすることができる。すなわち、発光層５の井戸層５ｂがＡｌ0.5Ｇａ0.5Ｎからなる場合、ｐ形窒化物半導体層７は、例えば、ｐ形Ａｌ0.65Ｇａ0.35Ｎにより構成することができる。ｐ形窒化物半導体層７のアクセプタ不純物としては、Ｍｇが好ましい。 The p-type nitride semiconductor layer 7 is for transporting holes to the light emitting layer 5. The p-type nitride semiconductor layer is made of p-type Al d Ga 1-d N (0 <d <1). Here, the composition ratio of p-type Al d Ga 1-d N (0 <d <1) is not particularly limited as long as it is a composition ratio that does not absorb ultraviolet light emitted from the light emitting layer 5. For example, when the Al composition of the well layer 5b in the light emitting layer 5 is 0.5 and the Al composition of the barrier layer 5a is 0.65 as described above, p-type Al d Ga 1-d N (0 <d < For example, d, which is the Al composition of 1), can be set to 0.65, which is the same as a which is the Al composition of the barrier layer 5a. That is, when the well layer 5b of the light emitting layer 5 is made of Al 0.5 Ga 0.5 N, the p-type nitride semiconductor layer 7 can be composed of, for example, p-type Al 0.65 Ga 0.35 N. As the acceptor impurity of the p-type nitride semiconductor layer 7, Mg is preferable.

また、ｐ形窒化物半導体層７の正孔濃度は、特に限定するものではなく、ｐ形窒化物半導体層７の膜質が劣化しない正孔濃度の範囲において、より高い濃度のほうが好ましい。しかしながら、ｐ形ＡｌdＧａ1-dＮ（０＜ｄ＜１）の正孔濃度がｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）の電子濃度よりも低いので、ｐ形窒化物半導体層７の膜厚が、厚すぎると、紫外発光素子の抵抗が大きくなりすぎる。このため、ｐ形窒化物半導体層７の膜厚は、２００ｎｍ以下が好ましく、１００ｎｍ以下が、より好ましい。なお、本実施形態の紫外発光素子では、一例として、ｐ形窒化物半導体層７の膜厚を２０ｎｍに設定している。 Further, the hole concentration of the p-type nitride semiconductor layer 7 is not particularly limited, and a higher concentration is preferable in the hole concentration range in which the film quality of the p-type nitride semiconductor layer 7 does not deteriorate. However, since the hole concentration of p-type Al d Ga 1-d N (0 <d <1) is lower than the electron concentration of n-type Al z Ga 1-z N (0 <z ≦ 1), p-type nitriding When the film thickness of the physical semiconductor layer 7 is too thick, the resistance of the ultraviolet light emitting element becomes too large. For this reason, the film thickness of the p-type nitride semiconductor layer 7 is preferably 200 nm or less, and more preferably 100 nm or less. In the ultraviolet light emitting device of this embodiment, as an example, the thickness of the p-type nitride semiconductor layer 7 is set to 20 nm.

ｐ形コンタクト層８は、第２電極１７との接触抵抗を下げ、第２電極１７との良好なオーミック接触を得るために設けてある。ｐ形コンタクト層８は、ｐ形ＧａＮからなる。ここで、ｐ形コンタクト層８を構成するｐ形ＧａＮの正孔濃度は、ｐ形窒化物半導体層７よりも高濃度とすることが好ましく、例えば、７×１０17ｃｍ-3程度とすることにより、第２電極１７との良好な電気的接触を得ることが可能である。ただし、ｐ形ＧａＮの正孔濃度は、特に限定するものではなく、第２電極１７との良好な電気的接触が得られる正孔濃度の範囲で適宜変更してもよい。ｐ形コンタクト層８の膜厚は、１００ｎｍに設定してあるが、これに限らず、例えば、５０ｎｍ〜１５０ｎｍの範囲で設定すればよい。 The p-type contact layer 8 is provided in order to reduce the contact resistance with the second electrode 17 and obtain good ohmic contact with the second electrode 17. The p-type contact layer 8 is made of p-type GaN. Here, the hole concentration of the p-type GaN constituting the p-type contact layer 8 is preferably higher than that of the p-type nitride semiconductor layer 7, for example, about 7 × 10 17 cm −3. Thus, it is possible to obtain good electrical contact with the second electrode 17. However, the hole concentration of p-type GaN is not particularly limited, and may be changed as appropriate within the range of the hole concentration at which good electrical contact with the second electrode 17 is obtained. The film thickness of the p-type contact layer 8 is set to 100 nm, but is not limited thereto, and may be set, for example, in the range of 50 nm to 150 nm.

ｎ電極である第１電極１４は、膜厚が２０ｎｍのＴｉ膜と、膜厚が１００ｎｍのＡｌ膜と、膜厚が２０ｎｍのＴｉ膜と、膜厚が２００ｎｍのＡｕ膜とが積層された積層膜を形成してから、アニール処理を行うことにより形成されている。この積層膜の構成や膜厚は特に限定するものではない。また、紫外発光素子は、第１電極１４上に、例えばＡｕ膜からなる第１パッド（図示せず）が形成されている。この第１パッドは、第１電極１４の形成後に、形成してある。なお、第１パッドについては、第１電極１４と別途に形成せずに、第１電極１４が第１パッドを兼ねるようにしてもよい。   The first electrode 14, which is an n-electrode, is a laminate in which a Ti film with a thickness of 20 nm, an Al film with a thickness of 100 nm, a Ti film with a thickness of 20 nm, and an Au film with a thickness of 200 nm are stacked. It is formed by annealing after forming the film. The structure and film thickness of this laminated film are not particularly limited. In the ultraviolet light emitting element, a first pad (not shown) made of, for example, an Au film is formed on the first electrode 14. The first pad is formed after the first electrode 14 is formed. Note that the first pad 14 may also serve as the first pad without forming the first pad separately from the first electrode 14.

ｐ電極である第２電極１７は、膜厚が１５ｎｍのＮｉ膜と、膜厚が１００ｎｍのＡｕ膜との積層膜を形成してから、アニール処理を行うことにより形成されている。この積層膜の構成や膜厚は特に限定するものではない。また、紫外発光素子は、第２電極１７上に、例えばＡｕ膜からなる第２パッド（図示せず）が形成されている。この第２パッドは、第２電極１７の形成後に、形成してある。   The second electrode 17 which is a p-electrode is formed by forming a laminated film of a Ni film having a thickness of 15 nm and an Au film having a thickness of 100 nm and then performing an annealing process. The structure and film thickness of this laminated film are not particularly limited. In the ultraviolet light emitting element, a second pad (not shown) made of, for example, an Au film is formed on the second electrode 17. The second pad is formed after the second electrode 17 is formed.

以下、本実施形態の紫外発光素子の製造方法について説明する。   Hereinafter, the manufacturing method of the ultraviolet light emitting element of this embodiment is demonstrated.

（１）単結晶基板１を反応炉に導入する工程
この工程では、例えばｃ面サファイア基板からなる単結晶基板１をＭＯＣＶＤ装置の反応炉内に導入する。この工程では、反応炉への単結晶基板１の導入前に、単結晶基板１に対して薬品による前処理を行うことにより、単結晶基板１の表面を清浄化することが好ましい。また、この工程では、反応炉へ単結晶基板１を導入した後、反応炉の内部の真空引きを行い、その後、高純度化された窒素ガスなどを反応炉内へ流すことによって反応炉内を窒素ガスで満たしてから、排気するようにしてもよい。これにより、この工程では、単結晶基板１を導入する際に意図せず混入した空気などの気体を排気することが可能となる。なお、単結晶基板１は、紫外発光素子を複数形成することが可能なウェハ状態のものが好ましい。 (1) Step of introducing the single crystal substrate 1 into the reaction furnace In this step, the single crystal substrate 1 made of, for example, a c-plane sapphire substrate is introduced into the reaction furnace of the MOCVD apparatus. In this step, it is preferable to clean the surface of the single crystal substrate 1 by performing pretreatment with chemicals on the single crystal substrate 1 before introducing the single crystal substrate 1 into the reaction furnace. Also, in this step, after introducing the single crystal substrate 1 into the reaction furnace, the inside of the reaction furnace is evacuated, and then the purified furnace is made to flow through the reaction furnace by flowing highly purified nitrogen gas or the like into the reaction furnace. The gas may be exhausted after being filled with nitrogen gas. As a result, in this step, it is possible to exhaust a gas such as air that is unintentionally mixed when the single crystal substrate 1 is introduced. Single crystal substrate 1 is preferably in a wafer state in which a plurality of ultraviolet light emitting elements can be formed.

（２）単結晶基板１を加熱して単結晶基板１の上記一表面を清浄化する工程
この工程は、反応炉内に導入された単結晶基板１の温度である基板温度を、第１規定温度まで昇温し、さらに、この第１規定温度での加熱により単結晶基板１の上記一表面を清浄化する。第１規定温度は、１１００℃に設定している。 (2) Step of heating the single crystal substrate 1 to clean the one surface of the single crystal substrate 1 In this step, the substrate temperature, which is the temperature of the single crystal substrate 1 introduced into the reaction furnace, is defined as a first regulation. The temperature is raised to a temperature, and further, the one surface of the single crystal substrate 1 is cleaned by heating at the first specified temperature. The first specified temperature is set to 1100 ° C.

より具体的に説明すれば、この工程では、反応炉内の圧力を第１規定圧力に減圧した後、反応炉内を第１規定圧力に保ちながら基板温度を第１規定温度まで上昇させてから、この第１規定温度で第１規定時間の加熱を行うことにより単結晶基板１の上記一表面を清浄化する。この工程では、反応炉内へＨ2ガスを供給した状態で単結晶基板１を加熱することにより、清浄化を効果的に行うことができる。 More specifically, in this step, after reducing the pressure in the reaction furnace to the first specified pressure, the substrate temperature is raised to the first specified temperature while maintaining the first specified pressure in the reaction furnace. The one surface of the single crystal substrate 1 is cleaned by heating at the first specified temperature for a first specified time. In this step, cleaning can be effectively performed by heating the single crystal substrate 1 in a state where H 2 gas is supplied into the reaction furnace.

ここにおいて、第１規定圧力は、１０ｋＰａ≒７６Ｔｏｒｒに設定している。第１規定温度は、１０００〜１１５０℃の温度範囲で設定することが好ましく、１０５０〜１１００℃の温度範囲で設定することが、より好ましい。基板温度が１０００℃よりも低い場合には、清浄化の効果が得られにくくなる。第１規定時間は、１０分間に設定している。なお、第１規定圧力および第１規定時間それぞれの値は、一例であり、特に限定するものではない。   Here, the first specified pressure is set to 10 kPa≈76 Torr. The first specified temperature is preferably set in a temperature range of 1000 to 1150 ° C, and more preferably set in a temperature range of 1050 to 1100 ° C. When the substrate temperature is lower than 1000 ° C., it is difficult to obtain a cleaning effect. The first specified time is set to 10 minutes. The values of the first specified pressure and the first specified time are examples, and are not particularly limited.

（３）ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる複数の島状の核２を形成する工程（第１工程）
この工程では、反応炉内の圧力を第２規定圧力に保ちながら基板温度を第１規定温度と同じ第２規定温度で保持した状態で、反応炉内へＡｌの原料ガスとＧａの原料ガスとＮの原料ガスとを供給することによって単結晶基板１の上記一表面上に複数の島状の核２を形成する。つまり、この工程では、核２の群を形成する。 (3) Step of forming a plurality of island-like nuclei 2 made of Al x Ga 1-x N (0 <x <1) (first step)
In this step, while maintaining the substrate temperature at the second specified temperature, which is the same as the first specified temperature, while maintaining the pressure in the reactor at the second specified pressure, the Al source gas, the Ga source gas, By supplying N source gas, a plurality of island-like nuclei 2 are formed on the one surface of the single crystal substrate 1. That is, in this step, a group of nuclei 2 is formed.

より具体的に説明すれば、この工程では、単結晶基板１の温度である基板温度を、ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる複数の島状の核２を成長可能な第２規定温度とする。この第２規定温度は、第１規定温度と同様、ｃ面サファイア基板からなる単結晶基板１の上記一表面が変質しない温度が好ましく、１０００〜１１５０℃の温度範囲で設定することが好ましく、１０００〜１１００℃の温度範囲で設定することが、より好ましい。この工程では、単結晶基板１の上記一表面上でのＧａの拡散長がＡｌの拡散長よりも長いので、III−Ｖ族の窒化物半導体からなる核２におけるIII族の構成元素がＡｌだけの場合に比べて、単結晶基板１の上記一表面上に形成される核２の密度（単位面積当たりの核２の数）を低減することが可能となる。この工程では、基板温度が１０００℃よりも低い場合、Ａｌ原子の拡散が十分に行われなくなって、単結晶基板１の上記一表面上に形成される核２の密度の制御が難しくなる（低密度化することが難しくなる）。このため、後述の第２工程での成長時において、隣り合う２同士が結合する際に界面で発生する転位が増加し、結果として高品質なバッファ層３が得られなくなる可能性が高くなる。 More specifically, in this step, a plurality of island-like nuclei 2 made of Al x Ga 1-x N (0 <x <1) can be grown at the substrate temperature which is the temperature of the single crystal substrate 1. 2nd specified temperature. As with the first specified temperature, the second specified temperature is preferably a temperature at which the one surface of the single crystal substrate 1 made of a c-plane sapphire substrate is not altered, and is preferably set within a temperature range of 1000 to 1150 ° C. It is more preferable to set within a temperature range of ˜1100 ° C. In this step, since the diffusion length of Ga on the one surface of the single crystal substrate 1 is longer than the diffusion length of Al, the group III constituent element in the nucleus 2 made of a group III-V nitride semiconductor is only Al. Compared to the above case, the density of the nuclei 2 formed on the one surface of the single crystal substrate 1 (the number of nuclei 2 per unit area) can be reduced. In this step, when the substrate temperature is lower than 1000 ° C., Al atoms are not sufficiently diffused and it is difficult to control the density of the nuclei 2 formed on the one surface of the single crystal substrate 1 (low It becomes difficult to increase the density). For this reason, at the time of growth in the second step, which will be described later, dislocations generated at the interface when two adjacent members are bonded to each other increase, and as a result, there is a high possibility that a high-quality buffer layer 3 cannot be obtained.

この工程では、第２規定圧力を第１規定圧力と同じ１０ｋＰａとし、第２規定温度を第１規定温度と同じ１１００℃としている。なお、第２規定圧力および第２規定温度それぞれの値は、一例であり、特に限定するものではない。   In this step, the second specified pressure is 10 kPa which is the same as the first specified pressure, and the second specified temperature is 1100 ° C. which is the same as the first specified temperature. Note that the values of the second specified pressure and the second specified temperature are examples, and are not particularly limited.

また、この工程では、ＴＭＡｌの流量を標準状態で０．０５Ｌ／ｍｉｎ（５０ＳＣＣＭ）、ＴＭＧａの流量を標準状態で０．０１Ｌ／ｍｉｎ（１０ＳＣＣＭ）、ＮＨ3の流量を標準状態で０．０５Ｌ／ｍｉｎ（５０ＳＣＣＭ）にそれぞれ設定してある。ここにおいて、ＴＭＡｌ、ＴＭＧａおよびＮＨ3それぞれのキャリアガスとしては、例えば、Ｈ2ガスを採用することが好ましい。なお、ＴＭＡｌ、ＴＭＧａおよびＮＨ3それぞれの流量は一例であり、特に限定するものではない。 In this step, the TMAl flow rate is 0.05 L / min (50 SCCM) in the standard state, the TMGa flow rate is 0.01 L / min (10 SCCM) in the standard state, and the NH 3 flow rate is 0.05 L / min in the standard state. Each is set to min (50 SCCM). Here, as the carrier gas for TMAl, TMGa and NH 3 , for example, it is preferable to employ H 2 gas, for example. Note that the flow rates of TMAl, TMGa, and NH 3 are merely examples, and are not particularly limited.

（４）ＡｌyＧａ1-yＮ（０＜ｙ≦１）からなるバッファ層３を形成する工程（第２工程）
この工程は、第１工程の後でIII族の構成元素の原料ガスとＶ族の構成元素の原料ガスとを供給することによってＡｌyＧａ1-yＮ（０＜ｙ≦１）からなるバッファ層３を形成する工程である。ここにおいて、各原料ガスそれぞれのキャリアガスとしては、例えば、Ｈ2ガスを採用することが好ましい。 (4) Step of forming buffer layer 3 made of Al y Ga 1-y N (0 <y ≦ 1) (second step)
In this step, a buffer composed of Al y Ga 1-y N (0 <y ≦ 1) is supplied by supplying a group III constituent element source gas and a group V constituent element source gas after the first step. In this step, the layer 3 is formed. Here, for example, H 2 gas is preferably used as the carrier gas of each source gas.

この工程は、単結晶基板１の上記一表面上に形成されている核２の群を基に所定膜厚（例えば、３μｍ）のバッファ層３を形成する。バッファ層３は、貫通転位密度を低減させることを目的として設けるものである。   In this step, the buffer layer 3 having a predetermined film thickness (for example, 3 μm) is formed based on the group of nuclei 2 formed on the one surface of the single crystal substrate 1. The buffer layer 3 is provided for the purpose of reducing the threading dislocation density.

この工程では、例えば、反応炉内の圧力を第３規定圧力に保ちながら基板温度を第３規定温度（所定の成長温度）に保持した状態で、ＡｌyＧａ1-yＮ（０＜ｙ≦１）のIII族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、バッファ層３を形成する。この工程では、第３規定圧力を第１規定圧力と同じ１０ｋＰａとし、第３規定温度を１２００℃としている。なお、第３規定圧力および第３規定温度それぞれの値は、一例であり、特に限定するものではない。 In this step, for example, in the state where the substrate temperature is maintained at the third specified temperature (predetermined growth temperature) while maintaining the pressure in the reactor at the third specified pressure, Al y Ga 1-y N (0 <y ≦ The supply of the group III source gas and the group V source gas of 1) into the reaction furnace is started, and the buffer layer 3 is formed. In this step, the third specified pressure is set to 10 kPa, which is the same as the first specified pressure, and the third specified temperature is set to 1200 ° C. Note that the values of the third specified pressure and the third specified temperature are examples, and are not particularly limited.

この工程では、例えば、ＡｌyＧａ1-yＮ（０＜ｙ≦１）のＡｌの組成であるｙを１とする場合、つまり、バッファ層３をＡｌＮとする場合、例えば、III族の原料ガスとしてのＴＭＡｌと、Ｖ族の原料ガスとしてのＮＨ3とを反応炉内へ供給する。この場合には、例えば、ＴＭＡｌの流量を標準状態で０．０５Ｌ／ｍｉｎ（５０ＳＣＣＭ）に設定し、且つ、ＮＨ3の流量を標準状態で０．１Ｌ／ｍｉｎ（１００ＳＣＣＭ）に設定してから、ＴＭＡｌとＮＨ3とを反応炉内へ供給すればよい。 In this step, for example, when y, which is an Al composition of Al y Ga 1-y N (0 <y ≦ 1), is set to 1, that is, when the buffer layer 3 is made of AlN, for example, a group III material TMAl as a gas and NH 3 as a group V source gas are supplied into the reactor. In this case, for example, the flow rate of TMAl is set to 0.05 L / min (50 SCCM) in a standard state, and the flow rate of NH 3 is set to 0.1 L / min (100 SCCM) in a standard state. TMAl and NH 3 may be supplied into the reaction furnace.

また、この工程では、ＡｌyＧａ1-yＮ（０＜ｙ≦１）のＡｌの組成であるｙを１未満とする場合、III族の原料ガスとしてのＴＭＡｌおよびＴＭＧａと、Ｖ族の原料ガスとしてのＮＨ3とを反応炉内へ供給すればよい。この場合には、Ａｌの組成であるｙが所望の値（０＜ｙ＜１）となるようにIII族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）などを設定すればよい。 Further, in this step, TMy and TMGa as group III source gases and group V source when y which is the Al composition of Al y Ga 1-y N (0 <y ≦ 1) is less than 1 NH 3 as a gas may be supplied into the reaction furnace. In this case, the molar ratio of TMAl in the group III source gas ([TMAl] / {[TMAl] + [TMGa]} so that y which is the composition of Al becomes a desired value (0 <y <1)). ) Etc. may be set.

（５）ｎ形窒化物半導体層４を形成する工程（第３工程）
この工程は、バッファ層３上にｎ形窒化物半導体層４を形成する工程である。 (5) Step of forming n-type nitride semiconductor layer 4 (third step)
This step is a step of forming the n-type nitride semiconductor layer 4 on the buffer layer 3.

この工程では、例えば、反応炉内の圧力を第４規定圧力に保ちながら基板温度を第４規定温度（所定の成長温度）に保持した状態で、ｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）のIII族の原料ガス、Ｖ族の原料ガスおよびｎ形導電性を付与する不純物の原料ガスを反応炉内へ供給開始して、ｎ形窒化物半導体層４を形成する。この工程では、第４規定圧力を第１規定圧力と同じ１０ｋＰａとし、第４規定温度を１１００℃としている。なお、第４規定圧力および第４規定温度それぞれの値は、一例であり、特に限定するものではない。 In this step, for example, the pressure in the reactor while holding the substrate temperature while keeping the fourth specified pressure to the fourth predetermined temperature (predetermined growth temperature), n-type Al z Ga 1-z N ( 0 < The supply of a group III source gas of z ≦ 1), a group V source gas, and an impurity source gas imparting n-type conductivity is started into the reaction furnace to form the n-type nitride semiconductor layer 4. In this step, the fourth specified pressure is 10 kPa, which is the same as the first specified pressure, and the fourth specified temperature is 1100 ° C. In addition, each value of 4th specified pressure and 4th specified temperature is an example, and it does not specifically limit it.

この工程では、Ａｌの原料ガスとしてＴＭＡｌ、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ3、ｎ形導電性を付与する不純物であるＳｉの原料ガスとしてテトラエチルシラン（ＴＥＳｉ）を用いている。また、各原料ガスを輸送するためのキャリアガスとしては、Ｈ2ガスを用いている。ここで、ＴＥＳｉの流量は標準状態で０．０００９Ｌ／ｍｉｎ（０．９ＳＣＣＭ）としている。また、Ａｌの組成が所望の値（例えば、０．６５）となるようにIII族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）を設定している。なお、各原料ガスは特に限定するものではなく、例えば、Ｇａの原料としてトリエチルガリウム（ＴＥＧａ）、Ｎの原料ガスとしてヒドラジン誘導体、Ｓｉの原料としてモノシラン（ＳｉＨ4）を用いてもよい。また、各原料ガスそれぞれの流量は、一例であり、特に限定するものではない。 In this step, TMAl is used as the Al source gas, TMGa is used as the Ga source gas, NH 3 is used as the N source gas, and tetraethylsilane (TESi) is used as the Si source gas that imparts n-type conductivity. . Further, H 2 gas is used as a carrier gas for transporting each source gas. Here, the flow rate of TESi is set to 0.0009 L / min (0.9 SCCM) in a standard state. Further, the molar ratio of TMAl in the group III source gas ([TMAl] / {[TMAl] + [TMGa]}) is set so that the Al composition becomes a desired value (for example, 0.65). . Each source gas is not particularly limited. For example, triethylgallium (TEGa) may be used as a Ga source material, hydrazine derivative may be used as a N source gas, and monosilane (SiH 4 ) may be used as a Si source material. Moreover, the flow rate of each source gas is an example, and is not particularly limited.

（６）発光層５を形成する工程（第４工程）
この工程は、ｎ形窒化物半導体層４上に発光層５を形成する工程である。 (6) Step of forming the light emitting layer 5 (fourth step)
This step is a step of forming the light emitting layer 5 on the n-type nitride semiconductor layer 4.

この工程では、例えば、反応炉内の圧力を第５規定圧力に保ちながら基板温度を第５規定温度（所定の成長温度）に保持した状態で、III族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、発光層５を形成する。この工程では、第５規定圧力を第１規定圧力と同じ１０ｋＰａとし、第５規定温度を１１００℃としている。なお、第５規定圧力および第５規定温度それぞれの値は、一例であり、特に限定するものではない。   In this step, for example, with the substrate temperature maintained at the fifth specified temperature (predetermined growth temperature) while maintaining the pressure in the reactor at the fifth specified pressure, the group III source gas and the group V source gas are added. The supply into the reaction furnace is started to form the light emitting layer 5. In this step, the fifth specified pressure is 10 kPa, the same as the first specified pressure, and the fifth specified temperature is 1100 ° C. Note that the values of the fifth specified pressure and the fifth specified temperature are examples, and are not particularly limited.

この工程では、一例として、発光層５の井戸層５ｂがＡｌ0.5Ｇａ0.5Ｎとなり、障壁層５ａがＡｌ0.65Ｇａ0.35Ｎとなるように井戸層５ｂおよび障壁層５ａそれぞれの成長条件を設定している。なお、井戸層５ｂおよび障壁層５ａそれぞれの組成比は特に限定するものではなく、この工程では、井戸層５ｂおよび障壁層５ａそれぞれの所望の組成比に基づいて、井戸層５ｂおよび障壁層５ａそれぞれの成長条件を設定すればよい。 In this step, as an example, the growth conditions of the well layer 5b and the barrier layer 5a are set so that the well layer 5b of the light emitting layer 5 becomes Al 0.5 Ga 0.5 N and the barrier layer 5a becomes Al 0.65 Ga 0.35 N. Yes. The composition ratio of each of the well layer 5b and the barrier layer 5a is not particularly limited. In this step, the well layer 5b and the barrier layer 5a are each based on the desired composition ratio of each of the well layer 5b and the barrier layer 5a. What is necessary is just to set the growth conditions.

この工程では、Ａｌの原料ガスとしてＴＭＡｌ、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ3を用い、各原料ガスを輸送するためのキャリアガスとしてＨ2ガスを用いている。ここで、発光層５の井戸層５ｂの成長条件については、所望の組成比が得られるように、III族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）を設定している。また、この工程では、井戸層５ｂの成長条件における上記モル比を、障壁層５ａの成長条件における上記モル比よりも小さく設定している。なお、本実施形態の紫外発光素子では、障壁層５ａに不純物をドーピングしていないが、これに限らず、障壁層５ａの結晶品質が劣化しない程度の濃度でＳｉなどの不純物をドーピングしてもよい。ここで、Ｓｉの原料ガスとしては、例えば、ＴＥＳｉを用いることができる。各原料ガスは、特に限定するものではなく、例えば、Ｇａの原料としてＴＥＧａ、Ｎの原料ガスとしてヒドラジン誘導体、Ｓｉの原料としてＳｉＨ4を用いてもよい。また、各原料ガスそれぞれの流量は、一例であり、特に限定するものではない。 In this step, TMAl is used as the Al source gas, TMGa is used as the Ga source gas, NH 3 is used as the N source gas, and H 2 gas is used as the carrier gas for transporting each source gas. Here, regarding the growth conditions of the well layer 5b of the light emitting layer 5, the molar ratio of TMAl in the group III source gas ([TMAl] / {[TMAl] + [TMGa]}) is obtained so as to obtain a desired composition ratio. ) Is set. In this step, the molar ratio under the growth condition of the well layer 5b is set smaller than the molar ratio under the growth condition of the barrier layer 5a. In the ultraviolet light emitting device of this embodiment, the barrier layer 5a is not doped with impurities. However, the present invention is not limited to this, and impurities such as Si may be doped at a concentration that does not deteriorate the crystal quality of the barrier layer 5a. Good. Here, as the Si source gas, for example, TESi can be used. Each source gas is not particularly limited. For example, TEGa may be used as a Ga source material, a hydrazine derivative may be used as an N source gas, and SiH 4 may be used as an Si source material. Moreover, the flow rate of each source gas is an example, and is not particularly limited.

（７）電子ブロック層６を形成する工程
この工程は、発光層５上に電子ブロック層６を形成する工程である。 (7) Step of forming the electron block layer 6 This step is a step of forming the electron block layer 6 on the light emitting layer 5.

この工程では、例えば、反応炉内の圧力を第６規定圧力に保ちながら基板温度を第６規定温度（所定の成長温度）に保持した状態で、III族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、電子ブロック層６を形成する。この工程では、第６規定圧力を第１規定圧力と同じ１０ｋＰａとし、第６規定温度を１１００℃としている。なお、第６規定圧力および第６規定温度それぞれの値は、一例であり、特に限定するものではない。発光層５の成長条件における基板温度と電子ブロック層６の成長条件における基板温度とは、同じ温度であることが好ましいが、必ずしも同じ温度である必要はない。   In this step, for example, with the substrate temperature maintained at the sixth specified temperature (predetermined growth temperature) while maintaining the pressure in the reactor at the sixth specified pressure, the group III source gas and the group V source gas are added. The supply into the reaction furnace is started, and the electron block layer 6 is formed. In this step, the sixth specified pressure is 10 kPa, which is the same as the first specified pressure, and the sixth specified temperature is 1100 ° C. The values of the sixth specified pressure and the sixth specified temperature are merely examples, and are not particularly limited. The substrate temperature under the growth condition of the light emitting layer 5 and the substrate temperature under the growth condition of the electron block layer 6 are preferably the same temperature, but are not necessarily the same temperature.

この工程では、Ａｌの原料ガスとしてＴＭＡｌ、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ3、ｐ形導電性に寄与する不純物であるＭｇの原料ガスとしてビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を用い、各原料ガスを輸送するためのキャリアガスとしてＨ2ガスを用いている。ここで、Ａｌの組成が所望の値（例えば、０．９）となるようにIII族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）を設定している。各原料ガスは、特に限定するものではなく、例えば、Ｇａの原料としてＴＥＧａ、Ｎの原料ガスとしてヒドラジン誘導体を用いてもよい。各原料ガスそれぞれの流量は、一例であり、特に限定するものではない。 In this step, TMAl is used as the Al source gas, TMGa is used as the Ga source gas, NH 3 is used as the N source gas, and biscyclopentadienyl magnesium (Cp 2) is used as the Mg source gas that contributes to p-type conductivity. Mg) is used, and H 2 gas is used as a carrier gas for transporting each source gas. Here, the molar ratio of TMAl in the group III source gas ([TMAl] / {[TMAl] + [TMGa]}) is set so that the Al composition becomes a desired value (for example, 0.9). Yes. Each source gas is not particularly limited. For example, TEGa may be used as a Ga source material, and a hydrazine derivative may be used as an N source gas. The flow rate of each source gas is an example and is not particularly limited.

（８）ｐ形窒化物半導体層７を形成する工程（第５工程）
この工程は、電子ブロック層６上にｐ形窒化物半導体層７を形成する工程である。なお、電子ブロック層６を設けていない場合には、発光層５上にｐ形窒化物半導体層７を形成する工程となる。 (8) Step of forming p-type nitride semiconductor layer 7 (fifth step)
This step is a step of forming the p-type nitride semiconductor layer 7 on the electron block layer 6. In the case where the electron blocking layer 6 is not provided, the step of forming the p-type nitride semiconductor layer 7 on the light emitting layer 5 is performed.

この工程では、例えば、反応炉内の圧力を第７規定圧力に保ちながら基板温度を第７規定温度（所定の成長温度）に保持した状態で、III族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、ｐ形窒化物半導体層７を形成する。この工程では、第７規定圧力を第１規定圧力と同じ１０ｋＰａとし、第７規定温度を１１００℃としている。なお、第７規定圧力および第７規定温度それぞれの値は、一例であり、特に限定するものではない。   In this step, for example, with the substrate temperature maintained at the seventh specified temperature (predetermined growth temperature) while maintaining the pressure in the reactor at the seventh specified pressure, the group III source gas and the group V source gas are mixed. The supply into the reaction furnace is started, and the p-type nitride semiconductor layer 7 is formed. In this step, the seventh specified pressure is 10 kPa, which is the same as the first specified pressure, and the seventh specified temperature is 1100 ° C. Note that the values of the seventh specified pressure and the seventh specified temperature are examples, and are not particularly limited.

この工程では、Ａｌの原料ガスとしてＴＭＡｌ、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ3、ｐ形導電性を付与する不純物であるＭｇの原料ガスとしてＣｐ2Ｍｇを用い、各原料ガスを輸送するためのキャリアガスとしてはＨ2ガスを用いている。ここで、Ａｌの組成が所望の値（例えば、０．６５）となるようにIII族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）を設定している。Ａｌの組成がｎ形窒化物半導体層４におけるＡｌの組成と同じ場合には、ｎ形窒化物半導体層４の成長条件と同じモル比に設定することができる。各原料ガスそれぞれの流量は、一例であり、特に限定するものではない。 In this step, TMAl is used as the Al source gas, TMGa is used as the Ga source gas, NH 3 is used as the N source gas, and Cp 2 Mg is used as the Mg source gas that imparts p-type conductivity. H 2 gas is used as a carrier gas for transporting the gas. Here, the molar ratio of TMAl in the group III source gas ([TMAl] / {[TMAl] + [TMGa]}) is set so that the Al composition becomes a desired value (for example, 0.65). Yes. When the Al composition is the same as the Al composition in the n-type nitride semiconductor layer 4, the same molar ratio as the growth conditions of the n-type nitride semiconductor layer 4 can be set. The flow rate of each source gas is an example and is not particularly limited.

（９）ｐ形コンタクト層８を形成する工程
この工程は、ｐ形窒化物半導体層７上にｐ形コンタクト層８を形成する工程である。 (9) Step of forming p-type contact layer 8 This step is a step of forming p-type contact layer 8 on p-type nitride semiconductor layer 7.

この工程では、例えば、反応炉内の圧力を第８規定圧力に保ちながら基板温度を第８規定温度（所定の成長温度）に保持した状態で、III族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、ｐ形コンタクト層８を形成する。この工程では、第８規定圧力を第１規定圧力と同じ１０ｋＰａとし、第８規定温度を１０５０℃としている。なお、第８規定圧力および第８規定温度それぞれの値は、一例であり、特に限定するものではない。   In this step, for example, the group III source gas and the group V source gas are added while maintaining the substrate temperature at the eighth specified temperature (predetermined growth temperature) while maintaining the pressure in the reactor at the eighth specified pressure. Supply into the reaction furnace is started, and the p-type contact layer 8 is formed. In this step, the eighth specified pressure is 10 kPa, which is the same as the first specified pressure, and the eighth specified temperature is 1050 ° C. Note that the values of the eighth specified pressure and the eighth specified temperature are merely examples, and are not particularly limited.

この工程では、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ3、ｐ型導電性を付与する不純物であるＭｇの原料ガスとして、Ｃｐ2Ｍｇを用い、各原料ガスを輸送するためのキャリアガスとしてＨ2ガスを用いている。 In this step, TMGa is used as the Ga source gas, NH 3 is used as the N source gas, and Cp 2 Mg is used as the Mg source gas that imparts p-type conductivity, and the carrier for transporting each source gas is used. H 2 gas is used as the gas.

（１）の工程においてＭＯＣＶＤ装置の反応炉内に単結晶基板１を導入した後、（９）の工程が終了するまでは、ＭＯＣＶＤ装置の反応炉内で連続的に結晶成長を行う。そして、ｐ形コンタクト層８の成長が終わった後、基板温度を室温付近まで降温させ、核２とバッファ層３とｎ形窒化物半導体層４と発光層５と電子ブロック層６とｐ形窒化物半導体層７とｐ形コンタクト層８との積層構造が成長されている単結晶基板１をＭＯＣＶＤ装置から取り出す。要するに、本実施形態の紫外発光素子の製造方法では、核２とバッファ層３とｎ形窒化物半導体層４と発光層５と電子ブロック層６とｐ形窒化物半導体層７とｐ形コンタクト層８との積層構造を、ＭＯＣＶＤ法により形成している。   After the single crystal substrate 1 is introduced into the reactor of the MOCVD apparatus in the step (1), crystal growth is continuously performed in the reactor of the MOCVD apparatus until the step (9) is completed. Then, after the growth of the p-type contact layer 8 is finished, the substrate temperature is lowered to near room temperature, the nucleus 2, the buffer layer 3, the n-type nitride semiconductor layer 4, the light emitting layer 5, the electron blocking layer 6, and the p-type nitriding. The single crystal substrate 1 on which the stacked structure of the physical semiconductor layer 7 and the p-type contact layer 8 is grown is taken out from the MOCVD apparatus. In short, in the manufacturing method of the ultraviolet light emitting device of this embodiment, the nucleus 2, the buffer layer 3, the n-type nitride semiconductor layer 4, the light emitting layer 5, the electron blocking layer 6, the p-type nitride semiconductor layer 7, and the p-type contact layer. 8 is formed by the MOCVD method.

（１０）ｐ形不純物を活性化するためのアニールを行う工程
この工程は、アニール装置のアニール炉内において所定のアニール温度で所定のアニール時間だけ保持することにより、電子ブロック層６、ｐ形窒化物半導体層７およびｐ形コンタクト層８のｐ形不純物を活性化する工程である。ここでは、アニール温度を７５０℃、アニール時間を１０分に設定してあるが、これらの値は一例であり、特に限定するものではない。アニール装置としては、例えば、ランプアニール装置、電気炉アニール装置などを採用することができる。 (10) Step of performing annealing for activating p-type impurities In this step, the electron blocking layer 6 and the p-type nitriding are held in the annealing furnace of the annealing apparatus by holding at a predetermined annealing temperature for a predetermined annealing time. This is a step of activating p-type impurities in the physical semiconductor layer 7 and the p-type contact layer 8. Here, the annealing temperature is set to 750 ° C. and the annealing time is set to 10 minutes. However, these values are merely examples, and are not particularly limited. As the annealing apparatus, for example, a lamp annealing apparatus, an electric furnace annealing apparatus, or the like can be employed.

（１１）メサ構造を形成する工程
まず、一般的なフォトリソグラフィ技術を利用して、単結晶基板１の上記一表面側に成長された上記積層構造において、メサ構造の上面に対応する領域上に、第１のレジスト層を形成する。続いて、第１のレジスト層をマスクとして、上記積層構造を表面側（ここでは、ｐ形コンタクト層８の表面側）からｎ形窒化物半導体層４の途中までエッチングすることによって、メサ構造を形成する。その後、第１のレジスト層を除去する。上記積層構造のエッチングは、例えば、反応性イオンエッチングにより行うことができる。なお、メサ構造の面積および形状は特に限定するものではない。 (11) Step of forming mesa structure First, in the stacked structure grown on the one surface side of the single crystal substrate 1 using a general photolithography technique, on the region corresponding to the upper surface of the mesa structure A first resist layer is formed. Subsequently, by using the first resist layer as a mask, the stacked structure is etched from the surface side (here, the surface side of the p-type contact layer 8) to the middle of the n-type nitride semiconductor layer 4, thereby forming a mesa structure. Form. Thereafter, the first resist layer is removed. Etching of the laminated structure can be performed by, for example, reactive ion etching. The area and shape of the mesa structure are not particularly limited.

（１２）ｎ形窒化物半導体層４の露出させた表面４ａ上に第１電極１４を形成する工程
単結晶基板１の上記一表面側における第１電極１４の形成予定領域のみ（つまり、ｎ形窒化物半導体層４のうち厚みが薄くなった部位の一部）が露出するようにパターニングされた第２のレジスト層を形成する。その後、例えば、膜厚が２０ｎｍのＴｉ膜と膜厚が１００ｎｍのＡｌ膜と膜厚が２０ｎｍのＴｉ膜と膜厚が２００ｎｍのＡｕ膜との積層膜を電子ビーム蒸着法により成膜し、リフトオフを行うことにより、第２のレジスト層および当該第２のレジスト層上の不要膜を除去する。その後、第１電極１４とｎ形窒化物半導体層４との接触がオーミック接触となるように、Ｎ2ガス雰囲気中でＲＴＡ（Rapid Thermal Annealing）処理を行う。積層膜の構造および各膜厚は一例であり、特に限定するものではない。また、ＲＴＡ処理の条件は、例えば、アニール温度を８００℃、アニール時間を１分とすればよいが、これらの値は一例であり、特に限定するものではない。 (12) Step of forming the first electrode 14 on the exposed surface 4a of the n-type nitride semiconductor layer 4 Only the region where the first electrode 14 is to be formed on the one surface side of the single crystal substrate 1 (that is, the n-type) A second resist layer patterned so as to expose a part of the nitride semiconductor layer 4 with a reduced thickness) is formed. Thereafter, for example, a laminated film of a Ti film having a thickness of 20 nm, an Al film having a thickness of 100 nm, a Ti film having a thickness of 20 nm, and an Au film having a thickness of 200 nm is formed by electron beam evaporation, and lift-off is performed. By performing the step, the second resist layer and the unnecessary film on the second resist layer are removed. Thereafter, an RTA (Rapid Thermal Annealing) process is performed in an N 2 gas atmosphere so that the contact between the first electrode 14 and the n-type nitride semiconductor layer 4 becomes an ohmic contact. The structure and each film thickness of the laminated film are examples, and are not particularly limited. The RTA treatment conditions may be, for example, an annealing temperature of 800 ° C. and an annealing time of 1 minute, but these values are merely examples and are not particularly limited.

（１３）第２電極１７を形成する工程
単結晶基板１の上記一表面側における第２電極１７の形成予定領域のみ（ここでは、ｐ形コンタクト層８の表面の一部）が露出するようにパターニングされた第３のレジスト層を形成する。その後、例えば膜厚が１５ｎｍのＮｉ膜と膜厚が１００ｎｍのＡｕ膜を電子ビーム蒸着法により成膜し、リフトオフを行うことにより、第３のレジスト層および当該第３のレジスト層上の不要膜を除去する。その後、第２電極１７とｐ形コンタクト層８との接触がオーミック接触となるように、Ｎ2ガス雰囲気中でＲＴＡ処理を行う。積層膜の構造および各膜厚は一例であり、特に限定するものではない。また、ＲＴＡ処理の条件は、例えば、アニール温度を４００℃、アニール時間を１５分とすればよいが、これらの値は一例であり、特に限定するものではない。 (13) Step of Forming Second Electrode 17 Only the region where the second electrode 17 is to be formed on the one surface side of the single crystal substrate 1 (here, part of the surface of the p-type contact layer 8) is exposed. A patterned third resist layer is formed. Thereafter, for example, an Ni film having a thickness of 15 nm and an Au film having a thickness of 100 nm are formed by electron beam evaporation, and lift-off is performed, so that the third resist layer and the unnecessary film on the third resist layer are formed. Remove. Thereafter, an RTA treatment is performed in an N 2 gas atmosphere so that the contact between the second electrode 17 and the p-type contact layer 8 is an ohmic contact. The structure and each film thickness of the laminated film are examples, and are not particularly limited. The RTA treatment conditions may be, for example, an annealing temperature of 400 ° C. and an annealing time of 15 minutes, but these values are merely examples and are not particularly limited.

（１４）第１パッドおよび第２パッドを形成する工程
この工程では、フォトリソグラフィ技術および薄膜形成技術を利用して第１パッドおよび第２パッドを形成する。薄膜形成技術としては、例えば、電子ビーム蒸着法などを採用することができる。 (14) Step of Forming First Pad and Second Pad In this step, the first pad and the second pad are formed using photolithography technology and thin film formation technology. As the thin film formation technique, for example, an electron beam evaporation method or the like can be employed.

この工程が終了することにより、紫外発光素子が複数形成されたウェハが完成する。要するに、上述の（１）〜（１４）の工程を順次行うことにより、紫外発光素子が複数形成されたウェハが完成する。   By completing this step, a wafer on which a plurality of ultraviolet light emitting elements are formed is completed. In short, by sequentially performing the steps (1) to (14) described above, a wafer on which a plurality of ultraviolet light emitting elements are formed is completed.

（１５）ウェハから個々の紫外発光素子に分割する工程
この工程は、ダイシング工程であり、ウェハをダイシングソーなどによって裁断することで、個々の紫外発光素子（チップ）に分割する。これにより、１枚のウェハから複数の紫外発光素子を得ることができる。紫外発光素子のチップサイズとしては、例えば、３５０μｍ□や１ｍｍ□などが挙げられるが、特に限定するものではない。 (15) Process of Dividing from Wafer into Individual Ultraviolet Light Emitting Elements This process is a dicing process, and the wafer is cut into individual ultraviolet light emitting elements (chips) by cutting with a dicing saw or the like. Thereby, a plurality of ultraviolet light emitting elements can be obtained from one wafer. Examples of the chip size of the ultraviolet light emitting element include 350 μm □ and 1 mm □, but are not particularly limited.

ところで、上述の第１工程は、以下に説明する第１ステップと第２ステップとを備えた工程としてもよい。   By the way, the above-mentioned 1st process is good also as a process provided with the 1st step and 2nd step which are demonstrated below.

第１ステップは、第１基板温度および第１成長圧力（第１規定圧力）下において、反応炉内にＡｌの原料ガスとＧａの原料ガスとＮの原料ガスとを所定のモル比で供給することによって、単結晶基板１の上記一表面上に複数のＡｌbＧａ1-bＮ（０＜ｂ＜１、且つ、ｂ＜ｘ）からなる結晶核を形成するステップである。この第１ステップでは、例えば、第１基板温度を１１００℃、第１成長圧力を１０ｋＰａとすればよいが、これらの数値は一例であり、特に限定するものではない。 The first step supplies Al source gas, Ga source gas, and N source gas in a predetermined molar ratio into the reaction furnace at a first substrate temperature and a first growth pressure (first specified pressure). This is a step of forming crystal nuclei composed of a plurality of Al b Ga 1-b N (0 <b <1 and b <x) on the one surface of the single crystal substrate 1. In this first step, for example, the first substrate temperature may be set to 1100 ° C. and the first growth pressure may be set to 10 kPa. However, these numerical values are merely examples, and are not particularly limited.

第２ステップは、ＡｌbＧａ1-bＮ（０＜ｂ＜１、且つ、ｂ＜ｘ）からなる結晶核をＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる核２とするようにＧａを脱離させるステップである。要するに、第１ステップと第２ステップとを備えた第１工程では、第１ステップと第２ステップとを行うことにより、所望の組成のＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる核２を形成することができる。 In the second step, a crystal nucleus composed of Al b Ga 1-b N (0 <b <1 and b <x) is used as a nucleus 2 composed of Al x Ga 1-x N (0 <x <1). In this way, Ga is desorbed. In short, in the first process including the first step and the second step, by performing the first step and the second step, the Al x Ga 1-x N (0 <x <1) having a desired composition is obtained. The following nucleus 2 can be formed.

第２ステップとしては、以下の例がある。   As the second step, there are the following examples.

第２ステップの一例では、Ａｌの原料ガスとＧａの原料ガスとを供給せずにＮの原料ガスを供給し、且つ、単結晶基板１の温度である基板温度を、第１ステップでの基板温度よりも高く設定した状態での熱処理を行う。この熱処理を行う基板温度は、例えば、１３００℃とすればよい。また、この熱処理を行う熱処理時間は、例えば、２分とすればよい。要するに、熱処理は、基板温度を１３００℃として２分間だけ行うようにすればよい。第２ステップにおいて熱処理を行う基板温度は、１３００℃に限らない。ただし、基板温度が低すぎるとＧａが脱離せず、また、基板温度が高すぎると、ＧａだけでなくＡｌも脱離してしまう。このため、基板温度は、例えば、Ｇａを脱離させることが可能で且つＡｌの脱離を抑制することが可能な１１００℃〜１３５０℃程度の範囲で設定するのが好ましく、１１５０℃〜１３００℃が、より好ましい。また、熱処理時間は、核２の組成比や構造、熱処理を行う基板温度などに基づいて適宜設定すればよい。   In an example of the second step, the source gas of N is supplied without supplying the source gas of Al and the source gas of Ga, and the substrate temperature, which is the temperature of the single crystal substrate 1, is used as the substrate in the first step. Heat treatment is performed in a state set higher than the temperature. The substrate temperature for this heat treatment may be 1300 ° C., for example. Further, the heat treatment time for this heat treatment may be, for example, 2 minutes. In short, the heat treatment may be performed for 2 minutes at a substrate temperature of 1300 ° C. The substrate temperature for the heat treatment in the second step is not limited to 1300 ° C. However, if the substrate temperature is too low, Ga is not desorbed, and if the substrate temperature is too high, not only Ga but also Al is desorbed. For this reason, it is preferable to set the substrate temperature within a range of about 1100 ° C. to 1350 ° C., for example, capable of desorbing Ga and suppressing desorption of Al. Is more preferable. The heat treatment time may be set as appropriate based on the composition ratio and structure of the nucleus 2, the substrate temperature at which the heat treatment is performed, and the like.

また、第２ステップの他の例では、Ａｌの原料ガスとＧａの原料ガスとを供給せずにＮの原料ガスを供給し、且つ、単結晶基板１の温度である基板温度を、第１ステップでの基板温度よりも下げずに、反応炉へ供給するＨ2ガス（水素ガス）の供給量を、第１ステップにおいて原料ガスを輸送するためのキャリアガスであるＨ2ガスの供給量よりも多く設定した状態で熱処理を行う。第１ステップおよび第２ステップそれぞれのＨ2ガスの供給量は、例えば、標準状態で５Ｌ／ｍｉｎ（５ＳＬＭ）、標準状態で１０Ｌ／ｍｉｎ（１０ＳＬＭ）とすればよい。なお、第１ステップおよび第２ステップそれぞれのＨ2ガスの供給量の値は、特に限定するものではない。 In another example of the second step, an N source gas is supplied without supplying an Al source gas and a Ga source gas, and the substrate temperature which is the temperature of the single crystal substrate 1 is set to the first step. The supply amount of H 2 gas (hydrogen gas) supplied to the reaction furnace without lowering the substrate temperature in the step is more than the supply amount of H 2 gas which is a carrier gas for transporting the raw material gas in the first step. The heat treatment is performed in a state where many are set. The supply amount of H 2 gas in each of the first step and the second step may be, for example, 5 L / min (5 SLM) in the standard state and 10 L / min (10 SLM) in the standard state. In addition, the value of the supply amount of H 2 gas in each of the first step and the second step is not particularly limited.

以上説明した本実施形態の紫外発光素子は、単結晶基板１と、単結晶基板１の一表面上に形成された複数の島状の核２と、隣り合う核２の間の隙間を埋め込み且つ全ての核２を覆うように単結晶基板１の上記一表面側に形成されたバッファ層３とを備えている。さらに、紫外発光素子は、バッファ層３上に形成されたｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）からなるｎ形窒化物半導体層４と、ｎ形窒化物半導体層４上に形成された量子井戸構造の発光層５と、ｐ形窒化物半導体層７とを備えている。ここで、紫外発光素子は、ｎ形窒化物半導体層４が、ｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）からなり、量子井戸構造の井戸層５ｂが、ＡｌaＧａ1-aＮ（０＜ａ≦１）からなる。また、紫外発光素子は、核２が、ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなり、バッファ層３が、ＡｌyＧａ1-yＮ（０＜ｙ≦１）からなり、ｘ＜ｙとなっている。 The ultraviolet light emitting device of the present embodiment described above embeds a gap between the single crystal substrate 1, the plurality of island-like nuclei 2 formed on one surface of the single crystal substrate 1, and the adjacent nuclei 2. The buffer layer 3 is provided on the one surface side of the single crystal substrate 1 so as to cover all the nuclei 2. Furthermore, the ultraviolet light emitting element includes an n -type nitride semiconductor layer 4 made of n-type Al z Ga 1 -zN (0 <z ≦ 1) formed on the buffer layer 3, and the n-type nitride semiconductor layer 4. The light emitting layer 5 having the quantum well structure and the p-type nitride semiconductor layer 7 are provided. Here, in the ultraviolet light emitting element, the n-type nitride semiconductor layer 4 is made of n-type Al z Ga 1 -z N (0 <z ≦ 1), and the well layer 5b of the quantum well structure is Al a Ga 1− a N (0 <a ≦ 1). In the ultraviolet light emitting element, the nucleus 2 is made of Al x Ga 1-x N (0 <x <1), the buffer layer 3 is made of Al y Ga 1-y N (0 <y ≦ 1), x <y.

紫外発光素子は、核２がＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる一方でバッファ層３がＡｌyＧａ1-yＮ（０＜ｙ≦１）からなり、ｘ＜ｙであるので、従来のようにＡｌＮ核を形成する場合や核２の組成をバッファ層３と同じ組成に設定する場合に比べて、製造時に、単結晶基板１の上記一表面上でのIII族原子の平均の拡散長を長くすることが可能となる。しかして、本実施形態の紫外発光素子では、核２の密度を低減可能となる。これにより、本実施形態の紫外発光素子では、貫通転位を低減することが可能となる。要するに、本実施形態の紫外発光素子では、バッファ層３の貫通転位密度を低減することが可能となって、発光層５の貫通転位密度を低減することが可能となる。よって、本実施形態の紫外発光素子では、発光効率の向上を図ることが可能となる。 In the ultraviolet light emitting element, the nucleus 2 is made of Al x Ga 1-x N (0 <x <1), while the buffer layer 3 is made of Al y Ga 1-y N (0 <y ≦ 1), and x <y Therefore, as compared with the conventional case where AlN nuclei are formed or the composition of the nuclei 2 is set to the same composition as that of the buffer layer 3, the group III on the one surface of the single crystal substrate 1 is produced at the time of manufacture. It becomes possible to increase the average diffusion length of atoms. Therefore, in the ultraviolet light emitting device of this embodiment, the density of the nuclei 2 can be reduced. Accordingly, threading dislocations can be reduced in the ultraviolet light emitting device of this embodiment. In short, in the ultraviolet light emitting device of this embodiment, the threading dislocation density of the buffer layer 3 can be reduced, and the threading dislocation density of the light emitting layer 5 can be reduced. Therefore, in the ultraviolet light emitting device of this embodiment, it is possible to improve the light emission efficiency.

また、紫外発光素子は、複数の核２の各々が島状に形成されているので、核２に応力がかかりにくく、バッファ層３の厚膜化を図りながらも、クラックの発生が起こりにくくなる。これにより、紫外発光素子は、貫通転位密度のより一層の低減を図ることが可能となる。また、紫外発光素子は、製造時におけるウェハの反りを低減することが可能となり、取り扱いが容易になる。その結果、紫外発光素子は、量産性や製造歩留まりを向上させることが可能となる。   Further, since each of the plurality of nuclei 2 is formed in an island shape in the ultraviolet light emitting element, stress is not easily applied to the nuclei 2, and cracks are less likely to occur while increasing the thickness of the buffer layer 3. . As a result, the ultraviolet light-emitting element can further reduce the threading dislocation density. In addition, the ultraviolet light emitting element can reduce the warpage of the wafer at the time of manufacture, and is easy to handle. As a result, the ultraviolet light-emitting element can improve mass productivity and manufacturing yield.

また、紫外発光素子は、ＡｌyＧａ1-yＮ（０＜ｙ≦１）からなるバッファ層３のＡｌの組成であるｙについて、ｙ＝１としてもよい。この場合、紫外発光素子は、バッファ層３がＡｌＮとなる。ＡｌＮのバンドギャップエネルギが６．２ｅＶであるので、紫外発光素子は、例えば、２２０ｎｍ程度の発光波長の紫外光を発光するように発光層５が設計されたとしても、発光層５で発光した紫外光がバッファ層３で吸収されるのを防止することができ、効率良く取り出される。 In the ultraviolet light emitting element, y = 1 may be set for y which is the Al composition of the buffer layer 3 made of Al y Ga 1-y N (0 <y ≦ 1). In this case, in the ultraviolet light emitting element, the buffer layer 3 is AlN. Since the band gap energy of AlN is 6.2 eV, even if the light emitting layer 5 is designed so that the ultraviolet light emitting element emits ultraviolet light having an emission wavelength of about 220 nm, the ultraviolet light emitted from the light emitting layer 5 is used. Light can be prevented from being absorbed by the buffer layer 3 and is efficiently extracted.

また、紫外発光素子は、核２を構成するＡｌxＧａ1-xＮ（０＜ｘ＜１）におけるＡｌの組成であるｘと、井戸層５ｂを構成するＡｌaＧａ1-aＮ（０＜ａ≦１）におけるＡｌの組成であるａとの関係について、ａ＜ｘであることが好ましい。これにより、紫外発光素子は、さらに核密度を減少させ転位密度を低減させることが可能となり、また、井戸層５ｂで発光した紫外光が核２で吸収されることなく効率良く取り出される。紫外発光素子は、単結晶基板１側から紫外光を取り出す場合、発光効率を向上させるためにａ＜ｘとすることが重要である。 Further, the ultraviolet light-emitting element has an Al composition of Al x Ga 1-x N (0 <x <1) constituting the nucleus 2 and Al a Ga 1-a N (0) constituting the well layer 5b. Regarding the relationship with a which is the composition of Al in <a ≦ 1), it is preferable that a <x. Thereby, the ultraviolet light emitting element can further reduce the nuclear density and the dislocation density, and the ultraviolet light emitted from the well layer 5b is efficiently extracted without being absorbed by the nucleus 2. In the ultraviolet light emitting element, when extracting ultraviolet light from the single crystal substrate 1 side, it is important to satisfy a <x in order to improve luminous efficiency.

また、紫外発光素子は、核２を構成するＡｌxＧａ1-xＮ（０＜ｘ＜１）におけるＡｌの組成であるｘと、ｎ形窒化物半導体層４を構成するｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）におけるＡｌの組成であるｚとの関係について、ｚ＜ｘであることが好ましい。これにより、紫外発光素子は、核２の格子定数がｎ形窒化物半導体層４の格子定数よりも小さくなるので、ｎ形窒化物半導体層４が核２からも圧縮応力を受けることとなり、ｎ形窒化物半導体層４にクラックが発生しずらくなる。 In addition, the ultraviolet light emitting element has a composition of Al in Al x Ga 1-x N (0 <x <1) constituting the nucleus 2 and an n-type Al z Ga constituting the n-type nitride semiconductor layer 4. Regarding the relationship with z which is the composition of Al in 1-zN (0 <z ≦ 1), it is preferable that z <x. Thereby, in the ultraviolet light emitting element, the lattice constant of the nucleus 2 is smaller than the lattice constant of the n-type nitride semiconductor layer 4, so that the n-type nitride semiconductor layer 4 is also subjected to compressive stress from the nucleus 2. Cracks are unlikely to occur in the shaped nitride semiconductor layer 4.

また、紫外発光素子は、単結晶基板１がｃ面サファイア基板であることが好ましい。これにより、紫外発光素子は、単結晶基板１が紫外光の透過性に優れているので、発光効率の向上を図ることが可能となる。   In the ultraviolet light emitting element, the single crystal substrate 1 is preferably a c-plane sapphire substrate. Thereby, since the single crystal substrate 1 is excellent in ultraviolet light transmittance, the light emitting efficiency of the ultraviolet light emitting element can be improved.

また、上述した紫外発光素子の製造方法は、単結晶基板１を準備して反応炉内に配置した後に、単結晶基板１の上記一表面上に複数の核２を形成する第１工程と、バッファ層３を形成する第２工程と、ｎ形窒化物半導体層４を形成する第３工程と、発光層５を形成する第４工程と、ｐ形窒化物半導体層７を形成する第５工程とを備えている。そして、上述の紫外発光素子の製造方法では、第１工程を第１ステップと第２ステップとを備えた工程とすることが好ましい。第１ステップは、第１基板温度および第１成長圧力下において、反応炉内にＡｌの原料ガスとＧａの原料ガスとＮの原料ガスとを所定のモル比で供給することによって、単結晶基板１の上記一表面上に複数のＡｌbＧａ1-bＮ（０＜ｂ＜１、且つ、ｂ＜ｘ）からなる結晶核を形成するステップである。また、第２ステップは、ＡｌbＧａ1-bＮ（０＜ｂ＜１、且つ、ｂ＜ｘ）からなる結晶核をＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる核２とするようにＧａを脱離させるステップである。これにより、本実施形態の紫外発光素子の製造方法では、貫通転位を低減することが可能な紫外発光素子を提供できる。また、紫外発光素子は、第１工程でのIII族原子の拡散を促進させる観点から、核２のＡｌの組成が小さいことが好ましいが、Ａｌの組成が小さくなるにつれ、クラックが発生する懸念や、井戸層５ｂで発光した紫外光が核２で吸収されてしまう懸念が生じる。これに対して、本実施形態の紫外発光素子の製造方法では、第１工程を、上述の第１ステップと第２ステップとを備えた工程とすることにより、第１ステップでIII族原子の平均の拡散長を長くすることによる核密度の低減を図り、第２ステップで所望の発光波長の紫外光の吸収を防止可能な組成比の核２を形成することが可能となる。 The above-described method for manufacturing an ultraviolet light emitting device includes a first step of forming a plurality of nuclei 2 on the one surface of the single crystal substrate 1 after the single crystal substrate 1 is prepared and placed in a reaction furnace, Second step of forming buffer layer 3, third step of forming n-type nitride semiconductor layer 4, fourth step of forming light emitting layer 5, and fifth step of forming p-type nitride semiconductor layer 7 And. And in the manufacturing method of the above-mentioned ultraviolet light emitting element, it is preferable to make a 1st process into the process provided with the 1st step and the 2nd step. The first step is to supply the Al source gas, the Ga source gas, and the N source gas in a predetermined molar ratio into the reaction furnace at a predetermined molar ratio under the first substrate temperature and the first growth pressure. Forming a crystal nucleus composed of a plurality of Al b Ga 1-b N (0 <b <1 and b <x) on the one surface. In the second step, a crystal nucleus composed of Al b Ga 1-b N (0 <b <1 and b <x) is converted into a nucleus 2 composed of Al x Ga 1-x N (0 <x <1). In this step, Ga is desorbed. Thereby, in the manufacturing method of the ultraviolet light emitting element of this embodiment, the ultraviolet light emitting element which can reduce a threading dislocation can be provided. In addition, from the viewpoint of promoting the diffusion of group III atoms in the first step, the ultraviolet light emitting element preferably has a small Al composition in the nucleus 2, but there is a concern that cracks may occur as the Al composition decreases. There is a concern that the ultraviolet light emitted from the well layer 5b is absorbed by the nucleus 2. On the other hand, in the manufacturing method of the ultraviolet light emitting element of the present embodiment, the first step is a step including the first step and the second step described above, so that the average of group III atoms in the first step is increased. It is possible to reduce the nucleus density by increasing the diffusion length of, and to form the nucleus 2 having a composition ratio capable of preventing absorption of ultraviolet light having a desired emission wavelength in the second step.

なお、核２の密度を左右する成長条件として、基板温度、Ｖ／III比、各原料ガスそれぞれの供給量、成長圧力などが考えられる。しかしながら、単結晶基板１の上記一表面側においてＡｌ原子を拡散させるためには、Ａｌ原子に運動エネルギを基板温度で与えることが必要であり、運動エネルギが小さければ、たとえ基板温度以外のパラメータを変化させたとしても、拡散長が短いため、核２の密度を制御することが難しい。また、ＡｌはＧａに比べて拡散長が短い。このため、核２での紫外光の吸収が防止され且つ核密度を低減することが可能な紫外発光素子を製造するために第１工程で重量なパラメータは、III族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）、基板温度であると考えられる。   As growth conditions that influence the density of the nuclei 2, the substrate temperature, the V / III ratio, the supply amount of each source gas, the growth pressure, and the like are conceivable. However, in order to diffuse Al atoms on the one surface side of the single crystal substrate 1, it is necessary to give kinetic energy to the Al atoms at the substrate temperature. If the kinetic energy is small, parameters other than the substrate temperature are set. Even if it is changed, since the diffusion length is short, it is difficult to control the density of the nuclei 2. Al has a shorter diffusion length than Ga. For this reason, in order to manufacture an ultraviolet light-emitting device in which the absorption of ultraviolet light by the nucleus 2 can be prevented and the nucleus density can be reduced, the important parameter in the first step is the mol of TMAl in the group III source gas. The ratio ([TMAl] / {[TMAl] + [TMGa]}) is considered to be the substrate temperature.

この製造方法では、第２ステップにおいて、Ａｌの原料ガスとＧａの原料ガスとを供給せずにＮの原料ガスを供給し、且つ、単結晶基板１の温度である基板温度を、第１ステップでの基板温度よりも高く設定した状態での熱処理を行うようにすることが好ましい。これにより、この製造方法では、熱処理を行う基板温度を第１ステップでの基板温度よりも高くすることでＧａの脱離が促進されるから、第２ステップを比較的短い時間で終了させることが可能となり、生産性を向上させることが可能となる。   In this manufacturing method, in the second step, an N source gas is supplied without supplying an Al source gas and a Ga source gas, and the substrate temperature, which is the temperature of the single crystal substrate 1, is set in the first step. It is preferable to perform the heat treatment in a state set higher than the substrate temperature in step (b). Thereby, in this manufacturing method, since the desorption of Ga is promoted by making the substrate temperature for the heat treatment higher than the substrate temperature in the first step, the second step can be completed in a relatively short time. It becomes possible, and it becomes possible to improve productivity.

また、この製造方法では、第２ステップにおいて、Ａｌの原料ガスとＧａの原料ガスとを供給せずにＮの原料ガスを供給し、且つ、単結晶基板１の温度である基板温度を、第１ステップでの基板温度よりも下げずに、反応炉へ供給する水素ガスの供給量を、第１ステップにおいて原料ガスを輸送するためのキャリアガスである水素ガスの供給量よりも多く設定した状態で熱処理を行うことが好ましい。これにより、この製造方法では、第２ステップにおいて還元性ガスである水素ガスの流量を多くすることでＧａの脱離が促進されるから、第２ステップを比較的短い時間で終了させることが可能となり、生産性を向上させることが可能となる。   In this manufacturing method, in the second step, N source gas is supplied without supplying Al source gas and Ga source gas, and the substrate temperature, which is the temperature of the single crystal substrate 1, is set. A state in which the supply amount of hydrogen gas supplied to the reactor is set higher than the supply amount of hydrogen gas, which is a carrier gas for transporting the raw material gas, in the first step without lowering the substrate temperature in one step. It is preferable to perform the heat treatment. Thereby, in this manufacturing method, since the desorption of Ga is promoted by increasing the flow rate of the reducing gas, hydrogen gas, in the second step, the second step can be completed in a relatively short time. Thus, productivity can be improved.

（実施形態２）
以下では、本実施形態の紫外発光素子について図２に基づいて説明する。 (Embodiment 2)
Below, the ultraviolet light emitting element of this embodiment is demonstrated based on FIG.

本実施形態の紫外発光素子は、核２の構造が実施形態１の紫外発光素子とは相違する。なお、実施形態１と同様の構成要素については、同様の符号を付して説明を省略する。   The ultraviolet light emitting element of this embodiment is different from the ultraviolet light emitting element of Embodiment 1 in the structure of the nucleus 2. In addition, about the component similar to Embodiment 1, the same code | symbol is attached | subjected and description is abbreviate | omitted.

本実施形態の紫外発光素子における核２は、単結晶基板１から離れるにつれてＡｌの組成であるｘが大きくなっていることが好ましい。   As for the nucleus 2 in the ultraviolet light emitting element of this embodiment, it is preferable that x which is a composition of Al becomes large as it leaves | separates from the single crystal substrate 1. FIG.

本実施形態の紫外発光素子では、ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる複数の島状の核２の各々を、単結晶基板１の上記一表面上に形成されたＡｌ0.7Ｇａ0.3Ｎと、このＡｌ0.7Ｇａ0.3Ｎ上に形成されたＡｌ0.9Ｇａ0.1Ｎとで構成してある。なお、本実施形態の紫外発光素子では、単結晶基板１の上記一表面の法線方向におけるＡｌ0.7Ｇａ0.3Ｎの高さ寸法を５ｎｍ、Ａｌ0.9Ｇａ0.1Ｎの高さ寸法を５ｎｍに設定してあるが、これらの値は一例であり、特に限定するものではない。 In the ultraviolet light emitting device of this embodiment, each of the plurality of island-like nuclei 2 made of Al x Ga 1-x N (0 <x <1) is formed on the one surface of the single crystal substrate 1. It is composed of 0.7 Ga 0.3 N and Al 0.9 Ga 0.1 N formed on this Al 0.7 Ga 0.3 N. In the ultraviolet light emitting device of this embodiment, the height dimension of Al 0.7 Ga 0.3 N in the normal direction of the one surface of the single crystal substrate 1 is set to 5 nm, and the height dimension of Al 0.9 Ga 0.1 N is set to 5 nm. However, these values are examples and are not particularly limited.

本実施形態の紫外発光素子では、核２とバッファ層３との格子定数差などに起因して新たな欠陥が生じるのを抑制することが可能となり、転位密度の低減および発光効率の向上を図ることが可能となる。   In the ultraviolet light-emitting device of this embodiment, it is possible to suppress the occurrence of new defects due to the difference in lattice constant between the nucleus 2 and the buffer layer 3, thereby reducing the dislocation density and improving the light emission efficiency. It becomes possible.

本実施形態の紫外発光素子では、核２におけるＡｌの組成であるｘが、上記法線方向において２段階に変化しているが、これに限らず、３段階以上でもよいし、連続的に変化した構成でもよい。   In the ultraviolet light emitting device of the present embodiment, x which is the composition of Al in the nucleus 2 changes in two steps in the normal direction, but is not limited to this, and may be three or more steps, or continuously changed. The configuration may be also possible.

本実施形態の紫外発光素子の製造方法は、基本的には実施形態１で説明した製造方法と同じであり、所望の核２の構成に基づいて、第１工程の成長条件を適宜変更すればよい。   The manufacturing method of the ultraviolet light emitting element of the present embodiment is basically the same as the manufacturing method described in the first embodiment, and if the growth conditions in the first step are appropriately changed based on the configuration of the desired nucleus 2. Good.

実施形態１，２の紫外発光素子では、発光層５の発光波長が２１０ｎｍ〜３６０ｎｍの範囲内で設定されているので、発光波長が紫外域の発光ダイオードを実現できるから、水銀ランプや、エキシマランプなどの深紫外光源の代替光源として用いることが可能となる。   In the ultraviolet light emitting elements of the first and second embodiments, since the light emission wavelength of the light emitting layer 5 is set in the range of 210 nm to 360 nm, a light emitting diode having a light emission wavelength in the ultraviolet region can be realized. It can be used as an alternative light source for deep ultraviolet light sources such as.

１ 単結晶基板
２ 核
３ バッファ層
４ ｎ形窒化物半導体層
５ 発光層
５ｂ 井戸層
７ ｐ形窒化物半導体層 1 single crystal substrate 2 nucleus 3 buffer layer 4 n-type nitride semiconductor layer 5 light emitting layer 5b well layer 7 p-type nitride semiconductor layer

Claims (9)

単結晶基板と、単結晶基板の一表面上に形成されＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる複数の島状の核と、隣り合う前記核の間の隙間を埋め込み且つ全ての前記核を覆うように前記単結晶基板の前記一表面側に形成されたＡｌyＧａ1-yＮ（０＜ｙ≦１）からなるバッファ層と、前記バッファ層上に形成されたｎ形ＡｌzＧａ1-zＮ（０＜ｚ≦１）からなるｎ形窒化物半導体層と、前記ｎ形窒化物半導体層における前記バッファ層側とは反対側に形成されＡｌaＧａ1-aＮ（０＜ａ≦１）からなる井戸層を有する量子井戸構造の発光層と、前記発光層における前記ｎ形窒化物半導体層側とは反対側に形成されたｐ形窒化物半導体層とを備え、ｘ＜ｙであることを特徴とする紫外発光素子。 Filling a gap between a single crystal substrate, a plurality of island-shaped nuclei formed of Al x Ga 1-x N (0 <x <1) formed on one surface of the single crystal substrate, and the adjacent nuclei; A buffer layer made of Al y Ga 1-y N (0 <y ≦ 1) formed on the one surface side of the single crystal substrate so as to cover all the nuclei, and n formed on the buffer layer An n-type nitride semiconductor layer made of type Al z Ga 1-z N (0 <z ≦ 1) and Al a Ga 1-a formed on the opposite side of the n-type nitride semiconductor layer from the buffer layer side A light emitting layer having a quantum well structure having a well layer made of N (0 <a ≦ 1), and a p-type nitride semiconductor layer formed on a side opposite to the n-type nitride semiconductor layer side in the light emitting layer. An ultraviolet light emitting device comprising x <y. ｙ＝１であることを特徴とする請求項１記載の紫外発光素子。   The ultraviolet light-emitting element according to claim 1, wherein y = 1. ａ＜ｘであることを特徴とする請求項１又は２記載の紫外発光素子。   The ultraviolet light-emitting device according to claim 1, wherein a <x. ｚ＜ｘであることを特徴とする請求項１乃至３のいずれか１項に記載の紫外発光素子。   The ultraviolet light-emitting device according to claim 1, wherein z <x. 前記核は、前記単結晶基板から離れるにつれてＡｌの組成であるｘが大きくなっていることを特徴とする請求項１乃至４のいずれか１項に記載の紫外発光素子。   5. The ultraviolet light emitting element according to claim 1, wherein x of the composition of Al increases as the nucleus moves away from the single crystal substrate. 6. 前記単結晶基板がｃ面サファイア基板であることを特徴とする請求項１乃至５のいずれか１項に記載の紫外発光素子。   The ultraviolet light-emitting element according to claim 1, wherein the single crystal substrate is a c-plane sapphire substrate. 請求項１乃至６のいずれか１項に記載の紫外発光素子の製造方法であって、前記単結晶基板を準備して反応炉内に配置した後に、前記単結晶基板の前記一表面上に複数の前記核を形成する第１工程と、前記バッファ層を形成する第２工程と、前記ｎ形窒化物半導体層を形成する第３工程と、前記発光層を形成する第４工程と、前記ｐ形窒化物半導体層を形成する第５工程とを備え、前記第１工程は、第１基板温度および第１成長圧力下において、前記反応炉内にＡｌの原料ガスとＧａの原料ガスとＮの原料ガスとを所定のモル比で供給することによって、前記単結晶基板の前記一表面上に複数のＡｌbＧａ1-bＮ（０＜ｂ＜１、且つ、ｂ＜ｘ）からなる結晶核を形成する第１ステップと、ＡｌbＧａ1-bＮ（０＜ｂ＜１、且つ、ｂ＜ｘ）からなる前記結晶核をＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる前記核とするようにＧａを脱離させる第２ステップとを備えることを特徴とする紫外発光素子の製造方法。 7. The method for manufacturing an ultraviolet light emitting element according to claim 1, wherein after the single crystal substrate is prepared and placed in a reaction furnace, a plurality of the light emitting elements are formed on the one surface of the single crystal substrate. A first step of forming the nucleus, a second step of forming the buffer layer, a third step of forming the n-type nitride semiconductor layer, a fourth step of forming the light emitting layer, and the p And a fifth step of forming a shaped nitride semiconductor layer, wherein the first step includes an Al source gas, a Ga source gas, and an N source in the reactor at a first substrate temperature and a first growth pressure. Crystal nucleus composed of a plurality of Al b Ga 1-b N (0 <b <1 and b <x) on the one surface of the single crystal substrate by supplying a raw material gas at a predetermined molar ratio And a first step of forming Al b Ga 1-b N (0 <b <1 and b <x). And a second step of desorbing Ga so that the crystal nucleus is the nucleus composed of Al x Ga 1-x N (0 <x <1). 前記第２ステップでは、Ａｌの前記原料ガスとＧａの前記原料ガスとを供給せずにＮの前記原料ガスを供給し、且つ、前記単結晶基板の温度である基板温度を、前記第１ステップでの前記基板温度よりも高く設定した状態での熱処理を行うことを特徴とする請求項７記載の紫外発光素子の製造方法。   In the second step, the source gas of N is supplied without supplying the source gas of Al and the source gas of Ga, and the substrate temperature, which is the temperature of the single crystal substrate, is set in the first step. The method of manufacturing an ultraviolet light emitting element according to claim 7, wherein the heat treatment is performed in a state set higher than the substrate temperature in the step. 前記第２ステップでは、Ａｌの前記原料ガスとＧａの前記原料ガスとを供給せずにＮの前記原料ガスを供給し、且つ、前記単結晶基板の温度である基板温度を、前記第１ステップでの基板温度よりも下げずに、前記反応炉へ供給する水素ガスの供給量を、前記第１ステップにおいて前記原料ガスを輸送するためのキャリアガスである水素ガスの供給量よりも多く設定した状態で熱処理を行うことを特徴とする請求項７記載の紫外発光素子の製造方法。   In the second step, the source gas of N is supplied without supplying the source gas of Al and the source gas of Ga, and the substrate temperature, which is the temperature of the single crystal substrate, is set in the first step. The amount of hydrogen gas supplied to the reaction furnace was set to be higher than the amount of hydrogen gas that is a carrier gas for transporting the source gas in the first step without lowering the substrate temperature at The method of manufacturing an ultraviolet light-emitting element according to claim 7, wherein the heat treatment is performed in a state.
JP2012091764A 2012-04-13 2012-04-13 Ultraviolet light emitting device and manufacturing method thereof Active JP5948698B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012091764A JP5948698B2 (en) 2012-04-13 2012-04-13 Ultraviolet light emitting device and manufacturing method thereof
PCT/JP2013/001076 WO2013153729A1 (en) 2012-04-13 2013-02-26 Ultraviolet light-emitting element and method for manufacturing same
TW102107321A TWI485882B (en) 2012-04-13 2013-03-01 Ultraviolet light emitting element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012091764A JP5948698B2 (en) 2012-04-13 2012-04-13 Ultraviolet light emitting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013222746A true JP2013222746A (en) 2013-10-28
JP5948698B2 JP5948698B2 (en) 2016-07-06

Family

ID=49327326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012091764A Active JP5948698B2 (en) 2012-04-13 2012-04-13 Ultraviolet light emitting device and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP5948698B2 (en)
TW (1) TWI485882B (en)
WO (1) WO2013153729A1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119108A (en) * 2013-12-19 2015-06-25 パナソニックＩｐマネジメント株式会社 Ultraviolet light-emitting device
WO2015115341A1 (en) * 2014-01-31 2015-08-06 住友化学株式会社 Method for manufacturing semiconductor light emitting device
JP2016046410A (en) * 2014-08-25 2016-04-04 シャープ株式会社 Nitride semiconductor light emitting element
JP2016066691A (en) * 2014-09-24 2016-04-28 日亜化学工業株式会社 Semiconductor light emitting element
KR20180011242A (en) 2015-07-21 2018-01-31 소코 가가쿠 가부시키가이샤 Nitride semiconductor ultraviolet light emitting element
WO2018198849A1 (en) * 2017-04-24 2018-11-01 セイコーエプソン株式会社 Light emitting device and projector
JP2020202214A (en) * 2019-06-06 2020-12-17 日機装株式会社 Nitride semiconductor light-emitting element
JP2021034732A (en) * 2019-08-21 2021-03-01 蘇州紫燦科技有限公司Ｓｕｚｈｏｕ ＵＶｃａｎｔｅｋ Ｃｏ．，Ｌｔｄ． Deep ultraviolet led in which quantum barrier was doped and manufacturing method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081834B (en) * 2019-12-30 2021-04-23 中国科学院半导体研究所 Novel method for growing GaN epitaxial layer on sapphire and GaN epitaxial layer
CN113206174B (en) * 2021-04-14 2022-07-12 华中科技大学 Deep ultraviolet LED hetero-epitaxial substrate and preparation method and application thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297023A (en) * 1991-01-31 1992-10-21 Nichia Chem Ind Ltd Crystal growth method of gallium nitride compound semiconductor
JP2003158294A (en) * 2001-11-13 2003-05-30 Lumileds Lighting Us Llc Nuclear layer for improved light output from light- emitting device
JP2003158297A (en) * 2001-11-13 2003-05-30 Lumileds Lighting Us Llc Nitride semiconductor device with reduced polarized electric field
JP2003243302A (en) * 2002-02-15 2003-08-29 Showa Denko Kk Group iii nitride semiconductor crystal, manufacturing method thereof, and group iii nitride semiconductor epitaxial wafer
JP2005057224A (en) * 2003-08-05 2005-03-03 Toshiaki Sakaida Method for manufacturing nitride-based compound semiconductor
JP2005244202A (en) * 2004-01-26 2005-09-08 Showa Denko Kk Group iii nitride semiconductor laminate
JP2005327821A (en) * 2004-05-12 2005-11-24 Nichia Chem Ind Ltd Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor element and those manufacturing method
JP2006108656A (en) * 2004-09-13 2006-04-20 Showa Denko Kk Manufacturing method of group iii nitride semiconductor
JP2009054780A (en) * 2007-08-27 2009-03-12 Institute Of Physical & Chemical Research Optical semiconductor element and manufacturing method thereof
WO2011027896A1 (en) * 2009-09-07 2011-03-10 パナソニック電工株式会社 Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297023A (en) * 1991-01-31 1992-10-21 Nichia Chem Ind Ltd Crystal growth method of gallium nitride compound semiconductor
JP2003158294A (en) * 2001-11-13 2003-05-30 Lumileds Lighting Us Llc Nuclear layer for improved light output from light- emitting device
JP2003158297A (en) * 2001-11-13 2003-05-30 Lumileds Lighting Us Llc Nitride semiconductor device with reduced polarized electric field
JP2003243302A (en) * 2002-02-15 2003-08-29 Showa Denko Kk Group iii nitride semiconductor crystal, manufacturing method thereof, and group iii nitride semiconductor epitaxial wafer
JP2005057224A (en) * 2003-08-05 2005-03-03 Toshiaki Sakaida Method for manufacturing nitride-based compound semiconductor
JP2005244202A (en) * 2004-01-26 2005-09-08 Showa Denko Kk Group iii nitride semiconductor laminate
JP2005327821A (en) * 2004-05-12 2005-11-24 Nichia Chem Ind Ltd Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor element and those manufacturing method
JP2006108656A (en) * 2004-09-13 2006-04-20 Showa Denko Kk Manufacturing method of group iii nitride semiconductor
JP2009054780A (en) * 2007-08-27 2009-03-12 Institute Of Physical & Chemical Research Optical semiconductor element and manufacturing method thereof
WO2011027896A1 (en) * 2009-09-07 2011-03-10 パナソニック電工株式会社 Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119108A (en) * 2013-12-19 2015-06-25 パナソニックＩｐマネジメント株式会社 Ultraviolet light-emitting device
TWI636593B (en) * 2014-01-31 2018-09-21 住友化學股份有限公司 Method of manufacturing semiconductor light emitting device
WO2015115341A1 (en) * 2014-01-31 2015-08-06 住友化学株式会社 Method for manufacturing semiconductor light emitting device
CN105940511A (en) * 2014-01-31 2016-09-14 住友化学株式会社 Method for manufacturing semiconductor light emitting device
JPWO2015115341A1 (en) * 2014-01-31 2017-03-23 住友化学株式会社 Manufacturing method of semiconductor light emitting device
US9972756B2 (en) 2014-01-31 2018-05-15 Sumitomo Chemical Company, Limited Method for producing semiconductor light-emitting device
JP2016046410A (en) * 2014-08-25 2016-04-04 シャープ株式会社 Nitride semiconductor light emitting element
JP2016066691A (en) * 2014-09-24 2016-04-28 日亜化学工業株式会社 Semiconductor light emitting element
KR20180011242A (en) 2015-07-21 2018-01-31 소코 가가쿠 가부시키가이샤 Nitride semiconductor ultraviolet light emitting element
US10297715B2 (en) 2015-07-21 2019-05-21 Soko Kagaku Co., Ltd. Nitride semiconductor ultraviolet light-emitting element
JP2018186115A (en) * 2017-04-24 2018-11-22 セイコーエプソン株式会社 Light-emitting device and projector
WO2018198849A1 (en) * 2017-04-24 2018-11-01 セイコーエプソン株式会社 Light emitting device and projector
US11258232B2 (en) 2017-04-24 2022-02-22 Seiko Epson Corporation Light emitter and projector
JP7039857B2 (en) 2017-04-24 2022-03-23 セイコーエプソン株式会社 Luminous device and projector
JP2020202214A (en) * 2019-06-06 2020-12-17 日機装株式会社 Nitride semiconductor light-emitting element
US11476391B2 (en) 2019-06-06 2022-10-18 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element
JP2021034732A (en) * 2019-08-21 2021-03-01 蘇州紫燦科技有限公司Ｓｕｚｈｏｕ ＵＶｃａｎｔｅｋ Ｃｏ．，Ｌｔｄ． Deep ultraviolet led in which quantum barrier was doped and manufacturing method
JP7045425B2 (en) 2019-08-21 2022-03-31 蘇州紫燦科技有限公司 Deep UV LED with quantum barrier doped and manufacturing method

Also Published As

Publication number Publication date
TWI485882B (en) 2015-05-21
TW201347227A (en) 2013-11-16
JP5948698B2 (en) 2016-07-06
WO2013153729A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
JP5948698B2 (en) Ultraviolet light emitting device and manufacturing method thereof
JP5995302B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP6589987B2 (en) Nitride semiconductor light emitting device
JP4599442B2 (en) Manufacturing method of semiconductor light emitting device
JP5549338B2 (en) Nitrogen compound semiconductor LED for ultraviolet light radiation and method for producing the same
JP5330040B2 (en) Semiconductor device, semiconductor device, semiconductor wafer, and semiconductor crystal growth method
JP4762023B2 (en) Gallium nitride compound semiconductor laminate and method for producing the same
JP2001160627A (en) Group iii nitride compound semiconductor light emitting element
JP6120204B2 (en) Epitaxial wafer, manufacturing method thereof, and ultraviolet light emitting device
JP2010080955A (en) Semiconductor device
JP2006332258A (en) Nitride semiconductor device and its manufacturing method
JP2014096460A (en) Ultraviolet semiconductor light emitting element and manufacturing method thereof
JP2005268581A (en) Gallium nitride family compound semiconductor light emitting device
JP2009021638A (en) Nitride gallium based compound semiconductor luminous element
JP2009283620A (en) Group iii nitride semiconductor light emitting element, method for manufacturing thereof, and lamp
JP2005244209A (en) Gallium nitride-based compound semiconductor multilayer structure and method of producing the same
JP2005277401A (en) Gallium nitride-based compound semiconductor laminate and manufacturing method thereof
JP2012204540A (en) Semiconductor device and method of manufacturing the same
JP4457691B2 (en) GaN-based semiconductor device manufacturing method
JP5105738B2 (en) Method for producing gallium nitride compound semiconductor laminate
JP2016143771A (en) Epitaxial wafer, semiconductor light-emitting element, light-emitting device, and manufacturing method of epitaxial wafer
JP2015115343A (en) Method of manufacturing nitride semiconductor element
JP2007036113A (en) Manufacturing method for gallium nitride-based compound semiconductor laminate
JP6071044B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5340351B2 (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160520

R151 Written notification of patent or utility model registration

Ref document number: 5948698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151