JP2013219156A - インダクタ、及び、その製造方法 - Google Patents

Abstract

【課題】インダクタンス値（共振の鋭さＱ 値）を従来よりも大きな値に維持し、電力コンバなどで要求される大きな周波数の領域で、従来よりも大きなインダクタンス値Ｌ（共振の鋭さＱ）を得ることのできるインダクタ、及び、その製造方法を提供する。
【解決手段】インダクタ１００は、一方の面に凹部１ｂが形成された基板１と、凹部１ｂの内部に形成された第１磁性体層２と、基板１の他方の面、及び、第１磁性体層２の一方の面に形成された第１絶縁体層３と、第１絶縁体層３において第１磁性体層２が形成されている側の面と反対側の面に形成された金属層４と、第１絶縁体層３の金属層４が形成されている側と同じ側の面において金属層４を被覆可能に形成された第２絶縁体層５と、第２絶縁体層５において第１絶縁体層３が形成されている側の面と反対側の面に形成された第２磁性体層６とを備え、金属層４が第１及び第２磁性体層の間に設けられている。
【選択図】図１

Description

本発明は、電力コンバータ、ローカル発振器、及び、アンテナ給電用ユニットなどの機器で使用されるインダクタ、及び、その製造方法に関するものである。

従来から、下記特許文献１に開示されているように、プリント基板のグランド間接地構造基板内において、高周波ノイズが発生することによる基板回路への影響を排除することを目的としたグランド間接続構造が開示されている。より具体的には、図７に示すように、インダクタが形成された面上に強磁性体２７を一様に塗布することによって、つまり、インダクタ上に強磁性体を配置することによって、上記目的が達成されている。

特開平９−１９９８１８号公報

しかしながら、インダクタンス値Ｌ（共振の鋭さＱ）を上げることを目的として、上記の従来技術のように、インダクタ上に強磁性体を配置した場合には、インダクタで発生する磁束をデバイス内に十分に閉じ込めることができないので、インダクタンス値Ｌ（共振の鋭さＱ
値）を十分に大きな値に維持できない。そのため、電力コンバータで要求される大きな周波数（４［Ｍｈｚ]〜５００[Ｍｈｚ]）、ローカル発振器（ＬＯ）で要求されるより大きな周波数（４００[Ｍｈｚ]〜５００[Ｍｈｚ]）、及び、アンテナ給電用ユニットなどで要求される大きな周波数（≦５００［Ｍｈｚ］）の領域で十分に大きなインダクタンス値Ｌ（共振の鋭さＱ）を得ることができないという問題があった。

そこで、本発明は、インダクタンス値（共振の鋭さＱ 値）を従来よりも大きな値に維持し、電力コンバータ、ローカル発振器、及び、アンテナ給電用ユニットなどで要求される大きな周波数の領域で、従来よりも大きなインダクタンス値Ｌ（共振の鋭さＱ）を得ることのできるインダクタ、及び、その製造方法を提供することを目的とするものである。

（１） 本発明のインダクタは、一方の面に凹部が形成された基板と、前記凹部の内部に形成された第１磁性体層と、前記基板の他方の面、及び、前記第１磁性体層の一方の面に形成された第１絶縁体層と、前記第１絶縁体層において前記第１磁性体層が形成されている側の面と反対側の面に形成された金属層と、前記第１絶縁体層の前記金属層が形成されている側と同じ側の面において前記金属層を被覆可能に形成された第２絶縁体層と、前記第２絶縁体層において前記第１絶縁体層が形成されている側の面と反対側の面に形成された第２磁性体層とを備え、前記金属層が、前記第１及び第２磁性体層の間に設けられていることを特徴とするものである。

上記（１）の構成によれば、金属層を第１及び第２の磁性体層の間に設けることで閉磁路を形成することが可能となり、コイルで発生する磁束を従来よりもデバイス内に閉じ込めることができる。その結果、コイルのインダクタンス値Ｌ（共振の鋭さＱ値）を従来よりも大きな値に維持でき、電力コンバータ、ローカル発振器、及び、アンテナ給電用ユニットなどで要求される大きな周波数の領域で、従来よりも大きなインダクタンス値Ｌ（共振の鋭さＱ）を得ることができる。

（２） 上記（１）のインダクタにおいては、前記第１及び第２磁性体層のそれぞれが、複数積層された積層構造を有することが好ましい。

上記（２）の構成によれば、コイルで発生する磁束のより多くをデバイス内に閉じ込めることができる。その結果、コイルのインダクタンス値Ｌ（共振の鋭さＱ値）をより大きな値に維持できる。

（３） 上記（１）又は（２）のインダクタにおいては、前記第１及び第２磁性体層のそれぞれが、１（ｋΩ・ｍ）以上の電気抵抗率を有する第１導電層と、１００以上の比透磁率を有する第２導電層と、を備え、前記第２導電層の電気抵抗率が、前記第１導電層の電気抵抗率よりも小さいことが好ましい。ここで、第２導電層の比透磁率は、１００以上１０００以下であることがより好ましい。

上記（３）の構成によれば、前記第１及び第２磁性体層のそれぞれを、高い電気抵抗率且つ高い比透磁率を同時に実現可能な複合磁性体層として形成することで、コイル内で生じる渦電流の発生を効率的に抑制しつつ、コイルで発生する磁束をデバイス内に効率的に閉じ込めることができる。

（４） 上記（３）のインダクタにおいては、前記第１導電層が、ソフトフェライト材料で形成されていることが好ましい。ここでのソフトフェライトとは、Ｚｎフェライト、Ｎｉ−Ｚｎ系フェライト、Ｍｎ−Ｚｎ系フェライト、及び、Ｃｕ−Ｚｎ系フェライトなどを含む材料のことである。なお、該ソフトフェライト材料においては、Ｚｎフェライト、Ｎｉ−Ｚｎ系フェライト、Ｍｎ−Ｚｎ系フェライト、及び、Ｃｕ−Ｚｎ系フェライトなどのうち、いずれか一つ以上を含むものであればよい。

上記（４）の構成によれば、Ｚｎフェライト、Ｎｉ−Ｚｎ系フェライト、Ｍｎ−Ｚｎ系フェライト、及び、Ｃｕ−Ｚｎ系フェライトのうち、いずれか一つ以上からなるフェライト材料を用いることで、１（ｋΩ・ｍ）以上の電気抵抗率を有する第１導電層を容易に構成することができる。

（５） 上記（３）又は（４）のインダクタにおいては、前記第２導電層が、少なくともＣо系磁性合金からなるアモルファス材料で形成されているが好ましい。ここでのアモルファス材料は、Ｃоを５０％以上含む４元系の合金を用いて形成することがより好ましい。また、ここでの「Ｃо系合金」とは、Ｆｅ−Ｃо−Ｓｉ−Ｂ合金、Ｃо−Ｓｉ−Ｂ合金、Ｆｅ−Ｃо−Ｐ−Ｃ合金、及び、Ｆｅ−Ｃо−Ｐ−Ｂ−Ａｌ合金を含む。

上記（５）の構成によれば、少なくともＣо系磁性合金からなるアモルファス材料を用いることで、１００以上の比透磁率を有する第２導電層を容易に構成することができる。

（６） 上記（１）〜（５）のインダクタにおいては、前記金属層が、前記基板、前記第１及び第２絶縁体層の積層方向から見た場合に、渦巻き状に形成されていることが好ましい。

上記（７）の構成によれば、金属層を渦巻き状に形成することにより、金属層の内部に磁力線を集中させることができる。従って、より多くの磁束を発生させることができ、コイルのインダクタンス値及びＱ値をより向上させたデバイスを得ることができる。また、金属層を薄く形成できるので、デバイス全体の軽量化（コンパクト化）を図ることができる。

（７） 本発明のインダクタの製造方法は、基板の一方の面を酸化して第１絶縁体層を形成する工程、及び、予め一方の面に第１絶縁体層を形成した基板を準備する工程のいずれか一方の工程と、前記基板の他方の面に凹部を形成する工程、及び、前記第１絶縁体層の一方の面に金属層を形成し、前記第１絶縁体層の前記金属層が形成されている側と同じ側の面において前記金属層を被覆可能な第２絶縁体層を形成する工程より選択した一方の工程と、選択されていない他方の工程と、前記凹部の内部に第１磁性体層を形成する工程、及び、前記第２絶縁体層において前記第１絶縁体層が形成されている側の面と反対側の面に第２磁性体層を形成する工程より選択した一方の工程と、選択されていない他方の工程と、を順に行うことにより、前記金属層を前記第１及び第２磁性体層の間に設けたことを特徴とするものである。

上記（７）の構成によれば、基板の他方の面に凹部を形成することにより、第１磁性体層を第１絶縁体層において第２絶縁体層が形成されている側と反対側の面に容易に形成することができる。その結果、金属層を第１及び第２磁性体層の間に設けることが可能となり、金属層におけるインダクタンス値Ｌ（共振の鋭さＱ値）が低下することを従来よりも抑制できるという効果を有したインダクタを容易に製造できる。

（８） 上記（７）のインダクタの製造方法においては、前記第１及び第２磁性体層のそれぞれを複数積層する工程を含むことが好ましい。

上記（８）の構成によれば、コイルのインダクタンス値Ｌ（共振の鋭さＱ値）をより大きな値に維持可能なインダクタを容易に製造できる。

本発明の第１実施形態に係るインダクタの概略図であって、（ａ）が上視図、（ｂ）が（ａ）のＡ−Ａ線の矢視断面図である。 図１に示したインダクタの各製造工程を示す図である。 図１に示したインダクタの各製造工程を示す図である。 従来型のＤＣ−ＤＣコンバータの説明図であって、（ａ）が回路構成の一例を示す説明図、（ｂ）が損失電力特性を示す説明図である。 磁束の伝搬特性についてのシミュレーション結果を示す説明図である。 絶縁基板における導電性フィラーを用いた直流電流特性についてのシミュレーション結果を示す説明図である。 ８層の強磁性体層を有するインダクタの性能測定についての実験結果を示す説明図であって、（ａ）が、縦軸をインダクタンス値Ｌ［Ｈ］、横軸を周波数［ＧＨｚ］として性能測定を行った結果を示し、（ｂ）が、縦軸を共振の鋭さＱ、横軸を周波数［ＧＨｚ］として性能測定を行った結果を示すものである。 本実施形態に係るインダクタの適用例を示す説明図であって、（ａ）が、ローカル発振器の回路構成の一例を示し、（ｂ）が、アンテナ給電用ユニットの回路構成の一例を示すものである。 本発明の第２実施形態に係るインダクタの概略図であって、（ａ）が上視図、（ｂ）が（ａ）のＢ−Ｂ線の矢視断面図である。 図９に示したインダクタの各製造工程を示す図である。 図９に示したインダクタの各製造工程を示す図である。

＜第１実施形態＞
以下、図１〜図８を参照しながら、本発明の第１実施形態に係るインダクタ、及び、その製造方法について説明する。なお、図１（ａ）においては、説明の都合上、第２磁性体層６及び第２絶縁体層５を介して金属層４を透視した際の、該金属層４の外形線を仮想線（破線）によって表している。同様に、図１（ａ）においては、第２絶縁体層５及び第１絶縁体層３を介して基板１の凹部１ｂを透視した際の、該凹部１ｂの外形線を仮想線（一点鎖線及び実線）によって表している。

（第１実施形態に係るインダクタ１００の構成について）
図１（ａ），（ｂ）に示すように、インダクタ１００は、基板１と、第１磁性体層２と、第１絶縁体層３と、金属層４と、第２絶縁体層５と、第２磁性体層６と、を備えているものである。

（基板１の構成について）
基板１は、ケイ素などの半導体からなるものであり、図１（ｂ）に示すように、一方の面１ａに形成された略矩形状の凹部１ｂを有したものである。該凹部１ｂの外形は、図１（ａ）の仮想線で示すように、略矩形状に形成されているが、この形状に限定されるものではなく、略円形状、及び、略楕円形状など種々の形状に形成できる。

（第１磁性体層２の構成について）
第１磁性体層２は、図１（ｂ）に示すように、第１導電層２０と、第２導電層２１と、を有したものである。

（第１導電層２０の構成について）
第１導電層２０は、Ｚｎフェライト（例えば、ＺｎＦｅ_２Ｏ_４）、Ｎｉ−Ｚｎ系フェライト、Ｍｎ−Ｚｎ系フェライト、及び、Ｃｕ−Ｚｎ系フェライトのうち、いずれか一つ以上からなるソフトフェライトを含んだ材料で形成されており、１（ｋΩ・ｍ）以上の電気抵抗率を有するものである。また、第１導電層２０は、図１（ｂ）に示すように、凹部１ｂの内部に形成されているものである。

（第２導電層２１の構成について）
第２導電層２１は、少なくともＣо系磁性合金（例えば、Ｆｅ−Ｃо−Ｓｉ−Ｂ合金、Ｃо−Ｓｉ−Ｂ合金、Ｆｅ−Ｃо−Ｐ−Ｃ合金、及び、Ｆｅ−Ｃо−Ｐ−Ｂ−Ａｌ合金）からなるアモルファス材料で形成されており、１００以上の比透磁率を有するものである。また、第２導電層２１は、図１（ｂ）に示すように、第１導電層２０において第１絶縁体層３が形成されている側の面と反対側の面に形成されているものである。ここで、第２導電層２１の電気抵抗率（ｋΩ
・ｍ）は、上記第１導電層２０の電気抵抗率（ｋΩ・ｍ）よりも小さい。また、第２導電層２１は、１００以上１０００以下の比透磁率を有することがより好ましい。

（第１絶縁体層３の構成について）
第１絶縁体層３は、二酸化ケイ素などの絶縁体からなる層であり、図１（ｂ）に示すように、基板１の他方の面１ｃ、及び、第１磁性体層２の一方の面２ａの側に形成されているものである。

（金属層４の構成について）
金属層４は、Ａｌ、Ｃｕ、又はＰｔなどの金属からなる層であり、図１（ｂ）に示すように、第１絶縁体層３において第１磁性体層２が形成されている側の面３ａと反対側の面３ｂ側に埋設されているものである。金属層４は、図１（ｂ）に示すように、第１磁性体層２と第２磁性体層６との間に設けられているものである。また、金属層４は、図１（ａ）に示すように、基板１、第１絶縁体層３、及び、第２絶縁体層５の積層方向から見た場合に、渦巻き状に形成されており、略長方形状の第２磁性体層６（図１（ａ）参照）における各対角線の交点を中心として渦巻き状に巻回された巻線構造を有している。ここでの「中心」の位置は、第２磁性体層６における各対角線の交点に限定されるものではなく、金属層４を、第２磁性体層６の内側に形成し（図１（ａ）参照）、第１磁性体層２と第２磁性体層６との間に設けることさえできれば（図１（ｂ）参照）、どのような位置に決定してもよい。

（第２絶縁体層５の構成について）
第２絶縁体層５は、ポリイミドなどの樹脂からなる層であり、図１（ｂ）に示すように、第１絶縁体層３の面３ｂと同じ側の面５ａにおいて、金属層４を被覆するように形成されているものである。

（第２磁性体層６の構成について）
第２磁性体層６は、図１（ｂ）に示すように、第１導電層６０と、第２導電層６１と、を有したものである。

（第１導電層６０の構成について）
第１導電層６０は、上記第１導電層２０と同様に、Ｚｎフェライト（例えば、ＺｎＦｅ_２Ｏ_４）、Ｎｉ−Ｚｎ系フェライト、Ｍｎ−Ｚｎ系フェライト、及び、Ｃｕ−Ｚｎ系フェライトのうち、いずれか一つ以上からなるフェライト材料で形成されており、１（ｋΩ
・ｍ）以上の電気抵抗率を有するものである。また、第１導電層６０は、図１（ｂ）に示すように、第２絶縁体層５において第１絶縁体層３が形成されている側の面と反対側の面に形成されているものである。

（第２導電層６１の構成について）
第２導電層６１は、上記第２導電層２１と同様に、少なくともＣо系磁性合金（例えば、Ｆｅ−Ｃо−Ｓｉ−Ｂ合金、Ｃо−Ｓｉ−Ｂ合金、Ｆｅ−Ｃо−Ｐ−Ｃ合金、及び、Ｆｅ−Ｃо−Ｐ−Ｂ−Ａｌ合金）からなるアモルファス材料で形成されており、１００以上の比透磁率を有するものである。また、第２導電層６１は、第１導電層６０において第２絶縁体層５が形成されている側の面と反対側の面に形成されているものである。ここで、第２導電層６１の電気抵抗率（ｋΩ
・ｍ）は、上記第１導電層６０の電気抵抗率（ｋΩ ・ｍ）よりも小さい。また、第２導電層６１は、１００以上１０００以下の比透磁率を有することがより好ましい。

（第１実施形態に係るインダクタ１００の製造方法について）
次に、インダクタ１００の製造方法の一例について、図２及び図３を用いて説明する。

まず、一方の面に二酸化ケイ素からなる第１絶縁体層３の前駆体層７を予め形成した板状材料（例えば、シリコンウェハー）を、基板１の前駆体層８として準備する（図２（ａ）参照）。ここでの前駆体層７の厚さは７［μｍ］であるが、この厚さに限定されるものではない。

次に、前駆体層７の一方の面に、フォトレジスト９を塗布する（図２（ｂ）参照）。

次に、露光により現像液への溶解性が変化するフォトレジスト９の特性に基づき、フォトレジスト９にフォトマスクの画像を転写／形成する（図２（ｃ）参照）。このフォトマスクは、金属層４の渦巻き状の外形（図１（ａ）参照）と同じ形状のマスクパターン（配線パターン）を有しているものである。

次に、エッチングによって、前駆体層７の一方の面に上記マスクパターン（配線パターン）を形成する（図２（ｄ）参照）。

次に、フォトレジスト９に洗浄処理を施し、フォトレジスト９を取り除くことにより、第１絶縁体層３を作成する（図２（ｅ）参照）。

次に、電解メッキ法によって、第１絶縁体層３の一方の面に、Ｃｕからなる金属層４を形成する（図２（ｆ）参照）。ここでの金属層４の厚さは６［μｍ］であるが、この厚さに限定されるものではない。

次に、第１絶縁体層３の一方の面、及び、金属層４の一方の面に、ポリアミド酸の溶液を塗布し、塗布した溶液に乾燥処理及び熱処理を施すことによって、ポリイミドからなる第２絶縁体層５を形成する（図２（ｇ）参照）。

次に、前駆体層８の他方の面に、フォトレジスト１０を塗布する（図２（ｈ）参照）。

次に、露光により現像液への溶解性が変化するフォトレジスト１０の特性に基づき、フォトレジスト１０にフォトマスクの画像を転写／形成する（図３（ａ）参照）。このフォトマスクは、基板１の凹部１ｂの外形（図１（ａ）参照）と同じ形状のマスクパターンを有しているものである。

次に、キセノンガス雰囲気下で、前駆体層８の他方の面をエッチングする等方性エッチングによって、前駆体層８の他方の面に凹部１ｂを形成し、基板１を作成する（図３（ｂ）参照）。なお、凹部１ｂの形成は、等方性エッチングに限らず、溶液を用いた湿式のウェットエッチングによって行ってもよい。

次に、フォトレジスト１０に洗浄処理を施し、フォトレジスト１０を取り除く（図３（ｃ）参照）。

次に、ステンシルマスク１１を用いたスパッタリングによって、第２絶縁体層５の一方の面に、ＺｎＦｅ_２Ｏ_４からなる第１導電層６０を形成する（図３（ｄ）参照）。ここでの第１導電層６０の厚さは８０［ｎｍ］であるが、この厚さに限定されるものではない。他方、ここでのスパッタリングに伴い、図３（ｄ）に示すように、ステンシルマスク１１の一方の面には、ＺｎＦｅ_２Ｏ_４からなる導電層１２が形成される。

次に、ステンシルマスク１１を反転させて、該ステンシルマスク１１を用いたスパッタリングによって、第１絶縁体層３の他方の面に、ＺｎＦｅ_２Ｏ_４からなる第１導電層２０を形成する（図３（ｅ）参照）。ここでの第１導電層２０の厚さは第１導電層６０と同じく８０［ｎｍ］であるが、この厚さに限定されるものではない。他方、ここでのスパッタリングに伴い、図３（ｅ）に示すように、ステンシルマスク１１の一方の面に形成されている導電層１２には、ＺｎＦｅ_２Ｏ_４からなる導電層１３が積層される。

次に、ステンシルマスク１１を反転させて、該ステンシルマスク１１を用いたスパッタリングによって、第１導電層６０の一方の面に、ＦｅＣоＳｉＢからなる第２導電層６１を形成する（図３（ｆ）参照）。ここでの第２導電層６１の厚さは１１０［ｎｍ］であるが、この厚さに限定されるものではない。他方、ここでのスパッタリングに伴い、図３（ｆ）に示すように、導電層１２に積層されている導電層１３には、ＦｅＣоＳｉＢからなる導電層１４が積層される。

次に、ステンシルマスク１１を反転させて、該ステンシルマスク１１を用いたスパッタリングによって、第１導電層２０の一方の面に、ＦｅＣоＳｉＢからなる第２導電層２１を形成する（図３（ｇ）参照）。ここでの第２導電層２１の厚さは第２導電層６１と同じく１１０［ｎｍ］であるが、この厚さに限定されるものではない。他方、ここでのスパッタリングに伴い、図３（ｇ）に示すように、導電層１３に積層されている導電層１４には、ＦｅＣоＳｉＢからなる導電層１５が積層される。なお、本製造方法では、スパッタリングによって、各第１導電層２０，６０及び各第２導電層２１，６１を形成する方法について述べたが、この方法に限定されるものではなく、電解メッキ法などの方法によって、各第１導電層２０，６０及び各第２導電層２１，６１を形成してもよい。

上記各工程（図３（ｄ）〜図３（ｇ））では、第１磁性体層２（第１導電層２０及び第２導電層２１）及び第２磁性体層６（第１導電層６０及び第２導電層６１）の成膜処理を、第１絶縁体層３の他方の面と、第２絶縁体層５の一方の面と、に対して交互に行うことで、第１磁性体層２及び第２磁性体層６を均一な厚さ１９０［ｎｍ］に形成できる。

次に、実施例により本発明を具体的に説明する。ここでは、従来型のＤＣ−ＤＣコンバータに言及しつつ、本実施形態に係るインダクタ１００（図１参照）の分析結果について説明する。なお、本発明は、本実施例に限定されるものではない。

（従来型のＤＣ−ＤＣコンバータについて）
図４（ａ）は、従来型のＤＣ−ＤＣコンバータであって、低消費電力型電流スイッチに適用されるＤＣ−ＤＣコンバータの回路構成の一例を示している。該ＤＣ−ＤＣコンバータは、トランジスタＴｒのオン／オフに応じて、直流電圧を所定の電圧値[Ｖ]に昇圧可能なものであって、その要部は、チョークコイルＣＬと、トランジスタＴｒと、ダイオードＤと、からなるものである。チョークコイルＣＬの一端は、入力端子Ｖｉｎに接続されるものである。チョークコイルＣＬの他端は、トランジスタＴｒのドレインと、ダイオードＤのアノードとに接続されるものである。トランジスタＴｒのソースは、接地線ＧＮＤに接続されるものである。ダイオードＤのカソードは、出力端子Ｖｏｕｔに接続されるものである。この構成によれば、例えば１[Ｖ]の電圧が入力端子Ｖｉｎに印加された場合、該ＤＣ−ＤＣコンバータは、４[Ｖ]の電圧を出力端子Ｖｏｕｔから出力可能となっている。

現状の低消費電力型電流スイッチに適用されるＤＣ−ＤＣコンバータにあっては、１００[ＭＨｚ]よりも小さいスイッチング周波数で駆動するものが主流となっている。ここでの「スイッチング周波数」とは、ＤＣ−ＤＣコンバータの回路仕様の一つであって、オン/オフの切り替えを制御する信号の周波数を意味するものである。図４（ｂ）は、従来型のＤＣ−ＤＣコンバータの損失電力特性を示すものであって、Gregory Sizikov, Avinoam
Kolodny, Eby G. Fridman and Michael Zelikson,「 Frequency Dependent Efficiency Model of
On-Chip DC-DC Buck Converters」,
2010 IEEE 26-th Convention of Electrical and Electronics Engineers in Israel（非特許文献１）に示されているものである。なお、図４（ｂ）中の「スイッチングロス漸近直線」における「スイッチングロス」とは、電気回路の開閉にともなう電力の損失を意味している。

また、上述したＤＣ−ＤＣコンバータのインダクタンス値Ｌ[Ｈ]は、以下の式（１）で表される。

ここで、式（１）中のＶｉｎｍａｘ[Ｖ]は、ＤＣ−ＤＣコンバータの入力電圧の最大値[Ｖ]を示している。また、式（１）中のＶｉｎｍｉｎ[Ｖ]は、ＤＣ−ＤＣコンバータの入力電圧の最小値[Ｖ]を示している。また、式（１）中のＶｏｕｔ[Ｖ]は、ＤＣ−ＤＣコンバータの出力電圧[Ｖ]を示している。また、式（１）中のｆ[Ｈｚ]は、スイッチング周波数[Ｈｚ]を示している。また、式（１）中のＰｏｕｔ[Ｗ]は、ＤＣ−ＤＣコンバータの出力電力[Ｗ]を示している。

上記式（１）は、図４（ａ）に示すＤＣ−ＤＣコンバータ回路において用いることが可能なＬ値の制限を表している。図４（ａ）に示すＤＣ−ＤＣコンバータを動作させるためには、上記式（１）に示す条件を成立させる必要がある。上記式（１）に示すように、出力電圧Ｐｏｕｔ[Ｗ]を小さくすれば（あるいは小さくするためには）、大きなインダクタンス値Ｌ[Ｈ]が必要となる。

（ＤＣ−ＤＣコンバータへの適用について）
本発明者は、本実施形態に係るインダクタ１００（図１参照）をＤＣ−ＤＣコンバータ回路（図４（ａ）参照）に適用した。その結果、インダクタ１００の製造工程において、直径：８００[μｍ]、渦巻き回数：７［回］、厚さ：６[μｍ]の金属層４を形成した場合、ＤＣ−ＤＣコンバータへの適用において、インダクタンス値Ｌ［ｎＨ］を従来の５２[ｎＨ]から６０[ｎＨ]に増加させることができた。ここでの「渦巻き回数」とは、金属層４（図１（ａ）参照）における巻線の巻回数を意味している。なお、後述する表３中の項目「渦巻き回数」も同じ意味である。

（インダクタンス値Ｌの増加について）
本発明者は、Ｃｕからなる金属層４（図１（ａ）参照）の形状について分析を行った。ここでは、金属層４の積層方向に対する断面形状を円形状と仮定した上で、二酸化ケイ素からなる第１絶縁体層３と、ＺｎＦｅ_２Ｏ_４からなる第１導電層２０，６０とを、金属層４と同心円状に積層した場合について分析した。その結果、以下の近似計算式（２）〜（６）に示すように、金属層４で発生する磁束によって、インダクタンス値Ｌの増加が制限されることが分かった。

ここで、式（２），（６）中のＬ[Ｈ]は、本発明の比較例として、インダクタの製造プロセス（図２及び図３参照）において、図３（ｄ）〜（ｇ）に示す各製造工程を実施せずに、金属層４を第１磁性体層２（第１導電層２０及び第２導電層２１）と第２磁性体層６（第１導電層６０及び第２導電層６１）との間に設けなかった場合のインダクタンス値[Ｈ]を示している。また、式（２），（６）中のＬ_０[Ｈ]は、インダクタの製造プロセス（図２及び図３参照）において、図３（ｆ），（ｇ）に示す各製造工程を実施せずに、金属層４を各第１導電層２０，６０の間に設けた場合のインダクタンス値[Ｈ]を示している。また、式（２），（７）中のＷ_ｉ［μｍ］は、コイル（金属層４）の直径［μｍ］を示している。また、式（２），（８）中のｔ_Ａ［μｍ］は、第１絶縁体層３の厚さ［μｍ］を示している。また、式（２），（８）中のｔ_Ｂ［μｍ］は、金属層４の厚さ［μｍ］を示している。また、式（２），（８）中のｔ_Ｃ［μｍ］は、第１導電層２０の厚さ［μｍ］を示している。また、式（２），（８）中のｔ_Ｄ［μｍ］は、第１導電層６０の厚さ［μｍ］を示している。また、式（２），（９）中のμ_{ＺｎＦｅ２Ｏ４}は、各第１導電層２０，６０の比透磁率を示している。また、式（２），（９）中のμeffは、第１磁性体層２（第１導電層２０及び第２導電層２１）、及び、第２磁性体層６（第１導電層６０及び第２導電層６１）の各比透磁率を示している。

ここで、上記式（６）中の数値「５．３９」は、金属層４を各第１導電層２０，６０の間に設けなかった場合の金属層４における磁気抵抗（magnetic resistance）[Ａ／Ｗｂ]であって、金属層４における磁束の流れ難さの度合いを示している。また、式（６）中の数値「０．５」は、金属層４を各第１導電層２０，６０の間に設けた場合の金属層４における磁気抵抗[Ａ／Ｗｂ]を示している。また、式（６）中の数値「０．００１」は、第１導電層２０における磁気抵抗[Ａ／Ｗｂ]を示している。また、式（６）中の数値「０．６０２」は、第１導電層６０における磁気抵抗[Ａ／Ｗｂ]を示している。また、式（６）中の数値「０．７９９」は、真空中の磁気抵抗[Ａ／Ｗｂ]を示している。

上記式（６）中における各磁気抵抗０．５[Ａ／Ｗｂ]，０．００１[Ａ／Ｗｂ]，０．６０２[Ａ／Ｗｂ]，０．７９９[Ａ／Ｗｂ]の合計値１．９０２[Ａ／Ｗｂ]は、上記式（６）中の磁気抵抗５．３９[Ａ／Ｗｂ]よりも小さい値となっている。この結果から、金属層４を各第１導電層２０，６０の間に設けた場合には、金属層４を各第１導電層２０，６０の間に設けなかった場合よりも、磁束が金属層４内を伝搬し易くなり、金属層４で発生する磁束をデバイス内に閉じ込め易くなることが分かった。

（各材料の磁束の伝搬特性について）
図５は、磁束の伝搬特性についてのシミュレーション結果を示している。ここでは、Ｃｕからなる金属層４、マトリックス（ＺｎＦｅ_２Ｏ_４）からなる第１導電層２０，６０、フィラー（ＦｅＣоＳｉＢ）からなる第２導電層２１，６１の組合せにより、３種類のケースＡ〜Ｃについて、データの採取を行った。図５中の各特性曲線Ａ〜Ｃは、各ケースＡ〜Ｃに相当するものである。ここで、ケースＡは、インダクタの製造プロセス（図２及び図３参照）において、図３（ｄ）〜（ｇ）に示す各製造工程を実施して、金属層４を第１磁性体層２（第１導電層２０及び第２導電層２１）と第２磁性体層６（第１導電層６０及び第２導電層６１）との間に設けた場合を示している。ケースＢは、本発明の比較例として、インダクタの製造プロセス（図２及び図３参照）において、図３（ｄ）〜（ｇ）に示す各製造工程を実施せずに、金属層４を第１磁性体層２（第１導電層２０及び第２導電層２１）と第２磁性体層６（第１導電層６０及び第２導電層６１）との間に設けなかった場合を示している。ケースＣは、インダクタの製造プロセス（図２及び図３参照）において、図３（ｆ），（ｇ）に示す各製造工程を実施せずに、金属層４を各第１導電層２０，６０の間に設けた場合を示している。

図５では、フィラー体積密度６５［％］を境界値として、フィラー体積密度［％］が境界値６５［％］未満の場合に、電気抵抗（Ω）が十分に大きくなっている。他方、フィラー体積密度［％］が境界値６５［％］を超える場合に、電気抵抗（Ω）が十分に小さくなっている。ここで、フィラー体積密度［％］を約５０［％］〜６５［％］とする範囲内において、特性曲線Ｂ，Ｃを比較した結果、金属層４を各第１導電層２０，６０の間に設けた場合には、金属層４を第１磁性体層２と第２磁性体層６との間に設けなかった場合よりも電気抵抗（Ω）が大きくなり、金属層４内で生じる渦電流を低減できることが分かった。

また、図５に示すように、特性曲線Ａは、フィラー（ＦｅＣоＳｉＢ）とマトリックス（ＺｎＦｅ_２Ｏ_４）との間の比透磁率を小さくすると、緩やかに変化することが分かった。また、特性曲線Ｃを考察した結果、磁束は、第１導電層２０，６０を介して伝搬されることが分かった。

（絶縁基板における導電性フィラーを用いた直流電流特性について）
図６は、絶縁基板における導電性フィラーを用いた直流電流特性についてのシミュレーション結果を示している。ここでは、フィラー体積密度［％］が５０［％］を超える場合に、渦電流に起因して、許容し難い損失電力［Ｗ］が発生するという結果を得た。

（ＣＭＯＳ（Complementary
Metal Oxide Semiconductor）インダクタに強磁性体層を設けた際の性能測定について）
以下の表１，２は、ＣＭＯＳインダクタに強磁性体層を設けた際の性能測定を示している。

ここで、表２中の「新型のＶＮＡ」とは、本実施形態に係るインダクタ１００（図１参照）を適用した高周波回路（ベクトル・ネットワーク・アナライザ）を示すものである。また、表１，２中の「Ｓ１」，「Ｓ２」は、１８０［℃］の温度条件下で、２時間、焼鈍加工したデバイスを示している。また、表１，２中の「Ｓ３」，「Ｓ４」は、１８０［℃］の温度条件下で、３時間、焼鈍加工したデバイスを示している。なお、表２中の「ｎ／ａ」は、「not available」の略語であって、データがないことを意味している。

表１，２の測定結果から、新型のＶＮＡでは、旧型のＶＮＡと比べて、共振周波数（ＧＨｚ）が４〜６［％］減少し、初期のインダクタンス値（ｎＨ）が０．５〜１１［％］増加し、共振の鋭さＱの最大値が５〜１０［％］減少することが分かった。また、強磁性体層の厚さ［μｍ］を現行の０．８［μｍ］よりも大きくすれば、初期のインダクタンス値（ｎＨ）をさらに増加できることが分かった。また、室温下におけるデバイスの熟成加工についてさらに研究を進めれば、強磁性体層に加わる機械的なストレスを緩和できる可能性が高いことが分かった。

（インダクタの性能測定について）
図７は、高周波回路（ベクトル・ネットワーク・アナライザ）を用いたインダクタの性能測定についての実験結果を示している。図７（ａ）は、縦軸をインダクタンス値Ｌ［ｎＨ］とし、横軸を周波数［ＧＨｚ］とした際のインダクタンス値Ｌの変化特性を示している。また、図７（ｂ）は、縦軸を共振の鋭さＱとし、横軸を周波数［ＧＨｚ］とした際の共振の鋭さＱの変化特性を示している。ここで、図７（ａ），（ｂ）中の『Standard』は、インダクタに強磁性体層を設けなかった際のインダクタンス値Ｌ及び共振の鋭さＱの変化特性を示している。また、『Annealed』は、焼鈍加工によってインダクタに強磁性体層を設けた際のインダクタンス値Ｌ及び共振の鋭さＱの変化特性を示している。また、『Annealed_Aged』は、焼鈍／熟成加工によってインダクタに強磁性体層を設けた際のインダクタンス値Ｌ及び共振の鋭さＱの変化特性を示している。

図７（ａ）に示すように、周波数を０．０８［ＧＨｚ］とした場合には、焼鈍／熟成加工によってインダクタに強磁性体層を設けた際のインダクタンス値Ｌ［Ｈ］は６０［ｎＨ］となり、インダクタに強磁性体層を設けなかった際のインダクタンス値Ｌ（＝５２［ｎＨ］）と比べて８［ｎＨ］だけ大きな値となった。

また、図７（ｂ）に示すように、周波数を０．０８［ＧＨｚ］とした場合には、焼鈍／熟成加工によってインダクタに強磁性体層を設けた際の共振の鋭さＱは１．８となり、インダクタに強磁性体層を設けなかった際の共振の鋭さＱ（＝１．５）と比べて０．３だけ大きな値となった。同様に、周波数を０．０８［ＧＨｚ］とした場合には、焼鈍加工によってインダクタに強磁性体層を設けた際の共振の鋭さＱは１．８となり、インダクタに強磁性体層を設けなかった際の共振の鋭さＱ（＝１．５）と比べて０．３だけ大きな値となった。

（ローカル発振器への適用について）
図８（ａ）は、本実施形態に係るインダクタ１００（図１参照）を適用したローカル発振器（以下、単に発振器ともいう）の回路構成の一例を示している。該発振器は、カップリングコイルＬ１，Ｌ２のインダクタンス値に応じて発振周波数を制御可能なものであって、その要部は、ｎ型ＭＯＳトランジスタＮＴ１，ＮＴ２と、カップリングコイルＬ１，Ｌ２と、可変キャパシタＣと、からなる。トランジスタＮＴ１のソースは、トランジスタＮＴ２のソースに接続される。トランジスタＮＴ１，ＮＴ２の各ソースは、接地線ＧＮＤに接続される。トランジスタＮＴ１のゲートは、トランジスタＮＴ２のドレインと、カップリングコイルＬ２の入力端子とに接続される。トランジスタＮＴ１のドレインは、トランジスタＮＴ２のゲートと、カップリングコイルＬ１の入力端子とに接続される。カップリングコイルＬ１，Ｌ２の各出力端子は、ドレイン電圧線Ｖｄｄに接続される。可変キャパシタＣは、カップリングコイルＬ１，Ｌ２の各入力端子間に接続される。ここでの発振器は、カップリングコイルＬ１，Ｌ２のインダクタンス値Ｌを４０［ｎＨ］とした場合、０．５［ＧＨｚ］の発振周波数で発振可能であることが分かった。

（アンテナ給電用ユニットへの適用について）
図８（ｂ）は、本実施形態に係るインダクタ１００（図１参照）を適用したアンテナ給電用ユニットの回路構成の一例を示すものである。該アンテナ給電用ユニットは、アンテナ受信信号を増幅し、その増幅信号を受信装置（不図示）に入力可能なものであって、その要部は、入力整合回路Ａ１と、アンテナ受信信号を増幅可能な増幅部Ａ２と、アンテナ受信信号の伝送線路として機能する同軸ケーブルＡ３と、からなる。入力整合回路Ａ１は、同軸ケーブルＡ３のブースタ入力端子ＩＮに設けられ、増幅部Ａ２へ入力されるアンテナ受信信号をフィルタリングするとともに、ブースタ入力端子ＩＮにおけるインピーダンスを増幅部Ａ２における入力インピーダンスに整合させるものであって、その要部は、コイルＬと、キャパシタＣと、からなる。ここでの増幅部Ａ２は、５００［ＭＨｚ］の周波数帯域で平坦なゲイン特性を有することが分かった。

上記構成によれば、金属層４を第１磁性体２と第２の磁性体層６との間に設けることで閉磁路を形成することが可能となり、金属層４で発生する磁束を従来よりもデバイス内に閉じ込めることができる。その結果、金属層４のインダクタンス値Ｌ（共振の鋭さＱ値）を従来よりも大きな値に維持でき、電力コンバータ、ローカル発振器、及び、アンテナ給電用ユニットなどで要求される大きな周波数の領域で、従来よりも大きなインダクタンス値Ｌ（共振の鋭さＱ）を得ることができる。

また、上記構成によれば、第１磁性体２及び第２磁性体層６のそれぞれを、高い電気抵抗率且つ高い比透磁率を同時に実現可能な複合磁性体層として形成することで、金属層４内で生じる渦電流の発生を効率的に抑制しつつ、金属層４で発生する磁束をデバイス内に効率的に閉じ込めることができる。

また、上記構成によれば、Ｚｎフェライト、Ｎｉ−Ｚｎ系フェライト、Ｍｎ−Ｚｎ系フェライト、及び、Ｃｕ−Ｚｎ系フェライトのうち、いずれか一つ以上からなるフェライト材料を用いることで、１（ｋΩ・ｍ）以上の電気抵抗率を有する第１導電層２０，６０を容易に構成することができる。

また、上記構成によれば、少なくともＣо系合金からなるアモルファス材料を用いることで、１００以上の比透磁率を有する第２導電層２１，６１を容易に構成することができる。

また、上記構成によれば、金属層４を渦巻き状に形成することにより、金属層４の内部に磁力線を集中させることができる。従って、より多くの磁束を発生させることができ、金属層４におけるインダクタンス値Ｌ及び共振の鋭さＱ値を従来よりも向上させることができる。また、金属層４を渦巻き状に形成することよって、金属層４を薄く形成できるので、デバイス全体の軽量化（コンパクト化）を図ることができる。

また、上記構成によれば、基板１の面１ａに凹部１ｂを形成することにより、第１磁性体層２を第１絶縁体層３において第２絶縁体層５が形成されている側と反対側の面３ａに容易に形成することができる。その結果、金属層４を第１磁性体層２及び第２磁性体層６の間に設けることが可能となり、金属層４におけるインダクタンス値Ｌ（共振の鋭さＱ値）が低下することを従来よりも抑制できるという効果を有したインダクタ１００を容易に製造できる。

また、上記構成によれば、スパッタリングによる第１磁性体層２（第１導電層２０及び第２導電層２１）及び第２磁性体層６（第１導電層６０及び第２導電層６１）の成膜処理を、第１絶縁体層３の他方の面と、第２絶縁体層５の一方の面と、に対して交互に行うとともに、第１磁性体層２及び第２磁性体層６の各厚さを均一にすることで、第１磁性体層２及び第２磁性体層６に加わるストレスを吸収し易くできる。その結果、インダクタ１００の破損を従来よりも抑制できる。

＜第２実施形態＞
以下、図９〜図１１を参照しながら、本発明の第２実施形態に係るインダクタ、及び、その製造方法について説明する。なお、第１実施形態の部位１，２，５〜１５，２０，２１，６０，６１と、本実施形態の部位２０１，２０２，２０５〜２１５，２２０，２２１，２６０，２６１（図示していない部位がある）とは、順に同様のものであるので、説明を省略することがある。

（第２実施形態に係るインダクタ２００の構成について）
図９（ａ），（ｂ）に示すように、インダクタ２００は、基板２０１と、第１磁性体層２０２と、第１絶縁体層２０３と、金属層２０４と、第２絶縁体層２０５と、第２磁性体層２０６と、を備えているものである。なお、図９（ａ）においては、説明の都合上、第２磁性体層２０６及び第２絶縁体層２０５を介して金属層２０４を透視した際の、該金属層２０４の外形線を仮想線（破線）によって表している。同様に、図９（ａ）においては、第２絶縁体層２０５及び第１絶縁体層２０３を介して基板２０１の凹部２０１ｂを透視した際の、該凹部２０１ｂの外形線を仮想線（一点鎖線及び実線）によって表している。なお、下記の「前」及び「後」なる各用語は、図９（ａ）に示すインダクタ２００の各位置を示している。

（金属層２０４の構成について）
金属層２０４は、Ａｌ、Ｃｕ、又はＰｔなどの金属からなる層であり、図９（ｂ）に示すように、第１絶縁体層２０３において第１磁性体層２０２の形成されている側の面２０３ａと反対側の面２０３ｂに形成されているものである。金属層２０４は、図９（ｂ）に示すように、第１磁性体層２０２と第２磁性体層２０６との間に設けられているものである。また、金属層２０４は、図９（ａ）に示すように、基板２０１、第１絶縁体層２０３、及び、第２絶縁体層２０５の積層方向から見た場合に、略矩形状に形成されているものである。

なお、本実施形態では、図９（ａ）に示すように、金属層２０４の前側端部２０４ａと後側端部２０４ｂは、それぞれ、第２絶縁体層２０５の前側端部２０５ｃと後側端部２０５ｄよりも内側に配置されているが、ここで、一変形例として、金属層２０４の前側端部２０４ａが第２絶縁体層２０５の前側端部２０５ｃまで延在していてもよく、同様に、金属層２０４の後側端部２０４ｂが第２絶縁体層２０５の後側端部２０５ｄまで延在していてもよい。

（第２実施形態に係るインダクタ２００の製造方法について）
図１０及び図１１は、インダクタ２００の製造方法の一例を示している。なお、第１実施形態の図２（ａ），（ｂ），（ｇ），（ｈ）及び図３（ａ）〜（ｈ）に示す各製造工程と、本実施形態の図１０（ａ），（ｂ），（ｇ），（ｈ）及び図１１（ａ）〜（ｈ）に示す各製造工程とは、順に同様のものであるので、ここでは、図１０（ｃ）〜図１０（ｆ）に示す各製造工程についてのみ詳細に説明する。

図１０（ａ），（ｂ）に示す各製造工程を実施した後、図１０（ｃ）において、露光により現像液への溶解性が変化するフォトレジスト２０９の特性に基づき、フォトレジスト２０９にフォトマスクの画像を転写／形成する。このフォトマスクは、金属層２０４の略矩形状の外形（図９（ａ）参照）と同じ形状のマスクパターン（配線パターン）を有しているものである。

次に、エッチングによって、前駆体層２０７の一方の面に上記マスクパターン（配線パターン）を形成する（図１０（ｄ）参照）。

次に、フォトレジスト２０９に洗浄処理を施し、フォトレジスト２０９を取り除くことにより、第１絶縁体層２０３を作成する（図１０（ｅ）参照）。

次に、電解メッキ法によって、第１絶縁体層２０３の一方の面に、Ｃｕからなる金属層２０４を形成する（図１０（ｆ）参照）。

そして、上記各工程（図１０（ｇ），（ｈ）、図１１（ａ）〜（ｇ））を実施することによって、インダクタ２００が完成する（図１１（ｈ）参照）。

上記構成によれば、第１実施形態と同様の効果を得ることができる。

以上、本発明の実施形態について図面に基づいて説明したが、具体的な構成は、これらの実施形態に限定されるものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

なお、第１実施形態では、図２及び図３に示す各工程を順に行うことにより、インダクタ１００を製造する例について述べたが、本発明はこれに限定されるものではない。例えば、以下の工程（１）〜（５）、つまり、（１）基板１の一方の面を酸化して第１絶縁体層３を形成する工程、（２）基板１の他方の面に凹部１ｂを形成する工程、（３）第１絶縁体層３の一方の面に金属層４を形成し、第１絶縁体層３において金属層４の形成されている側と同じ側の面において金属層４を被覆可能な第２絶縁体層５を形成する工程、（４）凹部１ｂの内部に第１磁性体層２を形成する工程、（５）第２絶縁体層５において第１絶縁体層３の形成されている側の面と反対側の面に第２磁性体層６を形成する工程、を順に行うことにより、インダクタ１００を製造してもよい。第２実施形態における製造方法（図１０及び図１１参照）についても、同様の順番で、インダクタ２００を製造可能である。

なお、第１実施形態では、第１導電層２０及び第２導電層２１を、この順序で、第１絶縁体層３の他方の面に積層する例について述べたが、この積層順序は変更できる。また、第１実施形態では、第１導電層６０及び第２導電層６１を、この順序で、第２絶縁体層５の一方の面に積層する例について述べたが、この積層順序は変更できる。インダクタ１００を製造する例について述べたが、本発明はこれに限定されるものではない。特に、ＦｅＣоＳｉＢからなる第２導電層６１を、ポリイミドなどの樹脂からなる第２絶縁体層５に隣接して形成した場合には、第２導電層６１と第２絶縁体層５とがなじみ易くなり、隣接して形成しなかった場合よりも、第２磁性体層６と第２絶縁体層５との密着強度を向上できる。第２実施形態における第１導電層２２０，２６０及び第２導電層２２１，２６１の積層順序についても同様に変更できる。

なお、上記各実施形態では、インダクタ１００，２００の製造工程において、上記各工程（図３（ｄ）〜図３（ｇ）、図１１（ｄ）〜図１１（ｇ））を１回のみ実施して、第１磁性体層２，２０２及び第２磁性体層６，２０６をそれぞれ一層ずつ形成する例について述べたが、本発明はこれに限定されるものではない。インダクタ１００，２００が、第１磁性体層２，２０２及び第２磁性体層６，２０６のそれぞれを複数積層した積層構造を有していてもよい。より具体的には、該積層構造体の各厚さが例えば５[μｍ]〜１０[μｍ]になるまで、上記各工程（図３（ｄ）〜図３（ｇ）、図１１（ｄ）〜図１１（ｇ））を複数回繰り返すことによって、インダクタを完成させてもよい。これにより、金属層４，２０４のインダクタンス値Ｌ（共振の鋭さＱ値）をより大きな値に維持可能なインダクタを容易に製造できる。

１、２０１ 基板
１ａ、１ｃ、２ａ、３ａ、３ｂ、５ａ、５ｂ、２０３ａ、２０３ｂ 面
１ｂ、２０１ｂ 凹部
２、２０２ 第１磁性体層
３、２０３ 第１絶縁体層
４、２０４ 金属層
５、２０５ 第２絶縁体層
６、２０６ 第２磁性体層
７、８、２０７、２０８ 前駆体層
９、１０、２０９、２１０ フォトレジスト
１１、２１１ ステンシルマスク
２０、６０、２２０、２６０ 第１導電層
２１、６１、２２１、２６１ 第２導電層
１００、２００ インダクタ

Claims (8)

1. 一方の面に凹部が形成された基板と、
   前記凹部の内部に形成された第１磁性体層と、
   前記基板の他方の面、及び、前記第１磁性体層の一方の面に形成された第１絶縁体層と、
   前記第１絶縁体層において前記第１磁性体層が形成されている側の面と反対側の面に形成された金属層と、
   前記第１絶縁体層の前記金属層が形成されている側と同じ側の面において前記金属層を被覆可能に形成された第２絶縁体層と、
   前記第２絶縁体層において前記第１絶縁体層が形成されている側の面と反対側の面に形成された第２磁性体層とを備え、
   前記金属層が、
   前記第１及び第２磁性体層の間に設けられていることを特徴とするインダクタ。
2. 前記第１及び第２磁性体層のそれぞれが、
   複数積層された積層構造を有することを特徴とする請求項１に記載のインダクタ。
3. 前記第１及び第２磁性体層のそれぞれが、
   １（ｋΩ・ｍ）以上の電気抵抗率を有する第１導電層と、
   １００以上の比透磁率を有する第２導電層と、
   を備え、
   前記第２導電層の電気抵抗率が、
   前記第１導電層の電気抵抗率よりも小さいことを特徴とする請求項１又は２に記載のインダクタ。
4. 前記第１導電層が、ソフトフェライト材料で形成されていることを特徴とする請求項３に記載のインダクタ。
5. 前記第２導電層が、
   少なくともＣо系磁性合金からなるアモルファス材料で形成されていることを特徴とする請求項３又は４に記載のインダクタ。
6. 前記金属層が、
   前記基板、前記第１及び第２絶縁体層の積層方向から見た場合に、渦巻き状に形成されていることを特徴とする請求項１〜５のいずれか１項に記載のインダクタ。
7. 基板の一方の面を酸化して第１絶縁体層を形成する工程、及び、予め一方の面に第１絶縁体層を形成した基板を準備する工程のいずれか一方の工程と、
   前記基板の他方の面に凹部を形成する工程、及び、前記第１絶縁体層の一方の面に金属層を形成し、前記第１絶縁体層の前記金属層が形成されている側と同じ側の面において前記金属層を被覆可能な第２絶縁体層を形成する工程より選択した一方の工程と、選択されていない他方の工程と、
   前記凹部の内部に第１磁性体層を形成する工程、及び、前記第２絶縁体層において前記第１絶縁体層が形成されている側の面と反対側の面に第２磁性体層を形成する工程より選択した一方の工程と、選択されていない他方の工程と、
   を順に行うことにより、
   前記金属層を前記第１及び第２磁性体層の間に設けたことを特徴とするインダクタの製造方法。
8. 前記第１及び第２磁性体層のそれぞれを複数積層する工程を含むことを特徴とする請求項７に記載のインダクタの製造方法。

Images