JP2013207408A - 電力増幅器 - Google Patents

電力増幅器 Download PDF

Info

Publication number
JP2013207408A
JP2013207408A JP2012072229A JP2012072229A JP2013207408A JP 2013207408 A JP2013207408 A JP 2013207408A JP 2012072229 A JP2012072229 A JP 2012072229A JP 2012072229 A JP2012072229 A JP 2012072229A JP 2013207408 A JP2013207408 A JP 2013207408A
Authority
JP
Japan
Prior art keywords
transistor
power amplifier
gate
transistors
gate bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012072229A
Other languages
English (en)
Inventor
Hikari Ikeda
光 池田
Motoyoshi Iwata
基良 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012072229A priority Critical patent/JP2013207408A/ja
Publication of JP2013207408A publication Critical patent/JP2013207408A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】増幅器の安定動作が可能となる電力増幅器を提供することを目的とする。
【解決手段】半導体素子23上に、形成され、入力端子11に入力された高周波信号を増幅し、出力端子12に出力する並列接続された複数のトランジスタ15と、半導体素子23上、かつ、複数のトランジスタ15のうち少なくとも半導体素子23の中央及び端部にあるトランジスタ15の近傍に形成され、一端が対応する近傍のトランジスタ15のゲート端子に接続され、温度に応じて抵抗値が変化する複数の第1のゲートバイアス抵抗20と、一端が第1のゲートバイアス抵抗20に接続され、他端が接地された第2のゲートバイアス抵抗21とを備える。
【選択図】図4

Description

本発明は、電力増幅器に関し、特にマイクロ波帯、ミリ波帯などの高周波の信号を増幅する電力増幅器に関する。
トランジスタを用いた高周波増幅器では、利得はゲート電圧、ドレイン電圧といった直流バイアスと、トランジスタの入出力の高周波整合とにより決定される。
しかし、トランジスタの温度が変化した場合、トランジスタの特性の一つである相互コンダクタンス等の変化により、上記直流バイアス、高周波整合が同じ条件であっても、高周波増幅器の利得は変化する。一般的にトランジスタの温度変化にともなう利得の変化は、低温では利得が増加し、高温では利得が減少する。
それに対して、トランジスタの利得がトランジスタのゲート電圧に依存することを利用して、温度に対してゲート電圧を変化させることで、利得の温度変動を抑制する技術が開示されている(例えば特許文献1参照。)上記の問題を改善している増幅器がある。
特開昭57−83910号公報
しかしながら、上記特許文献1に開示されるような従来の技術では、増幅器の安定動作ができないという問題がある。
そこで、本発明は、かかる問題に鑑みてなされたものであって、増幅器の安定動作が可能となる電力増幅器を提供することを目的とする。
上記の目的を達成するために、本発明の一態様に係る電力増幅器は、入力端子と出力端子とを有する電力増幅器であって、半導体素子上に並列接続されて形成され、前記入力端子に入力された高周波信号を増幅し、前記出力端子に出力する複数のトランジスタと、前記半導体素子上、かつ、前記複数のトランジスタのうち少なくとも前記半導体素子の中央及び端部にあるトランジスタの近傍に形成され、一端が対応する前記近傍のトランジスタのゲートに接続され、他端にバイアス電圧が印加される、温度に応じて抵抗値が変化する複数の可変抵抗素子と、それぞれ、一端が対応する前記可変抵抗素子の前記一端に接続され、他端が接地された複数の抵抗素子とを備える。
なお、これらの全般的または具体的な態様は、システムまたは方法で実現されてもよく、システム及び方法の任意な組み合わせで実現されてもよい。
本発明によれば、増幅器の安定動作が可能となる電力増幅器を実現することができる。
従来の電力増幅器の回路図である。 複数のトランジスタが並列に接続された大出力用の電力増幅器に使用されるトランジスタの典型的なレイアウトを示す図である。 図2に示すトランジスタ95のX1−X2上の温度分布の一例を示す図である。 実施の形態1における電力増幅器の回路図である。 トランジスタの内部の温度における、ゲート電圧と電力増幅器の利得との関係を示す図である。 実施の形態1の効果を説明するための図である。 実施の形態1における電力増幅器に使用される半導体素子のレイアウトを示す図である。 実施の形態1の変形例1における電力増幅器の回路図である。 実施の形態1の変形例2における電力増幅器の回路図である。 実施の形態2における電力増幅器の回路図である。
(本発明の一態様を得るに至った経緯)
以下、本発明の一態様を得るに至った経緯について説明する。
図1は、従来の電力増幅器の回路図である。
図1に示す電力増幅器80は、高周波信号が入力される入力端子81と、トランジスタ85によって増幅されたRF信号を出力する出力端子82と、整合回路83及び84と、トランジスタ85と、ゲートバイアス用のRFチョーク86と、ドレインバイアス用のRFチョーク87と、ゲートバイアス用ブリーダ抵抗88と、温度によって抵抗値が変化するサーミスタ89と、ゲートバイアス電圧供給端子90と、ドレインバイアス電圧供給端子91とで構成される。また、ゲートバイアス用ブリーダ抵抗88とサーミスタ89とで分圧回路が構成されており、その分圧回路の一端は接地されている(図ではサーミスタ89の一端が接地)。
次に、以上のように構成される従来の電力増幅器80の動作について説明する。
まず、入力端子81に高周波信号が加えられる。すると、その高周波信号は整合回路83を介してトランジスタ85へ供給される。
次に、トランジスタ85に供給された高周波信号は、トランジスタ85で増幅され、整合回路84を介した後に出力端子82へと導かれる。ここで、ゲートバイアス電圧供給端子90に印加される電圧は、ゲートバイアス用ブリーダ抵抗88とサーミスタ89とで分圧され、整合回路83を介してトランジスタ85へ供給される。
このように、サーミスタ89の温度による抵抗値の変化を利用することにより、上記分圧比を変化させることで、トランジスタ85に供給されるゲートバイアス電圧を変化させることができる。それにより、従来の電力増幅器80は、温度に対する利得変化を抑制することができる。
しかしながら、従来の電力増幅器80の構成では、トランジスタ85が複数の並列トランジスタからなる場合、つまり、複数のトランジスタが並列に接続された大出力用の電力増幅器では、十分な温度補償効果が得られず、安定動作ができないという課題を本発明者らは見出した。
以下、その課題について図を用いて説明する。
図2は、大出力用の電力増幅器に使用される複数のトランジスタの典型的なレイアウトを示す図である。ここで、図2に示す電力増幅器80は、大出力用の電力増幅器であり、複数のトランジスタが並列に接続されている。
図2に示すトランジスタ95は、ソース電極パッド951と、複数のドレイン電極パッド952と、複数のゲート電極パッド953とを備える。また、このトランジスタ95は、複数のソース電極954と、複数のドレイン電極955と、複数のゲート電極956とを備える。
具体的には、ソース電極パッド951は、トランジスタ95の動作領域957上に複数形成されたソース電極954と接続され、ドレイン電極パッド952は、動作領域957上に複数形成されたドレイン電極955と接続されている。ゲート電極パッド953は、動作領域957上に複数形成されたゲート電極956と接続されている。
また、ソース電極パッド951、ドレイン電極パッド952及びゲート電極パッド953にはそれぞれ、図示していないが、外部接続端子との接続のために、ワイヤーボンディングが施される。そして、ワイヤーボンディングにより、それぞれのソース電極パッド951はソース外部接続端子に、ドレイン電極パッド952はドレイン外部接続端子に、ゲート電極パッド953はゲート外部接続端子に接続される。なお、それら電極パッドに接続される外部接続端子の部分はそれぞれ一つのソース端子、ドレイン端子、ゲート端子となる。
また、トランジスタ95は、動作時には、動作領域957の複数のドレイン電極955とそれに対応するソース電極954との間に電流が流れることで熱が発生する。
さらに、上記のように複数のトランジスタで構成されるトランジスタ95においては、動作時に温度の不均一が発生する。以下それについて説明する。
図3は、図2に示すトランジスタ95のX1−X2上の温度分布の一例を示す図である。
つまり、図3は、トランジスタ95の動作時には、トランジスタ95に構成される複数のトランジスタのうち、両端(図では上下端)のトランジスタでは温度が低くなり中心部のトランジスタでは温度が最も高くなってしまうことを示している。これは、トランジスタ95が複数のトランジスタが並列に接続されて構成されているからである。より具体的には、トランジスタ95の動作時に、ドレイン電極955と対応するソース電極954の間での発熱が重畳されるからである。
したがって、大出力増幅器に用いられるトランジスタ95においては、動作時に温度の不均一が発生するので、効果的な温度補償を実現するためには、動作時の温度分布に応じたゲートバイアス電圧の制御が必要である。
しかしながら、従来の電力増幅器80では、増幅器内部での温度の不均一についての対策は行われていない。特に電力増幅器80が大出力増幅器である場合には、複数のトランジスタから構成されるトランジスタ85に対して1つのサーミスタしか構成されていないことになり、十分な利得の温度補償効果が得られず、トランジスタ85の動作が不安定になる。
そこで、本発明の一態様は、かかる問題に鑑みてなされたものであって、増幅器の安定動作が可能となる電力増幅器を提供することを目的とする。
上記問題を解決するために、本発明の一態様に係る電力増幅器は、入力端子と出力端子とを有する電力増幅器であって、半導体素子上に並列接続されて形成され、前記入力端子に入力された高周波信号を増幅し、前記出力端子に出力する複数のトランジスタと、前記半導体素子上、かつ、前記複数のトランジスタのうち少なくとも前記半導体素子の中央及び端部にあるトランジスタの近傍に形成され、一端が対応する前記近傍のトランジスタのゲートに接続され、他端にバイアス電圧が印加される、温度に応じて抵抗値が変化する複数の可変抵抗素子と、それぞれ、一端が対応する前記可変抵抗素子の前記一端に接続され、他端が接地された複数の抵抗素子とを備える。
これにより、増幅器の安定動作が可能となる電力増幅器を実現することができる。
また、前記複数の可変抵抗素子のそれぞれは、前記半導体素子上、かつ、前記複数のトランジスタのそれぞれの近傍に形成され、前記一端が対応する前記トランジスタのゲートに接続されるとともに、対応する前記抵抗素子の前記一端に接続されるとしてもよい。
また、前記複数のトランジスタのゲートには、負のバイアス電圧が印加され、前記可変抵抗素子は、正の抵抗温度係数を有するとしてもよい。
また、前記可変抵抗素子の抵抗温度係数は、前記抵抗素子の抵抗温度係数よりも大きいとしてもよい。
また、前記複数のトランジスタは、デプレッション型のN型FETであるとしてもよい。
ここで、例えば、前記複数のトランジスタのゲートには、正のバイアス電圧が印加され、前記可変抵抗素子は、負の抵抗温度係数を有するとしてもよい。
また、前記可変抵抗素子の抵抗温度係数は、前記抵抗素子の抵抗温度係数よりも小さいとしてもよい。
ここで、例えば、前記複数のトランジスタは、エンハンスド型のN型FETであるとしてもよい。
なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、一形態を構成する任意の構成要素として説明される。
(実施の形態1)
以下、本発明の一態様における電力増幅器について図面を参照しながら具体的に説明する。
(構成)
図4は、実施の形態1における電力増幅器の回路図である。
図4に示す電力増幅器1は、入力端子11と出力端子12とを有する電力増幅器である。より具体的には、電力増幅器1は、入力端子11、出力端子12、入力整合回路13、出力整合回路14、トランジスタ15、RFチョーク16、RFチョーク17、ゲートバイアス電圧供給端子18、ドレインバイアス電圧供給端子19、第1のゲートバイアス抵抗20、第2のゲートバイアス抵抗21、トランジスタユニットセル22(22a〜22x)、半導体素子23、及び容量24を備える。
また、電力増幅器1は、複数のトランジスタユニットセル22a、22b、〜22xが1つの半導体素子23(1チップ)に形成されている。また、複数のトランジスタユニットセル22a、22b〜22xではそれぞれ、一組のトランジスタ15と第1のゲートバイアス抵抗20とが一組で構成されている。なお、半導体素子23は、例えば、半導体基板であるが、複数のトランジスタユニットセル22a、22b、〜22xが1チップに形成できるのであればよいのでこれに限定されない。
入力端子11は、高周波信号が入力される端子である。具体的には入力端子11は、入力整合回路13に接続され、入力された高周波信号を入力整合回路13に伝達する。
出力端子12は、トランジスタ15によって増幅された高周波信号を出力する端子である。具体的には、出力端子12は、出力整合回路14に接続され、トランジスタ15によって増幅された高周波信号が出力整合回路14を介して伝達され、伝達された高周波信号を出力する。
入力整合回路13は、一端が入力端子11と接続され、他端がトランジスタ15のゲート端子に接続されている。入力整合回路13は、入力端子11に入力された高周波信号をトランジスタ15へ伝達するとともに、トランジスタ15の入力インピーダンスを調整する。
出力整合回路14は、一端が出力端子12と接続され、他端がトランジスタ15のドレイン端子(またはソース端子)に接続されている。出力整合回路14は、トランジスタ15で増幅された高周波信号を出力端子12へ伝達するとともに、トランジスタ15の出力インピーダンスを調整する。
トランジスタ15は、半導体素子23上に並列接続して形成され、入力端子11に入力された高周波信号を増幅し、出力端子12に出力する。具体的には、トランジスタ15は、少なくとも2つ以上であり、ゲート端子が入力整合回路13とともに第1のゲートバイアス抵抗20の一端に接続されている。また、トランジスタ15は、ソース端子(またはドレイン端子)が接地され、ドレイン端子(またはソース端子)が出力整合回路14に接続されている。
本実施の形態では、トランジスタ15は、デプレッション型のN型FETである。例えばN型FETとは、N型のMOSFET、N型のJFET、HEMTなどである。すなわち、トランジスタ15は、負のゲートバイアス電圧の領域で制御され、印加されるゲート電圧がより小さい値になると遮断する特性を有する。また、複数のトランジスタ15のそれぞれのゲート端子には、負のゲートバイアス電圧Vgが第1のゲートバイアス抵抗20と、第2のゲートバイアス抵抗21とで分圧されて印加されている。
RFチョーク16は、ゲートバイアス用のRFチョークであり、一端がゲートバイアス電圧供給端子18に接続され、他端が第1のゲートバイアス抵抗20に接続されている。RFチョーク16は、高周波(RF)の通過を阻止し、ゲートバイアス電圧Vgの直流成分と低周波成分とを通過させて第1のゲートバイアス抵抗20に供給する。
RFチョーク17は、ドレインバイアス用のRFチョークであり、一端がドレインバイアス電圧供給端子19に接続され、他端がトランジスタ15のゲート端子に接続されている。RFチョーク17は、高周波(RF)の通過を阻止し、ドレインバイアス電圧の直流成分と低周波成分と通過させてトランジスタ15に供給する。
ゲートバイアス電圧供給端子18は、RFチョーク16の一端に接続されている。ゲートバイアス電圧供給端子18は、ゲートバイアス電圧Vgが印加される端子であり、印加されたゲートバイアス電圧Vgを、RFチョーク16を介して、第1のゲートバイアス抵抗20に供給する。
ドレインバイアス電圧供給端子19は、RFチョーク17の一端に接続されている。ドレインバイアス電圧供給端子19は、ドレインバイアス電圧が印加される端子であり、印加されたドレインバイアス電圧を、RFチョーク17を介してトランジスタ15に供給する。
第1のゲートバイアス抵抗20は、本発明の一態様の可変抵抗素子に対応し、温度に応じて抵抗値が変化する抵抗素子である。第1のゲートバイアス抵抗20は、半導体素子23上、かつ、複数のトランジスタ15のうち少なくとも半導体素子23の中央及び端部にあるトランジスタ15の近傍に形成され、一端が対応する近傍のトランジスタ15のゲートに接続され、他端にゲートバイアス電圧Vgが印加される。本実施の形態では、第1のゲートバイアス抵抗20のそれぞれは、半導体素子23上、かつ、複数のトランジスタ15のそれぞれの近傍に形成され、一端が対応するトランジスタ15のゲートに接続されるとともに、対応する第2のゲートバイアス抵抗21の一端に接続される。
具体的には、第1のゲートバイアス抵抗20は、例えばサーミスタなど温度に応じて抵抗値が変化する抵抗素子である。第1のゲートバイアス抵抗20は、一端がRFチョーク16を介してゲートバイアス電圧供給端子18と接続され、他端が対応するトランジスタ15のゲート端子に接続される。本実施の形態では、第1のゲートバイアス抵抗20は、複数のトランジスタ15のそれぞれの近傍に形成される。換言すると、トランジスタユニットセル22a〜22xごとに、トランジスタ15とその近傍に形成される第1のゲートバイアス抵抗20とが構成される。トランジスタユニットセル22a〜22xにおける第1のゲートバイアス抵抗20の一端は、RFチョーク16を介してゲートバイアス電圧供給端子18と共通に接続される。一方、トランジスタユニットセル22a〜22xにおける第1のゲートバイアス抵抗20の他端はそれぞれ、同じトランジスタユニットセル22a〜22xに構成されるトランジスタ15のゲート端子に接続される。なお、近傍とは、第1のゲートバイアス抵抗20が、同一のトランジスタセルユニットを構成するトランジスタ15の発熱を観測できる位置の範囲を意味する。
また、第1のゲートバイアス抵抗20は、正の抵抗温度係数(α1)を有し、第2のゲートバイアス抵抗21の抵抗温度係数(α2)よりも大きい。ここで、抵抗温度係数とは、温度が1℃変化したときに、抵抗がどれくらい変わるかを示すものであり、正の抵抗温度係数とは、温度が1℃変化したときに、抵抗が高くなる傾向を示す係数である。
このように構成されることで、第1のゲートバイアス抵抗20はそれぞれ、対応するトランジスタユニットセル22での発熱状態に応じてゲートバイアス電圧Vgを分圧して、複数のトランジスタ15のそれぞれのゲート端子に最適な電圧を供給できる。
第2のゲートバイアス抵抗21は、本発明の一態様の抵抗素子に対応し、一端が対応する第1のゲートバイアス抵抗20に接続され、他端が接地される。具体的には、第2のゲートバイアス抵抗21はそれぞれ、一端が属するトランジスタユニットセル22(22a、22b〜22x)のトランジスタ15のゲート端子に接続され、他端が接地される。
容量24はそれぞれ、一端が入力整合回路13に接続され、他端が属するトランジスタユニットセル22(22a、22b〜22x)のトランジスタ15のゲートに接続されている。この容量24は、複数のトランジスタ15にそれぞれ配置されることで、複数のトランジスタ15の異なるゲートバイアス電圧Vgの分圧同士の干渉を防止する。
以上のように、電力増幅器1は構成される。
(動作)
次に、以上のように構成された電力増幅器1の動作について説明する。
まず、入力端子11に高周波信号が加えられる。すると、その高周波信号は、入力整合回路13を介して複数のトランジスタ15に供給される。
次に、トランジスタ15に供給された高周波信号は、複数のトランジスタ15で増幅され、出力整合回路14を介して出力端子12へ出力される。
ここで、複数のトランジスタ15のそれぞれのゲート端子には、ゲートバイアス電圧Vgが第1のゲートバイアス抵抗20と、第2のゲートバイアス抵抗21とで分圧されて印加されている。第1のゲートバイアス抵抗20は、温度により抵抗が変化する可変抵抗であり、正の抵抗温度係数(α1)を有するので、それぞれのトランジスタユニットセル22での発熱状態に応じたゲートバイアス電圧Vgの分圧をトランジスタ15に供給できる。
図5は、トランジスタ45の内部の温度における、ゲート電圧と電力増幅器の利得との関係を示す図である。ここで、T2は室温のトランジスタ15が駆動するときの関係を示している。T1は室温よりも低い温度である低温のトランジスタ15が駆動するときの関係を示しており、T3は、室温よりも高い温度である高温のトランジスタ15が駆動するときの関係を示している。図6は、本実施の形態の効果を説明するための図である。
図5に示すように、A1からA2に示すゲート電圧の範囲では、T1〜T3のいずれの温度においても、ゲート電圧の増加に伴い利得が増えている。
ここで、トランジスタ15にA3に示すゲート電圧を設定した場合を考える。この場合、トランジスタ15は、例えばT2からT3に温度が上昇すると利得は減少する。また、トランジスタ15は、例えばT2からT1に温度が低下すると利得は増加する。つまり、トランジスタ15は、印加されるゲート電圧を一定にすると、温度変化によって利得が変化するので、複数のトランジスタ15で構成される電力増幅器1の利得も変化することがわかる。
それに対して、本実施の形態では、トランジスタ15の温度が変化した時に生じる利得の変化を、印加されるゲート電圧を変化させることで相殺する。すなわち、トランジスタ15は、図5を用いて上述したように、ゲート電圧を変化させると利得も変化する特性がある。この特性を利用して、トランジスタ15の温度変化により生じた利得の変化を、印加されるゲート電圧を変化させることで相殺させることができる。
例えば、トランジスタ15には、A3に示すゲート電圧が設定されている場合を考える。図5に示すように、トランジスタ15の温度がT2からT3に増加したときには、トランジスタ15の利得は減少するが、ゲート電圧をA3からX2に高くすることでT3における利得を増加させる。それにより、トランジスタ15の温度がT2からT3に増加したとしても、同じBに示す利得を実現することができる。同様に、トランジスタ15の温度がT2からT1に減少したときには、トランジスタ15の利得は増加するが、ゲート電圧をA3からX1に低くすることでT1における利得を減少させる。ことができ、それにより、トランジスタ15の温度がT2からT1に減少したとしても、Bに示す利得を実現することができる。
このようにして、図6に示すように、上記のような温度補償を行わない場合に比べて、上記のような温度補償を行う場合には温度変化に対する電力増幅器1の利得の変動を抑制することができる。
なお、上記のようにトランジスタ15の利得の温度補償する場合には、電力増幅器1の温度が上昇した場合に、トランジスタ15に印加するゲート電圧を高くする第1のゲートバイアス抵抗20を構成することが必要である。
具体的には、第1のゲートバイアス抵抗20は、正の抵抗温度係数α1を有することが必要である。また、第1のゲートバイアス抵抗20の正の抵抗温度係数α1は、第2のゲートバイアス抵抗21の抵抗温度係数α2よりも大きい(α1>α2)ことが必要である。さらに、上述したように、第1のゲートバイアス抵抗20は、同一のトランジスタユニットセル22内のトランジスタ15の発熱を観測できる位置に配置される必要がある。以上のように第1のゲートバイアス抵抗20を構成することにより、第1のゲートバイアス抵抗は、それぞれのトランジスタユニットセル22での発熱状態に応じたゲートバイアス電圧Vgの分圧をトランジスタ15に供給できる。
(レイアウト)
図7は、実施の形態1における電力増幅器1に使用される半導体素子23のレイアウトを示す図である。具体的には、図7は、1つの半導体素子23(1チップ)に構成される複数のトランジスタ15と第1のゲートバイアス抵抗20と第2のゲートバイアス抵抗21とのレイアウトを示している。なお、図4と同様の要素には同一の符号を付しており、詳細な説明は省略する。
図7に示すトランジスタ15は、複数のトランジスタが並列に接続されて構成されている。このトランジスタ15は、ソース電極パッド151と、複数のドレイン電極パッド152と、複数のゲート電極パッド153とを備える。また、このトランジスタ15は、複数のソース電極154と、複数のドレイン電極155と、複数のゲート電極156とを備える。また、トランジスタユニットセル22(22a〜22x)内にはトランジスタ15の動作領域157が示されている。
より具体的には、ソース電極パッド151は、動作領域157上に形成された複数のソース電極154と接続されるよう形成されている。ドレイン電極パッド152は、動作領域157上に形成された複数のドレイン電極155と接続されるように形成されている。ゲート電極パッド153は、動作領域157上に形成された複数のゲート電極156と接続されるように形成されている。
ゲートバイアス電圧供給用の電極パッド158は、半導体素子23に形成され、容量24の一端と接続されている。
第1のゲートバイアス抵抗20は、一端がゲートバイアス電圧供給用の電極パッド158に接続され、他端が同一のトランジスタユニットセル22のゲート電極156に接続されている。
第2のゲートバイアス抵抗21は、一端がトランジスタユニットセル22のゲート電極に接続され、他端が同一のトランジスタユニットセル22のソース電極パッド151に接続される。なお、本実施の形態では、一例として第1のゲートバイアス抵抗21の他端がソース電極パッド151に接続されているが、それに限らない。例えば同一のトランジスタユニットセル22のソース電極154の配線に直接接続されるとしてもよい。
容量24は、一端がソース電極パッド151に接続され、他端が同一トランジスタユニットセル22のゲート電極154に接続されている。容量24は、ゲート電極パッド153の一部とゲート電極156の一部が、絶縁膜を介して重なり合うことで容量として構成される。
また、ソース電極パッド151、ドレイン電極パッド152及びゲート電極パッド153にはそれぞれ、図示していないが外部接続端子との接続のために、ワイヤーボンディングが施される。そして、ワイヤーボンディングにより、それぞれのソース電極パッド151はソース外部接続端子に、ドレイン電極パッド152はドレイン外部接続端子に、ゲート電極パッド153はゲート外部接続端子に接続される。なお、それら電極パッドに接続される外部接続端子の部分ではそれぞれ一つのソース端子、ドレイン端子、ゲート端子となる。
また、ゲートバイアス電圧供給用の電極パッド158は、ゲートバイアス用のRFチョーク16を介してゲートバイアス電圧供給端子18に接続される。
本実施の形態では、図7に示すように、同一のトランジスタユニットセル22に一組のトランジスタ15及び第1のゲートバイアス抵抗20が配置される。また、第1のゲートバイアス抵抗20は、トランジスタ15の発熱を観測できるように、トランジスタ15(動作領域157)の近傍に配置されている。図7では、半導体素子23の短手方向の中心部に配置されているが、これに限らない。トランジスタ15の温度を検出できる位置であれば、中心部でなくとも同様の効果を得ることができる。
以上、本実施の形態によれば、トランジスタ15(増幅器)の内部での温度の不均一が発生する電力増幅器1において、トランジスタユニットセル22毎に第1のゲートバイアス抵抗20を備える。この構成により、トランジスタユニットセル22それぞれの場所に最適なゲート電圧をそのトランジスタ15に印加する制御が可能となる。それにより、利得の温度補償効果と増幅器の安定動作とが可能となる。
すなわち、トランジスタ15の温度変動に対する電力増幅器の利得特性変動を改善することができるので、電力増幅器の安定動作が可能となる電力増幅器を実現することができる。
(変形例1)
実施の形態1では、一のトランジスタユニットセル22に一組のトランジスタ15及び第1のゲートバイアス抵抗20が配置されるとして説明したが、それに限らない。以下、その例を変形例1として説明する。
図8は、実施の形態1の変形例1における電力増幅器2の回路図である。なお、図4と同様の要素には同一の符号を付しており、詳細な説明は省略する。
本変形例における電力増幅器2は、実施の形態1における電力増幅器1に対して、第1のゲートバイアス抵抗20と第2のゲートバイアス抵抗21との配置位置が異なる。
より具体的には、第1のゲートバイアス抵抗20と第2のゲートバイアス抵抗21とは、トランジスタユニットセル22のそれぞれにではなく、半導体素子23の長手方向の両端部にあるトランジスタユニットセル22a、22z及び、半導体素子23の長手方向の中央部にあるトランジスタユニットセル22mにのみ配置される。
この構成によれば、複数のトランジスタ15のうち、両端(図では上下端)のトランジスタ15の温度が低くなり中心部のトランジスタでは温度が高くなる傾向があるので、中央部と両端部における3つのトランジスタ15のみでも利得の温度補償(温度差に対応したバイアス電圧の供給)をすることで、増幅器の安定動作に寄与することができる。
なお、図8に示すように、トランジスタユニット22(22a、22m及び22z)に隣接するトランジスタユニット22(22b、22n及び22y)は、両端部の近傍にあるトランジスタユニット22(22b及び22y)と、中央部の近傍にあるトランジスタユニット22(22n)との3グループに分割されて、それぞれに対応するゲートバイアス電圧Vgの分圧が供給される。また、それぞれのグループ内では、ゲート電極同士が直接接続されることで、同じゲートバイアス分圧が供給される。
(変形例2)
図9は、実施の形態1の変形例2における電力増幅器3の回路図である。なお、図4と同様の要素には同一の符号を付しており、詳細な説明は省略する。
変形例1では、複数のトランジスタ15のうち、両端(図では上下端)のトランジスタ15の近傍と中心部のトランジスタ15の近傍との3つの箇所に第1のゲートバイアス抵抗20と第2のゲートバイアス抵抗21とを配置したが、それに限らない。
複数のトランジスタ15のうち、一方の端部のトランジスタ15の近傍と中心部のトランジスタ15の近傍との2つの箇所に第1のゲートバイアス抵抗20と第2のゲートバイアス抵抗21とを配置するとしてもよい。
例えば、図9に示すように、第1のゲートバイアス抵抗20と第2のゲートバイアス抵抗21とは、半導体素子23の長手方向の一端部にあるトランジスタユニットセル22a及び、半導体素子23の長手方向の中央部にあるトランジスタユニットセル22mにのみ配置される。
この構成によれば、複数のトランジスタ15のうち、中央部と一端部における2つのトランジスタ15のみでも利得の温度補償(温度差に対応したバイアス電圧の供給)をすることで、増幅器の安定動作に寄与することができる。
なお、図9に示すように、トランジスタユニット22(22a及び22m)に隣接するトランジスタユニット22(22b及び22n)は、一端部の近傍にあるトランジスタユニット22bと、中央部の近傍にあるトランジスタユニット22mとの2グループに分割されて、それぞれに対応するゲートバイアス電圧Vgの分圧が供給される。また、それぞれのグループ内では、ゲート電極同士が直接接続されることで、同じゲートバイアス分圧が供給される。
(実施の形態2)
実施の形態1では、トランジスタ15は、デプレッション型のN型FETであるとして説明したが、それに限らない。本実施の形態では、トランジスタが、エンハンスド型のN型FETである場合について説明する。
図10は、実施の形態2における電力増幅器4の回路図である。なお、図4と同様の要素には同一の符号を付しており、詳細な説明は省略する。
本実施の形態における電力増幅器4は、実施の形態1における電力増幅器1に対して、第1のゲートバイアス抵抗40、トランジスタ45の構成が異なる。なお、トランジスタユニットセル42(42a、42b〜42x)それぞれに一組のトランジスタ45及び第1のゲートバイアス抵抗40が配置されるのは実施の形態1と同様である。
トランジスタ45は、本発明の複数のトランジスタに対応し、半導体素子23上に並列接続して形成され、入力端子11に入力された高周波信号を増幅し、出力端子12に出力する。具体的には、トランジスタ45は、少なくとも2つ以上であり、ゲート端子が入力整合回路13とともに第1のゲートバイアス抵抗20の一端に接続されている。また、トランジスタ15は、ソース端子(またはドレイン端子)が接地され、ドレイン端子(またはソース端子)が出力整合回路14に接続されている。
本実施の形態では、トランジスタ45は、エンハンスド型のN型のFETである。すなわち、トランジスタ45は、正のゲートバイアス電圧Vgで制御され、印加されるゲート電圧がより小さい値になると遮断する特性を有する。また、複数のトランジスタ45のそれぞれのゲート端子には、正のゲートバイアス電圧Vgが第1のゲートバイアス抵抗40と、第2のゲートバイアス抵抗21とで分圧されて印加されている。換言すると、実施の形態1における電力増幅器1は負のゲートバイアス電圧Vgで制御されるのに対し、本実施の形態における電力増幅器4は正のゲートバイアス電圧Vgで制御される。また、本実施の形態の電力増幅器4は、ゲート電圧をより小さい値にすることで遮断される。
第1のゲートバイアス抵抗40は、本発明の一態様の可変抵抗素子に対応し、温度に応じて抵抗値が変化する。第1のゲートバイアス抵抗40は、半導体素子23上、かつ、複数のトランジスタ45のうち少なくとも半導体素子23の中央及び端部にあるトランジスタ45の近傍に形成され、一端が対応するトランジスタ45のゲートに接続され、他端にバイアス電圧が印加される。本実施の形態では、第1のゲートバイアス抵抗40のそれぞれは、半導体素子23上、かつ、複数のトランジスタ45のそれぞれの近傍に形成され、一端が対応するトランジスタ45のゲートに接続され、他端が対応する第2のゲートバイアス抵抗21に接続される。
また、第1のゲートバイアス抵抗40は、負の抵抗温度係数(α3)を有し、第2のゲートバイアス抵抗21の抵抗温度係数(α2)よりも小さい。ここで、負の抵抗温度係数とは、温度が1℃変化したときに、抵抗が低くなる傾向を示す係数である。
このように構成されることで、第1のゲートバイアス抵抗20は、それぞれのトランジスタユニットセル42での発熱状態に応じてゲートバイアス電圧Vgを分圧して、複数のトランジスタ45のそれぞれのゲート端子に最適なゲート電圧を供給できる。
以上のように、電力増幅器4は構成される。
なお、動作については、実施の形態1で説明したのと同様であるため、説明を省略する。
ここで、トランジスタ45の内部の温度における、トランジスタ45のゲート電圧と電力増幅器の利得の関係は、図5で説明したのと同様である。すなわち、トランジスタ45に印加されるゲート電圧が増加すると利得が増える特性を示す。また、トランジスタ45の温度が上昇すると利得は減少し、温度が低下すると利得は増加する特性を有する。また、ゲート電圧を変化させると利得も変化する特性がある。
したがって、実施の形態1と同様に、トランジスタ45の温度変化により生じた利得の変化を、ゲート電圧を変化させることで相殺させることができる。
具体的には、トランジスタ45の温度が増加したときにはその利得が減少する。その場合には、トランジスタ45に印加されるゲート電圧を高くし利得を増加させることで、温度変化に対する電力増幅器4の利得の変動を抑制することができる。同様に、トランジスタ45の温度が減少したときにはその利得が増加する。その場合には、トランジスタ45に印加されるゲート電圧を低くすることで利得を減少させることで、温度変化に対する電力増幅器4の利得の変動を抑制することができる。
なお、トランジスタ45の利得の温度補償する場合には、実施の形態2における電力増幅器4は、正のゲートバイアス電圧Vgで制御されため、電力増幅器1の温度が上昇した場合に、トランジスタ15に印加するゲート電圧を高くさせる第1のゲートバイアス抵抗40を構成することが必要である。
具体的には、第1のゲートバイアス抵抗40は、負の抵抗温度係数α3を有することが必要である。また、第1のゲートバイアス抵抗40の負の抵抗温度係数α3は、第2のゲートバイアス抵抗21の抵抗温度係数α2よりも小さい(α2>α3)ことが必要である。さらに、上述したように、第1のゲートバイアス抵抗40は、同一のトランジスタユニットセル42内のトランジスタ45の発熱を観測できる位置に配置されている。
なお、その他、例えばレイアウトなどは、実施の形態1と同様のため説明を省略する。
以上、本実施の形態によれば、トランジスタ45(増幅器)の内部での温度の不均一が発生する電力増幅器4において、トランジスタユニットセル42毎に第1のゲートバイアス抵抗40を備える。この構成により、トランジスタユニットセル42それぞれの場所に最適なゲート電圧をそのトランジスタ45に印加する制御が可能となる。それにより、利得の温度補償効果と増幅器の安定動作とが可能となる。
すなわち、トランジスタ45の温度変動に対する電力増幅器の利得特性変動を改善することができるので、電力増幅器の安定動作が可能となる電力増幅器を実現することができる。
以上、本発明の電力増幅器について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
例えば、上記の実施の形態では、トランジスタはN型のFETで構成されるとして説明したが、P型のFETで構成されるとしてもよい。例えば、トランジスタがデプレッション型のP型のFETで構成される場合、複数のトランジスタのゲートには、負のバイアスが印加され、第1のゲートバイアス抵抗(可変抵抗素子)は、負の抵抗温度係数を有するとすればよい。また、トランジスタがデプレッション型のP型のFETで構成される場合、複数のトランジスタのゲートには、正のバイアスが印加され、第1のゲートバイアス抵抗(可変抵抗素子)は、正の抵抗温度係数を有するとすればよい。
本発明は、大出力の電力増幅器に利用でき、特に、高周波信号を高出力で扱う移動体通信用の基地局、また電子レンジなどのマイクロ波加熱装置等に構成される電力増幅器に利用できる。
1、2、3、4、80 電力増幅器
11、81 入力端子
12、82 出力端子
13 入力整合回路
14 出力整合回路
15、45、85、95 トランジスタ
16、17、86、87 RFチョーク
18、90 ゲートバイアス電圧供給端子
19、91 ドレインバイアス電圧供給端子
20、40 第1のゲートバイアス抵抗
21 第2のゲートバイアス抵抗
22、22a、22y、22z、42 トランジスタユニットセル
23 半導体素子
24 容量
83、84 整合回路
88 ゲートバイアス用ブリーダ抵抗
89 サーミスタ
151、951 ソース電極パッド
152、952 ドレイン電極パッド
153、953 ゲート電極パッド
154、954 ソース電極
155、955 ドレイン電極
156、956 ゲート電極
157、957 動作領域
158 電極パッド

Claims (8)

  1. 入力端子と出力端子とを有する電力増幅器であって、
    半導体素子上に並列接続されて形成され、前記入力端子に入力された高周波信号を増幅し、前記出力端子に出力する複数のトランジスタと、
    前記半導体素子上、かつ、前記複数のトランジスタのうち少なくとも前記半導体素子の中央及び端部にあるトランジスタの近傍に形成され、一端が対応する前記近傍のトランジスタのゲートに接続され、他端にバイアス電圧が印加される、温度に応じて抵抗値が変化する複数の可変抵抗素子と、
    それぞれ、一端が対応する前記可変抵抗素子の前記一端に接続され、他端が接地された複数の抵抗素子とを備える、
    電力増幅器。
  2. 前記複数の可変抵抗素子のそれぞれは、前記半導体素子上、かつ、前記複数のトランジスタのそれぞれの近傍に形成され、前記一端が対応する前記トランジスタのゲートに接続されるとともに、対応する前記抵抗素子の前記一端に接続される、
    請求項1に記載の電力増幅器。
  3. 前記複数のトランジスタのゲートには、負のバイアス電圧が印加され、
    前記可変抵抗素子は、正の抵抗温度係数を有する、
    請求項1または2に記載の電力増幅器。
  4. 前記可変抵抗素子の抵抗温度係数は、前記抵抗素子の抵抗温度係数よりも大きい、
    請求項3に記載の電力増幅器。
  5. 前記複数のトランジスタは、デプレッション型のN型FETである、
    請求項3または4に記載の電力増幅器。
  6. 前記複数のトランジスタのゲートには、正のバイアス電圧が印加され、
    前記可変抵抗素子は、負の抵抗温度係数を有する、
    請求項1または2に記載の電力増幅器。
  7. 前記可変抵抗素子の抵抗温度係数は、前記抵抗素子の抵抗温度係数よりも小さい、
    請求項6に記載の電力増幅器。
  8. 前記複数のトランジスタは、エンハンスド型のN型FETである、
    請求項6または7に記載の電力増幅器。
JP2012072229A 2012-03-27 2012-03-27 電力増幅器 Pending JP2013207408A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012072229A JP2013207408A (ja) 2012-03-27 2012-03-27 電力増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012072229A JP2013207408A (ja) 2012-03-27 2012-03-27 電力増幅器

Publications (1)

Publication Number Publication Date
JP2013207408A true JP2013207408A (ja) 2013-10-07

Family

ID=49526126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012072229A Pending JP2013207408A (ja) 2012-03-27 2012-03-27 電力増幅器

Country Status (1)

Country Link
JP (1) JP2013207408A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026623A (zh) * 2016-01-15 2017-08-08 三菱电机株式会社 功率放大器
CN116526985A (zh) * 2023-03-13 2023-08-01 成都天成电科科技有限公司 一种温度补偿电路及射频功率放大器芯片

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026623A (zh) * 2016-01-15 2017-08-08 三菱电机株式会社 功率放大器
US9800210B2 (en) 2016-01-15 2017-10-24 Mitsubishi Electric Corporation Power amplifier including a plurality of FET cells connected in parallel
CN107026623B (zh) * 2016-01-15 2020-08-07 三菱电机株式会社 功率放大器
CN116526985A (zh) * 2023-03-13 2023-08-01 成都天成电科科技有限公司 一种温度补偿电路及射频功率放大器芯片
CN116526985B (zh) * 2023-03-13 2023-09-01 成都天成电科科技有限公司 一种温度补偿电路及射频功率放大器芯片

Similar Documents

Publication Publication Date Title
CN101999207B (zh) 补偿功率放大器中的非线性电容效应
US10361664B2 (en) Power amplifier circuit
US10910999B2 (en) Bias circuit
US11290060B2 (en) Bias circuit
US10594273B2 (en) Power amplifier module
TW201729398A (zh) 功率放大電路
JP6384547B2 (ja) トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法
JP2008277882A5 (ja)
JP2015115929A (ja) カスコード増幅器
JP4504326B2 (ja) 高周波増幅回路
CN104113287A (zh) 功率放大器
JP2013207408A (ja) 電力増幅器
JP2014030257A (ja) 電流共有増幅器を用いた信号増幅
US10924071B2 (en) Semiconductor device
CN113646888A (zh) 单片半导体装置以及混合半导体装置
JP5983968B2 (ja) 電力増幅回路及び電力増幅モジュール
CN115360988B (zh) 功率放大装置
JP6658751B2 (ja) 信号処理装置
US9800210B2 (en) Power amplifier including a plurality of FET cells connected in parallel
TW201722068A (zh) 功率放大器電路
CN220401716U (zh) 低噪声放大电路以及射频前端模组
US8847407B2 (en) Structure of output stage
US11894815B2 (en) Power amplifier and electronic device
CN117397171A (zh) 发送电路
JP2006041232A (ja) 高周波回路