JP2013207194A - Component built-in substrate and mounting structure - Google Patents
Component built-in substrate and mounting structure Download PDFInfo
- Publication number
- JP2013207194A JP2013207194A JP2012076761A JP2012076761A JP2013207194A JP 2013207194 A JP2013207194 A JP 2013207194A JP 2012076761 A JP2012076761 A JP 2012076761A JP 2012076761 A JP2012076761 A JP 2012076761A JP 2013207194 A JP2013207194 A JP 2013207194A
- Authority
- JP
- Japan
- Prior art keywords
- inorganic insulating
- substrate
- layer
- insulating layer
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、電子機器(例えば、各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器およびその周辺機器)等に使用される部品内蔵基板、およびこの部品内蔵基板に実装部品を実装した実装構造体に関するものである。 The present invention relates to a component-embedded substrate used for electronic devices (for example, various audiovisual devices, home appliances, communication devices, computer devices and peripheral devices thereof), and a mounting structure in which mounting components are mounted on the component-embedded substrate. It is about.
従来、配線基板の内部に半導体素子などの電子部品を収容した部品内蔵基板が知られている。 2. Description of the Related Art Conventionally, a component built-in substrate in which an electronic component such as a semiconductor element is accommodated in a wiring substrate is known.
この部品内蔵基板では、例えば、特許文献1に開示されたもののように、樹脂材料からなる絶縁層の内部に電子部品が収容されている。
In this component built-in substrate, for example, as disclosed in
ところで、電子機器に使用される電子部品の高機能化に伴い、電子部品の発熱量は増大している。そして、部品内蔵基板において、このような電子部品が内蔵された場合には、電子部品が発する熱を外部に良好に放出することができないと、部品内蔵基板内に熱が蓄積する。その結果、電子部品が稼働した際に、部品内蔵基板内が高温となり、内蔵した電子部品が正常に動作しなくなり、ひいては部品内蔵基板の信頼性が低下するという問題が生じる。 By the way, with the increase in functionality of electronic components used in electronic devices, the amount of heat generated by the electronic components is increasing. When such an electronic component is incorporated in the component-embedded substrate, heat accumulates in the component-embedded substrate if the heat generated by the electronic component cannot be released well to the outside. As a result, when the electronic component is operated, the temperature inside the component-embedded substrate becomes high, so that the built-in electronic component does not operate normally, and the reliability of the component-embedded substrate is lowered.
本発明は、内蔵した電子部品が発する熱を良好に放出することができ、信頼性を向上させる要求に応えることが可能な部品内蔵基板を提供することを目的とするものである。 An object of the present invention is to provide a component-embedded substrate that can well release heat generated by a built-in electronic component and can meet the demand for improving reliability.
本発明の一実施形態にかかる部品内蔵基板は、厚み方向(Z方向)に貫通孔Tが形成された第1基板と、該第1基板の一方の主面上に前記貫通孔Tの一方の開口を覆うように配された金属板と、前記第1基板の他方の主面上に前記貫通孔Tの他方の開口を覆うように配された第2基板と、前記貫通孔Tに収容されて前記金属板の主面上に配された電子部品とを備え、前記第1基板は、第1無機絶縁層と該第1無機絶縁層に積層された第1樹脂層とを含んでおり、前記金属板の熱膨張率は、前記第1無機絶縁層の熱膨張率よりも大きく、前記第1樹脂層の熱膨張率よりも小さいことを特徴とするものである。 A component-embedded substrate according to an embodiment of the present invention includes a first substrate in which a through hole T is formed in a thickness direction (Z direction), and one of the through holes T on one main surface of the first substrate. A metal plate disposed to cover the opening, a second substrate disposed to cover the other opening of the through hole T on the other main surface of the first substrate, and the through hole T. An electronic component disposed on a main surface of the metal plate, and the first substrate includes a first inorganic insulating layer and a first resin layer laminated on the first inorganic insulating layer, The thermal expansion coefficient of the metal plate is larger than the thermal expansion coefficient of the first inorganic insulating layer and smaller than the thermal expansion coefficient of the first resin layer.
本発明の一実施形態にかかる部品内蔵基板によれば、内蔵された電子部品が金属板の主面上に配されていることによって、この電子部品が発する熱を良好に放出することができる。 According to the component-embedded substrate according to the embodiment of the present invention, since the built-in electronic component is arranged on the main surface of the metal plate, the heat generated by the electronic component can be released well.
さらに、金属板の一主面上に配された第1基板は、第1無機絶縁層とこの第1無機絶縁層に積層された第1樹脂層とを含んでおり、金属板の熱膨張率は、第1無機絶縁層の熱膨張率よりも大きく、第1樹脂層の熱膨張率よりも小さい。その結果、第1無機絶縁層と第1樹脂層とを含む第1基板の熱膨張率と、金属板の熱膨張率との差は低減し、第1基板と金属板との熱膨張量の違いによって、第1基板と金属板との界面に集中する熱応力を低減
することができ、第1基板が金属板から剥離することを抑制することができる。
Furthermore, the 1st board | substrate distribute | arranged on one main surface of the metal plate contains the 1st inorganic insulating layer and the 1st resin layer laminated | stacked on this 1st inorganic insulating layer, The thermal expansion coefficient of a metal plate Is larger than the thermal expansion coefficient of the first inorganic insulating layer and smaller than the thermal expansion coefficient of the first resin layer. As a result, the difference between the thermal expansion coefficient of the first substrate including the first inorganic insulating layer and the first resin layer and the thermal expansion coefficient of the metal plate is reduced, and the amount of thermal expansion between the first substrate and the metal plate is reduced. Due to the difference, the thermal stress concentrated on the interface between the first substrate and the metal plate can be reduced, and the first substrate can be prevented from peeling from the metal plate.
<第1実施形態>
(実装構造体)
以下に、本発明の第1実施形態にかかる部品内蔵基板を含む実装構造体を、図面を参照しつつ詳細に説明する。
<First Embodiment>
(Mounting structure)
Hereinafter, a mounting structure including a component built-in substrate according to the first embodiment of the present invention will be described in detail with reference to the drawings.
図1に示した実装構造体1は、例えば、各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器などの電子機器に使用されるものである。この実装構造体1は、実装部品2と、実装部品2が一主面に実装された部品内蔵基板3と、実装部品2の周囲に配された第1バンプ4とを含んでいる。そして、実施構造体1は、第1バンプ4を介して外部回路基板(図示せず)に実装される。
The
(実装部品)
実装部品2は、例えばICまたはLSIといった半導体素子などであり、半田などの導電材料を含む第2バンプ5を介して、部品内蔵基板3にフリップチップ実装されている。この実装部品2は、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化ケイ素などの半導体材料から形成されている。
(Mounting parts)
The
実装部品2の厚みは、例えば0.05mm以上1mm以下に設定されている。なお、実装部品2の厚みは、実装部品2の研摩によって露出した断面を走査型電子顕微鏡または透過型電子顕微鏡で観察し、厚み方向(Z方向)に沿った長さを10箇所以上測定し、その平均値を算出することで測定される。以下、各部材の厚みは、実装部品2の厚みと同様に測定される。
The thickness of the
(部品内蔵基板)
部品内蔵基板3は、電子部品6と、電子部品6が一方の主面上に配された金属板7と、
電子部品6が収容される貫通孔Tが形成されて、金属板7の電子部品6が位置した主面上に配された第1基板8と、第1基板8の金属板と反対側の主面上に貫通孔Tの一方の開口を覆って配された第2基板9とを含む。
(Component built-in board)
The component-embedded
A through hole T in which the
部品内蔵基板3の厚みは、例えば0.05mm以上1.5mm以下に設定されている。
The thickness of the component built-in
(電子部品)
電子部品6は、例えば、外部電極10を有したLSIまたはパワーデバイスといった半導体素子などであり、図1に示すように、金属板7の主面上に配されて、電子部品6の外部電極10を介して第2基板9に電気的に接続されている。この電子部品6は、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化ケイ素などの半導体材料から形成されている。
(Electronic parts)
The
電子部品6の厚みは、例えば0.05mm以上0.4mm以下に設定されている。また、電子部品6のヤング率は、例えば50GPa以上300GPa以下に設定されている。そして、電子部品6の平面方向(XY平面方向)への熱膨張率は、例えば2ppm/℃以
上8ppm/℃以下に設定されている。
The thickness of the
なお、電子部品6のヤング率は、ナノインデンターを用いて、ISO527−1:1993に準じた測定方法によって測定される。また、電子部品6の熱膨張率は、市販のTMA(熱機械分析)装置を用いて、JIS K7197−1991に準じた測定方法によって測定される。以下、特に記載した場合を除き、各部材のヤング率および熱膨張率は、電子部品6のヤング率および熱膨張率と同様に測定される。
In addition, the Young's modulus of the
(金属板)
金属板7は、その一主面上に電子部品6が位置しており、電子部品6が発する熱を部品内蔵基板3の外部へ放出するものである。この金属板7は、例えば、銅、アルミニウム、鉄、ニッケル、コバルトまたはこれらの合金などからなり、放熱効率の観点から、熱伝導率の高い銅を使用することが望ましい。
(Metal plate)
The
金属板7の厚みは、例えば0.05mm以上2mm以下に設定されている。また、金属板7のヤング率は、例えば50GPa以上200GPa以下に設定されている。また、金属板7の平面方向(XY平面方向)への熱膨張率は、例えば1ppm/℃以上20ppm/℃以下に設定されている。そして、金属板7の熱伝導率は、例えば50W/m・K以上430W/m・K以下に設定されている。
The thickness of the
なお、金属板7のヤング率は、例えば、ダイシングマシン、ナイフまたはのこぎりなどによって金属板7から矩形状の試験片を切り出し、この試験片を引張り試験機で測定して得られた単位断面積当たりの引張り応力を樹脂の伸び量で割ることによって計測できる。また、金属板7の熱伝導率は、JIS C2141−1992に準じた測定方法により、例えばレーザフラッシュ法で測定される。以下、各部材の熱伝導率は、金属板7の熱伝導率と同様に測定される。
The Young's modulus of the
(第1基板)
第1基板8には、厚み方向(Z方向)に貫通した貫通孔Tが形成されており、電子部品6が貫通孔Tに収容されるように、金属板7の主面上に配されている。この第1基板8は、第1樹脂層11と、第1樹脂層11に積層された第1無機絶縁層12と、電子部品6を埋設するように貫通孔Tに充填された樹脂部13とを含む。
(First substrate)
The
第1基板8の厚みは、例えば20μm以上100μm以下に設定されている。また、第
1基板8のヤング率は、例えば20GPa以上45GPa以下に設定されており、平面方向(XY平面方向)への熱膨張率は、例えば13ppm/℃以上19ppm/℃以下に設定されている。なお、第1基板8のヤング率は、金属板7のヤング率と同様に測定される。
The thickness of the
(第1樹脂層)
第1樹脂層11は、第1基板8の主要部をなすものであり、金属板7の主面上に配されている。この第1樹脂層11は、例えば、エポキシ樹脂、ビルマレイミドトリアジン樹脂またはシアネート樹脂などの樹脂材料を主成分としており、フィラー粒子14を含んでいる。
(First resin layer)
The
第1樹脂層11の厚みは、例えば3μm以上20μm以下に設定されている。また、第1樹脂層11のヤング率は、例えば1GPa以上10GPa以下に設定されている。また、第1樹脂層11の厚み方向(Z方向)および平面方向(XY平面方向)への熱膨張率は、例えば20ppm/℃以上70ppm/℃以下に設定されている。そして、第1樹脂層11の熱伝導率は、例えば0.1W/m・K以上1.5W/m・K以下に設定されている。
The thickness of the
また、第1樹脂層11におけるフィラー粒子14の含有割合は、例えば10体積%以上70体積%以下である。
Moreover, the content rate of the
フィラー粒子14は、第1樹脂層11中に分散しており、第1樹脂層11の熱膨張率を低減するとともに、第1樹脂層11のヤング率を向上させるものである。このフィラー粒子は、例えば、酸化ケイ素、酸化アルミニウム、窒化アルミニウム、水酸化アルミニウムまたは炭酸カルシウムなどの無機絶縁材料からなる。
The
フィラー粒子14の平均粒径は、例えば0.3μm以上5.0μm以下に設定されている。また、フィラー粒子14のヤング率は、例えば40GPa以上90GPa以下に設定されている。そして、フィラー粒子14の熱膨張率は、例えば0ppm/℃以上15ppm/℃以下に設定されている。
The average particle diameter of the
なお、フィラー粒子14は、第1樹脂層11の研摩によって露出した断面を走査型電子顕微鏡または透過型電子顕微鏡で観察することによって確認される。また、フィラー粒子14の平均粒径は、第1樹脂層11の断面を走査型電子顕微鏡または透過型電子顕微鏡で観察し、20個以上50個以下の粒子を含むように拡大した断面を撮影し、この拡大した断面にて各粒子の最大径を測定し、それを平均することによって測定される。以下、各部材の平均粒径は、フィラー粒子14と同様に測定される。
The
(第1無機絶縁層)
第1無機絶縁層12は、第1樹脂層11と共に第1基板8の主要部となり、第1樹脂層11の金属板7と反対側の主面上に配されている。
(First inorganic insulating layer)
The first inorganic insulating
第1無機絶縁層12の厚みは、例えば3μm以上100μm以下に設定されている。また、第1無機絶縁層12のヤング率は、例えば20GPa以上50GPa以下に設定されている。また、第1無機絶縁層12の厚み方向(Z方向)および平面方向(XY平面方向)への熱膨張率は、例えば0.6ppm/℃以上10ppm/℃以下に設定されている。そして、第1無機絶縁層12の熱伝導率は、例えば0.2W/m・K以上3W/m・K以下に設定されている。
The thickness of the first inorganic insulating
このような第1無機絶縁層12は、無機絶縁材料からなる複数の第1無機絶縁粒子15を含み、それゆえ第1基板8の熱膨張率は、例えば13ppm/℃以上19ppm/℃以
下に設定することができる。
Such a first inorganic insulating
すなわち、無機絶縁材料は樹脂材料に比べて熱膨張率が小さいことから、第1無機絶縁層12の熱膨張率は、第1樹脂層11の熱膨張率よりも小さい。その結果、第1無機絶縁層12は、第1樹脂層11の熱膨張量を低減することができ、ひいては第1基板8の熱膨張率を低減することができる。
That is, since the thermal expansion coefficient of the inorganic insulating material is smaller than that of the resin material, the thermal expansion coefficient of the first inorganic insulating
また、無機絶縁材料は樹脂材料に比べてヤング率が大きいことから、第1無機絶縁層12のヤング率は、第1樹脂層11のヤング率よりも大きい。その結果、第1無機絶縁層12は、第1樹脂層11の熱膨張につられて膨張することを低減することができ、第1樹脂層11の熱膨張量をさらに低減することができ、ひいては第1基板8の熱膨張率を良好に低減することができる。
In addition, since the Young's modulus of the inorganic insulating material is larger than that of the resin material, the Young's modulus of the first inorganic insulating
そして、図2および図3に示すように、複数の第1無機絶縁粒子15同士は互いに接続していることから、複数の第1無機絶縁粒子15は互いに拘束し合っている。その結果、単に第1無機絶縁層12中に第1無機絶縁粒子15が分散している場合と比べて、第1無機絶縁層12のヤング率をさらに向上させることができるため、第1無機絶縁層12は、第1樹脂層11の熱膨張量をさらに低減することができ、ひいては第1基板8の熱膨張率を良好に低減することができる。
2 and 3, since the plurality of first inorganic insulating
さらに、図3に示すように、第1無機絶縁層12には、複数の第1無機絶縁粒子15が互いの一部で接続していることから、複数の第1無機絶縁粒子15に囲まれた間隙Gが形成されており、この間隙Gには、第1樹脂層11の樹脂材料の一部が入り込んでいる。その結果、アンカー効果によって第1無機絶縁層12と第1樹脂層11との接着強度が向上し、第1樹脂層11が第1無機絶縁層12から剥離することを抑制できることから、第1無機絶縁層12は、第1樹脂層11の熱膨張量を良好に低減することができ、ひいては第1基板8の熱膨張率を良好に低減することができる。
Further, as shown in FIG. 3, the first inorganic insulating
以上のように、第1無機絶縁層12は、第1樹脂層11の熱膨張量を低減できることから、第1基板8の熱膨張率を低減することができ、ひいては金属板7と第1基板8との熱膨張率の差を低減して、第1基板8が金属板7から剥離することを低減することができる。
As described above, since the first inorganic insulating
第1無機絶縁層12における第1無機絶縁層粒子15の体積比率は、例えば62体積%以上75体積%以下に設定されている。また、間隙Gの体積比率は、例えば25体積%以上38体積%以下に設定されている。そして、間隙Gにおける第1樹脂層11の樹脂材料の一部の体積比率は、例えば99.5体積%以上100体積%以下に設定されている。また、間隙Gの幅は、10nm以上300nm以下に設定されている。
The volume ratio of the first inorganic insulating
なお、第1無機絶縁粒子15の体積比率(体積%)は、第1無機絶縁層12の研摩によって露出した断面を走査型電子顕微鏡または透過型電子顕微鏡で撮影し、撮影した画像から画像解析装置などを用いて、それぞれの面積比率(面積%)を測定する。次に、この測定値の平均値を算出することによって、体積比率が求められる。以下、各部材の体積比率は、第1無機絶縁層12と同様に測定される。
The volume ratio (volume%) of the first inorganic insulating
また、間隙Gは、第1無機絶縁層12の研摩によって露出した断面を走査型電子顕微鏡または透過型電子顕微鏡で観察することによって確認される。そして、間隙Gの幅は、第1無機絶縁層12の断面を走査型電子顕微鏡または透過型電子顕微鏡で観察し、数で20以上50以下の間隙Gを含むように拡大した断面を撮影し、この拡大した断面にて各間隙Gの最大径の平均値を間隙Gの幅と見なすことで求められる。
Further, the gap G is confirmed by observing a cross section exposed by polishing the first inorganic insulating
第1無機絶縁粒子15は、例えば、酸化ケイ素、酸化アルミニウム、酸化マグネシウムまたは酸化カルシウムなどの無機絶縁材料からなる。中でも、酸化ケイ素を用いることが望ましい。酸化ケイ素は、他の無機絶縁材料と比較して誘電正接が低いため、部品内蔵基板3の信号伝送特性を向上させることができる。
The first inorganic insulating
また、第1無機絶縁粒子15は、非晶質体を用いることが望ましい。第1無機絶縁粒子15を非晶質体とすることで、結晶構造に起因した熱膨張率の異方性を低減することができ、第1無機絶縁層12におけるクラックの発生を低減できる。
The first inorganic insulating
第1無機絶縁粒子15の平均粒径は、例えば3nm以上110nm以下に設定されている。また、第1無機絶縁粒子15のヤング率は、例えば10GPa以上100GPa以下に設定されている。そして、第1無機絶縁粒子15の熱膨張率は、例えば0.5ppm/℃以上1.5ppm/℃以下に設定されている。
The average particle diameter of the first inorganic insulating
また、第1無機絶縁層12は、第1無機絶縁粒子15よりも平均粒径が大きい第2無機絶縁粒子16を含むことが望ましい。この場合には、第1無機絶縁層12は、複数の第1無機絶縁粒子15同士および第1無機絶縁粒子15と第2無機絶縁粒子16とが互いに一部で接続して形成される。その結果、第2無機絶縁粒子16の平均粒径は第1無機絶縁粒子15の平均粒径よりも大きいことから、第1無機絶縁層12のヤング率を向上させることができ、第1無機絶縁層12にクラックが生じることを低減することができる。
The first inorganic insulating
第2無機絶縁粒子16は、例えば、酸化ケイ素、酸化アルミニウム、酸化マグネシウムまたは酸化カルシウムなどの無機絶縁材料からなる。また、第2無機絶縁粒子16は、第1無機絶縁粒子15と同じ材料で形成することが望ましい。その結果、第1無機絶縁粒子15と第2無機絶縁粒子16との接続が強固になり、第1無機絶縁層12に生じるクラックを良好に低減することができる。また、第2無機絶縁粒子16は、非晶質体を用いることが望ましい。その結果、第2無機絶縁粒子16の結晶構造に起因した第1無機絶縁層12のクラックの発生を低減することができる。
The second inorganic insulating
第2無機絶縁粒子16の平均粒径は、例えば0.5μm以上5μm以下に設定されており、第2無機絶縁粒子16のヤング率および熱膨張率は、第1無機絶縁粒子15と同様に設定されている。
The average particle diameter of the second inorganic insulating
また、第1無機絶縁層12に第2無機絶縁粒子16が含まれる場合は、第1無機絶縁層12における、第1無機絶縁粒子15と第2無機絶縁粒子16とを合わせた体積比率は、例えば62体積%以上75体積%以下に設定されており、そのうち、第1無機絶縁粒子15の体積比率は、例えば20体積%以上90体積%以下に設定されており、第2無機絶縁粒子16の体積比率は、10体積%以上80体積%以下に設定されている。
When the first inorganic insulating
(樹脂部)
樹脂部13は、第1基板8の貫通孔Tに充填されて、電子部品6を固定するものである。この樹脂部13は、例えば、エポキシ樹脂、ビルマレイミドトリアジン樹脂またはシアネート樹脂などの樹脂材料などからなり、フィラー粒子14を含んでいる。
(Resin part)
The
樹脂部13のヤング率は、例えば1GPa以上10GPa以下に設定されている。また、樹脂部13の厚み方向(Z方向)および平面方向(XY平面方向)への熱膨張率は、例えば20ppm/℃以上70ppm/℃以下に設定されている。そして、樹脂部13の熱伝導率は、例えば0.1W/m・K以上1.5W/m・K以下に設定されている。
The Young's modulus of the
(第2基板)
第2基板9は、第1基板8に形成された貫通孔Tの一方の開口を覆うものである。この第2基板9は、複数の第2絶縁層17と、第2絶縁層17の主面上に部分的に配された導電層18と、厚み方向(Z方向)に離れて配置された導電層18を電気的に接続するビア導体19とを含む。なお、第2基板9の厚みは、例えば20μm以上100μm以下に設定されている。
(Second board)
The second substrate 9 covers one opening of the through hole T formed in the
(第2絶縁層)
第2絶縁層17は、第2基板9の主要部となるものであり、第2樹脂層20と第2樹脂層20の主面上に積層された第2無機絶縁層21とを含んでいる。
(Second insulation layer)
The second insulating
第2絶縁層17の厚みは、例えば20μm以上100μm以下に設定されている。また、第2絶縁層17のヤング率は、例えば20GPa以上45GPa以下に設定されている。そして、第2絶縁層17の平面方向(XY平面方向)への熱膨張率は、例えば13ppm/℃以上19ppm/℃以下に設定されている。
The thickness of the second insulating
第2樹脂層20は、第1基板8の貫通孔Tを覆うように第1基板8の主面上に配されており、第2絶縁層17の主要部となるものである。この第2樹脂層20の構成は、第1樹脂層11と同様である。
The
第2無機絶縁層21は、第2樹脂層20の第1基板8と反対側の主面上に積層されており、第2樹脂層20と共に第2絶縁層17の主要部を構成するものである。この第2無機絶縁層21は、その構成が第1無機絶縁層12と同様であり、すなわち、第2無機絶縁層21の間隙Gには、第2樹脂層20の樹脂材料の一部が入り込んでいる。
The second inorganic insulating
(導電層)
導電層18は、例えば、銅、銀、金またはアルミニウムなどの導電性材料からなる。
(Conductive layer)
The
導電層18の厚みは、例えば3μm以上20μm以下に設定されている。また、導電層18のヤング率は、例えば50GPa以上200GPa以下に設定されている。そして、導電層18の平面方向(XY平面方向)への熱膨張率は、例えば16ppm/℃以上18ppm/℃以下に設定されている。
The thickness of the
(ビア導体)
ビア導体19は、厚み方向(Z方向)に離れて配置された導電層18同士を、または電子部品6の外部電極10と導電層18とを電気的に接続するものであり、例えば、銅、銀、金またはアルミニウムなどの導電性材料からなる。
(Via conductor)
The via
ビア導体19のヤング率は、例えば50GPa以上200GPa以下に設定されている。また、ビア導体19の厚み方向(Z方向)および平面方向(XY平面方向)への熱膨張率は、例えば16ppm/℃以上18ppm/℃以下に設定されている。
The Young's modulus of the via
ところで、前述したように、金属板7の一主面上に配された第1基板8と第2基板9とは、金属板7よりも熱膨張率が大きい第1樹脂層11および第2樹脂層20と、金属板7よりも熱膨張率が小さい第1無機絶縁層12および第2無機絶縁層21とを含んでいる。その結果、第1基板8および第2基板9の平面方向(XY平面方向)への熱膨張率と金属板7の平面方向(XY平面方向)への熱膨張率との差は小さくなることから、第1基板8および第2基板9の平面方向(XY平面方向)への熱膨張量と金属板7の平面方向(XY平面方向)への熱膨張量との差は小さくなり、部品内蔵基板3の反りを低減することができる。
Incidentally, as described above, the
また、前述したように、部品内蔵基板3の反りを低減できることから、金属板7の一主面上のみに第1基板8および第2基板9を積層することができる。その結果、部品内蔵基板3は、金属板7の一主面を露出させることができることから、電子部品6の熱を、この露出面から良好に放出できるという顕著な効果を奏する。
Further, as described above, since the warpage of the component built-in
また、第1基板8および第2基板9と金属板7との平面方向(XY平面方向)への熱膨張率の差は、±3ppm/℃であることが望ましい。その結果、第1基板8および第2基板9を金属板7の一主面上のみに配したとしても、部品内蔵基板3の反りを良好に低減することができる。
In addition, the difference in thermal expansion coefficient in the plane direction (XY plane direction) between the
また、前述したように、第1基板8において、第1樹脂層11は金属板7の主面上に配されており、第1無機絶縁層12は、第1樹脂層11の金属板7と反対側の主面上に配されていることが望ましい。その結果、第1樹脂層11のヤング率は、金属板7および第1無機絶縁層12のヤング率よりも小さいことから、第1樹脂層11は金属板7と第1無機絶縁層12との間に配されることによって両者の緩衝部材として機能し、第1無機絶縁層12が金属板7の主面上に直接配されている場合に比べて、第1基板8と金属板7との接着強度を向上させることができ、第1基板8が金属板7から剥離することを抑制することができる。
Further, as described above, in the
また、貫通孔Tに収容される電子部品6の厚みは、第1基板8の厚みよりも大きいことが望ましい。その結果、電子部品6の外部電極10と第2基板9の導電層20との距離が近くなり、外部電極10と導電層20との間に位置する第2樹脂層20の厚み方向(Z方向)の熱膨張量が小さくなり、外部電極10と導電層20との接続信頼性を向上させることができる。
The thickness of the
また、第1無機絶縁層12のヤング率は樹脂部13のヤング率よりも大きい。その結果、第1無機絶縁層12は、樹脂部13の平面方向(XY平面方向)への熱膨張量を良好に低減することができ、部品内蔵基板3が反ることを良好に抑制することができる。
The Young's modulus of the first inorganic insulating
また、第1基板8において、第1無機絶縁層12は、第1基板8と第2基板9との界面に位置するように、第1基板8に含まれていることが望ましい。その結果、第1無機絶縁層12は第1樹脂層11よりもヤング率が高いことから、第1基板8と第2基板9との界面に第1樹脂層11が位置する場合に比べて、樹脂部13の平面方向(XY平面方向)への熱膨張を低減することができ、部品内蔵基板3が反ることを低減することができる。
In the
また、樹脂部13は、第2基板9の第2樹脂層20の一部が入り込んで形成されていることが望ましい。その結果、第1基板8と第2樹脂層20との接触面積が大きくなることから、第1基板8と第2樹脂層20との接着強度を向上させることができ、ひいては第2基板9が第1基板8から剥離することを抑制することができる。
Further, it is desirable that the
また、樹脂部13は、貫通孔Tの内壁に露出した第1無機絶縁層12の端面に接している。その結果、樹脂部13の厚み方向(Z方向)への熱膨張量を低減することができ、部品内蔵基板3における実装部品2の実装面の平坦度を向上させ、部品内蔵基板3と実装部品2の接続信頼性を向上させることができる。
The
また、図6に示すように、貫通孔Tの内壁に露出した第1無機絶縁層12の端面は、第1無機絶縁粒子21が突出してなる複数の第1凸部C1を有していることが望ましい。その結果、第1凸部を覆って樹脂部13が位置することになり、そのアンカー効果によって、樹脂部13と貫通孔Tの内壁との接着強度を向上させることができる。
Moreover, as shown in FIG. 6, the end surface of the 1st inorganic insulating
また、図5に示すように、貫通孔Tの内壁に露出した第1無機絶縁層12の端面は、第2無機絶縁粒子16が突出してなる複数の第2凸部C2を有していることが望ましい。その結果、第2凸部を覆って樹脂部13が位置することになり、そのアンカー効果によって、樹脂部13と貫通孔Tの内壁との接着強度を向上させることができる。
Moreover, as shown in FIG. 5, the end surface of the 1st inorganic insulating
また、図5に示すように、貫通孔Tの内壁に露出した第1樹脂層11の端面は、フィラー粒子14が突出してなる複数の第3凸部C3を有していることが望ましい。その結果、第3凸部を覆って樹脂部13が位置することになり、そのアンカー効果によって、樹脂部13と貫通孔Tの内壁との接着強度を向上させることができる。
Moreover, as shown in FIG. 5, it is desirable that the end surface of the
また、前述したように、第1樹脂層11は、フィラー粒子14を含んでいる。その結果、第1樹脂層11の平面方向(XY平面方向)への熱膨張率を低減できることから、第1樹脂層11の平面方向(XY平面方向)への熱膨張と樹脂部13の厚み方向(Z方向)への熱膨張とに起因した第1無機絶縁層12の角部に集中する熱応力を低減することができ、第1無機絶縁層12にクラックが生じることを、ひいては第1基板8にクラックが生じることを良好に低減することができる。
Further, as described above, the
また、第1樹脂層11が含んだフィラー粒子14は、第1樹脂層11の第1無機絶縁層12側に多く位置していることが望ましい。その結果、第1樹脂層11の第1無機絶縁層12側の熱膨張率を低減できることから、第1樹脂層11と第1無機絶縁層12との間に生じる、第1樹脂層11と第1無機絶縁層12との熱膨張率の差に起因した熱応力を低減でき、第1樹脂層11が第1無機絶縁層12から剥離することを抑制することができる。
Further, it is desirable that
なお、第1樹脂層11を厚みが均等になるように二分して、第1無機絶縁層12に近い方を第1領域とし、第1無機絶縁層12から遠い方を第2領域とした場合に、フィラー粒子14の例えば55%以上70%以上は第1領域に位置しており、フィラー粒子14の例えば30%以上45%以下は第2領域に位置している。
In addition, when the
また、断面視において、第1基板8の金属板8とは反対側の主面と貫通孔Tの内壁面との間に位置する角部は、特に第1基板8の第1無機絶縁層12が配されている場合には、曲面であることが望ましい。その結果、第1基板8の金属板8とは反対側の主面と貫通孔Tの内壁面との間に位置する角部に集中する応力を低減することができ、ひいては第1基板8におけるクラックの発生を良好に低減することができる。
Further, in a cross-sectional view, the corner portion located between the main surface of the
なお、断面視における、第1基板8の金属板8とは反対側の主面と貫通孔Tの内壁面との間に位置する角部は、曲率半径が例えば3μm以上15μm以下に設定されている。
In addition, the corner portion located between the main surface of the
また、平面視において、第1基板8の貫通孔Tの開口の角部は、曲面であることが望ましい。その結果、貫通孔Tの開口の角部に集中する応力を低減でき、ひいては第1基板8におけるクラックの発生を良好に低減することができる。
Further, in a plan view, it is desirable that the corner of the opening of the through hole T of the
なお、平面視における、第1基板8の貫通孔Tの開口の角部は、曲率半径が例えば3μm以上100μm以下に設定されている。
Note that, in a plan view, the corner of the opening of the through hole T of the
また、金属板7に電子部品6の一部が収容される凹部が形成されていることが望ましい。その結果、電子部品6が発する熱が、金属板7を伝達して雰囲気中に放出される際に、電子部品6の熱が金属板7を伝達する距離が短くなり、部品内蔵基板3の放熱効率を向上させることができる。
In addition, it is desirable that the
また、図1に示すように、電子部品6の外部電極10は、直接ビア導体19に接続されていることが望ましい。その結果、外部電極10とビア導体19との接続部において、電子部品6とビア導体19との間に介在するパッド部を設ける必要がなく、部品内蔵基板3を薄く形成することができる。
As shown in FIG. 1, the
また、図1に示すように、ビア導体19は、第2絶縁層17を貫通して形成されている。その結果、ビア導体19よりも熱膨張率の大きい第2樹脂層20と、ビア導体19よりも熱膨張率の小さい第2無機絶縁層21とを貫通していることから、厚み方向(Z方向)における、第2無機絶縁層21および第2樹脂層20とビア導体19との熱膨張率の差を低減でき、ビア導体19と電子部品6とが剥離することを良好に抑制することができる。
Further, as shown in FIG. 1, the via
また、図1に示すように、ビア導体19は、電子部品6側に位置する一端部の幅が、導電層18側に位置する他端部の幅よりも大きいことが望ましい。その結果、平面方向(XY平面方向)に隣接する導電層18同士の間隔を狭くして、高密度に導電層18を配することができるとともに、電子部品6とビア導体19との接触面積が大きくなり、電子部品6とビア導体19とが剥離することを良好に抑制することができる。
As shown in FIG. 1, the via
また、図4に示すように、電子部品6の外部電極10とビア導体19との接続面は曲面であることが望ましい。その結果、外部電極10とビア導体19との接触面積が大きくなることから、外部電極10とビア導体19との接着強度を向上させることができる。
Further, as shown in FIG. 4, the connection surface between the
(実装構造体の作製)
次に、前述した実装構造体1の製造方法を、図7から図9を参照しつつ説明する。
(Production of mounting structure)
Next, a method for manufacturing the mounting
(第1積層シートの作製)
(1)第1無機絶縁粒子15および第2無機絶縁粒子16を含む固形分と、この固形分が分散した溶剤とを有する第1無機絶縁ゾルを準備する。
(Production of first laminated sheet)
(1) A first inorganic insulating sol having a solid content including the first inorganic insulating
第1無機絶縁ゾルは、例えば、固形分を10体積%以上50体積%以下含み、溶剤を50%体積以上90体積%以下含む。固形分を10体積%以上とすることによって、第1無機絶縁ゾルの粘度を低く保持するとともに、固形分を50体積%以下とすることによって、第1無機絶縁ゾルから形成される絶縁層の生産性を高く維持できる。 The first inorganic insulating sol includes, for example, a solid content of 10% to 50% by volume and a solvent of 50% to 90% by volume. Production of an insulating layer formed from the first inorganic insulating sol by keeping the viscosity of the first inorganic insulating sol low by setting the solid content to 10% by volume or more and making the solid content 50% by volume or less. Sex can be maintained high.
第1無機絶縁ゾルの固形分は、例えば、第1無機絶縁粒子15を20体積%以上90体積%以下含み、第2無機絶縁粒子16を10体積%以上80体積%以下含む。これにより、後述する(3)の工程にて、第1無機絶縁層12におけるクラックの発生を効果的に低減できる。
The solid content of the first inorganic insulating sol includes, for example, 20% by volume or more and 90% by volume or less of the first inorganic insulating
なお、第1無機絶縁粒子15は、例えば、ケイ酸ナトリウム水溶液(水ガラス)などのケイ酸化合物を精製し、化学的に酸化ケイ素を析出させることにより、作製することができる。この場合には、低温条件下で第1無機絶縁粒子15を作製することができるため、非晶質状態である第1無機絶縁粒子15を作製することができる。
In addition, the 1st inorganic insulating
一方、第2無機絶縁粒子16は、酸化ケイ素からなる場合であれば、例えば、ケイ酸ナトリウム水溶液(水ガラス)などのケイ酸化合物を精製し、化学的に酸化ケイ素を析出させた溶液を火炎中に噴霧し、凝集物の形成を低減しつつ800℃以上1500℃以下に加熱することによって、作製することができる。
On the other hand, if the second inorganic insulating
また、第2無機絶縁粒子16を作製する際の加熱時間は、1秒以上180秒以下に設定されていることが望ましい。その結果、この加熱時間を短縮することにより、800℃以
上1500℃以下に加熱した場合においても、第2無機絶縁粒子16の結晶化を低減し、非晶質状態を維持することができる。
Moreover, it is desirable that the heating time for producing the second inorganic insulating
一方、第1無機絶縁ゾルに含まれる溶剤は、例えば、メタノール、イソプロパノール、n−ブタノール、エチレングリコール、エチレングリコールモノプロピルエーテル、メチルエチルケトン、メチルイソブチルケトン、キシレン、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、ジメチルアセトアミドおよび/またはこれらから選択された2種以上の混合物を含んだ有機溶剤を使用することができる。 On the other hand, the solvent contained in the first inorganic insulating sol is, for example, methanol, isopropanol, n-butanol, ethylene glycol, ethylene glycol monopropyl ether, methyl ethyl ketone, methyl isobutyl ketone, xylene, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate. An organic solvent containing dimethylacetamide and / or a mixture of two or more selected from dimethylacetamide can be used.
(2)樹脂材料または金属材料からなる支持シート23を準備し、支持シート23の一主面に第1無機絶縁ゾルを塗布する。
(2) A
第1無機絶縁ゾルの塗布は、例えば、ディスペンサー、バーコーター、ダイコーターまたはスクリーン印刷を用いて行なうことができる。このとき、前述した如く、第1無機絶縁ゾルの固形分が50体積%以下に設定されていることから、第1無機絶縁ゾルの粘度が低く設定され、塗布された第1無機絶縁ゾルの平坦性を高くすることができる。 The application of the first inorganic insulating sol can be performed using, for example, a dispenser, a bar coater, a die coater, or screen printing. At this time, as described above, since the solid content of the first inorganic insulating sol is set to 50% by volume or less, the viscosity of the first inorganic insulating sol is set low and the applied first inorganic insulating sol is flat. Sexuality can be increased.
(3)第1無機絶縁ゾルを乾燥させて溶剤を蒸発させる。 (3) The first inorganic insulating sol is dried to evaporate the solvent.
ここで、溶剤の蒸発に伴って第1無機絶縁ゾルが収縮するが、かかる溶剤は、第1無機絶縁粒子15および第2無機絶縁粒子16に囲まれた間隙Gに含まれており、第1無機絶縁粒子15および第2無機絶縁粒子16自体には含まれていない。このため、第1無機絶縁ゾルが平均粒径の大きい第2無機絶縁粒子16を含んでいると、その分、間隙Gが小さくなるとともに、溶剤が充填される領域が少なくなり、第1無機絶縁ゾルの溶剤の蒸発時に第1無機絶縁ゾルの収縮量が小さくなる。すなわち、第2無機絶縁粒子16によって第1無機絶縁ゾルの収縮が制限されることとなる。その結果、第1無機絶縁ゾルの収縮に起因するクラックの発生を低減することができる。また、仮にクラックが生じても、平均粒径の大きい第2無機絶縁粒子16によってこのクラックの伸長を妨げることができる。
Here, the first inorganic insulating sol contracts as the solvent evaporates. The solvent is contained in the gap G surrounded by the first inorganic insulating
第1無機絶縁ゾルの乾燥は、例えば、加熱および風乾によって行なわれる。乾燥温度が、例えば20℃以上溶剤の沸点(2種類以上の溶剤を混合している場合には、最も沸点の低い溶剤の沸点)未満に設定され、乾燥時間が、例えば20秒以上30分以下に設定される。その結果、溶剤の沸騰が低減され、沸騰の際に生じる気泡の圧力によって第1無機絶縁粒子15および第2無機絶縁粒子16が押し出されることが低減され、この粒子の分布をより均一にすることが可能となる。
The first inorganic insulating sol is dried by, for example, heating and air drying. The drying temperature is set to, for example, 20 ° C. or more and lower than the boiling point of the solvent (the boiling point of the lowest boiling solvent when two or more solvents are mixed), and the drying time is, for example, 20 seconds to 30 minutes. Set to As a result, the boiling of the solvent is reduced, the extrusion of the first inorganic insulating
(4)残存した第1無機絶縁ゾルの固形分を加熱し、第1無機絶縁粒子15同士および第1無機絶縁粒子15と第2無機絶縁粒子16とが互いの一部で接続した第1無機絶縁層12を作製する。
(4) The solid content of the remaining first inorganic insulating sol is heated, and the first inorganic insulating
ここで、本実施形態における第1無機絶縁ゾルは、平均粒径が微小に設定された第1無機絶縁粒子15を有している。その結果、第1無機絶縁ゾルの加熱温度が比較的低温、例えば第1無機絶縁粒子15および第2無機絶縁粒子16の結晶化開始温度未満と低温であっても、第1無機絶縁粒子15同士を強固に接続することができる。
Here, the 1st inorganic insulation sol in this embodiment has the 1st
なお、第1無機絶縁粒子15同士を強固に接続することができる温度は、例えば第1無機絶縁粒子15の平均粒径を110nm以下に設定した場合は250℃程度であり、前記平均粒径を15nm以下に設定した場合は150℃程度である。また、第1無機絶縁粒子15および第2無機絶縁粒子16に含まれる酸化ケイ素の結晶化開始温度は1300℃程
度である。
The temperature at which the first inorganic insulating
第1無機絶縁ゾルの加熱温度は、第1無機絶縁粒子15および第2無機絶縁粒子16の結晶化開始温度未満に設定されていることが望ましい。その結果、結晶化した粒子が相転移によって収縮することを抑制し、第1無機絶縁層12におけるクラックの発生を低減できる。
The heating temperature of the first inorganic insulating sol is desirably set to be lower than the crystallization start temperature of the first inorganic insulating
さらに、このように低温で加熱することによって、第1無機絶縁粒子15および第2無機絶縁粒子16が粒子の形状を保持しつつ、第1無機絶縁粒子15同士および第1無機絶縁粒子15と第2無機絶縁粒子16とを近接領域のみで接続させることができる。その結果、第1無機絶縁粒子15同士および第1無機絶縁粒子15と第2無機絶縁粒子16とを接続させることができ、ひいては第1無機絶縁粒子15同士の間に開気孔の間隙Gを容易に形成することができる。
Furthermore, by heating at such a low temperature, the first inorganic insulating
なお、第1無機絶縁ゾルの加熱は、温度が例えば100℃以上300℃未満に設定されて、時間が例えば0.5時間以上24時間以下に設定されることが望ましい。 In addition, as for the heating of 1st inorganic insulation sol, it is desirable that temperature is set to 100 degreeC or more and less than 300 degreeC, and time is set to 0.5 hours or more and 24 hours or less, for example.
(5)未硬化の第1樹脂材料と、第1樹脂材料に被覆されたフィラー粒子14とを含む第1樹脂前駆体11xを準備する。次いで、図7(a)に示すように、第1無機絶縁層12の支持シート23と反対側の主面に第1樹脂前駆体11xを積層し、支持シート23、第1無機絶縁層12および第1樹脂前駆体11xを上下方向に加熱加圧することによって、第1無機絶縁層12の間隙Gの一部に未硬化の第1樹脂材料を入り込ませて、第1無機絶縁層12と第1樹脂前駆体11xとを貼り合わせる。なお、未硬化とは、ISO472:1999に準ずるA−ステージまたはB−ステージの状態である。
(5) A
また、支持シート23、第1無機絶縁層12および第1樹脂前駆体11xの加熱加圧は、加熱温度が、例えば60℃以上160℃以下に設定され、圧力が、例えば0.1MPa以上2MPa以下に設定され、加熱加圧時間が、例えば0.5時間以上2時間以下に設定される。なお、硬化開始温度は、樹脂が、ISO472:1999に準ずるC−ステージの状態となる温度である。
Further, the heating and pressurization of the
なお、ここで第1樹脂前駆体11xに含まれるフィラー粒子14の平均粒径は、間隙Gの幅よりも大きいことが望ましい。その結果、第1樹脂前駆体11xの未硬化の第1樹脂材料が第1無機絶縁層12の間隙Gに入り込むことによって、複数のフィラー粒子14が第1無機絶縁層12の表面でろ過されるように凝集し、第1無機絶縁層12に近い方の領域が第1無機絶縁層12から遠い方の領域よりもフィラー粒子14の含有割合が大きい第1樹脂層11を形成できる。したがって、容易に第1無機絶縁層12側での熱膨張率が小さい第1樹脂層11を作製することができ、ひいては生産効率を向上させることができる。
Here, the average particle diameter of the
なお、例えば、第1樹脂前駆体11xにおけるフィラー粒子14の体積比率は10体積%以上55体積%以下に設定され、第1樹脂層11の形成後において、第1無機絶縁層12の一主面上に形成された第1樹脂層11におけるフィラー粒子14の体積比率は10体積%以上70体積%以下に設定される。
For example, the volume ratio of the
以上のようにして、図7(a)に示すように、支持シート23、第1無機絶縁層12および第1樹脂前駆体11xを含む第1積層シート22を作製する。
As described above, as shown in FIG. 7A, the first
(電子部品の収容)
(6)図7(b)に示すように、金属板7を準備し、第1積層シート22の第1樹脂前
駆体11xが金属板7の主面上に配されるように、第1積層シート22を金属板7に積層する。次いで、第1積層シート22および金属板7を加熱加圧することによって、第1樹脂前駆体11xを硬化させて、第1樹脂前駆体11xを第1樹脂層11とし、支持シート23を剥がして、第1基板8を金属板7の主面上に配する。
(Contains electronic components)
(6) As shown in FIG. 7B, the
なお、第1無機絶縁層12、第1樹脂前駆体11xおよび金属板7の加熱加圧は、第1樹脂前駆体11xの硬化開始温度以上第1樹脂前駆体11xの熱分解温度未満で行なう。具体的には、温度は例えば150℃以上250℃以下に設定され、圧力は例えば2MPa以上3MPa以下に設定され、時間は例えば0.5時間以上2時間以下に設定される。
The heating and pressing of the first inorganic insulating
(7)図7(c)に示すように、第1基板8に電子部品6が収容される貫通孔Tを形成する。貫通孔Tは、例えば、レーザー光の照射、金型によるパンチング、あるいはサンドブラストの照射によって形成することができる。
(7) As shown in FIG. 7C, a through hole T in which the
また、貫通孔Tを形成した後に、貫通孔Tの開口の縁にブラシ研摩などを行うことによって、断面視における、第1基板8の金属板8とは反対側の主面と貫通孔Tの内壁面との間に位置する角部を曲面で形成することができる。
Further, after forming the through hole T, brush polishing or the like is performed on the edge of the opening of the through hole T, so that the main surface of the
また、貫通孔Tを形成する際、レーザー加工、サンドブラスト加工において、マスクの形状を変更することによって、平面視における、貫通孔Tの開口の角部を曲面で形成することができる。 Further, when forming the through hole T, the corner of the opening of the through hole T in a plan view can be formed as a curved surface by changing the shape of the mask in laser processing or sand blast processing.
また、貫通孔Tを形成する際に、金属板7に凹部が形成されるように貫通孔Tを形成しても構わない。その結果、次工程において電子部品6を収容する際に、位置ずれの発生を良好に低減することができる。
Further, when the through hole T is formed, the through hole T may be formed so that a recess is formed in the
(8)図7(d)に示すように、貫通孔Tに、電子部品6の外部電極10が金属板7と反対側を向くように電子部品6を収容する。
(8) As shown in FIG. 7D, the
(導電層の形成)
(9)工程(1)から工程(5)と同様の工程によって、第2無機絶縁層21と第2樹脂前駆体20xとを含む第2積層シート24を準備する。次いで、図8(a)に示すように、ディスペンサーなどによって、貫通孔Tに未硬化の樹脂材料を充填し、この樹脂材料を硬化させて樹脂部13を形成した後、第1基板8の金属層8と反対側の開口を覆うように、第2積層シート24を積層する。
(Formation of conductive layer)
(9) The
なお、後の工程において、貫通孔Tに第2樹脂前駆体20xの一部を充填して、樹脂部13を第2樹脂層20と一体として形成する場合には、第2樹脂前駆体20xの一部を貫通孔Tに入り込ませるために、第2積層シート24の第2樹脂前駆体20xが第1基板8と接触するように、第2積層シート24を第1基板8に積層する。
In a later step, when the through hole T is partially filled with the
(10)金属板7、第1基板8および第2積層シート24を加熱加圧することによって、図8(b)に示すように、第2樹脂前駆体20xを硬化させて、第2樹脂前駆体20xを第2樹脂層20とする。ここで、金属板7、第1基板8および第2積層シート24の加熱加圧は、工程(6)と同様に行なう。
(10) The
なお、樹脂部13を第2樹脂層20と一体として形成する場合には、第2積層シート24の加熱加圧において、加熱することによって軟化した第2樹脂前駆体20xを、加圧することによって流動させることによって、貫通孔Tの電子部品6の周囲に第2樹脂前駆体20xの一部を充填する。そして、この貫通孔Tに充填された第2樹脂前駆体20xを硬
化することによって、第2樹脂層20の一部からなる樹脂部13を形成する。
In addition, when forming the
(11)図8(c)に示すように、支持シート23を剥がした後、電子部品6の外部電極10に向かって、第2無機絶縁層21および第2樹脂層20を厚み方向(Z方向)に貫通するビア導体19を形成し、第2絶縁層17上にビア導体19およびスルーホール導体11に電気的に接続する導電層18を形成する。具体的には、以下のように行なう。
(11) As shown in FIG. 8C, after peeling off the
ビア導体19は、例えばYAGレーザー装置または炭酸ガスレーザー装置により、第2無機絶縁層21および第2樹脂層20にビア孔Vを形成し、ビア孔Vの底部に電子部品6の外部電極10の少なくとも一部を露出させる。次いで、例えば無電解めっき、蒸着法、CVD法またはスパッタリング法を用いて、ビアホールVに導電材料を埋めることによって形成される。
The via
なお、この時、ビア孔Vにおいて、第2樹脂層20は、第2無機絶縁層21よりもレーザー光による分解度が高いため、電子部品6側に位置する一端部の幅が、導電層18側に位置する他端部の幅よりも大きく形成される。その結果、ビア導体19も、電子部品6側に位置する一端部の幅が、導電層18側に位置する他端部の幅よりも大きく形成され、電子部品6が所定の位置から位置ずれした場合においても、良好に電子部品6とビア導体19との接続を確保することができる。
At this time, in the via hole V, the
ビア導体19の形成後、例えば無電解めっき法、蒸着法、CVD法またはスパッタリング法などにより、導電材料を第2絶縁層の任意の箇所に被着させる。次に、フォトリソグラフィー方法、エッチングなどを用いて被着した導電材料を所望の形状にパターニングすることによって、導電層18を形成する。
After the via
以上のようにして、電子部品6を内蔵した部品内蔵基板3を作製する。
As described above, the component-embedded
(実装部品の実装)
(10)図9に示すように、前述した部品内蔵基板3の第2基板9の一主面上に、第2バンプ5を介して部品内蔵基板3に実装部品2をフリップチップ実装する。そして、実装部品2の周囲に、実装構造体1と外部回路基板(図示せず)とを接続するための第1バンプ4を配することによって、実装構造体1を作製することができる。
(Mounting of mounting parts)
(10) As shown in FIG. 9, the mounting
<第2実施形態>
(実装構造体)
次に、本発明の部品内蔵基板および実装構造体の実施の形態の第2の例(第2実施形態)を、図10を参照しつつ詳細に説明する。なお、上述した第1実施形態と同様の構成に関しては、説明を省略する。
Second Embodiment
(Mounting structure)
Next, a second example (second embodiment) of the embodiment of the component-embedded substrate and the mounting structure according to the present invention will be described in detail with reference to FIG. In addition, description is abbreviate | omitted regarding the structure similar to 1st Embodiment mentioned above.
第2実施形態の部品内蔵基板3は、第1実施形態と異なり、図10に示すように、第1基板8に金属層25を含んでいる。この金属層25は、例えば、銅、銀、金またはアルミニウムなどの金属材料からなる。
Unlike the first embodiment, the component-embedded
金属層25の厚みは、例えば3μm以上20μm以下に設定されている。また、金属層25のヤング率は、例えば80GPa以上200GPa以下に設定されている。そして、金属層25の平面方向(XY平面方向)への熱膨張率は、例えば16ppm/℃以上18ppm/℃以下に設定されている。
The thickness of the
このように、本実施形態における第1基板8は、金属層25を含んでいる。その結果、金属材料は、無機絶縁材料および樹脂材料よりも熱伝導率が大きいことから、第1基板8
の放熱効率を向上させることができ、部品内蔵基板3に熱が蓄積することを抑制することができる。
As described above, the
Heat dissipation efficiency can be improved, and heat can be prevented from being accumulated in the component-embedded
また、図10に示すように、貫通孔Tの内壁には、金属層25の端面が露出していることが望ましい。その結果、貫通孔Tに収容されている電子部品6の発する熱を、金属層25を伝達させて金属層25の露出面から放出させることができ、第1基板8に熱が蓄積して、電子部品6が不具合を起こすことを抑制することができる。
Further, as shown in FIG. 10, it is desirable that the end face of the
また、貫通孔Tの内壁には、金属層25の端部からなる第4凸部(図示せず)があることが望ましい。その結果、金属層25の端部が電子部品6に近づくことから、貫通孔Tに収容されている電子部品6の発する熱を、良好に金属層25に伝達して放出させることができ、第1基板8に熱が蓄積して電子部品6が不具合を起こすことを抑制することができる。
Further, it is desirable that the inner wall of the through hole T has a fourth convex portion (not shown) formed by the end portion of the
また、金属層25は金属板7と同じ金属材料からなることが望ましい。その結果、金属層25の熱膨張率と金属板7との熱膨張率の差は小さく、かつ金属層25のヤング率は、第1樹脂層11および第1無機絶縁層12よりも大きいことから、金属層25が第1基板8の熱膨張率を金属板7の熱膨張率に近づける働きをするので、金属板8から第1基板8が剥離することを良好に抑制低減することができる。
The
また、第1樹脂層11または第1無機絶縁層12の主面上における金属層25の面積割合は、60%以上100%以下であることが望ましい。その結果、金属層25は、第1基板8の熱膨張率を、良好に金属板8の熱膨張率に近づけることができる。
The area ratio of the
また、図10に示すように、金属層25は、第1無機絶縁層12の主面上に配されているとともに、金属層25の端部が、第1無機絶縁層12の端部の上にまで配されていることが望ましい。その結果、熱膨張率が大きい第1樹脂層または第2樹脂層、および樹脂部13の熱膨張によって、第1無機絶縁層12の角部に集中する熱応力を低減し、第1無機絶縁層12におけるクラックの発生、ひいては第1基板8におけるクラックの発生を良好に低減することができる。
Further, as shown in FIG. 10, the
また、金属層25が、第1無機絶縁層12の主面上に配されている場合は、金属層25と第1無機絶縁層12との界面には、第3樹脂層26が配されていることが望ましい。その結果、金属層25と第1無機絶縁層12との熱膨張率の差によって、金属層25と第1無機絶縁層12との界面に熱応力が集中しても、第3樹脂層26が緩衝部材として機能し、金属層25が第1無機絶縁層12から剥離することを抑制することができる。
When the
なお、第3樹脂層26は、その厚みが例えば1μm以上3μm以下に、ヤング率が例えば1GPa以上10GPa以下に設定されている。
The
また、金属層25の貫通孔Tと反対側に位置する端面は、雰囲気中に露出していることが望ましい。その結果、貫通孔Tに収容されている電子部品6の発する熱を、金属層25を伝達して、良好に雰囲気中に放出させることができ、第1基板8に熱が蓄積して電子部品6が不具合を起こすことを抑制することができる。
Moreover, it is desirable that the end surface of the
(実装構造体の作製)
次に、上述した第2実施形態の実装構造体1の製造方法を説明する。なお、上述した第1実施形態と同様の方法に関しては、説明を省略する。
(Production of mounting structure)
Next, the manufacturing method of the mounting
上述した第1実施形態の工程(2)において、支持シート23として金属材料からなる
ものを使用して、支持シート23の一主面上に第3樹脂前駆体、第1無機絶縁層12および第1樹脂前駆体11xを順次積層した、第1積層シート22を作製する。そして、第1実施形態の工程(6)において、支持シート23を剥がさずに残存させ、支持シート23を金属層25として、金属層25を含む第1基板8を作製する。なお、貫通孔Tの形成の際に、レーザーの出力またはサンドブラストの圧力を適宜変更することによって、貫通孔Tの内壁に金属層25からなる第4凸部(図示せず)を形成することができる。
In the step (2) of the first embodiment described above, the
本発明は前述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組合せなどが可能である。 The present invention is not limited to the embodiments described above, and various modifications, improvements, combinations, and the like can be made without departing from the spirit of the present invention.
また、前述した本発明の実施形態は、ソルダーレジスト層についての説明を省略したが、部品内蔵基板は上下面に樹脂材料を含むソルダーレジスト層を有していても構わない。 Moreover, although description about the soldering resist layer was abbreviate | omitted in embodiment of this invention mentioned above, the component built-in board | substrate may have the soldering resist layer containing a resin material on the upper and lower surfaces.
また、前述した本発明の実施形態は、アンダーフィルについての説明を省略したが、部品内蔵基板と実装部品との間にアンダーフィルを有していても構わない。 In addition, in the above-described embodiment of the present invention, description of the underfill is omitted, but an underfill may be provided between the component-embedded substrate and the mounted component.
また、前述した本発明の実施形態は、第1樹脂層11および第2樹脂層20は、ガラスクロスなどの基材を含んでいないが、基材を含んでいても構わない。
In the embodiment of the present invention described above, the
また、前述した本発明の第1実施形態は、第1樹脂層11に貫通孔Tを形成していたが、第1樹脂前駆体11xに貫通孔を形成しても構わない。
In the first embodiment of the present invention described above, the through hole T is formed in the
また、前述した本発明の第1実施形態は、第1基板8に複数の貫通孔Tを形成しても構わない。
In the first embodiment of the present invention described above, a plurality of through holes T may be formed in the
また、前述した本発明の第1実施形態は、実装部品2として半導体素子を例示したが、実装部品2はコンデンサなどでも構わない。
Moreover, although 1st Embodiment of this invention mentioned above illustrated the semiconductor element as the mounting
また、前述した本発明の第1実施形態は、第1基板8に第1樹脂層11および第1無機絶縁層12を1層ずつ含んでいたが、第1樹脂層11および第1無機絶縁層12は複数層配されていても構わない。
In the first embodiment of the present invention described above, the
また、前述した本発明の第1実施形態は、第1樹脂層11が金属板7の主面上に配されていたが、第1無機絶縁層12が金属板7の主面上に配されていても構わない。さらに、その場合、第1無機絶縁層12と金属板7との間に第3樹脂層26が配されていても構わない。
In the first embodiment of the present invention described above, the
また、前述した本発明の第1実施形態は、第1樹脂層11、第2樹脂層20および樹脂部13がフィラー粒子14を含んでいたが、フィラー粒子14を含まなくても構わない。
In the first embodiment of the present invention described above, the
また、前述した本発明の第1実施形態は、電子部品6を金属板7の主面上に直接配しているが、電子部品6を伝熱性の接着部材を介して金属板7に配しても構わない。
In the first embodiment of the present invention described above, the
また、前述した本発明の第1実施形態は、第2基板9は2層の第2絶縁層17を含んでいるが、第2絶縁層17は1層でも、または3層以上含んでいても構わない。
In the first embodiment of the present invention described above, the second substrate 9 includes the two second insulating layers 17. However, the second insulating
また、前述した本発明の第1実施形態は、第2絶縁層17は、第3樹脂層26を含んでいても構わない。
In the first embodiment of the present invention described above, the second insulating
1 実装構造体
2 実装部品
3 部品内蔵基板
4 第1バンプ
5 第2バンプ
6 電子部品
7 金属板
8 第1基板
9 第2基板
10 外部電極
11 第1樹脂層
11x 第1樹脂前駆体
12 第1無機絶縁層
13 樹脂部
14 フィラー粒子
15 第1無機絶縁粒子
16 第2無機絶縁粒子
17 第2絶縁層
18 導電層
19 ビア導体
20 第2樹脂層
20x 第2樹脂前駆体
21 第2無機絶縁層
22 第1積層シート
23 支持シート
24 第2積層シート
25 金属層
26 第3樹脂層
C1 第1凸部
C2 第2凸部
C3 第3凸部
G 間隙
T 貫通孔
V ビア孔
DESCRIPTION OF
Claims (9)
該第1基板の一方の主面上に前記貫通孔の一方の開口を覆うように配された金属板と、
前記第1基板の他方の主面上に前記貫通孔の他方の開口を覆うように配された第2基板と、
前記貫通孔に収容されて前記金属板の主面上に配された電子部品とを備え、
前記第1基板は、第1無機絶縁層と該第1無機絶縁層に積層された第1樹脂層とを含んでおり、
前記金属板の熱膨張率は、前記第1無機絶縁層の熱膨張率よりも大きく、前記第1樹脂層の熱膨張率よりも小さいことを特徴とする部品内蔵基板。 A first substrate having through holes T formed in the thickness direction;
A metal plate disposed on one main surface of the first substrate so as to cover one opening of the through hole;
A second substrate disposed on the other main surface of the first substrate so as to cover the other opening of the through hole;
An electronic component housed in the through hole and disposed on the main surface of the metal plate,
The first substrate includes a first inorganic insulating layer and a first resin layer laminated on the first inorganic insulating layer,
The component-embedded substrate, wherein a thermal expansion coefficient of the metal plate is larger than a thermal expansion coefficient of the first inorganic insulating layer and smaller than a thermal expansion coefficient of the first resin layer.
前記貫通孔内に位置した樹脂部をさらに備え、
前記第2基板は、第2無機絶縁層を含んでおり、
前記第2無機絶縁層の熱膨張率は、前記樹脂部の熱膨張率よりも小さいことを特徴とする部品内蔵基板 The component built-in substrate according to claim 1,
Further comprising a resin portion located in the through hole,
The second substrate includes a second inorganic insulating layer;
The component-embedded substrate, wherein the second inorganic insulating layer has a thermal expansion coefficient smaller than that of the resin portion.
前記第2基板は、前記第2無機絶縁層の前記第1基板側に積層された第2樹脂層を含んでおり、
前記樹脂部は、前記第2樹脂層の一部が前記貫通孔内に入り込んだものであることを特徴とする部品内蔵基板。 In the component built-in substrate according to claim 2,
The second substrate includes a second resin layer laminated on the first substrate side of the second inorganic insulating layer,
The component-embedded substrate, wherein the resin portion is a part of the second resin layer that enters the through hole.
前記第1基板は、金属層をさらに含んでおり、
前記貫通孔の内壁に、前記金属層の端面が露出していることを特徴とする部品内蔵基板。 In the component built-in substrate according to claim 3,
The first substrate further includes a metal layer;
The component-embedded substrate, wherein an end face of the metal layer is exposed on an inner wall of the through hole.
前記貫通孔の内壁に、前記金属層の端部からなる凸部があることを特徴とする部品内蔵基板。 In the component built-in substrate according to claim 4,
A component-embedded substrate, wherein an inner wall of the through hole has a convex portion formed of an end portion of the metal layer.
前記第2基板は、第2無機絶縁層および該第2無機絶縁層に積層された第2樹脂層を含むとともに、前記第2無機絶縁層および前記第2樹脂層を厚み方向に貫通し、前記電子部品に電気的に接続されたビア導体をさらに有することを特徴とする部品内蔵基板。 The component built-in substrate according to claim 1,
The second substrate includes a second inorganic insulating layer and a second resin layer laminated on the second inorganic insulating layer, and penetrates the second inorganic insulating layer and the second resin layer in a thickness direction, A component-embedded board, further comprising a via conductor electrically connected to the electronic component.
前記第2樹脂層は、前記第2無機絶縁層の前記電子部品側に積層されており、
前記ビア導体は、前記第2樹脂層側に位置する一端部の幅が、前記第2無機絶縁層側に位置する他端部の幅よりも大きいことを特徴とする部品内蔵基板。 The component built-in substrate according to claim 6,
The second resin layer is laminated on the electronic component side of the second inorganic insulating layer,
The component-embedded substrate, wherein the via conductor has a width at one end located on the second resin layer side larger than a width at the other end located on the second inorganic insulating layer side.
前記第1無機絶縁層は、互いの一部で接続した複数の第1無機絶縁粒子を具備しているとともに、該複数の第1無機絶縁粒子に囲まれた間隙が形成されており、
前記第1樹脂層の一部は、前記間隙に入り込んでいることを特徴とする部品内蔵基板。 The component built-in substrate according to claim 1,
The first inorganic insulating layer includes a plurality of first inorganic insulating particles connected at a part of each other, and a gap surrounded by the plurality of first inorganic insulating particles is formed,
A part-embedded board, wherein a part of the first resin layer enters the gap.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076761A JP5897956B2 (en) | 2012-03-29 | 2012-03-29 | Component built-in board and mounting structure |
CN201280047318.4A CN103843467B (en) | 2011-09-30 | 2012-09-29 | Circuit board, built-in substrate and assembling structure |
US14/348,428 US9807874B2 (en) | 2011-09-30 | 2012-09-29 | Wiring substrate, component embedded substrate, and package structure |
PCT/JP2012/075268 WO2013047848A1 (en) | 2011-09-30 | 2012-09-29 | Wiring substrate, component embedded substrate, and package sructure |
EP12836336.3A EP2763513B1 (en) | 2011-09-30 | 2012-09-29 | Wiring substrate, component embedded substrate, and package structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076761A JP5897956B2 (en) | 2012-03-29 | 2012-03-29 | Component built-in board and mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013207194A true JP2013207194A (en) | 2013-10-07 |
JP5897956B2 JP5897956B2 (en) | 2016-04-06 |
Family
ID=49525960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012076761A Active JP5897956B2 (en) | 2011-09-30 | 2012-03-29 | Component built-in board and mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5897956B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016035631A1 (en) * | 2014-09-04 | 2016-03-10 | 株式会社村田製作所 | Component-embedded substrate |
JP2016111313A (en) * | 2014-12-05 | 2016-06-20 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | Method of fabricating polymer frame with rectangular array of cavities |
KR20170112409A (en) * | 2016-03-31 | 2017-10-12 | 삼성전기주식회사 | Printed circuit board and camera module having the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787223B2 (en) * | 1987-07-20 | 1995-09-20 | 富士通株式会社 | Printed circuit board and manufacturing method thereof |
JP2011003841A (en) * | 2009-06-22 | 2011-01-06 | Kyocera Corp | Method of manufacturing wiring board, and wiring board |
WO2011125354A1 (en) * | 2010-04-06 | 2011-10-13 | 日本電気株式会社 | Substrate with built-in functional element |
-
2012
- 2012-03-29 JP JP2012076761A patent/JP5897956B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787223B2 (en) * | 1987-07-20 | 1995-09-20 | 富士通株式会社 | Printed circuit board and manufacturing method thereof |
JP2011003841A (en) * | 2009-06-22 | 2011-01-06 | Kyocera Corp | Method of manufacturing wiring board, and wiring board |
WO2011125354A1 (en) * | 2010-04-06 | 2011-10-13 | 日本電気株式会社 | Substrate with built-in functional element |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016035631A1 (en) * | 2014-09-04 | 2016-03-10 | 株式会社村田製作所 | Component-embedded substrate |
JPWO2016035631A1 (en) * | 2014-09-04 | 2017-04-27 | 株式会社村田製作所 | Component built-in board |
US10028388B2 (en) | 2014-09-04 | 2018-07-17 | Murata Manufacturing Co., Ltd. | Component-embedded substrate |
JP2016111313A (en) * | 2014-12-05 | 2016-06-20 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | Method of fabricating polymer frame with rectangular array of cavities |
KR20170112409A (en) * | 2016-03-31 | 2017-10-12 | 삼성전기주식회사 | Printed circuit board and camera module having the same |
KR102662856B1 (en) | 2016-03-31 | 2024-05-07 | 삼성전기주식회사 | Printed circuit board and camera module having the same |
Also Published As
Publication number | Publication date |
---|---|
JP5897956B2 (en) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5635657B2 (en) | Manufacturing method of interposer | |
US9936583B2 (en) | Wiring board and mounting structure using the same | |
JP2011151354A (en) | Circuit substrate, laminated board and laminated sheet | |
JP6258347B2 (en) | Wiring board and mounting structure using the same | |
JP5436247B2 (en) | Wiring board | |
JP5933989B2 (en) | Component built-in board | |
JP5361680B2 (en) | Wiring board | |
JP5897956B2 (en) | Component built-in board and mounting structure | |
JP2015028963A (en) | Wiring board and mounting structure using the same | |
JP2015213199A (en) | Component built-in substrate | |
JP5710066B2 (en) | Wiring board, mounting structure using the same, and method of manufacturing wiring board | |
JP5988372B2 (en) | Wiring board and mounting structure thereof | |
JP2014160705A (en) | Wiring board, package structure using the same, electronic device using the same and wiring board manufacturing method | |
JP2012178392A (en) | Wiring board, mounting structure of the same, insulation sheet, and method for manufacturing wiring board using insulation sheet | |
JP2014175458A (en) | Wiring board, mounting structure using the same, and method of manufacturing wiring board | |
JP2011249661A (en) | Interposer and packaging structure using it | |
JP5894221B2 (en) | Interposer, mounting structure using the same, and electronic device | |
JP2016167637A (en) | Laminated wiring board and laminate | |
JP5902559B2 (en) | Wiring board and manufacturing method thereof | |
JP5952153B2 (en) | Multilayer wiring board and mounting structure using the same | |
JP6001412B2 (en) | Wiring board and mounting structure using the same | |
JP5960533B2 (en) | Wiring board and mounting structure including the same | |
JP2013030700A (en) | Wiring board and mounting structure | |
JP2015012082A (en) | Wiring board and mounting structure using the same | |
JP5909528B2 (en) | Wiring board, laminated board and laminated sheet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5897956 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |