JP5894221B2 - Interposer, mounting structure using the same, and electronic device - Google Patents

Interposer, mounting structure using the same, and electronic device Download PDF

Info

Publication number
JP5894221B2
JP5894221B2 JP2014120756A JP2014120756A JP5894221B2 JP 5894221 B2 JP5894221 B2 JP 5894221B2 JP 2014120756 A JP2014120756 A JP 2014120756A JP 2014120756 A JP2014120756 A JP 2014120756A JP 5894221 B2 JP5894221 B2 JP 5894221B2
Authority
JP
Japan
Prior art keywords
inorganic insulating
interposer
conductor
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014120756A
Other languages
Japanese (ja)
Other versions
JP2014187389A (en
Inventor
林 桂
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014120756A priority Critical patent/JP5894221B2/en
Publication of JP2014187389A publication Critical patent/JP2014187389A/en
Application granted granted Critical
Publication of JP5894221B2 publication Critical patent/JP5894221B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子機器(たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器及びその周辺機器)等に使用されるインターポーザー及びそれを用いた実装構造体に関するものである。   The present invention relates to an interposer used for electronic devices (for example, various audiovisual devices, home appliances, communication devices, computer devices and peripheral devices thereof), and a mounting structure using the interposer.

従来、電子機器における実装構造体としては、配線基板に電子部品を実装したものが使用されている。   2. Description of the Related Art Conventionally, as a mounting structure in an electronic device, an electronic component mounted on a wiring board is used.

特許文献1には、配線基板と、配線基板上にフリップチップ実装されたベアチップと、を備えた実装構造体が記載されている。   Patent Document 1 describes a mounting structure that includes a wiring board and a bare chip that is flip-chip mounted on the wiring board.

このように、配線基板上にベアチップがフリップチップ実装されていると、ベアチップの実装時や作動時等において実装構造体に熱が印加された場合に、配線基板とベアチップとの熱膨張率の差に起因して、配線基板とベアチップとの接続部に熱応力が発生し、耐久性の低いベアチップの電極に該熱応力が印加されて破壊されることがあり、ひいては実装構造体の電気的信頼性が低下しやすくなる。   Thus, when the bare chip is flip-chip mounted on the wiring board, the difference in thermal expansion coefficient between the wiring board and the bare chip when heat is applied to the mounting structure during mounting or operation of the bare chip. As a result, thermal stress is generated in the connection portion between the wiring board and the bare chip, and the thermal stress may be applied to the electrode of the bare chip having low durability to break down. As a result, the electrical reliability of the mounting structure It becomes easy to fall.

一方、特許文献2には、配線基板と、該配線基板に搭載された電子素子と、前記配線基板と前記電子素子との間に介挿されたインターポーザーと、を備え、該インターポーザーは、半導体材料又はガラスからなる基体と、基体を貫通するとともに貫通部に導体が充填されている導体埋め込みスルーホールと、を有する実装構造体が記載されている。   On the other hand, Patent Document 2 includes a wiring board, an electronic element mounted on the wiring board, and an interposer interposed between the wiring board and the electronic element. There is described a mounting structure having a base made of a semiconductor material or glass and a conductor-embedded through hole that penetrates the base and is filled with a conductor.

このように基体が半導体材料又はガラスからなるインターポーザーは、配線基板と比較して、電子素子との熱膨張率の差が小さく、インターポーザーと電子素子との接続部に生じる熱応力を低減し、ひいては電子素子の電極に印加される熱応力を低減することができる。   Thus, an interposer whose base is made of a semiconductor material or glass has a smaller difference in thermal expansion coefficient from the electronic element than the wiring board, and reduces the thermal stress generated at the connection between the interposer and the electronic element. As a result, the thermal stress applied to the electrode of the electronic element can be reduced.

しかしながら、このような半導体材料又はガラスからなる基体の熱膨張率は、導体埋め込みスルーホールの熱膨張率よりも小さいことから、電子素子の実装時や作動時にインターポーザーに熱が印加された場合、導体埋め込みスルーホールが基体よりも大きく熱膨張することによって、貫通部の内壁に応力が印加され、ひいては貫通部の内壁から基体内部に向ってクラックが生じやすくなる。その結果、導体埋め込みスルーホールの導電材料が該クラック内に侵入することによって、導体埋め込みスルーホール同士が短絡しやすくなり、ひいてはインターポーザーの電気的信頼性が低下しやすい。   However, since the coefficient of thermal expansion of the substrate made of such a semiconductor material or glass is smaller than the coefficient of thermal expansion of the conductor-embedded through-hole, when heat is applied to the interposer during mounting or operation of the electronic element, When the conductor-embedded through hole is thermally expanded larger than the base, stress is applied to the inner wall of the penetrating portion, and as a result, cracks tend to occur from the inner wall of the penetrating portion toward the inside of the base. As a result, the conductive material of the conductor-embedded through hole penetrates into the crack, so that the conductor-embedded through holes are likely to be short-circuited, and the electrical reliability of the interposer is likely to be lowered.

特開平11−214449号公報JP-A-11-214449 特開2004−311574号公報JP 2004-31574 A

本発明は、電気的信頼性を向上させる要求に応えるインターポーザー、それを用いた実装構造体及び電子機器を提供するものである。   The present invention provides an interposer that meets the demand for improving electrical reliability, a mounting structure using the interposer, and an electronic apparatus.

本発明の一形態にかかるインターポーザーは、厚み方向に沿った複数の貫通孔が形成された、無機絶縁層および該無機絶縁層の一主面に配された樹脂層と、該貫通孔に配された貫通導体とを備え、前記貫通導体は、貫通方向に沿った断面において、前記樹脂層の前記無機絶縁層側の開口よりも幅が大きい、前記樹脂層内に位置した幅広部を有しており、前記無機絶縁層は、互いに結合した第1無機絶縁粒子と、該第1無機絶縁粒子を介して互いに接着された、前記第1無機絶縁粒子よりも粒径が大きい、第2無機絶縁粒子とを有している。
An interposer according to an aspect of the present invention includes an inorganic insulating layer in which a plurality of through holes along the thickness direction are formed, a resin layer disposed on one main surface of the inorganic insulating layer, and the through holes. The through-conductor has a wide portion located in the resin layer having a width larger than that of the opening on the inorganic insulating layer side of the resin layer in a cross-section along the through-direction. The inorganic insulating layer includes a first inorganic insulating particle bonded to each other and a second inorganic insulating particle having a particle size larger than that of the first inorganic insulating particle bonded to each other via the first inorganic insulating particle. Particles .

本発明の一形態にかかる実装構造体は、配線基板と、該配線基板上に搭載された請求項1に記載のインターポーザーと、該インターポーザー上に実装された電子部品とを備えている。   A mounting structure according to an embodiment of the present invention includes a wiring board, the interposer according to claim 1 mounted on the wiring board, and an electronic component mounted on the interposer.

本発明の一形態にかかるインターポーザーによれば、無機絶縁層の弾性率を低減することにより、無機絶縁層に応力が印加された場合に、無機絶縁層のクラックを低減し、ひいては電気的信頼性に優れたインターポーザーを得ることができる。   According to the interposer according to one aspect of the present invention, by reducing the elastic modulus of the inorganic insulating layer, when stress is applied to the inorganic insulating layer, cracks in the inorganic insulating layer are reduced, and thus electrical reliability is improved. An interposer with excellent properties can be obtained.

図1(a)は、本発明の第1実施形態にかかる実装構造体を厚み方向に切断した断面図であり、図1(b)は、図1のR1部分を拡大して示した断面図であり、図1(c)は、2つの第1無機絶縁粒子が結合した様子を模式的に現したものである。1A is a cross-sectional view of the mounting structure according to the first embodiment of the present invention cut in the thickness direction, and FIG. 1B is an enlarged cross-sectional view of the R1 portion of FIG. FIG. 1C schematically shows a state in which the two first inorganic insulating particles are combined. 図2(a)乃至(d)は、図1に示す実装構造体の製造工程を説明する厚み方向に切断した断面図であり、図2(e)は、図2(d)のR2部分を拡大して示した断面図である。2A to 2D are cross-sectional views taken in the thickness direction for explaining the manufacturing process of the mounting structure shown in FIG. 1, and FIG. 2E shows the portion R2 in FIG. It is sectional drawing expanded. 図3(a)、(c)及び(d)は、図1に示す実装構造体の製造工程を説明する厚み方向に切断した断面図であり、図3(b)は、図3(a)のR3部分を拡大して示した断面図である。3A, 3C, and 3D are cross-sectional views cut in the thickness direction illustrating the manufacturing process of the mounting structure shown in FIG. 1, and FIG. 3B is a cross-sectional view of FIG. It is sectional drawing which expanded and showed R3 part. 図4は、本発明の第2実施形態にかかる実装構造体を厚み方向に切断した断面図である。FIG. 4 is a cross-sectional view of the mounting structure according to the second embodiment of the present invention cut in the thickness direction. 図5は、本発明の第3実施形態にかかる実装構造体を厚み方向に切断した断面図である。FIG. 5 is a cross-sectional view of the mounting structure according to the third embodiment of the present invention cut in the thickness direction.

(第1実施形態)
以下に、本発明の第1実施形態に係るインターポーザーを含む実装構造体を、図面に基づいて詳細に説明する。
(First embodiment)
Hereinafter, a mounting structure including an interposer according to a first embodiment of the present invention will be described in detail based on the drawings.

図1(a)に示した実装構造体1は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものであり、例えばマザーボード等の外部回路に電気的に接続される。この実装構造体1は、電子部品2と、電子部品2が実装された配線基板3と、電子部品2及び配線基板3の間に介在されたインターポーザー4と、インターポーザー4と電子部品2とを電気的に接続する第1バンプ5aと、インターポーザー4と配線基板3とを電気的に接続する第2バンプ5bと、配線基板3と外部回路とを電気的に接続する第3バンプ5cとを含んでいる。   A mounting structure 1 shown in FIG. 1A is used for electronic devices such as various audiovisual devices, home appliances, communication devices, computer devices or peripheral devices thereof, and is an external circuit such as a motherboard. Is electrically connected. The mounting structure 1 includes an electronic component 2, a wiring board 3 on which the electronic component 2 is mounted, an interposer 4 interposed between the electronic component 2 and the wiring board 3, the interposer 4 and the electronic component 2. A first bump 5a that electrically connects the wiring board 3, a second bump 5b that electrically connects the interposer 4 and the wiring board 3, and a third bump 5c that electrically connects the wiring board 3 and an external circuit. Is included.

電子部品2は、インターポーザー4を介して配線基板3に実装されており、例えばLSI又はIC等の半導体素子である。この半導体素子は、CPU若しくはMPU等のロジック系又はメモリ系の半導体素子を用いることができ、母材が例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等の半導体材料を含んでいる。この電子部品2は、厚みが例えば0.05mm以上0.8mm以下に設定され、各方向への熱膨張率が例えば3ppm/℃以上5ppm/℃以下に設定され、ヤング率が例えば100GPa以上150GPa以下に設定されている。   The electronic component 2 is mounted on the wiring board 3 via the interposer 4 and is, for example, a semiconductor element such as an LSI or an IC. As this semiconductor element, a logic or memory semiconductor element such as a CPU or MPU can be used, and the base material includes a semiconductor material such as silicon, germanium, gallium arsenide, gallium arsenide phosphorus, gallium nitride, or silicon carbide. It is out. The electronic component 2 has a thickness set to, for example, 0.05 mm to 0.8 mm, a coefficient of thermal expansion in each direction, for example, set to 3 ppm / ° C. to 5 ppm / ° C., and a Young's modulus, for example, 100 GPa to 150 GPa Is set to

ここで、本実施形態の実装構造体1において、電子部品2は、ロジック系の半導体素子を用いることが望ましい。このロジック系の半導体素子は、メモリ系の半導体素子と比較して、端子数が多く回路が微細配線化されており、応力が印加されると回路に断線が生じやすいため、配線基板3との電気的接続信頼性が低下しやすい。したがって、この電子部品2と配線基板3との間にインターポーザー4を介在させることにより、電子部品2の回路に印加される応力を緩和し、電子部品2と配線基板3との電気的接続信頼性を高めることができる。   Here, in the mounting structure 1 of the present embodiment, the electronic component 2 is desirably a logic semiconductor element. This logic-based semiconductor element has a larger number of terminals and finer wiring than a memory-based semiconductor element, and the circuit is likely to be disconnected when stress is applied. Electrical connection reliability tends to decrease. Therefore, by interposing the interposer 4 between the electronic component 2 and the wiring board 3, the stress applied to the circuit of the electronic component 2 is relieved, and the electrical connection reliability between the electronic component 2 and the wiring board 3 is reduced. Can increase the sex.

なお、電子部品2の厚みは、電子部品2を厚み方向(Z方向)に沿って切断した断面を走査型電子顕微鏡で観察し、厚み方向(Z方向)に沿った長さの平均値を算出することにより測定される。また、電子部品2の熱膨張率は、市販のTMA装置を用いて、JISK7197‐1991に準じた測定方法により測定される。また、電子部品2のヤング率は、MTSシステムズ社製Nano Indentor XP/DCMを用いて測定される。以下、各部材の厚み、熱膨張率及びヤング率は、上述した電子部品2と同様に測定する。   The thickness of the electronic component 2 is obtained by observing a cross section of the electronic component 2 cut along the thickness direction (Z direction) with a scanning electron microscope, and calculating an average value of the length along the thickness direction (Z direction). Is measured. Moreover, the thermal expansion coefficient of the electronic component 2 is measured by a measuring method according to JISK7197-1991 using a commercially available TMA apparatus. Moreover, the Young's modulus of the electronic component 2 is measured using Nano Indentor XP / DCM manufactured by MTS Systems. Hereinafter, the thickness, thermal expansion coefficient, and Young's modulus of each member are measured in the same manner as the electronic component 2 described above.

配線基板3は、樹脂製のビルドアップ基板であり、コア基板6とコア基板6の上下に形成された一対のビルドアップ部7とを含んでいる。この配線基板3は、厚みが例えば0.3mm以上1.8mm以下に設定され、厚みが電子部品2の例えば2倍以上20倍以下に設定され、平面方向(XY平面方向)への熱膨張率が例えば13ppm/℃以上30ppm/℃以下に設定され、平面方向への熱膨張率が電子部品2の例えば3倍以上8倍以下に設定され、ヤング率が5GPa以上40GPa以下に設定されている。   The wiring substrate 3 is a resin-made build-up substrate, and includes a core substrate 6 and a pair of build-up portions 7 formed above and below the core substrate 6. The wiring board 3 is set to have a thickness of, for example, 0.3 mm to 1.8 mm, a thickness of, for example, 2 to 20 times that of the electronic component 2, and a coefficient of thermal expansion in the plane direction (XY plane direction). Is set to, for example, 13 ppm / ° C. to 30 ppm / ° C., the coefficient of thermal expansion in the plane direction is set to, for example, 3 times to 8 times that of the electronic component 2, and the Young's modulus is set to 5 GPa to 40 GPa.

コア基板6は、配線基板3の剛性を高めるものであり、厚み方向に貫通するスルーホールが形成された樹脂基板8、該スルーホールの内壁に沿って円筒状に形成されたスルーホール導体9、及び該スルーホール導体9の内部に柱状に形成された絶縁体10を含んでいる。   The core substrate 6 increases the rigidity of the wiring substrate 3, and includes a resin substrate 8 in which a through hole penetrating in the thickness direction is formed, a through hole conductor 9 formed in a cylindrical shape along the inner wall of the through hole, And an insulator 10 formed in a columnar shape inside the through-hole conductor 9.

樹脂基板8は、コア基板6の剛性を高めるものであり、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、ポリイミド樹脂、芳香族液晶ポリエステル樹脂、ポリエーテルエーテルケトン樹脂又はポリエーテルケトン樹脂等の樹脂材料を含んでいる。また、繊維からなる基材又は無機絶縁フィラーを含んでも構わない。   The resin substrate 8 is for increasing the rigidity of the core substrate 6. For example, epoxy resin, bismaleimide triazine resin, cyanate resin, polyparaphenylene benzbisoxazole resin, wholly aromatic polyamide resin, polyimide resin, aromatic liquid crystal polyester resin And resin materials such as polyetheretherketone resin or polyetherketone resin. Moreover, you may include the base material which consists of fibers, or an inorganic insulating filler.

スルーホール導体9は、コア基板6の上下のビルドアップ部7を電気的に接続するものであり、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料を含んでいる。   The through-hole conductor 9 electrically connects the upper and lower buildup portions 7 of the core substrate 6 and includes a conductive material such as copper, silver, gold, aluminum, nickel, or chromium.

絶縁体10は、後述するビア導体13の支持面を形成するものであり、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、フッ素樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂又はビスマレイミドトリアジン樹脂等の樹脂材料を含んでいる。   The insulator 10 forms a support surface of a via conductor 13 to be described later. For example, a resin such as a polyimide resin, an acrylic resin, an epoxy resin, a cyanate resin, a fluorine resin, a silicon resin, a polyphenylene ether resin, or a bismaleimide triazine resin. Contains material.

一方、ビルドアップ部7は、厚み方向に貫通するビア孔が形成され、コア基板6上に配された絶縁層11、コア基板6上又は絶縁層11上に配された配線層12、ビア孔に柱状に形成され、配線層12に電気的に接続されたビア導体13を含んでいる。配線層12及びビア導体13は、互いに電気的に接続されており、接地用配線、電力供給用配線又は信号用配線を含む配線部を構成している。   On the other hand, the build-up portion 7 is formed with via holes penetrating in the thickness direction, the insulating layer 11 disposed on the core substrate 6, the wiring layer 12 disposed on the core substrate 6 or on the insulating layer 11, and via holes. And a via conductor 13 electrically connected to the wiring layer 12. The wiring layer 12 and the via conductor 13 are electrically connected to each other, and constitute a wiring portion including a grounding wiring, a power supply wiring, or a signal wiring.

絶縁層11は、配線層12の支持部材としての機能、及び配線層12同士の短絡を抑制
する絶縁部材としての機能を有し、この絶縁層11は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、ポリイミド樹脂、芳香族液晶ポリエステル樹脂、ポリエーテルエーテルケトン樹脂又はポリエーテルケトン樹脂等の樹脂材料を含んでいる。
The insulating layer 11 has a function as a support member of the wiring layer 12 and a function as an insulating member that suppresses a short circuit between the wiring layers 12, and the insulating layer 11 includes, for example, an epoxy resin, a bismaleimide triazine resin, and a cyanate. Resin materials such as resin, polyparaphenylene benzbisoxazole resin, wholly aromatic polyamide resin, polyimide resin, aromatic liquid crystal polyester resin, polyetheretherketone resin or polyetherketone resin are included.

配線層12は、絶縁層11を介して厚み方向に互いに離間しており、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料を含んでいる。   The wiring layer 12 is separated from each other in the thickness direction via the insulating layer 11 and includes, for example, a conductive material such as copper, silver, gold, aluminum, nickel, or chromium.

ビア導体13は、厚み方向に互いに離間した配線層12同士を相互に接続するものであり、平面方向への断面積がコア基板6に向って小さくなる柱状(テーパー状)に形成されており、例えば銅、銀、金、アルミニウム、ニッケル又はクロムの導電材料を含んでいる。   The via conductor 13 connects the wiring layers 12 spaced apart from each other in the thickness direction, and is formed in a columnar shape (tapered shape) in which the cross-sectional area in the plane direction decreases toward the core substrate 6. For example, a conductive material of copper, silver, gold, aluminum, nickel, or chromium is included.

一方、インターポーザー4は、電子部品2及び配線基板3の接続部材として機能するものであり、厚み方向に沿って貫通孔Pが形成された基体14と、基体14の一主面に当接された導電層15と、該貫通孔Pに配され、一端部が導電層15に電気的に接続された貫通導体16と、を含んでいる。   On the other hand, the interposer 4 functions as a connecting member for the electronic component 2 and the wiring board 3, and is in contact with the base 14 in which the through hole P is formed along the thickness direction and one main surface of the base 14. And a through conductor 16 disposed in the through hole P and having one end electrically connected to the conductive layer 15.

基体14は、インターポーザー4の支持部材及び絶縁部材として機能するものであり、無機絶縁層17と、該無機絶縁層17の一主面に当接され、該無機絶縁層17よりも厚みが小さい樹脂層18と、からなる。この基体14は、厚みが例えば30μm以上200μm以下に設定され、厚みが電子部品2の例えば0.2倍以上0.8倍以下に設定され、厚みが配線基板3の例えば0.015倍以上0.5倍以下に設定され、各方向への熱膨張率が例えば3ppm/℃以上7ppm/℃以下に設定され、平面方向への熱膨張率が電子部品2の例えば0.75倍以上1.25倍以下に設定され、平面方向への熱膨張率が配線基板3の例えば0.2倍以上0.4倍以下に設定され、ヤング率が例えば10GPa以上45GPa以下に設定され、ヤング率が電子部品2の例えば0.08倍以上0.35倍以下に設定されている。   The base 14 functions as a support member and an insulating member for the interposer 4, is in contact with the inorganic insulating layer 17 and one main surface of the inorganic insulating layer 17, and has a smaller thickness than the inorganic insulating layer 17. And a resin layer 18. The substrate 14 is set to have a thickness of, for example, 30 μm to 200 μm, a thickness of, for example, 0.2 to 0.8 times that of the electronic component 2, and a thickness of, for example, 0.015 to 0 of the wiring board 3. .5 times or less, the coefficient of thermal expansion in each direction is set to, for example, 3 ppm / ° C. or more and 7 ppm / ° C. or less, and the coefficient of thermal expansion in the plane direction is, for example, 0.75 times or more and 1.25 times that of the electronic component 2. The coefficient of thermal expansion in the plane direction is set to, for example, 0.2 to 0.4 times that of the wiring board 3, the Young's modulus is set to, for example, 10 GPa to 45 GPa, and the Young's modulus is an electronic component. For example, 2 is set to 0.08 times or more and 0.35 times or less.

無機絶縁層17は、基体14の主要部を成すものであり、基体14を低熱膨張率のものとする機能を有しており、厚みが例えば30μm以上200μm以下に設定され、各方向への熱膨張率が0ppm/℃以上7ppm/℃以下に設定され、平面方向への熱膨張率が電子部品2の0.1倍以上2倍以下に設定され、平面方向への熱膨張率が配線基板3の0.2倍以上0.4倍以下に設定され、ヤング率が例えば10GPa以上45GPa以下に設定され、ヤング率が電子部品2の例えば0.08倍以上0.35倍以下に設定され、誘電正接が例えば0.0001以上0.01以下に設定されている。なお、無機絶縁層17の誘電正接は、JISR1627‐1996に準じた共振器法により測定される。以下、各部材の誘電正接は、無機絶縁層17と同様に測定される。   The inorganic insulating layer 17 is a main part of the base 14 and has a function of making the base 14 have a low coefficient of thermal expansion. The thickness of the inorganic insulating layer 17 is set to, for example, 30 μm or more and 200 μm or less. The expansion coefficient is set to 0 ppm / ° C. or more and 7 ppm / ° C. or less, the thermal expansion coefficient in the plane direction is set to 0.1 to 2 times that of the electronic component 2, and the thermal expansion coefficient in the plane direction is set to the wiring board 3. The Young's modulus is set to, for example, 10 GPa to 45 GPa, the Young's modulus is set to, for example, 0.08 to 0.35 times that of the electronic component 2, and the dielectric The tangent is set to, for example, 0.0001 or more and 0.01 or less. In addition, the dielectric loss tangent of the inorganic insulating layer 17 is measured by a resonator method according to JIS R1627-11996. Hereinafter, the dielectric loss tangent of each member is measured in the same manner as the inorganic insulating layer 17.

この無機絶縁層17は、図1(b)に示すように、粒径が3nm以上110nm以下に設定され、互いに結合された第1無機絶縁粒子17aと、該第1無機絶縁粒子17aよりも粒径が大きく、粒径が0.5μm以上5μm以下に設定され、第1無機絶縁粒子17aを介して互いに接着された第2無機絶縁粒子17bと、を含んでいる。この第1無機絶縁粒子17aは、図1(c)に示すように境界面17a1を介して互いに結合している。   As shown in FIG. 1B, the inorganic insulating layer 17 has a particle diameter set to 3 nm or more and 110 nm or less, and is bonded to each other, and the first inorganic insulating particles 17a are bonded to each other. And a second inorganic insulating particle 17b having a large diameter and a particle size of 0.5 μm or more and 5 μm or less and bonded to each other via the first inorganic insulating particle 17a. The first inorganic insulating particles 17a are bonded to each other through a boundary surface 17a1 as shown in FIG.

なお、第1無機絶縁粒子17a及び第2無機絶縁粒子17bは、無機絶縁層17の研摩面若しくは破断面を電界放出型電子顕微鏡で観察することにより確認され、第1無機絶縁粒子17a及び第2無機絶縁粒子17bの粒径は、無機絶縁層17の研摩面若しくは破断面を電界放出型電子顕微鏡で観察し、20粒子数以上50粒子数以下の粒子を含むように拡大した断面を撮影し、該拡大した断面にて各粒子の最大径を測定することにより測定さ
れる。
The first inorganic insulating particles 17a and the second inorganic insulating particles 17b are confirmed by observing the polished surface or fracture surface of the inorganic insulating layer 17 with a field emission electron microscope. The particle size of the inorganic insulating particles 17b is obtained by observing the polished surface or fractured surface of the inorganic insulating layer 17 with a field emission electron microscope, photographing a cross section enlarged so as to include particles of 20 particles or more and 50 particles or less, It is measured by measuring the maximum diameter of each particle in the enlarged cross section.

この第1無機絶縁粒子17a及び第2無機絶縁粒子17bは、酸化ケイ素を含有している。その結果、無機絶縁層17の各方向への熱膨張率を低減することによって、インターポーザー4の平面方向への熱膨張率を電子部品2の平面方向への熱膨張率に近づけることができ、ひいてはインターポーザー4及び電子部品2に熱が印加された場合に、インターポーザー4と電子部品2との接続信頼性を高めることができる。   The first inorganic insulating particles 17a and the second inorganic insulating particles 17b contain silicon oxide. As a result, by reducing the thermal expansion coefficient in each direction of the inorganic insulating layer 17, the thermal expansion coefficient in the planar direction of the interposer 4 can be brought close to the thermal expansion coefficient in the planar direction of the electronic component 2. As a result, when heat is applied to the interposer 4 and the electronic component 2, the connection reliability between the interposer 4 and the electronic component 2 can be improved.

この第1無機絶縁粒子17a及び第2無機絶縁粒子17bとしては、酸化ケイ素のみからなるものを用いても構わないし、酸化ケイ素の他に、酸化アルミニウム、酸化マグネシウム、酸化カルシウム、窒化アルミニウム、水酸化アルミニウム又は炭酸カルシウム等の無機絶縁材料を含有するものを用いても構わない。なお、第1無機絶縁粒子17a及び第2無機絶縁粒子17bは、酸化ケイ素を65重量%以上100重量%以下含有することが望ましい。   The first inorganic insulating particles 17a and the second inorganic insulating particles 17b may be made of only silicon oxide. In addition to silicon oxide, aluminum oxide, magnesium oxide, calcium oxide, aluminum nitride, and hydroxide You may use what contains inorganic insulation materials, such as aluminum or calcium carbonate. In addition, as for the 1st inorganic insulating particle 17a and the 2nd inorganic insulating particle 17b, it is desirable to contain 65 to 100 weight% of silicon oxides.

また、第1無機絶縁粒子17a及び第2無機絶縁粒子17bを構成する酸化ケイ素は、アモルファス(非晶質)状態であることが望ましい。その結果、無機絶縁層17の結晶構造に起因した熱膨張率の異方性を低減することができるため、実装構造体1に熱が印加された場合に、加熱後の冷却の際に無機絶縁層17の収縮を各方向にてより均一にすることができ、ひいてはインターポーザー4と電子部品2との電気的接続信頼性を高めることができる。   Moreover, it is desirable that the silicon oxide constituting the first inorganic insulating particles 17a and the second inorganic insulating particles 17b is in an amorphous state. As a result, since the anisotropy of the coefficient of thermal expansion due to the crystal structure of the inorganic insulating layer 17 can be reduced, when heat is applied to the mounting structure 1, the inorganic insulating layer is cooled during heating. The shrinkage of the layer 17 can be made more uniform in each direction, and as a result, the reliability of electrical connection between the interposer 4 and the electronic component 2 can be improved.

このアモルファス状態である酸化ケイ素は、結晶相の領域が例えば10体積%未満に設定されており、なかでも5体積%未満に設定されていることが望ましい。なお、無機絶縁材料における結晶相領域の体積比は、以下のように測定される。まず、100%結晶化した試料粉末と非晶質粉末とを異なる比率で含む複数の比較試料を作製し、該比較試料をX
線回折法で測定することにより、該測定値と結晶相領域の体積比との相対的関係を示す検量線を作成する。次に、測定対象である調査試料をX線回折法で測定し、該測定値と検量
線とを比較して、該測定値から結晶相領域の体積比を算出することにより、調査資料の結晶相領域の体積比が測定される。
The silicon oxide in the amorphous state has a crystal phase region set to, for example, less than 10% by volume, and is preferably set to less than 5% by volume. The volume ratio of the crystal phase region in the inorganic insulating material is measured as follows. First, a plurality of comparative samples containing 100% crystallized sample powder and amorphous powder at different ratios were prepared, and the comparative samples were prepared as X
A calibration curve indicating the relative relationship between the measured value and the volume ratio of the crystal phase region is created by measurement using a line diffraction method. Next, the investigation sample to be measured is measured by the X-ray diffraction method, the measured value is compared with the calibration curve, and the volume ratio of the crystal phase region is calculated from the measured value, thereby obtaining the crystal of the investigation material. The volume ratio of the phase region is measured.

また、第1無機絶縁粒子17aは、球状であることが望ましい。その結果、第1無機絶縁粒子17aの充填密度を高め、第1無機絶縁粒子17a同士をより強固に結合させることができ、無機絶縁層17の剛性を高めることができる。また、第2無機絶縁粒子17bは、球状であることが望ましい。その結果、第2無機絶縁粒子17bの表面における応力を分散させることができ、第2無機絶縁粒子17bの表面を起点とした無機絶縁層17におけるクラックの発生を低減することができる。   The first inorganic insulating particles 17a are preferably spherical. As a result, the filling density of the first inorganic insulating particles 17a can be increased, the first inorganic insulating particles 17a can be more firmly bonded, and the rigidity of the inorganic insulating layer 17 can be increased. The second inorganic insulating particles 17b are preferably spherical. As a result, the stress on the surface of the second inorganic insulating particle 17b can be dispersed, and the generation of cracks in the inorganic insulating layer 17 starting from the surface of the second inorganic insulating particle 17b can be reduced.

一方、樹脂層18は、無機絶縁層17と導電層15との間に介されており、樹脂材料を含んでいる。この樹脂層18は、厚みが例えば0.5μm以上3μm以下に設定され、厚みが無機絶縁層17の例えば0.002倍以上0.1倍以下に設定され、平面方向及び厚み方向への熱膨張率が50ppm/℃以上120ppm/℃以下に設定され、ヤング率が例えば0.05GPa以上5GPa以下に設定され、ヤング率が無機絶縁層17の例えば0.001倍以上0.2倍以下に設定され、ヤング率が導電層15の例えば0.0002倍以上0.05倍以下に設定されている。   On the other hand, the resin layer 18 is interposed between the inorganic insulating layer 17 and the conductive layer 15 and contains a resin material. The resin layer 18 has a thickness set to, for example, 0.5 μm or more and 3 μm or less, a thickness set to, for example, 0.002 to 0.1 times that of the inorganic insulating layer 17, and thermal expansion in the planar direction and the thickness direction. The rate is set to 50 ppm / ° C. to 120 ppm / ° C., the Young's modulus is set to, for example, 0.05 GPa to 5 GPa, and the Young's modulus is set to, for example, 0.001 to 0.2 times that of the inorganic insulating layer 17. The Young's modulus is set to be, for example, 0.0002 times to 0.05 times that of the conductive layer 15.

樹脂層18を構成する樹脂材料としては、例えばエポキシ樹脂、ポリウレタン樹脂、シアネート樹脂又はポリイミド樹脂等の樹脂材料を用いることができる。また、樹脂層18は、難燃性を高めるために、酸化ケイ素等の無機絶縁材料からなる無機絶縁フィラーを含んでいても構わない。この無機絶縁フィラーは、粒径が例えば0.01μm以上0.5μ
m以下に設定されており、樹脂材料内における含有量が例えば0.3体積%以上10体積%以下に設定されている。
As a resin material which comprises the resin layer 18, resin materials, such as an epoxy resin, a polyurethane resin, cyanate resin, or a polyimide resin, can be used, for example. Further, the resin layer 18 may include an inorganic insulating filler made of an inorganic insulating material such as silicon oxide in order to enhance flame retardancy. This inorganic insulating filler has a particle size of, for example, 0.01 μm or more and 0.5 μm.
m or less, and the content in the resin material is set to, for example, 0.3 volume% or more and 10 volume% or less.

なお、無機絶縁フィラーの粒径は、樹脂層18の研摩面若しくは破断面を電界放出型電子顕微鏡で観察し、20粒子数以上50粒子数以下の粒子を含むように拡大した断面を撮影し、該拡大した断面にて各粒子の最大径を測定することにより測定される。また、樹脂層18における無機絶縁フィラーの含有量(体積%)は、樹脂層18の研摩面を電界放出型電子顕微鏡で撮影し、画像解析装置等を用いて、樹脂層18に占める無機絶縁フィラーの面積比率(面積%)の平均値を算出して含有量(体積%)とみなすことにより測定される。   In addition, the particle size of the inorganic insulating filler is obtained by observing the polished surface or fractured surface of the resin layer 18 with a field emission electron microscope, and photographing an enlarged cross section so as to include particles of 20 particles or more and 50 particles or less, It is measured by measuring the maximum diameter of each particle in the enlarged cross section. The content (volume%) of the inorganic insulating filler in the resin layer 18 is determined by photographing the polished surface of the resin layer 18 with a field emission electron microscope and using an image analyzer or the like to occupy the inorganic insulating filler in the resin layer 18. It is measured by calculating the average value of the area ratio (area%) and considering the content (volume%).

導電層15は、基体14の一主面(電子部品2側の主面)に配されており、電子部品2との接続パッドとしての機能や配線としての機能を有している。その結果、導電層15によって、貫通導体16の一端部と電子部品2の電極との接続信頼性を高めることができる。この導電層15は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料を含んでいる。また、導電層15は、各方向への熱膨張率が12ppm/℃以上20ppm/℃以下に設定され、各方向への熱膨張率が無機絶縁層17の3倍以上7倍以下に設定され、ヤング率が80GPa以上200GPa以下に設定されている。   The conductive layer 15 is disposed on one main surface (main surface on the electronic component 2 side) of the base 14 and has a function as a connection pad with the electronic component 2 and a function as wiring. As a result, the connection reliability between the one end of the through conductor 16 and the electrode of the electronic component 2 can be increased by the conductive layer 15. The conductive layer 15 includes a conductive material such as copper, silver, gold, aluminum, nickel, or chromium. The conductive layer 15 has a coefficient of thermal expansion in each direction set to 12 ppm / ° C. or more and 20 ppm / ° C. or less, and a coefficient of thermal expansion in each direction set to 3 to 7 times that of the inorganic insulating layer 17. The Young's modulus is set to 80 GPa or more and 200 GPa or less.

貫通導体16は、電子部品2及び配線基板3を電気的に接続するものであり、平面方向への断面積が電子部品2に向って小さくなる柱状(テーパー状)に形成されており、例えば銅、銀、金、アルミニウム、ニッケル又はクロムの導電材料を含んでいる。この貫通導体16は、平面方向への断面積が例えば0.0001mm以上0.01mm以下に設定され、各方向への熱膨張率が12ppm/℃以上20ppm/℃以下に設定され、各方向への熱膨張率が電子部品2の3倍以上7倍以下に設定され、各方向への熱膨張率が無機絶縁層17の3倍以上7倍以下に設定され、ヤング率が80GPa以上200GPa以下に設定されている。 The through conductor 16 electrically connects the electronic component 2 and the wiring board 3, and is formed in a columnar shape (tapered shape) whose cross-sectional area in the planar direction decreases toward the electronic component 2. Including conductive material of silver, gold, aluminum, nickel or chromium. The through conductors 16 is set to the cross-sectional area in the planar direction, for example 0.0001 mm 2 or more 0.01 mm 2 or less, the thermal expansion coefficient in each direction is set to 20 ppm / ° C. or less than 12 ppm / ° C., each direction The thermal expansion coefficient is set to 3 to 7 times that of the electronic component 2, the thermal expansion coefficient in each direction is set to 3 to 7 times that of the inorganic insulating layer 17, and the Young's modulus is 80 GPa to 200 GPa. Is set to

また、貫通導体16は、貫通孔Pに充填されている。その結果、貫通孔Pの直径をより小さくし微細化した場合においても、貫通導体16における断線を低減することにより、配線基板3と電子部品2との電気的接続信頼性を高めることができる。   The through conductor 16 is filled in the through hole P. As a result, even when the diameter of the through hole P is further reduced and miniaturized, the reliability of electrical connection between the wiring board 3 and the electronic component 2 can be improved by reducing the disconnection in the through conductor 16.

第1バンプ5aは、電子部品2及びインターポーザー4の電気的接続部材として機能するものであり、電子部品2とインターポーザー4の導電層15との間に介在されており、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウム又はアルミニウム等を含む半田等の導電材料により構成されている。   The first bump 5a functions as an electrical connection member between the electronic component 2 and the interposer 4, and is interposed between the electronic component 2 and the conductive layer 15 of the interposer 4, for example, lead, tin, It is made of a conductive material such as solder containing silver, gold, copper, zinc, bismuth, indium or aluminum.

また、第2バンプ5bは、インターポーザー4及び配線基板3の電気的接続部材として機能するものであり、インターポーザー4の貫通導体16と配線基板3の最上層の配線層12との間に介在されており、第1バンプ5aと同様の導電材料により構成されている。   The second bump 5 b functions as an electrical connection member between the interposer 4 and the wiring board 3, and is interposed between the through conductor 16 of the interposer 4 and the uppermost wiring layer 12 of the wiring board 3. The conductive material is the same as that of the first bump 5a.

また、第3バンプ5cは、配線基板3及び外部回路の電気的接続部材として機能するものであり、配線基板3の最下層の配線層12の主面に形成されており、第1バンプ5aと同様の導電材料により構成されている。   The third bump 5c functions as an electrical connection member between the wiring board 3 and the external circuit, and is formed on the main surface of the lowermost wiring layer 12 of the wiring board 3. The same conductive material is used.

ところで、貫通導体16の各方向への熱膨張率は、無機絶縁層17及び電子部品2よりも大きい。したがって、各方向への熱膨張率が小さい酸化ケイ素を含有する無機絶縁層17を用いた場合、無機絶縁層17と電子部品2との平面方向における熱膨張率の差は低減しやすいが、無機絶縁層17と貫通導体16との平面方向における熱膨張率の差は大きくなりやすい。   By the way, the thermal expansion coefficient in each direction of the through conductor 16 is larger than that of the inorganic insulating layer 17 and the electronic component 2. Therefore, when the inorganic insulating layer 17 containing silicon oxide having a small coefficient of thermal expansion in each direction is used, the difference in the coefficient of thermal expansion in the planar direction between the inorganic insulating layer 17 and the electronic component 2 is easily reduced. The difference in coefficient of thermal expansion between the insulating layer 17 and the through conductor 16 in the planar direction tends to be large.

一方、本実施形態のインターポーザー4においては、無機絶縁層17が、互いに結合された第1無機絶縁粒子17aを含んでいる。ここで、無機絶縁層17は、シリコン(ヤング率130GPa程度)やシリカガラス(ヤング率75GPa程度)等と比較して、ヤング率が小さく、弾性変形しやすい。これは、粒径が例えば3nm以上110nm以下と超微小である第1無機絶縁粒子17a同士が互いに結合していることから、第1無機絶縁粒子17a同士の間に超微細な隙間が形成されやすくなることに起因すると推測される。また、粒径が例えば3nm以上110nm以下と超微小である第1無機絶縁粒子17aは、後述するように、シリカガラスと比較して、低温条件下で作製されるため、第1無機絶縁粒子17aに含有された酸化ケイ素の結晶構造において、3員環構造が少なく5員環以上の多員環構造が多くなりやすいことから、第1無機絶縁粒子17a自体のヤング率が小さくなりやすいことに起因すると推測される。   On the other hand, in the interposer 4 of the present embodiment, the inorganic insulating layer 17 includes first inorganic insulating particles 17a bonded to each other. Here, the inorganic insulating layer 17 has a small Young's modulus and is easily elastically deformed as compared with silicon (Young's modulus of about 130 GPa) or silica glass (Young's modulus of about 75 GPa). This is because the first inorganic insulating particles 17a having a particle size of, for example, 3 nm to 110 nm and extremely fine are bonded to each other, so that an ultrafine gap is formed between the first inorganic insulating particles 17a. It is presumed to be due to the ease. Moreover, since the first inorganic insulating particles 17a having a particle size of, for example, 3 nm to 110 nm and extremely fine are produced under a low temperature condition as compared with silica glass as described later, the first inorganic insulating particles In the crystal structure of silicon oxide contained in 17a, since the three-membered ring structure is small and the multi-membered ring structure having five or more members is likely to increase, the Young's modulus of the first inorganic insulating particles 17a itself tends to be small. Presumed to be due.

したがって、無機絶縁層17は、ヤング率が小さく、弾性変形しやすくなることから、インターポーザー4に熱が印加された場合に、無機絶縁層17と貫通導体16との熱膨張率の差に起因して無機絶縁層17に印加される熱応力が弾性変形によって緩和される。したがって、該熱応力に起因した貫通孔Pの内壁から無機絶縁層14の内部へ向かうクラックの発生を低減することができ、ひいては隣接する貫通導体16同士の短絡を低減することができる。   Therefore, the inorganic insulating layer 17 has a small Young's modulus and is easily elastically deformed. Therefore, when heat is applied to the interposer 4, the inorganic insulating layer 17 is caused by a difference in thermal expansion coefficient between the inorganic insulating layer 17 and the through conductor 16. Thus, the thermal stress applied to the inorganic insulating layer 17 is relaxed by elastic deformation. Therefore, it is possible to reduce the occurrence of cracks from the inner wall of the through hole P due to the thermal stress toward the inside of the inorganic insulating layer 14, thereby reducing the short circuit between adjacent through conductors 16.

また、無機絶縁層17が、第1無機絶縁粒子17aよりも粒径が大きく、第1無機絶縁粒子17aを介して互いに接着された第2無機絶縁粒子17bを含んでいる。それ故、貫通孔Pの内壁から無機絶縁層14の内部に向ってクラックが伸長した場合、表面積の大きい第2無機絶縁粒子17bにクラックが達すると、クラックの応力が第2無機絶縁粒子17bの表面で分散されるため、クラックの伸長を抑制することができ、ひいては隣接する貫通導体16同士の短絡を低減することができる。   The inorganic insulating layer 17 includes second inorganic insulating particles 17b having a particle size larger than that of the first inorganic insulating particles 17a and bonded to each other through the first inorganic insulating particles 17a. Therefore, when a crack extends from the inner wall of the through-hole P toward the inside of the inorganic insulating layer 14, when the crack reaches the second inorganic insulating particle 17b having a large surface area, the stress of the crack is reduced in the second inorganic insulating particle 17b. Since it is dispersed on the surface, extension of cracks can be suppressed, and as a result, a short circuit between adjacent through conductors 16 can be reduced.

さらに、無機絶縁層17には、第1無機絶縁粒子17a及び第2無機絶縁粒子17bに取り囲まれた複数の空隙Vが形成されている。それ故、貫通孔Pの内壁から無機絶縁層14の内部に向ってクラックが伸長した場合、該クラックが空隙Vに達すると伸長方向が変わるため、クラックが隣接する貫通導体16に達するまでの距離が長くなり、クラック伸長に要するエネルギーが消費されやすくなる。したがって、該クラックが隣接する貫通導体16に達する可能性を低減し、ひいては隣接する貫通導体16同士の短絡を低減することができる。   Further, the inorganic insulating layer 17 is formed with a plurality of voids V surrounded by the first inorganic insulating particles 17a and the second inorganic insulating particles 17b. Therefore, when a crack extends from the inner wall of the through hole P toward the inside of the inorganic insulating layer 14, the extension direction changes when the crack reaches the gap V, and therefore the distance until the crack reaches the adjacent through conductor 16. Becomes longer and energy required for crack extension is easily consumed. Therefore, the possibility that the cracks reach the adjacent through conductors 16 can be reduced, and as a result, a short circuit between the adjacent through conductors 16 can be reduced.

以上のようにして、本実施形態のインターポーザー4においては、貫通孔Pの内壁から無機絶縁層17の内部に向うクラックの発生、伸長及び隣接する貫通導体16に達する可能性を低減することができるため、隣接する貫通導体16同士の短絡を低減することができ、ひいては電気的信頼性に優れたインターポーザー4を得ることができる。   As described above, in the interposer 4 of the present embodiment, it is possible to reduce the occurrence of cracks extending from the inner wall of the through hole P toward the inside of the inorganic insulating layer 17 and the possibility of reaching the adjacent through conductor 16. Therefore, the short circuit between the adjacent through conductors 16 can be reduced, and as a result, the interposer 4 excellent in electrical reliability can be obtained.

また、上述したように、無機絶縁層17のヤング率が小さくなって弾性変形しやすいため、無機絶縁層17の厚み方向に沿ったクラックを低減することができ、ひいては該クラックに起因した導電層15の断線を低減することができる。   Further, as described above, since the Young's modulus of the inorganic insulating layer 17 becomes small and is easily elastically deformed, cracks along the thickness direction of the inorganic insulating layer 17 can be reduced, and as a result, the conductive layer caused by the crack. 15 disconnections can be reduced.

無機絶縁層17に形成された空隙Vには、大気が充填されている。それ故、空隙Vによって無機絶縁層17の誘電正接を高めることができ、ひいては導電層15及び貫通導体16の信号伝送特性を高めることができる。   The void V formed in the inorganic insulating layer 17 is filled with air. Therefore, the dielectric loss tangent of the inorganic insulating layer 17 can be increased by the gap V, and consequently the signal transmission characteristics of the conductive layer 15 and the through conductor 16 can be improved.

無機絶縁層17全体の体積(第1無機絶縁粒子17a、第2無機絶縁粒子17b及び空隙Vの体積の合計値)に対する、空隙Vの体積の割合は、例えば2体積%以上12体積%
以下に設定されている。なお、無機絶縁層17全体の体積に対する、空隙Vの体積の割合(体積%)は、無機絶縁層17の研摩面を電界放出型電子顕微鏡で撮影し、画像解析装置等を用いて、無機絶縁層17全体に占める空隙Vの面積比率(面積%)の平均値を算出して含有量(体積%)とみなすことにより測定される。
The ratio of the volume of the void V to the total volume of the inorganic insulating layer 17 (the total value of the volumes of the first inorganic insulating particles 17a, the second inorganic insulating particles 17b, and the void V) is, for example, 2% by volume or more and 12% by volume.
It is set as follows. Note that the ratio (volume%) of the volume of the void V to the total volume of the inorganic insulating layer 17 is obtained by photographing the polished surface of the inorganic insulating layer 17 with a field emission electron microscope and using an image analysis apparatus or the like. It is measured by calculating the average value of the area ratio (area%) of the voids V occupying the entire layer 17 and considering it as the content (volume%).

また、空隙Vは、第1空隙V1と、無機絶縁層17の厚み方向に沿った断面において、第1空隙V1よりもアスペクト比の大きい細長形状である第2空隙V2とを有しており、該第2空隙V2は、無機絶縁層17の厚み方向に沿った断面において、無機絶縁層17の厚み方向および無機絶縁層17の面方向(平面方向)の双方と交わる長手方向を有する。それ故、アスペクト比の小さい第1空隙V1によって効率良く空隙Vの体積を増加させ、無機絶縁層17の誘電正接を高めるとともに、アスペクト比の大きい第2空隙V2によって、貫通孔Pの内壁から無機絶縁層17の内部にむかうクラックの伸長方向を効率良く変えることができる。   In addition, the gap V has a first gap V1 and a second gap V2 having an elongated shape with an aspect ratio larger than that of the first gap V1 in the cross section along the thickness direction of the inorganic insulating layer 17, The second gap V <b> 2 has a longitudinal direction that intersects both the thickness direction of the inorganic insulating layer 17 and the surface direction (plane direction) of the inorganic insulating layer 17 in a cross section along the thickness direction of the inorganic insulating layer 17. Therefore, the volume of the gap V is efficiently increased by the first gap V1 having a small aspect ratio, the dielectric loss tangent of the inorganic insulating layer 17 is increased, and the second gap V2 having a large aspect ratio is inorganic from the inner wall of the through hole P. It is possible to efficiently change the extending direction of the cracks extending into the insulating layer 17.

この第1空隙V1は、アスペクト比が例えば1以上4以下に設定され、無機絶縁層17全体に対する体積の割合が例えば1体積%以上10体積%以下に設定されている。また、第2空隙V2は、アスペクト比が例えば5以上20以下に設定され、アスペクト比が第1空隙V1の例えば1.2倍以上20倍以下に設定され、無機絶縁層17全体に対する体積の割合が例えば1体積%以上10体積%以下に設定されている。   The aspect ratio of the first void V1 is set to 1 or more and 4 or less, for example, and the volume ratio with respect to the entire inorganic insulating layer 17 is set to 1 volume% or more and 10 volume% or less, for example. In addition, the second void V2 has an aspect ratio set to, for example, 5 or more and 20 or less, an aspect ratio set to, for example, 1.2 to 20 times that of the first void V1, and a volume ratio with respect to the entire inorganic insulating layer 17. Is set to, for example, 1 volume% or more and 10 volume% or less.

なお、第1空隙V1及び第2空隙V2のアスペクト比は、無機絶縁層17の研摩面を電界放出型電子顕微鏡で撮影し、画像解析装置等を用いて測定される。   In addition, the aspect ratio of the 1st space | gap V1 and the 2nd space | gap V2 image | photographs the grinding | polishing surface of the inorganic insulating layer 17 with a field emission electron microscope, and is measured using an image analysis apparatus etc.

また、第1空隙V1は、無機絶縁層17の厚み方向に沿った断面において、多角形状であることが望ましい。また、第1空隙V1には、第2無機絶縁粒子17bの一部が突出していることが望ましい。   Further, the first gap V <b> 1 is preferably polygonal in a cross section along the thickness direction of the inorganic insulating layer 17. In addition, it is desirable that a part of the second inorganic insulating particles 17b protrude in the first gap V1.

また、第2空隙V2は、蛇行しつつ伸長した波形であることが望ましい。その結果、貫通孔Pの内壁から無機絶縁層17の内部にむかうクラックの伸長方向を効率良く変えることができる。また、第2空隙V2同士は、長手方向が互いに異なることが望ましい。その結果、貫通孔Pの内壁から無機絶縁層17の内部にむかうクラックの伸長方向を効率良く変えることができる。   Moreover, it is desirable that the second gap V2 has a waveform that extends while meandering. As a result, the extending direction of cracks extending from the inner wall of the through hole P to the inside of the inorganic insulating layer 17 can be efficiently changed. Further, it is desirable that the second gaps V2 have different longitudinal directions. As a result, the extending direction of cracks extending from the inner wall of the through hole P to the inside of the inorganic insulating layer 17 can be efficiently changed.

ところで、無機絶縁層17及び導電層15は平面方向の熱膨張率が異なるため、インターポーザー4に熱が印加された場合、無機絶縁層17及び導電層15との間に応力が印加されやすい。   Meanwhile, since the inorganic insulating layer 17 and the conductive layer 15 have different thermal expansion coefficients in the plane direction, when heat is applied to the interposer 4, stress is easily applied between the inorganic insulating layer 17 and the conductive layer 15.

一方、本実施形態のインターポーザー4においては、無機絶縁層17より厚みの小さい樹脂層18が、無機絶縁層17と導電層15との間に介在されている。ここで、樹脂層18は、樹脂材料を含むことから無機絶縁層17よりもヤング率が小さい。それ故、厚みが小さく且つヤング率が小さい該樹脂層18を無機絶縁層17と導電層15との間に介在させたことから、薄く弾性変形しやすい樹脂層18が変形することにより、無機絶縁層17及び導電層15との熱膨張率の違いに起因した応力を緩和し、無機絶縁層17及び導電層15の剥離を低減することができる。また、樹脂材料を含むことから無機絶縁層17よりも熱膨張率が大きい樹脂層18の厚みを小さくすることにより、基体14の熱膨張率に対する樹脂層18の寄与を小さくし、基体14の熱膨張率を低減することができる。なお、樹脂層18は、厚み及びヤング率が導電層15よりも小さく設定されていることが望ましい。   On the other hand, in the interposer 4 of the present embodiment, a resin layer 18 having a thickness smaller than that of the inorganic insulating layer 17 is interposed between the inorganic insulating layer 17 and the conductive layer 15. Here, since the resin layer 18 includes a resin material, the Young's modulus is smaller than that of the inorganic insulating layer 17. Therefore, since the resin layer 18 having a small thickness and a small Young's modulus is interposed between the inorganic insulating layer 17 and the conductive layer 15, the thin and easily elastically deformable resin layer 18 is deformed. The stress caused by the difference in thermal expansion coefficient between the layer 17 and the conductive layer 15 can be relieved, and peeling of the inorganic insulating layer 17 and the conductive layer 15 can be reduced. In addition, since the resin layer 18 containing the resin material has a smaller thermal expansion coefficient than the inorganic insulating layer 17, the contribution of the resin layer 18 to the thermal expansion coefficient of the base 14 is reduced, and the heat of the base 14 is reduced. The expansion coefficient can be reduced. The resin layer 18 is preferably set to have a thickness and Young's modulus smaller than those of the conductive layer 15.

また、貫通導体16は、無機絶縁層17及び樹脂層18を厚み方向に貫通し、一端部が
導電層15と電気的に接続されている。それ故、無機絶縁層17よりもヤング率の小さい樹脂層18が、応力の集中しやすい貫通導体16と導電層15との接続部に当接しているため、該接続部に印加される応力を樹脂層18によって緩和することができ、ひいては貫通導体16と導電層15との断線を低減することができる。
Further, the through conductor 16 penetrates the inorganic insulating layer 17 and the resin layer 18 in the thickness direction, and one end thereof is electrically connected to the conductive layer 15. Therefore, since the resin layer 18 having a Young's modulus smaller than that of the inorganic insulating layer 17 is in contact with the connection portion between the through conductor 16 and the conductive layer 15 where stress tends to concentrate, the stress applied to the connection portion is reduced. The resin layer 18 can mitigate, and consequently, the disconnection between the through conductor 16 and the conductive layer 15 can be reduced.

また、貫通導体16は、貫通方向に沿った断面において、一端部の幅が他端部よりも小さい。したがって、幅が小さい貫通導体16の一端部を導電層15に接続させることにより、電子部品2と電気的に接続される導電層15をより微細化することができる。また、貫通導体16の一端部の幅を小さくすると、導電層15との接続信頼性が低下しやすいが、本実施形態のインターポーザー4においては、上述したように、貫通導体16と導電層15との接続部に樹脂層18を当接させているため、貫通導体16の一端部と導電層15との断線を良好に低減することができる。   The through conductor 16 has a width at one end smaller than that at the other end in a cross section along the through direction. Therefore, the conductive layer 15 electrically connected to the electronic component 2 can be further miniaturized by connecting one end portion of the through conductor 16 having a small width to the conductive layer 15. Further, if the width of one end portion of the through conductor 16 is reduced, the connection reliability with the conductive layer 15 is likely to be lowered. However, in the interposer 4 of this embodiment, as described above, the through conductor 16 and the conductive layer 15 are reduced. Since the resin layer 18 is brought into contact with the connecting portion, disconnection between one end portion of the through conductor 16 and the conductive layer 15 can be favorably reduced.

また、貫通導体16は、樹脂層18内において、その上方及び下方よりも幅が大きい幅広部を有する。その結果、貫通導体16と導電層15との接続部における応力を緩和することができる。   Further, the through conductor 16 has a wide portion in the resin layer 18 that is wider than the upper side and the lower side thereof. As a result, the stress at the connection portion between the through conductor 16 and the conductive layer 15 can be relaxed.

また、貫通導体16の他端部は、端面が無機絶縁層17から露出しており、接続端子として第2バンプ5bと直接接続される。ここで、貫通導体16は、貫通方向に沿った断面において、他端部の幅が一端部よりも大きいため、第2バンプ5bとの接着強度を高めることができる。   Further, the other end of the through conductor 16 has an end surface exposed from the inorganic insulating layer 17 and is directly connected to the second bump 5b as a connection terminal. Here, since the penetration conductor 16 has a cross section along the penetration direction, the width of the other end portion is larger than that of the one end portion, so that the adhesive strength with the second bump 5b can be increased.

また、無機絶縁層16の他主面は露出されている。すなわち、無機絶縁層16の他主面には、樹脂層18が形成されていない。その結果、基体14の熱膨張率を低減することができる。   Further, the other main surface of the inorganic insulating layer 16 is exposed. That is, the resin layer 18 is not formed on the other main surface of the inorganic insulating layer 16. As a result, the coefficient of thermal expansion of the base body 14 can be reduced.

また、貫通導体16の他端部は、無機絶縁層17の他主面から突出している。ここで、インターポーザー4及び配線基板3に熱が印加された場合、インターポーザー4と配線基板3との平面方向における熱膨張率の違いに起因して、無機絶縁層17の平面方向に沿った応力が貫通導体16の他端部と第2バンプ5bとの接続部に印加される際に、該応力を該突出部によって分散させることができるため、貫通導体16の他端部と第2バンプ5bとの接続信頼性を高めることができる。また、該突出部が第2バンプ5b内に埋入されるため、アンカー効果によって、貫通導体16の他端部と第2バンプ5bとの接着強度を高めることができる。   The other end of the through conductor 16 protrudes from the other main surface of the inorganic insulating layer 17. Here, when heat is applied to the interposer 4 and the wiring board 3, the thermal expansion coefficient in the planar direction between the interposer 4 and the wiring board 3 is changed along the planar direction of the inorganic insulating layer 17. When the stress is applied to the connection portion between the other end portion of the through conductor 16 and the second bump 5b, the stress can be dispersed by the protruding portion, and therefore, the other end portion of the through conductor 16 and the second bump. Connection reliability with 5b can be improved. Moreover, since this protrusion part is embedded in the 2nd bump 5b, the adhesive strength of the other end part of the penetration conductor 16 and the 2nd bump 5b can be raised by an anchor effect.

ところで、貫通導体16及び無機絶縁層17は、厚み方向への熱膨張率が異なるため、インターポーザー4に熱が印加された場合に、貫通孔Pの内壁において、貫通導体16と無機絶縁層17との間に応力が印加されやすい。   By the way, since the through conductor 16 and the inorganic insulating layer 17 have different coefficients of thermal expansion in the thickness direction, the through conductor 16 and the inorganic insulating layer 17 are formed on the inner wall of the through hole P when heat is applied to the interposer 4. Stress is easily applied between the two.

一方、本実施形態のインターポーザー4において、無機絶縁層17は、貫通孔Pの内壁に、第2無機絶縁粒子17bの一部からなる凸部17bpを有し、該凸部17bpは、貫通導体16に被覆されている。このように第2無機絶縁粒子17bの一部が貫通導体16に埋入しているため、アンカー効果によって、貫通導体16と無機絶縁層17との接着強度を高めることができる。したがって、貫通孔Pの内壁において、貫通導体16及び無機絶縁層17の間の剥離を低減し、ひいては貫通導体16又は導電層15の断線を低減することができる。   On the other hand, in the interposer 4 of the present embodiment, the inorganic insulating layer 17 has a convex portion 17 bp made of a part of the second inorganic insulating particles 17 b on the inner wall of the through hole P, and the convex portion 17 bp is a through conductor. 16 is covered. Since a part of the second inorganic insulating particle 17b is embedded in the through conductor 16 as described above, the adhesive strength between the through conductor 16 and the inorganic insulating layer 17 can be increased by the anchor effect. Therefore, peeling between the through conductor 16 and the inorganic insulating layer 17 on the inner wall of the through hole P can be reduced, and consequently disconnection of the through conductor 16 or the conductive layer 15 can be reduced.

また、無機絶縁層17には、第1無機絶縁粒子17aおよび第2無機絶縁粒子17bに部分的に取り囲まれているとともに貫通孔Pの内壁に開口を有する凹部Cが形成されており、該凹部Cには、貫通導体16の一部が充填されている。その結果、アンカー効果によ
って、貫通導体16と無機絶縁層17との接着強度を高めることができる。この凹部Cは、球状である曲面に部分的に取り囲まれた第1凹部C1と、多面体状である複数の平面に部分的に取り囲まれた第2凹部C2を有しており、無機絶縁層17の厚み方向に沿った断面において、第1凹部C1は円形状であり、第2凹部C2は多角形状である。
In addition, the inorganic insulating layer 17 is formed with a recess C partially surrounded by the first inorganic insulating particles 17a and the second inorganic insulating particles 17b and having an opening on the inner wall of the through hole P. C is partially filled with the through conductor 16. As a result, the adhesive strength between the through conductor 16 and the inorganic insulating layer 17 can be increased by the anchor effect. The concave portion C includes a first concave portion C1 partially surrounded by a spherical curved surface and a second concave portion C2 partially surrounded by a plurality of planes having a polyhedron shape. In the cross section along the thickness direction, the first recess C1 has a circular shape and the second recess C2 has a polygonal shape.

かくして、上述した実装構造体1は、配線基板3からインターポーザー4を介して供給される電源や信号に基づいて電子部品2を駆動若しくは制御することにより、所望の機能を発揮する。   Thus, the mounting structure 1 described above exhibits a desired function by driving or controlling the electronic component 2 based on the power supply or signal supplied from the wiring board 3 via the interposer 4.

次に、上述した実装構造体1の製造方法を、図2及び図3に基づいて説明する。   Next, the manufacturing method of the mounting structure 1 mentioned above is demonstrated based on FIG.2 and FIG.3.

(配線基板の作製)
(1)図2(a)に示すように、コア基板6を作製する。具体的には、例えば以下のように行う。
(Production of wiring board)
(1) As shown in FIG. 2A, the core substrate 6 is produced. Specifically, for example, it is performed as follows.

まず、例えば未硬化樹脂と基材とを含む複数の樹脂シートを積層し、加熱加圧して未硬化樹脂を硬化させることにより、樹脂基板8を作製する。なお、未硬化は、ISO472:1999に準ずるA‐ステージ又はB‐ステージの状態である。次に、例えばドリル加工やレーザー加工等により、樹脂基板8を厚み方向に貫通したスルーホールを形成する。次に、例えば無電解めっき法、電気めっき法、蒸着法、CVD法又はスパッタリング法等により、スルーホールの内壁に導電材料を被着させて、円筒状のスルーホール導体9を形成する。また、樹脂基板8の上面及び下面に導電材料を被着させて、導電材料層を形成する。次に、円筒状のスルーホール導体9の内部に、樹脂材料等を充填し、絶縁体10を形成する。次に、導電材料を絶縁体10の露出部に被着させた後、従来周知のフォトリソグラフィー技術、エッチング等により、導電層材料層をパターニングして配線層12を形成する。   First, for example, a plurality of resin sheets including an uncured resin and a base material are laminated, and the resin substrate 8 is produced by curing the uncured resin by heating and pressing. The uncured state is an A-stage or B-stage according to ISO 472: 1999. Next, a through hole penetrating the resin substrate 8 in the thickness direction is formed by, for example, drilling or laser processing. Next, a conductive material is deposited on the inner wall of the through hole by, for example, an electroless plating method, an electroplating method, a vapor deposition method, a CVD method, or a sputtering method to form the cylindrical through hole conductor 9. In addition, a conductive material is deposited on the upper and lower surfaces of the resin substrate 8 to form a conductive material layer. Next, the inside of the cylindrical through-hole conductor 9 is filled with a resin material or the like to form the insulator 10. Next, after a conductive material is deposited on the exposed portion of the insulator 10, the conductive layer material layer is patterned by a conventionally known photolithography technique, etching, or the like to form the wiring layer 12.

以上のようにして、コア基板6を作製することができる。   The core substrate 6 can be manufactured as described above.

(2)図2(b)に示すように、コア基板6の両側に一対のビルドアップ部7を形成し、配線基板5を作製する。具体的には、例えば以下のように行う。   (2) As shown in FIG. 2 (b), a pair of build-up portions 7 are formed on both sides of the core substrate 6 to fabricate the wiring substrate 5. Specifically, for example, it is performed as follows.

まず、未硬化の樹脂を配線層12上に配置し、樹脂を加熱して流動密着させつつ、更に加熱して樹脂を硬化させることにより、配線層12上に絶縁層11を形成する。次に、例えばYAGレーザー装置又は炭酸ガスレーザー装置により、絶縁層11にビア孔を形成し、ビア孔内に配線層12の少なくとも一部を露出させる。次に、例えばセミアディティブ法、サブトラクティブ法又はフルアディティブ法等を用いて、ビア孔にビア導体13を形成するとともに絶縁層11の上面に配線層12を形成すことにより、ビルドアップ部7を形成する。なお、かかる工程を繰り返すことにより、絶縁層11が多層化したビルドアップ部7を形成することができる。   First, an uncured resin is disposed on the wiring layer 12, and the insulating layer 11 is formed on the wiring layer 12 by further heating and curing the resin while heating and fluidly adhering the resin. Next, a via hole is formed in the insulating layer 11 by, for example, a YAG laser device or a carbon dioxide laser device, and at least a part of the wiring layer 12 is exposed in the via hole. Next, by using, for example, a semi-additive method, a subtractive method, or a full additive method, the via conductor 13 is formed in the via hole and the wiring layer 12 is formed on the upper surface of the insulating layer 11, thereby forming the buildup portion 7. Form. In addition, the buildup part 7 in which the insulating layer 11 is multilayered can be formed by repeating this process.

以上のようにして、配線基板3を作製することができる。   The wiring board 3 can be produced as described above.

(インターポーザーの作製)
(3)図2(c)乃至(e)に示すように、樹脂層18が当接した銅箔15xを準備し、樹脂層18上に無機絶縁層17を形成することにより、基体14を作製する。具体的には、例えば以下のように行う。
(Production of interposer)
(3) As shown in FIGS. 2C to 2E, a copper foil 15x with which the resin layer 18 abuts is prepared, and an inorganic insulating layer 17 is formed on the resin layer 18, whereby the substrate 14 is produced. To do. Specifically, for example, it is performed as follows.

まず、図2(c)に示すように、銅箔15xの一主面にバーコーター、ダイコーター、カーテンコーターなどを用いて樹脂ワニスを塗布して乾燥させることにより、銅箔15x
上に樹脂層18を形成する。なお、本工程にて形成された樹脂層18は、例えばBステージ又はCステージであり、加熱により所望の硬化状態とされている。次に、第1無機絶縁粒子17a、第2無機絶縁粒子17b及び溶剤を含む無機絶縁ゾルを準備し、樹脂層18の一主面に無機絶縁ゾルを塗布する。次に、図2(d)及び(e)に示すように、無機絶縁ゾルを乾燥させて溶剤を蒸発させた後、無機絶縁ゾルの固形分を加熱し、第1無機絶縁粒子17a同士を結合させるとともに、第1無機絶縁粒子17aと第2無機絶縁粒子17bとを結合させることにより、樹脂層18上に無機絶縁層17を形成する。
First, as shown in FIG. 2 (c), a resin varnish is applied to one main surface of the copper foil 15x using a bar coater, a die coater, a curtain coater, and the like, and dried.
A resin layer 18 is formed thereon. The resin layer 18 formed in this step is, for example, a B stage or a C stage, and is in a desired cured state by heating. Next, an inorganic insulating sol containing first inorganic insulating particles 17 a, second inorganic insulating particles 17 b and a solvent is prepared, and the inorganic insulating sol is applied to one main surface of the resin layer 18. Next, as shown in FIGS. 2D and 2E, after drying the inorganic insulating sol and evaporating the solvent, the solid content of the inorganic insulating sol is heated to bond the first inorganic insulating particles 17a together. In addition, the inorganic insulating layer 17 is formed on the resin layer 18 by combining the first inorganic insulating particles 17a and the second inorganic insulating particles 17b.

ここで、無機絶縁ゾルを乾燥させて溶剤を蒸発させる際に、粒径の小さい第1無機絶縁粒子17aが流動することにより、第1無機絶縁粒子17a及び第2無機絶縁粒子17bが最密充填されるため、無機絶縁層17の平坦性を高めることができる。   Here, when the inorganic insulating sol is dried and the solvent is evaporated, the first inorganic insulating particles 17a and the second inorganic insulating particles 17b are closely packed by flowing the first inorganic insulating particles 17a having a small particle diameter. Therefore, the flatness of the inorganic insulating layer 17 can be improved.

また、粒径の大きい第2無機絶縁粒子17b同士の隙間において溶剤が蒸発するため、該隙間内において溶剤が蒸発した分、空隙が形成されることにより、第2無機絶縁粒子17b同士の間に第1空隙V1が形成される。   Further, since the solvent evaporates in the gap between the second inorganic insulating particles 17b having a large particle size, a gap is formed by the amount of the solvent evaporated in the gap, so that the gap is formed between the second inorganic insulating particles 17b. A first gap V1 is formed.

また、溶剤は第2無機絶縁粒子17bと濡れ性が良いことから、第2無機絶縁粒子17b同士の近接点に残留しやすい。その結果、該近接点への溶剤の移動に伴って、第1無機絶縁粒子17aが該近接点へ移動するため、第2無機絶縁粒子17b間の該近接点以外の領域に第1空隙V1を大きく形成することができる。また、このように第1空隙V1を形成することにより、該近接点以外の領域にて、形成途中の空隙同士が結合した大きな第1空隙V1を形成することができる。また、該近接点に第1無機絶縁粒子17aを移動させることにより、第2無機絶縁粒子17b同士の間に第1無機絶縁粒子17aを介在させることができる。   Further, since the solvent has good wettability with the second inorganic insulating particles 17b, the solvent is likely to remain at a proximity point between the second inorganic insulating particles 17b. As a result, since the first inorganic insulating particles 17a move to the proximity point as the solvent moves to the proximity point, the first void V1 is formed in a region other than the proximity point between the second inorganic insulating particles 17b. It can be formed large. In addition, by forming the first gap V1 in this way, it is possible to form a large first gap V1 in which gaps in the middle of formation are combined in a region other than the proximity point. Further, the first inorganic insulating particles 17a can be interposed between the second inorganic insulating particles 17b by moving the first inorganic insulating particles 17a to the proximity point.

また、無機絶縁ゾルの固形分を加熱する際に、粒径が小さく結合しやすい第1無機絶縁粒子17a同士が互いに結合するとともに、第1無機絶縁粒子17aと第2無機絶縁粒子17bとが結合するため、粒径が大きく結合しにくい第2無機絶縁粒子17b同士を、第1無機絶縁粒子17aを介して互いに接着させることができ、無機絶縁層17を形成することができる。   Further, when the solid content of the inorganic insulating sol is heated, the first inorganic insulating particles 17a having a small particle size and easily bonded together are bonded to each other, and the first inorganic insulating particles 17a and the second inorganic insulating particles 17b are bonded to each other. For this reason, the second inorganic insulating particles 17b having a large particle size that are difficult to bond can be bonded to each other via the first inorganic insulating particles 17a, and the inorganic insulating layer 17 can be formed.

また、第1無機絶縁粒子17a同士が互いに結合することによって無機絶縁層17が収縮するため、該収縮に伴って細長形状の第2空隙V2が形成される。   In addition, since the inorganic insulating layer 17 contracts due to the first inorganic insulating particles 17a being bonded to each other, an elongated second gap V2 is formed along with the contraction.

無機絶縁ゾルは、固形分と溶剤とを含む。無機絶縁ゾルは、固形分を5%体積以上50体積%以下含み、溶剤を50体積%以上95体積%以下含むことが望ましい。その結果、溶剤を無機絶縁ゾルの50体積%以上含むことにより、無機絶縁ゾルの粘度を低減し、無機絶縁層17の上面の平坦性を向上させることができる。また、溶剤を無機絶縁ゾルの95体積%以下含むことにより、無機絶縁ゾルの固形物成分量を増加させることにより、無機絶縁層17の生産性を向上させることができる。また、該固形分は、第1無機絶縁粒子17aを20体積%以上50体積%以下含み、第2無機絶縁粒子17bを50体積%以上80体積%以下含むことが望ましい。   The inorganic insulating sol includes a solid content and a solvent. The inorganic insulating sol preferably contains 5% to 50% by volume of solid content and 50% to 95% by volume of solvent. As a result, by containing 50% by volume or more of the solvent in the inorganic insulating sol, the viscosity of the inorganic insulating sol can be reduced and the flatness of the upper surface of the inorganic insulating layer 17 can be improved. Moreover, the productivity of the inorganic insulating layer 17 can be improved by increasing the solid component amount of the inorganic insulating sol by including 95% by volume or less of the inorganic insulating sol. The solid content preferably includes 20% by volume to 50% by volume of the first inorganic insulating particles 17a and 50% by volume to 80% by volume of the second inorganic insulating particles 17b.

粒径の小さい第1無機絶縁粒子17aは、ケイ酸ナトリウム水溶液(水ガラス)等のケイ酸化合物等のケイ酸化合物を精製し、加水分解等の方法で化学的に酸化珪素を析出させることにより作製することができる。また、このように作製することにより、第1無機絶縁粒子17aの結晶化を抑制し、アモルファス状態を維持することができる。また、このように作製することにより、第1無機絶縁粒子17aのヤング率を低減することができる。これは、低温条件下で第1無機絶縁粒子17aを作製することにより、第1無機絶縁粒子17aに含有された酸化ケイ素の結晶構造において、3員環構造が少なく5員環以上の多
員環構造が多くなりやすいことに起因すると推測される。なお、このように作製した場合、第1無機絶縁粒子17aは、酸化ナトリウム等の不純物を1ppm以上5000ppm以下含んでいても構わない。
The first inorganic insulating particles 17a having a small particle diameter are obtained by purifying a silicate compound such as a silicate compound such as a sodium silicate aqueous solution (water glass) and chemically depositing silicon oxide by a method such as hydrolysis. Can be produced. Moreover, by producing in this way, crystallization of the 1st inorganic insulating particle 17a can be suppressed and an amorphous state can be maintained. Moreover, by producing in this way, the Young's modulus of the 1st inorganic insulating particle 17a can be reduced. This is because, by producing the first inorganic insulating particles 17a under a low temperature condition, the crystal structure of silicon oxide contained in the first inorganic insulating particles 17a has a three-membered ring structure and a five-membered or more multi-membered ring. It is presumed that the structure is likely to increase. In addition, when produced in this way, the 1st inorganic insulating particle 17a may contain 1 ppm or more and 5000 ppm or less of impurities, such as sodium oxide.

また、第1無機絶縁粒子17aの粒径は、3nm以上に設定されていることが望ましい。その結果、無機絶縁ゾルの粘度を低減し、無機絶縁層17の上面の平坦性を向上させることができる。   Moreover, it is desirable that the particle diameter of the first inorganic insulating particles 17a is set to 3 nm or more. As a result, the viscosity of the inorganic insulating sol can be reduced and the flatness of the upper surface of the inorganic insulating layer 17 can be improved.

粒径の大きい第2無機絶縁粒子17bは、例えばケイ酸ナトリウム水溶液(水ガラス)等のケイ酸化合物を精製し、化学的に酸化珪素を析出させた溶液を火炎中に噴霧し、凝集物の形成を抑制しつつ800℃以上1500℃以下に加熱することにより、作製することができる。ここで、第2無機絶縁粒子17bは、第1無機絶縁粒子17aと比較して、凝集体の形成を低減しつつ、高温の加熱で作製することが容易であるため、第2無機絶縁粒子17bを高温の加熱で作製することによって、第2無機絶縁粒子17bのヤング率を第1無機絶縁粒子17aよりも容易に高めることができる。このようにヤング率の異なる第1無機絶縁粒子17a及び第2無機絶縁粒子17bを用いて、第1無機絶縁粒子17a及び第2無機絶縁粒子17bの体積比率を調整することにより、無機絶縁層17のヤング率を調整することができる。   The second inorganic insulating particle 17b having a large particle size is formed by, for example, purifying a silicate compound such as an aqueous sodium silicate solution (water glass) and spraying a solution in which silicon oxide is chemically deposited in a flame to It can be manufactured by heating to 800 ° C. or higher and 1500 ° C. or lower while suppressing formation. Here, since the second inorganic insulating particles 17b can be easily produced by heating at a high temperature while reducing the formation of aggregates compared to the first inorganic insulating particles 17a, the second inorganic insulating particles 17b. Is produced by heating at a high temperature, the Young's modulus of the second inorganic insulating particles 17b can be increased more easily than that of the first inorganic insulating particles 17a. Thus, the inorganic insulating layer 17 is adjusted by adjusting the volume ratio of the first inorganic insulating particles 17a and the second inorganic insulating particles 17b using the first inorganic insulating particles 17a and the second inorganic insulating particles 17b having different Young's moduli. The Young's modulus can be adjusted.

なお、第2無機絶縁粒子17bを作製する際の加熱時間は、1秒以上180秒以下に設定されていることが望ましい。その結果、該加熱時間を短縮することにより、800℃以上1500℃以下に加熱した場合においても、第2無機絶縁粒子17bの結晶化を抑制し、アモルファス状態を維持することができる。   In addition, it is desirable that the heating time for producing the second inorganic insulating particles 17b is set to 1 second or more and 180 seconds or less. As a result, by shortening the heating time, the crystallization of the second inorganic insulating particles 17b can be suppressed and the amorphous state can be maintained even when heated to 800 ° C. or higher and 1500 ° C. or lower.

溶剤としては、例えばメタノール、イソプロパノール、n-ブタノール、エチレングリコール、エチレングリコールモノプロピルエーテル、メチルエチルケトン、メチルイソブチルケトン、キシレン、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、又はジメチルアセトアミド等の有機溶剤を含むものを使用することができる。なかでも、メタノール、イソプロパノール又はプロピレングリコールモノメチルエーテルを含むものを使用することが望ましい。その結果、無機絶縁ゾルを均一に塗布することができ、且つ、溶剤を効率良く蒸発させることができる。   Examples of the solvent include organic solvents such as methanol, isopropanol, n-butanol, ethylene glycol, ethylene glycol monopropyl ether, methyl ethyl ketone, methyl isobutyl ketone, xylene, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate, or dimethylacetamide. Things can be used. Among these, it is desirable to use one containing methanol, isopropanol or propylene glycol monomethyl ether. As a result, the inorganic insulating sol can be uniformly applied and the solvent can be efficiently evaporated.

無機絶縁ゾルの塗布は、例えば、ディスペンサー、バーコーター、ダイコーター又はスクリーン印刷を用いて行うことができる。   The inorganic insulating sol can be applied using, for example, a dispenser, a bar coater, a die coater, or screen printing.

無機絶縁ゾルの乾燥は、例えば加熱及び風乾により行われ、温度が20℃以上溶剤の沸点(二種類以上の溶剤を混合している場合には、最も沸点の低い溶剤の沸点)未満に設定され、乾燥時間が20秒以上30分以下に設定されていることが望ましい。その結果、溶剤の沸騰を低減することにより、第1無機絶縁粒子17a及び第2無機絶縁粒子17bの充填密度を高め、無機絶縁層17の平坦性を高めることができる。   The inorganic insulating sol is dried by, for example, heating and air drying, and the temperature is set to 20 ° C. or higher and lower than the boiling point of the solvent (the boiling point of the lowest boiling point when two or more solvents are mixed). The drying time is preferably set to 20 seconds or more and 30 minutes or less. As a result, by reducing the boiling of the solvent, the packing density of the first inorganic insulating particles 17a and the second inorganic insulating particles 17b can be increased, and the flatness of the inorganic insulating layer 17 can be increased.

無機絶縁ゾルの加熱温度は、溶剤の沸点以上第1無機絶縁粒子17a及び第2無機絶縁粒子17bの結晶化開始温度以下に設定されていることが望ましい。その結果、該加熱温度が溶剤の沸点以上であることにより、残存した溶剤を効率良く蒸発させることができる。また、該加熱温度が、第1無機絶縁粒子17a及び第2無機絶縁粒子17bの結晶化開始温度未満であることにより、第1無機絶縁粒子17a及び第2無機絶縁粒子17bの結晶化を低減することができるため、アモルファス状態の割合を高めるとともに、無機絶縁層17にて結晶化に伴う相転移によって生じるクラックを低減できる。また、該加熱温度が低温であることから、第1無機絶縁粒子17aのヤング率の増加を抑制できる。なお、結晶化開始温度は、非晶質の無機絶縁材料が結晶化を開始する温度、すなわち、結晶相領
域の体積が増加する温度である。また、例えば酸化ケイ素の結晶化開始温度は1300℃程度である。
The heating temperature of the inorganic insulating sol is desirably set to be not lower than the boiling point of the solvent and not higher than the crystallization start temperature of the first inorganic insulating particles 17a and the second inorganic insulating particles 17b. As a result, when the heating temperature is equal to or higher than the boiling point of the solvent, the remaining solvent can be efficiently evaporated. Further, when the heating temperature is lower than the crystallization start temperature of the first inorganic insulating particles 17a and the second inorganic insulating particles 17b, the crystallization of the first inorganic insulating particles 17a and the second inorganic insulating particles 17b is reduced. Therefore, the ratio of the amorphous state can be increased and cracks caused by the phase transition accompanying crystallization in the inorganic insulating layer 17 can be reduced. Moreover, since this heating temperature is low temperature, the increase in the Young's modulus of the 1st inorganic insulating particle 17a can be suppressed. Note that the crystallization start temperature is a temperature at which the amorphous inorganic insulating material starts to crystallize, that is, a temperature at which the volume of the crystal phase region increases. For example, the crystallization start temperature of silicon oxide is about 1300 ° C.

また、無機絶縁ゾルの加熱温度は、樹脂層18の熱分解温度未満に設定されていることが望ましい。その結果、樹脂層18の損傷を抑制しつつ、無機絶縁層17を形成することができる。なお、熱分解温度は、ISO11358:1997に準ずる熱重量測定において、樹脂の質量が5%減少する温度である。また、樹脂層18の熱分解温度は例えば300℃程度である。   Moreover, it is desirable that the heating temperature of the inorganic insulating sol is set to be lower than the thermal decomposition temperature of the resin layer 18. As a result, the inorganic insulating layer 17 can be formed while suppressing damage to the resin layer 18. The thermal decomposition temperature is a temperature at which the mass of the resin is reduced by 5% in thermogravimetry according to ISO11358: 1997. Moreover, the thermal decomposition temperature of the resin layer 18 is about 300 degreeC, for example.

なお、無機絶縁ゾルの加熱温度は、100度以上600度未満に設定され、なかでも100度以上300度未満に設定されていることが望ましい。また、無機絶縁ゾルの加熱時間は、例えば0.5時間以上24時間以下に設定されていることが望ましい。また、無機絶縁ゾルの加熱は、例えば大気雰囲気中で行うことができる。また、温度を150℃以上に上げる場合、銅箔15xの酸化を抑制するため、無機絶縁ゾルの加熱は、真空、アルゴン等の不活性雰囲気又は窒素雰囲気にて行われることが望ましい。   Note that the heating temperature of the inorganic insulating sol is set to 100 ° C. or more and less than 600 ° C., and more preferably 100 ° C. or more and less than 300 ° C. In addition, the heating time of the inorganic insulating sol is desirably set to, for example, not less than 0.5 hours and not more than 24 hours. The inorganic insulating sol can be heated, for example, in an air atmosphere. When the temperature is raised to 150 ° C. or higher, it is desirable to heat the inorganic insulating sol in an inert atmosphere such as vacuum or argon or a nitrogen atmosphere in order to suppress oxidation of the copper foil 15x.

ここで、第1無機絶縁粒子17aの粒径は、110nm以下に設定されていることが望ましい。その結果、無機絶縁ゾルの加熱温度が、第1無機絶縁粒子17aの結晶化開始温度未満及び樹脂層18の熱分解温度未満と低温であっても、第1無機絶縁粒子17a同士を強固に結合させることができる。   Here, the particle size of the first inorganic insulating particles 17a is desirably set to 110 nm or less. As a result, even when the heating temperature of the inorganic insulating sol is lower than the crystallization start temperature of the first inorganic insulating particles 17a and the thermal decomposition temperature of the resin layer 18, the first inorganic insulating particles 17a are firmly bonded to each other. Can be made.

これは、第1無機絶縁粒子17aの粒径が110nm以下と超微小に設定されているため、第1無機絶縁粒子17aの原子、特に表面の原子が活発に運動するため、かかる低温でも第1無機絶縁粒子17a同士が強固に結合すると推測される。   This is because the first inorganic insulating particles 17a have a particle size of 110 nm or less, and the atoms of the first inorganic insulating particles 17a, particularly the atoms on the surface, actively move. It is estimated that 1 inorganic insulating particle 17a couple | bonds firmly.

なお、第1無機絶縁粒子17aの粒径をより小さく設定することによって、より低温にて第1無機絶縁粒子17a同士を強固に結合させることができる。第1無機絶縁粒子17a同士を強固に結合させることができる温度は、例えば、かかる粒径を110nm以下に設定した場合は250℃程度であり、かかる粒径を50nm以下に設定した場合は150℃程度である。   Note that the first inorganic insulating particles 17a can be firmly bonded to each other at a lower temperature by setting the particle size of the first inorganic insulating particles 17a to be smaller. The temperature at which the first inorganic insulating particles 17a can be firmly bonded to each other is, for example, about 250 ° C. when the particle size is set to 110 nm or less, and 150 ° C. when the particle size is set to 50 nm or less. Degree.

また、第2無機絶縁粒子17bの粒径は、0.5μm以上に設定されていることが望ましい。その結果、第2無機絶縁粒子17bの粒径が0.5μm以上と大きいため、第2無機絶縁粒子17b間に溶剤及び第1無機絶縁粒子17aが配される隙間を効率良く形成することができ、該隙間にて溶剤を蒸発させることにより、第1空隙V1を効率良く形成することができる。   The particle diameter of the second inorganic insulating particles 17b is preferably set to 0.5 μm or more. As a result, since the particle diameter of the second inorganic insulating particles 17b is as large as 0.5 μm or more, a gap in which the solvent and the first inorganic insulating particles 17a are disposed between the second inorganic insulating particles 17b can be efficiently formed. The first gap V1 can be efficiently formed by evaporating the solvent in the gap.

また、無機絶縁ゾルの固形分は、第1無機絶縁粒子17aを20体積%以上含むことが望ましい。その結果、第2無機絶縁粒子17b同士の近接点に介在される第1無機絶縁粒子17aの量を確保し、第2無機絶縁粒子17b同士が接触する領域を低減することで、無機絶縁層17の剛性を高めることができる。   The solid content of the inorganic insulating sol preferably includes 20% by volume or more of the first inorganic insulating particles 17a. As a result, the amount of the first inorganic insulating particles 17a interposed between the adjacent points of the second inorganic insulating particles 17b is secured, and the area where the second inorganic insulating particles 17b are in contact with each other is reduced, whereby the inorganic insulating layer 17 The rigidity of can be increased.

また、無機絶縁ゾルの固形分は、第2無機絶縁粒子17bを50体積%以上含むことが望ましい。その結果、第2無機絶縁粒子17bの数が多くなり、乾燥前の段階から第2無機絶縁粒子17bが互いに接近しているため、骨格(スケルトン)を形成しやすくなる。このため、該骨格の間に第1空隙V1の形成領域を増加させることができる。   The solid content of the inorganic insulating sol desirably includes 50% by volume or more of the second inorganic insulating particles 17b. As a result, the number of the second inorganic insulating particles 17b increases, and the second inorganic insulating particles 17b are close to each other from the stage before drying, so that a skeleton is easily formed. For this reason, the formation area of the 1st space | gap V1 can be increased between this frame | skeleton.

なお、空隙Vの形状は、第1無機絶縁粒子17a若しくは第2無機絶縁粒子17bの粒径若しくは含有量、無機絶縁ゾルの溶剤の種類若しくは量、乾燥時間、乾燥温度、乾燥時の風量若しくは風速、又は、乾燥後の加熱温度若しくは加熱時間を適宜調整することによ
り、空隙Vを所望の形状に形成することができる。
In addition, the shape of the space | gap V is the particle size or content of the 1st inorganic insulating particle 17a or the 2nd inorganic insulating particle 17b, the kind or quantity of the solvent of an inorganic insulating sol, drying time, drying temperature, the air volume or wind speed at the time of drying. Alternatively, the gap V can be formed in a desired shape by appropriately adjusting the heating temperature or heating time after drying.

以上のようにして、基体14を作製することができる。   As described above, the substrate 14 can be manufactured.

(4)図3(a)及び(b)に示すように、基体14を厚み方向に貫通する貫通導体16を形成し、基体14の一主面に導電層15を形成することにより、インターポーザー4を作製する。具体的には、例えば以下のように行う。   (4) As shown in FIGS. 3A and 3B, the interposer 16 is formed by forming the through conductor 16 penetrating the base 14 in the thickness direction and forming the conductive layer 15 on one main surface of the base 14. 4 is produced. Specifically, for example, it is performed as follows.

まず、図3(a)に示すように、基体14の他主面(導電層15が形成されていない主面)に、炭酸ガスレーザー又はYAGレーザー等のレーザー光を照射することにより、基体14を厚み方向に貫通する貫通孔Pを形成し、基体14の一主面に配された銅箔15xの一部を貫通孔P内に露出させる。次に、図3(b)に示すように、電気めっき法を用いて、該銅箔15xの露出面に導電材料を被着させて、該導電材料を貫通孔P内に充填することにより、貫通導体16を形成する。次に、図3(c)に示すようにフォトリソグラフィー技術、エッチング等を用いて、銅箔15xから導電層15を形成する。   First, as shown in FIG. 3A, the other main surface of the substrate 14 (the main surface on which the conductive layer 15 is not formed) is irradiated with a laser beam such as a carbon dioxide laser or a YAG laser to thereby form the substrate 14. Is formed in the through hole P, and a part of the copper foil 15x disposed on one main surface of the substrate 14 is exposed in the through hole P. Next, as shown in FIG. 3 (b), by using an electroplating method, a conductive material is deposited on the exposed surface of the copper foil 15x, and the conductive material is filled in the through holes P. The through conductor 16 is formed. Next, as shown in FIG. 3C, the conductive layer 15 is formed from the copper foil 15x by using a photolithography technique, etching, or the like.

ここで、貫通孔Pを形成する際に、基体14の他主面にレーザー光を照射しているため、基体14の他主面から一主面に向って幅の狭い貫通孔Pを形成することができる。また、上述した空隙Vの一部が貫通孔P内に開口するため、第1凹部C1が形成される。また、第2無機絶縁粒子17bが貫通孔Pの内壁から剥離することによって、第2凹部C1が形成される。一方、貫通孔Pの内壁に残存した第2無機絶縁粒子17bの一部が貫通孔Pの内壁から貫通孔P内に向って突出するため、凸部17bpが形成される。   Here, when the through hole P is formed, the other main surface of the base 14 is irradiated with laser light, and thus the through hole P having a narrow width is formed from the other main surface of the base 14 toward the one main surface. be able to. In addition, since a part of the gap V described above opens into the through hole P, the first recess C1 is formed. Further, the second recess C <b> 1 is formed when the second inorganic insulating particles 17 b are peeled off from the inner wall of the through hole P. On the other hand, since a part of the second inorganic insulating particles 17b remaining on the inner wall of the through hole P protrudes from the inner wall of the through hole P toward the inside of the through hole P, the convex portion 17bp is formed.

また、レーザー光照射の後、貫通孔P内にデスミア処理を行うと、樹脂層18において貫通孔Pの内壁がエッチングされるため、樹脂層18において貫通孔Pに幅広部を形成することができる。このように幅広部を形成した場合、導電材料を貫通孔P内に充填する際に、貫通孔P内においてめっき液の対流が起きやすくなり、貫通孔P内に導電材料を良好に充填することができる。   Further, when the desmear process is performed in the through hole P after the laser light irradiation, the inner wall of the through hole P is etched in the resin layer 18, so that a wide portion can be formed in the through hole P in the resin layer 18. . When the wide portion is formed in this way, when the conductive material is filled in the through hole P, convection of the plating solution is likely to occur in the through hole P, and the conductive material is satisfactorily filled in the through hole P. Can do.

また、導電材料を貫通孔P内に充填する際に、該導電材料が基体14の他主面から突出するように充填することにより、貫通導体16の突出部16pを形成することができる。また、第1凹部C1及び第2凹部C2に貫通導体16の一部が充填され、凸部17bpは貫通導体16に被覆される。   In addition, when the conductive material is filled into the through hole P, the protruding portion 16p of the through conductor 16 can be formed by filling the conductive material so that it protrudes from the other main surface of the base 14. In addition, the first concave portion C1 and the second concave portion C2 are filled with a part of the through conductor 16, and the convex portion 17bp is covered with the through conductor 16.

以上のようにして、インターポーザー4を作製することができる。   The interposer 4 can be produced as described above.

(実装構造体1の作製)
(5)第2バンプ5bを介して配線基板3にインターポーザー4を実装し、第1バンプ5aを介してインターポーザー4に電子部品2を実装することにより、図1(a)に示した実装構造体1を作製することができる。
(Production of mounting structure 1)
(5) By mounting the interposer 4 on the wiring board 3 via the second bump 5b and mounting the electronic component 2 on the interposer 4 via the first bump 5a, the mounting shown in FIG. The structure 1 can be produced.

なお、上述した第1実施形態は、配線基板として樹脂製のビルドアップ基板を用いた構成を例に説明したが、配線基板は、例えばセラミック製の基板や樹脂とセラミックスの複合基板でも構わないし、樹脂製のコアレス基板や単層のプリント板でも構わない。   In the first embodiment described above, the configuration using a resin build-up substrate as the wiring substrate has been described as an example. However, the wiring substrate may be, for example, a ceramic substrate or a resin-ceramic composite substrate. A resin coreless substrate or a single-layer printed board may be used.

また、上述した第1実施形態は、配線基板のビルドアップ部の絶縁層が1層である構成を例に説明したが、ビルドアップ部の絶縁層を何層形成されていても構わない。   Moreover, although 1st Embodiment mentioned above demonstrated to the example the structure where the insulating layer of the buildup part of a wiring board is one layer, you may form how many insulating layers of the buildup part are formed.

また、上述した第1実施形態は、(4)の工程にて、電気めっき法を用いて、貫通孔内に露出した銅箔に導電材料を被着させて、貫通孔内に導電材料を充填する製造方法を例に
説明したが、例えば、無電解めっき法、スパッタ法又は蒸着法等を用いて、導電材料を貫通孔内壁に被着させて下地層を形成した後、電気めっき法を用いて、該下地層に導電材料を被着させて貫通孔内に導電材料を充填しても構わない。
In the first embodiment described above, in the step (4), a conductive material is deposited on the copper foil exposed in the through hole using the electroplating method, and the conductive material is filled in the through hole. However, for example, an electroless plating method, a sputtering method, a vapor deposition method, or the like is used to deposit a conductive material on the inner wall of the through hole, and then an electroplating method is used. Then, a conductive material may be applied to the base layer, and the conductive material may be filled into the through holes.

また、上述した第1実施形態は、貫通導体が導電層を介して第1バンプに電気的に接続された構成を例に説明したが、貫通導体の一端部が直接第1バンプに接続されていても構わない。   Moreover, although 1st Embodiment mentioned above demonstrated the example in which the penetration conductor was electrically connected to the 1st bump via the conductive layer, the one end part of the penetration conductor was directly connected to the 1st bump. It doesn't matter.

また、上述した第1実施形態は、貫通導体の他端部が無機絶縁層の他主面から突出した構成を例に説明したが、貫通導体の他端部の端面は、無機絶縁層の他主面と同一平面をなしていても構わないし、貫通導体の他端部の端面は、無機絶縁層の他主面から貫通孔内に窪んでいても構わない。   Moreover, although 1st Embodiment mentioned above demonstrated the example in which the other end part of the penetration conductor protruded from the other main surface of the inorganic insulating layer, the end surface of the other end part of the penetration conductor is other than the inorganic insulation layer. The main surface may be flush with the main surface, and the end surface of the other end of the through conductor may be recessed in the through hole from the other main surface of the inorganic insulating layer.

(第2実施形態)
次に、本発明の第2実施形態に係るインターポーザーを含む実装構造体を、図4に基づいて詳細に説明する。なお、上述した第1実施形態と同様の構成に関しては、記載を省略する。
(Second Embodiment)
Next, a mounting structure including an interposer according to a second embodiment of the present invention will be described in detail based on FIG. In addition, description is abbreviate | omitted regarding the structure similar to 1st Embodiment mentioned above.

第2実施形態は第1実施形態と異なり、インターポーザー4Aは、配線基板と電子部品との間に介在されておらず、厚み方向に互いに離間した電子部品2A同士の間に介在されており、電子部品2Aとインターポーザー4Aとが厚み方向に沿って交互に積層されることにより、実装構造体1Aを構成している。それ故、電子部品2Aの3次元実装を可能とすることにより、実装構造体1Aを小型化することともに信号伝送特性を高めることができる。   Unlike the first embodiment, the second embodiment differs from the first embodiment in that the interposer 4A is not interposed between the wiring board and the electronic component, but is interposed between the electronic components 2A separated from each other in the thickness direction. The electronic structure 2A and the interposer 4A are alternately stacked along the thickness direction to constitute the mounting structure 1A. Therefore, by enabling the three-dimensional mounting of the electronic component 2A, the mounting structure 1A can be reduced in size and the signal transmission characteristics can be improved.

この実装構造体1Aは、インターポーザー4Aが基体14Aの両主面それぞれに導電層15Aを有しており、この導電層15Aを介して、厚み方向に沿って交互に積層されたインターポーザー4Aと電子部品2Aとが電気的に接続されている。また、最下層に位置するインターポーザー4Aは、基体14Aの下面に形成された導電層15Aに接続された第3バンプ5cAを介して、マザーボード等の外部回路に電気的に接続される。   In the mounting structure 1A, the interposer 4A has conductive layers 15A on both main surfaces of the base 14A, and the interposers 4A and the interposers 4A stacked alternately along the thickness direction via the conductive layers 15A. The electronic component 2A is electrically connected. Further, the interposer 4A located at the lowermost layer is electrically connected to an external circuit such as a mother board via the third bump 5cA connected to the conductive layer 15A formed on the lower surface of the base 14A.

また、この実装構造体1Aにおいて、厚み方向に交互に積層された電子部品2A及びインターポーザー4Aは、以下のようにして、互いに電気的に接続されている。   In the mounting structure 1A, the electronic components 2A and the interposers 4A that are alternately stacked in the thickness direction are electrically connected to each other as follows.

ここで、便宜上、厚み方向に隣接するインターポーザー4Aの内、上方に配されたものを第1インターポーザー4aAとし、下方に配されたものを第2インターポーザー4bAとする。また、電子部品2Aの内、第1インターポーザー4aA上に実装されたものを第1電子部品2aAとし、第2インターポーザー4bA上に実装されたものを第2電子部品2bAとする。また、導電層15Aの内、基体14の一主面に形成されたものを第1導電層15aAとし、基体14の他主面に形成されたものを第2導電層15bAとする。   Here, for the sake of convenience, among the interposers 4A adjacent to each other in the thickness direction, the upper one is the first interposer 4aA and the lower one is the second interposer 4bA. Of the electronic components 2A, the component mounted on the first interposer 4aA is referred to as a first electronic component 2aA, and the component mounted on the second interposer 4bA is referred to as a second electronic component 2bA. Of the conductive layer 15A, the first conductive layer 15aA is formed on one main surface of the substrate 14, and the second conductive layer 15bA is formed on the other main surface of the substrate 14.

まず、第1インターポーザー4aAは、第1実施形態と同様に、貫通導体16A上端に接続された導電層15Aが、その上面に接続された第1バンプ5aAを介して第1電子部品2aAに電気的に接続されている。一方、第1インターポーザー4aAは、第1実施形態と異なり、貫通導体16下端に接続された第2導電層15bAが、貫通導体16A直下領域から第1電子部品2aA搭載領域外に引き回されており、第1電子部品2aA搭載領域外において、第2導電層15bAが、その下面に接続された第4バンプ5dAを介して第2インターポーザー4bAの第3導電層15cAと第2電子部品2bA搭載領域外電気的に接続されている。そして、第2インターポーザー4bAは、第3導電層15cAが、第4バンプ5dAが接続されている第2電子部品2bA搭載領域外から第2電子部品2b
A搭載領域内へ引き回されており、第2電子部品2bA搭載領域内において、第3導電層15cAが、その上面に接続された第5バンプ5eAを介して第2電子部品2bAに電気的に接続されている。さらに、第2インターポーザー4bAは、貫通導体16A上端に接続された導電層15Aが、その上面に接続された第1バンプ5aAを介して第2電子部品2bAに電気的に接続されている。
First, as in the first embodiment, the first interposer 4aA is configured such that the conductive layer 15A connected to the upper end of the through conductor 16A is electrically connected to the first electronic component 2aA via the first bump 5aA connected to the upper surface. Connected. On the other hand, the first interposer 4aA is different from the first embodiment in that the second conductive layer 15bA connected to the lower end of the through conductor 16 is routed from the area directly below the through conductor 16A to the outside of the first electronic component 2aA mounting area. In addition, outside the first electronic component 2aA mounting region, the second conductive layer 15bA is mounted on the third conductive layer 15cA of the second interposer 4bA and the second electronic component 2bA via the fourth bump 5dA connected to the lower surface of the second conductive layer 15bA. It is electrically connected outside the area. The second interposer 4bA includes the second conductive component 15b from the outside of the second electronic component 2bA mounting area to which the third conductive layer 15cA is connected to the fourth bump 5dA.
The third conductive layer 15cA is electrically connected to the second electronic component 2bA via the fifth bump 5eA connected to the upper surface of the second electronic component 2bA. It is connected. Further, in the second interposer 4bA, the conductive layer 15A connected to the upper end of the through conductor 16A is electrically connected to the second electronic component 2bA via the first bump 5aA connected to the upper surface thereof.

以上のようにして、厚み方向に交互に積層された電子部品2A及びインターポーザー4Aは、互いに電気的に接続されている。   As described above, the electronic components 2A and the interposer 4A that are alternately stacked in the thickness direction are electrically connected to each other.

なお、第4バンプdA及び第5バンプ5eAは、他のバンプと同様の導電材料により形成されたものを使用することができ、第3導電層15cAは、他の導電層と同様の導電材料により形成されたものを使用することができる。   The fourth bump dA and the fifth bump 5eA can be made of the same conductive material as the other bumps, and the third conductive layer 15cA can be made of the same conductive material as the other conductive layers. The formed one can be used.

一方、第2実施形態は第1実施形態と異なり、電子部品2Aは、メモリ系の半導体素子であることが望ましい。メモリ系の半導体素子は、ロジック系の半導体素子と比較して、パッド数が少なく回路の微細化が緩和されているため、電気的接続信頼性を維持しつつ3次元実装することができる。   On the other hand, the second embodiment is different from the first embodiment, and the electronic component 2A is preferably a memory semiconductor element. A memory-based semiconductor element has fewer pads than a logic-based semiconductor element, and miniaturization of a circuit is mitigated. Therefore, three-dimensional mounting can be performed while maintaining electrical connection reliability.

一方、第2実施形態は第1実施形態と異なり、基体14Aが無機絶縁層17Aの両主面それぞれに樹脂層18Aを有する。ここで便宜上、樹脂層18Aの内、無機絶縁層17Aの一主面に形成されたものを第1樹脂層18aAとし、無機絶縁層17Aの他主面に形成されたものを第2樹脂層18bAとすると、第1樹脂層18aAは無機絶縁層17Aと第1導電層15aAとの間に介されており、第2樹脂層18bAは無機絶縁層17Aと第2導電層15bAとの間に介されている。その結果、第1樹脂層18aAによって無機絶縁層17Aと第1導電層15aAとの剥離を低減するとともに、第2樹脂層18bAによって無機絶縁層17Aと第2導電層15bAとの剥離を低減することができる。   On the other hand, the second embodiment differs from the first embodiment in that the base 14A has resin layers 18A on both principal surfaces of the inorganic insulating layer 17A. Here, for convenience, the resin layer 18A formed on one main surface of the inorganic insulating layer 17A is referred to as a first resin layer 18aA, and the resin layer 18A formed on the other main surface of the inorganic insulating layer 17A is a second resin layer 18bA. Then, the first resin layer 18aA is interposed between the inorganic insulating layer 17A and the first conductive layer 15aA, and the second resin layer 18bA is interposed between the inorganic insulating layer 17A and the second conductive layer 15bA. ing. As a result, the first resin layer 18aA reduces the separation between the inorganic insulating layer 17A and the first conductive layer 15aA, and the second resin layer 18bA reduces the separation between the inorganic insulating layer 17A and the second conductive layer 15bA. Can do.

この基体14A及び導電層15Aは、例えば以下のようにして作製することができる。   The base 14A and the conductive layer 15A can be manufactured, for example, as follows.

まず、上述した第1実施形態の(3)の工程において、第1樹脂層18aAが当接した第1銅箔を準備し、第1樹脂層18aA上に無機絶縁層17を形成した後、該無機絶縁層17Aの他主面に、第2樹脂層18bAを介して第2銅箔を当接させる。次に、上述した第1実施形態の(4)の工程において、第1樹脂層18aA上に第1導電層15aAを形成するとともに、第1導電層15aAと同様に、第2樹脂層18bA上に第2導電層15bAを形成することにより、基体14Aを作製することができる。   First, in the step (3) of the first embodiment described above, after preparing the first copper foil with which the first resin layer 18aA is in contact, and forming the inorganic insulating layer 17 on the first resin layer 18aA, The second copper foil is brought into contact with the other main surface of the inorganic insulating layer 17A via the second resin layer 18bA. Next, in the step (4) of the first embodiment described above, the first conductive layer 15aA is formed on the first resin layer 18aA, and the second resin layer 18bA is formed similarly to the first conductive layer 15aA. By forming the second conductive layer 15bA, the base body 14A can be manufactured.

(第3実施形態)
次に、本発明の第3実施形態に係るインターポーザーを含む実装構造体を、図5に基づいて詳細に説明する。なお、上述した第1及び第2実施形態と同様の構成に関しては、記載を省略する。
(Third embodiment)
Next, a mounting structure including an interposer according to a third embodiment of the present invention will be described in detail based on FIG. In addition, description is abbreviate | omitted regarding the structure similar to 1st and 2nd embodiment mentioned above.

第3実施形態は、第2実施形態と同様に、電子部品2Bとインターポーザー4Bとが厚み方向に沿って交互に積層されることにより、実装構造体1Bを構成しているが、交互に積層された電子部品2Bとインターポーザー4Bとの電気的接続態様が第2実施形態と異なる。   As in the second embodiment, the third embodiment forms the mounting structure 1B by alternately stacking the electronic components 2B and the interposer 4B along the thickness direction. The electrical connection mode between the electronic component 2B and the interposer 4B is different from that of the second embodiment.

以下に、交互に積層された電子部品2Bとインターポーザー4Bとの電気的接続態様を具体的に説明する。   Below, the electrical connection aspect of the electronic component 2B and the interposer 4B which were laminated | stacked alternately is demonstrated concretely.

第1インターポーザー4aBは、第2実施形態と同様に、貫通導体16B上端に接続さ
れた導電層15Bが、その上面に接続された第1バンプ5aBを介して第1電子部品2aBに電気的に接続されている。ここで、本実施形態の実装構造体1Bは、第2実施形態と異なり、電子部品2Bは、厚み方向に貫通する導電性の貫通ビア導体19Bを有している。これにより、第1インターポーザー4aBは、貫通導体16下端に接続された第2導電層15bBが、その上面に接続された第1バンプ5aBを介して第2電子部品2bBの貫通ビア導体19B上端と電気的に接続されている。そして、第2インターポーザー4bBは、貫通導体16B上端に接続された導電層15Bが、その上面に接続された第1バンプ5aBを介して第2電子部品2bBの貫通ビア導体19B下端に電気的に接続されている。
As in the second embodiment, the first interposer 4aB is configured such that the conductive layer 15B connected to the upper end of the through conductor 16B is electrically connected to the first electronic component 2aB via the first bump 5aB connected to the upper surface thereof. It is connected. Here, unlike the second embodiment, the mounting structure 1 </ b> B of the present embodiment has a conductive through via conductor 19 </ b> B that penetrates in the thickness direction. Thereby, the first interposer 4aB has the second conductive layer 15bB connected to the lower end of the through conductor 16 and the upper end of the through via conductor 19B of the second electronic component 2bB via the first bump 5aB connected to the upper surface thereof. Electrically connected. In the second interposer 4bB, the conductive layer 15B connected to the upper end of the through conductor 16B is electrically connected to the lower end of the through via conductor 19B of the second electronic component 2bB via the first bump 5aB connected to the upper surface. It is connected.

以上のようにして、厚み方向に交互に積層された電子部品2B及びインターポーザー4Bは、互いに電気的に接続することにより、インターポーザー4Bは、第2導電層15bBを電子部品2B搭載領域内から電子部品2B搭載領域外へ引きまわす必要が無く、インターポーザー4Bを小型化するとともに、配線長を短くすることにより信号伝送特性を高めることができる。   As described above, the electronic component 2B and the interposer 4B that are alternately stacked in the thickness direction are electrically connected to each other, so that the interposer 4B can connect the second conductive layer 15bB from the electronic component 2B mounting region. There is no need to draw out the electronic component 2B mounting area, and the signal transmission characteristics can be improved by downsizing the interposer 4B and shortening the wiring length.

上述した貫通ビア導体19Bは、電子部品2Bを厚み方向に貫通する貫通ビアに導電材料が充填されてなり、該導電材料としては、例えば銅、銀、金、アルミニウム、ニッケル等を使用することができる。   The through via conductor 19B described above is formed by filling a conductive material into a through via that penetrates the electronic component 2B in the thickness direction. For example, copper, silver, gold, aluminum, nickel, or the like can be used as the conductive material. it can.

一方、第3実施形態は第1及び第2実施形態と異なり、基体14Bが樹脂層18Bを有しておらず、導電層15Bが無機絶縁層17Bに直接当接している。その結果、誘電正接の低い無機絶縁層17Bによって、導電層15Bの信号伝送特性を高めることができる。   On the other hand, in the third embodiment, unlike the first and second embodiments, the base body 14B does not have the resin layer 18B, and the conductive layer 15B is in direct contact with the inorganic insulating layer 17B. As a result, the signal transmission characteristics of the conductive layer 15B can be enhanced by the inorganic insulating layer 17B having a low dielectric loss tangent.

この基体14B及び導電層15Bは、例えば以下のようにして形成することができる。   The base body 14B and the conductive layer 15B can be formed as follows, for example.

まず、上述した第1実施形態の(3)の工程において、樹脂層を形成することなく、銅箔の一主面に無機絶縁層17Bを直接形成する。次に、上述した第1実施形態の(4)の工程において、第1導電層15aBを形成するとともに、無機絶縁層17Bの他主面に第2導電層15bAを形成する。ここで、第2導電層15bBは、無電解めっき法、スパッタ法又は蒸着法等を用いて、導電材料を無機絶縁層17Bの他主面に被着させて下地層を形成した後、電気めっき法を用いて、該下地層に導電材料を被着させることにより、形成することができる。   First, in the step (3) of the first embodiment described above, the inorganic insulating layer 17B is directly formed on one main surface of the copper foil without forming a resin layer. Next, in the step (4) of the first embodiment described above, the first conductive layer 15aB is formed, and the second conductive layer 15bA is formed on the other main surface of the inorganic insulating layer 17B. Here, the second conductive layer 15bB is formed by depositing a conductive material on the other main surface of the inorganic insulating layer 17B by using an electroless plating method, a sputtering method, a vapor deposition method, or the like, and then performing electroplating. It can be formed by depositing a conductive material on the base layer using a method.

ここで、銅箔は、例えば一主面が蟻酸等の有機酸を主成分とするエッチング液により粗化されており、凹凸が形成されていることが望ましい。その結果、該凹凸に沿って無機絶縁層17Bが形成されため、該凹凸のアンカー効果によって無機絶縁層17Bと銅箔との接着強度を高めることができるとともに、無機絶縁層17Bの表面に凹凸を形成することができ、ひいては無機絶縁層17Bと第1導電層15aBとの接着強度を高めることができる。   Here, as for copper foil, it is desirable that one principal surface is roughened by the etching liquid which has organic acids, such as formic acid, as the main ingredients, and unevenness is formed, for example. As a result, since the inorganic insulating layer 17B is formed along the unevenness, the anchoring effect of the unevenness can increase the adhesive strength between the inorganic insulating layer 17B and the copper foil, and the unevenness on the surface of the inorganic insulating layer 17B. As a result, the adhesive strength between the inorganic insulating layer 17B and the first conductive layer 15aB can be increased.

本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。例えば、各実施形態の実装構造体において、インターポーザーを置き換えても構わないし、インターポーザーに含まれる基体、貫通導体又は導電層等の各部材を置き換えても構わない。   The present invention is not limited to the above-described embodiments, and various modifications, improvements, combinations, and the like can be made without departing from the spirit of the present invention. For example, in the mounting structure of each embodiment, the interposer may be replaced, or each member such as a base, a through conductor, or a conductive layer included in the interposer may be replaced.

1 実装構造体
2 電子部品
3 配線基板
4 インターポーザー
5a 第1バンプ
5b 第1バンプ
5c 第1バンプ
6 コア基板
7 ビルドアップ部
8 樹脂基板
9 スルーホール導体
10 絶縁体
11 絶縁層
12 配線層
13 ビア導体
14 基体
15 導電層
16 貫通導体
17 無機絶縁層
18 樹脂層
V 空隙
C 凹部
DESCRIPTION OF SYMBOLS 1 Mounting structure 2 Electronic component 3 Wiring board 4 Interposer 5a 1st bump 5b 1st bump 5c 1st bump 6 Core board 7 Build-up part 8 Resin board
9 Through-hole conductor 10 Insulator 11 Insulating layer 12 Wiring layer 13 Via conductor 14 Base body 15 Conductive layer 16 Through conductor 17 Inorganic insulating layer 18 Resin layer V Void C Recess

Claims (8)

厚み方向に沿った複数の貫通孔が形成された、無機絶縁層および該無機絶縁層の一主面に配された樹脂層と、該貫通孔に配された貫通導体とを備え、
前記貫通導体は、貫通方向に沿った断面において、前記樹脂層の前記無機絶縁層側の開口よりも幅が大きい、前記樹脂層内に位置した幅広部を有しており、
前記無機絶縁層は、互いに結合した第1無機絶縁粒子と、該第1無機絶縁粒子を介して互いに接着された、前記第1無機絶縁粒子よりも粒径が大きい、第2無機絶縁粒子とを有していることを特徴とするインターポーザー。
A plurality of through-holes along the thickness direction, formed with an inorganic insulating layer, a resin layer disposed on one main surface of the inorganic insulating layer, and a through conductor disposed in the through-hole,
The penetrating conductor has a wide portion located in the resin layer having a width larger than the opening of the resin layer on the inorganic insulating layer side in a cross section along the penetrating direction,
The inorganic insulating layer includes first inorganic insulating particles bonded to each other and second inorganic insulating particles having a particle size larger than that of the first inorganic insulating particles bonded to each other via the first inorganic insulating particles. Interposer characterized by having.
請求項1に記載のインターポーザーにおいて、
前記貫通導体は、前記樹脂層側に位置した一端部と、前記無機絶縁層側に位置した他端部を有しており、
貫通方向に沿った断面において、前記一端部の幅は前記他端部より小さいことを特徴とするインターポーザー。
The interposer according to claim 1, wherein
The through conductor has one end located on the resin layer side and the other end located on the inorganic insulating layer side,
An interposer characterized in that a width of the one end portion is smaller than the other end portion in a cross section along the penetrating direction.
請求項1に記載のインターポーザーにおいて、
前記貫通導体のうち前記無機絶縁層内に配された部分は、平面方向で切断した断面積が前記樹脂層に向うにつれて小さくなるテーパー状に形成されていることを特徴とするインターポーザー。
The interposer according to claim 1, wherein
The interposer is characterized in that a portion of the through conductor disposed in the inorganic insulating layer is formed in a tapered shape in which a cross-sectional area cut in a plane direction becomes smaller toward the resin layer.
請求項1に記載のインターポーザーにおいて、
前記樹脂層の一主面に配されているとともに、前記貫通導体の一端部と接続した導電層をさらに備え、
前記貫通導体の前記幅広部は、貫通方向に沿った断面において、前記貫通導体の前記一端部よりも幅が大きいことを特徴とするインターポーザー。
The interposer according to claim 1, wherein
A conductive layer disposed on one main surface of the resin layer and connected to one end of the through conductor;
The interposer characterized in that the wide portion of the penetrating conductor has a width larger than that of the one end portion of the penetrating conductor in a cross section along the penetrating direction.
請求項1に記載のインターポーザーにおいて、
前記貫通導体は、前記樹脂層側に位置した一端部を有しており、
前記貫通導体は、平面方向への断面積が前記幅広部から前記一端部に向うにつれて小さくなっていることを特徴とするインターポーザー。
The interposer according to claim 1, wherein
The through conductor has one end located on the resin layer side,
The interposer is characterized in that a cross-sectional area in a planar direction of the penetrating conductor becomes smaller from the wide part toward the one end part.
請求項1に記載のインターポーザーにおいて、
前記無機絶縁層には、前記貫通孔の内壁に開口を有する凹部が形成されており、
該凹部には、前記貫通導体の一部が充填されていることを特徴とするインターポーザー。
The interposer according to claim 1, wherein
In the inorganic insulating layer, a recess having an opening on the inner wall of the through hole is formed,
The interposer, wherein the recess is filled with a part of the through conductor.
請求項に記載されたインターポーザーであって、前記貫通導体は、前記樹脂層側に位置した一端部と、前記無機絶縁層側に位置した他端部を有しているインターポーザーと、前記インターポーザーの前記貫通導体の前記一端部側に実装された電子部品と、
前記インターポーザーの前記貫通導体の前記他端部側に配された配線基板とを備えたことを特徴とする実装構造体。
2. The interposer according to claim 1 , wherein the through conductor has one end located on the resin layer side and the other end located on the inorganic insulating layer side, An electronic component mounted on the one end side of the through conductor of the interposer;
A mounting structure comprising: a wiring board disposed on the other end side of the through conductor of the interposer.
外部回路と、
前記外部回路上に実装された請求項7に記載の実装構造体とを備えたことを特徴とする電子機器。
An external circuit;
An electronic apparatus comprising: the mounting structure according to claim 7 mounted on the external circuit.
JP2014120756A 2014-06-11 2014-06-11 Interposer, mounting structure using the same, and electronic device Active JP5894221B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014120756A JP5894221B2 (en) 2014-06-11 2014-06-11 Interposer, mounting structure using the same, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014120756A JP5894221B2 (en) 2014-06-11 2014-06-11 Interposer, mounting structure using the same, and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010122949A Division JP5562121B2 (en) 2010-05-28 2010-05-28 Interposer and mounting structure using the same

Publications (2)

Publication Number Publication Date
JP2014187389A JP2014187389A (en) 2014-10-02
JP5894221B2 true JP5894221B2 (en) 2016-03-23

Family

ID=51834569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014120756A Active JP5894221B2 (en) 2014-06-11 2014-06-11 Interposer, mounting structure using the same, and electronic device

Country Status (1)

Country Link
JP (1) JP5894221B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017113077A (en) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 Endoscopic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022180B2 (en) * 2002-07-11 2007-12-12 大日本印刷株式会社 Manufacturing method of multilayer wiring board
JP4824397B2 (en) * 2005-12-27 2011-11-30 イビデン株式会社 Multilayer printed wiring board

Also Published As

Publication number Publication date
JP2014187389A (en) 2014-10-02

Similar Documents

Publication Publication Date Title
JP5635657B2 (en) Manufacturing method of interposer
JP5307298B2 (en) Wiring board and mounting structure thereof
JP5820913B2 (en) Insulating sheet, manufacturing method thereof, and manufacturing method of structure using the insulating sheet
JP5734860B2 (en) Structure and manufacturing method thereof
US8461462B2 (en) Circuit substrate, laminated board and laminated sheet
JP5629804B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND LAMINATED SHEET
JP5436247B2 (en) Wiring board
JP5361680B2 (en) Wiring board
JP5562121B2 (en) Interposer and mounting structure using the same
JP5894221B2 (en) Interposer, mounting structure using the same, and electronic device
JP5710066B2 (en) Wiring board, mounting structure using the same, and method of manufacturing wiring board
JP2013046012A (en) Wiring board and mounting structure therefor
JP5988372B2 (en) Wiring board and mounting structure thereof
JP5897956B2 (en) Component built-in board and mounting structure
JP2012178392A (en) Wiring board, mounting structure of the same, insulation sheet, and method for manufacturing wiring board using insulation sheet
JP2010258320A (en) Wiring board and method of manufacturing the same
JP5902559B2 (en) Wiring board and manufacturing method thereof
JP2013110369A (en) Manufacturing method of wiring board
JP2013030699A (en) Structure and wiring board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160225

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5894221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150