JP2013200904A - 半導体記憶装置およびその駆動方法 - Google Patents
半導体記憶装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2013200904A JP2013200904A JP2012067311A JP2012067311A JP2013200904A JP 2013200904 A JP2013200904 A JP 2013200904A JP 2012067311 A JP2012067311 A JP 2012067311A JP 2012067311 A JP2012067311 A JP 2012067311A JP 2013200904 A JP2013200904 A JP 2013200904A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- latency
- write latency
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【課題】データ書込み動作において、メモリセルアレイからページバッファへのデータ読出し動作をできるだけ短縮し、データ書込み動作を高速化することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、不揮発性の複数のメモリセルを含む複数のメモリバンクを備える。複数のバッファは、複数のメモリバンクのそれぞれに対応して設けられ、データ書込みまたはデータ読出し時に前記メモリバンクのデータを一時的に格納可能である。コントローラは、データの書込みを禁止するデータマスクが活性化されているか否かに応じて、データ書込み動作の開始を示すライトコマンドを受けてから書込みデータを前記バッファへ取り込むまでのライトレイテンシを決定する。
【選択図】図5
【解決手段】半導体記憶装置は、不揮発性の複数のメモリセルを含む複数のメモリバンクを備える。複数のバッファは、複数のメモリバンクのそれぞれに対応して設けられ、データ書込みまたはデータ読出し時に前記メモリバンクのデータを一時的に格納可能である。コントローラは、データの書込みを禁止するデータマスクが活性化されているか否かに応じて、データ書込み動作の開始を示すライトコマンドを受けてから書込みデータを前記バッファへ取り込むまでのライトレイテンシを決定する。
【選択図】図5
Description
本発明による実施形態は、半導体記憶装置およびその駆動方法に関する。
一般に、MRAMでは、データの書込みを禁止するデータマスクの単位(ECC(Error Correction Code)の単位)とデータ書込みの単位が異なる。そのため、データ書込み動作では、一旦、メモリセルアレイのデータをページバッファへ読み出す。そのときに、ECCによってエラーを修正し、外部から受け取った書込みデータに従ってページバッファ内のデータを更新する。データマスクを受けている場合には、該当箇所のデータは更新しない。そして、ページバッファのデータをメモリセルアレイへ書き戻す。
しかし、データマスクを必要としない場合、一旦、データをページバッファへ読み出す動作が無駄となり、書込み動作の時間が長期化してしまうという問題があった。
データ書込み動作において、メモリセルアレイからページバッファへのデータ読出し動作をできるだけ短縮し、データ書込み動作を高速化することができる半導体記憶装置を提供する。
本実施形態による半導体記憶装置は、不揮発性の複数のメモリセルを含む複数のメモリバンクを備える。複数のバッファは、複数のメモリバンクのそれぞれに対応して設けられ、データ書込みまたはデータ読出し時に前記メモリバンクのデータを一時的に格納可能である。コントローラは、データの書込みを禁止するデータマスクが活性化されているか否かに応じて、データ書込み動作の開始を示すライトコマンドを受けてから書込みデータを前記バッファへ取り込むまでのライトレイテンシを決定する。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
(第1の実施形態)
図1は、第1の実施形態によるMRAMの構成を示すブロック図である。本実施形態によるMRAMは、メモリバンクBKと、コマンド・アドレスレシーバCARと、コマンドコントローラCOMCNTと、データバッファDQBと、入出力部I/Oとを備えている。
図1は、第1の実施形態によるMRAMの構成を示すブロック図である。本実施形態によるMRAMは、メモリバンクBKと、コマンド・アドレスレシーバCARと、コマンドコントローラCOMCNTと、データバッファDQBと、入出力部I/Oとを備えている。
メモリバンクBKは、例えば、マトリクス状に二次元配置された複数のメモリセルMCを含むメモリセルアレイMCAを備えている。各メモリセルMCはビット線対(例えば、図1に示すようにビット線BL1とビット線BL2)とワード線WLに接続される。すなわち、メモリセルMCの一端は、ビット線対の一方のビット線BL1に接続され、他端はビット線対の他方のビット線BL2に接続される。ビット線対BL1、BL2は、カラム方向に延伸している。ワード線WLは、カラム方向に対して直交するロウ方向に延伸している。
メモリバンクBKは、さらに、センスアンプSAと、ライトドライバWDと、カラムデコーダCDと、ロウデコーダRDと、メインコントローラMCNTと、ライトリードページバッファWRB(以下、単に、ページバッファWRBとも言う)とを備えている。
センスアンプSAは、例えば、ビット線BL1を介してメモリセルMCに接続されており、メモリセルMCのデータを検出する機能を有する。ビット線BL2は、基準電圧(グランド)に接続されている。ライトドライバWDは、例えばビット線BL1を介してメモリセルMCに接続されており、メモリセルMCにデータを書き込む機能を有する。
コマンド・アドレスレシーバCARは、メモリバンクBKの動作を決定するコマンド、アドレスおよびクロックを受け取る。コマンド・アドレスレシーバRCAは、アドレスとして、例えば、バンクアドレス、カラムアドレス、ロウアドレス等を受け取る。コマンド・アドレスレシーバRCAは、コマンドとして、例えば、アクティブコマンドACR、ライトコマンドMRW、リードコマンドMRR、リセットコマンドRST等を受け取る。これらのコマンドによって、メモリバンクBKは、様々な動作を実行することができる。
コマンドコントローラCMDCは、読出し動作、書込み動作等の各種動作を示すコマンドを受け取り、それらのコマンドに従ってメインコントローラMCNTを制御する。
メインコントローラMCNTは、DQバッファDQBから受け取ったデータを、アドレスに従ってメモリバンクに書き込むようにライトドライバWDへ転送し、あるいは、アドレスに従ってメモリバンクから読み出したデータをDQバッファDQBへ転送するようにメモリバンクBK全体を制御する。
カラムデコーダCDは、カラムアドレスに従って或るカラムのビット線対を選択するように構成されている。ロウデコーダRDは、ロウアドレスに従ってワード線WLを選択する。
ページバッファWRBは、入出力部I/OおよびデータバッファDQBを介して入力した書込みデータを一時的に格納し、あるいは、メモリセルMCからの読出しデータを一時的に格納する。
データバッファDQBは、入出力部I/Oを介して読出しデータを外部へ出力し、あるいは、入出力部I/Oを介して外部から取り込んだ書込みデータを内部へ転送するために、それらのデータを一時的に保持する。
図1では、1つのメモリバンクBKを示している。しかし、通常、複数のメモリバンクBKがマトリクス状に二次元配置される。
図2は、単一のメモリセルMCの構成を示す説明図である。各メモリセルMCは、それぞれ磁気トンネル接合素子(MTJ(Magnetic Tunnel Junction)素子)と、セルトランジスタCTとを含む。MTJ素子およびセルトランジスタCTは、ビット線BL1とビット線BL2との間に直列に接続されている。メモリセルMCにおいて、セルトランジスタCTがビット線BL2側に配置され、MTJ素子がビット線BL1側に配置されている。セルトランジスタCTのゲートは、ワード線WLに接続されている。
TMR(tunneling magnetoresistive)効果を利用したMTJ素子は、2枚の強磁性層とこれらに挟まれた非磁性層(絶縁薄膜)とからなる積層構造を有し、スピン偏極トンネル効果による磁気抵抗の変化によりデジタルデータを記憶する。MTJ素子は、2枚の強磁性層の磁化配列によって、低抵抗状態と高抵抗状態とを取り得る。例えば、低抵抗状態をデータ“0”と定義し、高抵抗状態をデータ“1”と定義すれば、MTJ素子に1ビットデータを記録することができる。もちろん、低抵抗状態をデータ“1”と定義し、高抵抗状態をデータ“0”と定義してもよい。例えば、MTJ素子は、固定層P、トンネルバリア層B、記録層Frを順次積層して構成される。固定層Pおよび記録層Frは、強磁性体で構成されており、トンネルバリア層Bは、絶縁膜からなる。固定層Pは、磁化の向きが固定されている層であり、記録層Frは、磁化の向きが可変であり、その磁化の向きによってデータを記憶する。
書込み時に矢印A1の向きに反転閾値電流以上の電流を流すと、固定層Pの磁化の向きに対して記録層Frのそれがアンチパラレル状態となり、高抵抗状態(データ“1”)となる。書込み時に矢印A2の向きに反転閾値電流以上の電流を流すと、固定層Pと記録層Frとのそれぞれの磁化の向きがパラレル状態となり、低抵抗状態(データ“0”)となる。このように、TMJ素子は、電流の方向によって異なるデータを書き込むことができる。
図3は、複数のメモリバンクBKの構成の一例を示す概念図である。図3の左側と右側とにそれぞれ同じアドレスを有するメモリバンクBKが含まれており、同じアドレスを有する2つのメモリバンクBKが同時にアクセス可能である。例えば、左側にあるメモリバンクBK0Lと右側にあるメモリバンクBK0Lとは、バンクアドレスBK0、バンクアドレスBK1、および、カラムアドレスAC5がいずれも“0”である。
同様に、バンクアドレスBK0、バンクアドレスBK1、および、カラムアドレスAC5が、それぞれ“0”、“1”、“0”である場合、左側にあるメモリバンクBK2Lおよび右側にあるメモリバンクBK2Lが選択される。
このように、バンクアドレスBK0、バンクアドレスBK1、および、カラムアドレスAC5を指定することによって、左側にある複数のメモリバンクBK0L〜BK3Uおよび右側にある複数のメモリバンクBK0L〜BK3Uのそれぞれから1つずつメモリバンクBKを同時に選択することができる。即ち、同一アドレスを有する左側のメモリバンクBK0Lと右側のメモリバンクBK0Lとは、同時にアクセス可能である。選択されたメモリバンクBKは、データ読出し動作またはデータ書込み動作等の対象となる。
各メモリバンクBK0L〜BK3Uは、それぞれページバッファWRBを備え、読出しデータおよび/または書込みデータを一時的に格納することができる。例えば、各メモリバンクBK0L〜BK3Uは、各カラムに16ページ(32ビット/ページ)を有する。即ち、各メモリバンクBK0L〜BK3UのページバッファWRBは、それぞれ512ビットのデータを格納することができる。よって、各メモリバンクBK0L〜BK3UのページバッファWRBは、対応するメモリバンクの或るカラムの全ページのデータを一時的に格納することができるような容量を有する。
各メモリバンクBK0L〜BK3Uは、それぞれの内部においてさらにUPPERアレイおよびLOWERアレイに分かれており、UPPERアレイおよびLOWERアレイはそれぞれ8ページずつのデータを格納する。
各メモリバンクBK0L〜BK3Uは、それぞれUPPERアレイおよびLOWERアレイに対応するセンスアンプSAおよびライトドライバWDを備えている。そして、センスアンプSAは、マルチプレクサを介してUPPERアレイまたはLOWERアレイのデータを読み出し、あるいは、ライトドライバWDは、マルチプレクサを介してUPPERアレイまたはLOWERアレイへデータを書き込むことができる。
図4(A)は、メモリの動作状態を示すモードレジスタMRを示すブロック図である。図4(B)および図4(C)は、書込みデータのタイミングコントローラの構成を示す図である。図4(A)〜図4(C)は、同一チップ内の構成および動作を示している。
図4(A)に示すモードレジスタMRは、リードコマンドREAD_CMDまたはライトコマンドWRITE_CMDの状態に応じてその状態を保持する。例えば、モードレジスタMRはラッチ回路であり、リードコマンドREAD_CMDがアクティブである場合(データ読出し動作時)にリードコマンドに対応するラッチ部を立ち上げ、ライトコマンドWRITE_CMDがアクティブである場合(データ書込み動作時)にライトコマンドに対応するラッチ部を立ち上げる。尚、モードレジスタMRは、メモリチップの状態を保持するためにチップ内に1つ設けられていればよい。モードレジスタMRの状態によって、MRAMがデータ書込み動作またはデータ読出し動作を実行していることが分かる。
また、モードレジスタMRは、ライトレイテンシの設定を予め保持している。例えば、データマスクDMがある場合(データマスクDMのいずれかのビットが活性化されている場合)、ライトレイテンシは、WLT10に設定される。データマスクDMが無い場合(データマスクDMのいずれのビットも不活性状態である場合)、ライトレイテンシは、WLT1に設定される。以下、WLT10およびWLT1を設定ライトレイテンシと呼ぶ。実際のライトレイテンシは、モードレジスタMRに記憶された設定ライトレイテンシWLT10、WLT1に基づいて図4(B)に示すシフトレジスタSRによって決定される。即ち、設定ライトレイテンシWLT10、WLT1は、ライトコマンドWRITE_COMを受けてから書込みデータをページバッファWRBへ転送するタイミングを決定する。
図4(B)は、ライトレイテンシ決定信号WLT0〜WLTxを制御するシフトレジスタSRの構成図である。図4(C)は、書込みデータの取込みのタイミングを制御するデータタイミングコントローラDTCの構成図である。図4(B)および図4(C)に示すタイミングコントローラは、図1に示すメインコントローラMCNT内に組み込まれており、メモリチップの状態を保持するためにチップ内に1つ設けられていればよい。
図4(B)に示すシフトレジスタSRは、ライトコマンドWRITE_CMDが論理ハイに活性化されている期間中に、クロックCLKのパルスを受けるごとに、ライトレイテンシ決定信号WLT0〜WLTxを順番に立ち上げる。即ち、シフトレジスタSRは、クロックCLKの数をカウントして、ライトレイテンシ決定信号WLT0〜WLTxを異なるタイミングで順番に立ち上げる。
例えば、シフトレジスタSRは、クロックCLKの数が2〜3である場合に第1のライトレイテンシ決定信号WLT2、WLT3を立ち上げる。クロックCLKの数が11〜12である場合に第2のライトレイテンシ決定信号WLT11、WLT12を立ち上げる。第1のライトレイテンシ決定信号WLT2、WLT3を立ち上げるクロック数は、第2のライトレイテンシ決定信号WLT11、WLT12を立ち上げるクロック数よりも少ない。
図4(C)に示すデータタイミングコントローラDTCは、第1のデータラッチ回路DQL1と、第2のデータラッチ回路DQL2と、第1のゲート回路G1と、第2のゲート回路G2とを備えている。
第1のゲート回路G1および第1のデータラッチ回路DQL1は、データマスクDMが有る場合に駆動される回路である。第1のゲート回路G1は、ライトレイテンシ決定信号WLT11およびWLT12を受けて、それらのいずれかの信号が論理ハイに活性化されたときに、ライトレイテンシ終点信号NORMAL_WLTを論理ハイに活性化させる。ライトレイテンシ終点信号NORMAL_WLTの活性化によって、ライトレイテンシWLTLの期間が終了する。
データマスクDMが有る場合、第1のデータラッチ回路DQL1は、ライトレイテンシ終点信号NORMAL_WLTが活性化されている期間中に、クロック信号DQS_t、DQS_cを受け取る。クロック信号DQS_t、DQS_cを受け取ると、データイネーブル信号EN_DQSs_Aが活性化される。そして、第1のデータラッチ回路DQL1は、データイネーブル信号EN_DQSs_Aの活性状態をラッチする。
データイネーブル信号EN_DQSs_Aは、書込みデータDQ<9:0>をページバッファWRBに取り込むことを許可する信号である。従って、データイネーブル信号EN_DQSs_Aの活性化とともに、第1のデータラッチ回路DQL1は、書込みデータDQ<9:0>を書込みデータDQIN<63:0>としてページバッファWRBに転送する。
このように、第1のデータラッチ回路DQL1は、ライトレイテンシ終点信号NORMAL_WLTの活性化期間中に、クロック信号DQS_t、DQS_cを受け取り、データイネーブル信号EN_DQSs_Aの活性状態をラッチする。そして、データイネーブル信号EN_DQSs_Aが活性状態であるので、第1のデータラッチ回路DQL1は、書込みデータDQ<9:0>を有効に書込みデータDQIN<63:0>としてページバッファWRBへ転送することができる。
尚、データマスクDMがある場合、ライトレイテンシ終点信号NORMAL_WLTの活性化前に、メモリセルアレイMCAのデータがページバッファWRBに一旦読み出されている。従って、ページバッファWRBに読み出されたデータは、ライトレイテンシ終点信号NORMAL_WLTの活性化後に、書込みデータDQIN<63:0>によって更新される。このとき、データマスクDMが設定されているビットについては、書込みが禁止されるため更新されない。そして、更新後のデータは、ページバッファWRBからメモリセルアレイMCAへ書き戻される。
データマスクDMが有る場合、ライトレイテンシ終点信号EARY_WLTが活性化されている期間に、クロック信号DQS_t,DQS_cおよび書込みデータDQ<9:0>は入力されない。従って、第2のデータラッチ回路DQL2は動作しない。
第2のゲート回路G2および第2のデータラッチ回路DQL2は、データマスクDMが無い場合に駆動される回路である。第2のゲート回路G2は、ライトレイテンシ決定信号WLT2およびWLT3を受けて、それらのいずれかの信号が論理ハイに活性化されたときに、ライトレイテンシ終点信号EARY_WLTを論理ハイに活性化させる。ライトレイテンシ終点信号EARY_WLTの活性化によって、ライトレイテンシWLTSが終了する。
データマスクDMが無い場合、第2のデータラッチ回路DQL2は、ライトレイテンシ終点信号EARY_WLTが活性化されている期間中に、クロック信号DQS_t、DQS_cを受け取る。クロック信号DQS_t、DQS_cを受け取ると、データイネーブル信号EN_DQSs_Bが活性化される。そして、第2のデータラッチ回路DQL2は、データイネーブル信号EN_DQSs_Bの活性状態をラッチする。
データイネーブル信号EN_DQSs_Bは、書込みデータDQ<9:0>をページバッファWRBに取り込むことを許可する信号である。従って、データイネーブル信号EN_DQSs_Bの活性化とともに、第2のデータラッチ回路DQL2は、書込みデータDQ<9:0>を書込みデータDQIN<63:0>としてページバッファWRBに転送する。
このように、第2のデータラッチ回路DQL2は、ライトレイテンシ終点信号EARY_WLTの活性化期間中に、クロック信号DQS_t、DQS_cを受け取り、データイネーブル信号EN_DQSs_Bの活性状態をラッチする。そして、データイネーブル信号EN_DQSs_Bが活性状態であるので、第2のデータラッチ回路DQL2は、書込みデータDQ<9:0>を有効に書込みデータDQIN<63:0>としてページバッファWRBへ転送することができる。
このように、データタイミングコントローラDTCは、データマスクDMが活性化されているか否かに応じて、ライトコマンドWRITE_CMDを受けてから書込みデータをバッファへ取り込むまでのライトレイテンシWLTL、WLTSを決定することができる。
図4(B)に示すシフトレジスタSRは、ライトレイテンシ決定信号WLT0〜WLTxの順に活性化するため、ライトレイテンシ終点信号EARY_WLT(WLT2、WLT3)は、ライトレイテンシ終点信号NORMAL_WLT(WLT11、WLT12)よりも早期に活性化される。データマスクが無い場合には、メモリセルアレイMCAのデータはページバッファWRBに読み出されないため、ライトレイテンシの期間は短くてもよい。従って、早期に活性化されるライトレイテンシ終点信号EARY_WLTが使用される。
尚、データマスクが無い場合には、書込みデータDQIN<63:0>は、ページバッファWRBに取り込まれ、ページバッファWRBからメモリセルアレイMCAへ書き込まれる。
データマスクDMが無い場合、ライトレイテンシ終点信号NORMAL_WLTが活性化されている期間に、クロック信号DQS_t,DQS_cおよび書込みデータDQ<9:0>は入力されない。従って、第1のデータラッチ回路DQL1は動作しない。
このように、本実施形態では、データマスクDMの有無によって、ライトレイテンシWLTL、WLTSの期間が相違するように設定されている。即ち、データマスクDMが有る場合には、書込みデータDQ<9:0>およびクロック信号DQS_t、DQS_cは、ライトコマンドWRITE_COMを受け取ってからライトレイテンシ終点信号NORMAL_WLTの活性化までの比較的長い期間WLTLの経過後にページバッファWRBに取り込まれる。データマスクDMが無い場合には、書込みデータDQ<9:0>およびクロック信号DQS_t、DQS_cは、ライトコマンドWRITE_COMを受け取ってから比較的短い期間WLTSの経過後にページバッファWRBに取り込まれる。
データマスクDMの有無に応じたクロック信号DQS_t、DQS_cの入力タイミング、並びに、書込みデータDQ<9:0>の入力タイミングは、予め設定されている。ライトレイテンシWLTL、WLTSは、クロック信号DQS_t、DQS_cの入力タイミング、並びに、書込みデータDQ<9:0>の入力タイミングに合わせて設定すればよい。即ち、データタイミングコントローラDTCが受け取るライトレイテンシ決定信号WLT2、WLT3、WLT11、WLT12は、クロック信号DQS_t、DQS_cの入力タイミング、並びに、書込みデータDQ<9:0>の入力タイミングに応じて他のライトレイテンシ決定信号に変更してもよい。また、論理ゲートG1、G2は、それぞれ2つのライトレイテンシ決定信号を受け取っているが、3つ以上のライトレイテンシ決定信号を受け取ってもよい。この場合、論理ゲートG1、G2は、3つ以上のライトレイテンシ決定信号のいずれかが活性化されたときにライトレイテンシ終点信号NORMAL_WLTまたはEARY_WLTを立ち上げる。
尚、クロック信号DQS_t、DQS_cおよびデータDQ<9:0>が図4(C)のデータラッチ回路DQL1、DQL2に転送されるまでのタイムラグを考慮して、データタイミングコントローラDTCは、モードレジスタMRに記憶された設定ライトレイテンシWLT1、WLT10からタイミングを若干遅延させたライトレイテンシ決定信号WLT2、WLT3、WLT11およびWLT12を用いている。例えば、設定ライトレイテンシWLT1に対して、データタイミングコントローラDTCは、ライトレイテンシ決定信号WLT2およびWLT3を用いている。設定ライトレイテンシ決定信号WLT10に対して、データタイミングコントローラDTCは、ライトレイテンシ決定信号WLT11およびWLT12を用いている。
図4(C)に示すコマンド・アドレス回路CACは、外部からクロックCK_t、CK_c、コマンド・アドレスSA<9:0>、チップ選択信号CS_n、クロックイネーブル信号CKEを受けて、ライトコマンドWRITE_CMD、ライトイネーブル信号WRITE_ENおよびクロックCLKをMRAMチップの内部へ送る。ライトイネーブル信号WRITE_ENは、MRAMがデータ書込み動作に入ると活性化され、MRAMがライトコマンドWRITE_CMDを受信可能な状態であることを示す。従って、データラッチ回路DQL1、DQL2は、ライトコマンドWRITE_CMDの活性化後、ライトレイテンシ決定信号WTL2、WLT3、WLT11、WLT12を確実に受け取ることができる。ライトコマンドWRITE_CMDは、データ書込みを実行するときに発行されるコマンドであり、データ書込み動作の開始を示す。
次に、図4および図5を参照して、データタイミングコントローラDTCの動作を説明する。
図5は、本実施形態によるMRAMのデータ書込み動作を示すタイミング図である。DM0はデータマスクDMが無い場合におけるタイミング図を示し、DM1はデータマスクDMが有る場合におけるタイミング図を示す。本実施形態によるMRAMは、クロック信号CK_t、CK_cに従って動作する。コマンド・アドレス信号CA<9:0>は、ライトコマンドWRITE_CMDとともに入力される。コマンド・アドレス信号CA<9:0>によって、データの書込み対象であるメモリバンク、ページ等が特定され得る。
T0において、ライトコマンドWRITE_COMが発行されると、データマスクDMの有無に応じて、互いに異なるタイミングでクロック信号DQS_t,DQS_cおよび書込みデータDQ<9:0>が入力される。
データマスクDMが有る場合、図4(A)に示すモードレジスタMRが設定ライトレイテンシをWLT10に設定する。そして、MRAMは、ライトレイテンシWLTLの期間T0〜T6中に(即ち、ライトレイテンシ終点信号NORMAL_WLTの活性化前に)、書込み対象のメモリバンクBKのデータをページバッファWRBへ一旦読み出す。
次に、MRAMは、ライトレイテンシWLTLの終了後(即ち、ライトレイテンシ終点信号NORMAL_WLTの活性化後)、T7〜T9においてクロック信号DQS_t,DQS_cおよび書込みデータDQ<9:0>を受け取る。これにより、第1のデータラッチ回路DQL1は、データイネーブル信号EN_DQSs_Aを活性化させ、かつ、書込みデータDQIN<63:0>をページバッファWRBへ取り込む。
データマスクDMは、書込みデータDQsのうち最初のビットに設定されている。従って、T7〜T8において、書込みデータDQsのうち最初のビットは、ページバッファWRBへ書き込まれない。書込みデータDQsのうちその他のビットは、ページバッファWRBへ書き込まれる。
その後、ページバッファWRBのデータは、ライトリカバリ期間tWR(T9〜T20)において、メモリバンクBKのメモリセルアレイMCAへ書き込まれる。
データマスクDMが無い場合、図4(A)に示すモードレジスタMRが設定ライトレイテンシをWLT1に設定する。ここで、MRAMは、データマスクDMが無いので、メモリバンクBKのデータをページバッファWRBへ読み出す必要がない。従って、ライトレイテンシWLTSの期間T0〜T1は、上記ライトレイテンシWLTLに比べて短く設定され得る。例えば、ライトレイテンシWLTSは、ライトレイテンシWLTLよりもΔWLT(10クロック分)だけ短縮されている。
次に、MRAMは、ライトレイテンシWLTSの終了後(即ち、ライトレイテンシ終点信号EARY_WLTの活性化後)、T2〜T4においてクロック信号DQS_t,DQS_cおよび書込みデータDQ<9:0>を受け取る。これにより、第2のデータラッチ回路DQL2は、データイネーブル信号EN_DQSs_Bを活性化させ、かつ、書込みデータDQIN<63:0>をページバッファWRBへ取り込む。データマスクDMは設定されていないので、書込みデータDQsの全ビットが、ページバッファWRBへ書き込まれている。
その後、ページバッファWRBのデータは、ライトリカバリ期間tWR(T4〜T15)において、メモリバンクBKのメモリセルアレイMCAへ書き込まれる。
一般に、MRAMでは、データマスクDMの単位とデータ書込みの単位(ページ)とが異なるため、データ書込み動作では、一旦、メモリセルアレイMCAのデータをページバッファWRBへ読み出す必要がある。このため、ライトコマンドWRITE_COMを受け取ってから書込みデータDQ<9:0>がページバッファWRBへ書き込まれるまでのライトレイテンシの期間(WLTL)は、比較的長かった。一般に、このライトレイテンシの期間は、データマスクDMの有無に関わらず一定期間に固定されていた。
これに対し、本実施形態によるMRAMは、データマスクDMが設定されている場合には、データ書込み時にデータをメモリセルアレイMCAからページバッファWRBへ読み出す。このため、ライトレイテンシWLTLは従来と同様である。一方、データマスクDMが設定されていない場合には、MRAMは、データ書込み時にデータをメモリセルアレイMCAからページバッファWRBへ読み出さない。このため、ライトレイテンシWLTSは、データマスクDMが設定されているときのライトレイテンシWLTLよりも短縮され得る。
これにより、本実施形態によるMRAMは、全体としてデータ書込み動作を短縮することができ、データ書込み動作を高速化することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
BK・・・メモリバンク、MCA・・・メモリセルアレイ、SA・・・センスアンプ、WD・・・ライトドライバ、CD・・・カラムデコーダ、RD・・・ロウデコーダ、MCNT・・・メインコントローラ、WRB・・・ページバッファ、SR・・・シフトレジスタ、CAC・・・コマンド・アドレス回路、DTC・・・データタイミングコントローラ、DQL1・・・第1のデータラッチ回路、DQL2・・・第2のデータラッチ回路、G1、G2・・・論理ゲート
Claims (7)
- 不揮発性の複数のメモリセルを含む複数のメモリバンクと、
前記複数のメモリバンクのそれぞれに対応して設けられ、データ書込みまたはデータ読出し時に前記メモリバンクのデータを一時的に格納可能な複数のバッファと、
データの書込みを禁止するデータマスクが活性化されているか否かに応じて、データ書込み動作の開始を示すライトコマンドを受けてから書込みデータを前記バッファへ取り込むまでのライトレイテンシを決定するコントローラとを備え、
前記データマスクのいずれかのビットが活性化されている場合に、前記コントローラは、前記ライトコマンドを受けてから前記ライトレイテンシのうち第1のライトレイテンシの経過後に書込みデータを前記バッファへ転送し、
前記データマスクのいずれのビットも不活性状態である場合に、前記コントローラは、前記ライトコマンドを受けてから前記ライトレイテンシのうち第2のライトレイテンシの経過後に書込みデータを前記バッファへ転送し、
前記第2のライトレイテンシは、前記第1のライトレイテンシよりも短期間であることを特徴とする半導体記憶装置。 - 不揮発性の複数のメモリセルを含む複数のメモリバンクと、
前記複数のメモリバンクのそれぞれに対応して設けられ、データ書込みまたはデータ読出し時に前記メモリバンクのデータを一時的に格納可能な複数のバッファと、
データの書込みを禁止するデータマスクが活性化されているか否かに応じて、データ書込み動作の開始を示すライトコマンドを受けてから書込みデータを前記バッファへ取り込むまでのライトレイテンシを決定するコントローラとを備えた半導体記憶装置。 - 前記データマスクのいずれかのビットが活性化されている場合に、前記コントローラは、前記ライトコマンドを受けてから前記ライトレイテンシのうち第1のライトレイテンシの経過後に書込みデータを前記バッファへ転送し、
前記データマスクのいずれのビットも不活性状態である場合に、前記コントローラは、前記ライトコマンドを受けてから前記ライトレイテンシのうち第2のライトレイテンシの経過後に書込みデータを前記バッファへ転送し、
前記第2のライトレイテンシは、前記第1のライトレイテンシよりも短期間であることを特徴とする請求項2に記載の半導体記憶装置。 - 前記データマスクのいずれかのビットが活性化されている場合には、書込み対象の前記メモリバンクのデータは、前記ライトコマンドを受けてから前記第1のライトレイテンシの経過前に前記バッファに一旦読み出され、前記第1のライトレイテンシの経過前後に該バッファにおいて書込みデータで更新されてから前記メモリセルへ書き戻され、
前記データマスクのいずれのビットも不活性状態である場合には、書込み対象の前記メモリバンクのデータを読み出すこと無く、書込みデータは、前記ライトコマンドを受けてから前記第2のライトレイテンシの経過後に前記バッファに取り込まれ、前記メモリセルへ書き込まれることを特徴とする請求項3に記載の半導体記憶装置。 - 前記第1および前記第2のライトレイテンシを決定するために前記ライトコマンドを受けてからクロック信号の数をカウントするシフトレジスタをさらに備えたことを特徴とする請求項2から請求項4のいずれかに記載の半導体記憶装置。
- 前記シフトレジスタは、前記クロック信号の数が第1の値である場合に第1のライトレイテンシを決定する第1の決定信号を立ち上げ、前記クロック信号の数が前記第1の値よりも少ない第2の値である場合に第2のライトレイテンシを決定する第2の決定信号を立ち上げることを特徴とする請求項5に記載の半導体記憶装置。
- 不揮発性の複数のメモリセルを含む複数のメモリバンクと、前記複数のメモリバンクのそれぞれに対応して設けられ、前記メモリバンクのデータを一時的に格納可能な複数のバッファと、データ書込み動作の開始を示すライトコマンドを受けてから書込みデータを前記バッファへ取り込むまでのライトレイテンシを決定するコントローラとを備え、
データの書込みを禁止するデータマスクのいずれかのビットが活性化されている場合に、前記ライトコマンドを受けてから前記ライトレイテンシのうち第1のライトレイテンシの経過後に書込みデータを前記バッファへ転送し、
前記データマスクのいずれのビットも不活性状態である場合に、前記ライトコマンドを受けてから前記第1のライトレイテンシよりも短期間である第2のライトレイテンシの経過後に書込みデータを前記バッファへ転送することを具備する半導体記憶装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012067311A JP2013200904A (ja) | 2012-03-23 | 2012-03-23 | 半導体記憶装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012067311A JP2013200904A (ja) | 2012-03-23 | 2012-03-23 | 半導体記憶装置およびその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013200904A true JP2013200904A (ja) | 2013-10-03 |
Family
ID=49521039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012067311A Pending JP2013200904A (ja) | 2012-03-23 | 2012-03-23 | 半導体記憶装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013200904A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140126225A (ko) * | 2013-04-18 | 2014-10-30 | 삼성전자주식회사 | 마스크드 라이트 동작을 수행하는 메모리 장치 |
US10452475B2 (en) | 2017-03-23 | 2019-10-22 | Toshiba Memory Corporation | Memory system and resistance change type memory |
-
2012
- 2012-03-23 JP JP2012067311A patent/JP2013200904A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140126225A (ko) * | 2013-04-18 | 2014-10-30 | 삼성전자주식회사 | 마스크드 라이트 동작을 수행하는 메모리 장치 |
KR102032371B1 (ko) | 2013-04-18 | 2019-10-16 | 삼성전자주식회사 | 마스크드 라이트 동작을 수행하는 메모리 장치 |
US10452475B2 (en) | 2017-03-23 | 2019-10-22 | Toshiba Memory Corporation | Memory system and resistance change type memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE48178E1 (en) | Semiconductor memory device | |
US9236104B2 (en) | Semiconductor storage device | |
CN104380384B (zh) | 用于自旋扭矩mram的自参考感测放大器 | |
US9606743B2 (en) | Semiconductor memory device and driving method of the same | |
USRE47639E1 (en) | Nonvolatile semiconductor storage device equipped with a comparison buffer for reducing power consumption during write | |
KR20140012078A (ko) | 에러 정정 코드에 의한 스핀 토크 자기 랜덤 액세스 메모리에 대한 판독 및 기록 방법 | |
US9153308B2 (en) | Magnetic random access memory device | |
US8953368B2 (en) | Magnetic memory device having bidirectional read scheme | |
CN107527647B (zh) | 半导体存储器件的延迟电路和半导体存储器件 | |
US8848457B2 (en) | Semiconductor storage device and driving method thereof | |
US10311931B2 (en) | Semiconductor memory device | |
JP2013191263A (ja) | 半導体記憶装置およびその駆動方法 | |
JP2013200904A (ja) | 半導体記憶装置およびその駆動方法 | |
JP2012203938A (ja) | 半導体記憶装置 | |
TWI631559B (zh) | 半導體記憶裝置 | |
JP2013200905A (ja) | 半導体記憶装置およびその駆動方法 | |
JP2013200906A (ja) | 半導体記憶装置およびその駆動方法 | |
JP2005063553A (ja) | 磁性体記憶装置 | |
JP2010027202A (ja) | 磁性体記憶装置 | |
JP2013196746A (ja) | 半導体記憶装置 | |
JP2013097832A (ja) | 半導体記憶装置およびその駆動方法 |