JP2013200783A - 負荷制御装置 - Google Patents

Abstract

【課題】簡易な構成で、電力の消費を抑えて制御負荷をスイッチング制御することができる負荷制御装置を得ること。
【解決手段】制御負荷２と整流回路６を介して直列に接続される制御回路１を備える負荷制御装置であって、制御回路１は、制御負荷を制御する制御素子２０と、制御素子２０を制御するマイクロコンピュータ１１と、を備え、制御回路１の電源を制御負荷２と共通の電源３から制御素子２０の動作に同期して制御回路１の入力インピーダンスを変化させて生成し、制御素子２０は、ワイドバンドギャップ素子で形成され、マイクロコンピュータ１１は、制御素子２０を用いて制御負荷２をスイッチング制御する。
【選択図】図１

Description

本発明は、負荷を制御する負荷制御装置に関する。

モータ等の制御負荷を制御する負荷制御装置においては、広範囲に負荷を制御するとともに、電流を制御することによる生じる電磁高調波音やトルク変動によるメカニカルノイズの抑制が課題となっている。従来の負荷制御装置における制御方法として、構成が簡単ではあるが騒音が大きい方法として、制御負荷にトライアックを直列に挿入した交流位相制御方式や同素子を周期的に通電ＯＮ／ＯＦＦをさせる通電率制御方式などが用いられている。また、構成が複雑ではあるが制御範囲が広い方式として、インバータによる可変電圧可変周波数駆動方式などが用いられる。

また、負荷に直列となる制御素子と並列制御回路とを用いて制御する方法も知られているが、この方法も負荷を制御する方式としては、位相制御方式や通電率制御方式に属するものである。

一方、近年、省エネルギー化を目的として、簡便な構成にて負荷制御する方法が求められており、特に小容量制御負荷においては、節約できる省エネルギー費用に見合った安価な実現方法が求められている。

例えば、特許文献１には、簡易な構成で負荷制御をする装置が開示されている。特許文献１では、負荷に直列に制御回路が接続され、制御回路はパワー制御素子に並列に構成され、パワー制御素子の駆動に応じて制御回路電源の入力インピーダンスを変化させる事で、制御回路電源も確保される構成が示されている。このパワー制御素子としては、負荷ＯＮ／ＯＦＦ制御や電流制御可能な素子が用いられ、例えばサイリスタが用いられる。これにより、特許文献１に記載の負荷制御装置では、制御負荷の制御周期における通電電力や通電率により制御負荷を制御する。

特許第３４７３２９０号公報

しかしながら、上記特許文献１に記載の技術によれば、パワー制御素子としてサイリスタを用い、パワー制御素子が通電した場合に、制御回路が低インピーダンス化状態となり、制御素子が非通電の状態で高インピーダンスになる事で、制御負荷に印加される電圧を可変としている。しかし、パワー制御素子として、サイリスタを用いる場合、通電停止には交流電源のゼロクロスが必要であることから、電源周波数以上でのスイッチング制御の実施は困難である。

また、パワー制御素子にトランジスタを使用する場合には、制御負荷電流に比例したベース電流が必要になる事から、サイリスタを用いる場合に比較し、パワー制御素子通電時には、制御回路電源の消費電力が大きく増加する。このため、スイッチング動作時のマイクロコンピュータの電源回路を構成する素子の電流容量を増加する必要があり、制御回路電源の容量を大きくする必要があるという問題があった。

本発明は、上記に鑑みてなされたものであって、簡易な構成で、電力の消費を抑えて制御負荷をスイッチング制御することができる負荷制御装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、制御負荷と整流回路を介して直列に接続される制御回路を備える負荷制御装置であって、前記制御回路は、前記制御負荷を制御する制御素子と、前記制御素子を制御するマイクロコンピュータと、を備え、前記制御回路の電源を前記制御負荷と共通の電源から制御素子の動作に同期して前記制御回路の入力インピーダンスを変化させて生成し、前記制御素子は、ワイドバンドギャップ素子で形成され、前記マイクロコンピュータは、前記制御素子を用いて前記制御負荷をスイッチング制御することを特徴とする。

本発明によれば、簡易な構成で、電力の消費を抑えて制御負荷をスイッチング制御することができるという効果を奏する。

図１は、実施の形態１の負荷制御装置の構成例を示す図である。 図２は、実施の形態２の負荷制御装置の構成例を示す図である。

以下に、本発明にかかる負荷制御装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明にかかる負荷制御装置の実施の形態１の構成例を示す図である。図１に示すように、本実施の形態の負荷制御装置は、制御負荷２を制御する負荷制御装置であり、制御回路１を備える。制御回路１は、整流回路６を介して制御負荷２に直列に接続される。制御負荷２は、例えばモータであるあるが、モータに限定されない。制御負荷２は、電源３に接続される。抵抗４およびコンデンサ５は、サージ吸収回路を構成する。なお、サージ吸収回路の構成は図１の例に限定されない。

整流回路６は、ダイオード６１〜６４で構成される。制御回路１は、マイクロコンピュータ（マイコン）１１と、抵抗１２，１５，１７，１８，２６，２７，２９と、コンデンサ２８と、マイクロコンピュータ１１に正常な電圧が供給されない場合にマイクロコンピュータ１１を停止させるマイクロコンピュータ用電源監視素子（Reset IC(Integrated Circuit)）１３と、ダイオード１４，２１，２２，２３，２４と、トランジスタ１６，２５と、制御素子２０と、を備える。

制御素子２０としては、例えば、ＳｉＣ（炭化珪素）製ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のワイドギャップバイポーラ半導体素子を用いることができる。ここでは、制御素子２０としてＳｉＣ製ＮチャンネルＭＯＳＦＥＴを用いる例を説明する。なお、ここでは、ワイドバンドギャップ半導体が、炭化珪素で形成される例を説明したが、ワイドバンドギャップ半導体を形成する材質はこれに限定されず、窒化ガリウム系材料またはダイヤモンド等で形成されてもよい。

マイクロコンピュータ１１は、制御素子２０のゲート端子の駆動を制御する。制御負荷２をＯＦＦする場合は、マイクロコンピュータ１１は制御素子２０のゲート電圧に０Ｖを印加するよう制御し、トランジスタ１６は非導通状態となる。この場合、マイクロコンピュータ１１の電源（以下、マイクロコンピュータ電源という）はマイクロコンピュータ１１の消費電流に合わせて設計された抵抗２９を介して給電される。

制御負荷２０をＯＮする場合は、マイクロコンピュータ１１は制御素子２０のゲート電圧にマイクロコンピュータ電源電圧を印加し制御素子２０を低抵抗でのＯＮ状態にさせ、トランジスタ１６は導通状態となる。この場合、マイクロコンピュータ電源はトランジスタ１６を介して給電される。

このように、本実施の形態では、制御回路１の入力インピーダンスを、制御負荷２と共通の電源３から制御素子２０の動作に同期して変化させて生成している。

マイクロコンピュータ１１は、一般的に１．５〜５Ｖ程度で動作可能である。抵抗２９の抵抗値は、制御素子２０のゲート閾値電圧やマイクロコンピュータ１１の消費電力に合わせて設計されている。マイクロコンピュータ１１は、位相制御やスイッチング動作のために、電源位相情報を用いる。本実施の形態では、この電源位相情報を、トランジスタ２５が、電源電圧がゼロクロス電圧近傍の低電圧の場合にＯＦＦすることで検出する。

抵抗４およびコンデンサ５で構成されるサージ吸収回路は、制御負荷２の通電中に、制御素子２０がＯＦＦした時に生ずるサージ電圧を吸収する。

本実施の形態では、制御回路１を制御負荷２に直列に接続するため、制御回路１が制御負荷２を駆動するときの制御回路１のオン電圧を低下させることができる。また、制御負荷２の非駆動時には、制御回路１の消費電流を小さくし、制御負荷２に流れる電流を極力小さくする事ができる。以上のことから、制御負荷２の制御範囲を拡大することになる。本実施の形態では、制御素子２０としてワイドギャップ半導体を用いることで、低オン抵抗による制御素子１の低損失化を実現することができるとともに低ゲート閾値電圧（Ｓｉ（珪素）製ＭＯＳ−ＦＥＴでは約１０Ｖ程度であったゲート閾値電圧が、ＳｉＣ製ＭＯＳ−ＦＥＴでは、約２．５Ｖに低下）を実現でき、これにより制御回路１のマイクロコンピュータ１１からの制御素子２０の直接駆動を可能としている。

また、本実施の形態では、制御負荷２に直列に制御回路１と制御素子２０を組み込む事により、制御回路１や制御素子２０が短絡故障した際に、制御負荷２が電流制限負荷として働く。これにより、大電流が一気に流入せず、発熱による異常回避制御が容易にできる効果があり、特に可燃性の高いプラスチック製機器に組み込む制御負荷２の可変制御において、発熱による異常回避のための設計が安価に構成できる効果がある。

また、ゲート駆動電流が微小であることから、制御回路１の消費電力は制御素子１としてサイリスタを用いた時と同等以下にて、制御負荷２のスイッチング制御が可能である。スイッチング制御の方法は、一般的なスイッチング制御方法を用いることができる。また、制御素子が低損失化・高温動作可能となる事から、一般的なＳｉ製トランジスタを用いる場合より、モータ等に内蔵される場合の放熱性を確保した設計が容易となる。

また、ワイドバンドギャップ半導体は、耐電圧性が高く、許容電流密度も高いため、制御素子２０をワイドバンドギャップ半導体で形成すると、制御素子２０の小型化が可能であり、制御素子２０を組み込んだモジュールの小型化が可能となる。

また、ワイドバンドギャップ半導体は耐熱性も高いため、制御素子２０をワイドバンドギャップ半導体で形成すると、ヒートシンクの放熱フィンの小型化等が可能であるため、制御素子２０を組み込んだモジュールの一層の小型化が可能となる。

実施の形態２．
図２は、本発明にかかる負荷制御装置の実施の形態２の構成例を示す図である。図２に示すように、本実施の形態の負荷制御装置は、実施の形態１の整流回路６を整流回路６ａに替える以外は、実施の形態１と同様である。実施の形態１と同様の機能を有する構成要素は、実施の形態１と同一の符号を付して重複する説明を省略する。

整流回路６ａは、ショットキーバリヤーダイオード６１ａ〜６４ａを備える。ショットキーバリヤーダイオード６１ａ〜６４ａとして、例えばＳｉＣ製の高耐圧ショットキーバリヤーダイオード等のワイドギャップ半導体を用いることができる。なお、ここでは、ワイドバンドギャップ半導体が、炭化珪素で形成される例を説明したが、ワイドバンドギャップ半導体を形成する材質はこれに限定されず、窒化ガリウム系材料またはダイヤモンド等で形成されてもよい。

例えばＳｉＣ製の高耐圧ショットキーバリヤーダイオードを用いた場合は、従来のＳｉ製ダイオードを用いる場合、順方向電圧＝約１．８Ｖ（順方向電流＝５Ａ、ジャンクション温度＝２℃）を、約１．３Vに低下させることができる。これにより制御負荷２を駆動する時のダイオードブリッジ部の電圧降下を約１Ｖ低下させることが可能になり、制御負荷２の制御電圧範囲の拡大量を増加させることができる。

また、ＳｉＣ製の高耐圧ショットキーバリヤーダイオードを用いた場合、発熱低下とともに高温動作可能であることから、モータ等への制御回路内蔵においても組み込みが容易化できる。ショットキーバリヤーダイオード６１ａ〜６４ａの小型化が可能であり、ショットキーバリヤーダイオード６１ａ〜６４ａを組み込んだモジュールの小型化が可能となる。

また、ワイドバンドギャップ半導体は耐熱性も高いため、ショットキーバリヤーダイオード６１ａ〜６４ａをワイドバンドギャップ半導体で形成すると、ヒートシンクの放熱フィンの小型化等が可能であるため、ショットキーバリヤーダイオード６１ａ〜６４ａを組み込んだモジュールの一層の小型化が可能となる。

以上のように、本発明にかかる負荷制御装置は、モータ等の負荷を制御する負荷制御装置に有用であり、特に、負荷をスイッチング制御する負荷制御装置に適している。

１ 制御回路
２ 制御負荷
３ 電源
４，１２，１５，１７，１８，２６，２７，２９ 抵抗
５，２８ コンデンサ
６，６ａ 整流回路
１１ マイクロコンピュータ
１２ 抵抗
１４，２１，２２，２３，２４，６１〜６４ ダイオード
１６，２５ トランジスタ
２０ 制御素子
６１ａ〜６４ａ ショットキーバリヤーダイオード

Claims (5)

1. 制御負荷と整流回路を介して直列に接続される制御回路を備える負荷制御装置であって、
   前記制御回路は、
   前記制御負荷を制御する制御素子と、
   前記制御素子を制御するマイクロコンピュータと、
   を備え、
   前記制御回路の電源を前記制御負荷と共通の電源から制御素子の動作に同期して前記制御回路の入力インピーダンスを変化させて生成し、
   前記制御素子は、ワイドバンドギャップ素子で形成され、
   前記マイクロコンピュータは、前記制御素子を用いて前記制御負荷をスイッチング制御することを特徴とする負荷制御装置。
2. 前記整流回路としてショットキーバリヤーダイオードを用いることを特徴とする請求項１に記載の負荷制御装置。
3. 前記ショットキーバリヤーダイオードは、ワイドバンドギャップ半導体で形成されることを特徴とする請求項２に記載の負荷制御装置。
4. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドであることを特徴とする請求項１、２または３に記載の負荷制御装置。
5. 前記制御素子を、炭化珪素製ＭＯＳ−ＦＥＴとすることを特徴とする請求項４に記載の負荷制御装置。

Images