JP2013191595A - Solid state imaging device - Google Patents
Solid state imaging device Download PDFInfo
- Publication number
- JP2013191595A JP2013191595A JP2012054492A JP2012054492A JP2013191595A JP 2013191595 A JP2013191595 A JP 2013191595A JP 2012054492 A JP2012054492 A JP 2012054492A JP 2012054492 A JP2012054492 A JP 2012054492A JP 2013191595 A JP2013191595 A JP 2013191595A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- diffusion layer
- semiconductor substrate
- state imaging
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、固体撮像装置に関する。 The present invention relates to a solid-state imaging device.
イメージセンサーとして用いられる固体撮像装置として、CCD(Charge Coupled Device)型、CMOS(Complementary Metal Oxide Semiconductor)型の固体撮像装置に代わって、閾値変調型の固体撮像装置が提案されている。閾値変調型の固体撮像装置は、半導体基板にマトリクス状に配列された複数の画素を備えており、各画素は、1つのフォトダイオードと、1つのトランジスターと、を含んでいる。 As a solid-state imaging device used as an image sensor, a threshold modulation type solid-state imaging device has been proposed in place of a CCD (Charge Coupled Device) type or CMOS (Complementary Metal Oxide Semiconductor) type solid-state imaging device. The threshold modulation type solid-state imaging device includes a plurality of pixels arranged in a matrix on a semiconductor substrate, and each pixel includes one photodiode and one transistor.
閾値変調型の固体撮像装置の各画素において、フォトダイオードは、入射光の強度に応じて光発生電荷(ホール又は電子)を発生させる。発生した電荷は、トランジスターの閾値電圧を変化させる。トランジスターの閾値電圧の変化は、トランジスターの飽和領域動作時のソース電圧として読み出される。これによって、入射光の強度に応じたソース電圧、すなわち画素データが得られる。複数の画素に対応する複数の画素データを用いることによって、1枚の画像データが生成される(例えば、特許文献1参照)。 In each pixel of the threshold modulation type solid-state imaging device, the photodiode generates photogenerated charges (holes or electrons) according to the intensity of incident light. The generated charge changes the threshold voltage of the transistor. The change in the threshold voltage of the transistor is read as the source voltage when the transistor is in the saturation region. Thereby, a source voltage corresponding to the intensity of incident light, that is, pixel data is obtained. By using a plurality of pixel data corresponding to a plurality of pixels, one piece of image data is generated (for example, see Patent Document 1).
しかしながら、特許文献1のような従来の固体撮像装置においては、トランジスターのソースに接続されたソースラインを共通にする複数の固体撮像素子のうち、素子選択のための電位がトランジスターのゲートに印加されていない非選択素子に強い光が入射したときに、光強度が見かけ上小さくなって出力される現象(黒スミア)が発生することがある。 However, in a conventional solid-state imaging device such as Patent Document 1, a potential for element selection is applied to the gate of a transistor among a plurality of solid-state imaging devices that share a source line connected to the source of the transistor. When strong light is incident on an unselected element that is not selected, a phenomenon (black smear) in which the light intensity is apparently reduced and output may occur.
この黒スミアが発生する原因の1つは、半導体基板内に形成されたN型のウェル領域が、トランジスターのドレイン(N型)に接続されており、このN型のウェル領域とトランジスターのソース領域(N型)との間に、P型の領域を介してリーク電流が発生するためであると考えられる。 One cause of the occurrence of this black smear is that the N-type well region formed in the semiconductor substrate is connected to the drain (N-type) of the transistor, and this N-type well region and the source region of the transistor This is considered to be because a leakage current is generated between the (N-type) and the P-type region.
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、固体撮像装置における黒スミアの発生を抑制することに関連している。 The present invention has been made in view of the above technical problems. Some aspects of the present invention relate to suppressing the occurrence of black smear in a solid-state imaging device.
本発明の幾つかの態様において、固体撮像装置は、半導体基板に位置し入射光に応じた光発生電荷を発生するフォトダイオードと、フォトダイオードで発生した光発生電荷を検出する検出トランジスターと、を備えた固体撮像装置であって、フォトダイオードは、半導体基板に位置する第1導電型の第1拡散層と、第1拡散層より半導体基板の第1面の近くに位置する第2導電型の第2拡散層と、を含み、検出トランジスターは、平面視で第2拡散層内に位置するゲート電極と、平面視でゲート電極を挟んで位置する第1導電型のソース部及びドレイン部と、ゲート電極と半導体基板の第1面との間に位置するゲート絶縁膜と、を含み、ソース部及びドレイン部は、半導体基板の第1面と接する領域を含み、第2導電型の第2拡散層又は第2導電型の第3の層を介して第1拡散層から離間して位置する。
この態様によれば、第1導電型のソース部及びドレイン部の両方が、第2導電型の層を介して第1導電型の第1拡散層から離間して位置する。これにより、ソース部とドレイン部との間での第1拡散層を介したリーク電流の発生を抑制し、黒スミアの発生を抑制することができる。
In some embodiments of the present invention, a solid-state imaging device includes: a photodiode that is located on a semiconductor substrate and generates a photo-generated charge according to incident light; and a detection transistor that detects the photo-generated charge generated by the photodiode. A photodiode includes a first diffusion layer of a first conductivity type located on a semiconductor substrate, and a second conductivity type of a second conductivity type located closer to the first surface of the semiconductor substrate than the first diffusion layer. A detection transistor including a gate electrode located in the second diffusion layer in plan view, and a source part and a drain part of a first conductivity type located across the gate electrode in plan view, A gate insulating film positioned between the gate electrode and the first surface of the semiconductor substrate, the source portion and the drain portion include a region in contact with the first surface of the semiconductor substrate, and a second diffusion of the second conductivity type Layer or second Located at a distance from the first diffusion layer through the third layer of the conductivity type.
According to this aspect, both the source part and the drain part of the first conductivity type are located apart from the first diffusion layer of the first conductivity type via the second conductivity type layer. Thereby, generation | occurrence | production of the leakage current through the 1st diffused layer between a source part and a drain part can be suppressed, and generation | occurrence | production of a black smear can be suppressed.
上述の態様において、第1拡散層は、ソース部の不純物濃度及びドレイン部の不純物濃度よりも低濃度の第1導電型不純物を含む第1領域と、第1領域の不純物濃度よりも更に低濃度の第1導電型不純物を含み第1領域と第2拡散層との間に位置する第2領域と、を含むことが望ましい。
これによれば、第1領域から第2拡散層に至るポテンシャルカーブを緩やかにし、空乏層が広がり易い状態とすることにより、リーク電流の発生を抑制し、黒スミアの発生を抑制することができる。
In the above-described aspect, the first diffusion layer includes the first region containing the first conductivity type impurity having a lower concentration than the impurity concentration of the source portion and the impurity concentration of the drain portion, and a lower concentration than the impurity concentration of the first region. And a second region located between the first region and the second diffusion layer.
According to this, by making the potential curve from the first region to the second diffusion layer gentle and making the depletion layer easily spread, it is possible to suppress the occurrence of leakage current and suppress the occurrence of black smear. .
上述の態様において、第2拡散層内に位置し、且つ平面視でゲート電極の少なくとも一部と重なって位置し、第2拡散層の不純物濃度よりも高濃度の第2導電型不純物を含むキャリアポケットを更に含み、第2拡散層の一部が、キャリアポケットと第1拡散層との間にも位置していることが望ましい。
これによれば、キャリアポケットと第1拡散層との間を離間させ、キャリアポケットの電位上昇を抑制できる。その結果、キャリアポケットと半導体基板の表面との間に、ソース部とドレイン部とを導通させる意図しないチャネルが形成されることを抑制し、黒スミアの発生を抑制することができる。
In the above-described aspect, the carrier is located in the second diffusion layer and overlaps at least a part of the gate electrode in plan view and includes the second conductivity type impurity having a concentration higher than the impurity concentration of the second diffusion layer. It is desirable that a pocket is further included and a part of the second diffusion layer is also located between the carrier pocket and the first diffusion layer.
According to this, the carrier pocket and the first diffusion layer can be separated from each other, and the potential increase of the carrier pocket can be suppressed. As a result, it is possible to suppress the formation of an unintended channel between the carrier pocket and the surface of the semiconductor substrate, which electrically connects the source portion and the drain portion, thereby suppressing the occurrence of black smear.
上述の態様において、キャリアポケット及びゲート電極の平面形状はそれぞれリング状であり、ソース部及びドレイン部の一方は平面視でゲート電極の内側に位置し、他方は平面視でゲート電極の外側に位置することが望ましい。また、第1導電型はN型であり、第2導電型はP型であることが望ましい。 In the above-described aspect, the planar shape of the carrier pocket and the gate electrode is a ring shape, and one of the source part and the drain part is located inside the gate electrode in a plan view, and the other is located outside the gate electrode in a plan view. It is desirable to do. Further, it is desirable that the first conductivity type is an N type and the second conductivity type is a P type.
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail. In addition, this embodiment demonstrated below does not unduly limit the content of this invention described in the claim. Further, not all of the configurations described in the present embodiment are essential as a solution means of the present invention. The same constituent elements are denoted by the same reference numerals, and description thereof is omitted.
<1.構成>
図1は、本発明の1つの実施形態に係る固体撮像装置を構成する固体撮像素子を概念的に示す平面図である。図2は、図1に示す固体撮像素子のII−II線における断面図である。固体撮像装置は、固体撮像素子1を複数規則的に配列して構成されている。1つの固体撮像素子1は、1つのフォトダイオード10と、1つの検出トランジスター20と、複数(例えば2つ)の固体撮像素子1に共通のリセットトランジスター32と、を含んでいる。
<1. Configuration>
FIG. 1 is a plan view conceptually showing a solid-state imaging device constituting a solid-state imaging device according to one embodiment of the present invention. 2 is a cross-sectional view taken along line II-II of the solid-state imaging device shown in FIG. The solid-state imaging device is configured by regularly arranging a plurality of solid-state imaging devices 1. One solid-state imaging device 1 includes one
フォトダイオード10、検出トランジスター20及びリセットトランジスター32は、半導体基板110の表面(第1面)側に形成されている。半導体基板110は、第2導電型(例えば、P型)の基板である。なお、基板自体が第2導電型である場合に限らず、第1導電型(例えば、N型)の半導体基板の表面側に、第2導電型のウェルが形成されていても良い。
The
<1−1.フォトダイオード>
半導体基板110内には、第1導電型の第1拡散層11が形成されている。第1拡散層11よりも半導体基板110の表面に近い位置には、第2導電型の第2拡散層12が形成されている。第1導電型の第1拡散層11と、第2導電型の第2拡散層12とで、フォトダイオード10が構成される。第1拡散層11は、第1導電型不純物を含む第1領域11aと、第1領域11aよりも低濃度の第1導電型不純物を含む第2領域11b及び第3領域11cとを含んでいる。第2領域11bは、第1領域11aと第2拡散層12との間に位置している。
<1-1. Photodiode>
A first conductivity type
半導体基板110の最表面には、第1導電型のピニング層13が形成されている。ピニング層13は、基板表面における暗電流の発生を防止している。なお、各図におけるN及びPへの添え字+及び−は、それぞれ、不純物濃度の濃い部分(添え字+)及び薄い部分(添え字−)であることを示している。
A first conductivity
<1−2.検出トランジスター>
検出トランジスター20は、半導体基板110上にゲート絶縁膜25を介して形成されたゲート電極26を含んでいる。ゲート電極26は、平面視でリング状に形成されている。半導体基板110の表面には、平面視でゲート電極26の外側を囲む領域の一部に、第1導電型のドレイン領域27が形成されている。第1導電型のドレイン領域27は、第2導電型の層22を介して、第1導電型の第1拡散層11から離間して位置している。
<1-2. Detection transistor>
The
また、平面視でゲート電極26に囲まれる領域における半導体基板110の表面は、第1導電型のソース領域28となっており、このソース領域28は、半導体基板110上のソースコンタクト28aを介して信号出力線28bに接続されている。第1導電型のソース領域28は、第2導電型の第2拡散層12を介して、第1導電型の第1拡散層11から離間して位置している。本実施形態では、平面視でゲート電極26の外側を囲む領域の一部にドレイン領域27を、平面視でゲート電極26に囲まれる領域における半導体基板110の表面にソース領域28を形成しているがこれに限定されない。平面視でゲート電極26の外側を囲む領域の一部にソース領域28を、平面視でゲート電極26に囲まれる領域における半導体基板110の表面にドレイン領域27を形成してもよい。
The surface of the
半導体基板110の検出トランジスター20直下の領域には、フォトダイオード10を構成する第1導電型の第1拡散層11と、フォトダイオード10を構成する第2導電型の第2拡散層12とが延在している。光を受光したフォトダイオード10において発生した電荷(例えば、正孔)は、検出トランジスター20直下の第2導電型の第2拡散層12内に形成された高濃度の第2導電型半導体領域であるキャリアポケット24に転送され、蓄積される。この電荷蓄積により、検出トランジスター20に基板バイアスがかかり、検出トランジスター20の閾値電圧が変化するので、この閾値電圧の変化量(飽和領域動作時におけるソース電圧の変化量)を入射光量として検出する。
In a region immediately below the
<1−3.リセットトランジスター>
リセットトランジスター32は、半導体基板110上に絶縁膜(図示せず)を介して形成されたゲート電極36(図1)を含んでいる。ゲート電極36は、リセットトランジスター32の両端側において、それぞれ絶縁膜(図示せず)を介して2つの検出トランジスター20の各ゲート電極26上に延在している。また、ゲート電極36の中央部には貫通孔36aが形成されており、この貫通孔36aの直下においては、半導体基板110表面に高濃度の第2導電型半導体領域である排出部(図示せず)が形成されている。この排出部は、図示しない配線に接続されている。
<1-3. Reset transistor>
The
検出トランジスター20によって入射光量を検出した後、ゲート電極36に閾値以上の電圧を印加すると、第2導電型のキャリアポケット24と第2導電型の排出部との間にチャネルが形成される。これにより、キャリアポケット24に転送されて蓄積された上述の電荷は、排出部を介して排出される。従って、キャリアポケット24に蓄積された電荷は、第1拡散層11を介して排出しなくてもよい。
After detecting the amount of incident light by the
<2.製造方法>
図3及び図4は、図1に示す固体撮像素子の製造工程を示す断面図である。なお、図3及び図4において、フォトレジストや犠牲酸化膜等の図示を省略している。まず、図3(A)に示すように、シリコン(Si)などの半導体基板110に、所定パターンのフォトレジストを介して第1導電型の不純物イオンを注入することにより、第1拡散層11を形成する。
<2. Manufacturing method>
3 and 4 are cross-sectional views showing manufacturing steps of the solid-state imaging device shown in FIG. In FIGS. 3 and 4, illustration of a photoresist, a sacrificial oxide film, and the like is omitted. First, as shown in FIG. 3A, impurity ions of the first conductivity type are implanted into a
例えば、最初に比較的高濃度の第1導電型不純物を含む第1領域11aを半導体基板110の所定深さ位置に形成し、次に、半導体基板110を熱処理して第1導電型不純物を拡散させることによって、第1領域11aよりも低濃度の第1導電型不純物を含む第2領域11b及び第3領域11cを形成する。
For example, the
或いは、最初に第1導電型不純物を含む第1領域11aを半導体基板110の所定深さ位置に形成し、次に、イオン注入条件を変えて、第1領域11aよりも低濃度の第1導電型不純物を含む第2領域11bを半導体基板110の浅い位置に形成してもよい。
Alternatively, the
次に、図3(B)に示すように、第1拡散層11よりも表面側の浅い位置に、所定パターンのフォトレジストを介して第2導電型不純物のイオンを注入することにより、第2拡散層12を形成する。これにより、フォトダイオード10が形成される。
Next, as shown in FIG. 3B, ions of the second conductivity type impurity are implanted into the shallower position on the surface side than the
次に、図3(C)に示すように、所定パターンのフォトレジストを介して半導体基板110に第1導電型不純物のイオンを注入することにより、ドレイン領域27を形成する。ドレイン領域27は、半導体基板110の表面側の浅い位置に、第1拡散層11に達しないように形成される。ドレイン領域27と第1拡散層11との間には、第2導電型の層22が残る。
Next, as shown in FIG. 3C, the
次に、図4(D)に示すように、所定パターンのフォトレジストを介して半導体基板110に第2導電型不純物のイオンを注入することにより、第2導電型の第2拡散層12内にキャリアポケット24を形成する。さらに、所定パターンのフォトレジストを介して半導体基板110に第1導電型不純物のイオンを注入することにより、第1導電型のピニング層13を形成する。
Next, as shown in FIG. 4D, ions of a second conductivity type impurity are implanted into the
次に、図4(E)に示すように、半導体基板110上にゲート絶縁膜25となる酸化シリコン(SiO2)膜29を形成した後、酸化シリコン膜29上にゲート電極26を形成する。ゲート電極26は、例えば、第1の導電型にドープされた多結晶シリコンによって形成される。
Next, as illustrated in FIG. 4E, after forming a silicon oxide (SiO 2 )
次に、図5(F)に示すように、酸化シリコン膜29上及びゲート電極26上に、サイドウォールとなる酸化膜30を堆積させる。また、酸化膜30上に、層間絶縁膜31を堆積させる。
Next, as illustrated in FIG. 5F, an
次に、図5(G)に示すように、層間絶縁膜31、酸化膜30及び酸化シリコン膜29の各一部をエッチングして半導体基板110の表面を露出させる。そして、層間絶縁膜31、酸化膜30及び酸化シリコン膜29をマスクとしてイオン注入を行うことにより、第1導電型のソース領域28を形成する。その後、ソースコンタクト28a及び信号出力線28b(図2参照)等の配線工程を経て、固体撮像素子1及び複数の固体撮像素子1を有する固体撮像装置が製造される。
Next, as shown in FIG. 5G, a part of each of the
<3.本実施形態の効果>
以上説明した実施形態によれば、第1導電型のソース領域28が、第2導電型の第2拡散層12を介して第1導電型の第1拡散層11から離間して位置しており、第1導電型のドレイン領域27が、第2導電型の層22を介して第1導電型の第1拡散層11から離間して位置している。これにより、ソース領域とドレイン領域との間での第1拡散層を介したリーク電流の発生を抑制し、黒スミアの発生を抑制することができる。
<3. Effects of this embodiment>
According to the embodiment described above, the
また、第1導電型の第1拡散層11が、第1領域11aと、第1領域11aよりも低濃度の第1導電型不純物を含む第2領域11bとを含み、第2領域11bが、第1領域11aと第2導電型の第2拡散層12との間に位置している。これにより、第1領域11aから第2導電型の第2拡散層12に至るポテンシャルカーブを緩やかにし、空乏層が広がり易い状態とすることにより、リーク電流の発生を抑制し、黒スミアの発生を抑制することができる。
The first conductivity type
また、フォトダイオード10を構成する第2拡散層12の一部が、キャリアポケット24と第1拡散層11との間にも位置しているので、キャリアポケット24と第1拡散層11との間を離間させ、キャリアポケット24の電位上昇を抑制できる。その結果、キャリアポケット24と半導体基板110の表面との間に、ソース領域とドレイン領域とを導通させる意図しないチャネルが形成されることを抑制し、黒スミアの発生を抑制することができる。
In addition, since a part of the
また、以上の実施形態によれば、黒スミア対策としてトランジスターを別途追加する等の複雑化を回避できる。また、深いフォトダイオード10が形成されるため、赤感度の増加が期待される。
Further, according to the above embodiment, it is possible to avoid complication such as adding a transistor separately as a measure against black smear. Further, since the
1…固体撮像素子、10…フォトダイオード、11…第1導電型の第1拡散層、11a…第1領域、11b…第2領域、11c…第3領域、12…第2導電型の第2拡散層、13…ピニング層、20…検出トランジスター、22…第2導電型の層、24…キャリアポケット、25…ゲート絶縁膜、26…ゲート電極、27…ドレイン領域、28…ソース領域、28a…ソースコンタクト、28b…信号出力線、29…酸化シリコン膜、30…酸化膜、31…層間絶縁膜、32…リセットトランジスター、36…ゲート電極、36a…貫通孔、110…半導体基板。 DESCRIPTION OF SYMBOLS 1 ... Solid-state image sensor, 10 ... Photodiode, 11 ... 1st conductivity type 1st diffused layer, 11a ... 1st area | region, 11b ... 2nd area | region, 11c ... 3rd area | region, 12 ... 2nd conductivity type 2nd Diffusion layer, 13 ... pinning layer, 20 ... detection transistor, 22 ... second conductivity type layer, 24 ... carrier pocket, 25 ... gate insulating film, 26 ... gate electrode, 27 ... drain region, 28 ... source region, 28a ... Source contact, 28b ... signal output line, 29 ... silicon oxide film, 30 ... oxide film, 31 ... interlayer insulating film, 32 ... reset transistor, 36 ... gate electrode, 36a ... through hole, 110 ... semiconductor substrate.
Claims (5)
前記フォトダイオードは、
前記半導体基板に位置する第1導電型の第1拡散層と、
前記第1拡散層より前記半導体基板の第1面の近くに位置する第2導電型の第2拡散層と、
を含み、
前記検出トランジスターは、
平面視で前記第2拡散層内に位置するゲート電極と、
平面視で前記ゲート電極を挟んで位置する第1導電型のソース部及びドレイン部と、
前記ゲート電極と前記半導体基板の前記第1面との間に位置するゲート絶縁膜と、
を含み、
前記ソース部及び前記ドレイン部は、前記半導体基板の前記第1面と接する領域を含み、第2導電型の前記第2拡散層又は第2導電型の第3の層を介して前記第1拡散層から離間して位置することを特徴とする固体撮像装置。 A solid-state imaging device comprising a photodiode that is located on a semiconductor substrate and generates a photo-generated charge according to incident light, and a detection transistor that detects the photo-generated charge generated by the photodiode,
The photodiode is
A first diffusion layer of a first conductivity type located on the semiconductor substrate;
A second diffusion layer of a second conductivity type located closer to the first surface of the semiconductor substrate than the first diffusion layer;
Including
The detection transistor is
A gate electrode located in the second diffusion layer in plan view;
A source part and a drain part of a first conductivity type located across the gate electrode in plan view;
A gate insulating film located between the gate electrode and the first surface of the semiconductor substrate;
Including
The source part and the drain part include a region in contact with the first surface of the semiconductor substrate, and the first diffusion through the second conductive type second diffusion layer or the second conductive type third layer. A solid-state imaging device, wherein the solid-state imaging device is located apart from a layer.
前記第1拡散層は、
前記ソース部の不純物濃度及び前記ドレイン部の不純物濃度よりも低濃度の第1導電型不純物を含む第1領域と、
前記第1領域の不純物濃度よりも更に低濃度の第1導電型不純物を含み、前記第1領域と前記第2拡散層との間に位置する第2領域と、
を含む、固体撮像装置。 In claim 1,
The first diffusion layer includes
A first region containing a first conductivity type impurity having a lower concentration than the impurity concentration of the source portion and the impurity concentration of the drain portion;
A second region containing a first conductivity type impurity at a lower concentration than the impurity concentration of the first region, and located between the first region and the second diffusion layer;
A solid-state imaging device.
前記第2拡散層内に位置し、且つ平面視で前記ゲート電極の少なくとも一部と重なって位置し、前記第2拡散層の不純物濃度よりも高濃度の第2導電型不純物を含むキャリアポケットを更に含み、
前記第2拡散層の一部が、前記キャリアポケットと前記第1拡散層との間にも位置している、固体撮像装置。 In claim 1 or claim 2,
A carrier pocket which is located in the second diffusion layer and overlaps at least a part of the gate electrode in plan view and contains a second conductivity type impurity having a concentration higher than the impurity concentration of the second diffusion layer; In addition,
The solid-state imaging device, wherein a part of the second diffusion layer is also located between the carrier pocket and the first diffusion layer.
前記キャリアポケット及び前記ゲート電極の平面形状はそれぞれリング状であり、前記ソース部及び前記ドレイン部の一方は平面視で前記ゲート電極の内側に位置し、他方は平面視で前記ゲート電極の外側に位置する、固体撮像装置。 In claim 3,
The planar shapes of the carrier pocket and the gate electrode are respectively ring-shaped, and one of the source part and the drain part is located inside the gate electrode in a plan view, and the other is located outside the gate electrode in a plan view. A solid-state imaging device located.
前記第1導電型はN型であり、前記第2導電型はP型である、固体撮像装置。 In any one of Claims 1 thru | or 4,
The solid-state imaging device, wherein the first conductivity type is an N type and the second conductivity type is a P type.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012054492A JP6007524B2 (en) | 2012-03-12 | 2012-03-12 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012054492A JP6007524B2 (en) | 2012-03-12 | 2012-03-12 | Solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013191595A true JP2013191595A (en) | 2013-09-26 |
JP6007524B2 JP6007524B2 (en) | 2016-10-12 |
Family
ID=49391584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012054492A Expired - Fee Related JP6007524B2 (en) | 2012-03-12 | 2012-03-12 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6007524B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114256278A (en) * | 2020-09-25 | 2022-03-29 | 株式会社日本显示器 | Detection device, display device, and method for manufacturing detection device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004319683A (en) * | 2003-04-15 | 2004-11-11 | Sharp Corp | Solid state imaging device and its drive method |
JP2005117018A (en) * | 2003-09-18 | 2005-04-28 | Seiko Epson Corp | Solid imaging device and its manufacturing method |
JP2005294554A (en) * | 2004-03-31 | 2005-10-20 | Sharp Corp | Solid state imaging device and manufacturing method thereof |
US20060244090A1 (en) * | 2005-04-11 | 2006-11-02 | Stmicroelectronics S.A. | Method for fabricating an integrated circuit comprising a photodiode and corresponding integrated circuit |
JP2008021875A (en) * | 2006-07-13 | 2008-01-31 | Toshiba Corp | Solid-state imaging apparatus |
-
2012
- 2012-03-12 JP JP2012054492A patent/JP6007524B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004319683A (en) * | 2003-04-15 | 2004-11-11 | Sharp Corp | Solid state imaging device and its drive method |
JP2005117018A (en) * | 2003-09-18 | 2005-04-28 | Seiko Epson Corp | Solid imaging device and its manufacturing method |
JP2005294554A (en) * | 2004-03-31 | 2005-10-20 | Sharp Corp | Solid state imaging device and manufacturing method thereof |
US20060244090A1 (en) * | 2005-04-11 | 2006-11-02 | Stmicroelectronics S.A. | Method for fabricating an integrated circuit comprising a photodiode and corresponding integrated circuit |
JP2008021875A (en) * | 2006-07-13 | 2008-01-31 | Toshiba Corp | Solid-state imaging apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114256278A (en) * | 2020-09-25 | 2022-03-29 | 株式会社日本显示器 | Detection device, display device, and method for manufacturing detection device |
Also Published As
Publication number | Publication date |
---|---|
JP6007524B2 (en) | 2016-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100821469B1 (en) | Small size cmos image sensor pixel with improved color cross talk and method for fabricating the same | |
US8896734B2 (en) | Solid-state image sensor, method of manufacturing the same, and camera | |
KR100959435B1 (en) | Image Sensor and Methof for Manufacturing Thereof | |
WO2014002362A1 (en) | Solid-state image pickup apparatus and method for manufacturing same | |
JP2006121093A (en) | Solid image sensor element having non-flat surface transistor and method of manufacturing the same | |
TWI802828B (en) | Image sensor, method for manufacturing the same, and pixel device | |
KR20080062060A (en) | Cmos image sensor and method of manufaturing thereof | |
JP5546198B2 (en) | Solid-state imaging device | |
JP5329142B2 (en) | Image sensor | |
JP2018157156A (en) | Solid state imaging device and manufacturing method thereof | |
US9899444B2 (en) | Solid-state image capturing device and manufacturing method for the same | |
WO2014002365A1 (en) | Solid-state image pickup apparatus and method for manufacturing same | |
US20090166687A1 (en) | Image Sensor and Method for Manufacturing the Same | |
KR20080062046A (en) | Method for fabricating image sensor | |
JP6007524B2 (en) | Solid-state imaging device | |
KR20100036033A (en) | Transistor, image sensor with the same and method for manufacturing the same | |
KR100853793B1 (en) | CMOS Image Sensor and Method of Manufaturing Thereof | |
JP4561328B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP4561327B2 (en) | Solid-state imaging device and manufacturing method thereof | |
KR20110070075A (en) | Image sensor and method for manufacturing thereof | |
KR20090071023A (en) | Image sensor and methof for manufacturing thereof | |
KR20080062063A (en) | Cmos image sensor and method of manufaturing thereof | |
JP2013201327A (en) | Solid state image pickup device and manufacturing method of the same | |
JP6706931B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR20080063237A (en) | Cmos image sensor and method of manufaturing thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6007524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |