KR20080062063A - Cmos image sensor and method of manufaturing thereof - Google Patents

Cmos image sensor and method of manufaturing thereof Download PDF

Info

Publication number
KR20080062063A
KR20080062063A KR1020060137361A KR20060137361A KR20080062063A KR 20080062063 A KR20080062063 A KR 20080062063A KR 1020060137361 A KR1020060137361 A KR 1020060137361A KR 20060137361 A KR20060137361 A KR 20060137361A KR 20080062063 A KR20080062063 A KR 20080062063A
Authority
KR
South Korea
Prior art keywords
layer
photodiode
floating diffusion
image sensor
cmos image
Prior art date
Application number
KR1020060137361A
Other languages
Korean (ko)
Other versions
KR100875157B1 (en
Inventor
김종만
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060137361A priority Critical patent/KR100875157B1/en
Publication of KR20080062063A publication Critical patent/KR20080062063A/en
Application granted granted Critical
Publication of KR100875157B1 publication Critical patent/KR100875157B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

A CMOS image sensor and a manufacturing method thereof are provided to prevent a punch-through effect between a photodiode and a floating diffusion region by forming a punch-though prevention layer at an upper side of the floating diffusion region. An epitaxial layer(200) is formed on a semiconductor substrate. A photodiode region is formed in the epitaxial layer. A color filter(221) is formed at an upper side of the photodiode region. A floating diffusion region(240) is separated from the photodiode region. A punch-through prevention layer(250) is formed at an upper side of the floating diffusion region. A transfer transistor(230) is formed in the epitaxial layer between the photodiode region and the floating diffusion region. The punch-through prevention layer includes Ge or As and has a thickness of 120-139 Å.

Description

씨모스 이미지 센서 및 그 제조방법{CMOS Image Sensor and Method of Manufaturing Thereof} CMOS Image Sensor and Method of Manufaturing Thereof}

도 1a는 종래의 씨모스 이미지 센서를 나타내는 평면도.1A is a plan view showing a conventional CMOS image sensor.

도 1b는 도 1a에 도시된 선 A-A'을 따라 절취하여 나타내는 씨모스 이미지 센서의 단면도.FIG. 1B is a cross-sectional view of the CMOS image sensor cut along line A-A 'shown in FIG. 1A;

도 2는 본 발명의 실시예에 따른 씨모스 이미지 센서의 단면도. 2 is a cross-sectional view of the CMOS image sensor according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

200 : P-형 에피층 220 : 포토 다이오드 200: P-type epi layer 220: photodiode

221 : 칼라 필터 230 : 트랜스퍼 트랜지스터 221: color filter 230: transfer transistor

240 : 플로팅 확산 영역 250 : 펀치 쓰루 방지층 240: floating diffusion region 250: punch through layer

본 발명은 씨모스 이미지 센서 및 그 제조방법에 관한 것으로, 특히 포토 다이오드(PD)와 플로팅 확산 영역(FD) 사이의 펀치 쓰루 현상의 발생을 방지할 수 있는 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMOS image sensor and a method of manufacturing the same, and more particularly, to a CMOS image sensor capable of preventing the occurrence of a punch through phenomenon between a photodiode (PD) and a floating diffusion region (FD). will be.

이미지 센서(image sensor)는 광학적 이미지를 전기적 신호로 변형시키는 소 자로서, 크게 CMOS(Complementary Metal-Oxide-Silicon) 이미지 센서와 CCD(Charge Coupled Device) 이미지 센서로 구분된다. CCD 이미지 센서는 CMOS 이미지 센서에 비하여 광감도(Photo sensitivity) 및 노이즈(noise)에 대한 특성이 우수하나, 고집적화에 어려움이 있고, 전력 소모가 높다. 이에 반하여, CMOS 이미지 센서는 CCD 이미지 센서에 비하여 공정들이 단순하고, 고집적화에 적합하며, 전력 소모가 낮다.An image sensor is an element that transforms an optical image into an electrical signal and is largely classified into a complementary metal-oxide-silicon (CMOS) image sensor and a charge coupled device (CCD) image sensor. The CCD image sensor has better photo sensitivity and noise characteristics than the CMOS image sensor, but has high integration difficulty and high power consumption. In contrast, a CMOS image sensor has simpler processes, suitable for high integration, and lower power consumption than a CCD image sensor.

따라서, 최근에는 반도체 소자의 제조 기술이 고도로 발전함에 따라, CMOS 이미지 센서의 제조 기술 및 특성이 크게 향상되어 CMOS 이미지 센서에 대한 연구가 활발히 진행되고 있다.Therefore, in recent years, as the manufacturing technology of semiconductor devices is highly developed, the manufacturing technology and characteristics of the CMOS image sensor have been greatly improved, and research on the CMOS image sensor has been actively conducted.

통상적으로, CMOS 이미지 센서의 화소(pixel)는 빛을 받아들이는 포토 다이오드들과 포토 다이오드들로부터 입력된 영상신호들을 제어하는 트렌지스터들을 구비한다. 이 트랜지스터들의 개수에 따라 CMOS 이미지 센서는 3T형, 4T형으로 구분된다. 여기서, 3T형은 1개의 포토 다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토 다이오드와 4개의 트랜지스터로 구성된다. Typically, a pixel of a CMOS image sensor includes photodiodes that receive light and transistors that control image signals input from the photodiodes. According to the number of these transistors, CMOS image sensors are classified into 3T type and 4T type. Here, the 3T type is composed of one photodiode and three transistors, and the 4T type is composed of one photodiode and four transistors.

이하, 4T형 CMOS 이미지 센서의 단위 화소에 대한 레이아웃(lay-out)을 살펴보도록 하자. Hereinafter, the layout of the unit pixels of the 4T type CMOS image sensor will be described.

도 1a를 참조하면, 종래의 CMOS 이미지 센서는 반도체 기판을 액티브 영역(1)과 소자 분리 영역으로 분리하는 소자 분리막(10)과, 액티브 영역(1)에서 가장 넓은 면적을 가지도록 형성되는 포토 다이오드 영역(PD)과, 포토 다이오드 영역(PD) 이외의 액티브 영역(1)과 오버랩되도록 형성되는 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx)를 구비한다. Referring to FIG. 1A, a conventional CMOS image sensor includes an isolation layer 10 for separating a semiconductor substrate into an active region 1 and an isolation region, and a photodiode having the largest area in the active region 1. A region PD, a transfer transistor Tx, a reset transistor Rx, and a drive transistor Dx, which are formed to overlap the active region 1 other than the photodiode region PD, are provided.

포토 다이오드(PD)는 입사되는 광을 감지하여 광량에 따라 전하를 생성한다. The photodiode PD detects incident light and generates electric charges according to the amount of light.

트랜스퍼 트랜지스터(Tx)는 포토 다이오드(PD)에서 생성된 전하를 플로팅 확산 영역(Floating Diffusion, FD)으로 운송하는 역할을 한다. 운송 전에 플로팅 확산 영역(FD)은 포토 다이오드(PD)로부터의 전자들을 리셋 트랜지스터(Rx)를 온 시킴으로써 소정의 저 전하 상태(low charge state)로 설정된다.The transfer transistor Tx serves to transport charges generated in the photodiode PD to a floating diffusion region (FD). Before transport, the floating diffusion region FD is set to a predetermined low charge state by turning on the reset transistor Rx for electrons from the photodiode PD.

리셋 트랜지스터(Rx)는 신호 검출을 위해 상기 플로팅 확산 영역(FD)에 저장되어 있는 전하를 배출하는 역할을 한다.The reset transistor Rx serves to discharge charge stored in the floating diffusion region FD for signal detection.

드라이브 트랜지스터(Dx)는 상기 전하들을 전압 신호로 변환시키는 소스 팔로워(source follower) 역할을 수행한다.The drive transistor Dx serves as a source follower for converting the charges into a voltage signal.

이러한 종래의 CMOS 이미지 센서는 포토 다이오드 영역(PD)에서 생성된 전하를 드라이브 트랜지스터(Dx)에서 전압 신호로 변환시킨다.The conventional CMOS image sensor converts the charge generated in the photodiode region PD into a voltage signal in the drive transistor Dx.

그러나, 종래의 CMOS 이미지 센서는 도 1a의 A-A'선을 따라 절단한 단면을 도시한 도 1b에 나타낸 바와 같이 포토 다이오드(PD)와 플로팅 확산 영역(FD) 사이에 펀치 쓰루(Punch -Through)가 발생하여 트랜스퍼 트랜지스터(Tx)에 의한 전자 흐름(Electron Current)의 제어가 힘들어 지게 된다. However, the conventional CMOS image sensor punch-through between the photodiode PD and the floating diffusion region FD as shown in FIG. 1B showing a cross section taken along the line AA ′ of FIG. 1A. ) Is difficult to control the electron flow (Electron Current) by the transfer transistor (Tx).

특히, 트랜스퍼 트랜지스터(Tx)를 제어하기가 힘들어 지면서 CMOS 이미지 센서 특성 중에 가장 중요한 부분인 다크 시그널(Dark Signal) 특성이 저하된다. 즉, 빛이 없는 상태에서도 CMOS 이미지 센서가 구동하는 상태가 되어, 온도가 올라가면 이러한 특성이 심화되어 CMOS 이미지 센서의 특성이 저하된다. In particular, as it becomes difficult to control the transfer transistor Tx, the dark signal characteristic, which is the most important part of the CMOS image sensor characteristic, is degraded. That is, even when there is no light, the CMOS image sensor is driven, and when the temperature rises, such characteristics are intensified and the characteristics of the CMOS image sensor are degraded.

본 발명은 포토 다이오드(PD)와 플로팅 확산 영역(FD) 사이의 펀치 쓰루(Punch -Through) 발생에 따른 다크 시그널(Dark Signal) 특성이 저하되는 문제점을 해소하여 이미지(Image) 특성을 향상시킬 수 있는 씨모스 이미지 센서의 제조 방법을 제공하는 목적이 있다. The present invention can improve the image characteristics by solving the problem that the dark signal characteristic of the punch-through between the photodiode PD and the floating diffusion region FD is degraded. An object of the present invention is to provide a method for manufacturing a CMOS image sensor.

본 발명의 다른 목적은 포토 다이오드(PD)와 플로팅 확산 영역(FD) 사이의 펀치 쓰루(Punch -Through) 현상의 발생을 억제하여 이미지 특성이 향상된 씨모스 이미지 센서를 제공하는 데 있다. Another object of the present invention is to provide a CMOS image sensor having improved image characteristics by suppressing the occurrence of a punch-through phenomenon between the photodiode PD and the floating diffusion region FD.

이와 같은 목적을 달성하기 위한 본 발명은 반도체 기판상에 형성된 에피층; 상기 에피층에 구비된 포토다이오드 영역(PD)과 상기 포토다이오드 영역 상측에 구비된 칼라 필터; 상기 포토다이오드 영역에 대해 이격된 플로팅 확산 영역(FD); 상기 플로팅 확산 영역(FD)의 상측에 구비된 펀치 쓰루(Punch-Through) 방지층; 및 상기 포토다이오드 영역과 상기 플로팅 확산 영역(FD) 사이에서 상기 에피층 상에 구비된 트랜스퍼 트랜지스터를 포함하여 구성된 씨모스 이미지 센서에 관한 것이다. The present invention for achieving the above object is an epi layer formed on a semiconductor substrate; A photodiode provided on the epi layer and a color filter provided on the photodiode area; A floating diffusion region FD spaced apart from the photodiode region; A punch-through layer disposed on the floating diffusion region FD; And a transfer transistor provided on the epitaxial layer between the photodiode region and the floating diffusion region FD.

또한, 본 발명은 반도체 기판상에 에피택셜(epitaxial) 공정을 실시하여 에피층을 형성하는 단계; 상기 에피층 상에 게이트 패턴과 스페이스로 구성된 트랜스퍼 트랜지스터를 구비하는 단계; 상기 트랜스퍼 트랜지스터로부터 이격된 포토 다이오드 영역에 도펀트를 주입하여 포토 다이오드 영역 및 상기 포토 다이오드 영역 상측의 칼라 필터를 순차적으로 형성하는 단계; 상기 트랜스퍼 트랜지스터로부터 상기 포토 다이오드 영역에 반대되어 이격된 플로팅 확산 영역을 오픈(Open)하는 하드 마스크를 구비하는 단계; 및 GE 또는 As를 상기 플로팅 확산 영역에 임플란트하여 상기 플로팅 확산 영역의 상부에 펀치 쓰루 방지층을 구비하는 단계를 포함하는 씨모스 이미지 센서의 제조방법에 관한 것이다. In addition, the present invention comprises the steps of forming an epitaxial layer by performing an epitaxial (epitaxial) process on the semiconductor substrate; Providing a transfer transistor comprising a gate pattern and a space on the epi layer; Implanting a dopant into the photodiode region spaced apart from the transfer transistor to sequentially form a photodiode region and a color filter above the photodiode region; Providing a hard mask to open a floating diffusion region spaced apart from the photodiode and opposed to the photodiode region; And implanting GE or As in the floating diffusion region to provide a punch-through prevention layer on top of the floating diffusion region.

본 발명에서 상기 트랜스퍼 트랜지스터를 구비하는 단계는 상기 에피층 상에 게이트 절연막과 게이트 폴리막을 순차적으로 증착하는 단계; 상기 게이트 폴리막 상에 구비된 마스크를 이용하여 상기 게이트 절연막과 게이트 폴리막을 패터닝하여 게이트 패턴을 형성하는 단계; 및 상기 게이트 패턴 양 측벽에 SiN으로 이루어진 게이트 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다. In the present invention, the providing of the transfer transistor may include sequentially depositing a gate insulating film and a gate poly film on the epi layer; Forming a gate pattern by patterning the gate insulating layer and the gate poly layer using a mask provided on the gate poly layer; And forming gate spacers formed of SiN on both sidewalls of the gate pattern.

본 발명에서 상기 펀치 쓰루 방지층을 구비하는 단계는 상기 GE 또는 As를 10 ~ 15KeV의 에너지로 3 ~ 4E14 atoms의 도즈량으로 임플란트하여 120 ~ 130Å의 두께로 구비하는 것을 특징으로 한다. In the present invention, the step of providing the punch-through prevention layer is characterized in that the GE or As is implanted at a dose of 3 to 4E14 atoms with an energy of 10 to 15 KeV and provided at a thickness of 120 to 130 kPa.

본 발명에서 상기 반도체 기판은 고농도 P++형 반도체 기판이고 상기 에피층은 에피택셜(epitaxial) 공정으로 형성된 P-형 에피층인 것을 특징으로 한다. In the present invention, the semiconductor substrate is a high concentration P + + type semiconductor substrate and the epi layer is characterized in that the P- type epi layer formed by an epitaxial (epitaxial) process.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서는 플로팅 확산 영역(240) 상에 Ge 또는 As이 도핑되어 Si 손상(Damage)을 유도하여 비정질화된 펀치 쓰루 방지층(250)을 구비하여, 플로팅 확산 영역(240)에 도핑된 도펀트에 의해 펀치 쓰루(Punch-Through)가 발생하는 것을 막을 수 있다. As shown in FIG. 2, in the CMOS image sensor according to the exemplary embodiment of the present invention, Ge or As is doped on the floating diffusion region 240 to induce Si damage by inducing amorphous damage. ) To prevent punch-through from being caused by the dopant doped in the floating diffusion region 240.

따라서, 포토 다이오드(220)와 플로팅 확산 영역(240) 사이의 전하 운반이 트랜스퍼 트랜지스터(230)에 의해 잘 제어되어 펀치 쓰루의 발생이 없이 트랜스퍼 트랜지스터(230)의 채널(Channel)에 전자 흐름(Electron Current)이 잘 형성될 수 있다. Thus, the charge transport between the photodiode 220 and the floating diffusion region 240 is well controlled by the transfer transistor 230 such that electron flows into the channel of the transfer transistor 230 without the occurrence of a punch through. Current can be well formed .

이하, 이와 같은 펀치 쓰루 방지층(250)을 구비한 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조 방법에 대해 설명한다. Hereinafter, a method of manufacturing the CMOS image sensor including the punch-through prevention layer 250 according to the embodiment of the present invention will be described.

도 2에 도시된 바와 같이, 고농도 P++형 반도체 기판(도시하지 않음)상에 에피택셜(epitaxial) 공정을 실시하여 저농도 P-형 에피층(200)을 형성한다. As shown in FIG. 2, an epitaxial process is performed on a high concentration P ++ type semiconductor substrate (not shown) to form a low concentration P-type epi layer 200.

이어서, P-형 에피층(200) 상에 게이트 절연막과 게이트 폴리로 형성된 게이트 패턴을 구비한다. Next, a gate pattern formed of a gate insulating film and a gate poly is provided on the P-type epitaxial layer 200.

게이트 패턴의 구비과정을 상세히 설명하면, P-형 에피층(200) 상에 증착 방법을 통해 게이트 절연막, 게이트 폴리막을 순차적으로 형성한다. 이어서, 게이트 폴리막 상에 구비된 마스크를 이용한 포토리소그래피 공정에 의해 게이트 절연막과 게이트 폴리막을 패터닝함으로써 게이트 절연막 패턴과 게이트 폴리 패턴으로 이루어진 게이트 패턴을 형성할 수 있다. A process of providing the gate pattern will be described in detail. A gate insulating film and a gate poly film are sequentially formed on the P-type epitaxial layer 200 through a deposition method. Subsequently, the gate insulating film and the gate poly pattern may be formed by patterning the gate insulating film and the gate poly film by a photolithography process using a mask provided on the gate poly film.

이 후, 도 2에 도시한 바와 같이 게이트 패턴 양 측벽에 게이트 스페이서를 형성하여 트랜스퍼 트랜지스터(230)를 형성한다. 여기서, 게이트 스페이서는 게이트 패턴을 포함한 P-형 에피층(200)상에 절연막(SiN)을 형성하고, 에치백 공정을 실시하여 게이트 패턴의 양 측벽에 게이트 스페이서로서 구비될 수 있다. Thereafter, as shown in FIG. 2, gate spacers are formed on both sidewalls of the gate pattern to form the transfer transistor 230. The gate spacers may be formed as gate spacers on both sidewalls of the gate pattern by forming an insulating film SiN on the P-type epitaxial layer 200 including the gate pattern and performing an etch back process.

트랜스퍼 트랜지스터(230)를 형성한 후, 트랜스퍼 트랜지스터(230)로부터 이격된 포토 다이오드 영역에 도펀트를 주입하여 포토 다이오드(220) 및 칼라 필터(221)를 순차적으로 형성한다. After the transfer transistor 230 is formed, a dopant is injected into the photodiode region spaced apart from the transfer transistor 230 to sequentially form the photodiode 220 and the color filter 221.

이어서, 플로팅 확산 영역(240)을 오픈(Open)하는 하드 마스크를 구비하고 무거운 도펀트인, GE 또는 As를 임플란트하여 P-형 에피층(200)의 플로팅 확산 영역(240)의 상부에 펀치 쓰루 방지층(250)을 구비한다. Subsequently, a punch-through prevention layer is formed on the floating diffusion region 240 of the P-type epi layer 200 by implanting GE or As, which is a heavy dopant, with a hard mask that opens the floating diffusion region 240. 250.

구체적으로, P-형 에피층(200)의 플로팅 확산 영역(240)을 오픈(Open)하는 하드 마스크를 구비하고, 이러한 하드 마스크를 통해 GE 또는 As를 10 ~ 15KeV의 에너지로 3 ~ 4E14 atoms의 도즈량을 P-형 에피층(200)의 플로팅 확산 영역(240)으로 임플란트하여 120 ~ 130Å의 두께를 가지는 펀치 쓰루 방지층(250)을 형성할 수 있다. Specifically, a hard mask is provided to open the floating diffusion region 240 of the P-type epitaxial layer 200, and through this hard mask, GE or As is formed of 3 to 4E14 atoms at an energy of 10 to 15 KeV. The dose amount may be implanted into the floating diffusion region 240 of the P-type epitaxial layer 200 to form a punch-through prevention layer 250 having a thickness of 120 to 130 Å.

이와 같이, P-형 에피층(200)의 플로팅 확산 영역(240)으로 GE 또는 As를 임플란트하면, 플로팅 확산 영역(240)의 상측에 대해 Si 손상(Damage)을 유도하여 비정질화를 이루게 되고, 이러한 플로팅 확산 영역(240)에서의 비정질 Si에 의해 차후에 진행되는 플로팅 확산 영역(240)으로의 보론(Boron) 주입 공정을 수행한다면 N형 이온들이 펀치 쓰루 방지층(250)에 의해 플로팅 확산 영역(240)으로 깊게 주입되지 않게 되어 펀치 쓰루 현상이 발생하는 것을 막을 수 있다. As such, when GE or As is implanted into the floating diffusion region 240 of the P-type epitaxial layer 200, Si damage is induced to the upper side of the floating diffusion region 240 to form an amorphous phase. In the floating diffusion region 240, if the boron implantation process is subsequently performed by the amorphous Si in the floating diffusion region 240, the N-type ions are floated by the punch through prevention layer 250. It will not be injected deep into), preventing the punch-through phenomenon.

따라서, 본 발명에 따라 펀치 쓰루 방지층(250)을 구비한 씨모스 이미지 센서는 포토 다이오드(220)와 플로팅 확산 영역(240) 사이의 전하 운반이 트랜스퍼 트랜지스터(230)에 의해 잘 제어되어 펀치 쓰루의 발생이 없이 트랜스퍼 트랜지스터(230) 하부에 생성된 채널(Channel)로 전자 흐름(Electron Current)이 잘 이루어질 수 있다. Thus, in the CMOS image sensor having the punch-through prevention layer 250 according to the present invention, the charge transport between the photodiode 220 and the floating diffusion region 240 is well controlled by the transfer transistor 230 so that the punch-through Electron current may be well flowed into a channel generated under the transfer transistor 230 without generation .

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiments are for the purpose of description and not of limitation.

또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다. In addition, those skilled in the art will understand that various implementations are possible within the scope of the technical idea of the present invention.

상기한 바와 같이 본 발명은 플로팅 확산 영역(FD)의 상측에 펀치 쓰루 방지층을 구비하여, 포토 다이오드와 플로팅 확산 영역(FD) 사이의 펀치 쓰루(Punch-Through) 발생을 방지함으로써, 전하 운반이 트랜스퍼 트랜지스터(Tx)에 의해 잘 제어되어 펀치 쓰루의 발생이 없이 트랜스퍼 트랜지스터의 채널(Channel)로 전자 흐름(Electron Current)이 잘 이루어지는 이미지 특성이 향상된 씨모스 이미지 센서를 제공할 수 있다. As described above, the present invention includes a punch-through prevention layer on the upper side of the floating diffusion region FD, thereby preventing the occurrence of punch-through between the photodiode and the floating diffusion region FD, thereby transferring charge transport. It is possible to provide a CMOS image sensor that is well controlled by the transistor Tx and has an improved image characteristic in which electron current flows well into a channel of a transfer transistor without the occurrence of a punch through .

Claims (7)

반도체 기판상에 형성된 에피층; An epitaxial layer formed on the semiconductor substrate; 상기 에피층에 구비된 포토다이오드 영역(PD)과 상기 포토다이오드 영역 상측에 구비된 칼라 필터; A photodiode provided on the epi layer and a color filter provided on the photodiode area; 상기 포토다이오드 영역에 대해 이격된 플로팅 확산 영역(FD); A floating diffusion region FD spaced apart from the photodiode region; 상기 플로팅 확산 영역(FD)의 상측에 구비된 펀치 쓰루(Punch-Through) 방지층; 및 A punch-through layer disposed on the floating diffusion region FD; And 상기 포토다이오드 영역과 상기 플로팅 확산 영역(FD) 사이에서 상기 에피층 상에 구비된 트랜스퍼 트랜지스터 A transfer transistor provided on the epitaxial layer between the photodiode region and the floating diffusion region FD. 를 포함하여 구성된 씨모스 이미지 센서. CMOS image sensor configured to include. 제 1 항에 있어서, The method of claim 1, 상기 펀치 쓰루 방지층은 GE 또는 As를 이용하여 120 ~ 130Å의 두께로 구비되는 것을 특징으로 하는 씨모스 이미지 센서. The punch-through prevention layer is CMOS image sensor, characterized in that provided with a thickness of 120 ~ 130Å by using GE or As. 제 1 항에 있어서, The method of claim 1, 상기 반도체 기판은 고농도 P++형 반도체 기판이고 The semiconductor substrate is a high concentration P ++ type semiconductor substrate 상기 에피층은 에피택셜(epitaxial) 공정으로 형성된 P-형 에피층인 것을 특징으로 하는 씨모스 이미지 센서. The epi layer is a CMOS image sensor, characterized in that the P-type epi layer formed by an epitaxial process. 반도체 기판상에 에피택셜(epitaxial) 공정을 실시하여 에피층을 형성하는 단계; Forming an epitaxial layer by performing an epitaxial process on the semiconductor substrate; 상기 에피층 상에 게이트 패턴과 스페이스로 구성된 트랜스퍼 트랜지스터를 구비하는 단계; Providing a transfer transistor comprising a gate pattern and a space on the epi layer; 상기 트랜스퍼 트랜지스터로부터 이격된 포토 다이오드 영역에 도펀트를 주입하여 포토 다이오드 영역 및 상기 포토 다이오드 영역 상측의 칼라 필터를 순차적으로 형성하는 단계; Implanting a dopant into the photodiode region spaced apart from the transfer transistor to sequentially form a photodiode region and a color filter above the photodiode region; 상기 트랜스퍼 트랜지스터로부터 상기 포토 다이오드 영역에 반대되어 이격된 플로팅 확산 영역을 오픈(Open)하는 하드 마스크를 구비하는 단계; 및 Providing a hard mask to open a floating diffusion region spaced apart from the photodiode and opposed to the photodiode region; And GE 또는 As를 상기 플로팅 확산 영역에 임플란트하여 상기 플로팅 확산 영역의 상부에 펀치 쓰루 방지층을 구비하는 단계 Implanting GE or As into the floating diffusion region to provide a punch-through prevention layer on top of the floating diffusion region 를 포함하는 씨모스 이미지 센서의 제조방법. Method of manufacturing a CMOS image sensor comprising a. 제 4 항에 있어서, The method of claim 4, wherein 상기 트랜스퍼 트랜지스터를 구비하는 단계는 The step of providing the transfer transistor 상기 에피층 상에 게이트 절연막과 게이트 폴리막을 순차적으로 증착하는 단계; Sequentially depositing a gate insulating film and a gate poly film on the epi layer; 상기 게이트 폴리막 상에 구비된 마스크를 이용하여 상기 게이트 절연막과 게이트 폴리막을 패터닝하여 게이트 패턴을 형성하는 단계; 및 Forming a gate pattern by patterning the gate insulating layer and the gate poly layer using a mask provided on the gate poly layer; And 상기 게이트 패턴 양 측벽에 SiN으로 이루어진 게이트 스페이서를 형성하는 단계Forming a gate spacer made of SiN on both sidewalls of the gate pattern 를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법. Method of manufacturing a CMOS image sensor comprising a. 제 4 항에 있어서, The method of claim 4, wherein 상기 펀치 쓰루 방지층을 구비하는 단계는 The step of providing the punch through prevention layer 상기 GE 또는 As를 10 ~ 15KeV의 에너지로 3 ~ 4E14 atoms의 도즈량으로 임플란트하여 120 ~ 130Å의 두께로 구비하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법. A method of manufacturing a CMOS image sensor comprising GE or As at a dose of 3 to 4E14 atoms at an energy of 10 to 15 KeV and having a thickness of 120 to 130 kPa. 제 4 항에 있어서, The method of claim 4, wherein 상기 반도체 기판은 고농도 P++형 반도체 기판이고 The semiconductor substrate is a high concentration P ++ type semiconductor substrate 상기 에피층은 에피택셜(epitaxial) 공정으로 형성된 P-형 에피층인 것을 특징으로 하는 씨모스 이미지 센서의 제조방법. And the epi layer is a P-type epi layer formed by an epitaxial process.
KR1020060137361A 2006-12-29 2006-12-29 CMOS image sensor and its manufacturing method KR100875157B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137361A KR100875157B1 (en) 2006-12-29 2006-12-29 CMOS image sensor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137361A KR100875157B1 (en) 2006-12-29 2006-12-29 CMOS image sensor and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20080062063A true KR20080062063A (en) 2008-07-03
KR100875157B1 KR100875157B1 (en) 2008-12-22

Family

ID=39814232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137361A KR100875157B1 (en) 2006-12-29 2006-12-29 CMOS image sensor and its manufacturing method

Country Status (1)

Country Link
KR (1) KR100875157B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948956B2 (en) 2018-10-08 2024-04-02 Samsung Electronics Co., Ltd. Image sensors including an amorphous region and an electron suppression region

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016552B1 (en) 2008-09-30 2011-02-24 주식회사 동부하이텍 Image sensor and manufacturing method of image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948956B2 (en) 2018-10-08 2024-04-02 Samsung Electronics Co., Ltd. Image sensors including an amorphous region and an electron suppression region

Also Published As

Publication number Publication date
KR100875157B1 (en) 2008-12-22

Similar Documents

Publication Publication Date Title
KR100959435B1 (en) Image Sensor and Methof for Manufacturing Thereof
EP1684349A2 (en) Image sensor and pixel having an lightly doped floating diffusion
CN109728010B (en) Integrated chip and forming method thereof
KR101301900B1 (en) Co-implant for backside illumination sensor
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
JP2009158932A (en) Image sensor, and manufacturing method therefor
KR20070019452A (en) Image sensor and method for fabricating the same
US7955924B2 (en) Image sensor and method of manufacturing the same
KR101030300B1 (en) Method for fabricating of CMOS Image sensor
KR20080058841A (en) Vertical-type cmos image sensor and method of manufacturing the same
US20090166687A1 (en) Image Sensor and Method for Manufacturing the Same
KR100875157B1 (en) CMOS image sensor and its manufacturing method
KR100853793B1 (en) CMOS Image Sensor and Method of Manufaturing Thereof
KR100869744B1 (en) CMOS Image Sensor and Method of Manufaturing Thereof
KR102013789B1 (en) Cmos image sensor and method for fabricating the same
KR100619408B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR101625452B1 (en) image sensor and fabricating method thereof
KR100788365B1 (en) Cmos image sensor and method of manufaturing thereof
KR20070071018A (en) Image sensor and method for manufacturing the same
KR100847845B1 (en) CMOS Image Sensor and Method of Manufaturing Thereof
KR20100076429A (en) Unit pixel in image sensor and method for manufacturing thereof
KR20100079384A (en) Unit pixel in image sensor and method for manufacturing thereof
KR20070034885A (en) MOS image sensor manufacturing method
US20080157135A1 (en) Cmos image sensor and method of manufacturing thereof
KR20100077245A (en) Unit pixel in image sensor and method for manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee