JP2013186446A - Display panel, driving method thereof, display device and electronic apparatus - Google Patents

Display panel, driving method thereof, display device and electronic apparatus Download PDF

Info

Publication number
JP2013186446A
JP2013186446A JP2012054066A JP2012054066A JP2013186446A JP 2013186446 A JP2013186446 A JP 2013186446A JP 2012054066 A JP2012054066 A JP 2012054066A JP 2012054066 A JP2012054066 A JP 2012054066A JP 2013186446 A JP2013186446 A JP 2013186446A
Authority
JP
Japan
Prior art keywords
light emitting
light
display panel
transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012054066A
Other languages
Japanese (ja)
Inventor
Keisuke Omoto
啓介 尾本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012054066A priority Critical patent/JP2013186446A/en
Publication of JP2013186446A publication Critical patent/JP2013186446A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display panel capable of correcting variations between panels without using a dummy pixel or a luminance sensor, a driving method thereof, and a display device and an electronic apparatus including such a display panel.SOLUTION: A display panel includes plural luminous pixels arranged in matrix, and one or plural non-luminous pixels. The luminous pixel includes a luminous element, and a drive transistor for driving the luminous element. The non-luminous pixel does not include the luminous element, and includes a transistor with the same configuration as the drive transistor.

Description

本技術は、例えば有機EL(Electro Luminescence)素子などの発光素子を発光画素ごとに備えた表示パネルおよびその駆動方法に関する。また、本技術は、上記表示パネルを備えた表示装置および電子機器に関する。   The present technology relates to a display panel including a light emitting element such as an organic EL (Electro Luminescence) element for each light emitting pixel and a driving method thereof. The present technology also relates to a display device and an electronic device that include the display panel.

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子、例えば有機EL素子を用いた表示装置が開発され、商品化が進められている。有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。   In recent years, in the field of display devices that perform image display, display devices that use current-driven light-emitting elements, such as organic EL elements, whose light emission luminance changes according to the value of a flowing current have been developed as light-emitting elements for pixels. Is being promoted. Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), so that it can be made thinner and brighter than a liquid crystal display device that requires a light source. .

一般的に、有機EL素子は発光により劣化し、発光効率の低下と駆動電圧の上昇が起こる。その結果、有機EL素子の発光輝度が低下する。また、有機EL素子を駆動する画素回路に内蔵されたトランジスタについても、ゲート−ソース間電圧に負バイアスが印加され続けると劣化し、閾値のシフトと移動度の変動が起こる。これらの変動量は、素子特性により大きく変化することから、同一の発光条件およびバイアス条件となっていた場合であっても、パネルごとに劣化量が変動する可能性がある。そのため、パネル間のばらつきを補正するために、ダミー画素を用いることが提案されている(例えば、特許文献1参照)。   In general, the organic EL element is deteriorated by light emission, and the light emission efficiency is lowered and the drive voltage is raised. As a result, the light emission luminance of the organic EL element is lowered. In addition, the transistor built in the pixel circuit that drives the organic EL element also deteriorates when a negative bias is continuously applied to the gate-source voltage, causing a shift in threshold and a change in mobility. Since these fluctuation amounts vary greatly depending on the element characteristics, even if the light emission conditions and bias conditions are the same, the deterioration amounts may vary from panel to panel. Therefore, it has been proposed to use dummy pixels in order to correct variations between panels (see, for example, Patent Document 1).

特開2011−128443号公報JP 2011-128443 A

ところで、ダミー画素を用いる場合、ダミー画素を発光させ、その輝度が輝度センサーによって計測される。しかし、そのようにした場合には、ダミー画素を発光させる必要があるので、消費電力が増大する。また、ダミー画素から発せられる光が外部に漏れないようにすることが必要となり、パネルデザインに制約が生じる。また、ダミー画素を駆動させるためのICが別途必要となる。さらに、輝度センサーが用いられることから、システムが複雑化し、コストが増大する。このように、従来の方法では、ダミー画素や輝度センサーを用いることで、様々な問題が生じてしまう。   By the way, when using a dummy pixel, the dummy pixel is caused to emit light, and its luminance is measured by a luminance sensor. However, in such a case, since it is necessary to cause the dummy pixel to emit light, power consumption increases. In addition, it is necessary to prevent light emitted from the dummy pixels from leaking to the outside, which limits the panel design. In addition, an IC for driving the dummy pixels is required separately. Furthermore, since a brightness sensor is used, the system becomes complicated and the cost increases. As described above, in the conventional method, various problems arise due to the use of dummy pixels and luminance sensors.

本技術はかかる問題点に鑑みてなされたものであり、その目的は、ダミー画素や輝度センサーを用いずにパネル間のばらつきを補正することの可能な表示パネルおよびその駆動方法と、そのような表示パネルを備えた表示装置および電子機器とを提供することにある。   The present technology has been made in view of such problems, and an object of the present technology is to provide a display panel capable of correcting variations between panels without using dummy pixels or luminance sensors, a driving method thereof, and such a method. It is an object of the present invention to provide a display device and an electronic device including a display panel.

本技術の表示パネルは、行列状に配置された複数の発光画素と、1または複数の非発光画素とを備えている。発光画素は、発光素子と、発光素子を駆動する駆動トランジスタとを有している。非発光画素は、発光素子を有さず、かつ駆動トランジスタと同一構成のトランジスタを有している。   The display panel of the present technology includes a plurality of light emitting pixels arranged in a matrix and one or a plurality of non-light emitting pixels. The light emitting pixel includes a light emitting element and a driving transistor that drives the light emitting element. The non-light emitting pixel does not have a light emitting element and has a transistor having the same configuration as the driving transistor.

本技術の表示装置は、上記の表示パネルと、上記の表示パネルを駆動する駆動回路とを備えている。   The display device of the present technology includes the display panel and a drive circuit that drives the display panel.

本技術の電子機器は、上記の表示装置を備えている。   An electronic apparatus of the present technology includes the display device described above.

本技術の表示パネル、表示装置および電子機器では、行列状に配置された複数の発光画素の他に、1または複数の非発光画素が設けられている。そして、その非発光画素には、発光素子が設けられておらず、発光画素に含まれる駆動トランジスタと同一構成のトランジスタが設けられている。これにより、例えば、非発光画素に含まれるトランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号を補正することが可能となる。   In the display panel, the display device, and the electronic device of the present technology, one or a plurality of non-light emitting pixels are provided in addition to the plurality of light emitting pixels arranged in a matrix. The non-light emitting pixel is not provided with a light emitting element, and is provided with a transistor having the same configuration as the driving transistor included in the light emitting pixel. Accordingly, for example, it is possible to measure a current flowing through a transistor included in a non-light emitting pixel or a physical quantity corresponding to the current and correct the video signal using the measurement result.

本技術の表示パネルの駆動方法は、行列状に配置された複数の発光画素と、1または複数の非発光画素とを備えた表示パネルの駆動方法である。この駆動方法が適用される表示パネルにおいて、発光画素は、発光素子と、発光素子を駆動する駆動トランジスタとを有しており、非発光画素は、発光素子を有さず、かつ駆動トランジスタと同一構成の補正用トランジスタを有している。本技術の表示パネルの駆動方法は、そのような構成を備えて表示パネルにおいて、補正用トランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号を補正するステップを含んでいる。   The display panel driving method of the present technology is a driving method of a display panel including a plurality of light emitting pixels arranged in a matrix and one or a plurality of non-light emitting pixels. In a display panel to which this driving method is applied, the light emitting pixel has a light emitting element and a driving transistor for driving the light emitting element, and the non-light emitting pixel has no light emitting element and is the same as the driving transistor. A correcting transistor having the configuration is included. The display panel drive method of the present technology includes a step of measuring the current flowing through the correction transistor or the physical quantity corresponding thereto in the display panel having such a configuration, and correcting the video signal using the measurement result. Contains.

本技術の表示パネルの駆動方法では、行列状に配置された複数の発光画素の他に、1または複数の非発光画素が設けられた表示パネルにおいて、非発光画素に含まれる補正用トランジスタを流れる電流またはそれに対応する物理量が計測され、その計測結果を利用して映像信号が補正される。   In the display panel driving method of the present technology, in a display panel provided with one or a plurality of non-light-emitting pixels in addition to the plurality of light-emitting pixels arranged in a matrix, the correction transistor included in the non-light-emitting pixels flows. The current or the physical quantity corresponding to the current is measured, and the video signal is corrected using the measurement result.

本技術の表示パネル、表示装置および電子機器によれば、非発光画素に含まれるトランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号を補正することができるようにしたので、ダミー画素や輝度センサーを用いずにパネル間のばらつきを補正することができる。   According to the display panel, the display device, and the electronic device of the present technology, it is possible to measure the current flowing through the transistor included in the non-light-emitting pixel or a physical quantity corresponding thereto, and correct the video signal using the measurement result. As a result, variations between panels can be corrected without using dummy pixels or luminance sensors.

本技術の表示パネルの駆動方法によれば、非発光画素に含まれるトランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号を補正するようにしたので、ダミー画素や輝度センサーを用いずにパネル間のばらつきを補正することができる。   According to the display panel driving method of the present technology, the current flowing through the transistor included in the non-light emitting pixel or the physical quantity corresponding thereto is measured, and the video signal is corrected using the measurement result. And variations between panels can be corrected without using a brightness sensor.

本技術の一実施の形態に係る表示装置の構成の一例を表す図である。It is a figure showing an example of the composition of the display concerning an embodiment of this art. 図1の表示装置の構成の他の例を表す図である。It is a figure showing the other example of a structure of the display apparatus of FIG. 図1、図2の発光画素の回路構成の一例を表す図である。It is a figure showing an example of the circuit structure of the light emission pixel of FIG. 1, FIG. 図1、図2の非発光画素の回路構成の一例を表す図である。It is a figure showing an example of the circuit structure of the non-light-emitting pixel of FIG. 1, FIG. 図1、図2の非発光画素の回路構成の他の例を表す図である。It is a figure showing the other example of a circuit structure of the non-light-emitting pixel of FIG. 1, FIG. 図1、図2の非発光画素の回路構成のその他の例を表す図である。FIG. 3 is a diagram illustrating another example of the circuit configuration of the non-light emitting pixel in FIGS. 1 and 2. 非発光画素が図4、図5に示した回路構成となっているときの各画素と配線との接続態様の一例を表す図である。It is a figure showing an example of the connection mode of each pixel and wiring when a non-light-emitting pixel has the circuit configuration shown in FIGS. 非発光画素が図4、図5に示した回路構成となっているときの各画素と配線との接続態様の他の例を表す図である。FIG. 6 is a diagram illustrating another example of a connection mode between each pixel and a wiring when a non-light-emitting pixel has the circuit configuration illustrated in FIGS. 4 and 5. 非発光画素が図6に示した回路構成となっているときの各画素と配線との接続態様の一例を表す図である。It is a figure showing an example of the connection mode of each pixel and wiring when a non-light-emitting pixel has the circuit configuration shown in FIG. 非発光画素が図6に示した回路構成となっているときの各画素各画素と配線との接続態様の他の例を表す図である。It is a figure showing the other example of the connection mode of each pixel and wiring of each pixel when a non-light-emitting pixel has the circuit configuration shown in FIG. 図1、図2の表示制御回路の回路構成の一例を表す図である。FIG. 3 is a diagram illustrating an example of a circuit configuration of a display control circuit in FIGS. 1 and 2. 図11のメモリに含まれるテーブルの一例を表す図である。It is a figure showing an example of the table contained in the memory of FIG. 図1、図2の計測回路の回路構成の一例を表す図である。FIG. 3 is a diagram illustrating an example of a circuit configuration of a measurement circuit in FIGS. 1 and 2. 図1の表示装置の構成の一変形例を表す図である。It is a figure showing the modification of a structure of the display apparatus of FIG. 図14の表示装置の構成の他の例を表す図である。It is a figure showing the other example of a structure of the display apparatus of FIG. 図14、図15の計測回路の回路構成の一例を表す図である。FIG. 16 is a diagram illustrating an example of a circuit configuration of the measurement circuit in FIGS. 14 and 15. 図14の表示装置の構成の一変形例を表す図である。It is a figure showing the modification of a structure of the display apparatus of FIG. 図17の表示装置の構成の他の例を表す図である。FIG. 18 is a diagram illustrating another example of the configuration of the display device in FIG. 17. 図1、図2、図14、図15、図17、図18の発光画素の回路構成の一変形例を表す図である。FIG. 19 is a diagram illustrating a modification of the circuit configuration of the light emitting pixel in FIGS. 1, 2, 14, 15, 17, and 18. 図1、図2、図14、図15、図17、図18の非発光画素の回路構成の一変形例を表す図である。FIG. 19 is a diagram illustrating a modification of the circuit configuration of the non-light-emitting pixels in FIGS. 1, 2, 14, 15, 17, and 18. 図1、図2、図14、図15、図17、図18の非発光画素の回路構成の他の変形例を表す図である。FIG. 19 is a diagram illustrating another modification of the circuit configuration of the non-light-emitting pixel in FIGS. 1, 2, 14, 15, 17, and 18. 上記表示装置の適用例1の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the said display apparatus. (A)は上記表示装置の適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2 of the said display apparatus, (B) is a perspective view showing the external appearance seen from the back side. 上記表示装置の適用例3の外観を表す斜視図である。It is a perspective view showing the external appearance of the example 3 of application of the said display apparatus. 上記表示装置の適用例4の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 4 of the said display apparatus. (A)は上記表示装置の適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。(A) is the front view of the application example 5 of the said display apparatus in the open state, (B) is the side view, (C) is the front view of the closed state, (D) is a left side view, (E) is A right side view, (F) is a top view, and (G) is a bottom view.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.実施の形態(表示装置)
2.変形例(表示装置)
3.適用例(電子機器)
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. Embodiment (display device)
2. Modified example (display device)
3. Application example (electronic equipment)

<1.実施の形態>
[構成]
図1は、本技術の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、外部から入力された映像信号20Aおよび同期信号20Bに基づいて表示パネル10を駆動する駆動回路20とを備えている。駆動回路20は、例えば、表示制御回路21、信号線駆動回路22、書込線駆動回路23、電源線駆動回路24および計測回路25を有している。
<1. Embodiment>
[Constitution]
FIG. 1 illustrates a schematic configuration of a display device 1 according to an embodiment of the present technology. The display device 1 includes a display panel 10 and a drive circuit 20 that drives the display panel 10 based on a video signal 20A and a synchronization signal 20B input from the outside. The drive circuit 20 includes, for example, a display control circuit 21, a signal line drive circuit 22, a write line drive circuit 23, a power supply line drive circuit 24, and a measurement circuit 25.

(表示パネル10)
表示パネル10は、行列状に配置された複数の発光画素11と、1または複数の非発光画素14とを備えている。なお、図1には、表示パネル10に1つの非発光画素14が設けられている場合が例示されている。表示パネル10は、駆動回路20によって各発光画素11がアクティブマトリクス駆動されることにより、外部から入力された映像信号20Aに基づく画像を表示するようになっている。つまり、表示パネル10において、各発光画素11が配置されている領域が、映像表示を行う表示領域10Aとなっている。表示パネル10において、表示領域10Aの周縁は、遮光部材によって覆われている。そのため、表示領域10Aの周縁に相当するフレーム領域10Bは、表示パネル10において映像表示を行わない非表示領域となっている。
(Display panel 10)
The display panel 10 includes a plurality of light emitting pixels 11 and one or a plurality of non-light emitting pixels 14 arranged in a matrix. FIG. 1 illustrates a case where one non-light emitting pixel 14 is provided in the display panel 10. The display panel 10 displays an image based on the video signal 20 </ b> A input from the outside as each light emitting pixel 11 is driven in an active matrix by the drive circuit 20. That is, in the display panel 10, an area where each light emitting pixel 11 is arranged is a display area 10 </ b> A that performs video display. In the display panel 10, the periphery of the display area 10A is covered with a light shielding member. Therefore, the frame region 10B corresponding to the periphery of the display region 10A is a non-display region where no video is displayed on the display panel 10.

ところで、表示パネル10は、1または複数の非発光画素14についても各発光画素11と一緒にアクティブマトリクス駆動するようになっている。1または複数の非発光画素14は、例えば、表示領域10Aに配置されている。しかし、非発光画素14は、後述する有機EL素子13を有していないことから、画像表示には寄与しない。なお、非発光画素14は、例えば、図2に示したように、フレーム領域10Bに配置されていてもよい。   By the way, the display panel 10 is configured to drive one or a plurality of non-light emitting pixels 14 together with each light emitting pixel 11 in an active matrix. For example, one or a plurality of non-light emitting pixels 14 are arranged in the display area 10A. However, the non-light emitting pixels 14 do not contribute to image display because they do not have the organic EL elements 13 described later. Note that the non-light emitting pixels 14 may be arranged in the frame region 10B, for example, as illustrated in FIG.

ここで、映像信号20Aは、例えば、1フィールドごとに表示パネル10に表示する映像のデジタル信号であり、発光画素11ごとのデジタル信号を含んでいる。発光画素11は、表示パネル10上の画面を構成する最小単位の点に対応するものである。表示パネル10がカラー表示パネルである場合には、発光画素11は、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル10がモノクロ表示パネルである場合には、発光画素11は、単色光(白色光)を発する画素に相当する。   Here, the video signal 20 </ b> A is, for example, a digital signal of video displayed on the display panel 10 for each field, and includes a digital signal for each light emitting pixel 11. The light emitting pixel 11 corresponds to a minimum unit point constituting a screen on the display panel 10. When the display panel 10 is a color display panel, the light emitting pixels 11 correspond to subpixels that emit light of a single color such as red, green, or blue, and when the display panel 10 is a monochrome display panel, The light emitting pixel 11 corresponds to a pixel that emits monochromatic light (white light).

図3は、発光画素11の回路構成の一例を表したものである。発光画素11は、例えば、画素回路12と、有機EL素子13とを有している。有機EL素子13は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成となっている。   FIG. 3 illustrates an example of a circuit configuration of the light emitting pixel 11. The light emitting pixel 11 includes, for example, a pixel circuit 12 and an organic EL element 13. The organic EL element 13 has, for example, a configuration in which an anode electrode, an organic layer, and a cathode electrode are sequentially stacked.

画素回路12は、例えば、駆動トランジスタTr1、書込トランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。書込トランジスタTr2は、駆動トランジスタTr1のゲートに対する、映像信号20Aに対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタTr2は、後述の信号線DTLの電圧をサンプリングするとともに駆動トランジスタTr1のゲートに書き込むものである。駆動トランジスタTr1は、有機EL素子13を駆動するものである。具体的には、駆動トランジスタTr1は、書込トランジスタTr2によって書き込まれた電圧の大きさに応じて有機EL素子13に流れる電流を制御するものである。保持容量Csは、駆動トランジスタTr1のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路12は、上述の2Tr1Cの回路構成とは異なる回路構成となっていてもよい。   For example, the pixel circuit 12 includes a drive transistor Tr1, a write transistor Tr2, and a storage capacitor Cs, and has a circuit configuration of 2Tr1C. The write transistor Tr2 controls application of a signal voltage corresponding to the video signal 20A to the gate of the drive transistor Tr1. Specifically, the write transistor Tr2 samples a voltage of a signal line DTL described later and writes it to the gate of the drive transistor Tr1. The drive transistor Tr1 drives the organic EL element 13. Specifically, the drive transistor Tr1 controls the current flowing through the organic EL element 13 in accordance with the magnitude of the voltage written by the write transistor Tr2. The holding capacitor Cs holds a predetermined voltage between the gate and source of the driving transistor Tr1. Note that the pixel circuit 12 may have a circuit configuration different from the above-described 2Tr1C circuit configuration.

駆動トランジスタTr1および書込トランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))である。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造(いわゆるボトムゲート型)であってもよいし、スタガー構造(トップゲート型)であってもよい。また、駆動トランジスタTr1または書込トランジスタTr2は、pチャネルMOS型のTFTであってもよい。また、TFTの材料も特に限定されるものではない。TFTは、例えば、低温ポリシリコンTFT、または酸化物TFTであってもよい。   The drive transistor Tr1 and the write transistor Tr2 are, for example, n-channel MOS type thin film transistors (TFTs). Note that the type of TFT is not particularly limited, and may be, for example, an inverted staggered structure (so-called bottom gate type) or a staggered structure (top gate type). The drive transistor Tr1 or the write transistor Tr2 may be a p-channel MOS type TFT. Further, the material of the TFT is not particularly limited. The TFT may be, for example, a low-temperature polysilicon TFT or an oxide TFT.

表示パネル10は、さらに、行方向に延在する複数の書込線WSLと、列方向に延在する複数の信号線DTLと、行方向に延在する複数の電源線DSLとを有している。書込線WSLは、走査信号を供給するものである。電源線DSLは、有機EL素子13を駆動するための電流を供給するものである。信号線DTLは、映像信号20Aに応じた信号電圧を供給するものである。信号線DTLと書込線WSLとの交差点近傍には、発光画素11が設けられている。各信号線DTLは、信号線駆動回路22の出力端(図示せず)と、書込トランジスタTr2のソースまたはドレインとに接続されている。各書込線WSLは、書込線駆動回路23の出力端(図示せず)と、書込トランジスタTr2のゲートに接続されている。各電源線DSLは、電源線駆動回路24の出力端(図示せず)と、駆動トランジスタTr1のソースまたはドレインに接続されている。   The display panel 10 further includes a plurality of write lines WSL extending in the row direction, a plurality of signal lines DTL extending in the column direction, and a plurality of power supply lines DSL extending in the row direction. Yes. The write line WSL supplies a scanning signal. The power supply line DSL supplies a current for driving the organic EL element 13. The signal line DTL supplies a signal voltage corresponding to the video signal 20A. A light emitting pixel 11 is provided in the vicinity of an intersection between the signal line DTL and the writing line WSL. Each signal line DTL is connected to the output end (not shown) of the signal line drive circuit 22 and the source or drain of the write transistor Tr2. Each write line WSL is connected to the output terminal (not shown) of the write line drive circuit 23 and the gate of the write transistor Tr2. Each power supply line DSL is connected to the output end (not shown) of the power supply line drive circuit 24 and the source or drain of the drive transistor Tr1.

書込トランジスタTr2のゲートは、書込線WSLに接続されている。書込トランジスタTr2のソースまたはドレインが信号線DTLに接続され、書込トランジスタTr2のソースおよびドレインのうち信号線DTLに未接続の端子が駆動トランジスタTr1のゲートに接続されている。駆動トランジスタTr1のソースまたはドレインが電源線DSLに接続され、駆動トランジスタTr1のソースおよびドレインのうち電源線DSLに未接続の端子が有機EL素子13のアノードに接続されている。保持容量Csの一端が駆動トランジスタTr1のゲートに接続され、保持容量Csの他端が駆動トランジスタTr1のソース(図3では有機EL素子13側の端子)に接続されている。つまり、保持容量Csは、駆動トランジスタTr1のゲート−ソース間に挿入されている。なお、有機EL素子13は、素子容量Coledを有している。   The gate of the write transistor Tr2 is connected to the write line WSL. The source or drain of the write transistor Tr2 is connected to the signal line DTL, and the terminal not connected to the signal line DTL among the source and drain of the write transistor Tr2 is connected to the gate of the drive transistor Tr1. The source or drain of the drive transistor Tr1 is connected to the power supply line DSL, and the terminal not connected to the power supply line DSL among the source and drain of the drive transistor Tr1 is connected to the anode of the organic EL element 13. One end of the storage capacitor Cs is connected to the gate of the drive transistor Tr1, and the other end of the storage capacitor Cs is connected to the source of the drive transistor Tr1 (terminal on the organic EL element 13 side in FIG. 3). That is, the storage capacitor Cs is inserted between the gate and source of the drive transistor Tr1. The organic EL element 13 has an element capacitance Coled.

表示パネル10は、さらに、図3に示したように、有機EL素子13のカソードに接続されたグラウンド線GNDを有している。グラウンド線GNDは、グラウンド電位となっている外部回路と接続される。グラウンド線GNDは、例えば、画素列に対応して短冊状に形成された帯状の電極で構成されている。   The display panel 10 further includes a ground line GND connected to the cathode of the organic EL element 13, as shown in FIG. The ground line GND is connected to an external circuit having a ground potential. The ground line GND is constituted by, for example, a strip-like electrode formed in a strip shape corresponding to the pixel column.

図4は、非発光画素14の回路構成の一例を表したものである。非発光画素14は、例えば、発光画素11において、有機EL素子13の代わりに、ダイオード接続されたトランジスタTr3を設けた構成となっている。トランジスタTr3は、駆動トランジスタTr1と同一構成のトランジスタであり、例えば、nチャネルMOS型のTFTである。なお、駆動トランジスタTr1がpチャネルMOS型のTFTとなっている場合には、トランジスタTr3もpチャネルMOS型のTFTとなっていてもよい。つまり、非発光画素14は、有機EL素子13を有さず、かつ駆動トランジスタTr1と同一構成のトランジスタを有している。   FIG. 4 illustrates an example of a circuit configuration of the non-light emitting pixel 14. The non-light-emitting pixel 14 has a configuration in which, for example, a diode-connected transistor Tr3 is provided instead of the organic EL element 13 in the light-emitting pixel 11. The transistor Tr3 is a transistor having the same configuration as that of the drive transistor Tr1, and is, for example, an n-channel MOS type TFT. When the driving transistor Tr1 is a p-channel MOS type TFT, the transistor Tr3 may also be a p-channel MOS type TFT. That is, the non-light emitting pixel 14 does not have the organic EL element 13 and has a transistor having the same configuration as that of the driving transistor Tr1.

非発光画素14において、トランジスタTr3のソースおよびドレインのうち駆動トランジスタTr1と未接続の端子は、カソード線CTLに接続されている。カソード線CTLは、画素列に対応して短冊状に形成された帯状の電極で構成されており、計測回路25の入力端(図示せず)に接続されている。   In the non-light emitting pixel 14, a terminal not connected to the driving transistor Tr1 among the source and drain of the transistor Tr3 is connected to the cathode line CTL. The cathode line CTL is composed of strip-like electrodes formed in a strip shape corresponding to the pixel columns, and is connected to an input end (not shown) of the measurement circuit 25.

なお、非発光画素14において、トランジスタTr3は、例えば、図5に示したように、必要に応じて省略することも可能である。さらに、非発光画素14において、書込トランジスタTr2および保持容量Csは、例えば、図6に示したように、必要に応じて省略することも可能である。なお、非発光画素14が、図4、図5に示した構成となっている場合と、図6に示した構成となっている場合とで、非発光画素14と書込線WSLとの接続態様が変化する。そこで、以下では、まず、非発光画素14が、図4、図5に示した構成となっている場合の接続態様について説明し、その後に、非発光画素14が、図6に示した構成となっている場合の接続態様について説明する。   In the non-light emitting pixel 14, the transistor Tr3 can be omitted as necessary, for example, as shown in FIG. Further, in the non-light emitting pixel 14, the writing transistor Tr2 and the storage capacitor Cs can be omitted as necessary as shown in FIG. 6, for example. Note that the connection between the non-light-emitting pixel 14 and the write line WSL in the case where the non-light-emitting pixel 14 has the configuration shown in FIGS. 4 and 5 and the case where the non-light-emitting pixel 14 has the configuration shown in FIG. The aspect changes. Therefore, in the following, a connection mode when the non-light-emitting pixel 14 has the configuration shown in FIGS. 4 and 5 will be described first, and then the non-light-emitting pixel 14 has the configuration shown in FIG. A connection mode in the case of being configured will be described.

図7(A),(B)は、非発光画素14が、図4、図5に示した構成となっている場合の接続態様の一例を表したものである。各発光画素11は、上述したように、信号線DTLと書込線WSLとの交差点近傍に配置されている。各発光画素11は、画素行ごとに共通の書込線WSLおよび電源線DSLに接続されており、画素列ごとに共通の信号線DTLに接続されている。一方、非発光画素14は、発光画素11の配列に倣って配置されている。具体的には、非発光画素14は、発光画素11の行方向の配列に倣って配置されており、非発光画素14に隣接する発光画素11と共通する書込線WSLに接続されている。さらに、非発光画素14は、非発光画素14に隣接する発光画素11と共通する電源線DSLに接続されている。つまり、非発光画素14が設けられたことによって、書込線WSLや電源線DSLの総数は変化していない。なお、非発光画素14は、非発光画素14に隣接する発光画素11とは異なる信号線DTLに接続されている。そのため、非発光画素14が設けられたことによって、信号線DTLの総数は1本だけ増えている。   7A and 7B show an example of a connection mode when the non-light emitting pixel 14 has the configuration shown in FIGS. 4 and 5. As described above, each light emitting pixel 11 is disposed in the vicinity of the intersection of the signal line DTL and the write line WSL. Each light emitting pixel 11 is connected to a common write line WSL and power supply line DSL for each pixel row, and is connected to a common signal line DTL for each pixel column. On the other hand, the non-light emitting pixels 14 are arranged following the arrangement of the light emitting pixels 11. Specifically, the non-light emitting pixels 14 are arranged following the arrangement of the light emitting pixels 11 in the row direction, and are connected to a writing line WSL common to the light emitting pixels 11 adjacent to the non-light emitting pixels 14. Further, the non-light emitting pixels 14 are connected to a power supply line DSL common to the light emitting pixels 11 adjacent to the non-light emitting pixels 14. That is, the total number of the write lines WSL and the power supply lines DSL is not changed by providing the non-light emitting pixels 14. The non-light emitting pixels 14 are connected to a signal line DTL different from the light emitting pixels 11 adjacent to the non-light emitting pixels 14. Therefore, the total number of signal lines DTL is increased by one by providing the non-light emitting pixels 14.

図8(A),(B)は、非発光画素14が、図4、図5に示した構成となっている場合の接続態様の他の例を表したものである。ここでは、非発光画素14は、発光画素11の列方向の配列に倣って配置されており、非発光画素14に隣接する発光画素11と共通する信号線DTLに接続されている。つまり、非発光画素14が設けられたことによって、信号線DTLの総数は変化していない。なお、非発光画素14は、非発光画素14に隣接する発光画素11とは異なる書込線WSLおよび電源線DSLに接続されている。そのため、非発光画素14が設けられたことによって、書込線WSLおよび電源線DSLの総数はそれぞれ1本だけ増えている。   FIGS. 8A and 8B show other examples of connection modes in the case where the non-light emitting pixel 14 has the configuration shown in FIGS. 4 and 5. Here, the non-light emitting pixels 14 are arranged following the arrangement of the light emitting pixels 11 in the column direction, and are connected to a signal line DTL common to the light emitting pixels 11 adjacent to the non-light emitting pixels 14. That is, the total number of signal lines DTL does not change due to the provision of the non-light emitting pixels 14. Note that the non-light emitting pixels 14 are connected to a writing line WSL and a power supply line DSL that are different from those of the light emitting pixels 11 adjacent to the non-light emitting pixels 14. Therefore, by providing the non-light emitting pixels 14, the total number of the write lines WSL and the power supply lines DSL is increased by one each.

図9(A),(B)は、非発光画素14が、図6に示した構成となっている場合の接続態様の一例を表したものである。各発光画素11は、上述したように、信号線DTLと書込線WSLとの交差点近傍に配置されている。各発光画素11は、画素行ごとに共通の書込線WSLおよび電源線DSLに接続されており、画素列ごとに共通の信号線DTLに接続されている。一方、非発光画素14は、発光画素11の配列に倣って配置されている。具体的には、非発光画素14は、発光画素11の行方向の配列に倣って配置されており、非発光画素14に隣接する発光画素11と共通する電源線DSLに接続されている。つまり、非発光画素14が設けられたことによって、電源線DSLの総数は変化していない。なお、非発光画素14は、書込線WSLとは接続されていない。また、非発光画素14は、非発光画素14に隣接する発光画素11とは異なる信号線DTLに接続されている。そのため、非発光画素14が設けられたことによって、信号線DTLの総数は1本だけ増えている。   9A and 9B show an example of a connection mode in the case where the non-light emitting pixel 14 has the configuration shown in FIG. As described above, each light emitting pixel 11 is disposed in the vicinity of the intersection of the signal line DTL and the write line WSL. Each light emitting pixel 11 is connected to a common write line WSL and power supply line DSL for each pixel row, and is connected to a common signal line DTL for each pixel column. On the other hand, the non-light emitting pixels 14 are arranged following the arrangement of the light emitting pixels 11. Specifically, the non-light emitting pixels 14 are arranged following the arrangement of the light emitting pixels 11 in the row direction, and are connected to a power supply line DSL common to the light emitting pixels 11 adjacent to the non-light emitting pixels 14. That is, the total number of power supply lines DSL is not changed by providing the non-light emitting pixels 14. Note that the non-light-emitting pixels 14 are not connected to the write line WSL. Further, the non-light emitting pixels 14 are connected to a signal line DTL different from the light emitting pixels 11 adjacent to the non-light emitting pixels 14. Therefore, the total number of signal lines DTL is increased by one by providing the non-light emitting pixels 14.

図10(A),(B)は、非発光画素14が、図6に示した構成となっている場合の接続態様の他の例を表したものである。ここでは、非発光画素14は、発光画素11の列方向の配列に倣って配置されており、非発光画素14に隣接する発光画素11と共通する信号線DTLに接続されている。つまり、非発光画素14が設けられたことによって、信号線DTLの総数は変化していない。なお、非発光画素14は、書込線WSLとは接続されていない。また、非発光画素14は、非発光画素14に隣接する発光画素11とは異なる電源線DSLに接続されている。そのため、非発光画素14が設けられたことによって、電源線DSLの総数は1本だけ増えている。   FIGS. 10A and 10B show other examples of connection modes in the case where the non-light-emitting pixels 14 have the configuration shown in FIG. Here, the non-light emitting pixels 14 are arranged following the arrangement of the light emitting pixels 11 in the column direction, and are connected to a signal line DTL common to the light emitting pixels 11 adjacent to the non-light emitting pixels 14. That is, the total number of signal lines DTL does not change due to the provision of the non-light emitting pixels 14. Note that the non-light-emitting pixels 14 are not connected to the write line WSL. Further, the non-light emitting pixels 14 are connected to a power supply line DSL different from that of the light emitting pixels 11 adjacent to the non-light emitting pixels 14. For this reason, the total number of power supply lines DSL is increased by one by providing the non-light emitting pixels 14.

(駆動回路20)
次に、駆動回路20について説明する。駆動回路20は、上述したように、例えば、表示制御回路21、信号線駆動回路22、書込線駆動回路23、電源線駆動回路24および計測回路25を有している。表示制御回路21は、例えば、図11に示したように、変換回路31、コントローラ32およびメモリ33を有している。
(Drive circuit 20)
Next, the drive circuit 20 will be described. As described above, the drive circuit 20 includes the display control circuit 21, the signal line drive circuit 22, the write line drive circuit 23, the power supply line drive circuit 24, and the measurement circuit 25, for example. The display control circuit 21 includes, for example, a conversion circuit 31, a controller 32, and a memory 33 as shown in FIG.

メモリ33は、例えば、図11に示したように、テーブル33Aを格納している。テーブル33Aは、例えば、図12に示したように、電流Iと、補正係数αとの関係を記述したものに相当する。ここで電流Iとは、計測回路25で計測された電流値と対比されるものである。補正係数αは、発光画素11内の駆動トランジスタTr1の素子特性の劣化によって変動する発光画素11の発光輝度を補正するためものである。補正係数αを用いて映像信号20Aに対して所定の演算を行うことにより、駆動トランジスタTr1の素子特性の劣化が考慮された映像信号20Aとすることが可能である。   The memory 33 stores, for example, a table 33A as shown in FIG. The table 33A corresponds to, for example, a description of the relationship between the current I and the correction coefficient α as shown in FIG. Here, the current I is compared with the current value measured by the measurement circuit 25. The correction coefficient α is for correcting the light emission luminance of the light emitting pixel 11 that varies due to the deterioration of the element characteristics of the drive transistor Tr1 in the light emitting pixel 11. By performing a predetermined calculation on the video signal 20A using the correction coefficient α, it is possible to obtain the video signal 20A in which deterioration of element characteristics of the drive transistor Tr1 is taken into consideration.

コントローラ32は、例えば、外部から供給される同期信号20Bから、変換回路31、信号線駆動回路22、書込線駆動回路23および電源線駆動回路24の動作タイミングを制御する制御信号32A,21B,21C,21Dを生成するものである。同期信号20Bとしては、例えば、垂直同期信号、水平同期信号、ドットクロック信号などが挙げられる。   For example, the controller 32 controls the control signals 32A, 21B, which control the operation timing of the conversion circuit 31, the signal line drive circuit 22, the write line drive circuit 23, and the power supply line drive circuit 24 from the synchronization signal 20B supplied from the outside. 21C and 21D are generated. Examples of the synchronization signal 20B include a vertical synchronization signal, a horizontal synchronization signal, and a dot clock signal.

コントローラ32は、計測回路25から入力された計測信号25Aと、テーブル33Aとを利用して、映像信号20Aを補正するようになっている。コントローラ32は、補正後の映像信号20Aを、制御信号21Cに含めて、書込線駆動回路23に出力するようになっている。   The controller 32 corrects the video signal 20A using the measurement signal 25A input from the measurement circuit 25 and the table 33A. The controller 32 includes the corrected video signal 20 </ b> A in the control signal 21 </ b> C and outputs it to the write line drive circuit 23.

変換回路31は、例えば、フレームメモリ、書込回路、読出回路およびデコーダを含んでいる。フレームメモリは、少なくとも表示領域10Aの解像度よりも多い記憶容量を有する映像表示用メモリであり、例えば、行アドレスと、列アドレスと、行アドレスおよび列アドレスと関連付けられた各発光画素11の階調データとを記憶することができるようになっている。書込回路は、同期信号20B利用して、映像信号20Aの書込アドレスを生成するとともに、同期信号20Bに同期してフレームメモリに出力するようになっている。書込みアドレスは、例えば、行アドレスおよび列アドレスを含んでいる。読出回路は、制御信号32Aに基づいて、読出アドレスを生成し、フレームメモリに出力するようになっている。デコーダは、フレームメモリから出力された階調データを信号データ21Aとして出力するようになっている。   The conversion circuit 31 includes, for example, a frame memory, a write circuit, a read circuit, and a decoder. The frame memory is a video display memory having a storage capacity that is at least larger than the resolution of the display area 10A. For example, the row address, the column address, and the gradation of each light emitting pixel 11 associated with the row address and the column address. Data can be stored. The writing circuit uses the synchronization signal 20B to generate a write address of the video signal 20A and outputs it to the frame memory in synchronization with the synchronization signal 20B. The write address includes, for example, a row address and a column address. The read circuit generates a read address based on the control signal 32A and outputs it to the frame memory. The decoder outputs the gradation data output from the frame memory as signal data 21A.

信号線駆動回路22は、例えば、制御信号21Bの入力に応じて、変換回路31から入力された信号データ21Aに対応するアナログの信号電圧を、各信号線DTLに印加するようになっている。信号線駆動回路22は、例えば、2種類の電圧(Vofs、Vsig)を出力可能となっている。信号線駆動回路22は、例えば、信号線DTLを介して、書込線駆動回路23により選択された発光画素11または非発光画素14へ2種類の電圧(Vofs、Vsig)を供給するようになっている。ここで、Vsigは、映像信号20Aに対応する信号電圧である。Vofsは、映像信号20Aとは無関係の一定電圧である。Vsigの最小電圧はVofsよりも低い電圧値となっており、Vsigの最大電圧はVofsよりも高い電圧値となっている。   For example, the signal line driving circuit 22 applies an analog signal voltage corresponding to the signal data 21A input from the conversion circuit 31 to each signal line DTL in response to the input of the control signal 21B. The signal line drive circuit 22 can output, for example, two types of voltages (Vofs, Vsig). For example, the signal line driving circuit 22 supplies two types of voltages (Vofs, Vsig) to the light emitting pixels 11 or the non-light emitting pixels 14 selected by the writing line driving circuit 23 via the signal line DTL. ing. Here, Vsig is a signal voltage corresponding to the video signal 20A. Vofs is a constant voltage unrelated to the video signal 20A. The minimum voltage of Vsig is a voltage value lower than Vofs, and the maximum voltage of Vsig is a voltage value higher than Vofs.

書込線駆動回路23は、制御信号21Cから特定されるアドレスデータに基づいて、各発光画素11(さらに非発光画素14)を所定の単位(例えば行単位)で選択するための走査パルスを書込線WSLに出力するようになっている。書込線駆動回路23は、例えば、制御信号21Cの入力に応じて、複数の書込線WSLを所定の単位(例えば行単位)ごとに順次選択するようになっている。書込線駆動回路23は、例えば、2種類の電圧(Von、Voff)を出力可能となっている。書込線駆動回路23は、例えば、書込線WSLを介して、駆動対象の発光画素11または非発光画素14へ2種類の電圧(Von、Voff)を供給し、書込トランジスタTr2のオンオフ制御を行うようになっている。ここで、Vonは、書込トランジスタTr2のオン電圧以上の値となっている。オフ電圧Voffは、書込トランジスタTr2のオン電圧よりも低い値となっている。   The write line drive circuit 23 writes a scan pulse for selecting each light emitting pixel 11 (and non-light emitting pixel 14) in a predetermined unit (for example, row unit) based on the address data specified from the control signal 21C. It outputs to the incoming line WSL. For example, the write line drive circuit 23 sequentially selects a plurality of write lines WSL for each predetermined unit (for example, row unit) in accordance with the input of the control signal 21C. The write line drive circuit 23 can output, for example, two types of voltages (Von, Voff). The write line drive circuit 23 supplies, for example, two types of voltages (Von, Voff) to the light emitting pixel 11 or the non-light emitting pixel 14 to be driven via the write line WSL, and controls the on / off of the write transistor Tr2. Is supposed to do. Here, Von has a value equal to or higher than the ON voltage of the write transistor Tr2. The off voltage Voff is lower than the on voltage of the write transistor Tr2.

電源線駆動回路24は、例えば、制御信号21Dの入力に応じて、複数の電源線DSLを所定の単位ごと(例えば行単位ごと)に順次選択するものである。電源線駆動回路24は、例えば、2種類の電圧(Vcc、Vss)を出力可能となっている。電源線駆動回路24は、例えば、電源線DSLを介して、書込線駆動回路23により選択された発光画素11または非発光画素14へ2種類の電圧(Vcc、Vss)を供給するようになっている。ここで、Vssは、有機EL素子13の閾値電圧Velと、有機EL素子13のカソード電圧Vcathとを足し合わせた電圧(Vel+Vcath)よりも低い電圧値である。Vccは、電圧(Vel+Vcath)以上の電圧値である。   For example, the power supply line driving circuit 24 sequentially selects a plurality of power supply lines DSL for each predetermined unit (for example, for each row) in accordance with the input of the control signal 21D. The power line drive circuit 24 can output, for example, two types of voltages (Vcc, Vss). For example, the power supply line driving circuit 24 supplies two types of voltages (Vcc, Vss) to the light emitting pixels 11 or the non-light emitting pixels 14 selected by the writing line driving circuit 23 via the power supply line DSL. ing. Here, Vss is a voltage value lower than a voltage (Vel + Vcath) obtained by adding the threshold voltage Vel of the organic EL element 13 and the cathode voltage Vcath of the organic EL element 13. Vcc is a voltage value equal to or higher than the voltage (Vel + Vcath).

計測回路25は、非発光画素14に含まれる駆動トランジスタTr1を流れる電流を計測するようになっている。例えば、図13に示したように、計測回路25は、電流計を含んで構成され、電流計によって計測されたカソード線CTLの電流値を計測信号25Aとして出力するようになっている。   The measurement circuit 25 measures the current flowing through the drive transistor Tr1 included in the non-light emitting pixel 14. For example, as shown in FIG. 13, the measurement circuit 25 includes an ammeter, and outputs a current value of the cathode line CTL measured by the ammeter as a measurement signal 25A.

なお、計測回路25は、非発光画素14に含まれる駆動トランジスタTr1を流れる電流に対応する物理量を計測するようになっていてもよい。例えば、計測回路25は、電圧計を含んで構成され、電圧計によって計測された電圧値を計測信号25Aとして出力するようになっていてもよい。電圧値は、例えば、駆動トランジスタTr1のソース−ドレイン電圧である。なお、計測回路25は、電流計や電圧計によって計測された計測値を計測信号25Aとして出力するようになっていてもよいが、そのような計測値に対して所定の演算を施すことにより得られた値を計測信号25Aとして出力するようになっていてもよい。   Note that the measurement circuit 25 may measure a physical quantity corresponding to the current flowing through the driving transistor Tr1 included in the non-light emitting pixel 14. For example, the measurement circuit 25 may be configured to include a voltmeter and output a voltage value measured by the voltmeter as the measurement signal 25A. The voltage value is, for example, the source-drain voltage of the drive transistor Tr1. The measurement circuit 25 may output a measurement value measured by an ammeter or a voltmeter as a measurement signal 25A. However, the measurement circuit 25 can obtain the measurement value by performing a predetermined calculation on the measurement value. The obtained value may be output as the measurement signal 25A.

[動作]
次に、本実施の形態の表示装置1の動作の一例について説明する。
[Operation]
Next, an example of operation | movement of the display apparatus 1 of this Embodiment is demonstrated.

表示装置1では、映像信号20Aに対応する信号電圧(電圧Vsig)が信号線駆動回路22によって各信号線DTLに印加されると共に、制御信号21Aに応じた選択パルスが書込線駆動回路24および電源線駆動回路24によって複数の書込線WSLおよび電源線DSLに順次印加される。これにより、各発光画素11において画素回路12がオンオフ制御され、各発光画素11の有機EL素子13に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。   In the display device 1, a signal voltage (voltage Vsig) corresponding to the video signal 20A is applied to each signal line DTL by the signal line driving circuit 22, and a selection pulse corresponding to the control signal 21A is applied to the writing line driving circuit 24 and The power supply line drive circuit 24 sequentially applies the plurality of write lines WSL and power supply lines DSL. Thereby, the pixel circuit 12 is controlled to be turned on / off in each light emitting pixel 11, and a driving current is injected into the organic EL element 13 of each light emitting pixel 11, whereby holes and electrons are recombined, and light emission occurs. Light is extracted outside. As a result, an image is displayed in the display area 10 </ b> A of the display panel 10.

さらに、表示装置1では、非発光画素14に含まれる駆動トランジスタTrを流れる電流またはそれに対応する物理量を計測回路25で計測する。そして、その計測結果を利用して映像信号20Aを補正する。具体的には、計測回路25で得られた計測信号25Aと、メモリ33内のテーブル33Aとを利用して、映像信号20Aに対して所定の演算を行う。これにより、駆動トランジスタTr1の素子特性の劣化が考慮された映像信号20Aが得られる。その結果、駆動トランジスタTr1の素子特性の劣化に起因する表示品質の劣化が低減される。   Further, in the display device 1, the measurement circuit 25 measures the current flowing through the drive transistor Tr included in the non-light emitting pixel 14 or the physical quantity corresponding thereto. Then, the video signal 20A is corrected using the measurement result. Specifically, a predetermined calculation is performed on the video signal 20A using the measurement signal 25A obtained by the measurement circuit 25 and the table 33A in the memory 33. As a result, a video signal 20A in which deterioration of element characteristics of the drive transistor Tr1 is taken into consideration is obtained. As a result, display quality deterioration due to deterioration of element characteristics of the drive transistor Tr1 is reduced.

[効果]
次に、本実施の形態の表示装置1における効果について説明する。
[effect]
Next, the effect in the display apparatus 1 of this Embodiment is demonstrated.

一般的に、有機EL素子は発光により劣化し、発光効率の低下と駆動電圧の上昇が起こる。その結果、有機EL素子の発光輝度が低下する。また、有機EL素子を駆動する画素回路に内蔵されたトランジスタについても、ゲート−ソース間電圧に負バイアスが印加され続けると劣化し、閾値のシフトと移動度の変動が起こる。これらの変動量は、素子特性により大きく変化することから、同一の発光条件およびバイアス条件となっていた場合であっても、パネルごとに劣化量が変動する可能性がある。そのため、パネル間のばらつきを補正するために、従来から、ダミー画素が用いられてきた。   In general, the organic EL element is deteriorated by light emission, and the light emission efficiency is lowered and the drive voltage is raised. As a result, the light emission luminance of the organic EL element is lowered. In addition, the transistor built in the pixel circuit that drives the organic EL element also deteriorates when a negative bias is continuously applied to the gate-source voltage, causing a shift in threshold and a change in mobility. Since these fluctuation amounts vary greatly depending on the element characteristics, even if the light emission conditions and bias conditions are the same, the deterioration amounts may vary from panel to panel. For this reason, dummy pixels have been conventionally used to correct variations between panels.

ところで、ダミー画素を用いる場合、ダミー画素を発光させ、その輝度が輝度センサーによって計測される。しかし、そのようにした場合には、ダミー画素を発光させる必要があるので、消費電力が増大する。また、ダミー画素から発せられる光が外部に漏れないようにすることが必要となり、パネルデザインに制約が生じる。また、ダミー画素を駆動させるためのICが別途必要となる。さらに、輝度センサーが用いられることから、システムが複雑化し、コストが増大する。このように、従来の方法では、ダミー画素や輝度センサーを用いることで、様々な問題が生じてしまう。   By the way, when using a dummy pixel, the dummy pixel is caused to emit light, and its luminance is measured by a luminance sensor. However, in such a case, since it is necessary to cause the dummy pixel to emit light, power consumption increases. In addition, it is necessary to prevent light emitted from the dummy pixels from leaking to the outside, which limits the panel design. In addition, an IC for driving the dummy pixels is required separately. Furthermore, since a brightness sensor is used, the system becomes complicated and the cost increases. As described above, in the conventional method, various problems arise due to the use of dummy pixels and luminance sensors.

一方、本実施の形態では、行列状に配置された複数の発光画素11の他に、1または複数の非発光画素14が設けられている。そして、その非発光画素14には、有機EL素子13が設けられておらず、発光画素11に含まれる駆動トランジスタTr1と同一構成のトランジスタが設けられている。これにより、非発光画素14に含まれるトランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号20Aを補正することが可能となる。その結果、駆動トランジスタTr1の素子特性の劣化が考慮された映像信号20Aが得られるので、駆動トランジスタTr1の素子特性の劣化に起因する表示品質の劣化を低減することができる。従って、パネル間のばらつきを補正することができる。   On the other hand, in the present embodiment, in addition to the plurality of light emitting pixels 11 arranged in a matrix, one or a plurality of non-light emitting pixels 14 are provided. The non-light emitting pixel 14 is not provided with the organic EL element 13, and is provided with a transistor having the same configuration as the driving transistor Tr 1 included in the light emitting pixel 11. Accordingly, it is possible to measure the current flowing through the transistor included in the non-light emitting pixel 14 or the physical quantity corresponding thereto, and correct the video signal 20A using the measurement result. As a result, the video signal 20A in which the deterioration of the element characteristics of the drive transistor Tr1 is taken into consideration can be obtained, so that the display quality deterioration due to the deterioration of the element characteristics of the drive transistor Tr1 can be reduced. Therefore, variations between panels can be corrected.

ところで、本実施の形態では、ダミー画素や輝度センサーは用いられておらず、さらに、非発光画素14は発光画素11の配列に倣って配置されている。そのため、ダミー画素や輝度センサーを用いたときのような、消費電力の増大や、パネルデザインの制約、ICの追加、システムの複雑化、コストの増大といった問題は生じない。以上のことから、本実施の形態では、ダミー画素や輝度センサーを用いずにパネル間のばらつきを補正することができる。   By the way, in the present embodiment, dummy pixels and luminance sensors are not used, and the non-light emitting pixels 14 are arranged following the arrangement of the light emitting pixels 11. Therefore, there are no problems such as an increase in power consumption, panel design restrictions, addition of IC, system complexity, and cost increase as in the case of using dummy pixels or a luminance sensor. From the above, in this embodiment, variations between panels can be corrected without using dummy pixels or luminance sensors.

<2.変形例>
[変形例1]
上記実施の形態では、計測回路25がカソード線CTLに挿入されていたが、例えば、図14、図15に示したように、電源線DSLに挿入されていてもよい。このようにした場合には、計測回路25は、図16に示したように、電流計によって計測された電源線DSLの電流値を計測信号25Aとして出力することになる。ここで、計測回路25で計測される電流値は、非発光画素14に含まれる駆動トランジスタTr1を流れる電流と等価である。従って、このようにした場合であっても、パネル間のばらつきを補正することができる。
<2. Modification>
[Modification 1]
In the above embodiment, the measurement circuit 25 is inserted into the cathode line CTL. However, for example, as shown in FIGS. 14 and 15, it may be inserted into the power supply line DSL. In such a case, the measurement circuit 25 outputs the current value of the power supply line DSL measured by the ammeter as the measurement signal 25A as shown in FIG. Here, the current value measured by the measurement circuit 25 is equivalent to the current flowing through the drive transistor Tr <b> 1 included in the non-light emitting pixel 14. Therefore, even in such a case, variations between panels can be corrected.

なお、計測回路25が電源線DSLに挿入されるためには、計測回路25を電源線DSLに挿入できるだけの長さの余裕度が電源線DSLに存在していることが必要となる。仮に、電源線駆動回路24と表示パネル10とがFPC(Flexible printed circuits)で接続されている場合には、上述した余裕度がFPCに存在していることが必要となる。しかし、上述した余裕度がFPCに存在していない場合には、例えば、図17、図18に示したように、非発光画素14と接続する1または複数の電源線DSLを表示パネル10から別途、引き出すFPCを設け、そのFPCに計測回路25を設けるようにしてもよい。   Note that in order for the measurement circuit 25 to be inserted into the power supply line DSL, it is necessary that the power supply line DSL has a margin enough to allow the measurement circuit 25 to be inserted into the power supply line DSL. If the power line drive circuit 24 and the display panel 10 are connected by FPC (Flexible printed circuits), it is necessary that the above-described margin exists in the FPC. However, if the above-described margin does not exist in the FPC, for example, as illustrated in FIGS. 17 and 18, one or more power supply lines DSL connected to the non-light emitting pixels 14 are separately provided from the display panel 10. Alternatively, an FPC to be drawn out may be provided, and the measurement circuit 25 may be provided in the FPC.

[変形例2]
上記実施の形態および変形例1では、発光画素11が2Tr1Cの回路構成となっている場合が例示されていたが、それ以外の回路構成となっていてもよい。例えば、図19に示したように、発光画素11が、6つのトランジスタ(Tr1,Tr2,Tr4,Tr5,Tr6,Tr7)で構成された画素回路12を有していてもよい。同様に、例えば、図20、図21に示したように、非発光画素14が、6つのトランジスタ(Tr1,Tr2,Tr4,Tr5,Tr6,Tr7)で構成された画素回路12を有していてもよい。
[Modification 2]
Although the case where the light emitting pixel 11 has a 2Tr1C circuit configuration has been exemplified in the above embodiment and Modification 1, the circuit configuration may be other than that. For example, as shown in FIG. 19, the light emitting pixel 11 may include a pixel circuit 12 including six transistors (Tr1, Tr2, Tr4, Tr5, Tr6, Tr7). Similarly, for example, as illustrated in FIGS. 20 and 21, the non-light emitting pixel 14 includes a pixel circuit 12 including six transistors (Tr1, Tr2, Tr4, Tr5, Tr6, Tr7). Also good.

<3.適用例>
以下、上記実施の形態およびその変形例で説明した表示装置1の適用例について説明する。上記実施の形態等の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
<3. Application example>
Hereinafter, application examples of the display device 1 described in the above embodiment and the modifications thereof will be described. The display device 1 according to the above-described embodiment or the like receives a video signal input from the outside or a video signal generated inside, such as a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera. The present invention can be applied to display devices of electronic devices in various fields that display as images or videos.

(適用例1)
図22は、上記実施の形態等の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態等の表示装置1により構成されている。
(Application example 1)
FIG. 22 illustrates an appearance of a television device to which the display device 1 according to the above-described embodiment or the like is applied. This television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320, and the video display screen unit 300 is configured by the display device 1 according to the above-described embodiment or the like. .

(適用例2)
図23は、上記実施の形態等の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態等の表示装置1により構成されている。
(Application example 2)
FIG. 23 illustrates an appearance of a digital camera to which the display device 1 according to the above-described embodiment or the like is applied. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440. The display unit 420 is configured by the display device 1 according to the above-described embodiment or the like. Yes.

(適用例3)
図24は、上記実施の形態等の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態等の表示装置1により構成されている。
(Application example 3)
FIG. 24 illustrates an appearance of a notebook personal computer to which the display device 1 according to the above-described embodiment or the like is applied. The notebook personal computer includes, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The display unit 530 is a display device such as the above-described embodiment. 1.

(適用例4)
図25は、上記実施の形態等の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態等の表示装置1により構成されている。
(Application example 4)
FIG. 25 illustrates an appearance of a video camera to which the display device 1 according to the above-described embodiment or the like is applied. This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. Reference numeral 640 denotes the display device 1 according to the above-described embodiment or the like.

(適用例5)
図26は、上記実施の形態等の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等の表示装置1により構成されている。
(Application example 5)
FIG. 26 illustrates an appearance of a mobile phone to which the display device 1 according to the above-described embodiment and the like is applied. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. The display 740 or the sub-display 750 is configured by the display device 1 according to the above-described embodiment or the like.

以上、実施の形態およびその変形例ならびに適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。   As described above, the present technology has been described with reference to the embodiment and its modified examples and application examples, but the present technology is not limited to the above-described embodiment and the like, and various modifications are possible.

例えば、上記実施の形態等では、アクティブマトリクス駆動のための画素回路12の構成は、上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路12の変更に応じて、上述した表示制御回路21や、信号線駆動回路22、書込線駆動回路23、電源線駆動回路24、計測回路25などの他に、必要な駆動回路を追加してもよい。   For example, in the above embodiment and the like, the configuration of the pixel circuit 12 for active matrix driving is not limited to that described in the above embodiment and the like, and a capacitor and a transistor may be added as necessary. In that case, in addition to the display control circuit 21, the signal line drive circuit 22, the write line drive circuit 23, the power supply line drive circuit 24, the measurement circuit 25, and the like according to the change of the pixel circuit 12, necessary drive is performed. A circuit may be added.

1…表示装置、10…表示パネル、10A…表示領域、10B…フレーム領域、11,…発光画素、12…画素回路、13…有機EL素子、14…非発光画素、20…駆動回路、20A…映像信号、20B…同期信号、21…表示制御回路、21A…信号データ,21B,21C,21D,32A…制御信号、22…信号線駆動回路、23…書込線駆動回路、24…電源線駆動回路24…計測回路、25A…計測信号、31…変換回路、32…コントローラ、33…メモリ、33A…テーブル、300…映像表示画面部、310…フロントパネル、320…フィルターガラス、410…発光部、420,530,640…表示部、430…メニュースイッチ、440…シャッターボタン、510…本体、520…キーボード、610…本体部、620…レンズ、630…スタート/ストップスイッチ、710…上側筐体、720…下側筐体、730…連結部、740…ディスプレイ、750…サブディスプレイ、760…ピクチャーライト、770…カメラ、Coled…素子容量、Cs…保持容量、CTL…カソード線、DTL…信号線、DSL…電源線、Ids…電流、Vcc,Vofs,Von,Voff,Vsig,Vss…電圧、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Vs…ソース電圧、Tr1…駆動トランジスタ、Tr2…書込トランジスタ、Tr3〜Tr7…トランジスタ、WSL…書込線、α…補正係数。   DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 10 ... Display panel, 10A ... Display area, 10B ... Frame area, 11 ... Light-emitting pixel, 12 ... Pixel circuit, 13 ... Organic EL element, 14 ... Non-light-emitting pixel, 20 ... Drive circuit, 20A ... Video signal, 20B ... Synchronization signal, 21 ... Display control circuit, 21A ... Signal data, 21B, 21C, 21D, 32A ... Control signal, 22 ... Signal line drive circuit, 23 ... Write line drive circuit, 24 ... Power line drive Circuit 24 ... Measurement circuit 25A ... Measurement signal 31 ... Conversion circuit 32 ... Controller 33 ... Memory 33A ... Table 300 ... Video display screen part 310 ... Front panel 320 ... Filter glass 410 ... Light emission part 420, 530, 640 ... display section, 430 ... menu switch, 440 ... shutter button, 510 ... main body, 520 ... keyboard, 610 ... main body section 620 ... Lens, 630 ... Start / Stop switch, 710 ... Upper housing, 720 ... Lower housing, 730 ... Connection part, 740 ... Display, 750 ... Sub-display, 760 ... Picture light, 770 ... Camera, Coled ... Element Capacitance, Cs: Retention capacitance, CTL: Cathode line, DTL: Signal line, DSL ... Power supply line, Ids ... Current, Vcc, Vofs, Von, Voff, Vsig, Vss ... Voltage, Vg ... Gate voltage, Vgs ... Gate-source Inter-voltage, Vs ... source voltage, Tr1 ... drive transistor, Tr2 ... write transistor, Tr3-Tr7 ... transistor, WSL ... write line, .alpha .... correction coefficient.

Claims (9)

行列状に配置された複数の発光画素と、
1または複数の非発光画素と
を備え、
前記発光画素は、発光素子と、前記発光素子を駆動する駆動トランジスタとを有し、
前記非発光画素は、前記発光素子を有さず、かつ前記駆動トランジスタと同一構成のトランジスタを有する
表示パネル。
A plurality of light emitting pixels arranged in a matrix;
One or more non-light emitting pixels,
The light-emitting pixel includes a light-emitting element and a driving transistor that drives the light-emitting element,
The non-light emitting pixel does not have the light emitting element and has a transistor having the same configuration as the driving transistor.
前記1または複数の非発光画素は、前記発光画素の配列に倣って配置されている
請求項1に記載の表示パネル。
The display panel according to claim 1, wherein the one or more non-light emitting pixels are arranged following the arrangement of the light emitting pixels.
列方向に延在するとともに、映像信号に応じた信号電圧を供給する複数の第1配線を備え、
前記非発光画素は、前記発光画素の列方向の配列に倣って配置され、当該非発光画素に隣接する発光画素と共通する第1配線に接続されている
請求項2に記載の表示パネル。
A plurality of first wirings extending in the column direction and supplying a signal voltage corresponding to the video signal;
The display panel according to claim 2, wherein the non-light-emitting pixels are arranged following the arrangement of the light-emitting pixels in the column direction, and are connected to a first wiring common to the light-emitting pixels adjacent to the non-light-emitting pixels.
行方向に延在するとともに、前記発光素子を駆動するための電流を供給する複数の第2配線を備え、
前記非発光画素は、前記発光画素の行方向の配列に倣って配置され、当該非発光画素に隣接する発光画素と共通する第2配線に接続されている
請求項2に記載の表示パネル。
A plurality of second wirings extending in a row direction and supplying a current for driving the light emitting element;
The display panel according to claim 2, wherein the non-light emitting pixels are arranged following the arrangement in the row direction of the light emitting pixels and are connected to a second wiring common to the light emitting pixels adjacent to the non-light emitting pixels.
行方向に延在するとともに、走査信号を供給する複数の第3配線を備え、
前記非発光画素は、当該非発光画素に隣接する発光画素と共通する第3配線に接続されている
請求項4に記載の表示パネル。
A plurality of third wirings extending in the row direction and supplying a scanning signal;
The display panel according to claim 4, wherein the non-light emitting pixel is connected to a third wiring common to the light emitting pixel adjacent to the non-light emitting pixel.
表示パネルと、前記表示パネルを駆動する駆動回路とを備え、
前記表示パネルは、行列状に配置された複数の発光画素と、1または複数の非発光画素とを有し、
前記発光画素は、発光素子と、前記発光素子を駆動する駆動トランジスタとを有し、
前記非発光画素は、前記発光素子を有さず、かつ前記駆動トランジスタと同一構成の補正用トランジスタを有する
表示装置。
A display panel and a drive circuit for driving the display panel;
The display panel includes a plurality of light emitting pixels arranged in a matrix and one or a plurality of non-light emitting pixels,
The light-emitting pixel includes a light-emitting element and a driving transistor that drives the light-emitting element,
The non-light emitting pixel does not include the light emitting element, and includes a correction transistor having the same configuration as the driving transistor.
前記表示パネルは、前記補正用トランジスタを流れる電流またはそれに対応する物理量を計測する計測回路を有し、
前記駆動回路は、前記計測回路の計測結果を利用して映像信号を補正する
請求項6に記載の表示装置。
The display panel includes a measurement circuit that measures a current flowing through the correction transistor or a physical quantity corresponding to the current.
The display device according to claim 6, wherein the drive circuit corrects the video signal using a measurement result of the measurement circuit.
表示装置を備え、
前記表示装置は、表示パネルと、前記表示パネルを駆動する駆動回路とを有し、
前記表示パネルは、行列状に配置された複数の発光画素と、1または複数の非発光画素とを有し、
前記発光画素は、発光素子と、前記発光素子を駆動する駆動トランジスタとを有し、
前記非発光画素は、前記発光素子を有さず、かつ前記駆動トランジスタと同一構成の補正用トランジスタを有する
電子機器。
A display device,
The display device includes a display panel and a drive circuit that drives the display panel,
The display panel includes a plurality of light emitting pixels arranged in a matrix and one or a plurality of non-light emitting pixels,
The light-emitting pixel includes a light-emitting element and a driving transistor that drives the light-emitting element,
The non-light emitting pixel does not include the light emitting element, and includes a correction transistor having the same configuration as the driving transistor.
行列状に配置された複数の発光画素と、1または複数の非発光画素とを備え、かつ前記発光画素は、発光素子と、前記発光素子を駆動する駆動トランジスタとを有し、前記非発光画素は、前記発光素子を有さず、かつ前記駆動トランジスタと同一構成の補正用トランジスタを有する表示パネルにおいて、前記補正用トランジスタを流れる電流またはそれに対応する物理量を計測し、その計測結果を利用して映像信号を補正するステップを含む
表示パネルの駆動方法。
A plurality of light-emitting pixels arranged in a matrix, and one or a plurality of non-light-emitting pixels, and the light-emitting pixels include a light-emitting element and a drive transistor that drives the light-emitting element, and the non-light-emitting pixel In a display panel that does not have the light emitting element and has a correction transistor having the same configuration as the drive transistor, the current flowing through the correction transistor or a physical quantity corresponding thereto is measured, and the measurement result is used. A display panel driving method including a step of correcting a video signal.
JP2012054066A 2012-03-12 2012-03-12 Display panel, driving method thereof, display device and electronic apparatus Pending JP2013186446A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012054066A JP2013186446A (en) 2012-03-12 2012-03-12 Display panel, driving method thereof, display device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012054066A JP2013186446A (en) 2012-03-12 2012-03-12 Display panel, driving method thereof, display device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2013186446A true JP2013186446A (en) 2013-09-19

Family

ID=49387883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012054066A Pending JP2013186446A (en) 2012-03-12 2012-03-12 Display panel, driving method thereof, display device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013186446A (en)

Similar Documents

Publication Publication Date Title
JP5277926B2 (en) Display device, driving method thereof, and electronic apparatus
JP5804732B2 (en) Driving method, display device, and electronic apparatus
JP4640449B2 (en) Display device, driving method thereof, and electronic apparatus
JP4306753B2 (en) Display device, driving method thereof, and electronic apparatus
JP5446217B2 (en) Display devices and electronic devices
JP5309470B2 (en) Display device, driving method thereof, and electronic apparatus
JP2010113226A (en) Display device and electronic product
JP2009157019A (en) Display device and electronic equipment
JP2008286953A (en) Display device, its driving method, and electronic equipment
JP2011118301A (en) Display device, method for driving the same, and electronic equipment
WO2013084702A1 (en) Display device, display panel, drive method therefor, and electronic device
JP2008197607A (en) Pixel circuit, image display device and its driving method
JP4438869B2 (en) Display device, driving method thereof, and electronic apparatus
JP5909759B2 (en) Pixel circuit, display panel, display device, and electronic device
JP5793058B2 (en) Display panel, display device and electronic device
JP4826698B2 (en) Electro-optical device, driving circuit and driving method thereof, and electronic apparatus
JP2013057726A (en) Display panel, display device and, electronic device
JP2011128443A (en) Display device, method of driving the same, and electronic equipment
JP2010039117A (en) Display, its driving method, and electronic device
JP2009098428A (en) Display device and its driving method, and electronic equipment
JP2015194543A (en) Display device, illumination device and electronic apparatus
JP2010097097A (en) Display device and method of driving the same, and electronic apparatus
JP2013186447A (en) Display device and driving method of the same, and electronic apparatus
JP2013186446A (en) Display panel, driving method thereof, display device and electronic apparatus
JP2008287195A (en) Display device and electronic equipment