JP2013183043A - 磁気検出素子及びそれを用いた磁気センサ - Google Patents

Abstract

【課題】 特に従来に比べて外乱ノイズ耐性を向上させることを可能としたセルフピン止め型の磁気検出素子及びそれを用いた磁気センサを提供することを目的とする。
【解決手段】 永久磁石を内蔵しない磁気センサに使用される磁気検出素子において、固定磁性層は、第１磁性層３ａと第２磁性層３ｃとが非磁性中間層３ｂを介して積層され記第１磁性層と前記第２磁性層とが反平行に磁化固定されたセルフピン止め型であり、第２磁性層が前記非磁性材料層に接しており、第１磁性層３ａは第２磁性層３ｃよりも高保磁力材料のＦｅＣｏで形成され、第１磁性層３ａの膜厚ｔ１は１１Å以上で１７Å以下の範囲内で第２磁性層３ｃの膜厚ｔ２よりも薄く、第１磁性層と前記第２磁性層の磁化量の差が実質的にゼロであることを特徴とする。
【選択図】図１

Description

本発明は、セルフピン止め型の磁気検出素子に関する。

磁気検出素子を備える磁気センサは、通常、永久磁石とペアで使用され、例えば車載センサでは、１００℃以上の高温環境下で、数十ｍＴ以上の磁場中での耐環境性が重要であった。

これに対して、携帯電話機等に内蔵される地磁気センサの場合、永久磁石を必要とせず、高感度に地磁気を検知する能力が求められる。地磁気センサの場合、車載センサ等に比べて耐熱性は不要であるが、安定した高感度特性を維持するには、優れた外乱ノイズ耐性が必要であった。

下記の特許文献にはセルフピン止め型の磁気検出素子の発明が開示されている。セルフピン止め型の磁気検出素子は、反強磁性層を有していない構造である。各特許文献にはセルフピン止め型の磁気検出素子を携帯電話機等、永久磁石を内蔵しない磁気センサに適用した場合に関し、外乱ノイズ耐性を向上させるための磁気検出素子の構造が記載されていない。

ＷＯ２０１１／１１１６４８ 特開２００８−３０６１１２号公報 特開２００９−１８０６０４号公報

そこで本発明は、上記従来の課題を解決するためのものであり、特に従来に比べて外乱ノイズ耐性を向上させることを可能としたセルフピン止め型の磁気検出素子及びそれを用いた磁気センサを提供することを目的とする。

本発明は、永久磁石を内蔵しない磁気センサに使用される磁気検出素子において、
固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、
前記固定磁性層は、第１磁性層と第２磁性層とが非磁性中間層を介して積層され、前記第１磁性層と前記第２磁性層とが反平行に磁化固定されたセルフピン止め型であり、前記第２磁性層が前記非磁性材料層に接しており、
前記第１磁性層は前記第２磁性層よりも高保磁力材料のＦｅＣｏで形成され、
前記第１磁性層の膜厚ｔ１は１１Å以上で１７Å以下の範囲内で前記第２磁性層の膜厚ｔ２よりも薄く、
前記第１磁性層と前記第２磁性層の磁化量の差が実質的にゼロであることを特徴とするものである。これにより外乱ノイズ耐性を従来に比べて向上させることができる。

本発明では、前記第１磁性層の膜厚ｔ１は、１１Å以上で１３．５Å以下であることが好ましい。より効果的に外乱ノイズ耐性の向上を図ることができる。

また本発明では、前記第１磁性層は、Ｆｅ_xＣｏ_100-x（ただしｘは、５５ａｔ％以上で６５ａｔ％以下）で形成されることが好ましい。また、前記非磁性中間層の膜厚は、３Å以上で６Å以下であることが好ましい。前記非磁性中間層はＲｕで形成されることが好ましい。

また本発明における、永久磁石を内蔵しない磁気センサは、基板上に、上記に記載された磁気検出素子が配置されたことを特徴とするものである。これにより優れた外乱ノイズ耐性を備える、永久磁石を内蔵しない磁気センサにできる。

本発明では、外乱ノイズ耐性に優れたセルフピン止め型の磁気検出素子及びそれを用いた磁気センサを実現できる。

本実施形態における磁気検出素子の部分拡大縦断面図、 図１に示す磁気検出素子と、磁気検出素子に接続されるハードバイアス層との位置関係を示す部分縦断面図、 本実施形態における磁気センサの回路構成図、 第１磁性層と第２磁性層の膜厚が異なる複数のセルフピン止め型の磁気検出素子に対する、外部磁界とΔＭＲとの関係を示すグラフ、 第１磁性層と第２磁性層の膜厚が異なる複数のセルフピン止め型の磁気検出素子に対する、外部磁界とΔＭＲ／ΔＭＲ（初期）との関係を示すグラフ、 第１磁性層の膜厚とΔＭＲ劣化率（４ＫＯｅ印加後）との関係を示すグラフ、 第１磁性層の膜厚とΔＭＲ劣化率（５ＫＯｅ印加後）との関係を示すグラフ、 第１磁性層の膜厚と保磁力Ｈｃとの関係を示すグラフ、 第１磁性層の膜厚とΔＭＲ（３ｋＯｅ印加後）との間を示すグラフ、 アニールなしと２７０℃アニールを施した場合とにおける、第１磁性層の膜厚とΔＭＲ劣化率（４ｋＯｅ印加後）との関係を示すグラフ。

図１は、本実施形態における磁気検出素子の部分拡大縦断面図である。
図１に示すように本実施形態の磁気検出素子（ＧＭＲ素子）１は、下から、シード層２、固定磁性層３、非磁性材料層４、フリー磁性層５及び保護層６の順に積層されて成膜される。磁気検出素子１を構成する各層は、例えばスパッタにて成膜される。

シード層２は、ＮｉＦｅＣｒあるいはＣｒ等で形成される。またシード層２の膜厚は、３６〜６０Å程度である。シード層２と、図示しない基板との間に、Ｔａ，Ｈｆ，Ｎｂ，Ｚｒ，Ｔｉ，Ｍｏ，Ｗ等からなる下地層が形成されていてもよい。

固定磁性層３は、第１磁性層３ａと第２磁性層３ｃと、第１磁性層３ａ及び第２磁性層３ｃ間に介在する非磁性中間層３ｂとのＳＦＰ（Synthetic Ferri Pin）構造である。

図１に示すように第１磁性層３ａの固定磁化方向（Ｐ１）と、第２磁性層３ｃの固定磁化方向（Ｐ２）は反平行となっている。

図１に示すように、第１磁性層３ａはシード層２上に形成されており、第２磁性層３ｃは、後述する非磁性材料層４に接して形成されている。

本実施形態における第１磁性層３ａは、第２磁性層３ｃよりも高保磁力材料のＦｅ_xＣｏ_100-x（ただしｘは、５５ａｔ％以上で６５ａｔ％以下）で形成される。

また図１の図では、第１磁性層３ａの膜厚ｔ１は、１１Å以上で１７Å以下の範囲内であり、第２磁性層３ｃの膜厚ｔ２よりも薄い。

これにより本実施形態では第１磁性層３ａの保磁力Ｈｃを３５（ｋＡ／ｍ）以上、好ましくは４０（ｋＡ／ｍ）以上、より好ましくは５０（ｋＡ／ｍ）以上の安定した値に設定できる。

非磁性材料層４に接する第２磁性層３ｃは磁気抵抗効果（ＧＭＲ効果）に寄与する層であり、第２磁性層３ｃには、アップスピンを持つ伝導電子とダウンスピンを持つ伝導電子の平均自由行程差を大きくできる磁性材料が選択される。

具体的には第２磁性層３ｃは、Ｃｏ_yＦｅ_100-y（ただしｙは８５ａｔ％以上１００ａｔ％よりも小さい）あるいはＣｏで形成される。

そして第２磁性層３ｃの膜厚ｔ２は、１２Å以上で２１Å以下の範囲内で第１磁性層３ａの膜厚ｔ２よりも厚く形成されている。

第１磁性層３ａ及び第２磁性層３ｃの各膜厚ｔ１，ｔ２は、第１磁性層３ａと第２磁性層３ｃの磁化量（飽和磁化Ｍｓ・膜厚ｔ）の差が実質的にゼロとなるように調整されている。

ここで「実質的にゼロ」とは、[（第１磁性層３ａの磁化量−第２磁性層３ｃの磁化量）／第１磁性層３ａと第２磁性層３ｃの平均磁化量]が絶対値で０．７％以下であることをいう。

本実施形態における固定磁性層３は、ＳＦＰ構造によるセルフピン止め型である。すなわち反強磁性層を備えない構成である。

ところで、固定磁性層３の磁化固定力を高めるには、上記したように、第１磁性層３ａの保磁力Ｈｃを高めること、第１磁性層３ａと第２磁性層３ｃの磁化量の差を実質的にゼロに調整すること、さらには非磁性中間層３ｂの膜厚ｔ３を調整して第１磁性層３ａと第２磁性層３ｃ間に生じるＲＫＫＹ相互作用により反平行結合磁界を強めることが重要とされている。

そして、セルフピン止め型の固定磁性層３において、後述する実験結果に示すように、優れた外乱ノイズ耐性を得るには、第１磁性層３ａ（Ｆｅ_xＣｏ_100-x）の膜厚ｔ１が重要であることがわかったのである。

すなわち本実施形態におけるセルフピン止め型の磁気検出素子１は、第１磁性層３ａの膜厚ｔ１を、１１Å以上で１７Å以下の範囲内とした点に特徴的部分がある。

これにより高いΔＭＲ及び優れた外乱ノイズ耐性を得ることが可能になる。本実施形態では、第１磁性層３ａの膜厚ｔ１を１７Å以下としたが、第１磁性層３ａ及び第２磁性層３ｃの各膜厚ｔ１，ｔ２を厚くしすぎると、非磁性中間層３ｂを介して第１磁性層３ａと第２磁性層３ｃ間に作用するＲＫＫＹ相互作用による反平行結合磁界Ｈｅｘが小さくなる結果、ΔＭＲが不安定化する。

反平行結合磁界Ｈｅｘと各膜厚ｔ１，ｔ２及び各磁性層３ａ，３ｃの飽和磁化Ｍｓ１、Ｍｓ２との間には、以下の［数１］に示す関係がある。

［数１］
Ｅ∝Ｈｅｘ×（Ｍｓ１×ｔ１＋Ｍｓ２×ｔ２）

ここでＥは層間交換結合エネルギーであり、層間交換結合エネルギーＥは、固定値である。このため、［数１］から反平行結合磁界Ｈｅｘは、各膜厚ｔ１，ｔ２が大きくなると小さくなることがわかる。

本実施形態では、第１磁性層３ａの膜厚ｔ１を１７Å以下としたことで、磁化分散を抑制でき、ΔＭＲ劣化率を低く抑えることができる。特に後述する実験によれば、４ｋＯｅの外部磁界を印加した後に測定されたΔＭＲ劣化率を１０％以内に収めることができた。

また本実施形態では、第１磁性層３ａの膜厚ｔ１を１１Å以上としたことで、第１磁性層３ａの保磁力Ｈｃを高い値、具体的には３５（ｋＡ／ｍ）以上、好ましくは４０（ｋＡ／ｍ）以上、より好ましくは５０（ｋＡ／ｍ）以上に保つことができた。

第１磁性層３ａの膜厚ｔ１を薄くすると、磁場バランスを保つために第２磁性層３ｃの膜厚ｔ２も薄くする必要があるが、第２磁性層３ｃの膜厚ｔ２を薄くすると、磁気抵抗効果の発生起源である非磁性材料層４との界面でスピン依存散乱を生じる自由電子の平均自由行程が減少し、その結果、ΔＭＲが減少する。本実施形態では、図１に示す磁気検出素子１を、地磁気センサや電流センサ等、永久磁石を内蔵しない磁気センサに用いた際、１０％以上のΔＭＲを確保すべく、第１磁性層３ａの膜厚ｔ１を１１Å以上に設定した。

また本実施形態では、第１磁性層３ａの膜厚ｔ１は、１１Å以上で１３．５Å以下とすることが好ましい。後述する実験によれば、第１磁性層３ａの膜厚ｔ１を１３．５Å以下に設定することで、５ｋＯｅの外部磁界を印加した後に測定したΔＭＲ劣化率をほぼ最小値に抑えることができた。

また第１磁性層３ａはＦｅ_xＣｏ_100-xで形成され、ＦｅＦｅ組成比ｘは６０ａｔ％に近いほど好適であり、本実施形態では、Ｆｅ組成比ｘを５５ａｔ％〜６５ａｔ％の範囲内に設定した。これによりＦｅＣｏ合金層の保磁力Ｈｃを高い値に安定して設定することができる。

また第１磁性層３ａと第２磁性層３ｃの間に位置する非磁性中間層３ｂの膜厚ｔ３は、３以上で６Å以下であることが好ましい。また、非磁性中間層３ｂは、Ｒｕで形成されることが好ましい。またこのとき、非磁性中間層３ｂの膜厚ｔ３は、３．４Å以上で４．２Å以下であることがより好ましい。これにより、より効果的に、安定して高いΔＭＲを得ることが出来る。

非磁性材料層４は、Ｃｕ（銅）などの非磁性導電材料で形成される。また、非磁性材料層４は絶縁層で形成されＴＭＲ素子にも適用できる。フリー磁性層５は、ＮｉＦｅ、ＣｏＦｅ、ＣｏＦｅＮｉなどの軟磁性材料で形成される。図１に示す構造では、フリー磁性層５は、ＣｏＦｅ合金層５ａとＮｉＦｅ合金層５ｂとの積層構造であるが、フリー磁性層５の構造は限定されるものでない。すなわちフリー磁性層５の材質を限定するものでなく、また、単層構造、積層構造、及び積層フェリ構造の別を問わない。保護層６は、Ｔａ（タンタル）などの非磁性材料で形成される。

また本実施形態では、下からフリー磁性層５、非磁性材料層４及び固定磁性層（下から第２磁性層３ｃ、非磁性中間層３ｂ、第１磁性層３ａの順）３の順に積層された構造としてもよい。

図２は、図１に示す磁気検出素子１と、磁気検出素子１に接続されるハードバイアス層との位置関係を示す部分縦断面図である。

図２（ａ）に示すように、磁気検出素子１は、支持基板９上に絶縁層５０を介して形成されている。図２（ａ）に示すように磁気検出素子１上には、絶縁層５１が設けられ、各ハードバイアス層３６が絶縁層５１の平坦化面上に形成される。

あるいは図２（ｂ）に示すように、磁気検出素子１の一部を除去して、その除去された凹部１ａ上にハードバイアス層３６を形成してもよい。または図２（ｃ）に示すように、ハードバイアス層３６の形成位置における磁気検出素子１を全て削除して、分離した各磁気検出素子１の間に各ハードバイアス層３６を介在させる構成とすることも出来る。

これにより、磁気検出素子１を構成するフリー磁性層５（図１参照）にＹ方向からバイアス磁界が供給され、フリー磁性層５の磁化は、固定磁性層３の固定磁化方向に対して直交する方向に向けられる。

あるいは本実施形態では、ハードバイアス層３６が形成されず、あるいはハードバイアス層３６の位置に非磁性導電層（電極層）が形成された構造とすることもできる。

本実施形態では図２に示すＹ方向に長く延びる磁気検出素子１がＸ方向に間隔を空けて複数本、配置され、各磁気検出素子１の端部間が導電層により接続されたミアンダ形状となっている。

このようにミアンダ形状にて構成された磁気検出素子１は、複数個、設けられ、図３に示すブリッジ回路を構成する。図３では、各磁気検出素子１を区別するために磁気検出素子１ａ〜１ｄとした。このうち磁気検出素子１ａと磁気検出素子１ｄとは同じ感度軸方向を持ち、磁気検出素子１ｂと磁気検出素子１ｃは、感度軸方向が磁気検出素子１ａ，１ｄに対して反対方向となっている。感度軸方向は、図１に示す固定磁性層３を構成する第２磁性層３ｃの固定磁化方向（Ｐ２））である。よって磁気検出素子１ａと磁気検出素子１ｄの感度軸方向が図１に示すＰ２であれば、磁気検出素子１ｂと磁気検出素子１ｃの感度軸方向は図１に示すＰ２の反対方向である。

そして、磁気検出素子１ａと第１磁気検出素子１ｂ、及び、磁気検出素子１ｃと磁気検出素子１ｄとが、夫々、直列に接続される。磁気検出素子１ａ，１ｃは、入力端子（Ｖｄｄ）に接続され、磁気検出素子１ｂ，１ｄはグランド端子（ＧＮＤ）に接続され、磁気検出素子１ａと磁気検出素子１ｂとの間、及び磁気検出素子１ｃと第１磁気検出素子１ｄとの間に夫々、出力端子（Ｖ１，Ｖ２）が接続されている。

図３に示す磁気センサＳは、例えば携帯電話機内に内蔵される地磁気センサであり、地磁気センサには永久磁石が内蔵されていない。地磁気センサは微弱な地磁気を検知して地磁気の方位を検出するためのものである。

例えば地磁気（外部からの検出磁界）が図３に示すブリッジ回路に作用したとき、地磁気の方向が、磁気検出素子１ａ，１ｄの感度軸方向と同方向であれば、磁気検出素子１ａ，１ｄの電気抵抗値は最小となり、一方、磁気検出素子１ｂ，１ｃに対しては地磁気の方向が感度軸方向と反対方向となるため磁気検出素子１ｂ、１ｃの電気抵抗値は最大値となり、出力を得ることができる。

本実施形態において、地磁気を高感度にて安定して検知するためには、外乱ノイズ耐性が強化されなければならない。

本実施形態の磁気検出素子１の構成によれば、後述する実験結果に示すように外乱ノイズ耐性を効果的に向上させることができる。

また後述する実験結果に示すように、地磁気レベルの磁場環境下（ほぼ無磁場状態）にて２７０℃程度の耐熱性を確保できることがわかった。さらに本実施形態では、無磁場アニールを施すことで、外乱ノイズ耐性が更に改善されることがわかった。

本実施形態における磁気センサは、地磁気センサ以外に電流センサ等にも適用可能である。

以下のセルフピン止め型のＧＭＲ素子を作製した。
基板／シード層：ＮｉＦｅＣｒ（４２）／固定磁性層［第１磁性層：Ｆｅ_60at%Ｃｏ_40at%（Ｘ）／非磁性中間層：Ｒｕ（３．６）／第２磁性層Ｃｏ_90at%Ｆｅ_10at%（Ｙ）］／非磁性材料層：Ｃｕ（２２）／フリー磁性層［Ｃｏ_90at%Ｆｅ_10at%（１２）／ＮｉＦｅ（２０）］／保護層：Ｔａ（５０）
各層における括弧内の数値は膜厚を示し、単位はÅである。

第１磁性層と第２磁性層の各膜厚を（Ｘ＝１８．６、Ｙ＝２４）、（Ｘ＝１６、Ｙ＝２０）、（Ｘ＝１３．５、Ｙ＝１６）、（Ｘ＝１１、Ｙ＝１２）とした。これら各膜厚の組み合わせは、第１磁性層と第２磁性層との磁化量の差がゼロとなる理想状態を示している。

実験では、まず１００Ｏｅ（初期）の外部磁界を印加した後、ΔＭＲを測定した。さらに、５００〜５０００Ｏｅの外部磁界（外乱）を印加し、その後、ΔＭＲを測定した。その実験結果が図４に示されている。

また、５００Ｏｅ〜５０００Ｏｅの外部磁界（外乱）を印加した後測定したΔＭＲを、１００Ｏｅ（初期）の外部磁界を印加した後測定したΔＭＲ（基準値）で割ったΔＭＲ／ΔＭＲ（初期）を求めた。その実験結果が図５に示されている。

図４に示すようにどの実験試料においても３０００Ｏｅ程度以上の外部磁界印加後におけるΔＭＲは低下する傾向にあった。

図５に示すように、どの実験試料においても３０００Ｏｅ程度以下の外部磁界印加後におけるΔＭＲ／ΔＭＲ（初期）はほぼ１であり、劣化していないことがわかった。

しかしながら図５において、３０００Ｏｅ以上の外部磁界印加後におけるΔＭＲ／ΔＭＲ（初期）を考察すると、特に、第１磁性層の膜厚を１８．６Åとし第２磁性層の２４Åとした実験試料では例えば５０００Ｏｅ程度の外部磁界印加後におけるΔＭＲ／ΔＭＲ（初期）が０．８を下回り、外乱ノイズ耐性が大きく低下していることがわかった。

図６は、横軸を第１磁性層の膜厚とし、縦軸をΔＭＲ劣化率としたグラフである。図６でのΔＭＲ劣化率は、［（ΔＭＲ（初期）−ΔＭＲ（４ｋＯｅ印加後））／ΔＭＲ（初期）］×１００（％）で示される。

図６に示すように、４ｋＯｅの外部磁界印加後、ΔＭＲ劣化率を１０％以内に抑えるには、第１磁性層の膜厚を１７Å以下に設定することが必要であるとわかった。

また図７は、第１磁性層の膜厚との関係を、［（ΔＭＲ（初期）−ΔＭＲ（５ｋＯｅ印加後））／ΔＭＲ（初期）］×１００（％）としたΔＭＲ劣化率で評価した実験結果である。

図７に示すように、５ｋＯｅの外部磁界印加後におけるΔＭＲ劣化率を最小限に小さくするには、第１磁性層の膜厚を１３．５Å以下に設定することが必要であるとわかった。

次に、以下の積層膜を形成した。
基板／シード層：ＮｉＦｅＣｒ（４２）／第１磁性層：Ｆｅ_60at%Ｃｏ_40at%（Ｘ）／非磁性中間層：Ｒｕ（４）／非磁性材料層：Ｃｕ（２２）／保護層：Ｔａ（５０）
各層における括弧内の数値は膜厚を示し、単位はÅである。

上記積層膜には第２磁性層及びフリー磁性層は形成されていない。これは第１磁性層の保磁力Ｈｃを適切に測定するためである。

図８は、第１磁性層の膜厚と第１磁性層の保磁力Ｈｃとの関係を示すグラフである。
図８に示すように、第１磁性層の膜厚が１１Åより小さくなると、強磁性が弱くなり、急激な保磁力Ｈｃの低下が見られた。保磁力Ｈｃの低下は、磁化分散、ΔＭＲの減少、信頼性低下に繋がるため好ましくない。

また図４等の実験で使用したセルフピン止め型のＧＭＲ素子を作製し、３ｋＯｅの外部磁界印加後におけるΔＭＲを測定した。実験では、第１磁性層の膜厚を約１０Å〜２２Åの範囲内で変化させ、第２磁性層の膜厚については、第１磁性層との磁化量との差がゼロとなるように調整した。図９がその実験結果である。

第１磁性層の膜厚を薄くすると、第１磁性層と第２磁性層との磁化バランスを保つために、第２磁性層の膜厚を薄くしなければならないが、第２磁性層の膜厚を薄く形成すると、磁気抵抗効果の発生起源であるＣｕ層（非磁性材料層）との界面でスピン依存散乱を生じる自由電子の平均自由行程が減少し、その結果、図９に示すように、ΔＭＲが低下した。

よって図８、図９の実験結果に基づいて、第１磁性層の膜厚を１１Å以上に設定した。これにより図８に示すように第１磁性層の保磁力を３５（Ａ／ｍ）以上にでき、好ましくは４０（Ａ／ｍ）以上、より好ましくは５０（Ａ／ｍ）以上に設定できる。

次に、図４等の実験で使用したセルフピン止め型のＧＭＲ素子を作製し、４ｋＯｅの外部磁界印加後におけるΔＭＲを測定した。実験では、ＧＭＲ素子に対するアニール処理（熱処理）なし、及び２７０℃で１０分間のアニール処理を行った後、第１磁性層の膜厚を変化させながら、４ｋＯｅの外部磁界印加後におけるΔＭＲ劣化率を測定した。その実験結果が図１０に示されている。

図１０に示すように、例えば第１磁性層の膜厚、及び第２磁性層の膜厚を１６Å、２０Åとした実験試料ではΔＭＲ劣化率が、アニールなし（アニール前）では９％であったのに対し、アニール後６％に改善された。また、第１磁性層の膜厚、及び第２磁性層の膜厚を１１Å、１２Åとした実験試料ではΔＭＲ劣化率が、アニールなし（アニール前）では７％であったのに対し、アニール後４％に改善された。

このようにアニールによる磁化安定効果により、外乱ノイズ耐性を改善できることがわかった。

Ｐ１、Ｐ２ 磁化固定方向
Ｓ 磁気センサ
１、１ａ〜１ｄ 磁気検出素子
３ 固定磁性層
３ａ 第１磁性層
３ｂ 非磁性中間層
３ｃ 第２磁性層
４ 非磁性材料層
５ フリー磁性層

Claims (6)

1. 永久磁石を内蔵しない磁気センサに使用される磁気検出素子において、
   固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、
   前記固定磁性層は、第１磁性層と第２磁性層とが非磁性中間層を介して積層され、前記第１磁性層と前記第２磁性層とが反平行に磁化固定されたセルフピン止め型であり、前記第２磁性層が前記非磁性材料層に接しており、
   前記第１磁性層は前記第２磁性層よりも高保磁力材料のＦｅＣｏで形成され、
   前記第１磁性層の膜厚ｔ１は１１Å以上で１７Å以下の範囲内で前記第２磁性層の膜厚ｔ２よりも薄く、
   前記第１磁性層と前記第２磁性層の磁化量の差が実質的にゼロであることを特徴とする磁気検出素子。
2. 前記第１磁性層の膜厚ｔ１は、１１Å以上で１３．５Å以下である請求項１記載の磁気検出素子。
3. 前記第１磁性層は、Ｆｅ_xＣｏ_100-x（ただしｘは、５５ａｔ％以上で６５ａｔ％以下）で形成される請求項１又は２に記載の磁気検出素子。
4. 前記非磁性中間層の膜厚は、３Å以上で６Å以下である請求項１ないし３のいずれか１項に記載の磁気検出素子。
5. 前記非磁性中間層はＲｕで形成される請求項４記載の磁気検出素子。
6. 基板上に、請求項１ないし４のいずれか一項に記載された前記磁気検出素子が配置されたことを特徴とする永久磁石を内蔵しない磁気センサ。

Images