JP2013175775A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2013175775A
JP2013175775A JP2013097015A JP2013097015A JP2013175775A JP 2013175775 A JP2013175775 A JP 2013175775A JP 2013097015 A JP2013097015 A JP 2013097015A JP 2013097015 A JP2013097015 A JP 2013097015A JP 2013175775 A JP2013175775 A JP 2013175775A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
connection electrode
wiring board
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013097015A
Other languages
Japanese (ja)
Other versions
JP5709326B2 (en
Inventor
Kazuma Tanida
一真 谷田
Osamu Miyata
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013097015A priority Critical patent/JP5709326B2/en
Publication of JP2013175775A publication Critical patent/JP2013175775A/en
Application granted granted Critical
Publication of JP5709326B2 publication Critical patent/JP5709326B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board that prevents a short-circuit between connection electrodes for an electrical connection with a semiconductor chip, and to provide a semiconductor device using the wiring board.SOLUTION: A wiring board 15 is formed on a junction surface 15a to which a semiconductor chip 3 is bonded, and includes connection electrodes 14 for connecting the semiconductor chip 3; a solder-resist film 6 formed on the junction surface 15a and having openings 6a for exposing the connection electrodes 14; and a low-melting metal film 16 formed on the connection electrodes 14 in the openings 6a and composed of a low-melting metal material having a lower solid-phase line temperature than the connection electrodes 14. Each opening 6a is formed so that the inner volume Vis larger than the sum of the volume Vof the connection electrode 14 disposed in the opening 6a and the volume Vof the low-melting metal film 16.

Description

この発明は、配線基板に半導体チップをフリップチップ接続してなる半導体装置に関する。   The present invention relates to a semiconductor device in which a semiconductor chip is flip-chip connected to a wiring board.

半導体装置の小型化および高密度実装のために、半導体チップの機能素子が形成された機能面を固体装置に対向させて、半導体チップを固体装置に接続するフリップチップ接続構造が注目されている。
図６は、フリップチップ接続構造を有する半導体装置の図解的な断面図である。この半導体装置５１は、配線基板５２と、機能素子５４が形成された機能面５３ａを、配線基板５２の接合面５２ａに対向させて接続された半導体チップ５３とを備えている。 For downsizing and high-density mounting of a semiconductor device, a flip chip connection structure in which a functional surface on which a functional element of a semiconductor chip is formed is opposed to a solid device and a semiconductor chip is connected to the solid device has attracted attention.
FIG. 6 is a schematic cross-sectional view of a semiconductor device having a flip-chip connection structure. The semiconductor device 51 includes a wiring board 52 and a semiconductor chip 53 connected so that a functional surface 53 a on which a functional element 54 is formed is opposed to a bonding surface 52 a of the wiring board 52.

配線基板５２の接合面５２ａには、複数の接続電極５５が形成されている。また、配線基板５２の接合面５２ａには、その接合面５２ａと半導体チップ５３の機能面５３ａとの間隔より小さい厚みを有するソルダレジスト膜５６が形成されている。ソルダレジスト膜５６には、接続電極５５を個々に露出させるための複数の開口５６ａが形成されている。
半導体チップ５３の機能面５３ａには、機能素子５４と電気的に接続された複数の電極パッド５７が形成されている。電極パッド５７は、機能面５３ａを覆う表面保護膜５９に形成された開口５９ａから露出している。また、各電極パッド５７の上には、突起電極５８が、表面保護膜５９の表面から突出して形成されている。 A plurality of connection electrodes 55 are formed on the bonding surface 52 a of the wiring substrate 52. A solder resist film 56 having a thickness smaller than the distance between the bonding surface 52 a and the functional surface 53 a of the semiconductor chip 53 is formed on the bonding surface 52 a of the wiring substrate 52. In the solder resist film 56, a plurality of openings 56a for individually exposing the connection electrodes 55 are formed.
A plurality of electrode pads 57 electrically connected to the functional element 54 are formed on the functional surface 53 a of the semiconductor chip 53. The electrode pad 57 is exposed from an opening 59a formed in the surface protective film 59 covering the functional surface 53a. In addition, a protruding electrode 58 is formed on each electrode pad 57 so as to protrude from the surface of the surface protective film 59.

配線基板５２の接合面５２ａに形成された接続電極５５と、半導体チップ５３の機能面５３ａに形成された突起電極５８とは、電極パッド５７、接続電極５５および突起電極５８より固相線温度（融点）が低い低融点金属からなる接合材６０を介して接続されている。この接合材６０は、半導体チップ５３の突起電極５８上に配置される半田ボールが、その半導体チップ５３と配線基板５２との接合時に溶融して形成される。   The connection electrode 55 formed on the bonding surface 52 a of the wiring substrate 52 and the protruding electrode 58 formed on the functional surface 53 a of the semiconductor chip 53 are solid-phase temperature (from the electrode pad 57, the connecting electrode 55 and the protruding electrode 58 ( They are connected via a bonding material 60 made of a low melting point metal having a low melting point. The bonding material 60 is formed by melting the solder balls disposed on the protruding electrodes 58 of the semiconductor chip 53 when the semiconductor chip 53 and the wiring substrate 52 are bonded.

そして、配線基板５２と半導体チップ５３との間に存在する空隙は、アンダーフィル層６３で埋められている。
図７は、従来の半導体装置５１の製造方法を説明するための図解的な断面図である。
まず、配線基板５２が、接合面５２ａを上方に向けられて、ほぼ水平な姿勢で保持される。そして、ヒータを内蔵して加熱することが可能なボンディングツール６２により、半導体チップ５３が、機能面５３ａと反対側の面である裏面５３ｂを吸着されて、保持される。半導体チップ５３は、機能面５３ａを下方に向けられて、配線基板５２の接合面５２ａに対向される。半導体チップ５３の機能面５３ａには、接続電極５５上に半田ボール６１が形成されている。 A gap existing between the wiring substrate 52 and the semiconductor chip 53 is filled with an underfill layer 63.
FIG. 7 is a schematic cross-sectional view for explaining a conventional method for manufacturing the semiconductor device 51.
First, the wiring board 52 is held in a substantially horizontal posture with the bonding surface 52a facing upward. The semiconductor chip 53 is held by adsorbing the back surface 53b, which is the surface opposite to the functional surface 53a, by the bonding tool 62 that can be heated with a built-in heater. The semiconductor chip 53 faces the bonding surface 52 a of the wiring substrate 52 with the functional surface 53 a facing downward. A solder ball 61 is formed on the connection electrode 55 on the functional surface 53 a of the semiconductor chip 53.

続いて、半導体チップ５３の突起電極５８が配線基板５２の接続電極５５に当接するように位置を合わされた後、ボンディングツール６２が下降され、半導体チップ５３が配線基板５２に接合される。この際、ボンディングツール６２により、半導体チップ５３が加熱され、この熱により、半田ボール６１が溶融される。その後、ボンディングツール６２による加熱が停止され、半田ボール６１は接続電極５５と突起電極５８とを電気的に接続する接合材６０となる。   Subsequently, after the protruding electrodes 58 of the semiconductor chip 53 are aligned so as to contact the connection electrodes 55 of the wiring board 52, the bonding tool 62 is lowered and the semiconductor chip 53 is bonded to the wiring board 52. At this time, the semiconductor chip 53 is heated by the bonding tool 62, and the solder ball 61 is melted by this heat. Thereafter, heating by the bonding tool 62 is stopped, and the solder ball 61 becomes a bonding material 60 that electrically connects the connection electrode 55 and the protruding electrode 58.

さらに、未硬化（液状）のアンダーフィル材が、配線基板５２と半導体チップ５３との隙間に充填された後、硬化させるための処理が行われ、配線基板５２と半導体チップ５３との隙間にアンダーフィル層６３が形成される。これにより、図６に示す半導体装置５１が得られる。   Further, after the uncured (liquid) underfill material is filled in the gap between the wiring substrate 52 and the semiconductor chip 53, a treatment for curing is performed, and the underfill material is underfilled in the gap between the wiring substrate 52 and the semiconductor chip 53. A fill layer 63 is formed. Thereby, the semiconductor device 51 shown in FIG. 6 is obtained.

Chua Khoon Lam、他１名、"Assembly and Reliability Performance of Flip Chip with No-flow Underfills"、2003 Electronics Packaging Technology Conference、p.336-341Chua Khoon Lam and 1 other, "Assembly and Reliability Performance of Flip Chip with No-flow Underfills", 2003 Electronics Packaging Technology Conference, p.336-341

ところが、配線基板５２の接続電極５５や半導体チップ５３の半田ボール６１は、高さばらつきを有するため、接続電極５５と突起電極５８とを確実に接合するためには、接合時に、半導体チップ５３に大きな荷重をかけなければならない。このため、溶融した半田ボール６１が、接合面５２ａ（機能面５３ａ）に沿う方向に拡がる。その結果、接合面５２ａの面内方向に隣接する接続電極５５同士（機能面５３ａの面内方向に隣接する突起電極５８同士）が、接合材６０により電気的に短絡されて、ショート不良が生ずるという不具合があった。   However, since the connection electrodes 55 of the wiring substrate 52 and the solder balls 61 of the semiconductor chip 53 have a height variation, in order to reliably bond the connection electrodes 55 and the protruding electrodes 58, the semiconductor chip 53 is bonded to the connection at the time of bonding. A heavy load must be applied. For this reason, the molten solder ball 61 spreads in the direction along the bonding surface 52a (functional surface 53a). As a result, the connection electrodes 55 adjacent to each other in the in-plane direction of the bonding surface 52a (the protruding electrodes 58 adjacent to each other in the in-plane direction of the functional surface 53a) are electrically short-circuited by the bonding material 60, causing a short circuit defect. There was a problem that.

また、アンダーフィル層６３の形成は、半導体チップ５３を配線基板５２に接合する前に、未硬化のアンダーフィル材を接合面５２ａ上に塗布し、半導体チップ５３を配線基板５２に接続した後に硬化することにより行われることがある。この場合、接続電極５５に半田ボール６１を接触させるために、半導体チップ５３は、ボンディングツール６２により、未硬化のアンダーフィル材が存在しない場合と比べて大きな力で配線基板５２に押しつけられる。   The underfill layer 63 is formed by applying an uncured underfill material onto the bonding surface 52 a before bonding the semiconductor chip 53 to the wiring substrate 52, and curing after connecting the semiconductor chip 53 to the wiring substrate 52. It may be done by doing. In this case, in order to bring the solder ball 61 into contact with the connection electrode 55, the semiconductor chip 53 is pressed against the wiring substrate 52 by the bonding tool 62 with a greater force than when no uncured underfill material is present.

この状態で、半導体チップ５３がボンディングツール６２により加熱され、半田ボール６１の融液が生ずると、この融液は、容易に接合面５２ａの面内方向に拡がるから、この融液が固化して形成される接合材６０により、この面内方向に隣接する接続電極５５や突起電極５８が電気的に短絡されて、ショート不良が生じやすい。
そこで、この発明の目的は、半導体チップとの電気的接続のための接続電極間での短絡を防止することができる配線基板を用いた半導体装置を提供することである。 In this state, when the semiconductor chip 53 is heated by the bonding tool 62 and a melt of the solder ball 61 is generated, the melt easily spreads in the in-plane direction of the joint surface 52a, so that the melt is solidified. Due to the bonding material 60 to be formed, the connection electrode 55 and the protruding electrode 58 adjacent in the in-plane direction are electrically short-circuited, and a short-circuit defect is likely to occur.
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device using a wiring board that can prevent a short circuit between connection electrodes for electrical connection with a semiconductor chip.

配線基板は、半導体チップ（３）がその表面を対向させて接合される配線基板（２，１５）であって、半導体チップが接合される接合面（２ａ，１５ａ）に形成され、当該半導体チップとの接続のための接続電極（１４）と、上記接合面に形成され、上記接続電極を露出させるための開口（６ａ）を有する絶縁膜（６）と、上記開口内において上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属材料からなる低融点金属部（１６）とを含んでもよい。   The wiring board is a wiring board (2, 15) to which the semiconductor chip (3) is bonded with its surface facing each other, and is formed on a bonding surface (2a, 15a) to which the semiconductor chip is bonded. A connection electrode (14) for connection to the substrate, an insulating film (6) formed on the bonding surface and having an opening (6a) for exposing the connection electrode, and on the connection electrode in the opening And a low melting point metal portion (16) made of a low melting point metal material having a solidus temperature lower than that of the connection electrode.

なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、半導体チップとの接合面において、その最表面の絶縁膜に接続電極を露出させるための開口が形成され、その開口内に低融点金属部が配置されている。そのため、半導体チップとの接続の際、この配線基板を低融点金属部の固相線温度以上の温度に加熱して、低融点金属部の融液を生じさせることができる。この融液が固化して形成される接合材を介して、配線基板の接続電極と半導体チップとの電気的接続を達成できる。 The numbers in parentheses indicate corresponding components in the embodiments described later. The same applies hereinafter.
According to this configuration, an opening for exposing the connection electrode is formed in the outermost insulating film on the bonding surface with the semiconductor chip, and the low melting point metal portion is disposed in the opening. Therefore, at the time of connection with the semiconductor chip, the wiring board can be heated to a temperature equal to or higher than the solidus temperature of the low melting point metal part to generate a melt of the low melting point metal part. The electrical connection between the connection electrode of the wiring board and the semiconductor chip can be achieved through the bonding material formed by solidifying the melt.

このとき、低融点金属部の融液が生じても、この融液を開口内にとどめることができ、開口から溢れることを防止することができる。そのため、接合面１５ａの面内方向に隣接する接続電極が、その溶融した低融点金属部によって短絡されることを防止できる。
この配線基板に半導体チップを接合する際、上記配線基板は上記接合面を上方に向けて保持されることが好ましい。この場合、接合の際、低融点金属部がその固相線温度以上の温度に加熱されて融液を生じたとしても、この融液は、重力の作用により下方に流れようとするから、絶縁膜の開口内に収容される。 At this time, even if a melt of the low melting point metal portion is generated, this melt can be kept in the opening, and overflow from the opening can be prevented. Therefore, it is possible to prevent the connection electrodes adjacent in the in-plane direction of the bonding surface 15a from being short-circuited by the molten low melting point metal part.
When the semiconductor chip is bonded to the wiring board, the wiring board is preferably held with the bonding surface facing upward. In this case, even when the low melting point metal part is heated to a temperature equal to or higher than the solidus temperature at the time of bonding, the melt tends to flow downward due to the action of gravity. Housed in the opening of the membrane.

絶縁膜は、たとえば、ソルダレジストであってもよい。
上記開口内の容積（ＶＯ）は、上記接続電極の体積（ＶＰ）と上記低融点金属部の体積（ＶＬ）との和よりも大きくてもよい。
この構成によれば、開口内において、接続電極により占められる空間の残余の空間の容積は、低融点金属部の体積より大きい。低融点金属部の体積と、この低融点金属部が溶融および固化して得られる接合材の体積とは等しいので、開口は、この接合材の全量を収容し得る容積を有している。このため、低融点金属部やその融液は、接合時に開口内に収容され、接合面の面内方向に隣接する接続電極や突起電極へ移動しない。したがって、この配線基板は、半導体チップとの接合時に、ショート不良が生じることを防止できる。 The insulating film may be, for example, a solder resist.
The volume (V O ) in the opening may be larger than the sum of the volume (V P ) of the connection electrode and the volume (V L ) of the low melting point metal part.
According to this configuration, the volume of the remaining space occupied by the connection electrode in the opening is larger than the volume of the low melting point metal part. Since the volume of the low melting point metal part is equal to the volume of the bonding material obtained by melting and solidifying the low melting point metal part, the opening has a volume that can accommodate the entire amount of the bonding material. For this reason, the low melting point metal part and the melt thereof are accommodated in the opening at the time of bonding, and do not move to the connection electrode or the protruding electrode adjacent in the in-plane direction of the bonding surface. Therefore, this wiring board can prevent a short circuit from occurring when bonded to a semiconductor chip.

ここで、低融点金属部の体積は、固相の状態における体積だけでなく、液相の状態における体積を含むものとする。
低融点金属部は、たとえば、めっきにより接続電極上に形成することができる。この場合、めっき時間やめっき電流を制御してめっき厚を制御することにより、低融点金属部の体積を所定の体積にすることができる。 Here, the volume of the low melting point metal part includes not only the volume in the solid phase but also the volume in the liquid phase.
The low melting point metal part can be formed on the connection electrode by plating, for example. In this case, the volume of the low melting point metal part can be set to a predetermined volume by controlling the plating time and the plating current to control the plating thickness.

また、低融点金属部は、接続電極上に半田ペースト（クリーム半田）を塗布した後、配線基板を加熱して半田ペースト中の有機物（フラックス、溶媒等）を飛散させるとともに、半田ペースト中の半田粉末を溶融および固化させることにより形成されてもよい。この場合、半田ペーストの塗布量を制御することにより、低融点金属部の体積を所定の体積にすることができる。すなわち、この場合における低融点金属部の体積とは、半田ペーストの体積ではなく、半田ペーストを構成する半田粉末が溶融および固化されて得られる半田材の体積を意味する。   For the low melting point metal part, after applying a solder paste (cream solder) on the connection electrode, the wiring board is heated to scatter organic substances (flux, solvent, etc.) in the solder paste and the solder in the solder paste. It may be formed by melting and solidifying the powder. In this case, the volume of the low melting point metal part can be set to a predetermined volume by controlling the application amount of the solder paste. That is, the volume of the low melting point metal part in this case means not the volume of the solder paste but the volume of the solder material obtained by melting and solidifying the solder powder constituting the solder paste.

請求項１記載の発明は、接合面（２ａ）を有する配線基板（２）と、機能素子（４）が形成された機能面（３ａ）を有し、当該機能面を上記配線基板の上記接合面に対向させてフリップチップ接続された半導体チップ（３）とを含む半導体装置（１，２１）であって、上記半導体チップの上記機能面に形成された表面保護膜（１２）と、上記表面保護膜から露出した電極パッド（１１）と、上記電極パッド上に、上記表面保護膜から突出して形成された突起電極（１３）と、上記配線基板の上記接合面に形成された接続電極（１４）と、上記配線基板上に形成され、上記接続電極を露出させる開口（６ａ）を有し、上記接続電極から延びる配線（１７）の電気的短絡を防止するソルダレジスト膜（６）と、上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属部（１６）とを含み、上記半導体チップは、上記突起電極が上記低融点金属部を介して上記接続電極に接続され、かつ上記低融点金属部が上記突起電極および上記接続電極のそれぞれの側面の少なくとも一部を覆うことによって、上記配線基板と電気的に接続されており、上記突起電極の上面と上記接続電極の上面との間に介在する上記低融点金属部が上記突起電極の上面に接する部分からなる上記突起電極と上記との接続界面が、上記ソルダレジスト膜の表面に対して上記配線基板側に位置しており、上記開口内の容積は、上記接続電極の体積と上記低融点金属部の体積との和よりも大きいことを特徴とする半導体装置（１，２１）である。   The invention according to claim 1 has a wiring board (2) having a bonding surface (2a) and a functional surface (3a) on which a functional element (4) is formed, and the functional surface is bonded to the wiring board. A semiconductor device (1, 21) including a semiconductor chip (3) flip-chip connected opposite to the surface, the surface protective film (12) formed on the functional surface of the semiconductor chip, and the surface An electrode pad (11) exposed from the protective film, a protruding electrode (13) formed on the electrode pad so as to protrude from the surface protective film, and a connection electrode (14 formed on the bonding surface of the wiring board) ), A solder resist film (6) formed on the wiring substrate and having an opening (6a) for exposing the connection electrode, and preventing an electrical short circuit of the wiring (17) extending from the connection electrode, Provided on the connection electrode, A low melting point metal part (16) having a solidus temperature lower than that of the electrode, the semiconductor chip has the protruding electrode connected to the connection electrode through the low melting point metal part, and the low melting point metal part Covers at least a part of each side surface of the protruding electrode and the connection electrode, thereby being electrically connected to the wiring board, and interposed between the upper surface of the protruding electrode and the upper surface of the connection electrode. The connection interface between the protruding electrode, which is a portion where the low melting point metal portion is in contact with the upper surface of the protruding electrode, and the above is located on the wiring board side with respect to the surface of the solder resist film, The semiconductor device (1, 21) is characterized in that the volume is larger than the sum of the volume of the connection electrode and the volume of the low melting point metal part.

この発明により、上記配線基板と同様の効果を奏することができる。
請求項２記載の発明は、上記電極パッドは、上記半導体チップ上に形成されている、請求項１に記載の半導体装置である。
請求項３記載の発明は、平面視で、上記ソルダレジスト膜の上記開口内に、上記接続電極の全体、および上記低融点金属部の全体が存在している、請求項１または２に記載の半導体装置である。 According to the present invention, the same effects as those of the wiring board can be obtained.
The invention according to claim 2 is the semiconductor device according to claim 1, wherein the electrode pad is formed on the semiconductor chip.
According to a third aspect of the present invention, the whole of the connection electrode and the whole of the low melting point metal part are present in the opening of the solder resist film in a plan view. It is a semiconductor device.

請求項４記載の発明は、上記電極パッドは、アルミニウムからなることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置である。
請求項５記載の発明は、上記表面保護膜は、窒化シリコン、またはポリイミドからなることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置である。
請求項６記載の発明は、上記突起電極は、ニッケル、金、または銅のめっきにより形成されていることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置である。 According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, the electrode pad is made of aluminum.
A fifth aspect of the present invention is the semiconductor device according to any one of the first to fourth aspects, wherein the surface protective film is made of silicon nitride or polyimide.
The invention according to claim 6 is the semiconductor device according to any one of claims 1 to 5, wherein the protruding electrode is formed by plating of nickel, gold, or copper.

請求項７記載の発明は、上記接続電極は、複数の接続電極を含み、上記電極パッドは、複数の電極パッドを含み、各接続電極は、上記複数の電極パッドのそれぞれに対応する位置に形成されていることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置である。
請求項８記載の発明は、上記接続電極は、銅パッドの表面をニッケル／金めっき層で被覆した構成を有していることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置である。 According to a seventh aspect of the present invention, the connection electrode includes a plurality of connection electrodes, the electrode pad includes a plurality of electrode pads, and each connection electrode is formed at a position corresponding to each of the plurality of electrode pads. The semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor device.
The invention according to claim 8 is characterized in that the connection electrode has a configuration in which the surface of the copper pad is covered with a nickel / gold plating layer. It is a semiconductor device.

請求項９記載の発明は、上記低融点金属部は、錫、もしくはインジウム、またはそれらの合金からなることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置である。
請求項１０記載の発明は、上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、正方形の形状を有していることを特徴とする請求項１〜９のいずれか一項に記載の半導体装置である。 A ninth aspect of the present invention is the semiconductor device according to any one of the first to eighth aspects, wherein the low melting point metal portion is made of tin, indium, or an alloy thereof.
The invention according to claim 10 is characterized in that the connection electrode and the opening of the solder resist film have a square shape in plan view. It is a semiconductor device of description.

請求項１１記載の発明は、上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、多角形または円形の形状を有していることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置である。
請求項１２記載の発明は、平面視において、上記低融点金属部は、正方形の形状を有していることを特徴とする請求項１〜１１のいずれか一項に記載の半導体装置である。 The invention according to claim 11 is characterized in that the connection electrode and the opening of the solder resist film have a polygonal or circular shape in plan view. A semiconductor device according to one item.
A twelfth aspect of the present invention is the semiconductor device according to any one of the first to eleventh aspects, wherein the low melting point metal portion has a square shape in a plan view.

請求項１３記載の発明は、平面視において、上記低融点金属部は、多角形、または円形の形状を有していることを特徴とする請求項１〜１２のいずれか一項に記載の半導体装置である。
請求項１４記載の発明は、上記配線基板に、２つ以上の上記半導体チップがフリップチップ接続されていることを特徴とする請求項１〜１３のいずれか一項に記載の半導体装置である。 The invention according to claim 13 is the semiconductor according to any one of claims 1 to 12, wherein the low-melting-point metal part has a polygonal shape or a circular shape in a plan view. Device.
A fourteenth aspect of the present invention is the semiconductor device according to any one of the first to thirteenth aspects, wherein two or more of the semiconductor chips are flip-chip connected to the wiring board.

請求項１５記載の発明は、上記配線基板において、上記半導体チップが接合された上記接合面の反対側の外部接続面に、上記接続電極と電気的に接続された金属ボールが備えられていることを特徴とする請求項１〜１４のいずれか一項に記載の半導体装置である。
請求項１６記載の発明は、上記配線基板の端部には、上記接続電極と電気的に接続された端面電極が形成されていることを特徴とする請求項１〜１５のいずれか一項に記載の半導体装置である。 According to a fifteenth aspect of the present invention, in the wiring board, a metal ball electrically connected to the connection electrode is provided on an external connection surface opposite to the bonding surface to which the semiconductor chip is bonded. The semiconductor device according to claim 1, wherein:
The invention according to claim 16 is characterized in that an end face electrode electrically connected to the connection electrode is formed at an end portion of the wiring board. It is a semiconductor device of description.

請求項１７記載の発明は、上記端面電極は、上記配線基板の上記接合面から端面を経て、上記接合面の反対側の外部接続面に至るように形成されていることを特徴とする請求項１６記載の半導体装置である。
請求項１８記載の発明は、上記接続電極は、断面視において、上記配線基板から上記半導体チップに向けて幅が狭まる台形状に形成されていることを特徴とする請求項１〜１７のいずれか一項に記載の半導体装置である。 The invention according to claim 17 is characterized in that the end face electrode is formed so as to reach the external connection face on the opposite side of the joint face from the joint face of the wiring board through the end face. 16. The semiconductor device according to 16.
The invention according to claim 18 is characterized in that the connection electrode is formed in a trapezoidal shape whose width is narrowed from the wiring board toward the semiconductor chip in a cross-sectional view. A semiconductor device according to one item.

請求項１９記載の発明は、上記接続電極は、断面視において、上記突起電極よりも狭い幅で形成されていることを特徴とする請求項１〜１８のいずれか一項に記載の半導体装置である。
請求項２０記載の発明は、上記半導体チップと上記配線基板との間に設けられたアンダーフィル層（７）をさらに含むことを特徴とする請求項１〜１９のいずれか一項に記載の半導体装置である。 According to a nineteenth aspect of the present invention, in the semiconductor device according to any one of the first to eighteenth aspects, the connection electrode is formed with a width narrower than the protruding electrode in a cross-sectional view. is there.
The invention according to claim 20 further includes an underfill layer (7) provided between the semiconductor chip and the wiring board. Device.

請求項２１記載の発明は、上記接続電極は、その上面が上記ソルダレジスト膜の表面に対して上記配線基板側に位置していることを特徴とする請求項１〜２０のいずれか一項に記載の半導体装置である。   The invention according to claim 21 is characterized in that the upper surface of the connection electrode is located on the wiring board side with respect to the surface of the solder resist film. It is a semiconductor device of description.

本発明の第１の実施形態に係る半導体装置の構造を示す図解的な断面図である。1 is an illustrative sectional view showing a structure of a semiconductor device according to a first embodiment of the present invention. 図１に示す半導体装置の接続部材周辺を拡大して示す図解的な断面図である。FIG. 2 is an illustrative cross-sectional view illustrating an enlarged periphery of a connection member of the semiconductor device illustrated in FIG. 1. 図１に示す半導体装置の製造方法を説明するための図解的な平面図である。FIG. 3 is a schematic plan view for explaining a method for manufacturing the semiconductor device shown in FIG. 1. 図１に示す半導体装置の製造方法を説明するための図解的な断面図である。FIG. 3 is a schematic cross-sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG. 1. 本発明の第１の実施形態に係る半導体装置の変形例を示す図解的な断面図である。FIG. 6 is an illustrative sectional view showing a modification of the semiconductor device according to the first embodiment of the present invention. フリップチップ接続構造を有する半導体装置の構造を示す図解的な断面図である。It is an illustrative sectional view showing the structure of a semiconductor device having a flip chip connection structure. 図６に示す半導体装置の製造方法を説明するための図解的な断面図である。FIG. 7 is a schematic cross-sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG. 6.

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の図解的な断面図である。この半導体装置１は、配線基板２と、機能素子４が形成された機能面３ａを配線基板２の表面（以下、「接合面」という。）２ａに、対向させて接続された半導体チップ３とを含んでいる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention. The semiconductor device 1 includes a wiring substrate 2, a semiconductor chip 3 connected so that a functional surface 3 a on which the functional element 4 is formed is opposed to a surface (hereinafter referred to as “bonding surface”) 2 a of the wiring substrate 2. Is included.

配線基板２の接合面２ａには、複数の接続電極１４（図２ないし図４参照）が形成されており、配線基板２と半導体チップ３とは、接続電極１４をそれぞれ含む複数の接続部材５によって、所定間隔を保つように接合され、かつ電気的に接続されている。
配線基板２の接合面２ａには、その接合面２ａと半導体チップ３との間隔より小さい厚みを有するソルダレジスト膜６が形成されている。このソルダレジスト膜６により、配線基板２の接合面２ａに形成されている配線間での電気的短絡が防止されている。このソルダレジスト膜６には、接続電極１４を個々に露出させる複数の開口６ａが形成されている。また、接続電極１４は、その上面がソルダレジスト膜６の表面に対して配線基板２側に位置するように設けられている。接続部材５は、開口６ａ内において接続電極１４と接続される。 A plurality of connection electrodes 14 (see FIGS. 2 to 4) are formed on the bonding surface 2 a of the wiring board 2, and the wiring board 2 and the semiconductor chip 3 include a plurality of connection members 5 each including the connection electrode 14. Are joined and electrically connected so as to maintain a predetermined interval.
A solder resist film 6 having a thickness smaller than the distance between the bonding surface 2 a and the semiconductor chip 3 is formed on the bonding surface 2 a of the wiring substrate 2. The solder resist film 6 prevents an electrical short circuit between the wirings formed on the bonding surface 2 a of the wiring board 2. The solder resist film 6 is formed with a plurality of openings 6a for exposing the connection electrodes 14 individually. The connection electrode 14 is provided so that the upper surface thereof is located on the wiring substrate 2 side with respect to the surface of the solder resist film 6. The connection member 5 is connected to the connection electrode 14 in the opening 6a.

配線基板２と半導体チップ３との隙間（配線基板２と半導体チップ３との間であって、接合面２ａを垂直に見下ろす平面視において、半導体チップ３と重なる領域）には、アンダーフィル層７が配置されている。アンダーフィル層７によって、配線基板２と半導体チップ３との隙間が封止されるとともに、機能面３ａや接続部材５が保護されている。
配線基板２の端部には、図示しない配線により接続部材５と電気的に接続された端面電極８が形成されている。端面電極８は、配線基板２の接合面２ａから端面を経て、接合面２ａの反対側の外部接続面２ｂに至るように形成されている。この半導体装置１は、端面電極８において、他の配線基板（実装基板）との電気的接続を達成することができる。 In the gap between the wiring board 2 and the semiconductor chip 3 (the area between the wiring board 2 and the semiconductor chip 3 and overlapping with the semiconductor chip 3 in a plan view when the bonding surface 2a is viewed vertically), the underfill layer 7 Is arranged. The underfill layer 7 seals the gap between the wiring board 2 and the semiconductor chip 3, and protects the functional surface 3 a and the connection member 5.
An end face electrode 8 that is electrically connected to the connection member 5 by a wiring (not shown) is formed at the end of the wiring board 2. The end surface electrode 8 is formed so as to reach the external connection surface 2b on the opposite side of the bonding surface 2a from the bonding surface 2a of the wiring board 2 through the end surface. The semiconductor device 1 can achieve electrical connection with another wiring board (mounting board) at the end face electrode 8.

図２は、半導体装置１の接続部材５周辺を拡大して示す図解的な断面図である。
半導体チップ３の機能面３ａには、機能素子４に電気的に接続され、アルミニウム（Ａｌ）からなる複数の電極パッド１１が形成されている。電極パッド１１は、機能面３ａを覆う表面保護膜１２に形成された開口１２ａから露出している。表面保護膜１２は、たとえば、窒化シリコン（パッシベーション膜）やポリイミドからなる。また、各電極パッド１１の上には、突起電極１３が、表面保護膜１２から突出して形成されている。突起電極１３は、たとえば、無電解ニッケル（Ｎｉ）めっきおよび無電解金（Ａｕ）めっきにより形成されていてもよく、電解銅（Ｃｕ）めっきや電解金めっきにより形成されていてもよい。 FIG. 2 is an illustrative sectional view showing the periphery of the connection member 5 of the semiconductor device 1 in an enlarged manner.
On the functional surface 3 a of the semiconductor chip 3, a plurality of electrode pads 11 made of aluminum (Al) are formed which are electrically connected to the functional element 4. The electrode pad 11 is exposed from the opening 12a formed in the surface protective film 12 covering the functional surface 3a. The surface protective film 12 is made of, for example, silicon nitride (passivation film) or polyimide. In addition, a protruding electrode 13 is formed on each electrode pad 11 so as to protrude from the surface protective film 12. The protruding electrode 13 may be formed by, for example, electroless nickel (Ni) plating and electroless gold (Au) plating, or may be formed by electrolytic copper (Cu) plating or electrolytic gold plating.

接合面２ａ上に形成された各接続電極１４は、半導体チップ３の機能面３ａに形成された複数の電極パッド１１（突起電極１３）のそれぞれに対応する位置に形成されている。接続電極１４は、たとえば、銅パッド１４Ａの表面をニッケル／金めっき層１４Ｂで被覆した構成を有している。
複数の突起電極１３と、対応する各接続電極１４とは、それぞれ接合材１０により機械的に接合されており、かつ、電気的に接続されている。また、接合材１０が突起電極１３および接続電極１４のそれぞれの側面の少なくとも一部を覆っている。この接合状態において、突起電極１３の上面と接続電極１４の上面との間に介在する接合材１０が突起電極１３の上面に接する部分からなる突起電極１３と接続電極１４との接続界面は、ソルダレジスト膜６の表面に対して配線基板２側に位置している。接合材１０は、電極パッド１１、突起電極１３および接続電極１４より固相線温度が低い低融点金属、たとえば、スズ（Ｓｎ）、インジウム（Ｉｎ）やそれらの合金からなる。 Each connection electrode 14 formed on the bonding surface 2 a is formed at a position corresponding to each of the plurality of electrode pads 11 (projection electrodes 13) formed on the functional surface 3 a of the semiconductor chip 3. The connection electrode 14 has a configuration in which, for example, the surface of the copper pad 14A is covered with a nickel / gold plating layer 14B.
The plurality of protruding electrodes 13 and the corresponding connection electrodes 14 are mechanically bonded by the bonding material 10 and are electrically connected. Further, the bonding material 10 covers at least a part of each side surface of the protruding electrode 13 and the connection electrode 14. In this bonded state, the connection interface between the protruding electrode 13 and the connecting electrode 14, which is a portion where the bonding material 10 interposed between the upper surface of the protruding electrode 13 and the upper surface of the connecting electrode 14 is in contact with the upper surface of the protruding electrode 13, is soldered. It is located on the wiring substrate 2 side with respect to the surface of the resist film 6. The bonding material 10 is made of a low melting point metal having a solidus temperature lower than that of the electrode pad 11, the protruding electrode 13, and the connection electrode 14, for example, tin (Sn), indium (In), and alloys thereof.

接続電極１４、突起電極１３および接合材１０により、接続部材５が構成されている。
図３は、半導体装置１の製造方法を説明するための図解的な平面図であり、図４は、その切断線IV−IVによる図解的な断面図である。図３では、半導体チップ３の図示を省略している。
半導体装置１は、たとえば、配線基板２の接合面２ａに対して、半導体チップ３を、その機能面３ａを対向させて接合した後、配線基板２と半導体チップ３との間隙に液状のアンダーフィル材を注入し、そのアンダーフィル材を硬化させてアンダーフィル層７を形成することによって得られる。 The connection member 5 is configured by the connection electrode 14, the protruding electrode 13, and the bonding material 10.
FIG. 3 is a schematic plan view for explaining the method for manufacturing the semiconductor device 1, and FIG. 4 is a schematic cross-sectional view taken along the cutting line IV-IV. In FIG. 3, illustration of the semiconductor chip 3 is omitted.
In the semiconductor device 1, for example, the semiconductor chip 3 is bonded to the bonding surface 2 a of the wiring substrate 2 with the functional surface 3 a facing each other, and then a liquid underfill is formed in the gap between the wiring substrate 2 and the semiconductor chip 3. The underfill layer 7 is formed by injecting a material and curing the underfill material.

具体的には、まず、機能面３ａに電極パッド１１、表面保護膜１２および突起電極１３が形成された半導体チップ３が用意される。図４を参照して、この半導体チップ３の機能面３ａ側には、従来の半導体装置５１の製造方法における半田ボール６１（図７参照）に対応する部材は設けられておらず、突起電極１３は、その表面が露出されて表面保護膜１２から突出している。   Specifically, first, the semiconductor chip 3 in which the electrode pad 11, the surface protective film 12, and the protruding electrode 13 are formed on the functional surface 3a is prepared. Referring to FIG. 4, on the functional surface 3a side of the semiconductor chip 3, no member corresponding to the solder ball 61 (see FIG. 7) in the conventional method for manufacturing the semiconductor device 51 is provided. The surface is exposed and protrudes from the surface protective film 12.

そして、複数の配線基板２が作り込まれた基板１５が用意される。基板１５の接合面１５ａ（配線基板２の接合面２ａ）には、各接続電極１４を覆うように低融点金属膜１６が形成されている。
低融点金属膜１６は、半導体装置１の接合材１０とほぼ同じ組成の金属材料からなる。すなわち、低融点金属膜１６の固相線温度は、電極パッド１１、突起電極１３ならびに接続電極１４（銅パッド１４Ａおよびニッケル／金めっき層１４Ｂ）の固相線温度より低い。 And the board | substrate 15 with which the some wiring board 2 was built in is prepared. A low melting point metal film 16 is formed on the bonding surface 15 a of the substrate 15 (the bonding surface 2 a of the wiring substrate 2) so as to cover each connection electrode 14.
The low melting point metal film 16 is made of a metal material having substantially the same composition as the bonding material 10 of the semiconductor device 1. That is, the solidus temperature of the low melting point metal film 16 is lower than the solidus temperature of the electrode pad 11, the protruding electrode 13, and the connection electrode 14 (copper pad 14A and nickel / gold plating layer 14B).

低融点金属膜１６は、たとえば、めっきにより接続電極１４上に形成することができる。また、低融点金属膜１６は、接続電極１４上に半田ペースト（クリーム半田）を塗布した後、基板１５を加熱して当該半田ペースト中の有機物（フラックス、溶媒等）を飛散させるとともに、当該半田ペースト中の半田粉末を溶融および固化させることにより形成することもできる。   The low melting point metal film 16 can be formed on the connection electrode 14 by plating, for example. In addition, the low melting point metal film 16 is applied with a solder paste (cream solder) on the connection electrode 14 and then the substrate 15 is heated to scatter organic substances (flux, solvent, etc.) in the solder paste. It can also be formed by melting and solidifying the solder powder in the paste.

接続電極１４および開口６ａは、たとえば、接合面１５ａを垂直に見下ろす平面視において、ほぼ正方形の形状を有しており、接続電極１４は、開口６ａのほぼ中部に配置されている（図３参照）。接続電極１４および開口６ａは、接合面１５ａを垂直に見下ろす平面視において、正方形以外の多角形や円形の形状を有していてもよい。接続電極１４からは、端面電極８（図１参照）に接続された配線１７が延びている。配線１７は、接続電極１４との接続部付近を除き、ソルダレジスト膜６に覆われている。   The connection electrode 14 and the opening 6a have, for example, a substantially square shape in a plan view in which the bonding surface 15a is looked down vertically, and the connection electrode 14 is disposed almost in the middle of the opening 6a (see FIG. 3). ). The connection electrode 14 and the opening 6a may have a polygonal shape other than a square or a circular shape in a plan view in which the bonding surface 15a is looked down vertically. A wiring 17 connected to the end face electrode 8 (see FIG. 1) extends from the connection electrode 14. The wiring 17 is covered with the solder resist film 6 except in the vicinity of the connection portion with the connection electrode 14.

接合面１５ａを垂直に見下ろす平面視において、低融点金属膜１６は、たとえば、ほぼ正方形の形状を有しており、開口６ａの形成領域内に存在している。低融点金属膜１６は、接合面１５ａを垂直に見下ろす平面視において、正方形以外の多角形や円形の形状を有していてもよい。
各開口６ａは、その容積ＶＯが、その開口６ａ内に配置される接続電極１４の体積ＶＰと低融点金属膜１６の体積ＶＬとの和より大きいように形成されている（下記数式（１）参照）。 In a plan view in which the bonding surface 15a is viewed vertically, the low melting point metal film 16 has, for example, a substantially square shape, and exists in the formation region of the opening 6a. The low melting point metal film 16 may have a polygonal shape other than a square or a circular shape in a plan view in which the bonding surface 15a is vertically looked down.
Each opening 6a, the volume V O is (following formulas that are formed to be greater than the sum of the volume V L of the volume V P and the low melting point metal film 16 of the connection electrode 14 disposed in the opening 6a (See (1)).

ＶＯ＞ＶＬ＋ＶＰ（１）
なお、融液（液相）を含む状態における低融点金属膜１６の体積が、固相の状態における低融点金属膜１６の体積より大きい場合は、上記数式（１）における低融点金属膜１６の体積ＶＬは、液相を含む状態における低融点金属膜１６の体積である。
低融点金属膜１６が、めっきにより形成される場合、めっき電流（電解めっきの場合）やめっき時間によりめっき厚を制御することにより、低融点金属膜１６の体積ＶＬを所定の体積にすることができる。 V O > V L + V P (1)
When the volume of the low melting point metal film 16 in the state including the melt (liquid phase) is larger than the volume of the low melting point metal film 16 in the solid state, the low melting point metal film 16 in the above formula (1) The volume V L is the volume of the low melting point metal film 16 in a state including the liquid phase.
When the low melting point metal film 16 is formed by plating, the volume VL of the low melting point metal film 16 is set to a predetermined volume by controlling the plating thickness according to the plating current (in the case of electrolytic plating) and the plating time. Can do.

また、低融点金属膜１６が、半田ペーストを用いて形成される場合、半田ペーストの塗布量を制御することにより、低融点金属膜１６の体積ＶＬを所定の体積にすることができる。この場合における低融点金属膜１６の体積ＶＬとは、半田ペーストの体積ではなく、有機物が除去され半田ペーストを構成する半田粉末が溶融および固化されて得られる低融
点金属膜１６についての体積を意味する。 When the low melting point metal film 16 is formed using a solder paste, the volume VL of the low melting point metal film 16 can be set to a predetermined volume by controlling the amount of solder paste applied. The volume V L of the low melting point metal film 16 in this case is not the volume of the solder paste, but the volume of the low melting point metal film 16 obtained by melting and solidifying the solder powder constituting the solder paste by removing the organic matter. means.

開口６ａの形状が柱体（この実施形態の場合は角柱）とみなせる場合は、開口６ａの容積ＶＯは、ソルダレジスト膜６を垂直に見下ろす平面視における開口６ａの面積と、ソルダレジスト膜６の厚さとの積に等しい。
続いて、基板１５が、接合面１５ａを上に向けられて、ほぼ水平な姿勢で保持される。そして、ヒータを内蔵して加熱することが可能なボンディングツール１９により、半導体チップ３が、その機能面３ａと反対側の面である裏面３ｂを吸着されて、保持される。半導体チップ３は、機能面３ａが下方に向けられて、基板１５の接合面１５ａに対向される。この状態が、図４に示されている。 If the shape of the opening 6a is regarded as pillar (prisms in this embodiment), the volume V O of the opening 6a is the area of the opening 6a in plan view looking down the solder resist film 6 vertically, solder resist film 6 Equal to the product of the thickness of
Subsequently, the substrate 15 is held in a substantially horizontal posture with the bonding surface 15a facing upward. The semiconductor chip 3 is held by adsorbing the back surface 3b, which is the surface opposite to the functional surface 3a, by the bonding tool 19 that can be heated with a built-in heater. The semiconductor chip 3 faces the bonding surface 15a of the substrate 15 with the functional surface 3a facing downward. This state is shown in FIG.

続いて、半導体チップ３の突起電極１３と基板１５の低融点金属膜１６とが位置合わせされた後、ボンディングツール１９が下降され、突起電極１３が低融点金属膜１６に接触される。ここで、基板１５の接続電極１４に形成された低融点金属膜１６や半導体チップ３の突起電極１３が、大きな高さばらつきを有している場合がある。このような場合は、低融点金属膜１６と突起電極１３とを確実に接続するために、ボンディングツール１９により、半導体チップ３に大きな荷重がかけられる。   Subsequently, after the protruding electrode 13 of the semiconductor chip 3 and the low melting point metal film 16 of the substrate 15 are aligned, the bonding tool 19 is lowered and the protruding electrode 13 is brought into contact with the low melting point metal film 16. Here, the low melting point metal film 16 formed on the connection electrode 14 of the substrate 15 and the protruding electrode 13 of the semiconductor chip 3 may have large height variations. In such a case, a large load is applied to the semiconductor chip 3 by the bonding tool 19 in order to securely connect the low melting point metal film 16 and the protruding electrode 13.

そして、この状態で、ボンディングツール１９により、半導体チップ３が加熱され、その熱により低融点金属膜１６がその固相線温度以上（好ましくは、液相線温度以上）の温度に加熱され、溶融される。その後、ボンディングツール１９による加熱が停止され、突起電極１３と接続電極１４とは、低融点金属膜１６の融液が固化してなる接合材１０により、電気的に接続されるとともに機械的に接合される。これにより、半導体チップ３は、突起電極１３が接合材１０を介して接続電極１４に接続され、かつ接合材１０が突起電極１３および接続電極１４のそれぞれの側面の少なくとも一部を覆うことによって、配線基板２と電気的に接続される。   In this state, the bonding tool 19 heats the semiconductor chip 3, and the heat causes the low melting point metal film 16 to be heated to a temperature equal to or higher than its solidus temperature (preferably higher than the liquidus temperature). Is done. Thereafter, heating by the bonding tool 19 is stopped, and the protruding electrode 13 and the connection electrode 14 are electrically connected and mechanically bonded by the bonding material 10 in which the melt of the low melting point metal film 16 is solidified. Is done. Thereby, the semiconductor chip 3 is configured such that the protruding electrode 13 is connected to the connection electrode 14 via the bonding material 10 and the bonding material 10 covers at least a part of each side surface of the protruding electrode 13 and the connection electrode 14. It is electrically connected to the wiring board 2.

ここで、接続電極１４の体積ＶＰと低融点金属膜１６の体積ＶＬとの和が、開口６ａの容積ＶＯより小さいことにより、低融点金属膜１６やその融液は、開口６ａ内において、接続電極１４の残余の空間に収容される。また、低融点金属膜１６は、突起電極１３ではなく、開口６ａ内に配置された接続電極１４上に形成されている。このため、低融点金属膜１６やその融液は、開口６ａ外に広がって接合面１５ａの面内方向に移動しない。その結果、半導体チップ３に大きな荷重がかけられたとしても、この面内方向に隣接する突起電極１３や接続電極１４が、接合材１０により電気的に短絡されて、ショート不良が生じることを防止することができる。 Here, the connection sum of the volume V L of the volume V P and the low melting point metal film 16 of the electrode 14, by less than the volume V O of the opening 6a, the low melting point metal film 16 and the melt, in the opening 6a In the remaining space of the connection electrode 14. The low melting point metal film 16 is not formed on the protruding electrode 13 but on the connection electrode 14 disposed in the opening 6a. For this reason, the low melting point metal film 16 and its melt spread outside the opening 6a and do not move in the in-plane direction of the bonding surface 15a. As a result, even when a large load is applied to the semiconductor chip 3, the protruding electrode 13 and the connection electrode 14 adjacent in the in-plane direction are electrically short-circuited by the bonding material 10 to prevent a short circuit from occurring. can do.

次に、基板１５と半導体チップ３との隙間に、アンダーフィル層７（図１および図２参照）が充填される。アンダーフィル層７は、たとえば、未硬化（液状）のアンダーフィル材が、ディスペンサから吐出され、基板１５と半導体チップ３との隙間に、毛細管現象により充填された後、硬化（たとえば、熱硬化）されて形成される。
未硬化のアンダーフィル材は、半導体チップ３を接続する前の基板１５の接合面１５ａ側に塗布されてもよい。この場合、ボンディングツール１９により、半導体チップ３が基板１５に押しつけられることにより、低融点金属膜１６と突起電極１３とは、未硬化のアンダーフィル材を突き抜けて接触させられる。そして、基板１５に対する半導体チップ３の接合が完了した後、未硬化のアンダーフィル材を硬化させることにより、アンダーフィル層７が得られる。 Next, the gap between the substrate 15 and the semiconductor chip 3 is filled with the underfill layer 7 (see FIGS. 1 and 2). For example, the underfill layer 7 is cured (for example, thermosetting) after an uncured (liquid) underfill material is discharged from the dispenser and filled in the gap between the substrate 15 and the semiconductor chip 3 by capillary action. To be formed.
The uncured underfill material may be applied to the bonding surface 15a side of the substrate 15 before the semiconductor chip 3 is connected. In this case, when the semiconductor chip 3 is pressed against the substrate 15 by the bonding tool 19, the low melting point metal film 16 and the protruding electrode 13 penetrate through the uncured underfill material and are brought into contact with each other. Then, after the joining of the semiconductor chip 3 to the substrate 15 is completed, the underfill layer 7 is obtained by curing the uncured underfill material.

この場合、半導体チップ３を基板１５に接合する際、突起電極１３を低融点金属膜１６に接触させるために、半導体チップ３は、ボンディングツール１９により、未硬化のアンダーフィル材が存在しない場合と比べて大きな力で基板１５に押しつけられる。この状態で、半導体チップ３がボンディングツール１９により加熱され、低融点金属膜１６が溶融されても、低融点金属膜１６の融液は、開口６ａ内において、接続電極１４の残余の空間に収容されるから、接合面１５ａの面内方向に隣接する接続電極１４や突起電極１３が、接合材１０により短絡されることが防止される。   In this case, when the semiconductor chip 3 is bonded to the substrate 15, the semiconductor chip 3 is not bonded to the low melting point metal film 16 by the bonding tool 19 in the case where there is no uncured underfill material. It is pressed against the substrate 15 with a greater force than that. In this state, even if the semiconductor chip 3 is heated by the bonding tool 19 and the low melting point metal film 16 is melted, the melt of the low melting point metal film 16 is accommodated in the remaining space of the connection electrode 14 in the opening 6a. Therefore, the connection electrode 14 and the protruding electrode 13 adjacent in the in-plane direction of the bonding surface 15 a are prevented from being short-circuited by the bonding material 10.

その後、基板１５が配線基板２の個片に切断され、配線基板２の端部に端面電極８が形成されて、図１に示す半導体装置１が得られる。
本発明の実施形態の説明は以上の通りであるが、本発明は、別の形態でも実施できる。たとえば、配線基板２，２２には、２つ以上の半導体チップ３がフリップチップ接続されていてもよい。 Thereafter, the substrate 15 is cut into individual pieces of the wiring substrate 2, and the end face electrodes 8 are formed at the end portions of the wiring substrate 2, whereby the semiconductor device 1 shown in FIG. 1 is obtained.
Although the embodiments of the present invention have been described above, the present invention can be implemented in other forms. For example, two or more semiconductor chips 3 may be flip-chip connected to the wiring boards 2 and 22.

この発明の半導体装置のパッケージ形態は、図１に示す半導体装置１のように端面電極８を外部接続部材とするものに限られず、他の形態であってもよい。図５は、第１の実施形態に係る半導体装置の変形例を示す図解的な断面図である。図２において、図１に示す各部に対応する部分には、図２と同じ参照符号を付している。
この半導体装置２１は、外部接続部材として、半導体装置１の端面電極８の代わりに金属ボール２３を備えている。金属ボール２３は、配線基板２２の内部および／または表面で再配線されて、接続部材５に電気的に接続されている。この半導体装置２１は、金属ボール２３を介して、他の配線基板に接合できる。 The package form of the semiconductor device of the present invention is not limited to the case where the end surface electrode 8 is used as an external connection member as in the semiconductor device 1 shown in FIG. FIG. 5 is a schematic cross-sectional view showing a modification of the semiconductor device according to the first embodiment. 2, parts corresponding to those shown in FIG. 1 are denoted by the same reference numerals as those in FIG.
The semiconductor device 21 includes a metal ball 23 as an external connection member instead of the end face electrode 8 of the semiconductor device 1. The metal balls 23 are rewired inside and / or on the surface of the wiring board 22 and are electrically connected to the connection member 5. The semiconductor device 21 can be bonded to another wiring board via the metal ball 23.

その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。   In addition, various modifications can be made within the scope of the matters described in the claims.

１，２１ 半導体装置
２ 配線基板
２ａ，１５ａ 接合面
３ 半導体チップ
３ａ 機能面
４ 機能素子
６ ソルダレジスト膜
６ａ ソルダレジスト膜の開口
１０ 接合材
１１ 電極パッド
１２ 表面保護膜
１３ 突起電極
１４ 接続電極
１５ 基板
１６ 低融点金属膜
ＶＬ 低融点金属膜の体積
ＶＯ ソルダレジスト膜の開口の容積
ＶＰ 電極パッドの体積 DESCRIPTION OF SYMBOLS 1,21 Semiconductor device 2 Wiring board 2a, 15a Bonding surface 3 Semiconductor chip 3a Functional surface 4 Functional element 6 Solder resist film 6a Solder resist film opening 10 Bonding material 11 Electrode pad 12 Surface protective film 13 Protruding electrode 14 Connecting electrode 15 Substrate 16 volumes of the volume V P electrode pad of the opening of the volume V O solder resist film of the low melting point metal film V L low-melting metal film

Claims (21)

接合面を有する配線基板と、機能素子が形成された機能面を有し、当該機能面を上記配線基板の上記接合面に対向させてフリップチップ接続された半導体チップとを含む半導体装置であって、
上記半導体チップの上記機能面に形成された表面保護膜と、
上記表面保護膜から露出した電極パッドと、
上記電極パッド上に、上記表面保護膜から突出して形成された突起電極と、
上記配線基板の上記接合面に形成された接続電極と、
上記配線基板上に形成され、上記接続電極を露出させる開口を有し、上記接続電極から延びる配線の電気的短絡を防止するソルダレジスト膜と、
上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属部とを含み、
上記半導体チップは、上記突起電極が上記低融点金属部を介して上記接続電極に接続され、かつ上記低融点金属部が上記突起電極および上記接続電極のそれぞれの側面の少なくとも一部を覆うことによって、上記配線基板と電気的に接続されており、
上記突起電極の上面と上記接続電極の上面との間に介在する上記低融点金属部が上記突起電極の上面に接する部分からなる上記突起電極と上記接続電極との接続界面が、上記ソルダレジスト膜の表面に対して上記配線基板側に位置しており、
上記開口内の容積は、上記接続電極の体積と上記低融点金属部の体積との和よりも大きいことを特徴とする半導体装置。 A semiconductor device comprising: a wiring board having a bonding surface; and a semiconductor chip having a functional surface on which a functional element is formed and flip-chip connected so that the functional surface faces the bonding surface of the wiring board. ,
A surface protective film formed on the functional surface of the semiconductor chip;
An electrode pad exposed from the surface protective film;
A protruding electrode formed on the electrode pad so as to protrude from the surface protective film;
A connection electrode formed on the bonding surface of the wiring board;
A solder resist film formed on the wiring substrate, having an opening exposing the connection electrode, and preventing an electrical short circuit of the wiring extending from the connection electrode;
Provided on the connection electrode, including a low melting point metal part having a lower solidus temperature than the connection electrode,
In the semiconductor chip, the protruding electrode is connected to the connection electrode via the low melting point metal part, and the low melting point metal part covers at least a part of each side surface of the protruding electrode and the connection electrode. , Electrically connected to the wiring board,
The connection interface between the protruding electrode and the connecting electrode, which is a portion where the low melting point metal portion interposed between the upper surface of the protruding electrode and the upper surface of the connecting electrode is in contact with the upper surface of the protruding electrode, is the solder resist film. It is located on the wiring board side with respect to the surface of
A volume of the opening is larger than a sum of a volume of the connection electrode and a volume of the low melting point metal part. 上記電極パッドは、上記半導体チップ上に形成されている、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the electrode pad is formed on the semiconductor chip. 平面視で、上記ソルダレジスト膜の上記開口内に、上記接続電極の全体、および上記低融点金属部の全体が存在している、請求項１または２に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the whole of the connection electrode and the whole of the low melting point metal portion are present in the opening of the solder resist film in a plan view. 上記電極パッドは、アルミニウムからなることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the electrode pad is made of aluminum. 上記表面保護膜は、窒化シリコン、またはポリイミドからなることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the surface protective film is made of silicon nitride or polyimide. 上記突起電極は、ニッケル、金、または銅のめっきにより形成されていることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the protruding electrode is formed by plating nickel, gold, or copper. 上記接続電極は、複数の接続電極を含み、
上記電極パッドは、複数の電極パッドを含み、
各接続電極は、上記複数の電極パッドのそれぞれに対応する位置に形成されていることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。 The connection electrode includes a plurality of connection electrodes,
The electrode pad includes a plurality of electrode pads,
The semiconductor device according to claim 1, wherein each connection electrode is formed at a position corresponding to each of the plurality of electrode pads. 上記接続電極は、銅パッドの表面をニッケル／金めっき層で被覆した構成を有していることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the connection electrode has a configuration in which a surface of a copper pad is covered with a nickel / gold plating layer. 上記低融点金属部は、錫、もしくはインジウム、またはそれらの合金からなることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the low-melting-point metal portion is made of tin, indium, or an alloy thereof. 上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、正方形の形状を有していることを特徴とする請求項１〜９のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the connection electrode and the opening of the solder resist film have a square shape in plan view. 上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、多角形または円形の形状を有していることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the connection electrode and the opening of the solder resist film have a polygonal shape or a circular shape in plan view. 平面視において、上記低融点金属部は、正方形の形状を有していることを特徴とする請求項１〜１１のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the low melting point metal portion has a square shape in a plan view. 平面視において、上記低融点金属部は、多角形、または円形の形状を有していることを特徴とする請求項１〜１２のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the low-melting-point metal portion has a polygonal shape or a circular shape when seen in a plan view. 上記配線基板に、２つ以上の上記半導体チップがフリップチップ接続されていることを特徴とする請求項１〜１３のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein two or more semiconductor chips are flip-chip connected to the wiring board. 上記配線基板において、上記半導体チップが接合された上記接合面の反対側の外部接続面に、上記接続電極と電気的に接続された金属ボールが備えられていることを特徴とする請求項１〜１４のいずれか一項に記載の半導体装置。   2. The wiring board according to claim 1, wherein a metal ball electrically connected to the connection electrode is provided on an external connection surface opposite to the bonding surface to which the semiconductor chip is bonded. The semiconductor device according to any one of 14. 上記配線基板の端部には、上記接続電極と電気的に接続された端面電極が形成されていることを特徴とする請求項１〜１５のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein an end face electrode electrically connected to the connection electrode is formed at an end portion of the wiring board. 上記端面電極は、上記配線基板の上記接合面から端面を経て、上記接合面の反対側の外部接続面に至るように形成されていることを特徴とする請求項１６記載の半導体装置。   The semiconductor device according to claim 16, wherein the end face electrode is formed so as to reach the external connection face on the opposite side of the joint face from the joint face of the wiring board through the end face. 上記接続電極は、断面視において、上記配線基板から上記半導体チップに向けて幅が狭まる台形状に形成されていることを特徴とする請求項１〜１７のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the connection electrode is formed in a trapezoidal shape whose width decreases from the wiring substrate toward the semiconductor chip in a cross-sectional view. 上記接続電極は、断面視において、上記突起電極よりも狭い幅で形成されていることを特徴とする請求項１〜１８のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the connection electrode is formed with a narrower width than the protruding electrode in a cross-sectional view. 上記半導体チップと上記配線基板との間に設けられたアンダーフィル層をさらに含むことを特徴とする請求項１〜１９のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, further comprising an underfill layer provided between the semiconductor chip and the wiring board. 上記接続電極は、その上面が上記ソルダレジスト膜の表面に対して上記配線基板側に位置していることを特徴とする請求項１〜２０のいずれか一項に記載の半導体装置。   21. The semiconductor device according to claim 1, wherein an upper surface of the connection electrode is positioned on the wiring board side with respect to a surface of the solder resist film.
JP2013097015A 2013-05-02 2013-05-02 Semiconductor device Expired - Lifetime JP5709326B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013097015A JP5709326B2 (en) 2013-05-02 2013-05-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013097015A JP5709326B2 (en) 2013-05-02 2013-05-02 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010215667A Division JP5433543B2 (en) 2010-09-27 2010-09-27 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2013175775A true JP2013175775A (en) 2013-09-05
JP5709326B2 JP5709326B2 (en) 2015-04-30

Family

ID=49268353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013097015A Expired - Lifetime JP5709326B2 (en) 2013-05-02 2013-05-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5709326B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016121789A1 (en) * 2015-01-27 2016-08-04 信越化学工業株式会社 Interposer substrate laminate and manufacturing method for same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5147572B2 (en) * 1972-07-26 1976-12-15
JPH07211722A (en) * 1994-01-26 1995-08-11 Toshiba Corp Semiconductor device and its packaging structure
JPH0982759A (en) * 1995-09-18 1997-03-28 Casio Comput Co Ltd Connecting method for board with salient electrode
JPH10256307A (en) * 1997-03-13 1998-09-25 Ngk Spark Plug Co Ltd Wiring board with semiconductor device, wiring board and manufacture thereof
JPH11186322A (en) * 1997-10-16 1999-07-09 Fujitsu Ltd Flip-chip mounting substrate and flip-chip mounting structure
JP2002203925A (en) * 2000-12-28 2002-07-19 Fujitsu Ltd External connection terminal and semiconductor device
JP2004119773A (en) * 2002-09-27 2004-04-15 Toshiba Corp Semiconductor device and its manufacturing method
JP2006156492A (en) * 2004-11-25 2006-06-15 Rohm Co Ltd Semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5147572B2 (en) * 1972-07-26 1976-12-15
JPH07211722A (en) * 1994-01-26 1995-08-11 Toshiba Corp Semiconductor device and its packaging structure
JPH0982759A (en) * 1995-09-18 1997-03-28 Casio Comput Co Ltd Connecting method for board with salient electrode
JPH10256307A (en) * 1997-03-13 1998-09-25 Ngk Spark Plug Co Ltd Wiring board with semiconductor device, wiring board and manufacture thereof
JPH11186322A (en) * 1997-10-16 1999-07-09 Fujitsu Ltd Flip-chip mounting substrate and flip-chip mounting structure
JP2002203925A (en) * 2000-12-28 2002-07-19 Fujitsu Ltd External connection terminal and semiconductor device
JP2004119773A (en) * 2002-09-27 2004-04-15 Toshiba Corp Semiconductor device and its manufacturing method
JP2006156492A (en) * 2004-11-25 2006-06-15 Rohm Co Ltd Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016121789A1 (en) * 2015-01-27 2016-08-04 信越化学工業株式会社 Interposer substrate laminate and manufacturing method for same
JPWO2016121789A1 (en) * 2015-01-27 2017-08-17 信越化学工業株式会社 Interposer substrate laminate and manufacturing method thereof

Also Published As

Publication number Publication date
JP5709326B2 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
KR101140518B1 (en) Wiring b0ard and semic0nduct0r device
TW200525666A (en) Bump-on-lead flip chip interconnection
JP5897584B2 (en) Lead-free structure in semiconductor devices
JP2008159955A (en) Substrate incorporating electronic component
JP2012204631A (en) Semiconductor device, semiconductor device manufacturing method and electronic apparatus
JP2009277915A (en) Wiring board
WO2007096975A1 (en) Semiconductor device
JP5433543B2 (en) Semiconductor device
JP2009099669A (en) Mounting structure of electronic component, and mounting method thereof
JP2015008254A (en) Circuit board, method of manufacturing the same, method of manufacturing semiconductor device, and method of manufacturing mounting substrate
JP2005340448A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP6591234B2 (en) Semiconductor device
JP5709326B2 (en) Semiconductor device
JP2011071259A (en) Method of mounting semiconductor device and method of manufacturing semiconductor device
JP2005340450A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2007294560A (en) Semiconductor device and its manufacturing method
JP5799565B2 (en) Semiconductor device and manufacturing method thereof
JP2008159624A (en) Flip-chip interconnection method by no-flow underfill
JP4324773B2 (en) Manufacturing method of semiconductor device
JP2008244277A (en) Semiconductor device and manufacturing method therefor
JP4561969B2 (en) Semiconductor device
JP4591715B2 (en) Manufacturing method of semiconductor device
JP5899701B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2007266640A (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus
JP3703807B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150302

R150 Certificate of patent or registration of utility model

Ref document number: 5709326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250