JP2013169052A - フィルタ、および、当該フィルタを用いた制御回路 - Google Patents

フィルタ、および、当該フィルタを用いた制御回路 Download PDF

Info

Publication number
JP2013169052A
JP2013169052A JP2012030234A JP2012030234A JP2013169052A JP 2013169052 A JP2013169052 A JP 2013169052A JP 2012030234 A JP2012030234 A JP 2012030234A JP 2012030234 A JP2012030234 A JP 2012030234A JP 2013169052 A JP2013169052 A JP 2013169052A
Authority
JP
Japan
Prior art keywords
phase
signal
transfer function
component
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012030234A
Other languages
English (en)
Other versions
JP5926067B2 (ja
Inventor
Akihiro Ohori
彰大 大堀
Masayuki Hattori
将之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP2012030234A priority Critical patent/JP5926067B2/ja
Priority to CN201210369406.8A priority patent/CN103036529B/zh
Priority to CN201710427083.6A priority patent/CN107171582B/zh
Priority to DK18171875.0T priority patent/DK3396850T3/da
Priority to EP18171865.1A priority patent/EP3399641B8/en
Priority to DK12186629.7T priority patent/DK2575252T3/en
Priority to DK18171874.3T priority patent/DK3399642T3/da
Priority to EP18171874.3A priority patent/EP3399642B1/en
Priority to DK18171865.1T priority patent/DK3399641T3/da
Priority to EP12186629.7A priority patent/EP2575252B1/en
Priority to US13/630,381 priority patent/US20130082636A1/en
Priority to EP18171875.0A priority patent/EP3396850B1/en
Publication of JP2013169052A publication Critical patent/JP2013169052A/ja
Priority to US14/644,433 priority patent/US10110111B2/en
Application granted granted Critical
Publication of JP5926067B2 publication Critical patent/JP5926067B2/ja
Priority to US16/117,957 priority patent/US10491101B2/en
Priority to US16/600,726 priority patent/US10833576B2/en
Priority to US17/036,682 priority patent/US11381152B2/en
Priority to US17/804,877 priority patent/US11527948B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】簡単な構成で単相系統連系インバータのdq座標系での制御を可能にする。
【解決手段】単相インバータ2の制御回路4は電力系統3に出力される交流電圧vと交流電流iを検出し、位相変換器401により基本波成分の複素ベクトル(v1r,v1j)を生成し、位相変換器402により基本波成分の複素ベクトル(i1r,i1j)を生成する。これらの複素ベクトルを用いて、dq座標系で制御を行い、単相インバータ2を制御するPWM信号を生成する。位相変換器401,402は、第1の伝達関数G1(s)=(T・s+1)/{(T・s+1)2+(T・ω02}、および、第2の伝達関数G2(s)=T・ω0/{(T・s+1)2+(T・ω02}による信号処理を行う。なお、系統電圧の基本波成分の角周波数をω0、時定数をTとする。
【選択図】図1

Description

本発明は、入力された信号の所定成分の位相を90度遅らせて出力するフィルタ、および、当該フィルタを用いた、単相の電力系統に接続される電力変換回路の出力または入力を制御するための制御回路に関する。
従来、単相系統連系インバータの制御回路において、単相系統連系インバータから出力される単相電圧と単相電流をヒルベルト変換して複素ベクトルを求め、その複素ベクトルをdq座標系(回転座標系)の値(dq変換値)に変換し、そのdq変換値を用いて単相系統連系インバータの制御信号を生成する制御回路が提案されている。
例えば、特許文献1と非特許文献1には、図12に示すブロック構成の制御回路が提案されている。図12に示す制御回路101は、下記の構成を有している。
すなわち、制御回路101は、単相インバータ100から出力される単相電圧vの瞬時値を検出し、バンドパスフィルタ101aを通して単相電圧vの基本波成分v1rを抽出した後、ヒルベルト変換器101bにより基本波成分v1rをヒルベルト変換して当該基本波成分v1rの位相をπ/2(90度)だけ遅らせた信号v1jを生成する。また、制御回路101は、単相インバータ100から出力される単相電流irの瞬時値を検出し、ヒルベルト変換器101cによりその検出値irをヒルベルト変換して単相電流irの位相をπ/2だけ遅らせた信号ijを生成する。
ヒルベルト変換器101bの出力信号v1jは、例えば、ヒルベルト変換器101bの入力信号(基本波成分)v1rをv1r=A1・cos(ω・t)(A1:基本波成分の振幅、ω:基本波成分の角周波数)とすると、v1j=A1・sin(ω・t)で表わされる信号である。従って、基本波成分v1rとヒルベルト変換器101bの出力信号v1jは、それぞれ複素ベクトルである電圧ベクトルV1=v1r+j・v1j(jは虚数単位)の実数部Re[V1]と虚数部Im[V1]に対応する関係になっている。なお、以下の説明では、交流信号と交流信号のベクトルを区別するため、交流信号を小文字で表記し、交流信号のベクトルを大文字で表記することとする。
同様に、ヒルベルト変換器101cの出力信号ijは、ヒルベルト変換器101cの入力信号irをir=ΣBn・cos(n・ω・t+δn)(n:次数、n=1,2,…、Bn:n次の周波数成分の振幅、δn:n次の周波数成分の位相差。1次は基本波成分)とすると、ij=ΣBn・sin(n・ω・t+δn)で表わされる信号である。従って、検出値irとヒルベルト変換器101cの出力信号ijは、それぞれ複素ベクトルである電流ベクトルIn=ir+j・ijの実数部Re[In]と虚数部Im[In]に対応する関係になっている。
制御回路101は、基本波成分v1rとヒルベルト変換器101bの出力信号v1jを用いて位相角演算器101dにより位相角θ1=ω・tを算出し、その位相角θ1を用いてdq変換器101eにより電流ベクトルInをdq座標系(回転座標系)のd軸成分idとq軸成分iqに変換する。そして、制御回路101は、d軸成分idの目標値id *に対する偏差ed=(id−id *)とq軸成分iqの目標値iq *に対する偏差eq=(iq−iq *)を求め、PI補償器101f,101gにより各偏差ed,eqのPI補償演算をした後、逆dq変換器101hで単相インバータ100の出力電圧の静止直交座標系における制御値vIrを生成し、その制御値vIrを単相インバータ100に入力して単相インバータ100の出力を制御する。
特開2003−143860号公報 特開2011−229361号公報
「ヒルベルト変換を用いた単相系統連系インバータの制御法」 電学論D,121巻10号,平成13年
特許文献1と非特許文献1に記載の単相系統連系インバータの制御法は、ヒルベルト変換器101b,101cで単相インバータ100の出力電圧vと出力電流iの検出値にヒルベルト変換処理を行って電圧ベクトルV1の虚数部Im[V1]と電流ベクトルInの虚数部Im[In]を算出している。ヒルベルト変換器101b,101cは、一般にFIR(Finite impulse response)フィルタで構成されるが、理想的なヒルベルト変換器を実現することは困難である。
FIRフィルタでは群遅延が生じるので、ヒルベルト変換器101bから出力される電圧ベクトルV1の虚数部Im[V1]は実数部Re[V1]に対して時間遅れが生じ、ヒルベルト変換器101cから出力される電流ベクトルInの虚数部Im[In]は実数部Re[In]に対して時間遅れが生じる。このため、図12には示していないが、実際の処理では、バンドパスフィルタ101aと位相角演算器101dとの間に遅延回路を設け、その遅延回路で基本波成分v1rの位相をヒルベルト変換器101cから出力される信号v1jに合わせる処理と、電流検出器とdq変換器101eとの間に遅延回路を設け、その遅延回路で電流検出値irの位相をヒルベルト変換器101cから出力される信号ijに合わせる処理とが必要になる。
特開2003−143860号公報に記載されるように、ヒルベルト変換器を構成するFIRフィルタは、次数nを大きくして変換帯域を広くすると、ヒルベルト変換器の周波数特性におけるリプルを小さくできる反面、群遅延が大きくなり、複素ベクトルの検出が遅れるという特性があり、逆に次数nを小さくして変換帯域を狭くすると、群遅延は抑制できるが、ヒルベルト変換器の周波数特性におけるリプルが大きくなり、複素ベクトルの検出精度が低下するという特性がある。
従って、ヒルベルト変換器を用いた場合は、複素ベクトルの検出速度と検出精度のトレードオフを考慮してヒルベルト変換器を構成するFIRフィルタの次数nを設計しなければならないという煩わしさがある。また、ある程度の検出精度を得ようとすると、ヒルベルト変換器の次数nを高くする必要があり、それによりヒルベルト変換器の構成が大きくなるため、制御回路が複雑化するという問題もある。
本発明は、上記した事情のもとで考え出されたものであって、入力された信号の所定成分の位相を90度遅らせて出力するフィルタであり、簡単な構成で設計が容易なフィルタを提供することを目的とする。
本発明の第1の側面によって提供されるフィルタは、入力された信号の所定成分の位相を90度遅らせて出力するフィルタであって、下記の伝達関数G(s)に示す処理を行うことを特徴とする。
G(s)=T・ω0/{(T・s+1)2+(T・ω02
ω0 :所定成分の角周波数をω0
T :時定数
本発明の第2の側面によって提供される制御回路は、単相交流に関する電力変換回路内の複数のスイッチング手段の駆動をPWM信号により制御する制御回路であって、前記電力変換回路の出力または入力に基づく信号の基本波成分を、互いに直交する一対の信号として出力する位相変換手段と、前記単相交流の電圧の基本波の位相角を算出する位相角演算手段と、前記位相角を用いた回転座標変換処理により、前記一対の信号をdq座標系におけるd軸成分とq軸成分に変換するdq変換手段と、前記d軸成分とq軸成分について、それぞれ目標値との偏差を算出し、その偏差に基づいて制御値を算出する制御値算出手段と、前記位相角を用いた静止座標変換処理により、前記制御値算出手段により算出された前記d軸成分とq軸成分の制御値を、静止直交座標系における各軸の制御値に変換する逆dq変換手段と、前記静止直交座標系における各軸の制御値の一方を用いて前記PWM信号を生成するPWM信号生成手段とを備えており、前記位相変換手段は、前記基づく信号と、前記基づく信号に第1の伝達関数に示す処理を行い、振幅を2倍に増幅した信号とを、前記互いに直交する一対の信号として出力し、前記単相交流の基本波成分の角周波数をω0、時定数をTとした場合、前記第1の伝達関数は、
1(s)=T・ω0/{(T・s+1)2+(T・ω02
であることを特徴とする。
本発明の好ましい実施の形態においては、前記位相変換手段は、前記基づく信号に代えて、前記基づく信号に第2の伝達関数に示す処理を行い、振幅を2倍に増幅した信号を出力し、前記第2の伝達関数は、
2(s)=(T・s+1)/{(T・s+1)2+(T・ω02
である。
本発明の好ましい実施の形態においては、前記位相変換手段は、前記基づく信号に代えて、前記基づく信号に第2の伝達関数に示す処理を行い、振幅を2倍に増幅した信号を出力し、前記第2の伝達関数は、
2(s)={(T・s)2+T・s+(T・ω02}/{(T・s+1)2+(T・ω02
である。
本発明の好ましい実施の形態においては、前記位相角演算手段は、前記電力変換回路の出力または入力に基づく電圧信号から基本波成分を抽出して、互いに直交する一対の電圧信号として出力する第2の位相変換手段を備えており、前記第2の位相変換手段は、前記基づく電圧信号に第3の伝達関数に示す処理を行った信号と、前記基づく電圧信号に第4の伝達関数に示す処理を行った信号とを、前記互いに直交する一対の電圧信号として出力し、前記単相交流の基本波成分の角周波数をω0、時定数をTとした場合、前記第3の伝達関数は、
3(s)=(T・s+1)/{(T・s+1)2+(T・ω02
であり、前記第4の伝達関数は、
4(s)=T・ω0/{(T・s+1)2+(T・ω02
である。
本発明の好ましい実施の形態においては、前記第2の位相変換手段から出力される前記互いに直交する一対の電圧信号は、前記単相交流の基本波の周波数を有する余弦波信号と正弦波信号であり、前記位相角演算手段は、前記余弦波信号と前記正弦波信号とを用いて所定の逆三角関数の演算式により前記位相角を算出する。
本発明の好ましい実施の形態においては、前記第2の位相変換手段から出力される前記互いに直交する一対の電圧信号は、前記単相交流の基本波の周波数を有する余弦波信号と正弦波信号であり、前記位相角演算手段は、乗算式PLLにより前記余弦波信号及び前記正弦波信号の位相角と同一の位相角を有する信号を生成するPLL演算手段で構成される。
本発明の第3の側面によって提供される制御回路は、単相交流に関する電力変換回路内の複数のスイッチング手段の駆動をPWM信号により制御する制御回路であって、前記電力変換回路の出力または入力に基づく信号のn次高調波成分を、互いに直交する一対の信号として出力するn次高調波位相変換手段と、前記単相交流の電圧のn次高調波の位相角を算出するn次位相角演算手段と、前記位相角を用いた回転座標変換処理により、前記一対の信号をdq座標系におけるd軸成分とq軸成分に変換するdq変換手段と、前記d軸成分とq軸成分に基づいて制御値を算出する制御値算出手段と、前記位相角を用いた静止座標変換処理により、前記制御値算出手段により算出された前記d軸成分とq軸成分の制御値を、静止直交座標系における各軸の制御値に変換する逆dq変換手段と、前記静止直交座標系における各軸の制御値の一方を用いて前記PWM信号を生成するPWM信号生成手段とを備えており、前記n次高調波位相変換手段は、前記基づく信号に第1の伝達関数に示す処理を行い、振幅を2倍に増幅した信号と、前記基づく信号に第2の伝達関数に示す処理を行い、振幅を2倍に増幅した信号とを、前記互いに直交する一対の信号として出力し、前記単相交流の基本波成分の角周波数をω0、時定数をTとした場合、前記第1の伝達関数は、
1(s)=T・n・ω0/{(T・s+1)2+(T・n・ω02
であり、前記第2の伝達関数は、
2(s)=(T・s+1)/{(T・s+1)2+(T・n・ω02
であることを特徴とする。
本発明に係るフィルタによれば、入力された信号の所定成分の位相を90度遅らせて出力することができ、ヒルベルト変換器に代わる処理を行うことができる。また、当該フィルタは、伝達関数G(s)で表されるように、簡単な構成で設計が容易である。また、当該フィルタを適用した本発明に係る制御回路によれば、位相変換手段は、第1の伝達関数による信号処理で、入力された信号の基本波成分を、互いに直交する一対の信号として出力する。したがって、静止直交座標系の互いに直交する一対の信号を簡単に得ることができる。この一対の信号をdq変換することにより、dq座標系でフィードバック制御における制御値を簡単に設定することができる。これにより、電力変換回路のフィードバック制御を簡単な構成で高速かつ高い精度で行うことができる。
第1実施形態に係る単相系統連系インバータの制御回路のブロック構成を示す図である。 フル・ブリッジ回路で構成した単相インバータの回路構成を示す図である。 回転座標変換および静止座標変換を伴う処理を線形時不変の処理に変換する方法について説明するためのブロック線図である。 回転座標変換および静止座標変換を伴う処理を線形時不変の処理に変換する方法について説明するためのブロック線図であり、行列で表したものである。 行列の計算を説明するためのブロック線図である。 回転座標変換を行ってからローパスフィルタ処理を行った後に静止座標変換を行う処理を示すブロック線図である。 行列GLPFの各要素である伝達関数を解析するためのボード線図である。 回転座標変換を行ってからハイパスフィルタ処理を行った後に静止座標変換を行う処理を示すブロック線図である。 行列GHPFの各要素である伝達関数を解析するためのボード線図である。 第3実施形態に係る単相系統連系インバータの制御回路のブロック構成を示す図である。 第4実施形態に係る単相系統連系インバータの制御回路のブロック構成を示す図である。 従来の単相系統連系インバータの制御回路のブロック構成を示す図である。
以下、本発明の実施の形態を、本発明に係る制御回路を単相系統連系インバータの制御回路に用いた場合を例として、添付図面を参照して具体的に説明する。
図1は、第1実施形態に係る単相系統連系インバータの制御回路のブロック構成を示す図である。
図1に示す単相系統連系インバータの制御回路4は、図12に示した単相系統連系インバータ100の制御回路101に対して、単相系統連系インバータ100の出力ライン102と位相角演算器101dとの間に設けられる回路(バンドパスフィルタ101aとヒルベルト変換器101b)を位相変換器401に置き換え、単相系統連系インバータ100の出力ライン102とdq変換器101eとの間に設けられる回路(ヒルベルト変換器101c)を位相変換器402とレベル調整器404に置き換えたものに相当している。
単相電力系統3に連系される単相系統連系インバータ2(以下、「単相インバータ2」と略称表記する。)は、直流電源1から出力される直流電力を単相の交流電力に変換する周知の電力逆変換装置である。直流電源1は、例えば、太陽光発電、太陽熱発電、風力発電等によって生成される電気エネルギーを直流で出力する電源や燃料電池等の電池電源である。
単相インバータ2は、例えば、図2に示すように、4個のスイッチング素子Q1〜Q4をブリッジ接続したフル・ブリッジ回路で構成される電圧制御型インバータである。スイッチング素子Q1〜Q4には、IGBT(Insulated Gate Bipolar Transistor)が用いられるが、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やGTO(Gate Turn-Off thyristor)などの他のスイッチング素子を用いることができる。フル・ブリッジ回路は、2個のスイッチング素子を直列に接続した直列回路(アーム)A,Bを並列に一対の電源ラインL+,L-に接続し、各アームA,Bの接続点a,bを出力端子とする回路である。
アームAのスイッチング素子Q1,Q2は、制御回路4から入力される1組のパルス幅変調信号(PWM信号)S1,S2によってそれぞれオン・オフ動作が制御され、アームBのスイッチング素子Q3,Q4は、制御回路4から入力される1組のパルス幅変調信号(PWM信号)S3,S4によってそれぞれオン・オフ動作が制御される。PWM信号S1とPWM信号S2は、相互に位相が反転したPWM信号である。PWM信号S3とPWM信号S4も同様である。
2組のPWM信号(S1,S2),(S3,S4)によってアームAのスイッチング素子Q1,Q2のオン・オフ状態とアームBのスイッチング素子Q3,Q4のオン・オフ状態は、接続点aから接続点bへの導通状態と接続点bから接続点aへの導通状態とが交互に繰り返されるように制御される。
従って、単相インバータ2は、制御回路4から入力される2組のPWM信号(S1,S2),(S3,S4)によって直流電源1から入力される直流電力を交流電力に変換し、フル・ブリッジ回路の接続点a,bから出力する。
単相インバータ2から出力される交流電力は、図示省略のフィルタ回路や変圧器等の回路を介して単相電力系統3に出力されるが、図1では、そのフィルタ回路や変圧器等を抵抗RとインダクタLのインピーダンス回路で表わしている。
制御回路4は、単相インバータ2を単相電力系統3に連系させるために当該単相インバータ2が出力する交流電圧を制御する。制御回路4は、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)等を含むマイクロコンピュータを含み、ディジタル演算処理により単相インバータ2の出力電圧の制御値を生成し、その制御値を2組のPWM信号(S1,S2),(S3,S4)に変換して単相インバータ2に入力する。単相インバータ2では制御回路4から入力される2組のPWM信号(S1,S2),(S3,S4)によりアームAとアームBが上述の導通動作を繰り返し、接続点a,bから包絡線波形が出力電圧の制御値の波形と同一になる交流電圧(階段状の波形を有する交流電圧)が出力される。この交流電圧は、図示省略のフィルタ回路によりスイッチングノイズが除去されて綺麗な正弦波波形に整形され、変圧器を介して単相電力系統3に出力される。
本実施形態に係る制御回路4は、フィードバック制御により生成する単相インバータ2の出力電流(交流電流)iの制御値をdq座標系におけるd軸成分idとq軸成分iqによって生成する。そして、本実施形態に係る制御回路4の特徴は、単相インバータ2から出力される交流電流i(瞬時値)を検出し、その検出値iを位相変換器402に通すことによって単相電力系統3の周波数fs(以下、「系統周波数fs」という。)と同一の周波数を有する余弦波の信号i1rと正弦波の信号i1jを生成する構成を備える点である。
位相変換器402から出力される信号i1r,i1jは、複素ベクトルである電流ベクトルI1=i1r+j・i1jの実数部Re[I1]=i1rと虚数部Im[I1] =i1jに対応する信号であり、三相交流信号を三相二相変換して得られるαβ座標系(静止直交座標系)におけるα軸成分とβ軸成分に対応する信号である。従って、制御回路4では、位相変換器402から出力される信号i1r,i1jをαβ−dq変換と同様の座標変換をすることによって検出電流iのdq座標系におけるd軸成分idとq軸成分iqを生成し、これらのdq軸成分id,iqを用いて単相インバータ2から出力される交流電圧vの制御値のdq座標系におけるd軸成分vdとq軸成分vqを生成している。
単相インバータ2の出力ライン7に設けられたPT(Potential Transformer)等の交流電圧検出器6と制御回路4内の位相変換器401及び位相角演算器403とは、単相インバータ2から単相電力系統3に出力される交流電圧vの基本波成分v1の位相角θ1を算出する機能を果たす部分である。位相角θ1は、dq変換器405と逆dq変換器408の座標変換における回転角として利用される。なお、位相変換器401が、本発明における「第2の位相変換手段」に対応し、位相変換器401と位相角演算器403とを合わせたものが、本発明における「位相角演算手段」に対応する。
交流電圧検出器6は、交流電圧v(瞬時値)を検出し、ディジタル信号に変換して制御回路4に出力する。交流電圧検出器6で検出される交流電圧vをv=A1・cos(ω・t)+vn(A1:基本波成分の振幅、ω・t:基本波成分の位相角、vn:n次高調波成分(nは2以上の整数))とすると、後述するように位相変換器401からは交流電圧vに含まれる基本波成分の余弦波v1r=(A1/2)・cos(ω・t)と、この余弦波v1rに対して直交する(位相角がπ/2だけ遅れた)正弦波v1j=(A1/2)・sin(ω・t)だけが出力される。
位相角演算器403は、位相変換器401から出力される余弦波v1r=(A1/2)・cos(ω・t)と正弦波v1j=(A1/2)・sin(ω・t)を用いて、
tan(ω・t)=(v1j/v1r
θ1=(ω・t)=tan-1(v1j/v1r
の演算を行うことにより基本波成分の位相角θ1を算出する。この位相角θ1は、dq変換器405と逆dq変換器408に入力され、座標変換処理の変換係数に用いられる。
なお、θ1=cos-1[v1r/√(v1r 2+v1j 2)]若しくはθ1=sin-1[v1j/√(v1r 2+v1j 2)]の演算を行うことにより基本波成分の位相角θ1を算出してもよい。
単相インバータ2の出力ライン7に設けられたCT(Current transformer)等の交流電流検出器5と制御回路4内の位相変換器402、レベル調整器404及びdq変換器405とは、単相インバータ2から単相電力系統3に出力される交流電流iの基本波成分のdq座標系におけるd軸成分idとq軸成分iqを生成する部分である。なお、位相変換器402とレベル調整器404を併せたものが、本発明における「位相変換手段」に対応する。
交流電流検出器5は、交流電流i(瞬時値)を検出し、ディジタル信号に変換して制御回路4に出力する。交流電流検出器5で検出される交流電流iをi=B1・cos(ω・t)+in(B1:基本波成分の振幅、in:n次高調波成分(nは2以上の整数))とすると、位相変換器402からは、位相変換器401と同様に交流電流iに含まれる基本波成分の余弦波i1r=(B1/2)・cos(ω・t)と、この余弦波i1rに対して直交する(位相角がπ/2だけ遅れた)正弦波i1j=(B1/2)・sin(ω・t)だけが出力される。
ここで、位相変換器401,402について説明する。位相変換器401および位相変換器402は、入力された信号から基本波成分を抽出して、互いに直交する一対の信号として出力するものであり、回転座標変換を行ってからローパスフィルタ処理を行った後に静止座標変換を行う処理と同様の処理を行うものである。
まず、回転座標変換および静止座標変換を伴う処理を線形時不変の処理に変換する方法について説明する。
図3(a)は、回転座標変換および静止座標変換を伴う処理を説明するための図である。当該処理では、まず、信号αおよびβが、回転座標変換によって、信号dおよびqに変換される。信号dおよびqに対して、それぞれ所定の伝達関数F(s)で表される処理が行われ、信号d’およびq’が出力される。次に、信号d’およびq’が静止座標変換によって、信号α’およびβ’に変換される。図3(a)に示す非線形時変の処理を、図3(b)に示す線形時不変の伝達関数の行列Gを用いた処理に変換する。
図3(a)に示す回転座標変換は下記(1)式の行列式で表され、静止座標変換は下記(2)式の行列式で表される。
したがって、図3(a)に示す処理を、行列を用いて、図4(a)のように表すことができる。図4(a)に示す3つの行列の積を計算し、算出された行列を線形時不変の行列にすることで、図3(b)に示す行列Gを算出することができる。このとき、静止座標変換および回転座標変換の行列を行列の積に変換したうえで、算出を行う。
回転座標変換の行列は、下記(3)式に示す右辺の行列の積に変換することができる。
但し、jは虚数単位であり、exp()は自然対数の底eの指数関数であり、
である。なお、T-1は、Tの逆行列である。
となり、オイラーの公式より、exp(jθ)=cosθ+jsinθ、exp(−jθ)=cosθ−jsinθを代入して計算すると、
であることが、確認できる。
また、静止座標変換の行列は、下記(4)式に示す右辺の行列の積に変換することができる。当該行列の積の中央の行列は線形時不変の行列である。
但し、jは虚数単位であり、exp()は自然対数の底eの指数関数であり、
である。なお、T-1は、Tの逆行列である。
となり、オイラーの公式より、exp(jθ)=cosθ+jsinθ、exp(−jθ)=cosθ−jsinθを代入して計算すると、
であることが、確認できる。
上記(3)式および(4)式を用いて、図4(a)に示す3つの行列の積を計算して、行列Gを算出すると、下記(5)式のように計算される。
上記(5)式の中央の3つの行列の1行1列目の要素に注目し、これをブロック線図で表すと、図5に示すブロック線図になる。図5に示すブロック線図の入出力特性を計算すると、
となる。ただし、F(s)はインパルス応答f(t)をもつ一入力一出力伝達関数である。
ここで、θ(t)=ω0tとすると、θ(t)−θ(τ)=ω0t−ω0τ=ω0(t−τ)=θ(t−τ)となるので、図5に示すブロック線図の入出力特性は、インパルス応答f(t)exp(−jω0t)を持つ線形時不変系のものに等しい。インパルス応答f(t)exp(−jω0t)をラプラス変換すると、伝達関数F(s+jω0)が得られる。また、図5に示すブロック線図のexp(jθ(t))とexp(−jθ(t))とを入れ換えた場合の入出力特性は、伝達関数F(s−jω0)の入出力特性になる。
したがって、上記(5)式からさらに計算を進めると、
と計算される。
これにより、図4(a)に示す処理を、図4(b)に示す処理に変換することができる。図4(b)に示す処理は、回転座標変換を行ってから所定の伝達関数F(s)で表される処理を行った後に静止座標変換を行う処理と等価の処理であって、当該処理のシステムは線形時不変のシステムである。
ローパスフィルタの伝達関数は、時定数をTとすると、F(s)=1/(Ts+1)で表される。したがって、図6に示す処理、すなわち、回転座標変換を行ってからローパスフィルタ処理を行った後に静止座標変換を行う処理と等価の処理を示す伝達関数の行列GLPFは、上記(6)式を用いて、下記(7)式のように算出される。
図7は、行列GLPFの各要素である伝達関数を解析するためのボード線図である。同図(a)は行列GLPFの1行1列要素(以下では、「(1,1)要素」と記載する。他の要素についても同様に記載する。)および(2,2)要素の伝達関数を示しており、同図(b)は行列GLPFの(1,2)要素の伝達関数を示しており、同図(c)は行列GLPFの(2,1)要素の伝達関数を示している。同図は、系統電圧の基本波の周波数(以下では、「中心周波数」とする。また、中心周波数に対応する角周波数を「中心角周波数」とする。)が60Hzの場合(すなわち、角周波数ω0=120πの場合)のものであり、時定数Tを「0.1」,「1」,「10」,「100」とした場合を示している。
同図(a),(b)および(c)が示す振幅特性は、いずれも、中心周波数にピークがあり、振幅特性のピークは−6dB(=1/2)である。また、時定数Tが大きくなると、通過帯域が小さくなっている。同図(a)が示す位相特性は、中心周波数で0度になる。つまり、行列GLPFの(1,1)要素および(2,2)要素の伝達関数は、中心周波数(中心角周波数)の信号を位相を変化させることなく通過させる。同図(b)が示す位相特性は、中心周波数で90度になる。つまり、行列GLPFの(1,2)要素の伝達関数は、中心周波数(中心角周波数)の信号の位相を90度進めて通過させる。一方、同図(c)が示す位相特性は、中心周波数で−90度になる。つまり、行列GLPFの(2,1)要素の伝達関数は、中心周波数(中心角周波数)の信号の位相を90度遅らせて通過させる。
つまり、信号に行列GLPFの(1,1)要素の伝達関数である下記(8)式に示す伝達関数GLPF(1,1)(s)に示す処理を行った場合、信号に含まれる基本波成分を抽出し、振幅を1/2とした信号を位相を変化させずに出力することができる。また、信号に行列GLPFの(2,1)要素の伝達関数である下記(8’)式に示す伝達関数GLPF(2,1)(s)に示す処理を行った場合、信号に含まれる基本波成分を抽出し、振幅を1/2とした信号を位相を90度遅らせて出力することができる。したがって、伝達関数GLPF(1,1)(s)と伝達関数GLPF(2,1)(s)を用いることで、入力された信号から基本波成分を抽出して、互いに直交する一対の信号を出力するバンドパスフィルタとすることができる。
位相変換器401は、交流電圧検出器6が検出してディジタル変換した電圧信号vに、上記(8)式の伝達関数GLPF(1,1)(s)に示す処理と上記(8’)式の伝達関数GLPF(2,1)(s)に示す処理をそれぞれ行うことで、電圧信号vから基本波成分を抽出して、互いに直交する一対の信号である余弦波v1rと正弦波v1jとして出力する。つまり、下記(9)式および(9’)式に示す処理を行っている。角周波数ω0は系統電圧の基本波の角周波数(例えば、ω0=120π[rad/sec](60[Hz]))があらかじめ設定されており、時定数Tはあらかじめ設計されている。
位相変換器402は、交流電流検出器5が検出してディジタル変換した電流信号iに、上記(8)式の伝達関数GLPF(1,1)(s)に示す処理と上記(8’)式の伝達関数GLPF(2,1)(s)に示す処理をそれぞれ行うことで、電流信号iから基本波成分を抽出して、互いに直交する一対の信号である余弦波i1rと正弦波i1jとして出力する。つまり、下記(10)式および(10’)式に示す処理を行っている。角周波数ω0は系統電圧の基本波の角周波数(例えば、ω0=120π[rad/sec](60[Hz]))があらかじめ設定されており、時定数Tはあらかじめ設計されている。
図1に戻り、レベル調整器404は、位相変換器402から出力される余弦波i1rと正弦波i1jのレベルを2倍に調整する。これは、位相変換器402から出力される余弦波i1rと正弦波i1jのレベルが入力レベルの1/2になるため、入力レベルと同一のレベルに調整するための処理である。レベル調整器404からは、レベルが調整された余弦波i’1r=B1・cos(ω・t)と正弦波i’1j=B1・sin(ω・t)とが出力される。
dq変換器405は、いわゆる回転座標変換処理(dq変換処理)を行うものであり、レベル調整器404から出力される余弦波i’1r=B1・cos(ω・t)と正弦波i’1j=B1・sin(ω・t)を用いて、
の演算を行うことにより基本波成分のdq座標系におけるd軸成分idとq軸成分iqを生成する。
なお、cos(ω・t)・cos(ω・t)+sin(ω・t)・sin(ω・t)=1より、
d=B1・cos(ω・t)・cos(ω・t)+B1・sin(ω・t)・sin(ω・t)
=B1
q=−B1・sin(ω・t)・cos(ω・t)+B1・cos(ω・t)・sin(ω・t)
=0
となる。これらの演算結果は、交流電流iの基本波成分の振幅B1を大きさとする電流ベクトルがdq座標系のd軸上に静止している状態のd軸成分とq軸成分を表している。
上記の説明は、単相インバータ2の出力電圧vと出力電流iの位相を同相とし、位相差δ1を「0」とした場合であるが、位相差δが「0」でない一般的な場合(例えば、v=A1・cos(ω・t)、i=B1・sin(ω・t+δ1)の場合)は、
d=B1・cos(ω・t+δ1)・cos(ω・t)+B1・sin(ω・t+δ1)・sin(ω・t)
=B1・cos(δ1)
q=B1・sin(ω・t+δ1)・cos(ω・t)+B1・cos(ω・t+δ1)・sin(ω・t)
=B1・sin(δ1)
となり、上記のdq変換演算により交流電流iの基本波成分の振幅B1を大きさとする電流ベクトルがdq座標系で位相角δ1の位置に静止している状態のd軸成分とq軸成分が得られる。
加算器406aは、dq変換器405から出力される交流電流iの基本波成分のd軸成分idの目標値id *に対する偏差edを算出し、PI補償器407aはその偏差edに所定のPI補償演算を行って制御値のd軸成分vdを設定する。また、加算器406bは、dq変換器405から出力される交流電流iの基本波成分のq軸成分iqの目標値iq *に対する偏差eqを算出し、PI補償器407bはその偏差eqに所定のPI補償演算を行って制御値のq軸成分vqを設定する。
逆dq変換器408は、いわゆる静止座標変換処理(逆dq変換処理)を行うものであり、PI補償器407aとPI補償器407bから出力されるdq座標系の制御値のd軸成分vdと制御値のq軸成分vqを静止直交座標系における制御値のvrcとvjcに逆変換する。逆dq変換器408は、
の演算を行うことにより静止直交座標系における制御値のvrcとvjcを生成する。
PWM信号生成器409は、逆dq変換器408から出力される制御値vrcを用いてPWM信号S1〜S4を生成する。制御値vrcは系統周波数fsを有する余弦波の波形を有する信号であるから、PWM信号生成器409は、例えば、三角波比較法によりPWM信号S1〜S4を生成する。三角波比較法によるPWM信号の生成方法は周知であるので、詳細な説明は省略する。
上記のように、本実施形態に係る単相インバータの制御回路4によれば、単相インバータ2から単相電力系統3に出力される単相交流電圧と単相交流電流の検出値v,iをそれぞれ位相変換器401,402によってフィルタリングすることにより基本波成分の余弦波v1r,i1rと正弦波v1j,i1jを得るようにしているので、ヒルベルト変換器を用いた場合のように遅延時間を生じることがない。また、位相変換器401,402は二次の伝達関数で表現されるフィルタであるので、回路の簡略化を容易に実現することができる。従って、本実施形態によれば、従来のヒルベルト変換器を用いる方式に比べて簡単で高速かつ高い精度で基本波成分の余弦波v1r,i1rと正弦波v1j,i1jを得ることができ、単相インバータ2の出力制御を高速かつ高精度に行うことができる。
なお、上記実施形態では、位相角ω・tの算出をtan-1(v1j/v1r)の演算処理で行うようにしているが、これに限られず、他の方法で位相角ω・tを検出するようにしてもよい。例えば、位相角演算器403に代えて、特開2011−229361号公報に記載の位相検出装置を用いてもよい。同位相検出装置は、乗算式PLLにより入力信号の位相と同一の位相を有する信号を生成して出力する装置である。同位相検出装置は、複素係数バンドパスフィルタから出力される互いに直交する一対の入力信号(正弦波信号と余弦波信号)に所定の三角関数演算のループ処理を行って内部で生成する信号の位相を入力信号に収束させ、これにより入力信号の位相と同一の位相を有する信号を出力する。従って、同位相検出装置から位相角の情報を抽出してdq変換器405や逆dq変換器408に入力するようにしてもよい。
また、上記実施形態では位相変換器401,402で用いられる角周波数ω0をあらかじめ設定しておく場合について説明したが、これに限られない。信号処理のサンプリング周期が固定サンプリング周期の場合、系統電圧の基本波の角周波数を周波数検出装置などで検出して、検出された角周波数を角周波数ω0として用いるようにしてもよい。
また、上記実施形態は、位相変換器402がローパスフィルタに代わる処理を行う場合について説明したが、ハイパスフィルタに代わる処理を行う構成としてもよい。位相変換器402がハイパスフィルタに代わる処理を行う場合を第2実施形態として、以下に説明する。
ハイパスフィルタの伝達関数は、時定数をTとすると、F(s)=Ts/(Ts+1)で表される。したがって、図8に示す処理、すなわち、回転座標変換を行ってからハイパスフィルタ処理を行った後に静止座標変換を行う処理と等価の処理を示す伝達関数の行列GHPFは、上記(6)式を用いて、下記(11)式のように算出される。
図9は、行列GHPFの各要素である伝達関数を解析するためのボード線図である。同図(a)は行列GHPFの(1,1)要素および(2,2)要素の伝達関数を示しており、同図(b)は行列GHPFの(1,2)要素の伝達関数を示しており、同図(c)は行列GHPFの(2,1)要素の伝達関数を示している。同図は、中心周波数が60Hzの場合のものであり、時定数Tを「0.1」,「1」,「10」,「100」とした場合を示している。
同図(a)が示す振幅特性は中心周波数近辺で減衰しており、中心周波数での振幅特性は−6dB(=1/2)である。また、時定数Tが大きくなると、遮断帯域が小さくなっている。同図(b)および(c)が示す振幅特性は、いずれも、中心周波数にピークがあり、振幅特性のピークは−6dB(=1/2)である。また、時定数Tが大きくなると、通過帯域が小さくなっている。また、同図(a)が示す位相特性は、中心周波数で0度になる。つまり、行列GHPFの(1,1)要素および(2,2)要素の伝達関数は、中心周波数の信号を位相を変化させることなく通過させる。同図(b)が示す位相特性は、中心周波数で−90度になる。つまり、行列GHPFの(1,2)要素の伝達関数は、中心周波数の信号の位相を90度遅らせて通過させる。一方、同図(c)が示す位相特性は、中心周波数で90度になる。つまり、行列GHPFの(2,1)要素の伝達関数は、中心周波数の信号の位相を90度進めて通過させる。
つまり、信号に行列GHPFの(1,1)要素の伝達関数である下記(12)式に示す伝達関数GHPF(1,1)(s)に示す処理を行った場合、信号に含まれる基本波成分の振幅を1/2とした信号を位相を変化させずに出力することができる。また、信号に行列GHPFの(1,2)要素の伝達関数である下記(12’)式に示す伝達関数GHPF(1,2)(s)に示す処理を行った場合、信号に含まれる基本波成分を抽出し、振幅を1/2とした信号を位相を90度遅らせて出力することができる。したがって、伝達関数GHPF(1,1)(s)と伝達関数GHPF(1,2)(s)を用いることで、入力された信号の基本波成分を、互いに直交する一対の信号として出力することができる。なお、伝達関数GHPF(1,1)(s)に示す処理を行った場合、基本波成分以外の信号(例えば、高調波信号)も含まれたまま出力されるが、基本波成分のdq座標系での処理では無視される。したがって、伝達関数GHPF(1,1)(s)を位相変換器402に用いることができる。一方、基本波成分以外の信号が含まれていると、位相角演算器403(図1参照)は、基本波成分の位相角θ1を精度よく演算することができない。したがって、伝達関数GHPF(1,1)(s)を位相変換器401に用いることはできない。
第2実施形態に係る制御回路のブロック構成は図1に示す制御回路4と同じであり、位相変換器402で用いられる伝達関数が異なるだけである。第2実施形態に係る位相変換器402を、第1実施形態の場合と区別するために、位相変換器402’とする。
位相変換器402’は、交流電流検出器5が検出してディジタル変換した電流信号iに、上記(12)式の伝達関数GHPF(1,1)(s)に示す処理と上記(12’)式の伝達関数GHPF(1,2)(s)に示す処理をそれぞれ行うことで、電流信号iの基本波成分を、互いに直交する一対の信号である余弦波i1rと正弦波i1jとして出力する。つまり、下記(13)式および(13’)式に示す処理を行っている。角周波数ω0は系統電圧の基本波の角周波数(例えば、ω0=120π[rad/sec](60[Hz]))があらかじめ設定されており、時定数Tはあらかじめ設計されている。
第2実施形態においても、位相変換器402’によって基本波成分の余弦波i1rと正弦波i1jを得ることができるので、第1実施形態と同様の効果を奏することができる。
次に、電流信号iをそのまま基本波成分の余弦波i’1rとして用いる場合を、第3実施形態として、以下に説明する。
図10は、第3実施形態に係る単相系統連系インバータの制御回路のブロック構成を示す図である。同図において、図1に示す制御回路4と同一または類似の要素には、同一の符号を付している。第3実施形態に係る制御回路4’は、位相変換器402”が正弦波i1jのみを出力し、電流信号iがそのまま余弦波i’1rとして用いられる点について、第1実施形態に係る制御回路4と異なる。
位相変換器402”は、交流電流検出器5が検出してディジタル変換した電流信号iに、上記(8’)式の伝達関数GLPF(2,1)(s)に示す処理を行うことで、電流信号iから基本波成分を抽出して、振幅を1/2とした信号を位相を90度遅らせて、正弦波i1jとして出力する。つまり、下記(14)式に示す処理を行っている。角周波数ω0は系統電圧の基本波の角周波数(例えば、ω0=120π[rad/sec](60[Hz]))があらかじめ設定されており、時定数Tはあらかじめ設計されている。
レベル調整器404は、位相変換器402”から出力される正弦波i1jのレベルを2倍に調整して、正弦波i’1jとして出力する。これは、位相変換器402”から出力される正弦波i1jのレベルが入力レベルの1/2になるため、入力レベルと同一のレベルに調整するための処理である。
dq変換器405には、レベル調整器404から出力される正弦波i’1jと、余弦波i’1rとしての電流信号iがそのまま入力される。電流信号iには、基本波成分以外の信号(例えば、高調波信号)も含まれているが、基本波成分のdq座標系での処理では無視される。つまり、dq変換器405には、電流信号iの基本波成分が、互いに直交する一対の信号として入力される。
第3実施形態においても、位相変換器402”およびレベル調整器404によって基本波成分の余弦波i’1rと正弦波i’1jを得ることができるので、第1実施形態と同様の効果を奏することができる。
上記第1ないし第3実施形態においては、制御回路4(4’)が出力電流を制御する場合について説明したが、これに限られない。例えば、単相インバータ2が単相電力系統3ではなく負荷に電力を供給する場合などには、制御回路4(4’)が出力電圧を制御するようにすればよい。この場合、位相変換器402(402’,402”)に、交流電流検出器5が検出した電流信号iではなく、交流電圧検出器6が検出した電圧信号vを入力するようにすればよい。この場合でも、位相変換器402(402’,402”)およびレベル調整器404によって基本波成分の余弦波v’1rと正弦波v’1jを得ることができるので、第1実施形態と同様の効果を奏することができる。
上記第1ないし第3実施形態においては、本発明に係る制御回路を単相系統連系インバータの制御回路に用いた場合について説明したが、これに限られない。本発明は、例えば、静止型無効電力補償装置(SVC、SVG)、電力用アクティブフィルタ、無停電電源装置(UPS)などに用いられるインバータ回路を制御する制御回路にも適用することができる。また、モータや発電機の回転を制御するインバータ回路を制御する制御回路にも適用することができる。また、直流を単相交流に変換するインバータ回路を制御する場合に限られず、例えば、単相交流を直流に変換するコンバータ回路や、単相交流の周波数を変換するサイクロコンバータなどの制御回路にも適用することができる。
上記第1ないし第3実施形態においては、制御回路4(4’)が出力電流の基本波成分を制御する場合について説明したが、これに限られない。例えば、n次高調波の抑制制御を行うようにしてもよい。n次高調波の抑制制御を行う場合を第4実施形態として、以下に説明する。
図11は、第4実施形態に係る単相系統連系インバータの制御回路のブロック構成を示す図である。同図において、図1に示す制御回路4と同一または類似の要素には、同一の符号を付している。第4実施形態に係る制御回路4”は、位相変換器402に代えてn次高調波位相変換器410を設けた点、位相角演算器403の出力段にn次位相角演算器411を設けた点、および、dq変換器405の出力に対する目標値をそれぞれ「0」に設定した点で、第1実施形態に係る制御回路4と異なる。
n次位相角演算器411は、n次高調波の位相角を演算するものであり、位相角演算器403から入力される基本波の位相角θ1をn倍して、n次高調波の位相角(n×θ1)をdq変換器405と逆dq変換器408に出力する。
n次高調波位相変換器410は、上記(8)式の伝達関数GLPF(1,1)(s)および上記(8’)式の伝達関数GLPF(2,1)(s)においてω0をnω0に置き換えた伝達関数に示す処理を行う。すなわち、交流電流検出器5が検出してディジタル変換した電流信号iに対して、下記(15)式および(15’)式に示す処理をそれぞれ行うことで、電流信号iからn次高調波成分を抽出して、互いに直交する一対の信号である余弦波inrと正弦波injとして出力する。角周波数ω0は系統電圧の基本波の角周波数(例えば、ω0=120π[rad/sec](60[Hz]))があらかじめ設定されており、時定数Tはあらかじめ設計されている。
レベル調整器404は、n次高調波位相変換器410から出力される余弦波inrと正弦波injのレベルを2倍に調整して、余弦波i’nrと正弦波i’njとして出力する。dq変換器405は、余弦波i’nrと正弦波i’njを用いて、n次高調波成分のdq座標系におけるd軸成分indとq軸成分inqを生成する。加算器406aは、d軸成分indの目標値「0」に対する偏差edを算出し、PI補償器407aはその偏差edに所定のPI補償演算を行って制御値のd軸成分vdを設定する。また、加算器406bは、q軸成分inqの目標値「0」に対する偏差eqを算出し、PI補償器407bはその偏差eqに所定のPI補償演算を行って制御値のq軸成分vqを設定する。逆dq変換器408は、dq座標系の制御値のd軸成分vdと制御値のq軸成分vqを静止直交座標系における制御値のvnrcとvnjcに逆変換する。PWM信号生成器409は、制御値のvnrcを用いてPWM信号を生成する。制御値のvnrcは、n次高調波を「0」にする制御値であり、生成されたPWM信号にn次高調波をキャンセルする成分を混入させることがきる。従って、単相電力系統3に出力される単相信号からn次高調波を好適に除去することができる。
複数の高調波の抑制制御を行う場合は、抑制する高調波の次数毎に、n次位相角演算器411、n次高調波位相変換器410、レベル調整器404、dq変換器405、加算器406a,406b、PI補償器407a,407b、逆dq変換器408をそれぞれ設けて、生成された制御値vnrcをすべて加算した制御値をPWM信号生成器409に入力するようにすればよい。また、出力電流の基本波成分の制御も併せて行う場合は、n次高調波抑制制御のための制御値vnrcを基本波成分の制御のための制御値vrc(図1参照)に加算した制御値をPWM信号生成器409に入力するようにすればよい。
第4実施形態においても、n次高調波位相変換器410によってn次高調波成分の余弦波inrと正弦波injを得ることができるので、第1実施形態と同様の効果を奏することができる。
本発明に係る制御回路は、上述した実施形態に限定されるものではない。本発明に係る制御回路の各部の具体的な構成は、種々に設計変更自在である。
1 直流電源
2 単相系統連系インバータ
3 単相電力系統
4,4’,4” 制御回路
401 位相変換器(第2の位相変換手段、位相角演算手段)
402,402” 位相変換器(位相変換手段)
403 位相角演算器(位相角演算手段)
404 レベル調整器(位相変換手段)
405 dq変換器
406a,406b 加算器(制御値算出手段)
407a,407b PI補償器(制御値算出手段)
408 逆dq変換器
409 PWM信号生成器
410 n次高調波位相変換器
411 n次位相角演算器
5 交流電流検出器
6 交流電圧検出器
7 出力ライン

Claims (8)

  1. 入力された信号の所定成分の位相を90度遅らせて出力するフィルタであって、
    下記の伝達関数G(s)に示す処理を行うことを特徴とするフィルタ。
    G(s)=T・ω0/{(T・s+1)2+(T・ω02
    ω0 :所定成分の角周波数をω0
    T :時定数
  2. 単相交流に関する電力変換回路内の複数のスイッチング手段の駆動をPWM信号により制御する制御回路であって、
    前記電力変換回路の出力または入力に基づく信号の基本波成分を、互いに直交する一対の信号として出力する位相変換手段と、
    前記単相交流の電圧の基本波の位相角を算出する位相角演算手段と、
    前記位相角を用いた回転座標変換処理により、前記一対の信号をdq座標系におけるd軸成分とq軸成分に変換するdq変換手段と、
    前記d軸成分とq軸成分について、それぞれ目標値との偏差を算出し、その偏差に基づいて制御値を算出する制御値算出手段と、
    前記位相角を用いた静止座標変換処理により、前記制御値算出手段により算出された前記d軸成分とq軸成分の制御値を、静止直交座標系における各軸の制御値に変換する逆dq変換手段と、
    前記静止直交座標系における各軸の制御値の一方を用いて前記PWM信号を生成するPWM信号生成手段と、
    を備えており、
    前記位相変換手段は、前記基づく信号と、前記基づく信号に第1の伝達関数に示す処理を行い、振幅を2倍に増幅した信号とを、前記互いに直交する一対の信号として出力し、
    前記単相交流の基本波成分の角周波数をω0、時定数をTとした場合、
    前記第1の伝達関数は、
    1(s)=T・ω0/{(T・s+1)2+(T・ω02
    である、
    ことを特徴とする制御回路。
  3. 前記位相変換手段は、前記基づく信号に代えて、前記基づく信号に第2の伝達関数に示す処理を行い、振幅を2倍に増幅した信号を出力し、
    前記第2の伝達関数は、
    2(s)=(T・s+1)/{(T・s+1)2+(T・ω02
    である、
    請求項2に記載の制御回路。
  4. 前記位相変換手段は、前記基づく信号に代えて、前記基づく信号に第2の伝達関数に示す処理を行い、振幅を2倍に増幅した信号を出力し、
    前記第2の伝達関数は、
    2(s)={(T・s)2+T・s+(T・ω02}/{(T・s+1)2+(T・ω02
    である、
    請求項2に記載の制御回路。
  5. 前記位相角演算手段は、
    前記電力変換回路の出力または入力に基づく電圧信号から基本波成分を抽出して、互いに直交する一対の電圧信号として出力する第2の位相変換手段を備えており、
    前記第2の位相変換手段は、
    前記基づく電圧信号に第3の伝達関数に示す処理を行った信号と、前記基づく電圧信号に第4の伝達関数に示す処理を行った信号とを、前記互いに直交する一対の電圧信号として出力し、
    前記単相交流の基本波成分の角周波数をω0、時定数をTとした場合、
    前記第3の伝達関数は、
    3(s)=(T・s+1)/{(T・s+1)2+(T・ω02
    であり、
    前記第4の伝達関数は、
    4(s)=T・ω0/{(T・s+1)2+(T・ω02
    である、
    請求項2ないし4のいずれかに記載の制御回路。
  6. 前記第2の位相変換手段から出力される前記互いに直交する一対の電圧信号は、前記単相交流の基本波の周波数を有する余弦波信号と正弦波信号であり、
    前記位相角演算手段は、前記余弦波信号と前記正弦波信号とを用いて所定の逆三角関数の演算式により前記位相角を算出する、
    請求項5に記載の制御回路。
  7. 前記第2の位相変換手段から出力される前記互いに直交する一対の電圧信号は、前記単相交流の基本波の周波数を有する余弦波信号と正弦波信号であり、
    前記位相角演算手段は、乗算式PLLにより前記余弦波信号及び前記正弦波信号の位相角と同一の位相角を有する信号を生成するPLL演算手段で構成される、
    請求項5に記載の制御回路。
  8. 単相交流に関する電力変換回路内の複数のスイッチング手段の駆動をPWM信号により制御する制御回路であって、
    前記電力変換回路の出力または入力に基づく信号のn次高調波成分を、互いに直交する一対の信号として出力するn次高調波位相変換手段と、
    前記単相交流の電圧のn次高調波の位相角を算出するn次位相角演算手段と、
    前記位相角を用いた回転座標変換処理により、前記一対の信号をdq座標系におけるd軸成分とq軸成分に変換するdq変換手段と、
    前記d軸成分とq軸成分に基づいて制御値を算出する制御値算出手段と、
    前記位相角を用いた静止座標変換処理により、前記制御値算出手段により算出された前記d軸成分とq軸成分の制御値を、静止直交座標系における各軸の制御値に変換する逆dq変換手段と、
    前記静止直交座標系における各軸の制御値の一方を用いて前記PWM信号を生成するPWM信号生成手段と、
    を備えており、
    前記n次高調波位相変換手段は、前記基づく信号に第1の伝達関数に示す処理を行い、振幅を2倍に増幅した信号と、前記基づく信号に第2の伝達関数に示す処理を行い、振幅を2倍に増幅した信号とを、前記互いに直交する一対の信号として出力し、
    前記単相交流の基本波成分の角周波数をω0、時定数をTとした場合、
    前記第1の伝達関数は、
    1(s)=T・n・ω0/{(T・s+1)2+(T・n・ω02
    であり、
    前記第2の伝達関数は、
    2(s)=(T・s+1)/{(T・s+1)2+(T・n・ω02
    である、
    ことを特徴とする制御回路。
JP2012030234A 2011-09-29 2012-02-15 位相変換装置、および、当該位相変換装置を用いた制御回路 Active JP5926067B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2012030234A JP5926067B2 (ja) 2012-02-15 2012-02-15 位相変換装置、および、当該位相変換装置を用いた制御回路
CN201710427083.6A CN107171582B (zh) 2011-09-29 2012-09-27 信号处理装置、滤波器、控制电路、逆变器和转换器系统
CN201210369406.8A CN103036529B (zh) 2011-09-29 2012-09-27 信号处理装置、滤波器、控制电路、逆变器和转换器系统
EP12186629.7A EP2575252B1 (en) 2011-09-29 2012-09-28 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
DK12186629.7T DK2575252T3 (en) 2011-09-29 2012-09-28 Signal processor, filter, power converter for power converter circuit, connection inverter system and PWM inverter system
DK18171874.3T DK3399642T3 (da) 2011-09-29 2012-09-28 Signalprocessor, filter, strømkredsløb til strømomformerkredsløb, forbindelsesvekselrettersystem og PWM-omformersystem
EP18171874.3A EP3399642B1 (en) 2011-09-29 2012-09-28 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system
DK18171865.1T DK3399641T3 (da) 2011-09-29 2012-09-28 Signalprocessor, filter, styrekredsløb til strømomformerkredsløb, forbindelsesvekselrettersystem og PWM-omformersystem
DK18171875.0T DK3396850T3 (da) 2011-09-29 2012-09-28 Signalprocessor, filter, styrekredsløb til strømomformerkredsløb, forbindelsesvekselrettersystem og PWM-omformersystem
US13/630,381 US20130082636A1 (en) 2011-09-29 2012-09-28 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system
EP18171875.0A EP3396850B1 (en) 2011-09-29 2012-09-28 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system
EP18171865.1A EP3399641B8 (en) 2011-09-29 2012-09-28 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system
US14/644,433 US10110111B2 (en) 2011-09-29 2015-03-11 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
US16/117,957 US10491101B2 (en) 2011-09-29 2018-08-30 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
US16/600,726 US10833576B2 (en) 2011-09-29 2019-10-14 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
US17/036,682 US11381152B2 (en) 2011-09-29 2020-09-29 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system
US17/804,877 US11527948B2 (en) 2011-09-29 2022-06-01 Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012030234A JP5926067B2 (ja) 2012-02-15 2012-02-15 位相変換装置、および、当該位相変換装置を用いた制御回路

Publications (2)

Publication Number Publication Date
JP2013169052A true JP2013169052A (ja) 2013-08-29
JP5926067B2 JP5926067B2 (ja) 2016-05-25

Family

ID=49179033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012030234A Active JP5926067B2 (ja) 2011-09-29 2012-02-15 位相変換装置、および、当該位相変換装置を用いた制御回路

Country Status (1)

Country Link
JP (1) JP5926067B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126585A (ja) * 2013-12-26 2015-07-06 東芝三菱電機産業システム株式会社 多相電動機駆動装置
JP2017034853A (ja) * 2015-07-31 2017-02-09 株式会社安川電機 電力変換装置、発電システム、非基本波成分検出装置および非基本波成分検出方法
KR101755299B1 (ko) * 2015-09-24 2017-07-11 한국철도기술연구원 단상 공진형 무선 전력 전송 시스템의 동기 좌표계 dq 모델링을 이용한 전류 제어 방법 및 이를 이용한 전류 제어 장치
US9768712B2 (en) 2014-04-30 2017-09-19 Kawasaki Jukogyo Kabushiki Kaisha Power conversion device connected to single-phase system
CN112054661A (zh) * 2020-10-12 2020-12-08 四川科陆新能电气有限公司 一种用于单相电系统的谐波抑制静态量输出控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163811A (ja) * 1996-12-04 1998-06-19 Ebara Corp 直交2軸信号用フィルタ回路
US20030076076A1 (en) * 2001-10-19 2003-04-24 General Electric Company Control of single-phase power converter in D-Q rotating coordinates
JP2003143860A (ja) * 2001-11-05 2003-05-16 Toshihisa Shimizu 半導体電力変換装置の制御回路
JP2009050091A (ja) * 2007-07-25 2009-03-05 Sanken Electric Co Ltd 位相検出装置
JP2011229361A (ja) * 2010-03-31 2011-11-10 Daihen Corp 位相検出装置
JP2013167500A (ja) * 2012-02-15 2013-08-29 Daihen Corp 位相検出装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163811A (ja) * 1996-12-04 1998-06-19 Ebara Corp 直交2軸信号用フィルタ回路
US20030076076A1 (en) * 2001-10-19 2003-04-24 General Electric Company Control of single-phase power converter in D-Q rotating coordinates
JP2003143860A (ja) * 2001-11-05 2003-05-16 Toshihisa Shimizu 半導体電力変換装置の制御回路
JP2009050091A (ja) * 2007-07-25 2009-03-05 Sanken Electric Co Ltd 位相検出装置
JP2011229361A (ja) * 2010-03-31 2011-11-10 Daihen Corp 位相検出装置
JP2013167500A (ja) * 2012-02-15 2013-08-29 Daihen Corp 位相検出装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126585A (ja) * 2013-12-26 2015-07-06 東芝三菱電機産業システム株式会社 多相電動機駆動装置
US9768712B2 (en) 2014-04-30 2017-09-19 Kawasaki Jukogyo Kabushiki Kaisha Power conversion device connected to single-phase system
JP2017034853A (ja) * 2015-07-31 2017-02-09 株式会社安川電機 電力変換装置、発電システム、非基本波成分検出装置および非基本波成分検出方法
KR101755299B1 (ko) * 2015-09-24 2017-07-11 한국철도기술연구원 단상 공진형 무선 전력 전송 시스템의 동기 좌표계 dq 모델링을 이용한 전류 제어 방법 및 이를 이용한 전류 제어 장치
CN112054661A (zh) * 2020-10-12 2020-12-08 四川科陆新能电气有限公司 一种用于单相电系统的谐波抑制静态量输出控制方法
CN112054661B (zh) * 2020-10-12 2023-06-27 四川科陆新能电气有限公司 一种用于单相电系统的谐波抑制静态量输出控制方法

Also Published As

Publication number Publication date
JP5926067B2 (ja) 2016-05-25

Similar Documents

Publication Publication Date Title
Che et al. Current control methods for an asymmetrical six-phase induction motor drive
JP6116829B2 (ja) 単相電力変換装置の制御装置
Guo et al. An improved model predictive control strategy to reduce common-mode voltage for two-level voltage source inverters considering dead-time effects
Yang et al. A fast and fixed switching frequency model predictive control with delay compensation for three-phase inverters
Vechiu et al. Transient operation of a four-leg inverter for autonomous applications with unbalanced load
Hu et al. Improved voltage-vector sequences on dead-beat predictive direct power control of reversible three-phase grid-connected voltage-source converters
Yang et al. Phase compensation multiresonant control of CVCF PWM converters
Seyyedzadeh et al. Accurate modeling of the nonlinear characteristic of a voltage source inverter for better performance in near zero currents
JP5926067B2 (ja) 位相変換装置、および、当該位相変換装置を用いた制御回路
Freire et al. A fault-tolerant PMSG drive for wind turbine applications with minimal increase of the hardware requirements
Shahbazi et al. Five-leg converter topology for wind energy conversion system with doubly fed induction generator
Dasika et al. An online modulation strategy to control the matrix converter under unbalanced input conditions
Ahmed et al. An improved space vector modulation for a three-to-seven-phase matrix converter with reduced number of switching vectors
Wang et al. Study on comprehensive analysis and compensation for the line current distortion in single-phase three-level NPC converters
Xie et al. Resistance-emulating control strategy for three-phase voltage source rectifiers under unbalanced grids
JP5944670B2 (ja) 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび単相pwmコンバータシステム
JP5887110B2 (ja) 電力計測装置、インバータ制御回路、系統連系インバータシステム、および、電力計測方法
Kim et al. Direct power control of three-phase boost rectifiers by using a sliding-mode scheme
Suhara et al. Voltage oriented control of three phase PWM rectifier with Bus Clamped Space Vector PWM
JP5964568B2 (ja) 信号処理装置およびインバータ回路の制御回路
JP5938190B2 (ja) 位相調整装置、系統対抗分生成装置、系統連系インバータシステム、および、位相調整方法
KR20160059077A (ko) 유도 전동기 구동용 전압보상장치 및 이를 이용한 전압보상방법
Fathabadi Harmonic elimination of quasi-sine rotor injected DFIG-based wind power generation systems connected to electric power networks
Hernandez et al. Comparison of SVPWM and SPWM Techniques for Back to Back Converters in PSCAD
Sheng et al. Dc-Link Ripple Suppression of Cascaded H-Bridge Based MV Grid Emulator Apparatus for Analysis and Testing of Grid-Tied Converters in Distribution System

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160421

R150 Certificate of patent or registration of utility model

Ref document number: 5926067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250