JP2013168655A - カーボンナノチューブ抵抗体、半導体装置、カーボンナノチューブ抵抗体及び半導体装置の製造方法 - Google Patents

カーボンナノチューブ抵抗体、半導体装置、カーボンナノチューブ抵抗体及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013168655A
JP2013168655A JP2013041160A JP2013041160A JP2013168655A JP 2013168655 A JP2013168655 A JP 2013168655A JP 2013041160 A JP2013041160 A JP 2013041160A JP 2013041160 A JP2013041160 A JP 2013041160A JP 2013168655 A JP2013168655 A JP 2013168655A
Authority
JP
Japan
Prior art keywords
carbon nanotube
resistor
electrode
concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013041160A
Other languages
English (en)
Inventor
Kaoru Narita
薫 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2013041160A priority Critical patent/JP2013168655A/ja
Publication of JP2013168655A publication Critical patent/JP2013168655A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/0652—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component containing carbon or carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/22—Resistors with an active material comprising carbon, e.g. diamond or diamond-like carbon [DLC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/961—Specified use of nanostructure for textile or fabric treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Non-Adjustable Resistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】信頼性の高い抵抗体やヒューズを与えることのできるカーボンナノチューブ抵抗体の製造方法を提供する。
【解決手段】カーボンナノチューブを揮発性溶媒中に第１濃度となるように投入し、超音波処理を施して初期溶液を作製する工程と、前記初期溶液を、超音波処理を施しながら揮発性溶媒により段階的に希釈して、第２濃度となるように調整し、塗布用溶液を作製する希釈工程と、前記塗布用溶液を、第１の電極と第２の電極との間に塗布する工程とを具備し、前記第１濃度は、１×１０−４ｇ／ｍｌ以上の濃度であり、前記第２濃度は、１×１０−５ｇ／ｍｌより低い濃度である。
【選択図】図４

Description

本発明は、カーボンナノチューブ抵抗体、半導体装置、及びそれらの製造方法に関する。本出願は、日本国特許出願２００７−０３５２５０に基づいており、優先権の利益を主張する。当該特許出願の開示内容は全て、参照することによりここに組み込まれる。
半導体装置等の微細な電気回路中に設けられる抵抗体として、例えば（特開２００３−１６２９５４号公報）に記載された縦型ナノヒューズ及びナノ抵抗回路素子が挙げられる。図１は、この特開２００３−１６２９５４号公報に記載された構造を示す図である。この構造では、上部導体６０と底部導体１０の間に形成された縦型導電性スペーサ３０が、抵抗体やヒューズとして機能する。ここで、抵抗体（スペーサ３０）の材料としては、金属や合金、半導体などの材料を用いることができると記載されている。
上記のように、金属、合金、および半導体などを材料として用いた抵抗体を、ヒューズとして用いると、信頼性に劣ることがある。具体的には、通電による焼き切りを行う際に、溶融した材料により焼き切った部分が再びつながってしまうことがある。また、エレクトロマイグレーションやストレスマイグレーションにより、焼き切りの行われないヒューズが断線することがある。よって、信頼性の高いヒューズ機能を有する抵抗体の提供が望まれる。
また、図１に示されるような、ビア穴の中に抵抗体の埋めこまれた構造を得るためには、ダマシンプロセス、ウエットエッチングプロセス、及び反応性エッチングなどの工程が必要であり、製造プロセスが複雑である。従って、工程数を減らして製造することのできる抵抗体の提供が望まれる。
更には、抵抗体として金属や合金などの薄膜を基板上に形成させる場合、ＣＶＤ法のように数１００℃以上の高温工程を用いる必要がある。このような高温の工程を経ると、集積回路に含まれるトランジスタ等の特性が変化することがある。また、基板としてプラスチック基板等の耐熱性の低い素材を用いた場合、熱により、基板が損傷を受けることがある。従って、金属、合金、及び半導体などを用いた抵抗体は、集積回路の上層や、プラスチック基板上に形成するのが困難である。
以上のような要求を達成するために、抵抗体としてカーボンナノチューブを用いることが注目を集めている。カーボンナノチューブによる抵抗体を得るには、カーボンナノチューブの分散した溶媒を基板上に塗布して、乾燥させるだけでよい。高温工程を必要とせず、工程数も少なくて済む。
カーボンナノチューブを抵抗体として用いる場合、抵抗体中でカーボンナノチューブが均一に分散していることが求められる。しかし、カーボンナノチューブは凝集力が強く、塗布用の溶媒中で凝集しやすい。従って、抵抗体中において、カーボンナノチューブを均一に分散させることは難しい。
上記と関連して、特開２００５−７５６６１号公報には、カーボンナノチューブ分散溶液として、アミド系極性有機溶媒中に、非イオン性界面活性剤とともにカーボンナノチューブを混合させた溶液が開示されている。
また、特開２００２−３４６９９６号公報には、低粘度の分散媒にカーボンナノチューブを分散させた高濃度分散液から、分散媒を除去することで、カーボンナノチューブ相互間に電気的及び／又は磁気的な接続状態を含むネットワークを形成させることが記載されている。ここで、高濃度分散液中のカーボンナノチューブ濃度は、１〜１０ｇ／リットルの範囲内とすることが記載されている。
また、特開２００５−７２２０９号公報には、架橋塗布液にカーボンナノチューブを混合して、塗布後の溶液を硬化させることで、複数のカーボンナノチューブが相互に架橋した網目構造を構成するカーボンナノチューブ構造体についての記載がある。
しかしながら、これらの文献に記載された技術を用いても、カーボンナノチューブを均一に分散させるには限界があり、更に均一にカーボンナノチューブを分散させる技術が望まれている。また、これらの文献に記載された技術を用いても、ヒューズ機能を有する抵抗体として用いる場合の信頼性に関しては、必ずしも高めることができなかった。
特開２００３−１６２９５４号公報 特開２００５−７５６６１号公報 特開２００２−３４６９９６号公報 特開２００５−７２２０９号公報
従って、本発明の目的は、カーボンナノチューブが均一に分散したカーボンナノチューブ抵抗体の製造方法を提供することにある。
本発明に係るカーボンナノチューブ抵抗体の製造方法は、カーボンナノチューブを揮発性溶媒中に第１濃度となるように投入し、超音波処理を施して初期溶液を作製する工程と、前記初期溶液を、超音波処理を施しながら揮発性溶媒により段階的に希釈して、第２濃度となるように調整し、塗布用溶液を作製する希釈工程と、前記塗布用溶液を、第１の電極と第２の電極との間に塗布する工程と、を具備する。その第１濃度は、１×１０−４ｇ／ｍｌ以上の濃度である。その第２濃度は、１×１０−５ｇ／ｍｌより低い。
また、本発明に係る半導体装置の製造方法は、基板上にトランジスタを形成する工程と、上記のカーボンナノチューブ抵抗体の製造方法により、そのトランジスタとその第２の電極とが電気的に接続されるように、そのカーボンナノチューブ抵抗体を形成する工程とを具備する。
また、本発明に係るカーボンナノチューブ抵抗体は、第１の電極と、第２の電極と、その第１の電極とその第２の電極との間に配置されたマット層とを具備する。そのマット層は、５０ｎｍ以下の厚みのカーボンナノチューブ膜が配置された層である。
また、本発明に係る半導体装置は、トランジスタと、上記のカーボンナノチューブ抵抗体とを具備する。そのカーボンナノチューブ抵抗体は、その第２電極でそのトランジスタと電気的に接続されている。
本発明に依れば、カーボンナノチューブを均一に分散させることのできるカーボンナノチューブ抵抗体の製造方法が提供される。
図１は、関連技術における縦型ナノヒューズの構造を示す断面図である。 図２は、第１の実施形態に係るカーボンナノチューブ抵抗体の平面図である。 図３は、図２のＡＡ’に沿った断面図である。 図４は、第１の実施形態に係るカーボンナノチューブ抵抗体の製造方法を示すフローチャートである。 図５Ａは、カーボンナノチューブ抵抗体の製造方法を示す工程断面図である。 図５Ｂは、カーボンナノチューブ抵抗体の製造方法を示す工程断面図である。 図５Ｃは、カーボンナノチューブ抵抗体の製造方法を示す工程断面図である。 図６は、第１の実施形態に係るカーボンナノチューブの電圧−電流特性を示す図である。 図７は、第２の実施形態に係る半導体装置の要部を示す概略平面図である。 図８は、図７のＢＢ’に沿った断面図である。 図９は、第３の実施形態に係る半導体装置の要部を示す概略断面図である。
（第１の実施形態）
本発明の実施の形態について図面を参照して詳細に説明する。
図２は、本実施形態に係るカーボンナノチューブ抵抗体の構成を示す平面図である。また、図３は、図１のＡＡ’に沿った断面図である。図２に示されるように、このカーボンナノチューブ抵抗体は、第１の電極１０１と、第２の電極１０２と、その間に配置されたマット層１００とを備えている。図３に示されるように、第１の電極１０１、第２の電極１０２、及びマット層１００は、絶縁体１０３上に配置されている。絶縁体１０３は、酸化シリコン膜等に例示される。
第１の電極１０１及び第２の電極１０２は、金属電極である。金属電極を構成する金属の種類としては、ＡｕやＰｔ等が例示される。
マット層１００は、カーボンナノチューブにより形成されている。具体的には、マット層１００中において、多数のカーボンナノチューブ粒子がランダムに配置されている。マット層１００には、導電性のカーボンナノチューブ粒子のみが配置されている場合もあれば、導電性のカーボンナノチューブ粒子と半導体性のカーボンナノチューブ粒子とが混在している場合もある。
マット層１００の厚みは、５０ｎｍ以下である。このような厚みとすることにより、カーボンナノチューブ抵抗体をヒューズとして用いた場合に、１回の通電で確実にマット層１００を焼き切ることができる。従って、信頼性の高いヒューズ機能が得られる。尚、マット層１００においては、カーボンナノチューブ粒子が厚み方向に重なっていてもよい。カーボンナノチューブとしては、Ｓｉｎｇｌｅ Ｗａｌｌｅｄ Ｎａｎｏｔｕｂｅ（ＳＷＮＴ）でもＭｕｌｔｉ Ｗａｌｌｅｄ Ｎａｎｏｔｕｂｅ（ＭＷＮＴ）でも使用可能である。
また、マット層１００に用いられるカーボンナノチューブは、その大部分（例示、個数にして５０％以上）の粒子の長さが、第１の電極１０１と第２の電極１０２間の距離の１／２０より長いことが好ましい。１／２０以下の長さのカーボンナノチューブ粒子が大部分を占める場合、カーボンナノチューブ粒子同士の接点が多くなり過ぎて、電極間の抵抗が高くなる傾向にある。結果として、焼き切りに高い電圧を必要とするようになり易い。
また、マット層１００に用いられるカーボンナノチューブは、その大部分（例示、個数にして５０％以上）の粒子の直径が、０より大きく１０ｎｍ以下であることが好ましい。直径が１０ｎｍより大きいカーボンナノチューブ粒子が大部分を占める場合、製造時に５０ｎｍ以下でマット層１００を形成しにくくなる。
続いて、上述のようなカーボンナノチューブ抵抗体（１００〜１０２）の製造方法について、図４、及び図５Ａ〜図５Ｃを参照しつつ説明する。図４は、カーボンナノチューブ抵抗体の製造方法を示すフローチャートである。また、図５Ａ〜図５Ｃは、カーボンナノチューブ抵抗体の製造方法を示す工程断面図である。
ステップＳ１０；第１の電極、第２の電極の形成
まず、絶縁体１０３上に、第１の電極１０１、第２の電極１０２を形成する。
ステップＳ２０；初期溶液作製
次に、マット層１００に用いられるカーボンナノチューブを用意する。カーボンナノチューブは、レーザ蒸発法等の良く知られた方法で用意することができる。このような方法で用意されたカーボンナノチューブには、通常、半導体性と導電性のものとが３対１の割合で含まれている。
Ｓ１０で用意したカーボンナノチューブを揮発性溶媒に混合して、第１濃度の初期溶液を調整する。第１濃度は、１×１０−４ｇ／ｍｌ以上である。本実施形態では、用意したカーボンナノチューブ１ｍｇを、５ｍｌ揮発性溶媒に混合し、超音波処理を施し、初期溶液を作製するものとする。すなわち、初期溶液中のカーボンナノチューブ濃度（第１濃度）は、２×１０−４ｇ／ｍｌとなる。揮発性溶媒としては、例えば、１，２−ジクロロエタン、Ｎ，Ｎ−ジメチルホルムアミド等が挙げられる。
ステップＳ３０；希釈
次に、Ｓ２０で作製した初期溶液を段階的に希釈して、最終的に１×１０−５ｇ／ｍｌよりも低い濃度の塗布用溶液を調整する。塗布用溶液の濃度を、以下、第２濃度と記載することがある。本実施形態では、第２濃度が１×１０−６ｇ／ｍｌであるものとする。
より具体的には、本実施形態では、以下のようにして段階的に希釈を行い、塗布用溶液を調整する。
まず、Ｓ２０で作製した初期溶液を１．５ｍｌ採取して、１，２−ジクロロエタンで３０ｍｌに希釈する。これにより、カーボンナノチューブ濃度は、１×１０−５ｇ／ｍｌになる。更に、再び超音波処理を施し、中間希釈溶液を作製する。この中間希釈溶液の濃度を、以下、第３濃度と記載することがある。
この中間希釈溶液を３ｍｌ採取し、更に１，２−ジクロロエタンで３０ｍｌに希釈する。これにより、カーボンナノチューブ濃度は、１×１０−６ｇ／ｍｌになる。更に、再び超音波処理を施し、塗布用溶液を作製する。
このようにして得られた塗布用溶液中においては、段階的に希釈されているために、カーボンナノチューブが均一に分散している。
ステップＳ４０；塗布、乾燥
次に、図５Ａに示されるように、Ｓ３０で作製した塗布用溶液を、第１の電極１０１及び第２の電極１０２の形成された絶縁体１０３上に塗布し、乾燥させる。塗布は、スピンコート法により行われる。揮発性溶媒が揮発すると、カーボンナノチューブのみが絶縁体１０３上に残存する。このとき、塗布用溶液が１×１０−５ｇ／ｍｌよりも低い濃度であるために、５０ｎｍ以下の厚みでカーボンナノチューブ膜を形成することができる。また、塗布用溶液中でカーボンナノチューブが均一に分散しているので、絶縁体１０３上でもカーボンナノチューブが均一に分散する。この塗布及び乾燥を、複数回（本実施形態では１２回とする）行い、５０ｎｍ以下の厚みでカーボンナノチューブ膜を絶縁体１０３上に形成する。尚、塗布及び乾燥の回数が１回だけの場合、カーボンナノチューブの密度が低過ぎて、導通が得られ難くなる。ここで、塗布及び乾燥を行う回数を調整することにより、カーボンナノチューブ膜中におけるカーボンナノチューブの密度を調整することができる。すなわち、塗布及び乾燥の回数を増やせば、カーボンナノチューブ膜の密度を、カーボンナノチューブが均一に分散した状態を保ったままで高めることができる。尚、塗布の方法としては、スピンコート法に限られず、ディップコート等の他の方法を用いることもできる。
ステップＳ５０、６０；レジスト形成、エッチング
次に、図５Ｂに示されるように、リソグラフィ法により、マット層１００形成予定の部分にレジスト１０４を形成する（ステップＳ５０）。更に、図５Ｃに示されるように、レジスト１０４により被覆されていない部分のカーボンナノチューブ膜をエッチングし、マット層１００形成予定の部分にだけカーボンナノチューブ膜を残す（ステップＳ６０）。これにより、マット層１００が形成される。尚、カーボンナノチューブ膜は、例えば、酸素プラズマ処理などにより、エッチングされる。
以上の各工程により、本実施の形態に係るカーボンナノチューブ抵抗体（１００〜１０２）が作製される。尚、本実施形態に係る製造方法で製造されたカーボンナノチューブ抵抗体について、本発明者らがマット層１００の厚みを測定したところ、１０ｎｍ以下であった。すなわち、マット層１００において、５０ｎｍ以下の厚みでカーボンナノチューブが配置されていることが確認された。
本実施形態に係るカーボンナノチューブ抵抗体の製造方法によれば、カーボンナノチューブが均一に分散したマット層１００を得る事ができる。仮に、希釈工程（Ｓ３０）において、直接に１×１０−５ｇ／ｍｌ〜１×１０−６ｇ／ｍｌの濃度の塗布用溶液を作製した場合には、超音波処理を施したとしてもカーボンナノチューブの凝集が十分には抑制されない。よって、作製されたマット層１００は、カーボンナノチューブが均一に分散した状態とはなり得ない。これに対して、本実施形態によれば、希釈工程（Ｓ３０）において、超音波処理を施しつつ、段階的に希釈を行っているので、塗布用溶液中におけるカーボンナノチューブの凝集が十分に抑制される。結果として、カーボンナノチューブの均一に分散したマット層１００を得ることができる。実際に、本実施形態で作製されたカーボンナノチューブ抵抗体の表面状態を、走査型電子顕微鏡（ＳＥＭ）により観察したところ、カーボンナノチューブが均一に分散していることが確認された。
なお、本実施形態では、ステップＳ２０において、初期溶液中のカーボンナノチューブ濃度（第１濃度）が、２×１０−４ｇ／ｍｌである場合について説明した。但し、第１濃度の好ましい範囲としては、１×１０−４ｇ／ｍｌ以上であり、１×１０−３ｇ／ｍｌより低い範囲である。第１濃度が１×１０−４ｇ／ｍｌより低い場合、希釈工程における希釈率が不十分となり、塗布用溶液を作製した段階において、カーボンナノチューブが十分に分散し難くなる。一方、１×１０−３ｇ／ｍｌ以上の場合には、初期溶液中におけるカーボンナノチューブの凝集の度合いが大きくなりすぎ、ステップＳ３０の希釈工程を経ても、カーボンナノチューブが十分に分散し難くなる。
また、本実施形態では、ステップＳ３０において、塗布用溶液の濃度（第２濃度）が１×１０−６ｇ／ｍｌである場合について説明した。但し、好ましい第２濃度の範囲は、１×１０−６ｇ／ｍｌ以上であり、１×１０−５ｇ／ｍｌより低い範囲である。１×１０−６ｇ／ｍｌより低い場合には、Ｓ４０でカーボンナノチューブ膜を形成する際に、一回の塗布乾燥で得られるカーボンナノチューブ膜の密度が小さくなりすぎ、所望の密度のカーボンナノチューブ膜を得るのが困難となる。その結果、所望の電気特性を得る事が困難となる。一方、第２濃度が１×１０−５ｇ／ｍｌ以上の場合には、塗布用溶液中においてカーボンナノチューブが十分に分散し難くなり、カーボンナノチューブが均一に分散した状態のマット層１０を得ることが難しくなる。
また、本実施形態では、ステップＳ３０において、中間希釈溶液の濃度（第３濃度）が１×１０−５ｇ／ｍｌである場合について説明した。但し、好ましい第３濃度の範囲は、１×１０−５ｇ／ｍｌ以上であり、１×１０−４ｇ／ｍｌより低い範囲である。１×１０−５ｇ／ｍｌより低い場合には、中間希釈溶液から塗布用溶液を作製するにあたっての希釈率が小さくなり、塗布用溶液の段階においてカーボンナノチューブが十分に分散し難くなる。一方、第３濃度が１×１０−４ｇ／ｍｌ以上の場合には、中間希釈溶液の段階におけるカーボンナノチューブの凝集の度合いが大きくなりすぎ、希釈及び超音波処理を行っても十分に分散し難くなる。
本実施形態に係るカーボンナノチューブ抵抗体は、一度の通電でより確実に焼き切りを行うことのできる、信頼性の高いヒューズを提供する。これは、本実施形態に係る製造方法により、カーボンナノチューブが均一に分散したマット層１００を得ることができると共に、その厚みを５０ｎｍ以下という薄い厚みとすることができるからである。
図６を参照して、カーボンナノチューブ抵抗体のヒューズとしての特性について説明する。本実施形態で作製されたカーボンナノチューブ抵抗体を用いて、第１の電極１０１と第２の電極１０２との間に電圧を印加し、マット層１００を流れる電流を計測した。図６は、そのときの電圧−電流特性を示すグラフである。図６に示されるように、電圧が約４Ｖ以下のときには、印加する電圧が上昇するに従い、一定の傾きで電流も上昇している。このことは、マット層１００が一定の抵抗値（この例では約８００Ω）を有していることを示している。また、電圧を更に上昇させると、約４Ｖを境に電流値が急激に減少している。このことは、約４Ｖの電圧の印加により、マット層１００の電流パスが焼き切られたことを示している。焼き切りが起こった後の抵抗値は約８ＫΩであり、焼き切り前の抵抗値の約１０倍となっている。このような抵抗差を利用すれば、このカーボンナノチューブ抵抗体を、回路中のアンチヒューズ等のヒューズや、メモリとして使用することが可能である。
また、ある電圧値（約４Ｖ）を境とした急激な抵抗値の変化は、ある電圧値より高い電圧を加えると確実に焼き切りが発生することを示している。従って、ヒューズとして用いた場合に、一度の通電で確実に焼き切りを行うことができる。急激に抵抗値が変化するのは、カーボンナノチューブが均一に分散したマット層１００が、薄い厚み（５０ｎｍ以下）で配置されているからである。逆に、マット層１００の厚みが５０ｎｍよりも厚い場合や、マット層１００中のカーボンナノチューブが均一ではない場合には、焼き切りが生じる時の電圧を正確にコントロールすることが難しくなる。従って、本実施形態のように、急激に抵抗値が変化する挙動は得られない。
また、本実施形態では、マット層１００としてカーボンナノチューブを用いているため、金属材料などを利用した場合と異なり、エレクトロマイグレーションやストレスマイグレーションが発生しない。よって、通電していない配線が断線してしまうことがなく、信頼性の高い抵抗体やヒューズが得られる。
また、本実施形態の製造方法においては、溶媒として揮発性溶媒が使用されている。ここで、塗布溶液中に、カーボンナノチューブ以外の余分な成分（例示；架橋剤、バインダー樹脂、界面活性剤、等）は、投入する必要がない。従って、マット層１００中には、余分な成分がカーボンナノチューブに付着しない。余分な成分がカーボンナノチューブに付着していると、付着部分において部分的に電気抵抗が減少又は増大するなどの悪影響が懸念されるが、本実施形態ではこのような懸念をなくすことができる。余分な成分が投入されないことは、材料費の観点からも好ましい。
また、本実施形態では、塗布用溶液を塗布した後に、架橋反応などの化学的処理が施されていない。このことは、架橋反応工程等に要するコストが不要である点から好ましい。更に、架橋処理を行うと、マット層中にカーボンナノチューブの３次元的な結合構造が生じ、ヒューズとして用いた場合に確実な焼き切りが行い難くなる。これに対し、本実施形態では架橋処理が施されないので、このような懸念も無い。
（第２の実施形態）
本発明の第２の実施形態について、図７、８を参照しつつ説明する。図７は、本実施形態に係る半導体装置１の要部構成を概略的に示す平面図であり、図８は図７のＢＢ’に沿った断面図である。半導体装置１は、複数のカーボンナノチューブ抵抗体（１００〜１０２）と、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ２００とを備えている。図７においては、複数のカーボンナノチューブ抵抗体のみが図示されており、その他の部分の図示は省略されている。
図７に示されるように、半導体装置１中において、複数のカーボンナノチューブ抵抗体（１００〜１０２）が配置されている。また、複数のカーボンナノチューブ抵抗体（１００〜１０２）は、共通の接地電極（第１の電極１０１）と、複数の引き出し電極（第２の電極１０２ａ〜ｄ）と、複数のマット層１００ａ〜ｄとを備えている。複数のマット層１００ａ〜での各々は、複数の引き出し電極１０２ａ〜ｄの各々と共通の接地電極１０１との間に配置されている。尚、各マット層１００としては、第１の実施形態と同様のものが用いられるので、その詳細な説明は省略する。
図８を参照して、各カーボンナノチューブ抵抗体（１００〜１０２）とＭＯＳトランジスタ２００との接続関係を説明する。ＭＯＳトランジスタ２００は、シリコン基板２１０上に形成されており、ゲート電極２０７、ソース・ドレイン拡散層２０８、及びゲート絶縁膜２０９を有している。ＭＯＳトランジスタ２００は、シリコン基板２１０上に形成された第１の絶縁層２０５により埋めこまれている。第１の絶縁層２０５上には、第１の配線層２０６が形成されている。第１の配線層２０６は、第１の絶縁層２０５上に形成された第２の絶縁層２０４により埋めこまれている。複数のカーボンナノチューブ抵抗体（１００〜１０２）は、第２の絶縁層２０４上に設けられている。第１の絶縁層２０５及び第２の絶縁層２０６には、それぞれ、導電性のコンタクトが埋めこまれている。カーボンナノチューブ抵抗体の第２の電極１０２ａは、コンタクト及び第１の配線層２０６を介して、ＭＯＳトランジスタ２００のソース・ドレイン拡散層２０８の一方と電気的に接続されている。
このような構成により、各カーボンナノチューブ抵抗体（１００〜１０２）は、半導体装置１のアンチヒューズとして機能する。
本実施形態に係る半導体装置１を製造するにあたっては、まず、シリコン基板２１０を用意し、このシリコン基板２１０上に、ＭＯＳトランジスタ２００、第１の絶縁層２０５、第１の配線層２０６、及び第２の絶縁層２０４を順次形成する。これらの形成方法については、公知の方法を用いることができる。これにより、ＭＯＳトランジスタ２００の形成された基板が作製される。
次に、第２の絶縁層２０４上に、カーボンナノチューブ抵抗体（１００〜１０２）を形成する。カーボンナノチューブ抵抗体（１００〜１０２）は、第１の実施形態で説明した方法により形成することができる。マット層１００を形成するに際しては、揮発性溶媒を乾燥させるのに必要な熱処理を加えるだけでよく、ＣＶＤ法等の１００℃以上の高温処理が必要な工程は必要としない。従って、ＭＯＳトランジスタ２００の特性が、熱処理によって変化してしまったりする事が無い。すなわち、本実施形態に係るカーボンナノチューブ抵抗体の製造方法を用いれば、トランジスタの上層に、トランジスタの信頼性を損なうことなく、カーボンナノチューブ抵抗体を配置することができる。
（第３の実施形態）
本発明の第３の実施形態について、図９を参照しつつ説明する。本実施形態では、第２の実施形態におけるＭＯＳトランジスタ２００に代えて、有機トランジスタ３００が用いられる。また、図９に示されるように、母体となる基板は、プラスチック基板３１０である。プラスチック基板３１０上に、有機トランジスタ３００が形成されている。プラスチック基板３１０としては、例えば、ポリエチレンナフタレート（ＰＥＮ）基板が例示される。有機トランジスタ３００は、ゲート電極３０７と、ソース・ドレイン電極３０８と、ペンタセンに例示されるチャネル材料３０９とを備えている。また、第２の実施形態と同様、ソース・ドレイン電極３０８の一方は、コンタクト及び第１の配線層３０６を介して、カーボンナノチューブ抵抗体（１００〜１０２）と電気的に接続されている。その他の点については、既述の実施形態と同様であり、説明を省略する。
本実施形態に係る半導体装置１を製造方法について説明する。まず、プラスチック基板３１０を用意する。そして、公知の方法により、有機トランジスタ３００、第１の絶縁層３０５、第１の配線層３０６、及び第２の絶縁層３０４を形成する。その後、既述の実施形態と同様に、カーボンナノチューブ抵抗体（１００〜１０２）を形成する。カーボンナノチューブ抵抗体を形成するにあたって、ＣＶＤ法等の１００℃以上の高温処理が必要な工程は必要ない。従って、熱処理により、有機トランジスタ２００の特性が変化したり、プラスチック基板３１０が損傷を受けてしまったりすることが無い。すなわち、本実施形態に係るカーボンナノチューブ抵抗体の製造方法を用いることで、基板やトランジスタの信頼性を損なうことなく、有機トランジスタ３００の上層にカーボンナノチューブ抵抗体を配置することができる。

Claims (4)

  1. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に配置されたマット層と、
    を具備し、
    前記マット層は、５０ｎｍ以下の厚みのカーボンナノチューブ膜が配置された層であり、
    前記マット層に用いられるカーボンナノチューブ膜の５０％以上の粒子の長さは、第１の電極と第２の電極との間の距離の１／２０より長い
    カーボンナノチューブ抵抗体。
  2. トランジスタと、
    請求項１に記載されたカーボンナノチューブ抵抗体と、
    を具備し、
    前記カーボンナノチューブ抵抗体は、前記第２電極で前記トランジスタと電気的に接続されている
    半導体装置。
  3. 請求項２に記載された半導体装置であって、
    前記カーボンナノチューブ抵抗体及び前記トランジスタは、プラスチック基板上に形成されている
    半導体装置。
  4. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に配置されたマット層と、
    を具備し、
    前記マット層は、５０ｎｍ以下の厚みのカーボンナノチューブ膜が配置された層であり、
    前記マット層に用いられるカーボンナノチューブ膜の５０％以上の粒子の直径は、０より大きく１０ｎｍ以下である
    カーボンナノチューブ抵抗体。
JP2013041160A 2007-02-15 2013-03-01 カーボンナノチューブ抵抗体、半導体装置、カーボンナノチューブ抵抗体及び半導体装置の製造方法 Pending JP2013168655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013041160A JP2013168655A (ja) 2007-02-15 2013-03-01 カーボンナノチューブ抵抗体、半導体装置、カーボンナノチューブ抵抗体及び半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007035250 2007-02-15
JP2007035250 2007-02-15
JP2013041160A JP2013168655A (ja) 2007-02-15 2013-03-01 カーボンナノチューブ抵抗体、半導体装置、カーボンナノチューブ抵抗体及び半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008558022A Division JP5257681B2 (ja) 2007-02-15 2008-01-18 カーボンナノチューブ抵抗体及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013168655A true JP2013168655A (ja) 2013-08-29

Family

ID=39689884

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008558022A Expired - Fee Related JP5257681B2 (ja) 2007-02-15 2008-01-18 カーボンナノチューブ抵抗体及び半導体装置の製造方法
JP2013041160A Pending JP2013168655A (ja) 2007-02-15 2013-03-01 カーボンナノチューブ抵抗体、半導体装置、カーボンナノチューブ抵抗体及び半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008558022A Expired - Fee Related JP5257681B2 (ja) 2007-02-15 2008-01-18 カーボンナノチューブ抵抗体及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8101529B2 (ja)
JP (2) JP5257681B2 (ja)
WO (1) WO2008099638A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101829302B1 (ko) * 2016-10-24 2018-02-19 한국생산기술연구원 나노소재 어셈블리구조의 제작방법 및 그 방법을 실시하기 위한 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222704B2 (en) * 2009-12-31 2012-07-17 Nantero, Inc. Compact electrical switching devices with nanotube elements, and methods of making same
FI20116082L (fi) * 2011-11-03 2013-05-04 Marko Pudas Anturi
US9202743B2 (en) 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects
US9293412B2 (en) 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
US9431346B2 (en) 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
US9257391B2 (en) 2013-04-30 2016-02-09 GlobalFoundries, Inc. Hybrid graphene-metal interconnect structures
CN104241246B (zh) * 2013-06-09 2018-02-16 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法、半导体器件及其形成方法
US9754928B2 (en) 2014-07-17 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. SMD, IPD, and/or wire mount in a package
US9613910B2 (en) * 2014-07-17 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse on and/or in package
US10944162B2 (en) 2016-06-10 2021-03-09 Analog Devices, Inc. Passive sensor system with carbon nanotube components
US10502676B2 (en) * 2016-06-30 2019-12-10 Seth S. Kessler Disposable witness corrosion sensor
US10244301B2 (en) 2016-10-27 2019-03-26 Starkey Laboratories, Inc. Power management shell for ear-worn electronic device
US10939379B2 (en) 2016-11-14 2021-03-02 Analog Devices Global Wake-up wireless sensor nodes
WO2021262457A2 (en) 2020-06-12 2021-12-30 Analog Devices International Unlimited Company Self-calibrating polymer nano composite (pnc) sensing element
US12044715B2 (en) 2020-10-27 2024-07-23 Analog Devices, Inc. Wireless integrity sensing acquisition module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003081622A (ja) * 2001-09-10 2003-03-19 Sanyo Electric Co Ltd カーボンナノチューブ集合体ならびにそれを用いた電子素子および電子回路
JP2005072209A (ja) * 2003-08-22 2005-03-17 Fuji Xerox Co Ltd 抵抗素子、その製造方法およびサーミスタ
WO2006043329A1 (ja) * 2004-10-22 2006-04-27 Fujitsu Limited 半導体装置及びその製造方法
JP2006269588A (ja) * 2005-03-23 2006-10-05 Shinshu Univ 厚膜抵抗体ペースト、厚膜抵抗器およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110402A (ja) * 2000-09-29 2002-04-12 Shimadzu Corp 低抗体ペーストおよび可変抵抗器
JP4802363B2 (ja) * 2000-11-29 2011-10-26 日本電気株式会社 電界放出型冷陰極及び平面画像表示装置
IL142254A0 (en) * 2001-03-26 2002-03-10 Univ Ben Gurion Method for the preparation of stable suspensions of single carbon nanotubes
JP4207398B2 (ja) 2001-05-21 2009-01-14 富士ゼロックス株式会社 カーボンナノチューブ構造体の配線の製造方法、並びに、カーボンナノチューブ構造体の配線およびそれを用いたカーボンナノチューブデバイス
US6611039B2 (en) 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
US6617377B2 (en) * 2001-10-25 2003-09-09 Cts Corporation Resistive nanocomposite compositions
JP3969228B2 (ja) 2002-07-19 2007-09-05 松下電工株式会社 機械的変形量検出センサ及びそれを用いた加速度センサ、圧力センサ
JP4338948B2 (ja) * 2002-08-01 2009-10-07 株式会社半導体エネルギー研究所 カーボンナノチューブ半導体素子の作製方法
JP4366920B2 (ja) * 2002-11-07 2009-11-18 ソニー株式会社 平面型表示装置及びその製造方法
JP2004335285A (ja) * 2003-05-08 2004-11-25 Sony Corp 電子放出素子の製造方法及び表示装置の製造方法
JP3837557B2 (ja) * 2003-08-29 2006-10-25 独立行政法人産業技術総合研究所 カーボンナノチューブ分散溶液およびその製造方法
US20060293093A1 (en) * 2005-06-24 2006-12-28 Sony Ericsson Mobile Communications Ab Portable device with text-entry keyboard
KR100663076B1 (ko) * 2005-08-31 2007-01-02 한국과학기술원 반도체 기판 상의 소정 영역에 탄소나노튜브를 형성시키는 방법, 이를 이용한 반도체 도선 형성방법 및 이를 이용하여 인덕터 소자 제조 방법
CN101409961B (zh) * 2007-10-10 2010-06-16 清华大学 面热光源,其制备方法及应用其加热物体的方法
CN101556888B (zh) * 2008-04-11 2011-01-05 鸿富锦精密工业（深圳）有限公司 热发射电子源的制备方法
US20100126985A1 (en) * 2008-06-13 2010-05-27 Tsinghua University Carbon nanotube heater

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003081622A (ja) * 2001-09-10 2003-03-19 Sanyo Electric Co Ltd カーボンナノチューブ集合体ならびにそれを用いた電子素子および電子回路
JP2005072209A (ja) * 2003-08-22 2005-03-17 Fuji Xerox Co Ltd 抵抗素子、その製造方法およびサーミスタ
WO2006043329A1 (ja) * 2004-10-22 2006-04-27 Fujitsu Limited 半導体装置及びその製造方法
JP2006269588A (ja) * 2005-03-23 2006-10-05 Shinshu Univ 厚膜抵抗体ペースト、厚膜抵抗器およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101829302B1 (ko) * 2016-10-24 2018-02-19 한국생산기술연구원 나노소재 어셈블리구조의 제작방법 및 그 방법을 실시하기 위한 장치

Also Published As

Publication number Publication date
JP5257681B2 (ja) 2013-08-07
US8101529B2 (en) 2012-01-24
US20100320569A1 (en) 2010-12-23
WO2008099638A1 (ja) 2008-08-21
JPWO2008099638A1 (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
JP5257681B2 (ja) カーボンナノチューブ抵抗体及び半導体装置の製造方法
Krisnadi et al. Directed assembly of liquid metal–elastomer conductors for stretchable and self‐healing electronics
CA2608056C (en) Two-terminal nanotube devices and systems and methods of making same
Wei et al. Reliability and current carrying capacity of carbon nanotubes
Li et al. Integration and electrical characterization of carbon nanotube via interconnects
JP4364253B2 (ja) 配線、電子装置及び電子装置の製造方法
JP2008016849A (ja) カーボンナノチューブを用いた半導体素子の層間配線およびその製造方法
US20110248401A1 (en) Nanotube-based electrodes
JPWO2008075642A1 (ja) 半導体装置及びその製造方法
US20040245527A1 (en) Terminal and thin-film transistor
Arjmand et al. Impact of BaTiO3 as insulative ferroelectric barrier on the broadband dielectric properties of MWCNT/PVDF nanocomposites
KR20070089912A (ko) 나노구조체를 갖는 전기 회로 및 나노구조체를 접촉시키는방법
US20110306199A1 (en) Method for manufacturing nonvolatile memory device
Qian et al. Amorphous‐Si‐Based Resistive Switching Memories with Highly Reduced Electroforming Voltage and Enlarged Memory Window
Mustonen et al. Controlled Ohmic and nonlinear electrical transport in inkjet-printed single-wall carbon nanotube films
Bottacchi et al. Nanoscale charge percolation analysis in polymer‐sorted (7, 5) single‐walled carbon nanotube networks
Ding et al. Self‐healing thin‐film transistor circuits on flexible substrates
JP2011166070A (ja) 半導体装置の製造方法
Close et al. Measurement of subnanosecond delay through multiwall carbon-nanotube local interconnects in a CMOS integrated circuit
Venkataraman et al. Negative differential resistance and hysteresis in self‐assembled nanoscale networks with tunable molecule‐to‐nanoparticle ratios
JP2005191214A (ja) 微細電子デバイスの製造方法
US7436033B2 (en) Tri-gated molecular field effect transistor and method of fabricating the same
Kumar et al. Altering the Schottky barrier height and conductance by using metal nanoparticles in carbon nanotubes-based devices
Xu et al. Supra‐Binary Polarization in a Ferroelectric Nanowire
Lin et al. A Triode Device with a Gate Controllable Schottky Barrier: Germanium Nanowire Transistors and Their Applications

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140514