JP2013168556A - Method of manufacturing electronic device, electronic device, and electronic apparatus - Google Patents

Method of manufacturing electronic device, electronic device, and electronic apparatus Download PDF

Info

Publication number
JP2013168556A
JP2013168556A JP2012031648A JP2012031648A JP2013168556A JP 2013168556 A JP2013168556 A JP 2013168556A JP 2012031648 A JP2012031648 A JP 2012031648A JP 2012031648 A JP2012031648 A JP 2012031648A JP 2013168556 A JP2013168556 A JP 2013168556A
Authority
JP
Japan
Prior art keywords
electrode
electronic device
layer
main surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012031648A
Other languages
Japanese (ja)
Other versions
JP2013168556A5 (en
Inventor
Yukihiro Hashi
幸弘 橋
Naohiro Nakagawa
尚広 中川
Haruki Ito
春樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012031648A priority Critical patent/JP2013168556A/en
Publication of JP2013168556A publication Critical patent/JP2013168556A/en
Publication of JP2013168556A5 publication Critical patent/JP2013168556A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing an electronic device capable of increasing airtightness of a space containing an electronic component.SOLUTION: A method of manufacturing an electronic device 100 comprises: a step of preparing an electronic component 40 and a substrate 10 including a through hole 16a; a step of integrally forming a mounting electrode 20a on one main surface 12 of the substrate 10, a packaged electrode 22a on the other main surface 14 of the substrate 10, and a penetrating electrode 24a in the through hole 16a by means of plating; and a step of mounting an electronic component 40 on the substrate 10.

Description

本発明は、電子デバイスの製造方法、電子デバイス、および電子機器に関する。   The present invention relates to an electronic device manufacturing method, an electronic device, and an electronic apparatus.

電子デバイスとして、例えば、圧電振動素子等の電子部品と、電子部品が搭載されるパッケージ基板と、蓋体と、を含んで構成されている圧電デバイスが知られている。圧電振動素子等の電子部品は、パッケージ基板および蓋体によって囲まれる空間に気密に封止されている。そのため、このような電子デバイスでは、空間に収容された電子部品と、この空間の外にある外部装置とを電気的に接続するための配線(電極)が設けられる。   As an electronic device, for example, a piezoelectric device configured to include an electronic component such as a piezoelectric vibration element, a package substrate on which the electronic component is mounted, and a lid is known. An electronic component such as a piezoelectric vibration element is hermetically sealed in a space surrounded by the package substrate and the lid. Therefore, in such an electronic device, wiring (electrode) for electrically connecting an electronic component housed in the space and an external device outside the space is provided.

例えば、特許文献1には、スクリーン印刷によって、セラミックグリーンシートの表面に、圧電振動素子を搭載するためのパッド、外部接続用電極等となる導体ペーストを塗布し、かつ、セラミックグリーンシートに打ち抜き等を施して予め穿設しておいた貫通孔内にビア導体となる導体ペーストを塗布し、これを複数枚積層してプレス成形した後、焼成することにより、素子搭載部材(パッケージ基板)、および圧電振動素子と外部装置とを接続するための配線(電極)を形成する電子デバイスの製造方法が開示されている。   For example, in Patent Document 1, a paste for mounting a piezoelectric vibration element, a conductive paste serving as an external connection electrode, etc. is applied to the surface of a ceramic green sheet by screen printing, and punched into the ceramic green sheet. The element mounting member (package substrate) is applied by applying a conductor paste to be a via conductor in a through hole that has been drilled in advance, laminating a plurality of the pastes, press-molding, and firing. An electronic device manufacturing method for forming a wiring (electrode) for connecting a piezoelectric vibration element and an external device is disclosed.

特開2010−278805号公報JP 2010-278805 A

しかしながら、特許文献1の電子デバイスの製造方法では、圧電振動素子等の電子部品を収容する空間の気密性を確保することが難しいという問題があった。具体的には、例えば、導体ベーストが積層されることによってできる界面や導体ペーストのポーラス部分がリークの経路となり、電子部品を収容する空間の気密性を低下させる場合があった。また、製造工程でこの界面に残留した水分や気体等が、電子部品を収容する空間の気密性を低下させる場合があった。   However, the method of manufacturing an electronic device disclosed in Patent Document 1 has a problem that it is difficult to ensure the airtightness of a space that accommodates an electronic component such as a piezoelectric vibration element. Specifically, for example, the interface formed by laminating the conductor base and the porous portion of the conductor paste may become a leakage path, which may reduce the airtightness of the space that houses the electronic component. In addition, moisture, gas, or the like remaining at the interface during the manufacturing process may reduce the airtightness of the space that houses the electronic component.

本発明のいくつかの態様に係る目的の1つは、電子部品を収容する空間の気密性を高めることができる電子デバイスの製造方法および電子デバイスを提供することにある。また、本発明のいくつかの態様に係る目的の1つは、上記電子デバイスを含む電子機器を提供することにある。   One of the objects according to some aspects of the present invention is to provide an electronic device manufacturing method and an electronic device capable of improving the airtightness of a space for accommodating an electronic component. Another object of some aspects of the present invention is to provide an electronic apparatus including the electronic device.

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することができる。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following aspects or application examples.

[適用例1]
本適用例に係る電子デバイスの製造方法は、
電子部品と、貫通孔を有している基板とを準備する工程と、
前記基板の一方の主面に搭載電極、前記基板の他方の主面に実装電極、前記貫通孔内に貫通電極をめっきにより一体で形成する工程と、
前記電子部品を前記基板に搭載する工程と、
を含む。
[Application Example 1]
An electronic device manufacturing method according to this application example is as follows:
Preparing an electronic component and a substrate having a through hole;
A step of integrally forming a mounting electrode on one main surface of the substrate, a mounting electrode on the other main surface of the substrate, and a through electrode in the through hole by plating;
Mounting the electronic component on the substrate;
including.

このような電子デバイスの製造方法によれば、搭載電極、実装電極、および貫通電極を一体に形成することができるため、電子部品を収容する空間の気密性を高めることができる。したがって、信頼性の高い電子デバイスを得ることができる。さらに、搭載電極、実装電極、および貫通電極を、同一工程で形成することができるため、製造工程の簡略化を図ることができる。   According to such an electronic device manufacturing method, the mounting electrode, the mounting electrode, and the through electrode can be integrally formed, so that the airtightness of the space that houses the electronic component can be improved. Therefore, a highly reliable electronic device can be obtained. Furthermore, since the mounting electrode, the mounting electrode, and the through electrode can be formed in the same process, the manufacturing process can be simplified.

[適用例2]
本適用例に係る電子デバイスの製造方法において、
前記搭載電極、前記実装電極、および前記貫通電極を形成する工程は、
前記一方の主面および前記他方の主面にレジスト層を形成するステップと、
前記めっきにより、前記一方の主面、前記他方の主面、および前記貫通孔内に導電層を形成するステップと、
前記レジスト層を除去するステップと、
を含んでいてもよい。
[Application Example 2]
In the method for manufacturing an electronic device according to this application example,
The step of forming the mounting electrode, the mounting electrode, and the through electrode,
Forming a resist layer on the one main surface and the other main surface;
Forming a conductive layer in the one main surface, the other main surface, and the through hole by the plating; and
Removing the resist layer;
May be included.

このような電子デバイスの製造方法によれば、搭載電極、実装電極、および貫通電極を一体に形成することができる。さらに、搭載電極、実装電極、および貫通電極を、同一工程で形成することができる。   According to such an electronic device manufacturing method, the mounting electrode, the mounting electrode, and the through electrode can be integrally formed. Furthermore, the mounting electrode, the mounting electrode, and the through electrode can be formed in the same process.

[適用例3]
本適用例に係る電子デバイスの製造方法において、
前記搭載電極、前記実装電極、および前記貫通電極を形成する工程は、
前記レジスト層を形成するステップよりも前に、めっき核となるシード層を形成するステップと、
前記レジスト層を除去するステップよりも後に、前記シード層をエッチングするステップと、
を含んでいてもよい。
[Application Example 3]
In the method for manufacturing an electronic device according to this application example,
The step of forming the mounting electrode, the mounting electrode, and the through electrode,
Before the step of forming the resist layer, forming a seed layer serving as a plating nucleus;
Etching the seed layer after removing the resist layer;
May be included.

このような電子デバイスの製造方法によれば、搭載電極、実装電極、および貫通電極を一体に形成することができる。さらに、搭載電極、実装電極、および貫通電極を、同一工程で形成することができる。   According to such an electronic device manufacturing method, the mounting electrode, the mounting electrode, and the through electrode can be integrally formed. Furthermore, the mounting electrode, the mounting electrode, and the through electrode can be formed in the same process.

[適用例4]
本適用例に係る電子デバイスの製造方法において、
前記貫通孔は、前記一方の主面側よりも前記他方の主面側の孔寸法が小さい部分を含んでいてもよい。
[Application Example 4]
In the method for manufacturing an electronic device according to this application example,
The through hole may include a portion in which the hole size on the other main surface side is smaller than that on the one main surface side.

このような電子デバイスの製造方法によれば、貫通孔内に形成された導電層にボイドが形成されることを防ぐことができる。これにより、電子部品が収容される空間の気密性を高めることができる。   According to such an electronic device manufacturing method, it is possible to prevent voids from being formed in the conductive layer formed in the through hole. Thereby, the airtightness of the space in which the electronic component is accommodated can be improved.

[適用例5]
本適用例に係る電子デバイスの製造方法において、
前記基板は、単層のセラミックスであってもよい。
[Application Example 5]
In the method for manufacturing an electronic device according to this application example,
The substrate may be a single layer ceramic.

このような電子デバイスの製造方法によれば、搭載電極、実装電極、および貫通電極を精度よく形成することができる。例えば、セラミックグリーンシートに電極となる導体ペーストをスクリーン印刷等で塗布し、これを複数枚積層して焼成することにより基板を形成した場合、焼成によりセラミックグリーンシートが収縮するため、電極を精度よく形成することができない。これに対して、単層のセラミックスは収縮が小さいため、搭載電極、実装電極、および貫通電極を精度よく形成することができる。すなわち、セラミック基板を焼成後に搭載電極、実装電極および貫通電極をフォトリソグラフィー技術で形成することができるため、これらの電極を形成した後に焼成を行わなくてもよく、これらの電極を精度よく形成することができる。さらに、単層であるため、多層の場合と比べて、工程を少なくでき、材料も少なくできる。また、単層であるため、層間のリークがなく、気密性を高めることができる。   According to such a method for manufacturing an electronic device, the mounting electrode, the mounting electrode, and the through electrode can be formed with high accuracy. For example, when a substrate is formed by applying a conductive paste that serves as an electrode to a ceramic green sheet by screen printing, etc., and laminating and firing a plurality of these, the ceramic green sheet shrinks due to firing, so the electrode is accurately Cannot be formed. On the other hand, since single-layer ceramics have small shrinkage, the mounting electrode, the mounting electrode, and the through electrode can be formed with high accuracy. That is, since the mounting electrode, the mounting electrode, and the through electrode can be formed by photolithography after firing the ceramic substrate, it is not necessary to perform firing after forming these electrodes, and these electrodes are formed accurately. be able to. Furthermore, since it is a single layer, the number of steps can be reduced and the material can be reduced as compared with the case of a multilayer. In addition, since it is a single layer, there is no leakage between layers, and airtightness can be improved.

[適用例6]
本適用例に係る電子デバイスの製造方法において、
前記搭載電極、前記実装電極、および前記貫通電極を形成する工程は、
前記一方の主面に蓋体と接続するための接合部を、前記搭載電極、前記実装電極、および前記貫通電極と同時に形成してもよい。
[Application Example 6]
In the method for manufacturing an electronic device according to this application example,
The step of forming the mounting electrode, the mounting electrode, and the through electrode,
You may form the junction part for connecting with a cover body in said one main surface simultaneously with the said mounting electrode, the said mounting electrode, and the said penetration electrode.

このような電子デバイスの製造方法によれば、製造工程を簡略化することができる。   According to such an electronic device manufacturing method, the manufacturing process can be simplified.

[適用例7]
本適用例に係る電子デバイスは、
貫通孔を有する基板と、
前記基板の一方の主面に設けられている搭載電極と、
前記基板の他方の主面に設けられている実装電極と、
前記貫通孔内に設けられ、前記搭載電極および前記実装電極と電気的に接続している貫通電極と、
前記搭載電極に接合されている電子部品と、
を備え、
前記搭載電極、前記実装電極、および前記貫通電極は、一体である。
[Application Example 7]
The electronic device according to this application example is
A substrate having a through hole;
A mounting electrode provided on one main surface of the substrate;
A mounting electrode provided on the other main surface of the substrate;
A through electrode provided in the through hole and electrically connected to the mounting electrode and the mounting electrode;
An electronic component joined to the mounting electrode;
With
The mounting electrode, the mounting electrode, and the through electrode are integrated.

このような電子デバイスによれば、電子部品を収容する空間の気密性を高めることができる。したがって、高い信頼性を有することができる。   According to such an electronic device, the airtightness of the space for accommodating the electronic component can be enhanced. Therefore, it can have high reliability.

[適用例8]
本適用例に係る電子機器は、
本適用例に係る電子デバイスを含む。
[Application Example 8]
The electronic device according to this application example is
The electronic device which concerns on this application example is included.

このような電子機器によれば、本適用例に係る電子デバイスを含むため、高い信頼性を有することができる。   According to such an electronic apparatus, since the electronic device according to the application example is included, high reliability can be obtained.

本実施形態に係る電子デバイスを模式的に示す平面図。FIG. 2 is a plan view schematically showing the electronic device according to the embodiment. 本実施形態に係る電子デバイスを模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing the electronic device according to the embodiment. 本実施形態に係る電子デバイスを模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing the electronic device according to the embodiment. 本実施形態に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on this embodiment. 本実施形態に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on this embodiment. 本実施形態に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on this embodiment. 本実施形態に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on this embodiment. 本実施形態に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on this embodiment. 本実施形態に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on this embodiment. 本実施形態に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on this embodiment. 本実施形態に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on this embodiment. 本実施形態に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on this embodiment. 第2層の成長の様子を模式的に示す断面図。Sectional drawing which shows the mode of the growth of a 2nd layer typically. 第1変形例に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on a 1st modification. 第1変形例に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on a 1st modification. 第1変形例に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on a 1st modification. 第1変形例に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on a 1st modification. 第2変形例に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on a 2nd modification. 第2変形例に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on a 2nd modification. 第1変形例に係る電子デバイスの製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the electronic device which concerns on a 1st modification. 本実施形態に係る電子機器を模式的に示す斜視図。The perspective view which shows typically the electronic device which concerns on this embodiment. 本実施形態に係る電子機器を模式的に示す斜視図。The perspective view which shows typically the electronic device which concerns on this embodiment. 本実施形態に係る電子機器を模式的に示す図。1 is a diagram schematically illustrating an electronic apparatus according to an embodiment.

以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. In addition, not all of the configurations described below are essential constituent requirements of the present invention.

1. 電子デバイス
まず、本実施形態に係る電子デバイスについて、図面を参照しながら説明する。図1は、本実施形態に係る電子デバイス100を模式的に示す平面図である。図2および図3は、本実施形態に係る電子デバイス100を模式的に示す断面図である。なお、図2は、図1のII−II線断面図であり、図3は、図1のIII−III線断面図である。また、図1では、便宜上、蓋体30および接合部材36の図示を省略している。
1. Electronic Device First, an electronic device according to the present embodiment will be described with reference to the drawings. FIG. 1 is a plan view schematically showing an electronic device 100 according to this embodiment. 2 and 3 are cross-sectional views schematically showing the electronic device 100 according to the present embodiment. 2 is a cross-sectional view taken along the line II-II in FIG. 1, and FIG. 3 is a cross-sectional view taken along the line III-III in FIG. Moreover, in FIG. 1, illustration of the cover body 30 and the joining member 36 is abbreviate | omitted for convenience.

電子デバイス100は、図1〜図3に示すように、パッケージ基板(基板)10と、表面電極(搭載電極)20a,20bと、裏面電極(実装電極)22a,22bと、貫通電極24a,24bと、蓋体30と、電子部品40と、を含む。電子デバイス100は、例えば、さらに、接合部26と、接合部材36と、接着剤50a,50bと、を含んで構成されている。   1 to 3, the electronic device 100 includes a package substrate (substrate) 10, surface electrodes (mounting electrodes) 20a and 20b, back surface electrodes (mounting electrodes) 22a and 22b, and through electrodes 24a and 24b. And the lid 30 and the electronic component 40. The electronic device 100 is configured to further include, for example, a joining portion 26, a joining member 36, and adhesives 50a and 50b.

パッケージ基板10は、例えば、セラミックス(例えばアルミナ)からなる平板状の部材である。パッケージ基板10は、例えば、単層のセラミックスである。パッケージ基板10の材質は、セラミックスに限定されず、水晶、ガラス、シリコンであってもよい。パッケージ基板10の一方の主面(第1主面)12には、表面電極20a,20b、および接合部26が設けられている。パッケージ基板10の他方の主面(第2主面)14には、裏面電極22a,22bが設けられている。パッケージ基板10は、蓋体30とともに、電子部品40を収容するためのパッケージを構成している。   The package substrate 10 is a flat plate member made of ceramics (for example, alumina), for example. The package substrate 10 is, for example, a single layer ceramic. The material of the package substrate 10 is not limited to ceramics, and may be quartz, glass, or silicon. On one main surface (first main surface) 12 of the package substrate 10, surface electrodes 20 a and 20 b and a joint portion 26 are provided. On the other main surface (second main surface) 14 of the package substrate 10, back surface electrodes 22 a and 22 b are provided. The package substrate 10 and the lid 30 constitute a package for housing the electronic component 40.

パッケージ基板10は、パッケージ基板10を貫通する第1貫通孔16aおよび第2貫通孔16bを有している。第1貫通孔16a内には、第1貫通電極24aが設けられ、第2貫通孔16bには、第2貫通電極24bが設けられている。貫通孔16a,16bは、パッケージ基板10の一方の主面(第1主面)12から他方の主面(第2主面)14まで延在している。貫通孔16a,16bは、パッケージ基板10の一方の主面(第1主面)12側よりも他方の主面(第2主面)14側の孔寸法(孔の直径)が小さい部分を含む。図示の例では、貫通孔16a,16bは、一方の開口から他方の開口に向かうにしたがって、径が小さくなるテーパー形状を有している。より具体的には、貫通孔16a,16bは、第1主面12側の開口から第2主面14側の開口に向かうにしたがって径が小さくなるテーパー形状を有している。   The package substrate 10 has a first through hole 16 a and a second through hole 16 b that penetrate the package substrate 10. A first through electrode 24a is provided in the first through hole 16a, and a second through electrode 24b is provided in the second through hole 16b. The through holes 16 a and 16 b extend from one main surface (first main surface) 12 of the package substrate 10 to the other main surface (second main surface) 14. The through holes 16 a and 16 b include a portion in which the hole size (hole diameter) on the other main surface (second main surface) 14 side is smaller than the one main surface (first main surface) 12 side of the package substrate 10. . In the illustrated example, the through holes 16a and 16b have a tapered shape with a diameter that decreases from one opening toward the other opening. More specifically, each of the through holes 16a and 16b has a tapered shape whose diameter decreases from the opening on the first main surface 12 side toward the opening on the second main surface 14 side.

第1表面電極20aおよび第2表面電極20bは、パッケージ基板10の第1主面12に設けられている。表面電極20a,20b上には、接着剤50a,50bを介して、電子部品40が接合されている。第1表面電極20aは、導電性の接着剤50aを介して、電子部品40の第1マウント電極48aに電気的に接続されている。第2表面電極20bは、導電性の接着剤50bを介して、電子部品40の第2マウント電極48bに電気的に接続されている。   The first surface electrode 20 a and the second surface electrode 20 b are provided on the first main surface 12 of the package substrate 10. On the surface electrodes 20a and 20b, the electronic component 40 is joined via adhesives 50a and 50b. The first surface electrode 20a is electrically connected to the first mount electrode 48a of the electronic component 40 via a conductive adhesive 50a. The second surface electrode 20b is electrically connected to the second mount electrode 48b of the electronic component 40 via a conductive adhesive 50b.

表面電極20a,20bは、例えば、単層または複数層の導電層から構成される。図2および図3に示す例では、表面電極20a,20bは、第1層2と、第2層4と、第3層6と、を含んで構成されている。第1層2は、例えば、クロム(Cr)、銅(Cu)がこの順で積層された積層構造を有している。なお、クロムにかえて、チタンとタングステンの合金(TiW)を用いてもよい。第2層4は、例えば、銅(Cu)の単層である。第3層6は、例えば、ニッケル(Ni)、金(Au)がこの順で積層された積層構造を有している。なお、各層2,4,6の材質や層構造は、上述した例に限定されない。例えば、第1層2のかわりに、パラジウム(Pd)からなる下地電極が設けられてもよい。このとき、第2層4は、例えば、ニッケル(Ni)、金(Au)がこの順で積層された積層構造を有していてもよいし、銅(Cu)、ニッケル(Ni)、金(Au)がこの順で積層された積層構造を有していてもよい。また、例えば、第1層2や第3層6はなくてもよい。   The surface electrodes 20a and 20b are composed of, for example, a single layer or multiple conductive layers. In the example shown in FIGS. 2 and 3, the surface electrodes 20 a and 20 b include the first layer 2, the second layer 4, and the third layer 6. The first layer 2 has, for example, a stacked structure in which chromium (Cr) and copper (Cu) are stacked in this order. Note that an alloy of titanium and tungsten (TiW) may be used instead of chromium. The second layer 4 is, for example, a single layer of copper (Cu). The third layer 6 has a laminated structure in which, for example, nickel (Ni) and gold (Au) are laminated in this order. In addition, the material and layer structure of each layer 2, 4, 6 are not limited to the above-mentioned example. For example, a base electrode made of palladium (Pd) may be provided instead of the first layer 2. At this time, the second layer 4 may have a laminated structure in which, for example, nickel (Ni) and gold (Au) are laminated in this order, or copper (Cu), nickel (Ni), gold ( Au) may have a stacked structure in which the layers are stacked in this order. Further, for example, the first layer 2 and the third layer 6 may be omitted.

第1裏面電極22aおよび第2裏面電極22bは、パッケージ基板10の第2主面14に設けられている。第1裏面電極22aは、第1貫通電極24aを介して、第1表面電極20aに電気的に接続されている。第2裏面電極22bは、第2貫通電極24bを介して、第2表面電極20bに電気的に接続されている。裏面電極22a,22bは、外部の装置(図示せず)に実装される際に用いられる外部端子として機能することができる。裏面電極22a,22bは、表面電極20a,20bと同様に単層または複数層の導電層から構成され、図示の例では、第1層2と、第2層4と、第3層6と、を含んで構成されている。   The first back electrode 22 a and the second back electrode 22 b are provided on the second main surface 14 of the package substrate 10. The first back electrode 22a is electrically connected to the first surface electrode 20a via the first through electrode 24a. The second back electrode 22b is electrically connected to the second surface electrode 20b through the second through electrode 24b. The back electrodes 22a and 22b can function as external terminals used when mounted on an external device (not shown). The back electrodes 22a and 22b are composed of a single layer or a plurality of conductive layers as in the case of the front electrodes 20a and 20b. In the illustrated example, the first layer 2, the second layer 4, the third layer 6, It is comprised including.

第1貫通電極24aは、第1貫通孔16a内に設けられている。第1貫通電極24aは、第1表面電極20aと第1裏面電極22aとを電気的に接続している。第2貫通電極24bは、第2貫通孔16b内に設けられている。第2貫通電極24bは、第2表面電極20bと第2裏面電極22bとを電気的に接続している。貫通電極24a,24bは、例えば、単層または複数層の導電層から構成され、図示の例では、第1層2と、第2層4と、を含んで構成されている。   The first through electrode 24a is provided in the first through hole 16a. The first through electrode 24a electrically connects the first front electrode 20a and the first back electrode 22a. The second through electrode 24b is provided in the second through hole 16b. The second through electrode 24b electrically connects the second front electrode 20b and the second back electrode 22b. The through-electrodes 24a and 24b are composed of, for example, a single layer or a plurality of conductive layers. In the illustrated example, the through-electrodes 24a and 24b include the first layer 2 and the second layer 4.

第1表面電極20a、第1裏面電極22a、および第1貫通電極24aは、一体に設けられている。すなわち、第1貫通電極24aは、第1表面電極20aおよび第1裏面電極22aに連続して設けられている。そのため、第1表面電極20aと第1貫通電極24aとの間、および第1貫通電極24aと第1裏面電極22aとの間には界面(繋ぎ目)がない。図示の例では、第1貫通電極24aの第2層4が、第1表面電極20aの第2層4および第1裏面電極22aの第2層4に連続していることにより、第1表面電極20a、第1裏面電極22a、および第1貫通電極24aは、一体に設けられている。   The first surface electrode 20a, the first back electrode 22a, and the first through electrode 24a are integrally provided. That is, the first through electrode 24a is provided continuously with the first front electrode 20a and the first back electrode 22a. Therefore, there is no interface (joint) between the first surface electrode 20a and the first through electrode 24a and between the first through electrode 24a and the first back electrode 22a. In the illustrated example, the second layer 4 of the first through electrode 24a is continuous with the second layer 4 of the first surface electrode 20a and the second layer 4 of the first back electrode 22a, whereby the first surface electrode 20a, the 1st back electrode 22a, and the 1st penetration electrode 24a are provided in one.

第2表面電極20b、第2裏面電極22b、および第2貫通電極24bは、一体に設けられている。すなわち、第2貫通電極24bは、第2表面電極20bおよび第2裏面電極22bに連続して設けられている。そのため、第2表面電極20bと第2貫通電極24bとの間、および第2貫通電極24bと第2裏面電極22bとの間には界面(繋ぎ目)がない。図示の例では、第2貫通電極24bの第2層4が、第2表面電極20bの第2層4および第2裏面電極22bの第2層4に連続していることにより、第2表面電極20b、第2裏面電極22b、および第2貫通電極24bは、一体に設けられている。   The second surface electrode 20b, the second back electrode 22b, and the second through electrode 24b are integrally provided. That is, the second through electrode 24b is provided continuously with the second front electrode 20b and the second back electrode 22b. Therefore, there is no interface (a joint) between the second surface electrode 20b and the second through electrode 24b and between the second through electrode 24b and the second back electrode 22b. In the illustrated example, the second surface electrode is formed by the second layer 4 of the second through electrode 24b being continuous with the second layer 4 of the second surface electrode 20b and the second layer 4 of the second back electrode 22b. 20b, the 2nd back electrode 22b, and the 2nd penetration electrode 24b are provided in one.

接合部26は、パッケージ基板10の第1主面12に設けられている。接合部26は、図1に示すように、電子部品40を囲むように設けられている。接合部26は、蓋体30とパッケージ基板10とを接合するための部材である。接合部26は、電極20a,20b,22a,22bと同様に単層または複数層の導電層から構成され、図示の例では、第1層2と、第2層4と、第3層6と、を含んで構成されている。   The joint portion 26 is provided on the first main surface 12 of the package substrate 10. As shown in FIG. 1, the joint portion 26 is provided so as to surround the electronic component 40. The joint portion 26 is a member for joining the lid 30 and the package substrate 10 together. The joint portion 26 is composed of a single layer or a plurality of conductive layers like the electrodes 20a, 20b, 22a, and 22b, and in the illustrated example, the first layer 2, the second layer 4, the third layer 6, , Including.

蓋体30は、全周につば部32が設けられたキャップ状(容器状)の形状を有しており、その内側の空間34に、電子部品40を収容することができる。蓋体30は、パッケージ基板10とともに、電子部品40を気密に封止するパッケージとして機能している。つば部32は、接合部材36および接合部26を介して、パッケージ基板10に接合されている。蓋体30の材質は、例えば、コバール、42アロイ、ステンレス鋼などの金属である。   The lid body 30 has a cap shape (container shape) in which a collar portion 32 is provided on the entire circumference, and the electronic component 40 can be accommodated in a space 34 inside thereof. The lid 30 functions as a package that hermetically seals the electronic component 40 together with the package substrate 10. The collar portion 32 is bonded to the package substrate 10 via the bonding member 36 and the bonding portion 26. The material of the lid 30 is, for example, a metal such as Kovar, 42 alloy, stainless steel.

なお、ここでは、蓋体30がキャップ状(容器状)の形状を有しており、その内側の空間34に電子部品40を収容している場合について説明したが、パッケージ基板10が凹部を有しており、この凹部に電子部品40が収容されてもよい。この場合、蓋体30の形状は、平板状であってもよい。   Here, the case where the lid body 30 has a cap-like (container-like) shape and the electronic component 40 is accommodated in the inner space 34 has been described, but the package substrate 10 has a recess. The electronic component 40 may be accommodated in the recess. In this case, the shape of the lid 30 may be a flat plate shape.

接合部材36は、蓋体30を、接合部26に固定(接合)することができる。接合部材36は、少なくとも蓋体30のつば部32と接合部26との間に設けられている。図示の例では、接合部材36は、蓋体30のつば部32および蓋体30の内面に設けられている。接合部材36としては、例えば、銀ろう、ニッケルろう等のろう材を用いることができる。   The joining member 36 can fix (join) the lid 30 to the joining portion 26. The joining member 36 is provided at least between the flange portion 32 of the lid body 30 and the joining portion 26. In the illustrated example, the joining member 36 is provided on the collar portion 32 of the lid body 30 and the inner surface of the lid body 30. As the joining member 36, for example, a brazing material such as silver brazing or nickel brazing can be used.

電子部品40は、パッケージ基板10に搭載されている。電子部品40は、接着剤50a,50bによって、表面電極20a,20bに接合されている。電子部品40は、パッケージ基板10および蓋体30で囲まれる空間34に収容されている。例えば、空間34は減圧状態または窒素等の不活性気体に満たされた状態であり、電子部品40は、減圧状態または窒素等の不活性気体に満たされた状態で動作する。なお、電子部品40の形態としては、例えば、ジャイロセンサー、加速度センサー、振動子、SAW(弾性表面波)素子、などの各種の電子部品を挙げることができる。   The electronic component 40 is mounted on the package substrate 10. The electronic component 40 is joined to the surface electrodes 20a and 20b by adhesives 50a and 50b. The electronic component 40 is accommodated in a space 34 surrounded by the package substrate 10 and the lid 30. For example, the space 34 is in a decompressed state or a state filled with an inert gas such as nitrogen, and the electronic component 40 operates in a decompressed state or a state filled with an inert gas such as nitrogen. Examples of the form of the electronic component 40 include various electronic components such as a gyro sensor, an acceleration sensor, a vibrator, and a SAW (surface acoustic wave) element.

以下では、電子部品40が、振動子である場合について説明する。電子部品40は、圧電振動片42と、励振電極44a,44bと、接続電極46a,46bと、マウント電極48a,48bと、を含んで構成されている。   Below, the case where the electronic component 40 is a vibrator | oscillator is demonstrated. The electronic component 40 includes a piezoelectric vibrating piece 42, excitation electrodes 44a and 44b, connection electrodes 46a and 46b, and mount electrodes 48a and 48b.

圧電振動片42は、例えば、ATカット水晶基板、BTカット水晶基板等の水晶基板からなる。圧電振動片42は、図2に示すように、メサ構造を有している。これにより、高いエネルギー閉じ込め効果を有することができる。   The piezoelectric vibrating piece 42 is made of a quartz substrate such as an AT cut quartz substrate or a BT cut quartz substrate. The piezoelectric vibrating piece 42 has a mesa structure as shown in FIG. Thereby, it can have a high energy confinement effect.

第1励振電極44aは、圧電振動片42の一方の主面(励振面、図示の例では上面)に設けられている。第1励振電極44aは、第1接続電極46aを介して、第1マウント電極48aに接続されている。第2励振電極44bは、圧電振動片42の他方の主面(励振面、図示の例では下面)に設けられている。第2励振電極44bは、第2接続電極46bを介して、第2マウント電極48bに接続されている。励振電極44a,44bは、圧電振動片42に電圧を印加することができる。   The first excitation electrode 44 a is provided on one main surface (excitation surface, upper surface in the illustrated example) of the piezoelectric vibrating piece 42. The first excitation electrode 44a is connected to the first mount electrode 48a via the first connection electrode 46a. The second excitation electrode 44 b is provided on the other main surface (excitation surface, lower surface in the illustrated example) of the piezoelectric vibrating piece 42. The second excitation electrode 44b is connected to the second mount electrode 48b via the second connection electrode 46b. The excitation electrodes 44 a and 44 b can apply a voltage to the piezoelectric vibrating piece 42.

接着剤50a,50bは、電子部品40をパッケージ基板10に固定(接合)することができる。図示の例では、接着剤50aは、電子部品40の第1マウント電極48aと、パッケージ基板10に設けられた第1表面電極20aと、を接合している。また、接着剤50bは、電子部品40の第2マウント電極48bと、パッケージ基板10に設けられた第2表面電極20bと、を接合している。接着剤50a,50bとしては、導電性の接着剤を用いることができる。具体的には、接着剤50a,50bとしては、例えば、銀ペーストを用いることができる。   The adhesives 50 a and 50 b can fix (join) the electronic component 40 to the package substrate 10. In the illustrated example, the adhesive 50 a joins the first mount electrode 48 a of the electronic component 40 and the first surface electrode 20 a provided on the package substrate 10. The adhesive 50 b joins the second mount electrode 48 b of the electronic component 40 and the second surface electrode 20 b provided on the package substrate 10. As the adhesives 50a and 50b, conductive adhesives can be used. Specifically, for example, a silver paste can be used as the adhesives 50a and 50b.

本実施形態に係る電子デバイス100によれば、例えば、以下の特徴を有する。   The electronic device 100 according to the present embodiment has, for example, the following characteristics.

電子デバイス100では、第1表面電極20a、第1裏面電極22a、および第1貫通電極24aが、一体に設けられている。また、第2表面電極20b、第2裏面電極22b、および第2貫通電極24bが、一体に設けられている。そのため、電子部品40を収容する空間34の気密性を高めることができる。したがって、信頼性を高めることができる。例えば、表面電極、裏面電極、および貫通電極が、一体に設けられていない場合、表面電極と貫通電極との間、および貫通電極と裏面電極との間には、界面が形成される。この界面がリークの経路となり、電子部品を収容する空間の気密性を低下させる場合がある。また、製造工程でこの界面に残留した水分、気体等が、電子部品を収容する空間の気密性を低下させる場合がある。これに対し、電子デバイス100によれば、第1表面電極20a、第1裏面電極22a、および第1貫通電極24aが、一体に設けられているため、このような問題が生じない。したがって、電子部品40を収容する空間34の気密性を高めることができる。   In the electronic device 100, the first surface electrode 20a, the first back electrode 22a, and the first through electrode 24a are integrally provided. Further, the second surface electrode 20b, the second back electrode 22b, and the second through electrode 24b are integrally provided. Therefore, the airtightness of the space 34 that houses the electronic component 40 can be enhanced. Therefore, reliability can be improved. For example, when the front electrode, the back electrode, and the through electrode are not provided integrally, an interface is formed between the front electrode and the through electrode and between the through electrode and the back electrode. This interface may be a leakage path, which may reduce the airtightness of the space that houses the electronic component. In addition, moisture, gas, and the like remaining at the interface during the manufacturing process may reduce the airtightness of the space that houses the electronic component. On the other hand, according to the electronic device 100, since the 1st surface electrode 20a, the 1st back surface electrode 22a, and the 1st penetration electrode 24a are provided integrally, such a problem does not arise. Therefore, the airtightness of the space 34 that houses the electronic component 40 can be enhanced.

電子デバイス100では、パッケージ基板10は、単層である。したがって、パッケージ基板が多層である場合と比べて、装置の低背化、小型化を図ることができる。   In the electronic device 100, the package substrate 10 is a single layer. Therefore, the apparatus can be reduced in height and size as compared with the case where the package substrate has a multilayer structure.

2. 電子デバイスの製造方法
次に、本実施形態に係る電子デバイスの製造方法について、図面を参照しながら説明する。図4〜図12は、本実施形態に係る電子デバイスの製造工程を模式的に示す断面図である。なお、図4〜図12は、図3に対応している。
2. Next, a method for manufacturing an electronic device according to the present embodiment will be described with reference to the drawings. 4-12 is sectional drawing which shows typically the manufacturing process of the electronic device which concerns on this embodiment. 4 to 12 correspond to FIG.

図4に示すように、貫通孔16a,16bを有しているセラミック母基板(基板)110を準備する。セラミック母基板110は、例えば、単層のセラミックスである。セラミック母基板110は、さらに、チップ分離用の溝部18を有している。溝部18は、セラミック母基板110を劈開してパッケージ基板10とするためのスクライブラインとして機能する。貫通孔16a,16bおよび溝部18は、セラミック母基板110にレーザーを照射することによって形成される。レーザーの照射条件を調整することによって、貫通孔16a,16bは、テーパー形状に形成される。   As shown in FIG. 4, a ceramic mother substrate (substrate) 110 having through holes 16a and 16b is prepared. The ceramic mother substrate 110 is, for example, a single layer ceramic. The ceramic mother board 110 further has a groove 18 for chip separation. The groove portion 18 functions as a scribe line for cleaving the ceramic mother substrate 110 to form the package substrate 10. The through holes 16 a and 16 b and the groove portion 18 are formed by irradiating the ceramic mother substrate 110 with a laser. By adjusting the laser irradiation conditions, the through holes 16a and 16b are formed in a tapered shape.

次に、図5〜図10に示すように、表面電極20a,20b、裏面電極22a,22b、貫通電極24a,24bをめっきにより一体で形成する。さらに、例えば、これらの電極20a,20b,22a,22b,24a,24bと同時に接合部26を形成する。以下では、表面電極20a,20b、裏面電極22a,22b、貫通電極24a,24b、および接合部26をセミアディティブ法で形成する場合について説明する。   Next, as shown in FIGS. 5 to 10, the surface electrodes 20a and 20b, the back electrodes 22a and 22b, and the through electrodes 24a and 24b are integrally formed by plating. Further, for example, the joint portion 26 is formed simultaneously with these electrodes 20a, 20b, 22a, 22b, 24a, 24b. Hereinafter, a case where the front surface electrodes 20a and 20b, the back surface electrodes 22a and 22b, the through electrodes 24a and 24b, and the joint portion 26 are formed by a semi-additive method will be described.

図5に示すように、セラミック母基板110の全面に第1層2を成膜する。具体的には、セラミック母基板110の第1主面12、第2主面14、貫通孔16a,16bを規定するセラミック母基板110の面、および溝部18を規定するセラミック母基板110の面に、第1層2を形成する。第1層2は、例えば、セラミック母基板110上にCr層を成膜した後、Cr層上にCu層を成膜することにより形成される。Cr層およびCu層の成膜は、例えば、スパッタ法により行われる。貫通孔16a,16bがテーパー形状を有していることにより、貫通孔16a,16bを規定するセラミック母基板110の面に対して、第1層2の付き回りが良くなる。そのため、第1層2を途切れることなく、均一に成膜することができる。第1層2は、第2層4を電気めっきにより成膜する際のめっき核となるシード層として機能する。   As shown in FIG. 5, the first layer 2 is formed on the entire surface of the ceramic mother substrate 110. Specifically, the first main surface 12, the second main surface 14 of the ceramic mother substrate 110, the surface of the ceramic mother substrate 110 that defines the through holes 16 a and 16 b, and the surface of the ceramic mother substrate 110 that defines the groove 18. The first layer 2 is formed. The first layer 2 is formed, for example, by forming a Cr layer on the ceramic mother substrate 110 and then forming a Cu layer on the Cr layer. For example, the Cr layer and the Cu layer are formed by sputtering. Since the through holes 16a and 16b have a tapered shape, the first layer 2 can be easily attached to the surface of the ceramic mother substrate 110 that defines the through holes 16a and 16b. Therefore, the first layer 2 can be uniformly formed without interruption. The first layer 2 functions as a seed layer serving as a plating nucleus when the second layer 4 is formed by electroplating.

図6に示すように、セラミック母基板110の第1主面12および第2主面14に、レジスト層(めっきレジスト)Rを形成する。図6に示す例では、レジスト層Rを、第1層2を介して、第1主面12および第2主面14に形成する。レジスト層Rは、第1主面12のうち、表面電極20a,20bが形成される領域および接合部26が形成される領域を避けて形成される。また、レジスト層Rは、第2主面14のうち、裏面電極22a,22bが形成される領域を避けて形成される。レジスト層Rは、例えば、感光性有機物質を塗布し、露光、現像を行うことにより形成される(フォトリソグラフィー技術)。   As shown in FIG. 6, a resist layer (plating resist) R is formed on the first main surface 12 and the second main surface 14 of the ceramic mother substrate 110. In the example shown in FIG. 6, the resist layer R is formed on the first main surface 12 and the second main surface 14 via the first layer 2. The resist layer R is formed so as to avoid the region where the surface electrodes 20 a and 20 b are formed and the region where the bonding portion 26 is formed in the first main surface 12. Further, the resist layer R is formed so as to avoid a region of the second main surface 14 where the back electrodes 22a and 22b are formed. The resist layer R is formed, for example, by applying a photosensitive organic material, and performing exposure and development (a photolithography technique).

図7に示すように、めっきにより、セラミック母基板110の第1主面12、第2主面14、および貫通孔16a,16b内に第2層4を形成する。図7に示す例では、第2層4は、第1層2を介して、セラミック母基板110の第1主面12、第2主面14、および貫通孔16a,16b内に形成する。第2層4は、レジスト層Rが形成されている領域を避けて形成される。めっきの手法として、例えば、電気めっき(電解めっき)を用いることができる。電気めっきを用いた場合、第2層4の材質は、例えば、銅(Cu)である。貫通孔16a,16bがテーパー形状を有していることにより、貫通孔16a,16b内に形成された第2層4にボイド(空隙)が形成されることを防ぐことができる。その理由については、後述する。   As shown in FIG. 7, the second layer 4 is formed in the first main surface 12, the second main surface 14, and the through holes 16a and 16b of the ceramic mother substrate 110 by plating. In the example shown in FIG. 7, the second layer 4 is formed in the first main surface 12, the second main surface 14, and the through holes 16 a and 16 b of the ceramic mother substrate 110 via the first layer 2. The second layer 4 is formed avoiding the region where the resist layer R is formed. As a plating method, for example, electroplating (electrolytic plating) can be used. When electroplating is used, the material of the second layer 4 is, for example, copper (Cu). Since the through holes 16a and 16b have a tapered shape, it is possible to prevent voids (voids) from being formed in the second layer 4 formed in the through holes 16a and 16b. The reason will be described later.

本工程により、第2層4は、第1表面電極20aを構成する部分、第1裏面電極22aを構成する部分、および第1貫通電極24aを構成する部分が、一体に形成される(図3参照)。また、第2層4は、第2表面電極20bを構成する部分、第2裏面電極22bを構成する部分、および第2貫通電極24bを構成する部分が、一体に形成される(図3参照)。さらに、本工程により、第2層4は、接合部26を構成する部分が同時に形成される。   Through this step, the second layer 4 is integrally formed with a portion constituting the first surface electrode 20a, a portion constituting the first back electrode 22a, and a portion constituting the first through electrode 24a (FIG. 3). reference). Further, in the second layer 4, a part constituting the second surface electrode 20b, a part constituting the second back electrode 22b, and a part constituting the second through electrode 24b are integrally formed (see FIG. 3). . Furthermore, in this step, the second layer 4 is formed at the same time as the portion constituting the joint portion 26.

なお、本工程では、めっきの手法として、無電解めっきを用いてもよい。この場合、第1層2のかわりに、触媒として機能する下地電極を形成する。下地電極の材質は、例えば、パラジウム(Pd)である。また、第2層4は、例えば、銅(Cu)、ニッケル(Ni)、金(Au)がこの順で積層された積層構造であってもよいし、ニッケル(Ni)、銅(Cu)、金(Au)がこの順で積層された積層構造であってもよい。   In this step, electroless plating may be used as a plating method. In this case, a base electrode functioning as a catalyst is formed instead of the first layer 2. The material of the base electrode is, for example, palladium (Pd). The second layer 4 may have a laminated structure in which, for example, copper (Cu), nickel (Ni), and gold (Au) are laminated in this order, or nickel (Ni), copper (Cu), A stacked structure in which gold (Au) is stacked in this order may be employed.

図8に示すように、レジスト層Rを除去(剥離)する。レジスト層Rの除去は、例えば、レジスト層Rを溶かす有機溶剤等を用いて行われる。   As shown in FIG. 8, the resist layer R is removed (peeled). The removal of the resist layer R is performed using, for example, an organic solvent that dissolves the resist layer R.

図9に示すように、露出した第1層2を除去する。第1層2の除去は、例えば、ウエットエッチングにより行われる。   As shown in FIG. 9, the exposed first layer 2 is removed. The removal of the first layer 2 is performed, for example, by wet etching.

図10に示すように、第1層2および第2層4を覆う第3層6を形成する。第3層6は、例えば、無電解めっきにより形成される。第3層6は、ニッケル(Ni)、金(Au)がこの順で積層された積層構造を有している。第3層6を形成することにより、第1層2および第2層4が酸化することを防ぐことができる。以上の工程により、表面電極20a,20b、裏面電極22a,22b、貫通電極24a,24b、および接合部26を形成することができる。   As shown in FIG. 10, a third layer 6 that covers the first layer 2 and the second layer 4 is formed. The third layer 6 is formed by, for example, electroless plating. The third layer 6 has a laminated structure in which nickel (Ni) and gold (Au) are laminated in this order. By forming the third layer 6, it is possible to prevent the first layer 2 and the second layer 4 from being oxidized. Through the above steps, the front surface electrodes 20a and 20b, the back surface electrodes 22a and 22b, the through electrodes 24a and 24b, and the joint portion 26 can be formed.

図11に示すように、電子部品40をセラミック母基板110に搭載する。具体的には、セラミック母基板110に設けられた第1表面電極20aと電子部品40の第1マウント電極48aとを、接着剤50aを介して接合し、第2表面電極20bと第2マウント電極48bとを、接着剤50bを介して接合する。   As shown in FIG. 11, the electronic component 40 is mounted on the ceramic mother board 110. Specifically, the first surface electrode 20a provided on the ceramic mother substrate 110 and the first mount electrode 48a of the electronic component 40 are joined via an adhesive 50a, and the second surface electrode 20b and the second mount electrode are joined. 48b is bonded via an adhesive 50b.

図12に示すように、セラミック母基板110に蓋体30を接合して、セラミック母基板110と蓋体30とに囲まれた空間34に電子部品40を収容する。具体的には、まず、例えば蓋体30の母材であるコバールの一方の面の全面に接合部材36(銀ろう)、他方の面にニッケル(図示せず)が形成されたクラッド材を、絞り加工することで蓋体30を凹形状に加工する。次に、蓋体30を、接合部材36を介して、接合部26上に配置する。次に、例えば、レーザービームまたは電子ビームを蓋体30に照射することにより、接合部材36を加熱溶融させて接合部26に接合させる。以上の工程により、電子部品40を空間34に収容することができる。本工程を減圧雰囲気で行うことにより、空間34を減圧状態にすることができる。   As shown in FIG. 12, the lid 30 is joined to the ceramic mother board 110, and the electronic component 40 is accommodated in a space 34 surrounded by the ceramic mother board 110 and the lid 30. Specifically, first, for example, a clad material in which a joining member 36 (silver brazing) is formed on the entire surface of one side of Kovar, which is a base material of the lid 30, and nickel (not shown) is formed on the other surface, The lid 30 is processed into a concave shape by drawing. Next, the lid body 30 is disposed on the joining portion 26 via the joining member 36. Next, for example, by irradiating the lid 30 with a laser beam or an electron beam, the bonding member 36 is heated and melted and bonded to the bonding portion 26. Through the above steps, the electronic component 40 can be accommodated in the space 34. By performing this step in a reduced pressure atmosphere, the space 34 can be brought into a reduced pressure state.

図1〜図3に示すように、セラミック母基板110からパッケージ基板10(電子デバイス100)を切り出す。具体的には、セラミック母基板110を、溝部18に沿って劈開させて、パッケージ基板10(電子デバイス100)を切り出す。   As shown in FIGS. 1 to 3, the package substrate 10 (electronic device 100) is cut out from the ceramic mother substrate 110. Specifically, the ceramic mother substrate 110 is cleaved along the groove 18 to cut out the package substrate 10 (electronic device 100).

以上の工程により、電子デバイス100を製造することができる。   Through the above steps, the electronic device 100 can be manufactured.

本実施形態に係る電子デバイス100の製造方法によれば、例えば、以下の特徴を有する。   The method for manufacturing the electronic device 100 according to the present embodiment has, for example, the following characteristics.

電子デバイス100の製造方法では、セラミック母基板110の一方の主面12に表面電極20a(20b)、他方の主面14に裏面電極22a(22b)、および貫通孔16a,16b内に貫通電極24a(24b)をめっきにより一体で形成する。これにより、電子部品40を収容する空間34の気密性を高めることができる。したがって、信頼性の高い電子デバイスを得ることができる。さらに、表面電極20a,20b、裏面電極22a,22b、貫通電極24a,24bを、同一工程で形成することができるため、製造工程の簡略化を図ることができる。   In the manufacturing method of the electronic device 100, the surface electrode 20a (20b) is formed on one main surface 12 of the ceramic mother substrate 110, the back electrode 22a (22b) is formed on the other main surface 14, and the through electrode 24a is formed in the through holes 16a and 16b. (24b) is integrally formed by plating. Thereby, the airtightness of the space 34 which accommodates the electronic component 40 can be improved. Therefore, a highly reliable electronic device can be obtained. Furthermore, since the front surface electrodes 20a and 20b, the back surface electrodes 22a and 22b, and the through electrodes 24a and 24b can be formed in the same process, the manufacturing process can be simplified.

電子デバイス100の製造方法によれば、セラミック母基板110は、単層のセラミックスである。そのため、表面電極20a,20b、裏面電極22a,22b、貫通電極24a,24bを、精度よく形成することができる。例えば、セラミックグリーンシートに電極となる導体ペーストをスクリーン印刷等で塗布し、これを複数枚積層して焼成することによりパッケージ基板を形成した場合、焼成によりセラミックグリーンシートが収縮するため、電極を精度よく形成することができない。これに対して、単層のセラミックスは収縮が小さいため、搭載電極、実装電極、および貫通電極を精度よく形成することができる。さらに、電子デバイス100の製造方法によれば、フォトリソグラフィー技術を用いてパターニングを行うことができるため、電極20a,20b,22a,22b,24a,24bをより精度よく形成することができる。すなわち、セラミック基板を焼成後に搭載電極、実装電極および貫通電極をフォトリソグラフィー技術で形成することができるため、これらの電極を形成した後に焼成を行わなくてもよい。したがって、これらの電極を精度よく形成することができる。さらに、単層のセラミック基板であるため、多層のセラミック基板の場合と比べて、工程を少なくでき、材料も少なくできる。また、単層であるため、層間のリークがなく、気密性を高めることができる。   According to the method for manufacturing the electronic device 100, the ceramic mother substrate 110 is a single-layer ceramic. Therefore, the front surface electrodes 20a and 20b, the back surface electrodes 22a and 22b, and the through electrodes 24a and 24b can be formed with high accuracy. For example, if a package substrate is formed by applying a conductive paste to the ceramic green sheet by screen printing, etc., and then stacking and firing a plurality of sheets, the ceramic green sheet shrinks by firing, so the electrode is accurate. It cannot be formed well. On the other hand, since single-layer ceramics have small shrinkage, the mounting electrode, the mounting electrode, and the through electrode can be formed with high accuracy. Furthermore, according to the manufacturing method of the electronic device 100, since patterning can be performed using a photolithography technique, the electrodes 20a, 20b, 22a, 22b, 24a, and 24b can be formed with higher accuracy. That is, since the mounting electrode, the mounting electrode, and the through electrode can be formed by photolithography after firing the ceramic substrate, it is not necessary to perform firing after forming these electrodes. Therefore, these electrodes can be formed with high accuracy. Furthermore, since it is a single layer ceramic substrate, the number of steps can be reduced and the material can be reduced as compared with the case of a multilayer ceramic substrate. In addition, since it is a single layer, there is no leakage between layers, and airtightness can be improved.

電子デバイス100の製造方法によれば、貫通孔16a,16bは、パッケージ基板10の一方の主面(第1主面)12側よりも他方の主面(第2主面)14側の孔寸法(直径)が小さい部分を含む。すなわち、貫通孔16a,16bがテーパー形状を有している。これにより、貫通孔16a,16bを規定するセラミック母基板110の面に対して、第1層2の付き回りを良くすることができる。そのため、第1層2を途切れることなく、均一に成膜することができる。さらに、貫通孔16a,16bがテーパー形状を有していることにより、貫通孔16a,16b内に形成された第2層4に、リークの経路となるボイドが形成されることを防ぐことができる。これにより、空間34の気密性を高めることができる。以下にその理由について説明する。   According to the method for manufacturing the electronic device 100, the through holes 16 a and 16 b have a hole size on the other main surface (second main surface) 14 side rather than the one main surface (first main surface) 12 side of the package substrate 10. Includes a portion with a small (diameter). That is, the through holes 16a and 16b have a tapered shape. Thereby, it is possible to improve the contact of the first layer 2 with respect to the surface of the ceramic mother substrate 110 that defines the through holes 16a and 16b. Therefore, the first layer 2 can be uniformly formed without interruption. Further, since the through holes 16a and 16b have a tapered shape, it is possible to prevent the formation of voids serving as leak paths in the second layer 4 formed in the through holes 16a and 16b. . Thereby, the airtightness of the space 34 can be improved. The reason will be described below.

図13は、貫通孔16aにおける第2層4の成長の様子を模式的に示す断面図である。図13に示すように、貫通孔16aがテーパー形状を有している場合、第2層4は、まず、セラミック母基板110の貫通孔16aを規定する面(側面)から、貫通孔16aの中心軸に向けて成長する。その後、第2層4が成長することで貫通孔16aの面積が小さい一方の開口(第2主面14側の開口)が塞がると、第2層4は、この塞がった部分からも第1主面12側の開口の方向に向かって成長する。そのため、ボイドの形成が妨げられる。例えば、セラミック母基板の側面からのみ成長した場合は、貫通孔の中心軸に沿ったボイドが形成されてしまう場合がある。このように、電子デバイス100では、貫通孔16a,16bがテーパー形状を有していることにより、貫通孔16a,16b内に形成された第2層4にボイドが形成されることを防ぐことができる。 FIG. 13 is a cross-sectional view schematically showing how the second layer 4 grows in the through hole 16a. As shown in FIG. 13, when the through-hole 16a has a taper shape, the 2nd layer 4 is the center of the through-hole 16a from the surface (side surface) which prescribes | regulates the through-hole 16a of the ceramic mother board 110 first. Grows towards the axis. Thereafter, when the second layer 4 grows and one opening (opening on the second main surface 14 side) having a small area of the through-hole 16a is blocked, the second layer 4 also has the first main portion from the blocked portion. It grows in the direction of the opening on the surface 12 side. Therefore, the formation of voids is hindered. For example, when growing only from the side surface of the ceramic mother substrate, a void along the central axis of the through hole may be formed. As described above, in the electronic device 100, since the through holes 16a and 16b have a tapered shape, the formation of voids in the second layer 4 formed in the through holes 16a and 16b can be prevented. it can.

電子デバイス100の製造方法によれば、表面電極20a,20b、裏面電極22a,22b、および貫通電極24a,24bを形成する工程において、さらに、蓋体30に接合される接合部26を同時に形成することができる。これにより、製造工程の簡略化を図ることができる。   According to the method for manufacturing the electronic device 100, in the step of forming the front surface electrodes 20a and 20b, the back surface electrodes 22a and 22b, and the through electrodes 24a and 24b, the joint portion 26 to be joined to the lid body 30 is simultaneously formed. be able to. Thereby, the manufacturing process can be simplified.

3. 電子デバイスの製造方法の変形例
3.1. 第1変形例
次に、本実施形態に係る電子デバイスの製造方法の第1変形例について、図面を参照しながら説明する。図14〜図17は、第1変形例に係る電子デバイスの製造工程を模式的に示す断面図である。なお、以下では、上述した実施形態に係る電子デバイス100の製造方法と異なる点について説明し、同様の点については詳細な説明を省略する。
3. Modified example of manufacturing method of electronic device 3.1. First Modified Example Next, a first modified example of the electronic device manufacturing method according to the present embodiment will be described with reference to the drawings. 14-17 is sectional drawing which shows typically the manufacturing process of the electronic device which concerns on a 1st modification. Hereinafter, differences from the method of manufacturing the electronic device 100 according to the above-described embodiment will be described, and detailed description of similar points will be omitted.

図14に示すように、セラミック母基板110の全面に第1層2を成膜する。具体的には、第1層2は、セラミック母基板110の第1主面12、第2主面14、貫通孔16a,16bを規定するセラミック母基板110の面、および溝部18を規定するセラミック母基板110の面に、第1層2を形成する。第1層2は、シード層として機能する。   As shown in FIG. 14, the first layer 2 is formed on the entire surface of the ceramic mother substrate 110. Specifically, the first layer 2 is a ceramic that defines the first main surface 12, the second main surface 14, the surface of the ceramic mother substrate 110 that defines the through holes 16 a and 16 b, and the groove 18. The first layer 2 is formed on the surface of the mother substrate 110. The first layer 2 functions as a seed layer.

図15に示すように、めっきにより、セラミック母基板110の第1主面12、第2主面14、および貫通孔16a,16b内に第2層4を形成する。図示の例では、第2層4を、第1主面12、第2主面14、および貫通孔16a,16b内、溝部18内に形成する。   As shown in FIG. 15, the second layer 4 is formed in the first main surface 12, the second main surface 14, and the through holes 16a and 16b of the ceramic mother substrate 110 by plating. In the illustrated example, the second layer 4 is formed in the first main surface 12, the second main surface 14, the through holes 16 a and 16 b, and the groove portion 18.

図16に示すように、第2層4の表面(第2層4の外面)にレジスト層Rを形成する。具体的には、レジスト層Rは、第1主面12側の第2層4の外面(上面)、および、第2主面14側の第2層4の外面(下面)に形成される。   As shown in FIG. 16, a resist layer R is formed on the surface of the second layer 4 (the outer surface of the second layer 4). Specifically, the resist layer R is formed on the outer surface (upper surface) of the second layer 4 on the first main surface 12 side and on the outer surface (lower surface) of the second layer 4 on the second main surface 14 side.

図17に示すように、レジスト層Rをマスクとして、第2層4をエッチングする。これにより、第2層4は、第1表面電極20aを構成する部分、第1裏面電極22aを構成する部分、および第1貫通電極24aを構成する部分が、一体に形成される(図3参照)。また、第2層4は、第2表面電極20bを構成する部分、第2裏面電極22bを構成する部分、および第2貫通電極24bを構成する部分が、一体に形成される(図3参照)。   As shown in FIG. 17, the second layer 4 is etched using the resist layer R as a mask. As a result, the second layer 4 is integrally formed with a portion constituting the first surface electrode 20a, a portion constituting the first back electrode 22a, and a portion constituting the first through electrode 24a (see FIG. 3). ). Further, in the second layer 4, a part constituting the second surface electrode 20b, a part constituting the second back electrode 22b, and a part constituting the second through electrode 24b are integrally formed (see FIG. 3). .

以後の工程は、上述した実施形態に係る電子デバイスの製造工程と同様であり、その説明を省略する。   Subsequent processes are the same as those of the electronic device manufacturing process according to the above-described embodiment, and a description thereof will be omitted.

本変形例に係る電子デバイスの製造方法によれば、上述した実施形態に係る電子デバイスの製造方法と同様の作用効果を奏することができる。   According to the method for manufacturing an electronic device according to this modification, the same effects as those of the method for manufacturing an electronic device according to the above-described embodiment can be achieved.

3.2. 第2変形例
次に、本実施形態に係る電子デバイスの製造方法の第2変形例について、図面を参照しながら説明する。図18〜図20は、第2変形例に係る電子デバイスの製造工程を模式的に示す断面図である。なお、以下では、上述した実施形態に係る電子デバイス100の製造方法と異なる点について説明し、同様の点については詳細な説明を省略する。
3.2. Second Modified Example Next, a second modified example of the electronic device manufacturing method according to the present embodiment will be described with reference to the drawings. 18 to 20 are cross-sectional views schematically showing manufacturing steps of the electronic device according to the second modification. Hereinafter, differences from the method of manufacturing the electronic device 100 according to the above-described embodiment will be described, and detailed description of similar points will be omitted.

上述した実施形態に係る電子デバイス100の製造方法では、1つのセラミック母基板110から1つの電子デバイス100を製造した。   In the method for manufacturing the electronic device 100 according to the above-described embodiment, one electronic device 100 is manufactured from one ceramic mother substrate 110.

これに対し、本変形例では、1つのセラミック母基板110から複数の電子デバイス100を製造することができる。以下に、詳細に説明する。   On the other hand, in this modification, a plurality of electronic devices 100 can be manufactured from one ceramic mother substrate 110. This will be described in detail below.

図18に示すように、セラミック母基板110に、表面電極20a,20b、裏面電極22a,22b、貫通電極24a,24b、および接合部26を複数(図示の例では、2つ)形成する。   As shown in FIG. 18, a plurality of (two in the illustrated example) surface electrodes 20a, 20b, back electrodes 22a, 22b, through electrodes 24a, 24b, and bonding portions 26 are formed on the ceramic mother substrate 110.

図19に示すように、複数の電子部品40a,40bをセラミック母基板110に搭載する。図示の例では、2つの電子部品40a,40bをセラミック母基板110に搭載する。次に、セラミック母基板110に複数の蓋体30a,30bを接合して、複数の電子部品40a,40bの各々を、セラミック母基板110と蓋体30a,30bとに囲まれた空間34に収容する。図示の例では、電子部品40aを、セラミック母基板110と蓋体30aとで囲まれた空間34に収容し、電子部品40bを、セラミック母基板110と蓋体30bとで囲まれた空間34に収容する。   As shown in FIG. 19, a plurality of electronic components 40 a and 40 b are mounted on the ceramic mother board 110. In the illustrated example, two electronic components 40 a and 40 b are mounted on the ceramic mother board 110. Next, the plurality of lid bodies 30a and 30b are joined to the ceramic mother board 110, and each of the plurality of electronic components 40a and 40b is accommodated in a space 34 surrounded by the ceramic mother board 110 and the lid bodies 30a and 30b. To do. In the illustrated example, the electronic component 40a is accommodated in a space 34 surrounded by the ceramic mother substrate 110 and the lid body 30a, and the electronic component 40b is accommodated in the space 34 surrounded by the ceramic mother substrate 110 and the lid body 30b. Accommodate.

図20に示すように、セラミック母基板110から複数のパッケージ基板10(電子デバイス100)を切り出す。具体的には、セラミック母基板110を溝部18に沿って劈開させて、電子デバイス100ごとに個片化させる。これにより、複数(図示の例では2つ)の電子デバイス100を得ることができる。   As shown in FIG. 20, a plurality of package substrates 10 (electronic devices 100) are cut out from the ceramic mother substrate 110. Specifically, the ceramic mother substrate 110 is cleaved along the groove portion 18 and separated into pieces for each electronic device 100. Thereby, a plurality (two in the illustrated example) of electronic devices 100 can be obtained.

本変形例に係る電子デバイス100の製造方法によれば、電子デバイスを効率よく製造することができる。   According to the method for manufacturing the electronic device 100 according to this modification, the electronic device can be efficiently manufactured.

4. 電子機器
次に、本実施形態に係る電子機器について、図面を参照しながら説明する。本実施形態に係る電子機器は、本発明に係る電子デバイスを含む。以下では、本発明に係る電子デバイスとして、電子デバイス100を含む電子機器について、説明する。
4). Next, an electronic device according to the present embodiment will be described with reference to the drawings. The electronic apparatus according to the present embodiment includes the electronic device according to the present invention. Below, the electronic device containing the electronic device 100 is demonstrated as an electronic device which concerns on this invention.

図21は、本実施形態に係る電子機器として、携帯電話機(PHSも含む)1200を模式的に示す斜視図である。   FIG. 21 is a perspective view schematically showing a mobile phone (including PHS) 1200 as the electronic apparatus according to the present embodiment.

図21に示すように、携帯電話機1200は、複数の操作ボタン1202、受話口1204および送話口1206を備え、操作ボタン1202と受話口1204との間には、表示部1208が配置されている。   As shown in FIG. 21, the cellular phone 1200 includes a plurality of operation buttons 1202, an earpiece 1204, and a mouthpiece 1206, and a display unit 1208 is disposed between the operation buttons 1202 and the earpiece 1204. .

このような携帯電話機1200には、電子デバイス100が内蔵されている。   Such a cellular phone 1200 incorporates the electronic device 100.

図22は、本実施形態に係る電子機器として、デジタルスチルカメラ1300を模式的に示す斜視図である。なお、図22には、外部機器との接続についても簡易的に示している。   FIG. 22 is a perspective view schematically showing a digital still camera 1300 as the electronic apparatus according to the present embodiment. Note that FIG. 22 also shows a simple connection with an external device.

ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、デジタルスチルカメラ1300は、被写体の光像をCCD(Charge Coupled Device)などの撮像素子により光電変換して撮像信号(画像信号)を生成する。   Here, an ordinary camera sensitizes a silver halide photographic film with a light image of a subject, whereas a digital still camera 1300 photoelectrically converts a light image of a subject with an image sensor such as a CCD (Charge Coupled Device). An imaging signal (image signal) is generated.

デジタルスチルカメラ1300におけるケース(ボディー)1302の背面には、表示部1310が設けられ、CCDによる撮像信号に基づいて表示を行う構成になっており、表示部1310は、被写体を電子画像として表示するファインダーとして機能する。   A display unit 1310 is provided on the back of a case (body) 1302 in the digital still camera 1300, and is configured to display based on an imaging signal from the CCD. The display unit 1310 displays an object as an electronic image. Functions as a viewfinder.

また、ケース1302の正面側(図中裏面側)には、光学レンズ(撮像光学系)やCCDなどを含む受光ユニット1304が設けられている。   A light receiving unit 1304 including an optical lens (imaging optical system), a CCD, and the like is provided on the front side (the back side in the drawing) of the case 1302.

撮影者が表示部1310に表示された被写体像を確認し、シャッターボタン1306を押下すると、その時点におけるCCDの撮像信号が、メモリー1308に転送・格納される。   When the photographer confirms the subject image displayed on the display unit 1310 and presses the shutter button 1306, the CCD image pickup signal at that time is transferred and stored in the memory 1308.

また、このデジタルスチルカメラ1300においては、ケース1302の側面に、ビデオ信号出力端子1312と、データ通信用の入出力端子1314とが設けられている。そして、ビデオ信号出力端子1312には、テレビモニター1430が、データ通信用の入出力端子1314には、パーソナルコンピューター1440が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー1308に格納された撮像信号が、テレビモニター1430や、パーソナルコンピューター1440に出力される構成になっている。   In the digital still camera 1300, a video signal output terminal 1312 and an input / output terminal 1314 for data communication are provided on the side surface of the case 1302. A television monitor 1430 is connected to the video signal output terminal 1312 and a personal computer 1440 is connected to the input / output terminal 1314 for data communication, if necessary. Further, the imaging signal stored in the memory 1308 is output to the television monitor 1430 or the personal computer 1440 by a predetermined operation.

このようなデジタルスチルカメラ1300には、電子デバイス100が内蔵されている。   Such a digital still camera 1300 incorporates the electronic device 100.

図23(A)は、本実施形態に係る電子機器として、GPS(Global Positioning System)1400を模式的に示す図である。図23(B)は、本実施形態に係る電子機器として、時計1500を模式的に示す斜視図である。図23(C)は、本実施形態に係る電子機器として、ゲーム機器1600を模式的に示す平面図である。   FIG. 23A is a diagram schematically showing a GPS (Global Positioning System) 1400 as an electronic apparatus according to the present embodiment. FIG. 23B is a perspective view schematically showing a timepiece 1500 as the electronic apparatus according to this embodiment. FIG. 23C is a plan view schematically showing a game device 1600 as the electronic device according to the present embodiment.

電子デバイス100は、図23に示すGPS1400、時計1500、ゲーム機器1600に搭載されている。   The electronic device 100 is mounted on the GPS 1400, the clock 1500, and the game machine 1600 shown in FIG.

電子デバイス100は、図21〜図23に示すように、様々な電子機器に搭載することができ、電子デバイス100は、基準周波数発生機能、フィルタ機能、圧力センサー、温度センサー、加速度センサー等のセンサー機能としての役割を果たす。   The electronic device 100 can be mounted on various electronic devices as shown in FIGS. 21 to 23. The electronic device 100 is a sensor such as a reference frequency generation function, a filter function, a pressure sensor, a temperature sensor, and an acceleration sensor. Serves as a function.

以上のような電子機器1200,1300,1400,1500,1600は、電子部品を収容する空間の気密性を高めることができる電子デバイスを有することができるため、高い信頼性を有することができる。   The electronic devices 1200, 1300, 1400, 1500, and 1600 as described above can have an electronic device that can improve the airtightness of the space that houses the electronic components, and thus can have high reliability.

なお、上記電子デバイス100を備えた電子機器は、上記した電子機器1200,1300,1400,1500,1600の他にも、例えば、インクジェット式吐出装置(例えばインクジェットプリンター)、パーソナルコンピューター、テレビ、ビデオカメラ、ビデオテープレコーダー、各種ナビゲーション装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、ロケット、船舶の計器類)、ロボットや人体などの姿勢制御、フライトシミュレーターなどに適用することができる。   In addition to the above-described electronic devices 1200, 1300, 1400, 1500, and 1600, the electronic device including the electronic device 100 includes, for example, an ink jet ejection device (for example, an ink jet printer), a personal computer, a television, and a video camera. , Video tape recorders, various navigation devices, pagers, electronic notebooks (including those with communication functions), electronic dictionaries, calculators, word processors, workstations, videophones, TV monitors for crime prevention, electronic binoculars, POS terminals, medical equipment (eg electronic Thermometer, blood pressure monitor, blood glucose meter, electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish detector, various measuring instruments, instruments (eg, vehicles, aircraft, rockets, ship instruments), robots, Posture control of human body, flight simulator It can be applied etc..

本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   The present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

R…レジスト層、2…第1層、4…第2層、6…第3層、10…パッケージ基板(基板)、12…第1主面、14…第2主面、16a…第1貫通孔、16b…第2貫通孔、18…溝部、20a…第1表面電極、20b…第2表面電極、22a…第1裏面電極、22b…第2裏面電極、24a…第1貫通電極、24b…第2貫通電極、26…接合部、30…蓋体、32…つば部、36…接合部材、40…電子部品、42…圧電振動片、44a…第1励振電極、44b…第2励振電極、46a…第1接続電極、46b…第2接続電極、48a…第1マウント電極、48b…第2マウント電極、50a…接着剤、50b…接着剤、100 電子デバイス、110 セラミック母基板、1200…携帯電話機、1202…操作ボタン、1204…受話口、1206…送話口、1208…表示部、1300…デジタルスチルカメラ、1302…ケース、1304…受光ユニット、1306…シャッターボタン、1308…メモリー、1310…表示部、1312…ビデオ信号出力端子、1314…入出力端子、1430…テレビモニター、1440…パーソナルコンピューター、1400…GPS、1500…時計、1600…ゲーム機器 R: resist layer, 2 ... first layer, 4 ... second layer, 6 ... third layer, 10 ... package substrate (substrate), 12 ... first main surface, 14 ... second main surface, 16a ... first penetration Hole, 16b ... second through hole, 18 ... groove, 20a ... first surface electrode, 20b ... second surface electrode, 22a ... first back electrode, 22b ... second back electrode, 24a ... first through electrode, 24b ... 2nd penetration electrode, 26 ... junction part, 30 ... lid, 32 ... brim part, 36 ... joining member, 40 ... electronic component, 42 ... piezoelectric vibrating piece, 44a ... 1st excitation electrode, 44b ... 2nd excitation electrode, 46a ... first connection electrode, 46b ... second connection electrode, 48a ... first mount electrode, 48b ... second mount electrode, 50a ... adhesive, 50b ... adhesive, 100 electronic device, 110 ceramic mother substrate, 1200 ... mobile phone Telephone, 1202 ... operation buttons, 1204 ... earpiece 1206: Mouthpiece, 1208 ... Display, 1300 ... Digital still camera, 1302 ... Case, 1304 ... Light receiving unit, 1306 ... Shutter button, 1308 ... Memory, 1310 ... Display, 1312 ... Video signal output terminal, 1314 ... Input / output terminal, 1430 ... TV monitor, 1440 ... personal computer, 1400 ... GPS, 1500 ... clock, 1600 ... game machine

Claims (8)

電子部品と、貫通孔を有している基板とを準備する工程と、
前記基板の一方の主面に搭載電極、前記基板の他方の主面に実装電極、前記貫通孔内に貫通電極をめっきにより一体で形成する工程と、
前記電子部品を前記基板に搭載する工程と、
を含むことを特徴とする電子デバイスの製造方法。
Preparing an electronic component and a substrate having a through hole;
A step of integrally forming a mounting electrode on one main surface of the substrate, a mounting electrode on the other main surface of the substrate, and a through electrode in the through hole by plating;
Mounting the electronic component on the substrate;
The manufacturing method of the electronic device characterized by the above-mentioned.
前記搭載電極、前記実装電極、および前記貫通電極を形成する工程は、
前記一方の主面および前記他方の主面にレジスト層を形成するステップと、
前記めっきにより、前記一方の主面、前記他方の主面、および前記貫通孔内に導電層を形成するステップと、
前記レジスト層を除去するステップと、
を含むことを特徴とする請求項1に記載の電子デバイスの製造方法。
The step of forming the mounting electrode, the mounting electrode, and the through electrode,
Forming a resist layer on the one main surface and the other main surface;
Forming a conductive layer in the one main surface, the other main surface, and the through hole by the plating; and
Removing the resist layer;
The manufacturing method of the electronic device of Claim 1 characterized by the above-mentioned.
前記搭載電極、前記実装電極、および前記貫通電極を形成する工程は、
前記レジスト層を形成するステップよりも前に、めっき核となるシード層を形成するステップと、
前記レジスト層を除去するステップよりも後に、前記シード層をエッチングするステップと、
を含むことを特徴とする請求項2に記載の電子デバイスの製造方法。
The step of forming the mounting electrode, the mounting electrode, and the through electrode,
Before the step of forming the resist layer, forming a seed layer serving as a plating nucleus;
Etching the seed layer after removing the resist layer;
The manufacturing method of the electronic device of Claim 2 characterized by the above-mentioned.
前記貫通孔は、前記一方の主面側よりも前記他方の主面側の孔寸法が小さい部分を含むことを特徴とする請求項1乃至3の何れか1項に記載の電子デバイスの製造方法。   4. The method of manufacturing an electronic device according to claim 1, wherein the through hole includes a portion in which the hole size on the other main surface side is smaller than the one main surface side. 5. . 前記基板は、単層のセラミックスであることを特徴とする請求項1乃至4の何れか1項に記載の電子デバイスの製造方法。   The method for manufacturing an electronic device according to claim 1, wherein the substrate is a single-layer ceramic. 前記搭載電極、前記実装電極、および前記貫通電極を形成する工程は、
前記一方の主面に蓋体と接続するための接合部を、前記搭載電極、前記実装電極、および前記貫通電極と同時に形成することを特徴とする請求項1乃至5の何れか1項に記載の電子デバイスの製造方法。
The step of forming the mounting electrode, the mounting electrode, and the through electrode,
The joint portion for connecting to the lid on the one main surface is formed simultaneously with the mounting electrode, the mounting electrode, and the through electrode, according to any one of claims 1 to 5. Electronic device manufacturing method.
貫通孔を有する基板と、
前記基板の一方の主面に設けられている搭載電極と、
前記基板の他方の主面に設けられている実装電極と、
前記貫通孔内に設けられ、前記搭載電極および前記実装電極と電気的に接続している貫通電極と、
前記搭載電極に接合されている電子部品と、
を備え、
前記搭載電極、前記実装電極、および前記貫通電極は、一体であることを特徴とする電子デバイス。
A substrate having a through hole;
A mounting electrode provided on one main surface of the substrate;
A mounting electrode provided on the other main surface of the substrate;
A through electrode provided in the through hole and electrically connected to the mounting electrode and the mounting electrode;
An electronic component joined to the mounting electrode;
With
The mounting device, the mounting electrode, and the through electrode are integrated.
請求項7に記載の電子デバイスを含む、電子機器。   An electronic apparatus comprising the electronic device according to claim 7.
JP2012031648A 2012-02-16 2012-02-16 Method of manufacturing electronic device, electronic device, and electronic apparatus Withdrawn JP2013168556A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012031648A JP2013168556A (en) 2012-02-16 2012-02-16 Method of manufacturing electronic device, electronic device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012031648A JP2013168556A (en) 2012-02-16 2012-02-16 Method of manufacturing electronic device, electronic device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2013168556A true JP2013168556A (en) 2013-08-29
JP2013168556A5 JP2013168556A5 (en) 2015-03-19

Family

ID=49178735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012031648A Withdrawn JP2013168556A (en) 2012-02-16 2012-02-16 Method of manufacturing electronic device, electronic device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013168556A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020123882A (en) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 Vibration device, manufacturing method thereof, vibration module, electronic device, and moving body

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225706A (en) * 2009-03-20 2010-10-07 Citizen Finetech Miyota Co Ltd Electronic device, and method of manufacturing the same
WO2011108715A1 (en) * 2010-03-04 2011-09-09 株式会社大真空 Electronic component package sealing member, electronic component package, and method for fabricating electronic component package sealing member

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225706A (en) * 2009-03-20 2010-10-07 Citizen Finetech Miyota Co Ltd Electronic device, and method of manufacturing the same
WO2011108715A1 (en) * 2010-03-04 2011-09-09 株式会社大真空 Electronic component package sealing member, electronic component package, and method for fabricating electronic component package sealing member

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020123882A (en) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 Vibration device, manufacturing method thereof, vibration module, electronic device, and moving body
JP7200705B2 (en) 2019-01-31 2023-01-10 セイコーエプソン株式会社 Vibration device, manufacturing method of vibration device, vibration module, electronic device, and moving body

Similar Documents

Publication Publication Date Title
US9635769B2 (en) Electronic device, electronic apparatus, method of manufacturing base substrate, and method of manufacturing electronic device
US9161450B2 (en) Electronic device, electronic apparatus, and method of manufacturing electronic device
JP6003194B2 (en) Base substrate, electronic device, and method of manufacturing base substrate
US9549481B2 (en) Method for producing base substrate, method for producing electronic device, base substrate, and electronic apparatus
US9231555B2 (en) Quartz resonator with cut sections formed on the support arm
JP2013254855A (en) Method of manufacturing electronic device and method of manufacturing base substrate
JP2013253895A (en) Electronic device, electronic apparatus, movable body and method for manufacturing electronic device
JP2014049455A (en) Electronic component, manufacturing method of the same, and electronic apparatus
JP5884614B2 (en) Ceramic processing method
JP2013168556A (en) Method of manufacturing electronic device, electronic device, and electronic apparatus
JP2017092724A (en) Vibration device, oscillator, electronic apparatus and movable body
JP2015231191A (en) Electronic device and manufacturing method of the same
JP5987347B2 (en) Manufacturing method of electronic device
JP2013254790A (en) Base substrate, method of manufacturing the same, electronic device, and electronic apparatus
JP6413316B2 (en) Manufacturing method of vibrating piece
JP5896132B2 (en) Manufacturing method of electronic device
JP2015231001A (en) Electronic device and manufacturing method of the same
JP2015050483A (en) Electronic device, electronic apparatus, and mobile
JP2017032290A (en) Package base, method for manufacturing package base, container, electronic device, electronic apparatus, and mobile entity
JP6222327B2 (en) Manufacturing method of electronic device
JP2015231010A (en) Substrate for electronic device package, electronic device package, electronic device, and manufacturing method of electronic device
JP6089481B2 (en) Method for manufacturing electronic component and method for manufacturing electronic module
JP2015088792A (en) Vibrator, base substrate manufacturing method, oscillator, electronic apparatus and moving body
JP5994458B2 (en) Method for manufacturing electronic component and method for manufacturing electronic module
JP2014197581A (en) Lid body aggregate, method of manufacturing package, and method of manufacturing electronic device

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160210

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160325