JP2013168553A - Printed coil - Google Patents
Printed coil Download PDFInfo
- Publication number
- JP2013168553A JP2013168553A JP2012031595A JP2012031595A JP2013168553A JP 2013168553 A JP2013168553 A JP 2013168553A JP 2012031595 A JP2012031595 A JP 2012031595A JP 2012031595 A JP2012031595 A JP 2012031595A JP 2013168553 A JP2013168553 A JP 2013168553A
- Authority
- JP
- Japan
- Prior art keywords
- shield
- secondary winding
- primary winding
- winding
- printed coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、プリント基板を積層してなる多層配線板により同心渦巻状の1次巻線及び2次巻線を形成し、それらの巻線間を磁気結合を利用して絶縁するプリントコイルに関する。 The present invention relates to a printed coil in which concentric spiral primary and secondary windings are formed by a multilayer wiring board formed by stacking printed circuit boards, and the windings are insulated using magnetic coupling.
従来より、プリント基板上に渦巻状の1次巻線と2次巻線を配置したプリントコイルを形成し、絶縁型の電力変換器や、絶縁型の信号伝達装置として使用されている。このようなプリントコイルは、1次巻線と2次巻線の磁気結合を利用して絶縁することができる。 Conventionally, a printed coil in which a spiral primary winding and a secondary winding are arranged on a printed board is formed and used as an insulated power converter or an insulated signal transmission device. Such a printed coil can be insulated using the magnetic coupling between the primary winding and the secondary winding.
この種のプリントコイルにおいて、例えば特許文献1ではコイルから発生する不要な漏洩電磁界対策のため、プリントコイルの上下面をシールド面によって挟むことを提案している。
しかしながら、このような構成ではプリントコイルから発生する漏洩電磁界を低減することはできるものの、1次巻線と2次巻線の間に発生する寄生容量によって、例えば電圧変動による高周波ノイズがプリントコイルを伝達し、プリントコイルに接続する機器(例えばIGBTのゲート駆動回路)が誤動作する問題がある。
本発明は上記事情に鑑みてなされたもので、その目的は、1次巻線と2次巻線の間を高周波ノイズが伝播することを抑制することができるプリントコイルを提供することにある。
In this type of printed coil, for example,
However, in such a configuration, although the leakage electromagnetic field generated from the printed coil can be reduced, the high frequency noise due to voltage fluctuation, for example, is caused by the parasitic capacitance generated between the primary winding and the secondary winding. There is a problem that a device (for example, an IGBT gate drive circuit) connected to the printed coil malfunctions.
The present invention has been made in view of the above circumstances, and an object thereof is to provide a printed coil that can suppress high-frequency noise from propagating between a primary winding and a secondary winding.
本発明によれば、1次巻線と2次巻線の間には面構造のシールド部が位置しており、そのシールド部が一定電位に固定ざれているので、1次巻線と2次巻線の間の寄生容量を抑制することができる。これにより、1次巻線と2次巻線の間を高周波ノイズが伝播することを抑制することができる。しかも、シールド部は、プリント基板に形成された渦巻状のスルーホールピンを多層配線板の積層方向に積層することで面構造に形成されているので、シールド部を容易に形成することができる。 According to the present invention, a shield portion having a planar structure is located between the primary winding and the secondary winding, and the shield portion is fixed at a constant potential. The parasitic capacitance between the windings can be suppressed. Thereby, it can suppress that high frequency noise propagates between a primary winding and a secondary winding. Moreover, since the shield part is formed in a plane structure by laminating spiral through-hole pins formed on the printed circuit board in the lamination direction of the multilayer wiring board, the shield part can be easily formed.
(第1実施形態)
以下、本発明の第1実施形態について図1ないし図7を参照して説明する。
本発明は、可撓性を有した樹脂フィルムに導体パターン及びビアホールを形成したフレキシブルプリント基板を複数枚積層し、それらを一括に熱プレスすることによって多層配線板を製造する技術を利用している。この技術はPALAP(登録商標)と称され、先ずこのPALAPについて図6及び図7により原理的に説明する。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
The present invention utilizes a technique for manufacturing a multilayer wiring board by laminating a plurality of flexible printed circuit boards in which conductor patterns and via holes are formed on a flexible resin film and then hot-pressing them together. . This technique is called PALAP (registered trademark). First, the PALAP will be described in principle with reference to FIGS.
PALAPで使用されるフレキシブルプリント基板は、熱可塑性樹脂、例えば結晶転移型の熱可塑性樹脂からなる樹脂フィルムを基材としている。この樹脂フィルムの成分の具体例を示すと、例えばポリエーテルエーテルケトン(PEEK)樹脂35〜65質量%、ポリマーエーテルイミド(PEI)35〜65質量%を含み、厚さは25〜75μmが好ましいとされている。このような結晶転移型の熱可塑性樹脂は、図7に示すように、例えば200℃付近では軟質となるが、それより低い温度でも高い温度でも硬質となる(更に高い温度(約400℃)では溶解する)性状を呈し、また、高温から温度低下する際には、200℃付近でも硬質を保つ。 The flexible printed circuit board used in PALAP is based on a resin film made of a thermoplastic resin, such as a crystal transition type thermoplastic resin. When the specific example of the component of this resin film is shown, for example, polyether ether ketone (PEEK) resin 35-65 mass%, polymer ether imide (PEI) 35-65 mass% are included, and thickness is 25-75 micrometers is preferable. Has been. As shown in FIG. 7, such a crystal transition type thermoplastic resin becomes soft at, for example, around 200 ° C., but becomes hard at lower or higher temperatures (at higher temperatures (about 400 ° C.)). It dissolves) and keeps hard even at around 200 ° C. when the temperature drops from a high temperature.
図6はPALAPの製造方法を示している。(a)に示すように、樹脂フィルムaの片面には銅箔やアルミ箔などの金属箔からなる導体箔(厚さ18μm程度)bが貼り付けられており、この導体箔bをエッチングして(b)に示すように導体パターンcを形成する。導体パターンcの形成後、樹脂フィルムaの導体パターンcが形成されていない面に保護フィルムdを貼り付ける。
その後、保護フィルムd側からレーザを照射して、(c)に示すように、導体パターンcを底面とする有底のビアホールeを形成する。ビアホールeの形成はレーザの出力と照射時間を調整することにより、導体パターンcに穴が開かないようにする。ビアホールeの形成に使用するレーザとしては、炭酸ガスレーザ、エキシマレーザなどが考えられる。また、ドリル加工などの機械加工であっても良いが、微細な穴を明けるには、レーザが好ましい。
FIG. 6 shows a method for manufacturing PALAP. As shown to (a), conductor foil (thickness of about 18 micrometers) b which consists of metal foil, such as copper foil and aluminum foil, is affixed on the single side | surface of the resin film a, and this conductor foil b is etched. A conductor pattern c is formed as shown in FIG. After the formation of the conductor pattern c, a protective film d is attached to the surface of the resin film a where the conductor pattern c is not formed.
Thereafter, a laser is irradiated from the protective film d side to form a bottomed via hole e having the bottom surface of the conductor pattern c as shown in (c). The via hole e is formed by adjusting the laser output and the irradiation time so as not to open the conductor pattern c. As a laser used for forming the via hole e, a carbon dioxide laser, an excimer laser, or the like can be considered. In addition, although machining such as drilling may be performed, a laser is preferable for making a fine hole.
ビアホールeを形成し終えると、次に、積層されるフレキシブルプリント基板相互の電気的接続のために、(d)に示すように、ビアホールe内に導電ペーストfを充填する。この導電ペーストfは、メタルマスクを用いたスクリーン印刷装置により導体パターンc側を下にしてビアホールe内に印刷充填される。そして、この導電ペーストfの印刷充填後、(e)に示すように、保護フィルムdを剥離する。以上のようにしてフレキシブルプリント基板gが製造される。
このようにして製造した複数枚のフレキシブルプリント基板gを導体パターンcが下となるように積層する。このとき、最上層のフレキシブルプリント基板gについては、電子部品、或は外部配線とビアホールeの導電ペーストfによって接続しても良いが、(f)に示すように、最上層のフレキシブルプリント基板gについては導体パターンcが上となるように積層して電子部品或いは外部配線と導体パターンcによって接続するようにしても良い。
When the formation of the via hole e is completed, the conductive paste f is then filled in the via hole e as shown in FIG. The conductive paste f is printed and filled in the via hole e with the conductor pattern c side down by a screen printing apparatus using a metal mask. Then, after printing and filling with the conductive paste f, the protective film d is peeled off as shown in FIG. The flexible printed circuit board g is manufactured as described above.
A plurality of flexible printed circuit boards g manufactured in this way are stacked so that the conductor pattern c is on the bottom. At this time, the uppermost flexible printed circuit board g may be connected to the electronic component or the external wiring and the conductive paste f of the via hole e. However, as shown in FIG. For example, the conductive pattern c may be laminated so that the electronic pattern or the external wiring is connected to the conductive pattern c.
尚、フレキシブルプリント基板gの積層の際、最下層のフレキシブルプリント基板gの導体パターンcを保護するために、フレキシブルプリント基板gはカバーレイヤhを最下層にしてその上に積層してゆく。また、最上層のフレキシブルプリント基板gを導体パターンcが上を向くように積層した場合には、その導体パターンcを保護するためにカバーレイヤhを最上層のフレキシブルプリント基板g上に載せる。 When the flexible printed circuit board g is laminated, in order to protect the conductor pattern c of the lowermost flexible printed circuit board g, the flexible printed circuit board g is laminated on the cover layer h as the lowermost film. When the uppermost flexible printed circuit board g is laminated so that the conductor pattern c faces upward, the cover layer h is placed on the uppermost flexible printed circuit board g in order to protect the conductive pattern c.
複数枚のフレキシブルプリント基板gを積層した後、それらフレキシブルプリント基板gを、真空加圧プレス(図示せず)によって200〜350℃で0.1〜10MPaの圧力で加圧する(熱プレス)。フレキシブルプリント基板gの樹脂フィルムaは、図7に示すような温度に対する弾性率変化を生ずるので、この熱プレスにより一旦軟化した状態で加圧されることによって樹脂フィルムa同士が相互に融着し、多層配線板iとして完成される。 After laminating a plurality of flexible printed circuit boards g, the flexible printed circuit boards g are pressed at a pressure of 0.1 to 10 MPa at 200 to 350 ° C. by a vacuum press (not shown) (hot press). Since the resin film a of the flexible printed circuit board g undergoes a change in elastic modulus with respect to temperature as shown in FIG. 7, the resin films a are fused to each other by being pressed in a softened state by this hot press. A multilayer wiring board i is completed.
この完成形態にあっては、複数枚のフレキシブルプリント基板gの導体パターンcは、ビアホールe内の導電ペーストfからなるスルーホールを通じて互いに電気的に接続され、また内部に電子部品が埋め込まれていた場合、その部品も導体パターンcに直接的に、或はビアホールeのスルーホールを通じて電気的に接続される。多層配線板iは以上のようにして製造される。尚、その後、多層配線板iをリフロー炉に通して電気・電子部品を実装する場合、300℃程度に加熱されるが、この温度では樹脂フィルムaは軟化することはなく、結晶状態に保たれる。 In this completed form, the conductor patterns c of the plurality of flexible printed circuit boards g are electrically connected to each other through through holes made of the conductive paste f in the via holes e, and electronic components are embedded therein. In this case, the component is also electrically connected to the conductor pattern c directly or through a through hole of the via hole e. The multilayer wiring board i is manufactured as described above. After that, when mounting the electrical / electronic component through the multilayer wiring board i through a reflow furnace, it is heated to about 300 ° C., but at this temperature, the resin film a is not softened and kept in a crystalline state. It is.
図2は上述したPALAPの技術を用いて製造した本実施形態のプリントコイルの断面を示している。プリントコイル1は、複数枚、例えば7枚のフレキシブルプリント基板(以下、第1〜7層という)1a〜1gを積層して構成される。尚、図2では各層1a〜1gを構成する導体パターン及びカバーレイヤの図示を省略した。
図1は各層1a〜1gの下面図であり、(a)は第1,2層1a,1b、(b)は第3層1c、(c)は第4〜6層1d〜1f、(d)は第7層1gの下面図である。
第3層1cには1次巻線2及び2次巻線3が導体パターンにより形成されている。つまり、1次巻線2及び2次巻線3は、プリントコイル1の中間となる第3層1cの導体パターンにより3ターンの矩形渦巻状に形成されている。1次巻線2と2次巻線3は同心(中心を同じとして)で巻かれ、それぞれの巻線は中心から外方に向かって交互に位置している。
FIG. 2 shows a cross section of the printed coil of the present embodiment manufactured using the PALAP technology described above. The printed
FIG. 1 is a bottom view of each of the layers 1a to 1g, where (a) is the first and
In the
一方、1次巻線2と2次巻線3の間にはこれらの巻線2,3と同心で3ターンの矩形渦巻状のシールド部4,5が形成されている。シールド部4は、外側に1次巻線2、内側に2次巻線3が位置するように形成され、シールド部5は、外側に2次巻線3、内側に1次巻線2が位置するように形成されている。シールド部4,5は第1層1aから第6層1fまでを貫通するスルーホールピンで構成されている。つまり、シールド部4,5は、第1〜6層1a〜1fに形成された個々のスルーホールピンが積層方向に連続的に接続してなる。これにより、シールド部4,5は、1次巻線2及び2次巻線3の面方向に対して直交した面構造をなしている。
On the other hand, between the
図3はシールド部4,5の製造方法を説明するための図1相当図である。この図3中に示す○印は、レーザ照射により形成されたビアホール6aを模式的に示すもので、ビアホールを連続的に形成することで導電ペーストを充填するための長孔6を矩形渦巻状に形成している。尚、PARAPの製造方法で説明したように、長孔6は底面を導体パターンとする有底の溝部をなしていることから、長孔6に充填した導電ペーストが落下してしまうことはない。また、長孔6により渦巻状に分離された両側部位は導体パターンで連結されていることから、長孔6が形成された層の強度が極端に低下することはない。
以上のような構成の結果、1次巻線2と2次巻線3の間にはこれらを空間的に遮蔽する面構造のシールド部4,5が介在することになる。
FIG. 3 is a view corresponding to FIG. 1 for explaining a method of manufacturing the
As a result of the configuration as described above,
第3〜7層1c〜1gにはスルーホール2a,3aが形成されている。このスルーホール2a,3aは、第3〜7層1c〜1gをそれぞれ貫通するスルーホールピンを連結して構成されている。第7層1gに位置するスルーホール2a,3aは第7層1gの端部に形成された端子2b,3bと接続されている。
1次巻線2は、第7層1gに設けられた端子2bからスルーホール2aを経由して第3層1cに到達し、3ターンして第3層1cに設けられた端子2cに至る巻線である。2次巻線3は、第7層1gに設けられた端子3bからスルーホール3aを経由して第3層1cに到達し、3ターンして端子3cに至る巻線である。
シールド部4,5には、第3層1cの端部に端子4a、5aが設けられている。
尚、図1及び図2ではプリントコイル1のみを図示したが、実際にはプリントコイル1は多層配線板の所定領域に形成されており、各端子2b,3b,2c,3c,4a,5aは多層配線板に形成された電子回路、或いは他のプリント基板に搭載された電子回路と接続されている。
Through
The primary winding 2 reaches the
The
1 and 2, only the printed
図4は、上記1次巻線2及び2次巻線3から構成されるプリントコイル1を使用したIGBTのゲート駆動回路への適用例を示す電気回路図である。1次巻線2は駆動回路7によって駆動される。駆動回路7には電源8と入力側の基準電位であるGND9が接続され、さらに信号入力であるIN10が接続される。駆動回路7の出力側は1次巻線2の端子2bに接続され、GND9が端子2cに接続される。
2次巻線3の端子3bにはIGBTゲート用の駆動回路11の入力側が接続され、その駆動回路11には電源12と出力側の基準電位13が接続される。2次巻線3の端子3cは基準電位13に接続される。そして、駆動回路11の出力側はIGBT14のゲート端子に接続され、基準電位13はIGBT14のエミッタ端子に接続される。
FIG. 4 is an electric circuit diagram showing an application example of the IGBT using the printed
The input side of the
シールド部4,5の端子4a,5aは入力側の基準電位GND9に接続されてGNDに固定されている。このように構成することで、1次巻線2と2次巻線3間の寄生容量を経由してプリントコイル1を伝達する例えば電圧変動による高周波ノイズをシールド部4,5によって遮蔽することができる。よって高周波ノイズはシールド部4,5を経由して流れるため、2次側巻線3に伝播する高周波ノイズを低減することができる。
尚、図4では、シールド部5を1次巻線2と2次巻線3の間から外れた位置に図示したが、これは、シールド部4,5の位置関係の違いを表現するためである。つまり、シールド部4は、外側に1次巻線2、内側に2次巻線3が位置しているのに対して、シールド部5は、外側に2次巻線3、内側に1次巻線2が位置しているからであり、シールド部5がシールド部4と同様に1次巻線2と2次巻線3の間に位置していることは同じである。このような表現方法は、以下の実施形態でも同一である。
The
In FIG. 4, the
図5に電圧変動による高周波ノイズの伝わりやすさを、シールド部4,5の有無で比較した結果を示す。シールド部4,5が無い場合(b)は高周波ノイズが伝わりやすいのに対して、シールド部4,5がある場合(a)は高周波ノイズが伝わりにくくなっていることが分る。
FIG. 5 shows a result of comparing the ease of transmission of high-frequency noise due to voltage fluctuations with and without the
さて、1つの層の厚みを75umとすると、6つの層1a〜1fを貫通するシールド部4,5の厚みは450umとなり、1次巻線2及び2次巻線3はシールド部4,5の厚みの中心に位置している。シールド部4,5を形成するスルーホール径は直径100um、1次巻線2及び2次巻線3は幅150umに設定され、巻線部中央とシールド部中心との距離は400umに設定されている。これは、シールド部4,5の厚みのほぼ中心に1次巻線2及び2次巻線3が位置し、更に、各巻線2,3とシールド部4,5との距離以上にシールド部4,5の厚み寸法がある場合に特にシールド効果が高いことから、本実施形態ではこのような関係となるように各部位の寸法を設定している。
When the thickness of one layer is 75 um, the thickness of the
このような実施形態によれば、次のような効果を奏することができる。
1次巻線2と2次巻線3の間を遮蔽するシールド部4,5を設けたので、1次巻線2と2次巻線3の間の寄生容量を抑制でき、プリントコイル1を高周波ノイズが伝播することを抑制することができる。
プリントコイル1をPALAPにより製造する際に各層1a〜1fに形成されたスルーホールピンを電気的に接続することによりシールド部4,5を形成するようしたので、シールド部4,5を容易に形成することができる。
According to such an embodiment, the following effects can be produced.
Since the
Since the
(第2実施形態)
次に本発明の第2実施形態について図8ないし図10を参照して説明するに、第1実施形態と同一部分には同一符号を付して説明を省略する。尚、以下の実施形態も先に説明した実施形態と同一部分には同一符号を付して説明を省略する。この第2実施形態は、1次巻線2及び2次巻線3の周囲をシールド部4,5で囲んだことを特徴とする。
図8(a)は第2層1b、(b)は第3層1c、(c)は第4層1d、(d)は第7層1gの下面図である。
第2,4層1b,1dには導体パターンによりシールド面21がそれぞれ形成され、第3,4層1c,1dにはシールド部4,5が形成されている(図9参照)。第3,4層1c,1dに形成されたシールド部4,5は2つのシールド面21と電気的に接続されているので、1次巻線2及び2次巻線3はシールド部4,5で囲まれていることになる。この場合、シールド部4,5はシールド面21で電気的に接続していることから、電気的には一体物として見なすことができる。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS. 8 to 10. The same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. In the following embodiments, the same parts as those of the previously described embodiments are denoted by the same reference numerals, and the description thereof is omitted. The second embodiment is characterized in that the primary winding 2 and the secondary winding 3 are surrounded by
8A is a bottom view of the
The second and
ここで、シールド面21は1次巻線2及び2次巻線3の形成領域に対応して矩形枠状に形成されていると共に、閉ループを形成しないようにスリット22で分断されている。これは、1次巻線2に高周波信号が流れた場合に発生する高周波磁界によりシールド面21に閉ループ状に流れる渦電流を遮断するためである。一方、シールド部4,5においてシールド面21のスリット22に対応した部位はスリット23により分断されている。これは、シールド面21で発生した渦電流がシールド部4,5を介して流れないようにするためである。
上記構成の場合、シールド部4,5はシールド面21により電気的に一体となっているので、電気回路図としては図10のように表すことができる。
Here, the
In the case of the above configuration, since the
このような実施形態によれば、1次巻線2及び2次巻線3はシールド部4,5により空間的に囲まれているので、1次巻線2と2次巻線3の間の寄生容量を効果的に抑制することができる。
プリントコイル1が占める層を2つの層1c,1dに限定することができるので、プリントコイル1の小形化を図ることができると共に、プリントコイル1として使用していない層を他の用途として利用することができる。
According to such an embodiment, the primary winding 2 and the secondary winding 3 are spatially surrounded by the
Since the layer occupied by the printed
(第3実施形態)
次に本発明の第3実施形態について図11及び図12を参照して説明する。この第3実施形態は、シールド部4,5が有するインダクタンスを低減したことを特徴とする。
図11に示すようにシールド部4,5はスリット31により分断されている。分断されたシールド部4,5のうち渦巻状の中心側となる部位の端部は第7層1gに形成されたスルーホール4b,5bを介して端子4c、5cに接続されることでGND9に固定される(図12参照)。
このような実施形態によれば、シールド部4,5の全長を短くすることでシールド部4,5が有するインダクタンスを低減することができるので、プリントコイル1の高周波伝達特性が改善され、さらに高周波の信号も伝送することが可能となる。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS. The third embodiment is characterized in that the inductance of the
As shown in FIG. 11, the
According to such an embodiment, since the inductance of the
(第4実施形態)
次に本発明の第4実施形態について図13を参照して説明する。この第4実施形態は、第3実施形態で説明したシールド部4,5を分断するスリット31が1次巻線2と2次巻線3の間において直線的に並ばないようにしたことに特徴を有する。
第3実施形態では、シールド部4,5を分断するスリット31は、1次巻線2と2次巻線3の間において直線的に並んでおり、このスリット31を介して1次巻線2と2次巻線3の一部が電気的に結合している。これに対して、本実施形態では、図13に示すように、スリット31は1次巻線2及び2次巻線3に沿った方向にずれて形成されており、1次巻線2と2次巻線3の間において直線的に並ばないように構成されている。
このような実施形態によれば、1次巻線2と2次巻線3の間においてシールド部4,5のスリット31が直線的に並ばないようにしたので、1次巻線2と2次巻線3の一部がスリット31を介して電気的に結合することはなく、1次巻線2と2次巻線3の間の寄生容量を一層低減することができる。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIG. The fourth embodiment is characterized in that the
In the third embodiment, the
According to such an embodiment, since the
(第5実施形態)
次に本発明の第5実施形態について図14及び図15を参照して説明する。この第5実施形態は、1次巻線2と2次巻線3を異なる層に配置したことを特徴とする。
図14(a)は第1層1a、(b)〜(g)は第2〜7層1b〜1gの下面図である。第3〜6層1c〜1fにはシールド部4,5が形成され(図15参照)、第2,4,6層1b,1d,1fには導体パターンにより矩形枠状のシールド面21がそれぞれ形成されている。このシールド面21はスリット22により分断されている。
一方、第3層1cには1次巻線2が形成されており、第1〜3層1a〜1cに形成されたスルーホール2aを経由して第1層1aに設けられた端子2bに接続されている。第5層1eには2次巻線3が形成されており、第5〜7層1e〜1gに形成されたスルーホール3aを経由して第7層1gに設けられた端子3bに接続されている。
図15に示すように、1次巻線2及び2次巻線3は積層方向に重なった位置関係となるように配置されていると共に、各巻線2,3がシールド部4,5によりそれぞれ空間的に囲まれている。
このような実施形態によれば、1次巻線2と2次巻線3を異なる層に配置したので、各巻線2,3の巻線密度を高めることができる。
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described with reference to FIGS. The fifth embodiment is characterized in that the primary winding 2 and the secondary winding 3 are arranged in different layers.
FIG. 14A is a bottom view of the first layer 1a, and FIGS. 14B to 12G are bottom views of the second to
On the other hand, a primary winding 2 is formed on the
As shown in FIG. 15, the primary winding 2 and the secondary winding 3 are arranged so as to be in a positional relationship overlapping in the stacking direction, and the
According to such an embodiment, since the primary winding 2 and the secondary winding 3 are arranged in different layers, the winding density of the
(第6実施形態)
次に本発明の第6実施形態について図16ないし図18を参照して説明する。この第6実施形態は、1次巻線2及び2次巻線3をそれぞれ渦巻状のシールド部で囲ったことを特徴とする。
図16に示すように第3,4層1c,1dに形成されたシールド部4は1次巻線2の両側に形成されて当該1次巻線2を挟んだ形態をなしている。第5,6層1e,1fに形成されたシールド部5は(図17参照)、2次巻線3の両側に形成されて当該2次巻線3を挟んだ形態をなしている。
第2,4,6層1b,1d,1fには1次巻線2及び2次巻線3に沿った渦巻状のシールド面41が形成されており、シールド部4,5と電気的に接続している。
図17に示すよぅに、積層方向に重なって位置する1次巻線2及び2次巻線3はこれらを空間的に囲繞するシールド部4,5により渦巻状に囲まれている。
上記構成を示す電気回路図は図18のように表すことができる。
このような実施形態によれば、シールド面41は渦巻状で閉ループをなしておらず渦電流が流れることはないことから、シールド部4,5をスリットにより分断する必要がなく、1次巻線2と2次巻線3の間の寄生容量を効果的に抑制することができる。
(Sixth embodiment)
Next, a sixth embodiment of the present invention will be described with reference to FIGS. The sixth embodiment is characterized in that the primary winding 2 and the secondary winding 3 are each surrounded by a spiral shield portion.
As shown in FIG. 16, the
On the second, fourth, and
As shown in FIG. 17, the primary winding 2 and the secondary winding 3 positioned so as to overlap with each other in the stacking direction are surrounded in a spiral shape by
An electric circuit diagram showing the above configuration can be expressed as shown in FIG.
According to such an embodiment, since the
(その他の実施形態)
本発明は、上記実施形態に限定されることなく、次のように変形または拡張できる。
1次巻線2及び2次巻線3は矩形枠状の渦巻状に限られることなく、円環状、楕円環状、多角形環状等の渦巻状に形成しても良い。
プリントコイル1を構成する層は7層に限られるものではない。
シールド部4,5の端子4a,5aは入力側の基準電位GND9に接続することに限定されることはなく、両方の端子を電源8に接続したり、両方の端子を電源12に接続したり、両方の端子を出力側の基準電位13に接続したり、端子4a,5aをそれぞれ別の端子(例えば電源8と電源12など)に接続することも可能である。つまり、シールド部4,5を一定電位に固定できれば、その電位が限定されるものではない。
第2〜4実施形態のスリット22,31を複数設けるようにしてもよい。この場合、スリット22,31によりスリット両側部位を連結することができるので、層単体での強度を高めることができる。
本発明を絶縁型の電力変換器に適用するようにしてもよい。
(Other embodiments)
The present invention is not limited to the above embodiment, and can be modified or expanded as follows.
The primary winding 2 and the secondary winding 3 are not limited to a rectangular frame-like spiral shape, and may be formed in a spiral shape such as an annular shape, an elliptical shape, or a polygonal shape.
The layers constituting the printed
The
A plurality of
The present invention may be applied to an insulated power converter.
図面中、1はプリントコイル、2は1次巻線、3は2次巻線、4,5はシールド部である。 In the drawings, 1 is a printed coil, 2 is a primary winding, 3 is a secondary winding, and 4 and 5 are shield portions.
Claims (7)
前記1次巻線と2次巻線の間を遮蔽するシールド部(4,5)を備え、
前記シールド部は、前記プリント基板に形成したスルーホールピンを前記1次巻線及び2次巻線に沿うと共に前記多層配線板の積層方向にも積層することで面構造に構成されると共に一定電位に固定されていることを特徴とするプリントコイル。 Concentric spiral primary winding (2) and secondary winding (3) are formed by a predetermined conductive pattern of a multilayer wiring board formed by laminating a plurality of printed circuit boards having a conductive pattern, and these windings In the printed coil (1) which insulates between using magnetic coupling,
A shield portion (4, 5) for shielding between the primary winding and the secondary winding;
The shield part is configured in a plane structure by laminating through-hole pins formed on the printed circuit board along the primary and secondary windings and also in the laminating direction of the multilayer wiring board and has a constant potential. A printed coil characterized by being fixed to the wire.
前記1次巻線及び2次巻線は、前記シールド部により空間的に囲まれていることを特徴とする請求項1記載のプリントコイル。 A shield pattern (21, 41) formed by a conductor pattern located in the stacking direction of the primary winding and the secondary winding and electrically connected to the shield portion,
The printed coil according to claim 1, wherein the primary winding and the secondary winding are spatially surrounded by the shield portion.
前記シールド部は、前記スリットに対向する部位でスリット(23)により分断されていることを特徴とする請求項2記載のプリントコイル。 The shield surface has a surface shape so as to cover the entire primary winding and secondary winding, and a slit (22) so as not to form a closed loop with a vortex center of the primary winding and secondary winding. Divided by
The printed coil according to claim 2, wherein the shield part is divided by a slit (23) at a portion facing the slit.
前記シールド部の厚み方向の寸法は、前記1次巻線及び前記2次巻線と当該シールド部の間の距離寸法以上であることを特徴とする請求項1ないし6の何れかに記載のプリントコイル。 The primary winding and the secondary winding are provided at substantially the center in the thickness direction of the shield part,
7. The print according to claim 1, wherein a dimension in a thickness direction of the shield part is not less than a distance dimension between the primary winding and the secondary winding and the shield part. coil.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012031595A JP5902503B2 (en) | 2012-02-16 | 2012-02-16 | Printed coil |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012031595A JP5902503B2 (en) | 2012-02-16 | 2012-02-16 | Printed coil |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013168553A true JP2013168553A (en) | 2013-08-29 |
JP5902503B2 JP5902503B2 (en) | 2016-04-13 |
Family
ID=49178732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012031595A Expired - Fee Related JP5902503B2 (en) | 2012-02-16 | 2012-02-16 | Printed coil |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5902503B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017073475A (en) * | 2015-10-08 | 2017-04-13 | パナソニックIpマネジメント株式会社 | Lamination coil component |
WO2017104309A1 (en) * | 2015-12-14 | 2017-06-22 | 株式会社村田製作所 | Laminated coil |
WO2018169206A1 (en) * | 2017-03-14 | 2018-09-20 | 엘지이노텍(주) | Wireless charging device |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04144212A (en) * | 1990-10-05 | 1992-05-18 | Cmk Corp | High frequency transformer and coil using printed wiring board |
JPH06290968A (en) * | 1993-03-31 | 1994-10-18 | Yokogawa Electric Corp | Printed coil type transformer |
JPH10149929A (en) * | 1996-11-15 | 1998-06-02 | Yokogawa Electric Corp | Printed-coil transformer |
JPH11265831A (en) * | 1998-03-18 | 1999-09-28 | Fuji Elelctrochem Co Ltd | Sheet transformer |
JP2000150238A (en) * | 1998-11-13 | 2000-05-30 | Alps Electric Co Ltd | Planar magnetic element and manufacture of the planar magnetic element |
JP2001211048A (en) * | 2000-11-20 | 2001-08-03 | Niigata Seimitsu Kk | Lc noise filter |
JP2003158017A (en) * | 2001-11-21 | 2003-05-30 | Jhc Osaka:Kk | Transformer |
JP2004006922A (en) * | 2003-06-19 | 2004-01-08 | Kyocera Corp | Method for manufacturing multilayer inductor substrate |
JP2011124373A (en) * | 2009-12-10 | 2011-06-23 | Shinko Electric Ind Co Ltd | Component with built-in inductor |
JP2011243870A (en) * | 2010-05-20 | 2011-12-01 | Denso Corp | Coil mounting board |
-
2012
- 2012-02-16 JP JP2012031595A patent/JP5902503B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04144212A (en) * | 1990-10-05 | 1992-05-18 | Cmk Corp | High frequency transformer and coil using printed wiring board |
JPH06290968A (en) * | 1993-03-31 | 1994-10-18 | Yokogawa Electric Corp | Printed coil type transformer |
JPH10149929A (en) * | 1996-11-15 | 1998-06-02 | Yokogawa Electric Corp | Printed-coil transformer |
JPH11265831A (en) * | 1998-03-18 | 1999-09-28 | Fuji Elelctrochem Co Ltd | Sheet transformer |
JP2000150238A (en) * | 1998-11-13 | 2000-05-30 | Alps Electric Co Ltd | Planar magnetic element and manufacture of the planar magnetic element |
JP2001211048A (en) * | 2000-11-20 | 2001-08-03 | Niigata Seimitsu Kk | Lc noise filter |
JP2003158017A (en) * | 2001-11-21 | 2003-05-30 | Jhc Osaka:Kk | Transformer |
JP2004006922A (en) * | 2003-06-19 | 2004-01-08 | Kyocera Corp | Method for manufacturing multilayer inductor substrate |
JP2011124373A (en) * | 2009-12-10 | 2011-06-23 | Shinko Electric Ind Co Ltd | Component with built-in inductor |
JP2011243870A (en) * | 2010-05-20 | 2011-12-01 | Denso Corp | Coil mounting board |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017073475A (en) * | 2015-10-08 | 2017-04-13 | パナソニックIpマネジメント株式会社 | Lamination coil component |
WO2017104309A1 (en) * | 2015-12-14 | 2017-06-22 | 株式会社村田製作所 | Laminated coil |
JPWO2017104309A1 (en) * | 2015-12-14 | 2018-07-05 | 株式会社村田製作所 | Multilayer coil |
WO2018169206A1 (en) * | 2017-03-14 | 2018-09-20 | 엘지이노텍(주) | Wireless charging device |
Also Published As
Publication number | Publication date |
---|---|
JP5902503B2 (en) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5549600B2 (en) | Manufacturing method of module with flat coil and module with flat coil | |
JP6256820B2 (en) | Flexible printed wiring board and method for manufacturing the flexible printed wiring board | |
JP2015088753A (en) | Coil component and manufacturing method of the same, coil component built-in substrate, and voltage adjustment module including the substrate | |
JP6350675B2 (en) | Power supply module and its mounting structure | |
JPWO2016199516A1 (en) | Multi-layer substrate with built-in coil and manufacturing method thereof | |
KR20180046278A (en) | Multilayered electronic component and manufacturing method thereof | |
US9847166B2 (en) | Embedded magnetic component transformer device | |
JP2016006816A (en) | Transformer and multilayer substrate | |
JP2016009833A (en) | Coil module | |
CN105529159A (en) | Embedded magnetic component transformer device | |
JP5902503B2 (en) | Printed coil | |
JP2013207149A (en) | Toroidal coil | |
JP4835188B2 (en) | Multilayer printed circuit board | |
JP2013251455A (en) | Electromagnetic coil | |
JPWO2016117386A1 (en) | Coil parts | |
JPWO2013137044A1 (en) | Inductor-embedded substrate manufacturing method, inductor-embedded substrate, and power supply module using the same | |
JP5472551B2 (en) | High frequency signal lines and electronic equipment | |
JP6278128B2 (en) | Coil parts | |
JP2017017175A (en) | Multilayer wiring board, high-frequency circuit, communication device, and method of manufacturing multilayer wiring board | |
JP6572791B2 (en) | COIL COMPOSITE COMPONENT, MULTILAYER BOARD, AND METHOD FOR PRODUCING COIL COMPOSITE COMPONENT | |
JP2013207151A (en) | Transformer | |
JP5890475B2 (en) | Inductor built-in components | |
WO2011118072A1 (en) | Circuit board | |
WO2017188077A1 (en) | Inductor component | |
JP6083143B2 (en) | Chip inductor built-in wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5902503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |