JP2013168553A - Printed coil - Google Patents

Printed coil Download PDF

Info

Publication number
JP2013168553A
JP2013168553A JP2012031595A JP2012031595A JP2013168553A JP 2013168553 A JP2013168553 A JP 2013168553A JP 2012031595 A JP2012031595 A JP 2012031595A JP 2012031595 A JP2012031595 A JP 2012031595A JP 2013168553 A JP2013168553 A JP 2013168553A
Authority
JP
Japan
Prior art keywords
shield
secondary winding
primary winding
winding
printed coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012031595A
Other languages
Japanese (ja)
Other versions
JP5902503B2 (en
Inventor
Shinji Ooka
信治 大岡
Ryohei Kataoka
良平 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Denso Corp
Nippon Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nippon Soken Inc filed Critical Denso Corp
Priority to JP2012031595A priority Critical patent/JP5902503B2/en
Publication of JP2013168553A publication Critical patent/JP2013168553A/en
Application granted granted Critical
Publication of JP5902503B2 publication Critical patent/JP5902503B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed coil which can suppress propagation of high frequency noise between a primary winding and a secondary winding.SOLUTION: Shields 4, 5 for spatially shielding between a primary winding 2 and a secondary winding 3 formed in a printed coil 1 are provided. Consequently, parasitic capacitance between the primary winding 2 and the secondary winding 3 can be suppressed, and propagation of high frequency noise between the primary winding 2 and the secondary winding 3 can be suppressed.

Description

本発明は、プリント基板を積層してなる多層配線板により同心渦巻状の1次巻線及び2次巻線を形成し、それらの巻線間を磁気結合を利用して絶縁するプリントコイルに関する。   The present invention relates to a printed coil in which concentric spiral primary and secondary windings are formed by a multilayer wiring board formed by stacking printed circuit boards, and the windings are insulated using magnetic coupling.

従来より、プリント基板上に渦巻状の1次巻線と2次巻線を配置したプリントコイルを形成し、絶縁型の電力変換器や、絶縁型の信号伝達装置として使用されている。このようなプリントコイルは、1次巻線と2次巻線の磁気結合を利用して絶縁することができる。   Conventionally, a printed coil in which a spiral primary winding and a secondary winding are arranged on a printed board is formed and used as an insulated power converter or an insulated signal transmission device. Such a printed coil can be insulated using the magnetic coupling between the primary winding and the secondary winding.

特開平04−152609号公報Japanese Patent Laid-Open No. 04-152609

この種のプリントコイルにおいて、例えば特許文献1ではコイルから発生する不要な漏洩電磁界対策のため、プリントコイルの上下面をシールド面によって挟むことを提案している。
しかしながら、このような構成ではプリントコイルから発生する漏洩電磁界を低減することはできるものの、1次巻線と2次巻線の間に発生する寄生容量によって、例えば電圧変動による高周波ノイズがプリントコイルを伝達し、プリントコイルに接続する機器(例えばIGBTのゲート駆動回路)が誤動作する問題がある。
本発明は上記事情に鑑みてなされたもので、その目的は、1次巻線と2次巻線の間を高周波ノイズが伝播することを抑制することができるプリントコイルを提供することにある。
In this type of printed coil, for example, Patent Document 1 proposes that the upper and lower surfaces of the printed coil are sandwiched by shield surfaces in order to prevent unnecessary leakage electromagnetic fields generated from the coil.
However, in such a configuration, although the leakage electromagnetic field generated from the printed coil can be reduced, the high frequency noise due to voltage fluctuation, for example, is caused by the parasitic capacitance generated between the primary winding and the secondary winding. There is a problem that a device (for example, an IGBT gate drive circuit) connected to the printed coil malfunctions.
The present invention has been made in view of the above circumstances, and an object thereof is to provide a printed coil that can suppress high-frequency noise from propagating between a primary winding and a secondary winding.

本発明によれば、1次巻線と2次巻線の間には面構造のシールド部が位置しており、そのシールド部が一定電位に固定ざれているので、1次巻線と2次巻線の間の寄生容量を抑制することができる。これにより、1次巻線と2次巻線の間を高周波ノイズが伝播することを抑制することができる。しかも、シールド部は、プリント基板に形成された渦巻状のスルーホールピンを多層配線板の積層方向に積層することで面構造に形成されているので、シールド部を容易に形成することができる。   According to the present invention, a shield portion having a planar structure is located between the primary winding and the secondary winding, and the shield portion is fixed at a constant potential. The parasitic capacitance between the windings can be suppressed. Thereby, it can suppress that high frequency noise propagates between a primary winding and a secondary winding. Moreover, since the shield part is formed in a plane structure by laminating spiral through-hole pins formed on the printed circuit board in the lamination direction of the multilayer wiring board, the shield part can be easily formed.

本発明の第1実施形態におけるプリントコイルを形成する各層の下面図The bottom view of each layer which forms the printed coil in 1st Embodiment of this invention プリントコイルの断面図Cross section of printed coil シールド部の製造方法を説明するための図1相当図FIG. 1 equivalent view for explaining a method of manufacturing a shield part 電気回路図Electrical diagram 高周波ノイズの伝わりやすさを示す図Diagram showing how easily high-frequency noise is transmitted PALAPの製造方法を示す図The figure which shows the manufacturing method of PALAP 温度に対する弾性率変化を示す図Diagram showing change in elastic modulus with temperature 本発明の第2実施形態を示す図1相当図FIG. 1 equivalent view showing a second embodiment of the present invention 図2相当図2 equivalent diagram 図4相当図4 equivalent figure 本発明の第3実施形態を示す図1相当図FIG. 1 equivalent view showing a third embodiment of the present invention 図4相当図4 equivalent figure 本発明の第4実施形態を示す図1相当図FIG. 1 equivalent view showing a fourth embodiment of the present invention 本発明の第5実施形態を示す図1相当図FIG. 1 equivalent view showing a fifth embodiment of the present invention 図2相当図2 equivalent diagram 本発明の第6実施形態を示す図1相当図FIG. 1 equivalent view showing a sixth embodiment of the present invention 図2相当図2 equivalent diagram 図4相当図4 equivalent figure

(第1実施形態)
以下、本発明の第1実施形態について図1ないし図7を参照して説明する。
本発明は、可撓性を有した樹脂フィルムに導体パターン及びビアホールを形成したフレキシブルプリント基板を複数枚積層し、それらを一括に熱プレスすることによって多層配線板を製造する技術を利用している。この技術はPALAP(登録商標)と称され、先ずこのPALAPについて図6及び図7により原理的に説明する。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
The present invention utilizes a technique for manufacturing a multilayer wiring board by laminating a plurality of flexible printed circuit boards in which conductor patterns and via holes are formed on a flexible resin film and then hot-pressing them together. . This technique is called PALAP (registered trademark). First, the PALAP will be described in principle with reference to FIGS.

PALAPで使用されるフレキシブルプリント基板は、熱可塑性樹脂、例えば結晶転移型の熱可塑性樹脂からなる樹脂フィルムを基材としている。この樹脂フィルムの成分の具体例を示すと、例えばポリエーテルエーテルケトン(PEEK)樹脂35〜65質量%、ポリマーエーテルイミド(PEI)35〜65質量%を含み、厚さは25〜75μmが好ましいとされている。このような結晶転移型の熱可塑性樹脂は、図7に示すように、例えば200℃付近では軟質となるが、それより低い温度でも高い温度でも硬質となる(更に高い温度(約400℃)では溶解する)性状を呈し、また、高温から温度低下する際には、200℃付近でも硬質を保つ。   The flexible printed circuit board used in PALAP is based on a resin film made of a thermoplastic resin, such as a crystal transition type thermoplastic resin. When the specific example of the component of this resin film is shown, for example, polyether ether ketone (PEEK) resin 35-65 mass%, polymer ether imide (PEI) 35-65 mass% are included, and thickness is 25-75 micrometers is preferable. Has been. As shown in FIG. 7, such a crystal transition type thermoplastic resin becomes soft at, for example, around 200 ° C., but becomes hard at lower or higher temperatures (at higher temperatures (about 400 ° C.)). It dissolves) and keeps hard even at around 200 ° C. when the temperature drops from a high temperature.

図6はPALAPの製造方法を示している。(a)に示すように、樹脂フィルムaの片面には銅箔やアルミ箔などの金属箔からなる導体箔(厚さ18μm程度)bが貼り付けられており、この導体箔bをエッチングして(b)に示すように導体パターンcを形成する。導体パターンcの形成後、樹脂フィルムaの導体パターンcが形成されていない面に保護フィルムdを貼り付ける。
その後、保護フィルムd側からレーザを照射して、(c)に示すように、導体パターンcを底面とする有底のビアホールeを形成する。ビアホールeの形成はレーザの出力と照射時間を調整することにより、導体パターンcに穴が開かないようにする。ビアホールeの形成に使用するレーザとしては、炭酸ガスレーザ、エキシマレーザなどが考えられる。また、ドリル加工などの機械加工であっても良いが、微細な穴を明けるには、レーザが好ましい。
FIG. 6 shows a method for manufacturing PALAP. As shown to (a), conductor foil (thickness of about 18 micrometers) b which consists of metal foil, such as copper foil and aluminum foil, is affixed on the single side | surface of the resin film a, and this conductor foil b is etched. A conductor pattern c is formed as shown in FIG. After the formation of the conductor pattern c, a protective film d is attached to the surface of the resin film a where the conductor pattern c is not formed.
Thereafter, a laser is irradiated from the protective film d side to form a bottomed via hole e having the bottom surface of the conductor pattern c as shown in (c). The via hole e is formed by adjusting the laser output and the irradiation time so as not to open the conductor pattern c. As a laser used for forming the via hole e, a carbon dioxide laser, an excimer laser, or the like can be considered. In addition, although machining such as drilling may be performed, a laser is preferable for making a fine hole.

ビアホールeを形成し終えると、次に、積層されるフレキシブルプリント基板相互の電気的接続のために、(d)に示すように、ビアホールe内に導電ペーストfを充填する。この導電ペーストfは、メタルマスクを用いたスクリーン印刷装置により導体パターンc側を下にしてビアホールe内に印刷充填される。そして、この導電ペーストfの印刷充填後、(e)に示すように、保護フィルムdを剥離する。以上のようにしてフレキシブルプリント基板gが製造される。
このようにして製造した複数枚のフレキシブルプリント基板gを導体パターンcが下となるように積層する。このとき、最上層のフレキシブルプリント基板gについては、電子部品、或は外部配線とビアホールeの導電ペーストfによって接続しても良いが、(f)に示すように、最上層のフレキシブルプリント基板gについては導体パターンcが上となるように積層して電子部品或いは外部配線と導体パターンcによって接続するようにしても良い。
When the formation of the via hole e is completed, the conductive paste f is then filled in the via hole e as shown in FIG. The conductive paste f is printed and filled in the via hole e with the conductor pattern c side down by a screen printing apparatus using a metal mask. Then, after printing and filling with the conductive paste f, the protective film d is peeled off as shown in FIG. The flexible printed circuit board g is manufactured as described above.
A plurality of flexible printed circuit boards g manufactured in this way are stacked so that the conductor pattern c is on the bottom. At this time, the uppermost flexible printed circuit board g may be connected to the electronic component or the external wiring and the conductive paste f of the via hole e. However, as shown in FIG. For example, the conductive pattern c may be laminated so that the electronic pattern or the external wiring is connected to the conductive pattern c.

尚、フレキシブルプリント基板gの積層の際、最下層のフレキシブルプリント基板gの導体パターンcを保護するために、フレキシブルプリント基板gはカバーレイヤhを最下層にしてその上に積層してゆく。また、最上層のフレキシブルプリント基板gを導体パターンcが上を向くように積層した場合には、その導体パターンcを保護するためにカバーレイヤhを最上層のフレキシブルプリント基板g上に載せる。   When the flexible printed circuit board g is laminated, in order to protect the conductor pattern c of the lowermost flexible printed circuit board g, the flexible printed circuit board g is laminated on the cover layer h as the lowermost film. When the uppermost flexible printed circuit board g is laminated so that the conductor pattern c faces upward, the cover layer h is placed on the uppermost flexible printed circuit board g in order to protect the conductive pattern c.

複数枚のフレキシブルプリント基板gを積層した後、それらフレキシブルプリント基板gを、真空加圧プレス(図示せず)によって200〜350℃で0.1〜10MPaの圧力で加圧する(熱プレス)。フレキシブルプリント基板gの樹脂フィルムaは、図7に示すような温度に対する弾性率変化を生ずるので、この熱プレスにより一旦軟化した状態で加圧されることによって樹脂フィルムa同士が相互に融着し、多層配線板iとして完成される。   After laminating a plurality of flexible printed circuit boards g, the flexible printed circuit boards g are pressed at a pressure of 0.1 to 10 MPa at 200 to 350 ° C. by a vacuum press (not shown) (hot press). Since the resin film a of the flexible printed circuit board g undergoes a change in elastic modulus with respect to temperature as shown in FIG. 7, the resin films a are fused to each other by being pressed in a softened state by this hot press. A multilayer wiring board i is completed.

この完成形態にあっては、複数枚のフレキシブルプリント基板gの導体パターンcは、ビアホールe内の導電ペーストfからなるスルーホールを通じて互いに電気的に接続され、また内部に電子部品が埋め込まれていた場合、その部品も導体パターンcに直接的に、或はビアホールeのスルーホールを通じて電気的に接続される。多層配線板iは以上のようにして製造される。尚、その後、多層配線板iをリフロー炉に通して電気・電子部品を実装する場合、300℃程度に加熱されるが、この温度では樹脂フィルムaは軟化することはなく、結晶状態に保たれる。   In this completed form, the conductor patterns c of the plurality of flexible printed circuit boards g are electrically connected to each other through through holes made of the conductive paste f in the via holes e, and electronic components are embedded therein. In this case, the component is also electrically connected to the conductor pattern c directly or through a through hole of the via hole e. The multilayer wiring board i is manufactured as described above. After that, when mounting the electrical / electronic component through the multilayer wiring board i through a reflow furnace, it is heated to about 300 ° C., but at this temperature, the resin film a is not softened and kept in a crystalline state. It is.

図2は上述したPALAPの技術を用いて製造した本実施形態のプリントコイルの断面を示している。プリントコイル1は、複数枚、例えば7枚のフレキシブルプリント基板(以下、第1〜7層という)1a〜1gを積層して構成される。尚、図2では各層1a〜1gを構成する導体パターン及びカバーレイヤの図示を省略した。
図1は各層1a〜1gの下面図であり、(a)は第1,2層1a,1b、(b)は第3層1c、(c)は第4〜6層1d〜1f、(d)は第7層1gの下面図である。
第3層1cには1次巻線2及び2次巻線3が導体パターンにより形成されている。つまり、1次巻線2及び2次巻線3は、プリントコイル1の中間となる第3層1cの導体パターンにより3ターンの矩形渦巻状に形成されている。1次巻線2と2次巻線3は同心(中心を同じとして)で巻かれ、それぞれの巻線は中心から外方に向かって交互に位置している。
FIG. 2 shows a cross section of the printed coil of the present embodiment manufactured using the PALAP technology described above. The printed coil 1 is configured by laminating a plurality of, for example, seven flexible printed boards (hereinafter referred to as first to seventh layers) 1a to 1g. In FIG. 2, illustration of the conductor pattern and the cover layer constituting each of the layers 1a to 1g is omitted.
FIG. 1 is a bottom view of each of the layers 1a to 1g, where (a) is the first and second layers 1a and 1b, (b) is the third layer 1c, (c) is the fourth to sixth layers 1d to 1f, (d ) Is a bottom view of the seventh layer 1g.
In the third layer 1c, a primary winding 2 and a secondary winding 3 are formed by a conductor pattern. That is, the primary winding 2 and the secondary winding 3 are formed in a three-turn rectangular spiral shape by the conductor pattern of the third layer 1 c that is the middle of the printed coil 1. The primary winding 2 and the secondary winding 3 are wound concentrically (with the center being the same), and the respective windings are alternately positioned outward from the center.

一方、1次巻線2と2次巻線3の間にはこれらの巻線2,3と同心で3ターンの矩形渦巻状のシールド部4,5が形成されている。シールド部4は、外側に1次巻線2、内側に2次巻線3が位置するように形成され、シールド部5は、外側に2次巻線3、内側に1次巻線2が位置するように形成されている。シールド部4,5は第1層1aから第6層1fまでを貫通するスルーホールピンで構成されている。つまり、シールド部4,5は、第1〜6層1a〜1fに形成された個々のスルーホールピンが積層方向に連続的に接続してなる。これにより、シールド部4,5は、1次巻線2及び2次巻線3の面方向に対して直交した面構造をなしている。   On the other hand, between the primary winding 2 and the secondary winding 3, there are formed three-turn rectangular spiral shield portions 4, 5 concentric with the windings 2, 3. The shield part 4 is formed so that the primary winding 2 is located outside and the secondary winding 3 is located inside, and the shield part 5 is the secondary winding 3 located outside and the primary winding 2 located inside. It is formed to do. The shield parts 4 and 5 are constituted by through-hole pins penetrating from the first layer 1a to the sixth layer 1f. That is, the shield portions 4 and 5 are formed by connecting individual through-hole pins formed in the first to sixth layers 1a to 1f continuously in the stacking direction. Thereby, the shield parts 4 and 5 have a surface structure orthogonal to the surface directions of the primary winding 2 and the secondary winding 3.

図3はシールド部4,5の製造方法を説明するための図1相当図である。この図3中に示す○印は、レーザ照射により形成されたビアホール6aを模式的に示すもので、ビアホールを連続的に形成することで導電ペーストを充填するための長孔6を矩形渦巻状に形成している。尚、PARAPの製造方法で説明したように、長孔6は底面を導体パターンとする有底の溝部をなしていることから、長孔6に充填した導電ペーストが落下してしまうことはない。また、長孔6により渦巻状に分離された両側部位は導体パターンで連結されていることから、長孔6が形成された層の強度が極端に低下することはない。
以上のような構成の結果、1次巻線2と2次巻線3の間にはこれらを空間的に遮蔽する面構造のシールド部4,5が介在することになる。
FIG. 3 is a view corresponding to FIG. 1 for explaining a method of manufacturing the shield portions 4 and 5. The circles shown in FIG. 3 schematically show via holes 6a formed by laser irradiation, and the long holes 6 for filling the conductive paste by forming the via holes continuously in a rectangular spiral shape. Forming. As described in the PARAP manufacturing method, the long hole 6 forms a bottomed groove portion whose bottom surface is a conductor pattern, so that the conductive paste filled in the long hole 6 does not fall. Moreover, since the both side parts isolate | separated by the long hole 6 at the spiral form are connected by the conductor pattern, the intensity | strength of the layer in which the long hole 6 was formed does not fall extremely.
As a result of the configuration as described above, shield portions 4 and 5 having a surface structure that spatially shields the primary winding 2 and the secondary winding 3 are interposed.

第3〜7層1c〜1gにはスルーホール2a,3aが形成されている。このスルーホール2a,3aは、第3〜7層1c〜1gをそれぞれ貫通するスルーホールピンを連結して構成されている。第7層1gに位置するスルーホール2a,3aは第7層1gの端部に形成された端子2b,3bと接続されている。
1次巻線2は、第7層1gに設けられた端子2bからスルーホール2aを経由して第3層1cに到達し、3ターンして第3層1cに設けられた端子2cに至る巻線である。2次巻線3は、第7層1gに設けられた端子3bからスルーホール3aを経由して第3層1cに到達し、3ターンして端子3cに至る巻線である。
シールド部4,5には、第3層1cの端部に端子4a、5aが設けられている。
尚、図1及び図2ではプリントコイル1のみを図示したが、実際にはプリントコイル1は多層配線板の所定領域に形成されており、各端子2b,3b,2c,3c,4a,5aは多層配線板に形成された電子回路、或いは他のプリント基板に搭載された電子回路と接続されている。
Through holes 2a and 3a are formed in the third to seventh layers 1c to 1g. The through holes 2a and 3a are configured by connecting through hole pins penetrating the third to seventh layers 1c to 1g, respectively. The through holes 2a and 3a located in the seventh layer 1g are connected to terminals 2b and 3b formed at the end of the seventh layer 1g.
The primary winding 2 reaches the third layer 1c from the terminal 2b provided on the seventh layer 1g via the through hole 2a, and turns three times to reach the terminal 2c provided on the third layer 1c. Is a line. The secondary winding 3 is a winding that reaches the third layer 1c from the terminal 3b provided in the seventh layer 1g via the through-hole 3a, and makes three turns to reach the terminal 3c.
The shield parts 4 and 5 are provided with terminals 4a and 5a at the end of the third layer 1c.
1 and 2, only the printed coil 1 is shown, but the printed coil 1 is actually formed in a predetermined area of the multilayer wiring board, and the terminals 2b, 3b, 2c, 3c, 4a, 5a are It is connected to an electronic circuit formed on the multilayer wiring board or an electronic circuit mounted on another printed circuit board.

図4は、上記1次巻線2及び2次巻線3から構成されるプリントコイル1を使用したIGBTのゲート駆動回路への適用例を示す電気回路図である。1次巻線2は駆動回路7によって駆動される。駆動回路7には電源8と入力側の基準電位であるGND9が接続され、さらに信号入力であるIN10が接続される。駆動回路7の出力側は1次巻線2の端子2bに接続され、GND9が端子2cに接続される。
2次巻線3の端子3bにはIGBTゲート用の駆動回路11の入力側が接続され、その駆動回路11には電源12と出力側の基準電位13が接続される。2次巻線3の端子3cは基準電位13に接続される。そして、駆動回路11の出力側はIGBT14のゲート端子に接続され、基準電位13はIGBT14のエミッタ端子に接続される。
FIG. 4 is an electric circuit diagram showing an application example of the IGBT using the printed coil 1 composed of the primary winding 2 and the secondary winding 3 to the gate drive circuit of the IGBT. The primary winding 2 is driven by a drive circuit 7. The drive circuit 7 is connected to a power source 8 and a reference potential GND 9 on the input side, and further connected to a signal input IN 10. The output side of the drive circuit 7 is connected to the terminal 2b of the primary winding 2, and the GND 9 is connected to the terminal 2c.
The input side of the drive circuit 11 for the IGBT gate is connected to the terminal 3b of the secondary winding 3, and the power supply 12 and the reference potential 13 on the output side are connected to the drive circuit 11. A terminal 3 c of the secondary winding 3 is connected to the reference potential 13. The output side of the drive circuit 11 is connected to the gate terminal of the IGBT 14, and the reference potential 13 is connected to the emitter terminal of the IGBT 14.

シールド部4,5の端子4a,5aは入力側の基準電位GND9に接続されてGNDに固定されている。このように構成することで、1次巻線2と2次巻線3間の寄生容量を経由してプリントコイル1を伝達する例えば電圧変動による高周波ノイズをシールド部4,5によって遮蔽することができる。よって高周波ノイズはシールド部4,5を経由して流れるため、2次側巻線3に伝播する高周波ノイズを低減することができる。
尚、図4では、シールド部5を1次巻線2と2次巻線3の間から外れた位置に図示したが、これは、シールド部4,5の位置関係の違いを表現するためである。つまり、シールド部4は、外側に1次巻線2、内側に2次巻線3が位置しているのに対して、シールド部5は、外側に2次巻線3、内側に1次巻線2が位置しているからであり、シールド部5がシールド部4と同様に1次巻線2と2次巻線3の間に位置していることは同じである。このような表現方法は、以下の実施形態でも同一である。
The terminals 4a and 5a of the shield portions 4 and 5 are connected to the reference potential GND9 on the input side and fixed to GND. With this configuration, high-frequency noise due to voltage fluctuation, for example, transmitted through the printed coil 1 via the parasitic capacitance between the primary winding 2 and the secondary winding 3 can be shielded by the shield portions 4 and 5. it can. Therefore, since the high frequency noise flows through the shield portions 4 and 5, the high frequency noise propagating to the secondary winding 3 can be reduced.
In FIG. 4, the shield portion 5 is illustrated at a position away from between the primary winding 2 and the secondary winding 3, but this is to express the difference in the positional relationship between the shield portions 4 and 5. is there. That is, the shield part 4 has the primary winding 2 on the outside and the secondary winding 3 on the inside, whereas the shield part 5 has the secondary winding 3 on the outside and the primary winding on the inside. This is because the line 2 is located, and the shield part 5 is located between the primary winding 2 and the secondary winding 3 similarly to the shield part 4. Such an expression method is the same in the following embodiments.

図5に電圧変動による高周波ノイズの伝わりやすさを、シールド部4,5の有無で比較した結果を示す。シールド部4,5が無い場合(b)は高周波ノイズが伝わりやすいのに対して、シールド部4,5がある場合(a)は高周波ノイズが伝わりにくくなっていることが分る。   FIG. 5 shows a result of comparing the ease of transmission of high-frequency noise due to voltage fluctuations with and without the shield portions 4 and 5. It can be seen that high frequency noise is easily transmitted when the shield portions 4 and 5 are not provided (b), whereas high frequency noise is difficult to be transmitted when the shield portions 4 and 5 are provided (a).

さて、1つの層の厚みを75umとすると、6つの層1a〜1fを貫通するシールド部4,5の厚みは450umとなり、1次巻線2及び2次巻線3はシールド部4,5の厚みの中心に位置している。シールド部4,5を形成するスルーホール径は直径100um、1次巻線2及び2次巻線3は幅150umに設定され、巻線部中央とシールド部中心との距離は400umに設定されている。これは、シールド部4,5の厚みのほぼ中心に1次巻線2及び2次巻線3が位置し、更に、各巻線2,3とシールド部4,5との距離以上にシールド部4,5の厚み寸法がある場合に特にシールド効果が高いことから、本実施形態ではこのような関係となるように各部位の寸法を設定している。   When the thickness of one layer is 75 um, the thickness of the shield portions 4 and 5 penetrating the six layers 1a to 1f is 450 um, and the primary winding 2 and the secondary winding 3 are formed of the shield portions 4 and 5. Located at the center of thickness. The diameter of the through-hole forming the shield parts 4 and 5 is 100 um in diameter, the primary winding 2 and the secondary winding 3 are set to a width of 150 um, and the distance between the center of the winding part and the center of the shield part is set to 400 um. Yes. This is because the primary winding 2 and the secondary winding 3 are positioned substantially at the center of the thickness of the shield portions 4 and 5, and the shield portion 4 is more than the distance between each of the windings 2 and 3 and the shield portions 4 and 5. , 5 has a thickness dimension, the shielding effect is particularly high. Therefore, in this embodiment, the dimensions of the respective parts are set so as to have such a relationship.

このような実施形態によれば、次のような効果を奏することができる。
1次巻線2と2次巻線3の間を遮蔽するシールド部4,5を設けたので、1次巻線2と2次巻線3の間の寄生容量を抑制でき、プリントコイル1を高周波ノイズが伝播することを抑制することができる。
プリントコイル1をPALAPにより製造する際に各層1a〜1fに形成されたスルーホールピンを電気的に接続することによりシールド部4,5を形成するようしたので、シールド部4,5を容易に形成することができる。
According to such an embodiment, the following effects can be produced.
Since the shield portions 4 and 5 that shield between the primary winding 2 and the secondary winding 3 are provided, the parasitic capacitance between the primary winding 2 and the secondary winding 3 can be suppressed, and the printed coil 1 Propagation of high frequency noise can be suppressed.
Since the shield portions 4 and 5 are formed by electrically connecting the through-hole pins formed in the respective layers 1a to 1f when the printed coil 1 is manufactured by PALAP, the shield portions 4 and 5 are easily formed. can do.

(第2実施形態)
次に本発明の第2実施形態について図8ないし図10を参照して説明するに、第1実施形態と同一部分には同一符号を付して説明を省略する。尚、以下の実施形態も先に説明した実施形態と同一部分には同一符号を付して説明を省略する。この第2実施形態は、1次巻線2及び2次巻線3の周囲をシールド部4,5で囲んだことを特徴とする。
図8(a)は第2層1b、(b)は第3層1c、(c)は第4層1d、(d)は第7層1gの下面図である。
第2,4層1b,1dには導体パターンによりシールド面21がそれぞれ形成され、第3,4層1c,1dにはシールド部4,5が形成されている(図9参照)。第3,4層1c,1dに形成されたシールド部4,5は2つのシールド面21と電気的に接続されているので、1次巻線2及び2次巻線3はシールド部4,5で囲まれていることになる。この場合、シールド部4,5はシールド面21で電気的に接続していることから、電気的には一体物として見なすことができる。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS. 8 to 10. The same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. In the following embodiments, the same parts as those of the previously described embodiments are denoted by the same reference numerals, and the description thereof is omitted. The second embodiment is characterized in that the primary winding 2 and the secondary winding 3 are surrounded by shield portions 4 and 5.
8A is a bottom view of the second layer 1b, FIG. 8B is a third layer 1c, FIG. 8C is a fourth layer 1d, and FIG. 8D is a bottom view of the seventh layer 1g.
The second and fourth layers 1b and 1d are respectively formed with a shield surface 21 by a conductor pattern, and the third and fourth layers 1c and 1d are formed with shield portions 4 and 5 (see FIG. 9). Since the shield parts 4 and 5 formed in the third and fourth layers 1c and 1d are electrically connected to the two shield surfaces 21, the primary winding 2 and the secondary winding 3 are shield parts 4 and 5, respectively. It will be surrounded by. In this case, since the shield portions 4 and 5 are electrically connected by the shield surface 21, they can be regarded as an integrated object electrically.

ここで、シールド面21は1次巻線2及び2次巻線3の形成領域に対応して矩形枠状に形成されていると共に、閉ループを形成しないようにスリット22で分断されている。これは、1次巻線2に高周波信号が流れた場合に発生する高周波磁界によりシールド面21に閉ループ状に流れる渦電流を遮断するためである。一方、シールド部4,5においてシールド面21のスリット22に対応した部位はスリット23により分断されている。これは、シールド面21で発生した渦電流がシールド部4,5を介して流れないようにするためである。
上記構成の場合、シールド部4,5はシールド面21により電気的に一体となっているので、電気回路図としては図10のように表すことができる。
Here, the shield surface 21 is formed in a rectangular frame shape corresponding to the formation region of the primary winding 2 and the secondary winding 3, and is divided by a slit 22 so as not to form a closed loop. This is because an eddy current flowing in a closed loop shape on the shield surface 21 is blocked by a high-frequency magnetic field generated when a high-frequency signal flows through the primary winding 2. On the other hand, portions of the shield portions 4 and 5 corresponding to the slits 22 of the shield surface 21 are divided by the slits 23. This is to prevent the eddy current generated on the shield surface 21 from flowing through the shield portions 4 and 5.
In the case of the above configuration, since the shield portions 4 and 5 are electrically integrated by the shield surface 21, the electric circuit diagram can be expressed as shown in FIG.

このような実施形態によれば、1次巻線2及び2次巻線3はシールド部4,5により空間的に囲まれているので、1次巻線2と2次巻線3の間の寄生容量を効果的に抑制することができる。
プリントコイル1が占める層を2つの層1c,1dに限定することができるので、プリントコイル1の小形化を図ることができると共に、プリントコイル1として使用していない層を他の用途として利用することができる。
According to such an embodiment, the primary winding 2 and the secondary winding 3 are spatially surrounded by the shield portions 4, 5, and therefore, between the primary winding 2 and the secondary winding 3. Parasitic capacitance can be effectively suppressed.
Since the layer occupied by the printed coil 1 can be limited to the two layers 1c and 1d, the printed coil 1 can be miniaturized and a layer not used as the printed coil 1 can be used for other purposes. be able to.

(第3実施形態)
次に本発明の第3実施形態について図11及び図12を参照して説明する。この第3実施形態は、シールド部4,5が有するインダクタンスを低減したことを特徴とする。
図11に示すようにシールド部4,5はスリット31により分断されている。分断されたシールド部4,5のうち渦巻状の中心側となる部位の端部は第7層1gに形成されたスルーホール4b,5bを介して端子4c、5cに接続されることでGND9に固定される(図12参照)。
このような実施形態によれば、シールド部4,5の全長を短くすることでシールド部4,5が有するインダクタンスを低減することができるので、プリントコイル1の高周波伝達特性が改善され、さらに高周波の信号も伝送することが可能となる。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS. The third embodiment is characterized in that the inductance of the shield parts 4 and 5 is reduced.
As shown in FIG. 11, the shield portions 4 and 5 are divided by a slit 31. Of the divided shield parts 4 and 5, the end part of the spiral center side is connected to the terminals 9 through the through holes 4b and 5b formed in the seventh layer 1g to the terminals 9c and 5c. It is fixed (see FIG. 12).
According to such an embodiment, since the inductance of the shield parts 4 and 5 can be reduced by shortening the total length of the shield parts 4 and 5, the high-frequency transmission characteristic of the printed coil 1 is improved, and further, the high frequency This signal can also be transmitted.

(第4実施形態)
次に本発明の第4実施形態について図13を参照して説明する。この第4実施形態は、第3実施形態で説明したシールド部4,5を分断するスリット31が1次巻線2と2次巻線3の間において直線的に並ばないようにしたことに特徴を有する。
第3実施形態では、シールド部4,5を分断するスリット31は、1次巻線2と2次巻線3の間において直線的に並んでおり、このスリット31を介して1次巻線2と2次巻線3の一部が電気的に結合している。これに対して、本実施形態では、図13に示すように、スリット31は1次巻線2及び2次巻線3に沿った方向にずれて形成されており、1次巻線2と2次巻線3の間において直線的に並ばないように構成されている。
このような実施形態によれば、1次巻線2と2次巻線3の間においてシールド部4,5のスリット31が直線的に並ばないようにしたので、1次巻線2と2次巻線3の一部がスリット31を介して電気的に結合することはなく、1次巻線2と2次巻線3の間の寄生容量を一層低減することができる。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIG. The fourth embodiment is characterized in that the slits 31 that divide the shield portions 4 and 5 described in the third embodiment are not arranged linearly between the primary winding 2 and the secondary winding 3. Have
In the third embodiment, the slits 31 that divide the shield portions 4 and 5 are linearly arranged between the primary winding 2 and the secondary winding 3, and the primary winding 2 is interposed via the slit 31. And a part of the secondary winding 3 are electrically coupled. On the other hand, in this embodiment, as shown in FIG. 13, the slit 31 is formed so as to be shifted in the direction along the primary winding 2 and the secondary winding 3. It is configured not to line up linearly between the next windings 3.
According to such an embodiment, since the slits 31 of the shield portions 4 and 5 are not linearly arranged between the primary winding 2 and the secondary winding 3, the primary winding 2 and the secondary winding Part of the winding 3 is not electrically coupled via the slit 31, and the parasitic capacitance between the primary winding 2 and the secondary winding 3 can be further reduced.

(第5実施形態)
次に本発明の第5実施形態について図14及び図15を参照して説明する。この第5実施形態は、1次巻線2と2次巻線3を異なる層に配置したことを特徴とする。
図14(a)は第1層1a、(b)〜(g)は第2〜7層1b〜1gの下面図である。第3〜6層1c〜1fにはシールド部4,5が形成され(図15参照)、第2,4,6層1b,1d,1fには導体パターンにより矩形枠状のシールド面21がそれぞれ形成されている。このシールド面21はスリット22により分断されている。
一方、第3層1cには1次巻線2が形成されており、第1〜3層1a〜1cに形成されたスルーホール2aを経由して第1層1aに設けられた端子2bに接続されている。第5層1eには2次巻線3が形成されており、第5〜7層1e〜1gに形成されたスルーホール3aを経由して第7層1gに設けられた端子3bに接続されている。
図15に示すように、1次巻線2及び2次巻線3は積層方向に重なった位置関係となるように配置されていると共に、各巻線2,3がシールド部4,5によりそれぞれ空間的に囲まれている。
このような実施形態によれば、1次巻線2と2次巻線3を異なる層に配置したので、各巻線2,3の巻線密度を高めることができる。
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described with reference to FIGS. The fifth embodiment is characterized in that the primary winding 2 and the secondary winding 3 are arranged in different layers.
FIG. 14A is a bottom view of the first layer 1a, and FIGS. 14B to 12G are bottom views of the second to seventh layers 1b to 1g. Shield portions 4 and 5 are formed on the third to sixth layers 1c to 1f (see FIG. 15), and the second, fourth and sixth layers 1b, 1d and 1f are each provided with a rectangular frame-shaped shield surface 21 by a conductor pattern. Is formed. This shield surface 21 is divided by a slit 22.
On the other hand, a primary winding 2 is formed on the third layer 1c and is connected to a terminal 2b provided on the first layer 1a via a through hole 2a formed on the first to third layers 1a to 1c. Has been. A secondary winding 3 is formed on the fifth layer 1e, and is connected to a terminal 3b provided on the seventh layer 1g via a through hole 3a formed on the fifth to seventh layers 1e to 1g. Yes.
As shown in FIG. 15, the primary winding 2 and the secondary winding 3 are arranged so as to be in a positional relationship overlapping in the stacking direction, and the windings 2 and 3 are respectively separated by shield portions 4 and 5. Surrounded.
According to such an embodiment, since the primary winding 2 and the secondary winding 3 are arranged in different layers, the winding density of the windings 2 and 3 can be increased.

(第6実施形態)
次に本発明の第6実施形態について図16ないし図18を参照して説明する。この第6実施形態は、1次巻線2及び2次巻線3をそれぞれ渦巻状のシールド部で囲ったことを特徴とする。
図16に示すように第3,4層1c,1dに形成されたシールド部4は1次巻線2の両側に形成されて当該1次巻線2を挟んだ形態をなしている。第5,6層1e,1fに形成されたシールド部5は(図17参照)、2次巻線3の両側に形成されて当該2次巻線3を挟んだ形態をなしている。
第2,4,6層1b,1d,1fには1次巻線2及び2次巻線3に沿った渦巻状のシールド面41が形成されており、シールド部4,5と電気的に接続している。
図17に示すよぅに、積層方向に重なって位置する1次巻線2及び2次巻線3はこれらを空間的に囲繞するシールド部4,5により渦巻状に囲まれている。
上記構成を示す電気回路図は図18のように表すことができる。
このような実施形態によれば、シールド面41は渦巻状で閉ループをなしておらず渦電流が流れることはないことから、シールド部4,5をスリットにより分断する必要がなく、1次巻線2と2次巻線3の間の寄生容量を効果的に抑制することができる。
(Sixth embodiment)
Next, a sixth embodiment of the present invention will be described with reference to FIGS. The sixth embodiment is characterized in that the primary winding 2 and the secondary winding 3 are each surrounded by a spiral shield portion.
As shown in FIG. 16, the shield portions 4 formed on the third and fourth layers 1 c and 1 d are formed on both sides of the primary winding 2 and sandwich the primary winding 2. The shield portions 5 formed on the fifth and sixth layers 1e and 1f (see FIG. 17) are formed on both sides of the secondary winding 3 and sandwich the secondary winding 3 therebetween.
On the second, fourth, and sixth layers 1b, 1d, and 1f, spiral shield surfaces 41 are formed along the primary winding 2 and the secondary winding 3, and are electrically connected to the shield portions 4 and 5. doing.
As shown in FIG. 17, the primary winding 2 and the secondary winding 3 positioned so as to overlap with each other in the stacking direction are surrounded in a spiral shape by shield portions 4 and 5 that spatially surround them.
An electric circuit diagram showing the above configuration can be expressed as shown in FIG.
According to such an embodiment, since the shield surface 41 is spiral and does not form a closed loop and eddy current does not flow, there is no need to divide the shield portions 4 and 5 by slits, and the primary winding. The parasitic capacitance between the secondary winding 3 and the secondary winding 3 can be effectively suppressed.

(その他の実施形態)
本発明は、上記実施形態に限定されることなく、次のように変形または拡張できる。
1次巻線2及び2次巻線3は矩形枠状の渦巻状に限られることなく、円環状、楕円環状、多角形環状等の渦巻状に形成しても良い。
プリントコイル1を構成する層は7層に限られるものではない。
シールド部4,5の端子4a,5aは入力側の基準電位GND9に接続することに限定されることはなく、両方の端子を電源8に接続したり、両方の端子を電源12に接続したり、両方の端子を出力側の基準電位13に接続したり、端子4a,5aをそれぞれ別の端子(例えば電源8と電源12など)に接続することも可能である。つまり、シールド部4,5を一定電位に固定できれば、その電位が限定されるものではない。
第2〜4実施形態のスリット22,31を複数設けるようにしてもよい。この場合、スリット22,31によりスリット両側部位を連結することができるので、層単体での強度を高めることができる。
本発明を絶縁型の電力変換器に適用するようにしてもよい。
(Other embodiments)
The present invention is not limited to the above embodiment, and can be modified or expanded as follows.
The primary winding 2 and the secondary winding 3 are not limited to a rectangular frame-like spiral shape, and may be formed in a spiral shape such as an annular shape, an elliptical shape, or a polygonal shape.
The layers constituting the printed coil 1 are not limited to seven layers.
The terminals 4a and 5a of the shield portions 4 and 5 are not limited to being connected to the input-side reference potential GND9, both terminals are connected to the power supply 8, and both terminals are connected to the power supply 12. Both terminals can be connected to the reference potential 13 on the output side, or the terminals 4a and 5a can be connected to different terminals (for example, the power supply 8 and the power supply 12). That is, as long as the shield portions 4 and 5 can be fixed at a constant potential, the potential is not limited.
A plurality of slits 22 and 31 of the second to fourth embodiments may be provided. In this case, since both sides of the slit can be connected by the slits 22 and 31, the strength of the single layer can be increased.
The present invention may be applied to an insulated power converter.

図面中、1はプリントコイル、2は1次巻線、3は2次巻線、4,5はシールド部である。   In the drawings, 1 is a printed coil, 2 is a primary winding, 3 is a secondary winding, and 4 and 5 are shield portions.

Claims (7)

導体パターンを有した複数のプリント基板を積層してなる多層配線板の所定の導体パターンにより同心渦巻状の1次巻線(2)及び2次巻線(3)を形成し、それらの巻線間を磁気結合を利用して絶縁するプリントコイル(1)において、
前記1次巻線と2次巻線の間を遮蔽するシールド部(4,5)を備え、
前記シールド部は、前記プリント基板に形成したスルーホールピンを前記1次巻線及び2次巻線に沿うと共に前記多層配線板の積層方向にも積層することで面構造に構成されると共に一定電位に固定されていることを特徴とするプリントコイル。
Concentric spiral primary winding (2) and secondary winding (3) are formed by a predetermined conductive pattern of a multilayer wiring board formed by laminating a plurality of printed circuit boards having a conductive pattern, and these windings In the printed coil (1) which insulates between using magnetic coupling,
A shield portion (4, 5) for shielding between the primary winding and the secondary winding;
The shield part is configured in a plane structure by laminating through-hole pins formed on the printed circuit board along the primary and secondary windings and also in the laminating direction of the multilayer wiring board and has a constant potential. A printed coil characterized by being fixed to the wire.
前記1次巻線及び2次巻線の積層方向に位置する導体パターンにより形成され、前記シールド部と電気的に接続したシールド面(21,41)を備え、
前記1次巻線及び2次巻線は、前記シールド部により空間的に囲まれていることを特徴とする請求項1記載のプリントコイル。
A shield pattern (21, 41) formed by a conductor pattern located in the stacking direction of the primary winding and the secondary winding and electrically connected to the shield portion,
The printed coil according to claim 1, wherein the primary winding and the secondary winding are spatially surrounded by the shield portion.
前記シールド面は、前記1次巻線及び2次巻線全体を覆うように面形状であると共に前記1次巻線及び2次巻線の渦中心とした閉ループを形成しないようにスリット(22)により分断され、
前記シールド部は、前記スリットに対向する部位でスリット(23)により分断されていることを特徴とする請求項2記載のプリントコイル。
The shield surface has a surface shape so as to cover the entire primary winding and secondary winding, and a slit (22) so as not to form a closed loop with a vortex center of the primary winding and secondary winding. Divided by
The printed coil according to claim 2, wherein the shield part is divided by a slit (23) at a portion facing the slit.
前記シールド面は、前記1次巻線及び2次巻線に沿って渦巻状に形成されていることを特徴とする請求項2記載のプリントコイル。   The printed coil according to claim 2, wherein the shield surface is formed in a spiral shape along the primary winding and the secondary winding. 前記シールド部は、中間部位がスリット(31)により分断されていることを特徴とする請求項2記載のプリントコイル。   The printed coil according to claim 2, wherein the shield part has an intermediate portion divided by a slit. 前記スリットは、前記1次巻線と2次巻線の間で直線的に並ばないように設けられていることを特徴とする請求項5記載のプリントコイル。   The printed coil according to claim 5, wherein the slit is provided so as not to be linearly arranged between the primary winding and the secondary winding. 前記1次巻線及び前記2次巻線は、前記シールド部の厚み方向のほぼ中心に設けられ、
前記シールド部の厚み方向の寸法は、前記1次巻線及び前記2次巻線と当該シールド部の間の距離寸法以上であることを特徴とする請求項1ないし6の何れかに記載のプリントコイル。
The primary winding and the secondary winding are provided at substantially the center in the thickness direction of the shield part,
7. The print according to claim 1, wherein a dimension in a thickness direction of the shield part is not less than a distance dimension between the primary winding and the secondary winding and the shield part. coil.
JP2012031595A 2012-02-16 2012-02-16 Printed coil Expired - Fee Related JP5902503B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012031595A JP5902503B2 (en) 2012-02-16 2012-02-16 Printed coil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012031595A JP5902503B2 (en) 2012-02-16 2012-02-16 Printed coil

Publications (2)

Publication Number Publication Date
JP2013168553A true JP2013168553A (en) 2013-08-29
JP5902503B2 JP5902503B2 (en) 2016-04-13

Family

ID=49178732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012031595A Expired - Fee Related JP5902503B2 (en) 2012-02-16 2012-02-16 Printed coil

Country Status (1)

Country Link
JP (1) JP5902503B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017073475A (en) * 2015-10-08 2017-04-13 パナソニックIpマネジメント株式会社 Lamination coil component
WO2017104309A1 (en) * 2015-12-14 2017-06-22 株式会社村田製作所 Laminated coil
WO2018169206A1 (en) * 2017-03-14 2018-09-20 엘지이노텍(주) Wireless charging device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144212A (en) * 1990-10-05 1992-05-18 Cmk Corp High frequency transformer and coil using printed wiring board
JPH06290968A (en) * 1993-03-31 1994-10-18 Yokogawa Electric Corp Printed coil type transformer
JPH10149929A (en) * 1996-11-15 1998-06-02 Yokogawa Electric Corp Printed-coil transformer
JPH11265831A (en) * 1998-03-18 1999-09-28 Fuji Elelctrochem Co Ltd Sheet transformer
JP2000150238A (en) * 1998-11-13 2000-05-30 Alps Electric Co Ltd Planar magnetic element and manufacture of the planar magnetic element
JP2001211048A (en) * 2000-11-20 2001-08-03 Niigata Seimitsu Kk Lc noise filter
JP2003158017A (en) * 2001-11-21 2003-05-30 Jhc Osaka:Kk Transformer
JP2004006922A (en) * 2003-06-19 2004-01-08 Kyocera Corp Method for manufacturing multilayer inductor substrate
JP2011124373A (en) * 2009-12-10 2011-06-23 Shinko Electric Ind Co Ltd Component with built-in inductor
JP2011243870A (en) * 2010-05-20 2011-12-01 Denso Corp Coil mounting board

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144212A (en) * 1990-10-05 1992-05-18 Cmk Corp High frequency transformer and coil using printed wiring board
JPH06290968A (en) * 1993-03-31 1994-10-18 Yokogawa Electric Corp Printed coil type transformer
JPH10149929A (en) * 1996-11-15 1998-06-02 Yokogawa Electric Corp Printed-coil transformer
JPH11265831A (en) * 1998-03-18 1999-09-28 Fuji Elelctrochem Co Ltd Sheet transformer
JP2000150238A (en) * 1998-11-13 2000-05-30 Alps Electric Co Ltd Planar magnetic element and manufacture of the planar magnetic element
JP2001211048A (en) * 2000-11-20 2001-08-03 Niigata Seimitsu Kk Lc noise filter
JP2003158017A (en) * 2001-11-21 2003-05-30 Jhc Osaka:Kk Transformer
JP2004006922A (en) * 2003-06-19 2004-01-08 Kyocera Corp Method for manufacturing multilayer inductor substrate
JP2011124373A (en) * 2009-12-10 2011-06-23 Shinko Electric Ind Co Ltd Component with built-in inductor
JP2011243870A (en) * 2010-05-20 2011-12-01 Denso Corp Coil mounting board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017073475A (en) * 2015-10-08 2017-04-13 パナソニックIpマネジメント株式会社 Lamination coil component
WO2017104309A1 (en) * 2015-12-14 2017-06-22 株式会社村田製作所 Laminated coil
JPWO2017104309A1 (en) * 2015-12-14 2018-07-05 株式会社村田製作所 Multilayer coil
WO2018169206A1 (en) * 2017-03-14 2018-09-20 엘지이노텍(주) Wireless charging device

Also Published As

Publication number Publication date
JP5902503B2 (en) 2016-04-13

Similar Documents

Publication Publication Date Title
JP5549600B2 (en) Manufacturing method of module with flat coil and module with flat coil
JP6256820B2 (en) Flexible printed wiring board and method for manufacturing the flexible printed wiring board
JP2015088753A (en) Coil component and manufacturing method of the same, coil component built-in substrate, and voltage adjustment module including the substrate
JP6350675B2 (en) Power supply module and its mounting structure
JPWO2016199516A1 (en) Multi-layer substrate with built-in coil and manufacturing method thereof
KR20180046278A (en) Multilayered electronic component and manufacturing method thereof
US9847166B2 (en) Embedded magnetic component transformer device
JP2016006816A (en) Transformer and multilayer substrate
JP2016009833A (en) Coil module
CN105529159A (en) Embedded magnetic component transformer device
JP5902503B2 (en) Printed coil
JP2013207149A (en) Toroidal coil
JP4835188B2 (en) Multilayer printed circuit board
JP2013251455A (en) Electromagnetic coil
JPWO2016117386A1 (en) Coil parts
JPWO2013137044A1 (en) Inductor-embedded substrate manufacturing method, inductor-embedded substrate, and power supply module using the same
JP5472551B2 (en) High frequency signal lines and electronic equipment
JP6278128B2 (en) Coil parts
JP2017017175A (en) Multilayer wiring board, high-frequency circuit, communication device, and method of manufacturing multilayer wiring board
JP6572791B2 (en) COIL COMPOSITE COMPONENT, MULTILAYER BOARD, AND METHOD FOR PRODUCING COIL COMPOSITE COMPONENT
JP2013207151A (en) Transformer
JP5890475B2 (en) Inductor built-in components
WO2011118072A1 (en) Circuit board
WO2017188077A1 (en) Inductor component
JP6083143B2 (en) Chip inductor built-in wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160310

R150 Certificate of patent or registration of utility model

Ref document number: 5902503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees