JP5890475B2 - Inductor built-in components - Google Patents

Inductor built-in components Download PDF

Info

Publication number
JP5890475B2
JP5890475B2 JP2014128866A JP2014128866A JP5890475B2 JP 5890475 B2 JP5890475 B2 JP 5890475B2 JP 2014128866 A JP2014128866 A JP 2014128866A JP 2014128866 A JP2014128866 A JP 2014128866A JP 5890475 B2 JP5890475 B2 JP 5890475B2
Authority
JP
Japan
Prior art keywords
metal
planar coil
layer
substrate
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014128866A
Other languages
Japanese (ja)
Other versions
JP2014199944A (en
Inventor
小林 智樹
智樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014128866A priority Critical patent/JP5890475B2/en
Publication of JP2014199944A publication Critical patent/JP2014199944A/en
Application granted granted Critical
Publication of JP5890475B2 publication Critical patent/JP5890475B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

本発明は、インダクタ内蔵部品に係り、さらに詳しくは、基板に平面コイル層が形成された構造を含むインダクタ内蔵部品に関する。   The present invention relates to an inductor built-in component, and more particularly to an inductor built-in component including a structure in which a planar coil layer is formed on a substrate.

平滑化回路や各種フィルタ回路等にインダクタ(チョークコイル)が使用されている。従来のインダクタとしては、磁性材料からなるコアの周囲に電線を巻いた巻線型のインダクタや平面状に渦巻状のコイル導体を形成した平面型のインダクタ等がある。   An inductor (choke coil) is used in a smoothing circuit, various filter circuits, and the like. Conventional inductors include a wound inductor in which an electric wire is wound around a core made of a magnetic material, and a planar inductor in which a spiral coil conductor is formed in a planar shape.

特許文献1には、回路基板の両面に形成された平面コイル層を磁性膜で挟んだ構造のインダクタが記載されている。   Patent Document 1 describes an inductor having a structure in which planar coil layers formed on both surfaces of a circuit board are sandwiched between magnetic films.

また、特許文献2には、回路基板の上に、半導体チップ(LSI)、抵抗、キャパシタ及び水晶と共に、コイルを実装部品として搭載し、これらの部品が実装された回路基板の上面が封止体及び金属膜(シールド)で封止されたモジュール部品が記載されている。   In Patent Document 2, a coil is mounted as a mounting component on a circuit board together with a semiconductor chip (LSI), a resistor, a capacitor, and a crystal, and the upper surface of the circuit board on which these components are mounted is a sealing body. And a module component sealed with a metal film (shield).

特開平5−198445号公報JP-A-5-198445 特開2004−56155号公報JP 2004-56155 A

しかし、回路基板に巻線型のインダクタ部品を実装する場合は、高さと実装面積とをある程度確保する必要があるため、小型・薄型化の要求に容易に対応できない。   However, when mounting a winding type inductor component on a circuit board, it is necessary to secure a certain amount of height and mounting area.

この対策として、電子機器の小型・薄型化を図るべく、回路基板に平面コイル層からなるインダクタ素子を作りこむ方法がある。しかし、平面コイル層のみでは外部の空間に磁束が漏洩するため、高いインダクタンスが得られない。   As a countermeasure, there is a method in which an inductor element composed of a planar coil layer is formed on a circuit board in order to reduce the size and thickness of an electronic device. However, since the magnetic flux leaks to the external space only with the planar coil layer, a high inductance cannot be obtained.

本発明は以上の課題を鑑みて創作されたものであり、小型・薄型化が可能で、かつ十分なインダクタンスが得られるインダクタ素子を内蔵するインダクタ内蔵部品を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a component with a built-in inductor that incorporates an inductor element that can be reduced in size and thickness and can provide sufficient inductance.

上記課題を解決するため、本発明の一観点によれば、平面コイル層が形成された中間基板と、前記中間基板の下に配置され、下面側を覆うベタ状の第1金属層を有する下側基板と、前記中間基板の上に配置され、上面側を覆うベタ状の第2金属層を有する上側基板と、前記上側基板から下側基板までを貫通して形成されると共に、前記第1、第2金属層に接続され、かつ前記平面コイルの外側を囲むように配置された複数の外側貫通金属部と、前記上側基板から下側基板までを貫通して形成されると共に、前記第1、第2金属層に接続され、かつ前記平面コイルの内側に配置された内側貫通金属部と、を有し、前記第1金属層、前記第2金属層、前記外側貫通金属部、及び前記内側貫通金属部は、磁束漏洩防止金属から形成され、前記外側貫通金属部は、その側面において前記第1金属層と前記第2金属層に接触し、前記内側貫通金属部は、その側面において前記第1金属層と前記第2金属層に接触していることを特徴とするインダクタ内蔵部品が提供される。 In order to solve the above problems, according to one aspect of the present invention, an intermediate substrate on which a planar coil layer is formed and a lower metal plate disposed below the intermediate substrate and having a solid first metal layer covering the lower surface side. A first substrate disposed on the intermediate substrate and having a solid second metal layer covering the upper surface side, and extending from the upper substrate to the lower substrate; A plurality of outer through metal parts connected to the second metal layer and disposed so as to surround the outer side of the planar coil, and penetrating from the upper substrate to the lower substrate, and the first An inner penetrating metal part connected to the second metal layer and disposed inside the planar coil, the first metal layer, the second metal layer, the outer penetrating metal part, and the inner metal part. penetrating the metal portion is formed from the magnetic flux leakage prevention metal, said outer transmural Metal part is in contact with the second metal layer and the first metal layer at its side, said inner through-metal part, that you have contact with the second metal layer and the first metal layer at the side A featured component with a built-in inductor is provided.

上記観点によるインダクタ内蔵部品は、平面コイル層の上方、下方及び周囲を磁束漏洩防止金属からなる第1金属層、第2金属層、外側貫通金属部及び内側貫通金属部で囲んだ構造となっている。そのため、平面コイル層を流れる電流で発生した磁束の外部への漏洩が防止され、平面コイル層と磁束との鎖交回数を増加させることができ、高いインダクタンスが得られる。   The inductor built-in component according to the above aspect has a structure in which the upper, lower and surroundings of the planar coil layer are surrounded by the first metal layer, the second metal layer, the outer penetrating metal portion and the inner penetrating metal portion made of a magnetic flux leakage preventing metal. Yes. Therefore, the leakage of the magnetic flux generated by the current flowing through the planar coil layer is prevented, the number of linkages between the planar coil layer and the magnetic flux can be increased, and a high inductance can be obtained.

このように、平面コイル層でインダクタを構成することにより小型・薄型化が可能になると共に、十分なインダクタンスを得ることができる。   In this way, by configuring the inductor with a planar coil layer, it becomes possible to reduce the size and thickness, and to obtain a sufficient inductance.

この発明においても、半導体チップと電源回路を構成するインダクタ内蔵部品を同一の基板上に容易に搭載できるようになる。   Also in the present invention, the inductor built-in components constituting the semiconductor chip and the power supply circuit can be easily mounted on the same substrate.

以上説明したように、本発明のインダクタ内蔵部品によれば、小型・薄型化が可能で、かつ十分なインダクタンスを得ることができる。   As described above, according to the inductor built-in component of the present invention, it is possible to reduce the size and thickness, and to obtain a sufficient inductance.

図1は関連技術に係り、半導体チップ搭載部品の電源の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a power source of a semiconductor chip mounting component according to related technology. 図2は関連技術の電源配線の等価回路を示す回路図である。FIG. 2 is a circuit diagram showing an equivalent circuit of the power supply wiring of the related art. 図3(a)は関連技術において半導体チップ(LSI)の負荷変動(電流変化)を示す図であり、図3(b)は同じく半導体チップの電源電圧の変化を示す図である。FIG. 3A is a diagram showing a load variation (current change) of a semiconductor chip (LSI) in the related art, and FIG. 3B is a diagram similarly showing a change in power supply voltage of the semiconductor chip. 図4(a)〜(b)は本発明の第1実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である。4A to 4B are perspective views showing a method of manufacturing the component with a built-in inductor according to the first embodiment of the present invention in the order of steps. 図5は図4(a)のI−I線における断面図である。FIG. 5 is a cross-sectional view taken along the line II of FIG. 図6は本発明の第1実施形態のインダクタ内蔵部品を示す断面図である。FIG. 6 is a cross-sectional view showing a component with a built-in inductor according to the first embodiment of the present invention. 図7は本発明の第1実施形態のインダクタ内蔵部品の使用時の状態を示す模式図(断面図)である。FIG. 7 is a schematic view (cross-sectional view) showing a state in use of the component with a built-in inductor according to the first embodiment of the present invention. 図8は本発明の第2実施形態のインダクタ内蔵部品の製造方法を示す断面図である。FIG. 8 is a cross-sectional view showing a method of manufacturing a component with a built-in inductor according to a second embodiment of the present invention. 図9は図8に示す構造を分解した状態で示す斜視図である。9 is a perspective view showing the structure shown in FIG. 8 in an exploded state. 図10は本発明の第2実施形態のインダクタ内蔵部品の製造方法を示す斜視図である。FIG. 10 is a perspective view showing a method of manufacturing a component with a built-in inductor according to the second embodiment of the present invention. 図11(a)〜(c)は本発明の第3実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である。11A to 11C are perspective views showing a method of manufacturing a component with a built-in inductor according to a third embodiment of the present invention in the order of steps. 図12は本発明の第3実施形態のインダクタ内蔵部品を示す断面図である。FIG. 12 is a cross-sectional view showing a component with a built-in inductor according to a third embodiment of the present invention. 図13(a)〜(c)は本発明の第4実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である(その1)。FIGS. 13A to 13C are perspective views showing the method of manufacturing a component with a built-in inductor according to the fourth embodiment of the present invention in the order of steps (No. 1). 図14(a)〜(b)は本発明の第4実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である(その2)。14 (a) to 14 (b) are perspective views showing the method of manufacturing a component with a built-in inductor according to the fourth embodiment of the present invention in the order of steps (No. 2). 図15は本発明の第4実施形態のインダクタ内蔵部品を示す断面図である。FIG. 15 is a cross-sectional view showing a component with a built-in inductor according to a fourth embodiment of the present invention. 図16は本発明の第5実施形態のインダクタ内蔵部品の製造方法を示す斜視図である(その1)。FIG. 16: is a perspective view which shows the manufacturing method of the components with a built-in inductor of 5th Embodiment of this invention (the 1). 図17は本発明の第5実施形態のインダクタ内蔵部品の製造方法を示す斜視図である(その2)。FIG. 17: is a perspective view which shows the manufacturing method of the components with a built-in inductor of 5th Embodiment of this invention (the 2). 図18は本発明の第5実施形態のインダクタ内蔵部品の製造方法を示す断面図である。FIG. 18 is a cross-sectional view showing a method of manufacturing a component with a built-in inductor according to a fifth embodiment of the present invention. 図19は本発明の第5実施形態のインダクタ内蔵部品を示す断面図である。FIG. 19 is a cross-sectional view showing a part with a built-in inductor according to a fifth embodiment of the present invention.

(関連技術)
FPGA(Field Programmable Gate Array)やマイクロプロセッサ等のLSI(Large Scale Integration;以下、半導体チップと呼ぶ)の微細化及び演算処理速度向上にともなって、半導体チップには低電圧且つ大電流の電力供給が求められている。
(Related technology)
As LSIs (Large Scale Integration; hereinafter referred to as semiconductor chips) such as FPGAs (Field Programmable Gate Arrays) and microprocessors are miniaturized and calculation processing speeds are increased, low-voltage and large-current power is supplied to the semiconductor chips. It has been demanded.

図1は関連技術に係る半導体チップ搭載部品の電源の構成を示すブロック図である。図1に示すように、半導体チップ5の近傍には外部電源電圧を低電圧化して半導体チップ5に電力を供給するための電源回路1が設けられている。なお、電源回路1はPOL(Point of Load)電源とも呼ばれる。   FIG. 1 is a block diagram showing a configuration of a power source of a semiconductor chip mounting component according to related technology. As shown in FIG. 1, a power supply circuit 1 for reducing the external power supply voltage and supplying power to the semiconductor chip 5 is provided in the vicinity of the semiconductor chip 5. The power supply circuit 1 is also called a POL (Point of Load) power supply.

電源回路1は、入力された直流電圧と異なる直流電圧を生成するためのDC/DCコンバータ(スイッチング電源)2と、チョークコイル3及び平滑用キャパシタ4とを備えている。チョークコイル3及び平滑用キャパシタ4は出力用ローパスフィルタを構成し、DC/DCコンバータ2で発生するスイッチングノイズ(リップルノイズ)を取り除き、出力電圧を平滑化する。図1に示す例において、電源回路1はDC/DCコンバータ2、チョークコイル3及び平滑用キャパシタ4を3組並列に接続しており、大電流を出力できる。   The power supply circuit 1 includes a DC / DC converter (switching power supply) 2 for generating a DC voltage different from the input DC voltage, a choke coil 3 and a smoothing capacitor 4. The choke coil 3 and the smoothing capacitor 4 constitute an output low-pass filter, removes switching noise (ripple noise) generated in the DC / DC converter 2, and smoothes the output voltage. In the example shown in FIG. 1, the power supply circuit 1 has a DC / DC converter 2, a choke coil 3, and a smoothing capacitor 4 connected in parallel, and can output a large current.

近年、半導体チップの消費電流の増加に伴って消費電流の変動幅も拡大している。例えば、半導体チップがメモリアクセスを行う場合や高速クロックでの演算処理を行う際には、半導体チップが静止しているときの2倍以上の電流が流れ、半導体チップによっては消費電流の変動幅が20A以上にも達する場合も想定される。一方で半導体チップの低電圧化に伴い半導体チップの電源電圧の許容電圧範囲が狭くなりつつある。   In recent years, the fluctuation range of current consumption has been expanded with the increase in current consumption of semiconductor chips. For example, when a semiconductor chip performs memory access or when performing arithmetic processing with a high-speed clock, a current that is more than twice that when the semiconductor chip is stationary flows. A case of reaching 20 A or more is also assumed. On the other hand, the allowable voltage range of the power supply voltage of the semiconductor chip is becoming narrower as the voltage of the semiconductor chip is lowered.

図2は関連技術の電源配線の等価回路を示す回路図である。図3(a)は関連技術の半導体チップ(LSI)の負荷変動(電流変化)を示す図であり、図3(b)は同じく半導体チップの電源端子付近の電圧の変化を示す図である。   FIG. 2 is a circuit diagram showing an equivalent circuit of the power supply wiring of the related art. FIG. 3A is a diagram showing a load fluctuation (current change) of a related-art semiconductor chip (LSI), and FIG. 3B is a diagram showing a voltage change in the vicinity of the power supply terminal of the semiconductor chip.

図2に示すように、電源配線には半導体チップ5の消費電流の変動に対応するべく複数のデカップリングキャパシタC1〜C3が接続される。デカップリングキャパシタC1〜C3は、半導体チップ5の消費電流が増加した場合に、図2の矢印1〜3に示すように放電して半導体チップ5に電力を供給する。 As shown in FIG. 2, a plurality of decoupling capacitors C 1 to C 3 are connected to the power supply wiring so as to cope with fluctuations in current consumption of the semiconductor chip 5. The decoupling capacitors C 1 to C 3 discharge and supply power to the semiconductor chip 5 as indicated by arrows 1 to 3 in FIG. 2 when the consumption current of the semiconductor chip 5 increases.

電源回路1と半導体チップ5との間の電源配線には寄生抵抗r及び寄生インダクタンスL(r及びLを含めて配線インピーダンスとも呼ぶ)が存在する。またデカップリングキャパシタC1〜C3にも、符号rc1〜rc3に示す等価直列抵抗(ESR)及び符号Lc1〜Lc3に示す等価直列インダクタンス(ESL)が存在する。 The power supply wiring between the power supply circuit 1 and the semiconductor chip 5 has a parasitic resistance r and a parasitic inductance L (also referred to as wiring impedance including r and L). Also the decoupling capacitor C 1 -C 3, equivalent series resistance shown by reference numeral r c1 ~r c3 (ESR) and Equivalent Series Inductance indicated by reference numeral L c1 ~L c3 (ESL) is present.

図3(a)に示すように、半導体チップ5の消費電流が急増した場合には、前述の配線インピーダンスやデカップリングキャパシタのESR及びESLにより、電源回路1やデカップリングキャパシタC1〜C3から半導体チップ5への電流供給が遅れる。 As shown in FIG. 3A, when the consumption current of the semiconductor chip 5 increases rapidly, the power supply circuit 1 and the decoupling capacitors C 1 to C 3 are affected by the wiring impedance and the decoupling capacitor ESR and ESL. Current supply to the semiconductor chip 5 is delayed.

この電流供給の遅れによって、図3(b)に示すように半導体チップ5の電源端子の電圧Vcc-INTが一時的にΔVDだけ低下する電圧ディップが生じる。電圧ディップが生じた際の電圧Vcc-INTがLSIが動作可能な最低動作電圧VLを下回ると、半導体チップ5が誤動作するおそれがある。 Due to this delay in current supply, a voltage dip is generated in which the voltage Vcc-INT at the power supply terminal of the semiconductor chip 5 temporarily decreases by ΔV D as shown in FIG. If the voltage V cc-INT when the voltage dip occurs is lower than the minimum operating voltage V L at which the LSI can operate, the semiconductor chip 5 may malfunction.

一般に電源配線の配線抵抗r及びインダクタンスLが大きい場合、すなわち電源配線がより長い場合には、電源回路1から電流供給の遅れが大きくなるので、それだけ半導体チップ5の電源端子の電圧ディップが大きくなる。   In general, when the wiring resistance r and the inductance L of the power supply wiring are large, that is, when the power supply wiring is longer, the delay in current supply from the power supply circuit 1 becomes large, so that the voltage dip of the power supply terminal of the semiconductor chip 5 increases accordingly. .

そこで、電圧ディップを抑制するべく、同じ回路基板の上に電源回路1を半導体チップ5のできる限り直近に搭載してモジュール部品化することにより電源配線の長さを短くすることが考えられる。このようなモジュール部品化を実現するためには、電源回路1のチョークコイル3を小型・薄型化する必要がある。   Therefore, in order to suppress the voltage dip, it is conceivable to shorten the length of the power supply wiring by mounting the power supply circuit 1 as close as possible to the semiconductor chip 5 on the same circuit board to form a module component. In order to realize such module parts, it is necessary to make the choke coil 3 of the power supply circuit 1 small and thin.

しかし、電源回路1の電源平滑化には数100nHから数1000nHのインダクタンスを備えたチョークコイルが必要であり、従来の表面実装タイプの部品を適用すると、チョークコイルだけで占有面積が大きくなり小型化を容易に達成することは困難である。   However, for smoothing the power supply of the power supply circuit 1, a choke coil having an inductance of several hundred nH to several thousand nH is necessary. When a conventional surface mount type component is applied, the area occupied by the choke coil increases and the size is reduced. It is difficult to achieve this easily.

一方、回路基板に渦巻状に形成した平面コイル層でインダクタを構成した場合には実装容積が小さくなるものの、電源ノイズの除去に必要とされるインダクタンスが得られない。その理由を下記に説明する。   On the other hand, when the inductor is constituted by a planar coil layer formed in a spiral shape on the circuit board, the mounting volume is reduced, but the inductance required for removing power supply noise cannot be obtained. The reason will be described below.

一般に、巻数Nのコイルに電流I1を流したときに作られる磁束がそのコイル自身に対して鎖交する回数をN・Φ1とするとき、下記の(1)に示す比例関係が成立する。 In general, when N · Φ 1 is the number of times the magnetic flux generated when a current I 1 is passed through a coil having N turns to the coil itself, the proportional relationship shown in (1) below is established. .

N・Φ1∝I1 …(1)
ここで、Nはコイルの巻き数、Φ1はコイルと鎖交する磁束数、I1はコイルを流れる電流である。すなわち、巻数Nのコイルに電流I1を流したときに作られる磁束がそのコイル自身に対して鎖交する回数N・Φ1は電流I1に比例する。
N ・ Φ 1 ∝I 1 (1)
Here, N is the number of turns of the coil, Φ 1 is the number of magnetic fluxes linked to the coil, and I 1 is the current flowing through the coil. That is, the number of times N · Φ 1 at which the magnetic flux generated when a current I 1 is passed through a coil having N turns is linked to the coil itself is proportional to the current I 1 .

上述の比例関係(1)の比例定数をL1とすると(1)式は下記の(2)式のように表わされる。 When the proportionality constant of the above-described proportionality relationship (1) is L 1 , the equation (1) is expressed as the following equation (2).

N・Φ1=L1・I1 …(2)
ここで、比例定数L1はコイルの自己インダクタンスと定義される。すなわち、比例定数L1は下記(3)の式に示すように、コイルに単位電流を流したとき、その電路に鎖交する磁束数に比例する。
N · Φ 1 = L 1 · I 1 (2)
Here, the proportionality constant L 1 is defined as the self-inductance of the coil. That is, the proportionality constant L 1 is proportional to the number of magnetic fluxes linked to the electric path when a unit current is passed through the coil, as shown in the following equation (3).

1=N・Φ1/I1 …(3)
したがって、コイルに鎖交する磁束する磁束数が増えれば自己インダクタンスL1は増加する。
L 1 = N · Φ 1 / I 1 (3)
Therefore, the self-inductance L 1 increases as the number of magnetic fluxes linked to the coil increases.

しかし、平面コイル層のみからなるインダクタでは、平面コイル層に流れる電流によって発生した磁束が空間に放射されて漏洩してしまい、平面コイルの中心付近を通る磁束数が減少してしまう。そのため、平面コイル層と磁束との鎖交回数が少なくなり、高い自己インダクタンスが得られない。   However, in an inductor composed of only a planar coil layer, the magnetic flux generated by the current flowing in the planar coil layer is radiated into the space and leaks, and the number of magnetic fluxes passing near the center of the planar coil is reduced. For this reason, the number of linkages between the planar coil layer and the magnetic flux decreases, and high self-inductance cannot be obtained.

そこで、小型・薄型化が可能で、かつ大きなインダクタンスが得られるインダクタ素子を内蔵するインダクタ内蔵部品が切望される。   Accordingly, a component with a built-in inductor that incorporates an inductor element that can be reduced in size and thickness and that can provide a large inductance is desired.

ところで、永久磁石では、その吸着力を増加させるために、ヨークと呼ばれる金属部材が用いられる。このヨークは、軟鉄等の透磁率の高い材料でできた枠体(ケース)であり、薄板状の永久磁石の上面から側面までの部分を被覆するように配置される。ヨークは永久磁石の上面側の磁極から放出される磁束を集めて、永久磁石の側面に配置されたヨークの端部に磁束を集中させる。   By the way, in the permanent magnet, a metal member called a yoke is used in order to increase the attractive force. This yoke is a frame (case) made of a material with high magnetic permeability such as soft iron, and is disposed so as to cover the portion from the upper surface to the side surface of the thin plate-like permanent magnet. The yoke collects the magnetic flux emitted from the magnetic pole on the upper surface side of the permanent magnet, and concentrates the magnetic flux on the end of the yoke disposed on the side surface of the permanent magnet.

このように、ヨークは、永久磁石の上面側の磁極を永久磁石の下面側に移動させるように(N極とS極とを近づけるように)作用し、永久磁石の下面側の磁束密度を高めて永久磁石の吸着力を増加させる。上述のヨークの作用は永久磁石を電磁石とした場合にも得られる。   In this way, the yoke acts to move the magnetic pole on the upper surface side of the permanent magnet to the lower surface side of the permanent magnet (to bring the N pole and the S pole closer), thereby increasing the magnetic flux density on the lower surface side of the permanent magnet. Increase the attractive force of the permanent magnet. The action of the yoke described above can also be obtained when a permanent magnet is used as an electromagnet.

以上のような知見に鑑みて本願発明者は以下に説明する実施形態を創作した。   In view of the above knowledge, this inventor created embodiment described below.

(第1実施形態)
図4(a)〜(b)は本発明の第1実施形態のインダクタ内蔵部品の製造方法を示す斜視図、図5は図4(a)のI−I線における断面図、図6は本発明の第1実施形態のインダクタ内蔵部品を示す断面図である。
(First embodiment)
4A and 4B are perspective views showing a method of manufacturing the component with a built-in inductor according to the first embodiment of the present invention, FIG. 5 is a cross-sectional view taken along the line II of FIG. 4A, and FIG. It is sectional drawing which shows the component with a built-in inductor of 1st Embodiment of invention.

以下、図4〜図6を参照しながら、本発明の第1実施形態のインダクタ内蔵部品について説明する。   Hereinafter, the inductor built-in component according to the first embodiment of the present invention will be described with reference to FIGS.

図4(a)、図5及び図6に示すように、第1実施形態のインダクタ内蔵部品10では、基板11の上面に平面コイル層12が形成されている。基板11としては、FR4(ガラスエポキシ樹脂基板)、ベークライト、各種有機材料、及びシリコン(Si)等からなる基板を用いることができる。また、平面コイル層12は、例えば銅やアルミニウム等の導電配線材料からなる。なお、図示の例では平面コイル層12は四角形に巻かれているが、本実施形態はこれに限定されるものではなく多角形又は円形に巻いてもよい。コイル層12を銅から形成する場合は、コイル層12はセミアディティブ法等により形成される。   As shown in FIGS. 4A, 5, and 6, in the inductor built-in component 10 of the first embodiment, the planar coil layer 12 is formed on the upper surface of the substrate 11. As the substrate 11, a substrate made of FR4 (glass epoxy resin substrate), bakelite, various organic materials, silicon (Si), or the like can be used. The planar coil layer 12 is made of a conductive wiring material such as copper or aluminum. In the illustrated example, the planar coil layer 12 is wound in a square shape, but the present embodiment is not limited to this and may be wound in a polygonal shape or a circular shape. When the coil layer 12 is formed from copper, the coil layer 12 is formed by a semi-additive method or the like.

図4(b)及び図6に示すように、基板11及び平面コイル層12は樹脂からなる絶縁層13で被覆されている。絶縁層13は、半硬化状態の樹脂シートの貼着又は液体樹脂の塗布等により形成される。また、基板11の下側には、平面コイル層12の両端に接続される外部接続端子15(図6)が設けられている。   As shown in FIGS. 4B and 6, the substrate 11 and the planar coil layer 12 are covered with an insulating layer 13 made of resin. The insulating layer 13 is formed by sticking a semi-cured resin sheet or applying a liquid resin. Further, external connection terminals 15 (FIG. 6) connected to both ends of the planar coil layer 12 are provided on the lower side of the substrate 11.

さらに、基板11には、下面側に凹部14aが形成された磁束漏洩防止金属キャップ14が装着されている。磁束漏洩防止金属キャップ14は、鉄(軟鉄)、コバルト及びニッケルのいずれか、又はそれらの合金であって強磁性を示す金属材料(磁束漏洩防止金属)からなる。磁束漏洩防止金属キャップ14は、例えば、磁束漏洩防止金属の薄板をプレス加工等で凹状に加工して作製される。磁束漏洩防止金属キャップ14は、その凹部14aに基板11、平面コイル層12及び絶縁層13を収容するようにして、平面コイル層12の上方から基板11の側面までの部分を被覆している。   Further, a magnetic flux leakage prevention metal cap 14 having a recess 14 a formed on the lower surface side is attached to the substrate 11. The magnetic flux leakage prevention metal cap 14 is made of iron (soft iron), cobalt, nickel, or an alloy thereof and a metal material (ferromagnetic flux leakage prevention metal) exhibiting ferromagnetism. The magnetic flux leakage prevention metal cap 14 is manufactured, for example, by processing a thin plate of magnetic flux leakage prevention metal into a concave shape by press working or the like. The magnetic flux leakage prevention metal cap 14 covers the portion from the upper side of the planar coil layer 12 to the side surface of the substrate 11 so that the substrate 11, the planar coil layer 12 and the insulating layer 13 are accommodated in the recess 14 a.

図7は本発明の第1実施形態のインダクタ内蔵部品の使用時の状態を示す模式図(断面図)である。   FIG. 7 is a schematic view (cross-sectional view) showing a state in use of the component with a built-in inductor according to the first embodiment of the present invention.

図7に示すように、第1実施形態のインダクタ内蔵部品10では、接続端子15を介して平面コイル層12に電流を流すと、平面コイル層12の周囲に磁束が発生する。磁束漏洩防止金属キャップ14は、磁束漏洩を防止できる強磁性金属からなるので、平面コイル層12で発生した磁束を集め、磁束漏洩防止金属キャップ14の下端部に磁束を導く。そのため、第1実施形態のインダクタ内蔵部品10によれば、平面コイル層12で発生した磁束の漏洩を防止することにより、平面コイル層12と磁束との鎖交回数を増加させることができ、これにより高いインダクタンスが得られる。   As shown in FIG. 7, in the inductor built-in component 10 according to the first embodiment, when a current is passed through the planar coil layer 12 via the connection terminal 15, a magnetic flux is generated around the planar coil layer 12. Since the magnetic flux leakage prevention metal cap 14 is made of a ferromagnetic metal capable of preventing magnetic flux leakage, the magnetic flux generated in the planar coil layer 12 is collected and the magnetic flux is guided to the lower end portion of the magnetic flux leakage prevention metal cap 14. Therefore, according to the inductor built-in component 10 of the first embodiment, the number of linkages between the planar coil layer 12 and the magnetic flux can be increased by preventing the leakage of the magnetic flux generated in the planar coil layer 12. High inductance can be obtained.

また、本発明のインダクタ内蔵部品10では、基板11に薄膜によって平面コイル層12を作りこむので、小型・薄型化を図ることができる。   Further, in the inductor built-in component 10 of the present invention, the planar coil layer 12 is formed on the substrate 11 with a thin film, so that the size and thickness can be reduced.

これにより、半導体チップと電源回路を構成するインダクタ内蔵部品10とを同一の基板上に容易に搭載できるようになる。その結果、電源配線を最短に設定することができるので、電圧低下を防止することができ、半導体チップの安定した動作を実現できるようになる。   As a result, the semiconductor chip and the inductor built-in component 10 constituting the power supply circuit can be easily mounted on the same substrate. As a result, since the power supply wiring can be set to the shortest, a voltage drop can be prevented and a stable operation of the semiconductor chip can be realized.

(第2実施形態)
図8は本発明の第2実施形態のインダクタ内蔵部品の製造方法を示す断面図である。図9は図8に示す構造を分解した状態で示す斜視図である。図10は本発明の第2実施形態のインダクタ内蔵部品の製造方法を示す斜視図である。なお、図8は、図9のII-II線に沿った断面に対応している。第2実施形態のインダクタ内蔵部品は、平面コイル層を複数積層した積層平面コイルを有している点を特徴とする。
(Second Embodiment)
FIG. 8 is a cross-sectional view showing a method of manufacturing a component with a built-in inductor according to a second embodiment of the present invention. 9 is a perspective view showing the structure shown in FIG. 8 in an exploded state. FIG. 10 is a perspective view showing a method of manufacturing a component with a built-in inductor according to the second embodiment of the present invention. 8 corresponds to a cross section taken along line II-II in FIG. The component with a built-in inductor according to the second embodiment is characterized in that it has a laminated planar coil in which a plurality of planar coil layers are laminated.

以下、図8〜図10を参照しながら第2実施形態のインダクタ内蔵部品についてその製造方法と共に説明する。   Hereinafter, the component with a built-in inductor according to the second embodiment will be described together with a manufacturing method thereof with reference to FIGS.

まず、図8及び図9に示すように、基板21を用意し、この基板21の上面に銅等からなる第1平面コイル層31を形成する。第1平面コイル層31は、セミアディティブ法等で形成される。   First, as shown in FIGS. 8 and 9, a substrate 21 is prepared, and a first planar coil layer 31 made of copper or the like is formed on the upper surface of the substrate 21. The first planar coil layer 31 is formed by a semi-additive method or the like.

次に、基板21及び第1平面コイル層31の上に第1絶縁層22を形成する。第1絶縁層22は、半硬化状態の樹脂シートの貼着又は液体樹脂の塗布等で形成される。続いて、第1絶縁層22をレーザ加工することにより、第1平面コイル層31の一端部に到達するビアホール22aを形成する。   Next, the first insulating layer 22 is formed on the substrate 21 and the first planar coil layer 31. The first insulating layer 22 is formed by sticking a semi-cured resin sheet or applying a liquid resin. Subsequently, the first insulating layer 22 is laser processed to form a via hole 22 a that reaches one end of the first planar coil layer 31.

その後、第1絶縁層22の上及びビアホール22a内に第2平面コイル層32を形成する。これにより、ビアホール22aを介して第1平面コイル層31と接続された第2平面コイル層32が得られる。   Thereafter, the second planar coil layer 32 is formed on the first insulating layer 22 and in the via hole 22a. Thereby, the 2nd plane coil layer 32 connected with the 1st plane coil layer 31 via via hole 22a is obtained.

次に、第1絶縁層22及び第2平面コイル層32の上に第2絶縁層23を形成する。さらに第2絶縁層23にビアホール23aを形成する。その後、ビアホール23aを介して第2平面コイル層32に接続される第3平面コイル層33を第2絶縁層23の上に形成する。   Next, the second insulating layer 23 is formed on the first insulating layer 22 and the second planar coil layer 32. Further, a via hole 23 a is formed in the second insulating layer 23. Thereafter, a third planar coil layer 33 connected to the second planar coil layer 32 through the via hole 23 a is formed on the second insulating layer 23.

以後、同様の工程を繰り返して、第3絶縁層24及びビアホール24aと、第4平面コイル層34と、第4絶縁層25及びビアホール25aと、第5平面コイル層35と、を順次形成する。また、これらの工程はビルドアップ基板を製造する際に用いられるビルドアップ工法に相当する。   Thereafter, the same process is repeated to form the third insulating layer 24 and the via hole 24a, the fourth planar coil layer 34, the fourth insulating layer 25 and the via hole 25a, and the fifth planar coil layer 35 sequentially. Further, these steps correspond to a build-up method used when manufacturing a build-up substrate.

その後、第4絶縁層25及び第5平面コイル層35の上に第5絶縁層26を形成する。続いて、基板21の底面に一対の接続端子36を接続する。この接続端子36の一方は、配線(不図示)によって第1平面コイル層31の一端と電気的に接続され、接続端子36の他方は、配線(不図示)によって第5平面コイル層35の一端と電気的に接続される。   Thereafter, the fifth insulating layer 26 is formed on the fourth insulating layer 25 and the fifth planar coil layer 35. Subsequently, a pair of connection terminals 36 are connected to the bottom surface of the substrate 21. One of the connection terminals 36 is electrically connected to one end of the first planar coil layer 31 by wiring (not shown), and the other of the connection terminals 36 is one end of the fifth planar coil layer 35 by wiring (not shown). And electrically connected.

以上のようにして、基板21の上に積層された第1〜第5平面コイル層31〜35がビアホール22a、23a、24a、25aを介して相互接続された積層平面コイル38が完成する。   As described above, the laminated planar coil 38 in which the first to fifth planar coil layers 31 to 35 laminated on the substrate 21 are interconnected via the via holes 22a, 23a, 24a, and 25a is completed.

次に、図8及び図10に示すように、積層平面コイル38が形成された基板11に磁束漏洩防止金属キャップ37を装着する。磁束漏洩防止金属キャップ37は下面側に凹部37aを有し、その凹部37aに積層平面コイル38全体を収容するようにして、積層平面コイル38の上方から側面にかけての部分を被覆して装着される。なお、磁束漏洩防止金属キャップ37は、図4(b)に示す磁束漏洩防止金属キャップ14と同様の強磁性金属からなる。   Next, as shown in FIGS. 8 and 10, a magnetic flux leakage prevention metal cap 37 is attached to the substrate 11 on which the laminated planar coil 38 is formed. The magnetic flux leakage prevention metal cap 37 has a concave portion 37a on the lower surface side, and covers the portion from the upper side to the side surface of the laminated planar coil 38 so as to accommodate the entire laminated planar coil 38 in the recessed portion 37a. . The magnetic flux leakage prevention metal cap 37 is made of the same ferromagnetic metal as the magnetic flux leakage prevention metal cap 14 shown in FIG.

以上により第2実施形態のインダクタ内蔵部品20が完成する。   Thus, the inductor built-in component 20 according to the second embodiment is completed.

第2実施形態のインダクタ内蔵部品20は、積層平面コイル38と、その上方から側面に配置された磁束漏洩防止金属キャップ37とを備える。積層平面コイル38では、基板21の上に第1絶縁層22〜第4絶縁層25を介して第1〜第5平面コイル層31、32、33、34、35が積層されている。第1〜第5平面コイル層31、32、33、34、35は、ビアホール22a、23a、24a、25aを介して相互接続されている。   The inductor built-in component 20 of the second embodiment includes a laminated planar coil 38 and a magnetic flux leakage prevention metal cap 37 disposed on the side surface from above. In the laminated planar coil 38, the first to fifth planar coil layers 31, 32, 33, 34, and 35 are laminated on the substrate 21 via the first insulating layer 22 to the fourth insulating layer 25. The first to fifth planar coil layers 31, 32, 33, 34, and 35 are interconnected via via holes 22a, 23a, 24a, and 25a.

磁束漏洩防止金属キャップ37は、下面側に凹部37aを有しており、凹部37aが積層平面コイル38を収容するようにして、積層平面コイル38の上方から基板21の側面までの部分を被覆している。   The magnetic flux leakage prevention metal cap 37 has a concave portion 37 a on the lower surface side, and covers the portion from the upper side of the laminated planar coil 38 to the side surface of the substrate 21 so that the recessed portion 37 a accommodates the laminated planar coil 38. ing.

以上のような第2実施形態のインダクタ内蔵部品20においても、前述した図6に示すインダクタ内蔵部品10と同様に、磁束漏洩が防止されて十分なインダクタンスが得られる。   Also in the inductor built-in component 20 of the second embodiment as described above, the magnetic flux leakage is prevented and sufficient inductance is obtained as in the above-described inductor built-in component 10 shown in FIG.

さらに、第2実施形態のインダクタ内蔵部品20では、基板21の上に薄膜の平面コイル層を積層してインダクタを構成するので、従来の渦巻型のインダクタ部品を実装する場合に比べて小型・薄型化を図ることができる。   Furthermore, in the inductor built-in component 20 of the second embodiment, a thin planar coil layer is laminated on the substrate 21 to constitute the inductor, so that it is smaller and thinner than the case where a conventional spiral inductor component is mounted. Can be achieved.

これにより、半導体チップと電源回路を構成するインダクタ内蔵部品20とを同一の基板上に容易に搭載できるようになる。その結果、電源配線を最短に設定することができるので、電圧低下を防止することができ、半導体チップの安定した動作を実現できるようになる。   As a result, the semiconductor chip and the inductor built-in component 20 constituting the power supply circuit can be easily mounted on the same substrate. As a result, since the power supply wiring can be set to the shortest, a voltage drop can be prevented and a stable operation of the semiconductor chip can be realized.

以上の説明では、インダクタ内蔵部品20の積層平面コイル38として5層の平面コイル層を積層した場合を例示したが、平面コイル層の積層数は5層に限定されるものではなく、n層(nは2以上の整数)とすることができる。   In the above description, the case where five planar coil layers are laminated as the laminated planar coil 38 of the component 20 with a built-in inductor is exemplified, but the number of planar coil layers is not limited to five, and n layers ( n can be an integer of 2 or more.

(第3実施形態)
図11(a)〜(c)は本発明の第3実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である。図12は第3実施形態のインダクタ内蔵部品を示す断面図である。なお、図12に示す断面は、図11(c)のIII−III線に対応している。第3実施形態は、基板上に平面コイル層の他に半導体チップ及び電源回路を配置した点を特徴とする。
(Third embodiment)
11A to 11C are perspective views showing a method of manufacturing a component with a built-in inductor according to a third embodiment of the present invention in the order of steps. FIG. 12 is a cross-sectional view showing a part with a built-in inductor according to the third embodiment. The cross section shown in FIG. 12 corresponds to the line III-III in FIG. The third embodiment is characterized in that a semiconductor chip and a power supply circuit are arranged on a substrate in addition to a planar coil layer.

以下、第3実施形態のインダクタ内蔵部品について説明する。   The inductor built-in component according to the third embodiment will be described below.

図11(a)に示すように、配線基板41を用意し、その上面に平面コイル層42を形成する。平面コイル層42は、配線基板41の周縁部に沿って形成される。平面コイル層42を配線基板41の周縁部に沿って形成することにより、配線基板41の上面のスペースを有効に利用できる。   As shown in FIG. 11A, a wiring board 41 is prepared, and a planar coil layer 42 is formed on the upper surface thereof. The planar coil layer 42 is formed along the peripheral edge of the wiring board 41. By forming the planar coil layer 42 along the peripheral edge of the wiring board 41, the space on the upper surface of the wiring board 41 can be used effectively.

次に、配線基板41上の平面コイル層42の内側にDC/DCコンバータ43、半導体チップ44、及びキャパシタ45(受動部品)を実装する。平面コイル層42の一方の端部は配線基板41の配線(不図示)を介してDC/DCコンバータ43の出力端子に接続される。また、平面コイル層42の他方の端部はキャパシタ45及び半導体チップ44の電源入力端子(不図示)に接続される。上述の平面コイル層42、DC/DCコンバータ43及びキャパシタ45は半導体チップ44に電源供給するための電源回路を構成する。配線基板41の下面側には、外部接続端子46が設けられる。   Next, the DC / DC converter 43, the semiconductor chip 44, and the capacitor 45 (passive component) are mounted inside the planar coil layer 42 on the wiring substrate 41. One end of the planar coil layer 42 is connected to the output terminal of the DC / DC converter 43 via the wiring (not shown) of the wiring board 41. The other end of the planar coil layer 42 is connected to a capacitor 45 and a power input terminal (not shown) of the semiconductor chip 44. The planar coil layer 42, the DC / DC converter 43 and the capacitor 45 described above constitute a power supply circuit for supplying power to the semiconductor chip 44. External connection terminals 46 are provided on the lower surface side of the wiring board 41.

次に、図11(b)に示すように、配線基板41、平面コイル層42、DC/DCコンバータ43、半導体チップ44、及びキャパシタ45を被覆する絶縁層47を形成する。絶縁層47は、樹脂等から形成される。このようにして、配線基板41の上に、平面コイル層42、DC/DCコンバータ43、半導体チップ44、キャパシタ45及び絶縁層47が配置されて、回路基板41Aが得られる。   Next, as shown in FIG. 11B, an insulating layer 47 that covers the wiring substrate 41, the planar coil layer 42, the DC / DC converter 43, the semiconductor chip 44, and the capacitor 45 is formed. The insulating layer 47 is formed from a resin or the like. In this manner, the planar coil layer 42, the DC / DC converter 43, the semiconductor chip 44, the capacitor 45, and the insulating layer 47 are arranged on the wiring board 41, and the circuit board 41A is obtained.

次に、図11(c)に示すように、下面側に凹部48aを備える磁束漏洩防止金属キャップ48を回路基板41Aに装着する。磁束漏洩防止金属キャップ48は、鉄(軟鉄)、コバルト及びニッケルのいずれか、又はそれらの合金であって強磁性を示す金属材料(磁束漏洩防止金属)からなる。   Next, as shown in FIG. 11C, a magnetic flux leakage prevention metal cap 48 having a recess 48a on the lower surface side is attached to the circuit board 41A. The magnetic flux leakage prevention metal cap 48 is made of a metal material (magnetic flux leakage prevention metal) that is ferromagnetic (ferrous iron), cobalt, nickel, or an alloy thereof and exhibits ferromagnetism.

磁束漏洩防止金属キャップ48と回路基板41Aとの間には高い熱伝導率を有するシリコングリス等の熱伝導性樹脂を充填するか、あるいは、熱硬化性の接着剤を塗布して磁束漏洩防止金属キャップ48を装着する。特に、熱伝導性樹脂を充填する場合には、半導体チップ44の熱を熱伝導性樹脂を介して磁束漏洩防止金属キャップ48から外部に十分に放熱することができる。つまり、磁束漏洩防止金属キャップ48は半導体チップ44の放熱板として兼用することができる。この場合、磁束漏洩防止金属キャップ48には熱伝導率の高いニッケルが好適に用いられる。   Between the magnetic flux leakage prevention metal cap 48 and the circuit board 41A, a heat conductive resin such as silicon grease having a high thermal conductivity is filled, or a thermosetting adhesive is applied to the magnetic flux leakage prevention metal. A cap 48 is attached. In particular, when the heat conductive resin is filled, the heat of the semiconductor chip 44 can be sufficiently radiated from the magnetic flux leakage prevention metal cap 48 to the outside through the heat conductive resin. That is, the magnetic flux leakage prevention metal cap 48 can also be used as a heat sink for the semiconductor chip 44. In this case, nickel having high thermal conductivity is preferably used for the magnetic flux leakage prevention metal cap 48.

以上により第3実施形態のインダクタ内蔵部品40が完成する。   Thus, the inductor built-in component 40 of the third embodiment is completed.

図11(c)及び図12に示すように、第3実施形態のインダクタ内蔵部品40は、配線基板41の上に平面コイル層42が形成され、平面コイル層42の内側にDC/DCコンバータ43、半導体チップ44及びキャパシタ45が実装されている。平面コイル層42、キャパシタ45及びDC/DCコンバータ43は半導体チップ44の電源回路を構成する。さらに、配線基板41、DC/DCコンバータ43、半導体チップ44及びキャパシタ45は、絶縁層47で被覆されている。   As shown in FIGS. 11C and 12, in the inductor built-in component 40 of the third embodiment, a planar coil layer 42 is formed on a wiring board 41, and a DC / DC converter 43 is disposed inside the planar coil layer 42. A semiconductor chip 44 and a capacitor 45 are mounted. The planar coil layer 42, the capacitor 45, and the DC / DC converter 43 constitute a power supply circuit for the semiconductor chip 44. Further, the wiring substrate 41, the DC / DC converter 43, the semiconductor chip 44 and the capacitor 45 are covered with an insulating layer 47.

磁束漏洩防止金属キャップ48は、その凹部48aに回路基板41Aを収容するようにして、平面コイル層42の上方から配線基板41の側面までを被覆して装着されている。   The magnetic flux leakage prevention metal cap 48 is mounted so as to cover the circuit board 41A from the upper side of the planar coil layer 42 to the side surface of the wiring board 41 so as to accommodate the circuit board 41A in the recess 48a.

以上のように、第3実施形態のインダクタ内蔵部品40では、平面コイル層42の上方から配線基板41の側面までの部分を磁束漏洩防止金属キャップ48で被覆している。これにより、平面コイル層42で発生した磁束の漏洩を防止できるので、平面コイル層42から高いインダクタンスが得られるようになる。さらに、薄膜の平面コイル層42から、インダクタ素子を形成するので薄型化が可能になる。   As described above, in the inductor built-in component 40 of the third embodiment, the portion from the upper side of the planar coil layer 42 to the side surface of the wiring board 41 is covered with the magnetic flux leakage prevention metal cap 48. Thereby, since leakage of the magnetic flux generated in the planar coil layer 42 can be prevented, high inductance can be obtained from the planar coil layer 42. Further, since the inductor element is formed from the thin planar coil layer 42, the thickness can be reduced.

したがって、平面コイル層42を含んで構成される電源回路を半導体チップ44と同一の配線基板41に配置できるようになる。また、平面コイル層42を配線基板41の周縁部に沿って形成し、その内側に半導体チップ44及び電源回路を搭載するので、配線基板41上のスペースを有効利用することができ、回路基板41Aをより小型化できる。   Therefore, the power supply circuit including the planar coil layer 42 can be arranged on the same wiring substrate 41 as the semiconductor chip 44. Further, since the planar coil layer 42 is formed along the peripheral edge of the wiring board 41 and the semiconductor chip 44 and the power supply circuit are mounted on the inner side thereof, the space on the wiring board 41 can be used effectively, and the circuit board 41A. Can be made smaller.

このようにして、十分なインダクタンスが得られる薄型の平面コイル層42(インダクタ素子)をDC/DCコンバータ43及びキャパシタ45と共に半導体チップ44の直近に形成することができる。これにより電源配線の電圧低下を防ぎ、半導体チップ44の安定動作を実現できる。   In this manner, a thin planar coil layer 42 (inductor element) capable of obtaining sufficient inductance can be formed in the immediate vicinity of the semiconductor chip 44 together with the DC / DC converter 43 and the capacitor 45. As a result, the voltage drop of the power supply wiring can be prevented and stable operation of the semiconductor chip 44 can be realized.

(第4実施形態)
図13(a)〜(c)は本発明の第4実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である(その1)。図14(a)〜(b)は本発明の第4実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である(その2)。第4実施形態のインダクタ内蔵部品は、半導体チップ及び電源回路の上に絶縁層を介して平面コイル層を設けた点で図12に示したインダクタ内蔵部品40と異なる。
(Fourth embodiment)
FIGS. 13A to 13C are perspective views showing the method of manufacturing a component with a built-in inductor according to the fourth embodiment of the present invention in the order of steps (No. 1). 14 (a) to 14 (b) are perspective views showing the method of manufacturing a component with a built-in inductor according to the fourth embodiment of the present invention in the order of steps (No. 2). The inductor-embedded component of the fourth embodiment is different from the inductor-embedded component 40 shown in FIG. 12 in that a planar coil layer is provided on the semiconductor chip and the power supply circuit via an insulating layer.

以下、図13〜図14を参照しながら第4実施形態のインダクタ内蔵部品についてその製造方法と共に説明する。   Hereinafter, the inductor built-in component according to the fourth embodiment will be described together with its manufacturing method with reference to FIGS.

図13(a)に示すように、まず、上面に金属柱52a、52bが設けられた配線基板51を用意する。金属柱52aは、後述する平面コイル層の内周側の端部に対応する部分に形成され、金属柱52bは、平面コイル層の外周側の端部に対応する部分に形成されている。   As shown in FIG. 13A, first, a wiring board 51 having metal pillars 52a and 52b provided on the upper surface is prepared. The metal column 52a is formed at a portion corresponding to an inner peripheral side end portion of the planar coil layer described later, and the metal column 52b is formed at a portion corresponding to an outer peripheral side end portion of the planar coil layer.

次に、配線基板51の上面に、DC/DCコンバータ53、半導体チップ54、及びキャパシタ55(受動部品)等を実装する。配線基板51の下面側には外部接続端子56が設けられる。   Next, a DC / DC converter 53, a semiconductor chip 54, a capacitor 55 (passive component), and the like are mounted on the upper surface of the wiring board 51. External connection terminals 56 are provided on the lower surface side of the wiring board 51.

次いで、図13(b)に示すように、配線基板51、金属柱52a、52b、DC/DCコンバータ53、半導体チップ54、及びキャパシタ55の上に樹脂等からなる下側絶縁層57を形成する。続いて、下側絶縁層57にドリル及びレーザ加工を行うことにより、金属柱52a、52bの上面に到達する開口部57a及び57bをそれぞれ形成する。   Next, as shown in FIG. 13B, a lower insulating layer 57 made of resin or the like is formed on the wiring substrate 51, the metal pillars 52a and 52b, the DC / DC converter 53, the semiconductor chip 54, and the capacitor 55. . Subsequently, by performing drilling and laser processing on the lower insulating layer 57, openings 57a and 57b reaching the upper surfaces of the metal columns 52a and 52b are formed, respectively.

その後、図13(c)に示すように、絶縁層57及び開口部57a、57bの上に渦巻状の平面コイル層58を形成する。平面コイル層58は例えばセミアディティブ法により形成する。平面コイル層58の外周側の一端は金属柱52bを介してDC/DCコンバータ53に接続され、平面コイル層58の内周側の一端は金属柱52aを介してキャパシタ55及び半導体チップ54に接続される。上記の平面コイル層58、キャパシタ55及びDC/DCコンバータ53は半導体チップ54に電源を供給するための電源回路を構成する。   Thereafter, as shown in FIG. 13C, a spiral planar coil layer 58 is formed on the insulating layer 57 and the openings 57a and 57b. The planar coil layer 58 is formed by, for example, a semi-additive method. One end on the outer peripheral side of the planar coil layer 58 is connected to the DC / DC converter 53 via the metal pillar 52b, and one end on the inner peripheral side of the planar coil layer 58 is connected to the capacitor 55 and the semiconductor chip 54 via the metal pillar 52a. Is done. The planar coil layer 58, the capacitor 55, and the DC / DC converter 53 constitute a power supply circuit for supplying power to the semiconductor chip 54.

次いで、図14(a)に示すように、下側絶縁層57及び平面コイル層58の上に上側絶縁層59を形成する。上側絶縁層59は、例えばソルダレジスト等の樹脂材料を塗布することにより形成できる。   Next, as shown in FIG. 14A, the upper insulating layer 59 is formed on the lower insulating layer 57 and the planar coil layer 58. The upper insulating layer 59 can be formed by applying a resin material such as a solder resist.

このようにして、配線基板51の上に、DC/DCコンバータ53、半導体チップ54及びキャパシタ55が実装され、それらの上に、下側絶縁層57を介して平面コイル層58及び上側絶縁層59が形成されることにより回路基板51Aが構成される。   In this way, the DC / DC converter 53, the semiconductor chip 54, and the capacitor 55 are mounted on the wiring substrate 51, and the planar coil layer 58 and the upper insulating layer 59 are disposed thereon via the lower insulating layer 57. As a result, the circuit board 51A is configured.

その後、図14(b)及び図15に示すように、下面側に凹部60aを備える磁束漏洩防止金属キャップ60を回路基板51Aに装着する。磁束漏洩防止金属キャップ60は、その凹部60aに回路基板51Aを収容するようにして、平面コイル層58の上方から回路基板51の側面までの部分を被覆して装着される。磁束漏洩防止金属キャップ60は、鉄(軟鉄)、コバルト及びニッケルのいずれか、又はそれらの合金であって強磁性を示す金属材料(磁束漏洩防止金属)からなる。   Thereafter, as shown in FIGS. 14B and 15, a magnetic flux leakage prevention metal cap 60 having a recess 60a on the lower surface side is attached to the circuit board 51A. The magnetic flux leakage prevention metal cap 60 is attached so as to cover the portion from the upper side of the planar coil layer 58 to the side surface of the circuit board 51 so that the circuit board 51A is accommodated in the recess 60a. The magnetic flux leakage prevention metal cap 60 is made of a metal material (magnetic flux leakage prevention metal) which is one of iron (soft iron), cobalt and nickel, or an alloy thereof and exhibits ferromagnetism.

磁束漏洩防止金属キャップ60と回路基板51との間には、高い熱伝導率を有するシリコングリス等の熱伝導性樹脂を充填するか、あるいは、熱硬化性の接着剤を塗布して磁束漏洩防止金属キャップ60を装着する。特に、熱伝導性樹脂を充填する場合には、半導体チップ54の熱を熱伝導性樹脂を介して磁束漏洩防止金属キャップ60から外部に十分に放熱することができる。このため、本実施形態においても磁束漏洩防止金属キャップ60は半導体チップ54の放熱板として兼用することができる。   Magnetic flux leakage prevention metal cap 60 and circuit board 51 are filled with a heat conductive resin such as silicon grease having a high thermal conductivity, or a thermosetting adhesive is applied to prevent magnetic flux leakage. A metal cap 60 is attached. In particular, when the thermally conductive resin is filled, the heat of the semiconductor chip 54 can be sufficiently radiated from the magnetic flux leakage preventing metal cap 60 to the outside through the thermally conductive resin. For this reason, also in this embodiment, the magnetic flux leakage prevention metal cap 60 can be used as a heat sink for the semiconductor chip 54.

以上により、第4実施形態のインダクタ内蔵部品50が完成する。   Thus, the inductor built-in component 50 of the fourth embodiment is completed.

図15は、第4実施形態のインダクタ内蔵部品を示す模式図である。なお、図15の左側は図14(b)のIV−IV線に沿った部分の断面を示し、右側は金属柱と平面コイル層との接続部の断面を示している。   FIG. 15 is a schematic diagram illustrating a part with a built-in inductor according to the fourth embodiment. Note that the left side of FIG. 15 shows a cross section of the portion along the line IV-IV in FIG. 14B, and the right side shows a cross section of the connection portion between the metal column and the planar coil layer.

図15に示すように、第4実施形態のインダクタ内蔵部品50は、回路基板51Aと、その上方及び側方を被覆する磁束漏洩防止金属キャップ60とを備えている。   As shown in FIG. 15, the inductor built-in component 50 of the fourth embodiment includes a circuit board 51 </ b> A and a magnetic flux leakage prevention metal cap 60 that covers the upper side and the side thereof.

回路基板51Aでは、金属柱52a、52bが形成された配線基板51の上にDC/DCコンバータ53、半導体チップ54、及びキャパシタ55が実装されている。また、配線基板51の上にはそれらを被覆する下側絶縁層57が形成されている。さらに、下側絶縁層57の上に、下側絶縁層57に形成された開口部57a、57bを介して金属柱52a、52bと接続された平面コイル層58が形成されている。さらに、下側絶縁層57及び平面コイル層58を被覆する上側絶縁層59が形成されている。   In the circuit board 51A, the DC / DC converter 53, the semiconductor chip 54, and the capacitor 55 are mounted on the wiring board 51 on which the metal pillars 52a and 52b are formed. A lower insulating layer 57 is formed on the wiring board 51 to cover them. Further, a planar coil layer 58 connected to the metal pillars 52 a and 52 b through openings 57 a and 57 b formed in the lower insulating layer 57 is formed on the lower insulating layer 57. Further, an upper insulating layer 59 that covers the lower insulating layer 57 and the planar coil layer 58 is formed.

磁束漏洩防止金属キャップ60は、その凹部60aに回路基板51Aを収容するようにして、平面コイル層58の上方から回路基板51Aの側面までの部分を被覆している。   The magnetic flux leakage prevention metal cap 60 covers the portion from the upper side of the planar coil layer 58 to the side surface of the circuit board 51A so that the circuit board 51A is accommodated in the recess 60a.

第4実施形態のインダクタ内蔵部品50は、上述した図12に示すインダクタ内蔵部品40と同様に、外部への磁束漏洩を防止できるので、平面コイル層58のインダクタンスをより高くすることができる。   The inductor built-in component 50 according to the fourth embodiment can prevent magnetic flux leakage to the outside as in the above-described inductor built-in component 40 shown in FIG. 12, so that the inductance of the planar coil layer 58 can be further increased.

さらに、インダクタ内蔵部品50では、平面コイル層58が下側絶縁層57を介して半導体チップ54及び電源回路の上に形成されているので、これらの部品の配置レイアウトに影響されることなく平面コイル層58を所望の形状に形成できる。   Further, in the inductor built-in component 50, since the planar coil layer 58 is formed on the semiconductor chip 54 and the power supply circuit via the lower insulating layer 57, the planar coil is not affected by the layout of these components. Layer 58 can be formed into a desired shape.

また、平面コイル層58を含んで構成される電源回路を半導体チップ54と同一の配線基板51に搭載することができる。このようにして、十分なインダクタンスが得られる薄型の平面コイル層58(インダクタ素子)をDC/DCコンバータ53及びキャパシタ55と共に半導体チップ54の直近に形成することができる。これにより電源配線の電圧低下を防ぎ、半導体チップ54の安定動作を実現できる。   In addition, a power supply circuit including the planar coil layer 58 can be mounted on the same wiring substrate 51 as the semiconductor chip 54. In this manner, a thin planar coil layer 58 (inductor element) capable of obtaining sufficient inductance can be formed in the immediate vicinity of the semiconductor chip 54 together with the DC / DC converter 53 and the capacitor 55. As a result, the voltage drop of the power supply wiring can be prevented, and the stable operation of the semiconductor chip 54 can be realized.

なお、本実施形態においても、平面コイル層58をn層(nは2以上の整数)積層してもよい。   Also in this embodiment, the planar coil layer 58 may be stacked by n layers (n is an integer of 2 or more).

(第5実施形態)
図16及び図17は第5実施形態のインダクタ内蔵部品の製造方法を示す斜視図である。図18は第5実施形態のインダクタ内蔵部品の製造方法を示す断面図である。図19は、第5実施形態のインダクタ内蔵部品70を示す断面図である。なお、図19は図17のV−V線における断面を示している。
(Fifth embodiment)
16 and 17 are perspective views showing a method for manufacturing the inductor built-in component according to the fifth embodiment. FIG. 18 is a cross-sectional view illustrating a method for manufacturing a component with a built-in inductor according to a fifth embodiment. FIG. 19 is a cross-sectional view showing a part 70 with a built-in inductor according to the fifth embodiment. FIG. 19 shows a cross section taken along line V-V in FIG.

第5実施形態のインダクタ内蔵部品は、平面コイル層の上下側に配置された磁束漏洩防止金属からなる金属層と、平面コイル層の外側及び内側に配置された磁束漏洩防止金属からなる貫通金属部とで平面コイル層の上下及び周囲を囲んだ構造を有する点を特徴とする。   The component with a built-in inductor according to the fifth embodiment includes a metal layer made of magnetic flux leakage preventing metal disposed on the upper and lower sides of the planar coil layer, and a through metal portion made of magnetic flux leakage preventing metal disposed on the outer and inner sides of the planar coil layer. And having a structure surrounding the top and bottom and the periphery of the planar coil layer.

以下、第5実施形態のインダクタ内蔵部品についてその製造方法と共に説明する。   Hereinafter, the inductor built-in component according to the fifth embodiment will be described together with its manufacturing method.

まず、図16に示すように下面側に第1金属層72を備えた下側基板71と、上面に平面コイル層75が形成された中間基板74と、上面側に第2金属層77を備えた上側基板76とを用意する。下側基板71、中間基板74及び上側基板77には第1実施形態の基板11と同様の材料を用いることができる。   First, as shown in FIG. 16, a lower substrate 71 having a first metal layer 72 on the lower surface side, an intermediate substrate 74 having a planar coil layer 75 formed on the upper surface, and a second metal layer 77 on the upper surface side. An upper substrate 76 is prepared. The lower substrate 71, the intermediate substrate 74, and the upper substrate 77 can be made of the same material as the substrate 11 of the first embodiment.

下側基板71の第1金属層72は、磁束漏洩防止金属から形成される。磁束漏洩防止金属は、鉄(軟鉄)、コバルト及びニッケルのいずれか又はそれらの合金であって強磁性を示す金属材料からなる。磁束漏洩防止金属をニッケルとする場合には、銅層(銅箔)が貼着された基板を用意し、その銅層の上にニッケル層を電解めっき法で形成することにより、第1金属層72を得る。   The first metal layer 72 of the lower substrate 71 is made of a magnetic flux leakage preventing metal. The magnetic flux leakage preventing metal is made of a metal material that is ferromagnetic and is one of iron (soft iron), cobalt, nickel, or an alloy thereof. When the magnetic flux leakage prevention metal is nickel, a first metal layer is prepared by preparing a substrate on which a copper layer (copper foil) is adhered and forming a nickel layer on the copper layer by electrolytic plating. 72 is obtained.

中間基板74は、中間基板74の上面にセミアディティブ法等で平面コイル層76を形成して得られる。   The intermediate substrate 74 is obtained by forming the planar coil layer 76 on the upper surface of the intermediate substrate 74 by a semi-additive method or the like.

上側基板76に形成された第2金属層77は、第1金属層72と同一金属から形成される。   The second metal layer 77 formed on the upper substrate 76 is made of the same metal as the first metal layer 72.

なお、上記の説明では、第1金属層72及び第2金属層77を、銅層と銅層上に形成された磁束漏洩防止金属層とで構成する場合を例示したが、本実施形態はこれに限定されるものではなく、第1金属層72及び第2金属層77を磁束漏洩防止金属層のみで構成してもよい。この場合には、第1金属層72を備えた下側基板71は基板の下面に磁束漏洩防止金属層をスパッタ法等で形成して作製される。第2金属層77を備えた上側基板76についても同様である。   In the above description, the case where the first metal layer 72 and the second metal layer 77 are constituted by a copper layer and a magnetic flux leakage prevention metal layer formed on the copper layer is exemplified. However, the first metal layer 72 and the second metal layer 77 may be composed of only the magnetic flux leakage prevention metal layer. In this case, the lower substrate 71 provided with the first metal layer 72 is produced by forming a magnetic flux leakage preventing metal layer on the lower surface of the substrate by sputtering or the like. The same applies to the upper substrate 76 provided with the second metal layer 77.

次に、図17に示すように、下側基板71、中間基板74及び上側基板76を、接着剤を用いて貼り合わせて積層体80を形成する。その後、第1金属層72の表面及び第2金属層77の表面を被覆するように絶縁層(不図示)を形成する。   Next, as illustrated in FIG. 17, the lower substrate 71, the intermediate substrate 74, and the upper substrate 76 are bonded together using an adhesive to form a stacked body 80. Thereafter, an insulating layer (not shown) is formed so as to cover the surface of the first metal layer 72 and the surface of the second metal layer 77.

次に、図17に示すように、積層体80にドリル加工を施すことにより、平面コイル層75の外側を囲む部分に下側基板71の上面から上側基板77の下面まで貫通する複数のスルーホールTHを形成する。さらに、平面コイル層75の内側にも下側基板71の上面から上側基板77の下面まで貫通するスルーホールTHを形成する。   Next, as shown in FIG. 17, a plurality of through holes penetrating from the upper surface of the lower substrate 71 to the lower surface of the upper substrate 77 in a portion surrounding the outside of the planar coil layer 75 by drilling the laminated body 80. Form TH. Further, a through hole TH penetrating from the upper surface of the lower substrate 71 to the lower surface of the upper substrate 77 is also formed inside the planar coil layer 75.

次に、図18に示すように、スルーホールTHが形成された積層体80を、めっき給電材90の上に配置し、めっき給電材90を給電経路とする電解めっき法により、スルーホールTH内に例えばニッケル(Ni)等の強磁性を示す金属(磁束漏洩防止金属)を形成する。なお、スルーホールTH内には鉄(軟鉄)やコバルトを充填してもよい。これにより、平面コイル層75の周囲を囲むように配置された複数の外側貫通金属部78Aと、平面コイル層75の内側に配置された内側貫通金属部78Bとが形成される。外側貫通金属部78A及び内側貫通金属部78Bは、下側基板71から上側基板76まで貫通して形成されると共に、第1金属層72及び第2金属層77と電気的に接続して形成される。   Next, as shown in FIG. 18, the laminated body 80 in which the through hole TH is formed is disposed on the plating power supply material 90, and the inside of the through hole TH is obtained by electrolytic plating using the plating power supply material 90 as a power supply path. For example, a metal exhibiting ferromagnetism (magnetic flux leakage prevention metal) such as nickel (Ni) is formed. The through hole TH may be filled with iron (soft iron) or cobalt. As a result, a plurality of outer through metal portions 78A arranged so as to surround the planar coil layer 75 and an inner through metal portion 78B arranged inside the planar coil layer 75 are formed. The outer through metal portion 78A and the inner through metal portion 78B are formed so as to penetrate from the lower substrate 71 to the upper substrate 76 and are electrically connected to the first metal layer 72 and the second metal layer 77. The

その後、図19に示すように、積層体80の下面に、平面コイル層75と電気的に接続される外部接続端子79を形成する。   Thereafter, as shown in FIG. 19, external connection terminals 79 that are electrically connected to the planar coil layer 75 are formed on the lower surface of the laminate 80.

以上により、第5実施形態のインダクタ内蔵部品70が完成する。   Thus, the inductor built-in component 70 of the fifth embodiment is completed.

図19に示すように、第5実施形態のインダクタ内蔵部品70は、平面コイル層75が形成された中間基板74の下側に、下面側に第1金属層72を備えた下側基板71が配置されている。また、中間基板74の上側には、上面側に第2金属層77を備えた上側基板76が配置されている。   As shown in FIG. 19, in the inductor built-in component 70 of the fifth embodiment, a lower substrate 71 having a first metal layer 72 on the lower surface side is provided below the intermediate substrate 74 on which the planar coil layer 75 is formed. Has been placed. Further, an upper substrate 76 having a second metal layer 77 on the upper surface side is disposed on the upper side of the intermediate substrate 74.

さらに、平面コイル層75の外側には、上側基板76から下側基板71までを貫通して形成されると共に、第1、第2金属層72、77に接続され、かつ平面コイル層75の外側を囲むように配置された複数の外側貫通金属部78Aが形成されている。また、平面コイル層75の内側には、上側基板76から下側基板71までを貫通して形成されると共に、第1、第2金属層72、77に接続された内側貫通金属部78Bが配置されている。   Further, the outer surface of the planar coil layer 75 is formed so as to penetrate from the upper substrate 76 to the lower substrate 71, and is connected to the first and second metal layers 72 and 77, and the outer surface of the planar coil layer 75. A plurality of outer penetrating metal portions 78A arranged so as to surround are formed. Further, inside the planar coil layer 75, an inner through metal portion 78B is formed so as to penetrate from the upper substrate 76 to the lower substrate 71 and connected to the first and second metal layers 72 and 77. Has been.

このように、第5実施形態のインダクタ内蔵部品70では、平面コイル層75の上下と外側と内側とを磁束漏洩防止金属(第1、第2金属層72、77、外側、内側貫通金属部78A、78B)で囲んだ構造となっている。外部接続端子79を介して平面コイル層75に電流を流すと、平面コイル層75の周囲に発生した磁束は、第2金属層77内に集められる。なお、第2金属層77の銅層部分は常磁性であるため、銅層では磁束が透過する。   As described above, in the inductor built-in component 70 according to the fifth embodiment, the magnetic flux leakage preventing metal (first and second metal layers 72 and 77, outer and inner penetrating metal portions 78 </ b> A) is formed between the upper and lower sides, the outer side, and the inner side of the planar coil layer 75. 78B). When a current is passed through the planar coil layer 75 via the external connection terminal 79, the magnetic flux generated around the planar coil layer 75 is collected in the second metal layer 77. Since the copper layer portion of the second metal layer 77 is paramagnetic, magnetic flux is transmitted through the copper layer.

上側の第2金属層77に集められた磁束は、平面コイル層75の外側の外側貫通金属部78Aに導かれ、外側貫通金属部78Aを経て第1金属層72内に導かれる。さらに、第1金属層72に導かれた磁束は内側貫通金属部78Bに導かれ、内部貫通金属部78Bを経て再び第2金属層77に戻る。   The magnetic flux collected in the upper second metal layer 77 is guided to the outer through metal portion 78A outside the planar coil layer 75, and is guided into the first metal layer 72 through the outer through metal portion 78A. Further, the magnetic flux guided to the first metal layer 72 is guided to the inner through metal portion 78B, and returns to the second metal layer 77 again through the internal through metal portion 78B.

このように、第5実施形態のインダクタ内蔵部品70によれば、平面コイル層75を流れる電流で発生した磁束は、第1、第2金属層72、77、外側貫通金属部78A及び内側貫通金属部77Bによって閉じ込められ、磁束の外部への漏洩が防止される。そのため、平面コイル層75と磁束の鎖交回数を増加させることができ、平面コイル層75のインダクタンスを高めることができる。   Thus, according to the inductor built-in component 70 of the fifth embodiment, the magnetic flux generated by the current flowing through the planar coil layer 75 is generated by the first and second metal layers 72 and 77, the outer penetrating metal portion 78A and the inner penetrating metal. It is confined by the portion 77B, and leakage of the magnetic flux to the outside is prevented. Therefore, the number of linkages between the planar coil layer 75 and the magnetic flux can be increased, and the inductance of the planar coil layer 75 can be increased.

また、インダクタ内蔵部品70では、中間基板74に薄膜の平面コイル層75を作り込んでインダクタ素子を構成するので、インダクタ内蔵部品70の薄型化を図ることができる。   In the inductor built-in component 70, the inductor element is configured by forming the thin planar coil layer 75 on the intermediate substrate 74, so that the inductor built-in component 70 can be thinned.

これにより、半導体チップと電源回路を構成するインダクタ内蔵部品70とを同一の基板上に容易に搭載できるようになる。その結果、電源配線を最短に設定することができるので電源配線の電圧低下を防止することができ、半導体チップの安定した動作を実現できるようになる。   As a result, the semiconductor chip and the inductor built-in component 70 constituting the power supply circuit can be easily mounted on the same substrate. As a result, since the power supply wiring can be set to the shortest, a voltage drop of the power supply wiring can be prevented, and a stable operation of the semiconductor chip can be realized.

なお、上述の説明では、一層の平面コイル層75を作りこむ場合を例示したが、本実施形態はこれに限定されるものではなく、平面コイル層75をn層(nは2以上の整数)積層した積層平面コイルとしてもよい。この場合には、平面コイル層75が形成された中間基板を複数積層するとともに、各平面コイル層75の端部をビア等で相互接続して積層平面コイルを形成することができる。また、平面コイル層75が形成された中間基板の上にビルドアップ工法等で絶縁層及び平面コイル層を交互に複数層形成することで積層平面コイルを作製してもよい。   In the above description, the case where one planar coil layer 75 is formed is illustrated, but the present embodiment is not limited to this, and the planar coil layer 75 includes n layers (n is an integer of 2 or more). It is good also as a laminated flat coil. In this case, it is possible to form a laminated planar coil by laminating a plurality of intermediate substrates on which the planar coil layers 75 are formed and interconnecting the ends of each planar coil layer 75 with vias or the like. Alternatively, a laminated planar coil may be produced by alternately forming a plurality of insulating layers and planar coil layers on the intermediate substrate on which the planar coil layer 75 is formed by a build-up method or the like.

10、20、40、50、70…インダクタ内蔵部品、11、21…基板、11a、22a、23a、24a、25a…ビアホール、12、31、32、33、34、35、42、58、75…平面コイル層、13、22、23、24、25、26、47、57、59…絶縁層、14、37、48、60…磁束漏洩防止金属キャップ、15、36、46、56、79…外部接続端子、41、51…配線基板、41A、51A…回路基板、52a、52b…金属柱、43、53…DC/DCコンバータ、44、54…半導体チップ、45、55…受動部品(キャパシタ)、57a、57b…開口部、71…下側基板、72…第1金属層、74…中間基板、76…上側基板、77…第2金属層、78A…外側貫通金属部、78B…内側貫通金属部、めっき給電材…90、TH…スルーホール。   10, 20, 40, 50, 70 ... Inductor built-in components, 11, 21 ... Substrate, 11a, 22a, 23a, 24a, 25a ... Via holes, 12, 31, 32, 33, 34, 35, 42, 58, 75 ... Planar coil layer, 13, 22, 23, 24, 25, 26, 47, 57, 59 ... Insulating layer, 14, 37, 48, 60 ... Magnetic flux leakage prevention metal cap, 15, 36, 46, 56, 79 ... External Connection terminals, 41, 51 ... wiring boards, 41A, 51A ... circuit boards, 52a, 52b ... metal pillars, 43, 53 ... DC / DC converters, 44, 54 ... semiconductor chips, 45, 55 ... passive components (capacitors), 57a, 57b ... opening, 71 ... lower substrate, 72 ... first metal layer, 74 ... intermediate substrate, 76 ... upper substrate, 77 ... second metal layer, 78A ... outer through metal portion, 78B ... inner through metal portion Plating power-supply material ... 90, TH ... through-hole.

Claims (2)

平面コイル層が形成された中間基板と、
前記中間基板の下に配置され、下面側を覆うベタ状の第1金属層を有する下側基板と、
前記中間基板の上に配置され、上面側を覆うベタ状の第2金属層を有する上側基板と、
前記上側基板から下側基板までを貫通して形成されると共に、前記第1、第2金属層に接続され、かつ前記平面コイルの外側を囲むように配置された複数の外側貫通金属部と、
前記上側基板から下側基板までを貫通して形成されると共に、前記第1、第2金属層に接続され、かつ前記平面コイルの内側に配置された内側貫通金属部と、を有し、
前記第1金属層、前記第2金属層、前記外側貫通金属部、及び前記内側貫通金属部は、磁束漏洩防止金属から形成され
前記外側貫通金属部は、その側面において前記第1金属層と前記第2金属層に接触し、
前記内側貫通金属部は、その側面において前記第1金属層と前記第2金属層に接触していることを特徴とするインダクタ内蔵部品。
An intermediate substrate on which a planar coil layer is formed;
A lower substrate disposed under the intermediate substrate and having a solid first metal layer covering the lower surface side;
An upper substrate having a solid second metal layer disposed on the intermediate substrate and covering the upper surface side;
A plurality of outer penetrating metal portions formed so as to penetrate from the upper substrate to the lower substrate, connected to the first and second metal layers, and disposed so as to surround the outside of the planar coil;
An inner penetrating metal portion formed through the upper substrate to the lower substrate, connected to the first and second metal layers, and disposed inside the planar coil,
The first metal layer, the second metal layer, the outer penetrating metal part, and the inner penetrating metal part are formed of a magnetic flux leakage prevention metal ,
The outer penetrating metal part is in contact with the first metal layer and the second metal layer on its side surface,
It said inner through metal portion, the inductor internal components characterized that you have contact with the second metal layer and the first metal layer at the side surface thereof.
前記磁束漏洩防止金属は、鉄、コバルト、及びニッケルのいずれか又はそれらの合金からなることを特徴とする請求項1に記載のインダクタ内蔵部品。   The inductor built-in component according to claim 1, wherein the magnetic flux leakage preventing metal is made of iron, cobalt, nickel, or an alloy thereof.
JP2014128866A 2014-06-24 2014-06-24 Inductor built-in components Active JP5890475B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014128866A JP5890475B2 (en) 2014-06-24 2014-06-24 Inductor built-in components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014128866A JP5890475B2 (en) 2014-06-24 2014-06-24 Inductor built-in components

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009280580A Division JP5570196B2 (en) 2009-12-10 2009-12-10 Inductor built-in parts

Publications (2)

Publication Number Publication Date
JP2014199944A JP2014199944A (en) 2014-10-23
JP5890475B2 true JP5890475B2 (en) 2016-03-22

Family

ID=52356645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014128866A Active JP5890475B2 (en) 2014-06-24 2014-06-24 Inductor built-in components

Country Status (1)

Country Link
JP (1) JP5890475B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110619996B (en) 2018-06-20 2022-07-08 株式会社村田制作所 Inductor and method for manufacturing the same
JP7067499B2 (en) * 2018-06-20 2022-05-16 株式会社村田製作所 Inductors and their manufacturing methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184945A (en) * 2000-12-11 2002-06-28 Fuji Electric Co Ltd Semiconductor device integrated with magnetic element
JP2003158017A (en) * 2001-11-21 2003-05-30 Jhc Osaka:Kk Transformer
JP3914173B2 (en) * 2003-05-29 2007-05-16 新科實業有限公司 Thin film coil and method for forming the same, thin film magnetic head and method for manufacturing the same
WO2007119426A1 (en) * 2006-03-24 2007-10-25 Matsushita Electric Industrial Co., Ltd. Inductance component

Also Published As

Publication number Publication date
JP2014199944A (en) 2014-10-23

Similar Documents

Publication Publication Date Title
JP5570196B2 (en) Inductor built-in parts
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
JP5549600B2 (en) Manufacturing method of module with flat coil and module with flat coil
JP4711026B2 (en) Compound module
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
WO2011102561A1 (en) Multilayer printed circuit board and manufacturing method therefor
JP4354472B2 (en) Electronic component module
JP2015088753A (en) Coil component and manufacturing method of the same, coil component built-in substrate, and voltage adjustment module including the substrate
TW201707022A (en) Module substrate
JP2008171965A (en) Microminiature power converter
US20140306791A1 (en) Power converter
JP2008270532A (en) Substrate with built-in inductor and manufacturing method thereof
JP2009246159A (en) Multiple output magnetic induction unit, and multiple output micro power converter having the same
JP2018182222A (en) Printed wiring board and switching regulator
JP2008060427A (en) Passive component and electronic component module
JP2014135502A (en) Circuit board manufacturing method and circuit board
JPWO2013137044A1 (en) Inductor-embedded substrate manufacturing method, inductor-embedded substrate, and power supply module using the same
JP5890475B2 (en) Inductor built-in components
JP6742418B2 (en) Power module and method of manufacturing power module
JP6587795B2 (en) Circuit module
JP6304376B2 (en) Multi-layer board with built-in components
JP2013102047A (en) Component built-in wiring board and method of manufacturing the same
JP6572791B2 (en) COIL COMPOSITE COMPONENT, MULTILAYER BOARD, AND METHOD FOR PRODUCING COIL COMPOSITE COMPONENT
US10512163B2 (en) Electronic component mounting board
JP2014127512A (en) Wiring board, electronic device and manufacturing method for electronic device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160218

R150 Certificate of patent or registration of utility model

Ref document number: 5890475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150