JP2013168438A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】拡散深さを抑えつつ不純物量の多い拡散層を形成できるようにする。
【解決手段】本発明は、固相拡散にて拡散層を形成する工程を含む半導体装置の製造方法であり、下から順にノンドープシリコン膜、Ｐドープシリコン膜の積層構造、または下から順にＡｓドープシリコン膜、Ｐドープシリコン膜の積層構造を形成する工程と、前記積層構造に対して固相拡散を行う工程と、を含み、それぞれの膜の不純物濃度、膜厚の少なくとも一方を調整することにより、Ｓｉ基板中の不純物濃度のプロファイルを調整することを特徴とする。
【選択図】図１

Description

本発明は半導体装置の製造方法に関する。

半導体装置の製造工程における不純物の拡散は、イオン注入が主流となってきているが、固相拡散を採用せざるを得ない場合がある。

これまでの固相拡散について簡単に説明すると、図５に示すようにＳｉ（シリコン）基板１上のＰ（燐）ドープ（Ｐ−ｄｏｐｅｄ）ポリシリコン膜２の単層、あるいは図６に示すようにＳｉ基板１上のＡｓ（砒素）ドープ（Ａｓ−ｄｏｐｅｄ）ポリシリコン膜３の単層に熱処理を行うことで拡散層を形成している。

このような固相拡散による拡散層の形成例は、特許文献１に示されている。特許文献１にはシリコンピラーを用いた縦型トランジスタを有する半導体記憶装置の製造方法が示され、特にシリコンピラーの下部に、下部拡散層を形成するために固相拡散が実施される。

図７を参照して、上記半導体記憶装置における縦型トランジスタ及びその周囲の構造を簡単に説明する。

図７において、縦型トランジスタは、Ｓｉ基板１に形成された複数のシリコンピラー１０と、ゲート絶縁膜１３を介してシリコンピラー１０の側面を覆うゲート電極１４と、シリコンピラー１０の下部、上部にそれぞれ形成された下部拡散層１１、上部拡散層１２と、下部拡散層１１に接続されたビット線ＢＬと、コンタクト１６を介して上部拡散層１２に接続された記憶素子Ｃｐとを含む。

図８を参照して、下部拡散層１１の形成工程を２つの例について説明する。

図８（ａ）の第１の例では、複数のシリコンピラー１０の間の溝の底部にビット線となる導電膜２０を形成する。次に、溝の側壁（内壁）の一方において導電膜２０に隣接する部分を除いて、溝の側壁及びシリコンピラー１０の上面を覆うようにシリコン酸化膜２１を形成する。続いて、例えばモノシラン（ＳｉＨ_４）とホスフィン（ＰＨ_３）を原料ガスとするＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、複数のシリコンピラー１０の間の溝をＰドープＳｉ単層膜２２で埋設する。次に、所定の温度及び時間だけ熱処理を行うことにより、シリコン酸化膜２１の無い部分に対応するシリコンピラー１０には拡散層２３が形成される。ＰドープＳｉ単層膜２２は後に除去される。

一方、図８（ｂ）の第２の例では、複数のシリコンピラー１０の間の溝の底部にビット線となる導電膜２０を形成する。次に、溝の側壁の一方において導電膜２０に隣接する部分を除いて、溝の側壁及びシリコンピラー１０の上面を覆うようにシリコン酸化膜２１を形成する。続いて、例えばモノシラン（ＳｉＨ_４）とアルシン（ＡｓＨ_３）を原料ガスとするＣＶＤ法により、複数のシリコンピラー１０の間の溝をＡｓドープＳｉ単層膜２５で埋設する。次に、所定の温度及び時間だけ熱処理を行うことにより、シリコン酸化膜２１の無い部分に対応するシリコンピラー１０には拡散層２６が形成される。ＡｓドープＳｉ単層膜２５は後に除去される。

特開２００９−１０３６６号公報（図５）

図９は、Ｐドープポリシリコン単層膜及びＡｓドープポリシリコン単層膜を用いた固相拡散によりＰ拡散層及びＡｓ拡散層を形成する場合の深さ（拡散長）−濃度プロファイルを示している。

図９から理解できるように、Ｐの場合は拡散が速く、拡散長は長い。このため、縦型トランジスタを形成する際にＰの染み出し量が多くなりすぎてシリコンピラー１０の底部を塞いでしまい（図８（ａ））、その結果、フローティングボディ効果によりトランジスタ特性が不安定になるという問題がある。

一方、Ａｓの場合は拡散が遅く、拡散長は短い。このため、縦型トランジスタを形成する際にＡｓの染み出し量が少なすぎてシリコンピラー１０の底部に十分な量の不純物を供給できずに、高抵抗の拡散層２６が形成されてしまい（図８（ｂ））、十分なオン電流が得られないという問題がある。

そこで本発明の課題は、拡散深さを抑えつつ不純物量の多い拡散層を形成できるようにしようとするものである。

本発明の態様によれば、固相拡散にて拡散層を形成する工程を含む半導体装置の製造方法において、下から順にノンドープシリコン膜、Ｐドープシリコン膜の積層構造、または下から順にＡｓドープシリコン膜、Ｐドープシリコン膜の積層構造を形成する工程と、前記積層構造に対して固相拡散を行う工程と、を含み、それぞれの膜の不純物濃度、膜厚の少なくとも一方を調整することにより、Ｓｉ基板中の不純物濃度のプロファイルを調整することを特徴とする半導体装置の製造方法が提供される。

本発明によれば、固相拡散にて拡散層を形成する際、下から順にノンドープシリコン膜、Ｐドープシリコン膜の積層構造を用いることにより、下層のノンドープシリコン膜の膜厚を調整することによってＳｉ基板中へのＰの拡散深さ、すなわちＰ不純物プロファイルを調整することができる。

また下から順にＡｓドープシリコン膜、Ｐドープシリコン膜の積層構造を用いてそれぞれの不純物濃度、膜厚の少なくとも一方を調整することにより、Ｓｉ基板中でのＡｓ不純物プロファイル、Ｐ不純物プロファイルを所望のプロファイルに調整することができる。

本発明による半導体装置の製造方法における拡散層形成工程の実施形態を説明するための縦断面図である。 本発明による半導体装置の製造方法における拡散層形成の概念を説明するための第１の例を示した断面図である。 本発明による半導体装置の製造方法における拡散層形成の概念を説明するための第２の例を示した断面図である。 本発明に係る固相拡散による拡散層形成を積層構造に適用した場合の深さ（拡散長）−濃度プロファイルの一例を、単層に適用した場合の深さ（拡散長）−濃度プロファイルと共に示した特性図である。 これまでの拡散層形成工程の第１の例について説明するための断面図である。 これまでの拡散層形成工程の第２の例について説明するための断面図である。 半導体記憶装置における縦型トランジスタ及びその周辺構造の一例を説明するための断面図である。 図７に示された縦型トランジスタにおける下部拡散層の形成方法を２つの例について示した断面図である。 Ｐドープポリシリコン単層膜及びＡｓドープポリシリコン単層膜を用いた固相拡散によりＰ拡散層及びＡｓ拡散層を形成した時の深さ（拡散長）−濃度プロファイルの一例を示した特性図である。

本発明の実施形態について説明する前に、図２、図３を参照して、本発明に係る拡散層形成の概念を２つの例について説明する。

図２は、Ｓｉ基板１上に順に、ノンドープ（ｎｏｎ−ｄｏｐｅｄ）ポリシリコン膜４、Ｐドープ（Ｐ−ｄｏｐｅｄ）ポリシリコン膜２の積層構造を形成した例を示している。

図３は、Ｓｉ基板１上に順に、Ａｓドープ（Ａｓ−ｄｏｐｅｄ）ポリシリコン膜３、Ｐドープ（Ｐ−ｄｏｐｅｄ）ポリンリコン膜２の積層構造を形成した例を示している。

固相拡散にて拡散層を形成する際、図２のように上から順にＰドープポリシリコン膜２／ノンドープポリシリコン膜４の積層構造を用いることにより、下層のノンドープポリシリコン膜４の膜厚を調整することによってＳｉ基板１中へのＰの拡散深さを調整することができる。すなわち、Ｐドープポリシリコン膜２の下にノンドープポリシリコン膜４を配設することでノンドープポリシリコン膜２の厚さ分だけＰの拡散距離を拡張することにより、不純物の最終的拡散深さ（Ｐ不純物プロファイル）の調整を高精度で実現することができる。

一方、固相拡散にて拡散層を形成する際、図３のように上から順にＰドープポリシリコン膜２／Ａｓドープポリシリコン膜３の積層構造を用い、それぞれの不純物濃度、膜厚の少なくとも一方を調整することにより、図４の積層構造の場合(仮想値)のプロファイルのようにＳｉ基板１の表面近傍は低抵抗化のために不純物濃度を高く、Ｓｉ基板１中は電界緩和のために不純物濃度プロファイルの傾きを緩やかに、且つ不純物の拡散深さを抑制する等、所望の不純物プロファイルが得られるように調整することができる。すなわち、Ｐドープポリシリコン膜２の下にＡｓドープポリシリコン膜３を配設することでＡｓドープポリシリコン膜３の厚さ分だけＰの拡散距離を拡張することにより、不純物の最終的拡散深さの調整を高精度で実現することができる。特に、Ａｓも同時に拡散するので、より高濃度の不純物の拡散層が得られ、低抵抗を実現することができる。但し、Ａｓドープポリシリコン膜３の場合は下にＡｓ吸着用のシリコン膜を設けることが望ましく、その理由は後述する。

図１は、本発明による半導体装置の製造方法において要部をなす拡散層の形成工程を、図５で説明したような縦型トランジスタにおけるシリコンピラーの下部拡散層の形成に適用した場合の縦断面図を示す。図１は、図３の例を適用した場合について示しているが、図２の場合も同様である。

図１において、複数のシリコンピラー１０の間の溝の底部にビット線となる導電膜２０を形成する。次に、溝の側壁（内壁）の一方において導電膜２０に隣接する部分を除いて、溝の側壁及びシリコンピラー１０の上面を覆うようにシリコン酸化膜２１を形成する。続いて、Ａｓドープポリシリコン膜３を溝が埋まらないように形成した後、Ｐドープポリシリコン膜２を溝が埋まるように形成する。次に、所定の温度（例えば８００℃）及び時間（例えば２０分）だけ熱処理（固相拡散）を行うことにより、シリコン酸化膜２１の無い部分に対応するシリコンピラー１０には拡散層３０が形成される。この場合、Ａｓドープポリシリコン膜３を通過してＰが拡散するので、拡散深さを抑えつつ且つ不純物量の多い拡散層を形成することができる。この後、Ａｓドープポリシリコン膜３、Ｐドープポリシリコン膜２は除去される。

なお、図３で説明したように、Ａｓドープポリシリコン膜３の下には、Ａｓ吸着層としてノンドープポリシリコン膜を設けることが望ましい。これは、以下の理由による。図１において、複数のシリコンピラー１０の間の溝の側壁部において拡散層３０が形成される部分は、Ｓｉ基板が露出しているが、この部分以外はシリコン酸化膜２１で覆われている。それゆえ、溝の内面に均一なＡｓドープポリシリコン膜３を形成するためには、少なくとも溝の内面にＡｓ吸着層としてノンドープポリシリコン膜を配設することが望ましい。膜厚は１〜２ｎｍで十分である。

以上のように、下から順にＡｓドープポリシリコン膜３、Ｐドープポリシリコン膜２の積層構造を用いてそれぞれの不純物濃度、膜厚の少なくとも一方を調整することにより、Ｓｉ基板中での不純物プロファイルを所望のプロファイルに調整することができる。

以上、本発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

１ Ｓｉ基板
２ Ｐドープポリシリコン膜
３ Ａｓドープポリシリコン膜
４ ノンドープポリシリコン膜
１０ シリコンピラー
１１、２３、２６、３０ 拡散層
２０ 導電膜
２１ シリコン酸化膜
２２ ＰドープＳｉ単層膜

Claims (3)

1. 固相拡散にて拡散層を形成する工程を含む半導体装置の製造方法において、
   下から順にノンドープシリコン膜、Ｐドープシリコン膜の積層構造、または下から順にＡｓドープシリコン膜、Ｐドープシリコン膜の積層構造を形成する工程と、
   前記積層構造に対して固相拡散を行う工程と、を含み、
   それぞれの膜の不純物濃度、膜厚の少なくとも一方を調整することにより、Ｓｉ基板中の不純物濃度のプロファイルを調整することを特徴とする半導体装置の製造方法。
2. 前記Ａｓドープシリコン膜、Ｐドープシリコン膜の積層構造を形成する工程の前に、更に前記Ｓｉ基板と前記Ａｓドープシリコン膜との間に、ノンドープシリコン膜を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記半導体装置はシリコンピラーを用いた縦型トランジスタを有するものであり、前記固相拡散にて拡散層を形成する工程を、前記シリコンピラーの下部に形成される下部拡散層に対して行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。

Images