JP2013161902A - Semiconductor light-emitting element manufacturing method - Google Patents
Semiconductor light-emitting element manufacturing method Download PDFInfo
- Publication number
- JP2013161902A JP2013161902A JP2012021700A JP2012021700A JP2013161902A JP 2013161902 A JP2013161902 A JP 2013161902A JP 2012021700 A JP2012021700 A JP 2012021700A JP 2012021700 A JP2012021700 A JP 2012021700A JP 2013161902 A JP2013161902 A JP 2013161902A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- manufacturing
- semiconductor light
- crystal
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、半導体発光素子の製造方法に関する。さらに詳細には、凹凸形状の光取り出し面を形成する半導体発光素子の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor light emitting device. More specifically, the present invention relates to a method for manufacturing a semiconductor light emitting element that forms an uneven light extraction surface.
半導体発光素子では、半導体層の上に導電性透明膜を形成することが多い。半導体層に電流を流すとともに、発光層の発する光を外部に効率よく取り出すためである。この導電性透明膜の表面が平坦であると、界面反射により大部分の光が反射されてしまう。これでは、光を半導体発光素子の外部に効率良く取り出すことができない。 In a semiconductor light emitting device, a conductive transparent film is often formed on a semiconductor layer. This is because a current is passed through the semiconductor layer and light emitted from the light emitting layer is efficiently extracted to the outside. If the surface of the conductive transparent film is flat, most of the light is reflected by interface reflection. With this, light cannot be efficiently extracted outside the semiconductor light emitting device.
したがって、導電性透明膜の表面を粗面化することにより、凹凸形状の光取り出し面を形成することが一般的に行われている。例えば、特許文献1には、レーザー光を導電性透明膜の表面に選択的に照射し、レーザー光を照射しなかった部分を選択的にエッチングすることで導電性透明膜に凹凸形状をパターニングする技術が開示されている(特許文献1の段落[0031]参照)。また、特許文献2には、フォトリソグラフィーやレーザースクライブにより導電性透明膜に凹凸形状を形成する技術が開示されている(特許文献2の段落[0057]参照)。 Therefore, it is generally performed to form an uneven light extraction surface by roughening the surface of the conductive transparent film. For example, in Patent Document 1, the surface of a conductive transparent film is selectively irradiated with laser light, and a portion that has not been irradiated with laser light is selectively etched to pattern an uneven shape on the conductive transparent film. A technique is disclosed (see paragraph [0031] of Patent Document 1). Patent Document 2 discloses a technique for forming an uneven shape on a conductive transparent film by photolithography or laser scribing (see paragraph [0057] of Patent Document 2).
しかし、特許文献1や特許文献2に記載の方法を用いるには、一旦、導電性透明膜を形成した後に、さらに、レーザーの照射工程やマスクの形成工程などが必要である。つまり、導電性透明膜の形成後に、凹凸形状を形成する別の工程が必要である。そのため、製造工程が多い。また、製品の製造コストが高いままであった。 However, in order to use the methods described in Patent Document 1 and Patent Document 2, a laser irradiation process, a mask formation process, and the like are further required after the conductive transparent film is once formed. That is, another process for forming the uneven shape is necessary after the formation of the conductive transparent film. Therefore, there are many manufacturing processes. Also, the manufacturing cost of the product remained high.
本発明は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、凹凸形状を形成する工程の簡略化を図った半導体発光素子の製造方法を提供することである。 The present invention has been made to solve the above-described problems of the prior art. That is, an object of the present invention is to provide a method for manufacturing a semiconductor light-emitting element that simplifies the process of forming the concavo-convex shape.
第1の態様に係る半導体発光素子の製造方法は、発光層から発せられる光を取り出す光取り出し面を凹凸形状とする凹凸形状形成工程を有する方法である。そして、凹凸形状形成工程は、スパッタリングにより、下地層に、下地層の一部を覆う複数の凸形状部分を有する結晶部分と、下地層の残部および結晶部分を覆う非結晶部分と、が混合している混合層を形成する混合層形成工程と、エッチングにより、混合層から非結晶部分を除去して下地層の残部および結晶部分の凸形状部分を露出させる非結晶部分除去工程と、を有する。 The method for manufacturing a semiconductor light emitting element according to the first aspect is a method having a concavo-convex shape forming step in which a light extraction surface for extracting light emitted from the light emitting layer is formed into a concavo-convex shape. In the concavo-convex shape forming step, the crystal portion having a plurality of convex portions covering a portion of the underlayer and the amorphous portion covering the remainder and the crystal portion of the underlayer are mixed in the underlayer by sputtering. A mixed layer forming step of forming the mixed layer, and an amorphous portion removing step of removing the non-crystalline portion from the mixed layer by etching to expose the remaining portion of the base layer and the convex portion of the crystalline portion.
かかる半導体発光素子の製造方法では、結晶部分のエッチングレートが非結晶部分のエッチングレートに比べて極めて小さいことを利用して、凹凸形状の光取り出し面を形成することができる。そして、結晶部分の凸形状部分は極めて小さい。そのため、微細な凹凸形状を形成することができる。 In such a method for manufacturing a semiconductor light emitting device, it is possible to form an uneven light extraction surface by utilizing the fact that the etching rate of the crystal part is extremely smaller than the etching rate of the non-crystalline part. And the convex part of a crystal | crystallization part is very small. Therefore, a fine uneven shape can be formed.
第2の態様に係る半導体発光素子の製造方法では、混合層形成工程で形成される混合層の材質が、透明な導電性酸化物である。光取り出し面となる電極層から効率よく光を取り出すことができるからである。 In the method for manufacturing a semiconductor light emitting device according to the second aspect, the material of the mixed layer formed in the mixed layer forming step is a transparent conductive oxide. This is because light can be efficiently extracted from the electrode layer serving as the light extraction surface.
第3の態様に係る半導体発光素子の製造方法では、導電性酸化物は、ITO、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 のいずれか1つである。いずれも、スパッタリングにより混合層を形成することができるからである。 In the method for manufacturing a semiconductor light emitting device according to the third aspect, the conductive oxide is any one of ITO, ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 . In any case, the mixed layer can be formed by sputtering.
第4の態様に係る半導体発光素子の製造方法では、混合層形成工程は、不活性ガスに、体積比で0.1%以上1.0%以下の範囲内の酸素ガスを混合した混合ガスを供給ガスとして用いてスパッタリングを行う。結晶部分と非結晶部分とが混合した混合層を好適に形成することができるからである。 In the method for manufacturing a semiconductor light emitting device according to the fourth aspect, the mixed layer forming step includes mixing a mixed gas obtained by mixing an inert gas with an oxygen gas in a range of 0.1% to 1.0% by volume. Sputtering is performed using the supplied gas. This is because a mixed layer in which the crystalline portion and the non-crystalline portion are mixed can be suitably formed.
第5の態様に係る半導体発光素子の製造方法において、非結晶部分除去工程では、酸性溶液を用いてウェットエッチングを行う。この弱酸性溶液を用いることで、非結晶部分を溶解するとともに、結晶部分をほとんど溶解しないようにできるからである。 In the method for manufacturing a semiconductor light emitting device according to the fifth aspect, in the non-crystalline part removing step, wet etching is performed using an acidic solution. This is because by using this weakly acidic solution, it is possible to dissolve the non-crystal part and hardly dissolve the crystal part.
第6の態様に係る半導体発光素子の製造方法にいおて、非結晶部分除去工程では、酸性溶液として、シュウ酸を用いる。非結晶部分除去工程のエッチングに好適であるからである。 In the method for manufacturing a semiconductor light emitting device according to the sixth aspect, oxalic acid is used as the acidic solution in the non-crystalline part removing step. This is because it is suitable for etching in the amorphous part removing step.
第7の態様に係る半導体発光素子の製造方法では、混合層形成工程は、p型コンタクト層を下地層として混合層を形成する工程であり、非結晶部分除去工程は、p型コンタクト層の残部および結晶部分を露出させる工程であり、p型コンタクト層の残部および結晶部分に凹凸層を形成する凹凸層形成工程を有する。この方法を用いることにより、p型コンタクト層の側に、凹凸形状の光取り出し面を好適に形成することができる。 In the method for manufacturing a semiconductor light emitting device according to the seventh aspect, the mixed layer forming step is a step of forming a mixed layer using the p-type contact layer as a base layer, and the non-crystalline part removing step is a remaining part of the p-type contact layer. And a step of exposing the crystal portion, and a step of forming a concavo-convex layer for forming a concavo-convex layer on the remaining portion of the p-type contact layer and the crystal portion. By using this method, an uneven light extraction surface can be suitably formed on the p-type contact layer side.
第8の態様に係る半導体発光素子の製造方法では、凹凸層は、混合層と同じ材質の非結晶層であり、凹凸層形成工程の後に、結晶部分および凹凸層を200℃以上800℃以下の範囲内の温度で加熱して結晶部分および凹凸層を一体の結晶層とする加熱工程を有する。この方法を用いることにより、一体の結晶層に凹凸形状を形成することができる。 In the method for manufacturing a semiconductor light emitting element according to the eighth aspect, the concavo-convex layer is an amorphous layer made of the same material as the mixed layer, and after the concavo-convex layer forming step, the crystal portion and the concavo-convex layer are 200 ° C. or higher and 800 ° C. or lower. It has a heating step of heating at a temperature within the range to make the crystal part and the concavo-convex layer as an integral crystal layer. By using this method, an uneven shape can be formed in the integral crystal layer.
第9の態様に係る半導体発光素子の製造方法では、凹凸層は、ITO、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 のいずれか1つであって混合層と異なる材質から成る層である。この方法を用いることにより、2層の導電性透明膜が形成される。屈折率を変化させることにより、光取り出し効率が向上する。 In the method for manufacturing a semiconductor light emitting element according to the ninth aspect, the concavo-convex layer is any one of ITO, ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 and is made of a material different from the mixed layer. It is. By using this method, a two-layer conductive transparent film is formed. The light extraction efficiency is improved by changing the refractive index.
第10の態様に係る半導体発光素子の製造方法では、凹凸形状形成工程は、混合層形成工程の前に、p型コンタクト層の上に結晶層を形成する結晶層形成工程を有する。そして、混合層形成工程では、結晶層を下地層として下地層と同じ材質の混合層を形成する。好適な厚みの結晶層を形成しやすい。 In the semiconductor light emitting device manufacturing method according to the tenth aspect, the concavo-convex shape forming step includes a crystal layer forming step of forming a crystal layer on the p-type contact layer before the mixed layer forming step. In the mixed layer forming step, a mixed layer made of the same material as the base layer is formed using the crystal layer as the base layer. It is easy to form a crystal layer with a suitable thickness.
第11の態様に係る半導体発光素子の製造方法では、結晶層形成工程は、p型コンタクト層の上に非晶質の非結晶層を形成する非結晶層形成工程と、非結晶層を200℃以上800℃以下の範囲内の温度で加熱して結晶層とする加熱工程と、を有する。この方法を用いることにより、好適な結晶層を作成することができる。 In the method for manufacturing a semiconductor light emitting device according to the eleventh aspect, the crystal layer forming step includes an amorphous layer forming step of forming an amorphous non-crystalline layer on the p-type contact layer, and the non-crystalline layer at 200 ° C. And a heating step of heating at a temperature in the range of 800 ° C. or lower to form a crystal layer. By using this method, a suitable crystal layer can be produced.
第12の態様に係る半導体発光素子の製造方法では、結晶層形成工程は、p型コンタクト層の上に100℃以上400℃以下の範囲内の温度で結晶層を形成する工程である。これにより、少ない工程で結晶層を形成することができる。 In the method for manufacturing a semiconductor light emitting element according to the twelfth aspect, the crystal layer forming step is a step of forming the crystal layer on the p-type contact layer at a temperature in the range of 100 ° C. to 400 ° C. Thereby, a crystal layer can be formed with few processes.
第13の態様に係る半導体発光素子の製造方法では、凹凸形状形成工程は、非晶質の非結晶層を下地層として形成する非結晶層形成工程と、非結晶層と同じ材質の混合層を形成する混合層形成工程と、非結晶層の一部および非結晶部分を除去する非結晶部分除去工程と、非結晶層の残部および結晶部分を加熱して一体の結晶層とする加熱工程と、を有する。凹凸の大きい凹凸形状を形成することができる。 In the method for manufacturing a semiconductor light emitting device according to the thirteenth aspect, the uneven shape forming step includes a non-crystalline layer forming step of forming an amorphous non-crystalline layer as a base layer, and a mixed layer of the same material as the non-crystalline layer. A mixed layer forming step to be formed; a non-crystalline portion removing step for removing a part of the non-crystalline layer and a non-crystalline portion; a heating step for heating the rest of the non-crystalline layer and the crystalline portion to form an integral crystalline layer; Have An uneven shape with large unevenness can be formed.
第14の態様に係る半導体発光素子の製造方法では、凹凸形状形成工程は、III 族窒化物半導体層を下地層として混合層を形成する混合層形成工程と、混合層から非結晶部分を除去してIII 族窒化物半導体層の残部および結晶部分を露出させる非結晶部分除去工程と、エッチングにより、露出しているIII 族窒化物半導体層の残部を溶解して凹部を形成する半導体エッチング工程と、結晶部分および凹部に凹凸層を形成する凹凸層形成工程と、を有する。この方法を用いることにより、III 族窒化物半導体層に凹部を形成することができるとともに、凹凸形状の光取り出し面を形成することができる。 In the method for manufacturing a semiconductor light emitting device according to the fourteenth aspect, the concavo-convex shape forming step includes a mixed layer forming step of forming a mixed layer using the group III nitride semiconductor layer as a base layer, and removing an amorphous portion from the mixed layer. A non-crystalline portion removing step for exposing the remaining portion of the group III nitride semiconductor layer and the crystal portion, and a semiconductor etching step for dissolving the remaining portion of the exposed group III nitride semiconductor layer by etching to form a recess, And an uneven layer forming step of forming an uneven layer in the crystal part and the recess. By using this method, a recess can be formed in the group III nitride semiconductor layer, and an uneven light extraction surface can be formed.
第15の態様に係る半導体発光素子の製造方法では、凹凸形状形成工程は、結晶部分および凹凸層を200℃以上800℃以下の範囲内の温度で加熱して結晶部分および凹凸層を一体の結晶層とする加熱工程を有する。これにより、凹凸形状のあるIII 族窒化物半導体層の上に、凹凸形状のある結晶層を1層だけ形成することができる。 In the method for manufacturing a semiconductor light emitting device according to the fifteenth aspect, in the step of forming the concavo-convex shape, the crystal portion and the concavo-convex layer are heated at a temperature in the range of 200 ° C. to 800 ° C. It has the heating process which makes it a layer. Thereby, only one crystal layer having an uneven shape can be formed on the uneven group III nitride semiconductor layer.
第16の態様に係る半導体発光素子の製造方法において、混合層形成工程では、サファイア基板を下地層として混合層を形成し、非結晶部分除去工程では、非結晶部分を除去することによりサファイア基板の残部および結晶部分を露出させる。これにより、サファイア基板に凹凸形状のある結晶層を形成することができる。 In the method for manufacturing a semiconductor light emitting device according to the sixteenth aspect, in the mixed layer forming step, a mixed layer is formed using the sapphire substrate as a base layer, and in the amorphous portion removing step, the amorphous portion is removed to remove the sapphire substrate. The remainder and crystal parts are exposed. Thereby, an uneven crystal layer can be formed on the sapphire substrate.
第17の態様に係る半導体発光素子の製造方法では、凹凸形状形成工程は、非結晶部分除去工程の後に、エッチングにより、露出しているサファイア基板の露出箇所を凹部とするサファイアエッチング工程を有する。サファイアおよび結晶部分にわたって凹凸形状が形成されるからである。 In the semiconductor light emitting device manufacturing method according to the seventeenth aspect, the concavo-convex shape forming step has a sapphire etching step in which the exposed portion of the exposed sapphire substrate is recessed by etching after the amorphous portion removing step. This is because an uneven shape is formed over the sapphire and the crystal portion.
第18の態様に係る半導体発光素子の製造方法では、凹凸形状形成工程は、凹凸形状の形成後に、パターニングを行うパターニング工程を有する。これにより、より詳細なパターニングを行うことができる。 In the method for manufacturing a semiconductor light emitting element according to the eighteenth aspect, the uneven shape forming step includes a patterning step of performing patterning after the formation of the uneven shape. Thereby, more detailed patterning can be performed.
第19の態様に係る半導体発光素子の製造方法において、混合層形成工程では、形成する混合層の膜厚を1000Å以上5000Å以下の範囲内とし、成膜圧力を0.1Pa以上0.4Pa以下の範囲内とし、スパッタリングレートを2Å/sec以上10Å/sec以下の範囲内とする。結晶部分と非結晶部分とが混合した混合層を好適に形成することができるからである。 In the method for manufacturing a semiconductor light emitting device according to the nineteenth aspect, in the mixed layer forming step, the thickness of the mixed layer to be formed is in the range of 1000 to 5000 and the film forming pressure is 0.1 to 0.4 Pa. Within the range, the sputtering rate is in the range of 2 Å / sec to 10 Å / sec. This is because a mixed layer in which the crystalline portion and the non-crystalline portion are mixed can be suitably formed.
本発明によれば、凹凸形状を形成する工程の簡略化を図った半導体発光素子の製造方法が提供されている。 According to the present invention, there is provided a method for manufacturing a semiconductor light-emitting element that simplifies the process of forming a concavo-convex shape.
以下、具体的な実施例について、発光素子を例に挙げて図を参照しつつ説明する。しかし、これらの実施例に限定されるものではない。また、後述する発光素子の各層の積層構造および電極構造は、例示である。実施例とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。また、各図の凹凸形状については、理解しやすいように大きく描いてある。しかし、実際には、これらの凹凸形状は非常に微細な形状である。 Hereinafter, specific examples will be described with reference to the drawings by taking light emitting elements as examples. However, it is not limited to these examples. In addition, a laminated structure and an electrode structure of each layer of the light emitting element described later are examples. Of course, it may be a laminated structure different from the embodiment. And the thickness of each layer in each figure is shown conceptually and does not indicate the actual thickness. In addition, the uneven shape in each figure is drawn large for easy understanding. However, in practice, these uneven shapes are very fine shapes.
1.半導体発光素子
本実施例に係る半導体発光素子の製造方法により製造される発光素子100を図1により説明する。発光素子100は、フェイスアップ型の半導体発光素子である。発光素子100は、III 族窒化物半導体から成る複数の半導体層を有する。
1. Semiconductor Light Emitting Element A
図1に示すように、発光素子100は、サファイア基板10に、低温バッファ層20と、n型コンタクト層30と、n型ESD層40と、n型SL層50と、発光源であるMQW層(多重量子井戸層)60と、p型クラッド層70と、p型コンタクト層80とを有している。また、n型コンタクト層30には、n電極N1が形成されている。p型コンタクト層80には、p電極P1が形成されている。
As shown in FIG. 1, the
サファイア基板10は、MOCVD法により、その一面に上記の各層を形成するためのものである。そして、光取り出し効率を向上させるために、その表面に凹凸加工がされているとよい。また、サファイア以外にも、SiC、ZnO、Si、GaNなどを成長基板として用いてもよい。低温バッファ層20は、サファイア基板10の結晶性を受け継ぎつつ、上層を形成するためのものである。低温バッファ層20の材質は、例えばAlNやGaNである。
The
n型コンタクト層30は、n電極N1に実際に接触する層である。n型コンタクト層30は、n−GaNから成る層である。そのSi濃度は1×1018/cm3 以上である。また、n型コンタクト層30を、キャリア濃度の異なる複数の層としてもよい。n電極とのオーミック性を向上させるためである。
The n-
n型ESD層40は、各半導体層の静電破壊を防止するための静電耐圧層である。n型ESD層40の構造は、ノンドープのGaNとSiドープのn−GaNの積層構造である。Siのドープ量は、キャリア濃度を1×1018/cm3 以上となるようにするとよい。
The n-
n型SL層50は、MQW層60に加わる応力を緩和するための歪緩和層である。より具体的には、n型SL層50は、超格子構造を有するn型超格子層である。n型SL層50は、後述するように、InGaNと、GaNと、n−GaNとを積層した単位積層体を繰り返し積層したものである。図1に示すように、n型SL層50は、n型ESD層40とMQW層60との間に位置している。そして、n型ESD層40とMQW層60とに接している。
The n-
MQW層60は、電子と正孔とが再結合することで、光を発する発光層である。そのために、MQW層60は、バンドギャップの小さい井戸層と、バンドギャップの大きい障壁層とが交互に形成されている多重量子井戸構造となっている。ここで、井戸層としてInGaNを用いるとともに、障壁層としてAlGaNを用いることができる。このように井戸層は、Inを含んでいる。また、障壁層としてAlInGaNを用いてもよい。もしくは、これらを自由に組み合わせて、4層以上を単位構造として、その単位構造を繰り返すこととしてもよい。
The
p型クラッド層70は、電子がp型コンタクト層80に拡散するのを防止するためのものである。p型クラッド層70は、p−InGaNから成る層と、p−AlGaNから成る層とを単位構造として、その単位構造を繰り返して形成した層である。その繰り返し回数は、7回である。また、その繰り返し回数を3〜50回の範囲としてもよい。
The p-type cladding layer 70 is for preventing electrons from diffusing into the p-
p型コンタクト層80は、p電極P1と実際に接触する層である。p型コンタクト層80は、Mgをドープしたp−GaNから成る層である。p型コンタクト層80の材質として、その他に、InGaNと、AlGaNと、AlInGaNとのうちのいずれか1つを用いてもよい。p型コンタクト層80は、発光素子100におけるサファイア基板10と反対側の表面に表れている。
The p-
ここで、p型コンタクト層80の厚みは、100Å以上1000Å以下の範囲内である。p型コンタクト層80におけるMgドープ量は、1×1019/cm3 以上1×1022/cm3 以下の範囲内である。なお、p型コンタクト層80におけるp電極P1に近い位置ほど、Mgのドープ量を増加させるように複数の層を形成してもよい。
Here, the thickness of the p-
p電極P1は、p型コンタクト層80を覆う導電性透明膜である。p電極P1の表面は、光取り出し面である。そのため、p電極P1の表面には、凹凸形状が形成されている。発光層であるMQW層60から発せられる光を効率よく取り出すためである。そして、p電極P1の材質は、ITOである。また、p電極P1の上に、パッド電極が形成されていてもよい。
The p electrode P <b> 1 is a conductive transparent film that covers the p-
2.半導体発光素子の製造方法
本実施例に係る半導体素子の製造方法では、凹凸形状のあるp電極P1を形成する凹凸形状形成工程に特徴がある。ここでは、半導体発光素子の製造方法について説明する。
2. Method for Manufacturing Semiconductor Light Emitting Element The method for manufacturing a semiconductor element according to the present embodiment is characterized by a concavo-convex shape forming step for forming a p-electrode P1 having a concavo-convex shape. Here, a method for manufacturing a semiconductor light emitting device will be described.
2−1.半導体層形成工程
有機金属気相成長法(MOCVD法)により、各半導体層の結晶をエピタキシャル成長させた。まず、サファイア基板10をMOCVD炉の内部に配置する。サファイア基板10に、低温バッファ層20と、n型コンタクト層30と、n型ESD層40と、n型SL層50と、MQW層60と、p型クラッド層70と、p型コンタクト層80と、をこの順序で形成する。これにより、サファイア基板10に各半導体層の形成された積層体90が形成される。そして、MOCVD炉から積層体90を取り出す。なお、積層体90に複数の工程が施される。その度に、積層体90に形成されているものは変化する。しかしながら、説明の便宜上、積層体90ということとする。
2-1. Semiconductor Layer Formation Step Crystals of each semiconductor layer were epitaxially grown by metal organic vapor phase epitaxy (MOCVD). First, the
2−2.凹凸形状形成工程
次に、凹凸形状形成工程を行う。凹凸形状形成工程は、p型コンタクト層80を下地層としてその上にp電極P1を形成する。これにより、p電極P1を形成された積層体90が形成される。この凹凸形状形成工程については、後に詳しく述べる。
2-2. Uneven shape forming step Next, an uneven shape forming step is performed. In the concavo-convex shape forming step, the p-
2−3.n電極形成工程
次に、p電極P1を形成した積層体90にn電極N1を形成する。そのために、レーザー等で積層体90の一部を抉って、n型コンタクト層30を光取り出し面の側に露出させる。そして露出したn型コンタクト層30の上にn電極N1を形成する。n電極N1として、n型コンタクト層30の側からW層、Ti層、Au層をこの順に形成した。なお、このn電極形成工程と、凹凸形状形成工程とは、実施する順番を入れ替えてもよい。以上により、発光素子100が得られた。
2-3. n-electrode formation process Next, the n-electrode N1 is formed in the
3.凹凸形状形成工程
本実施例では、図1に示した積層体90の表面にp電極P1を形成する凹凸形状形成工程に特徴がある。したがって、ここで凹凸形状形成工程について説明する。この導電層を形成する工程は、混合層形成工程と、非結晶部分除去工程と、凹凸層形成工程と、加熱工程と、パターニング工程とを有している。以下、順番に説明する。
3. Uneven shape forming process This embodiment is characterized by an uneven shape forming process of forming the p-electrode P1 on the surface of the laminate 90 shown in FIG. Therefore, an uneven | corrugated shape formation process is demonstrated here. The step of forming the conductive layer includes a mixed layer forming step, an amorphous part removing step, an uneven layer forming step, a heating step, and a patterning step. Hereinafter, it demonstrates in order.
3−1.混合層形成工程
続いて、積層体90に混合層を形成する。そのために、積層体90をスパッタリング用真空チャンバーに入れる。そして、スパッタリングにより、図2に示すように、p型コンタクト層80の上に混合層PC11を形成する。p型コンタクト層80は、スパッタリングにより混合層PC11を形成するための下地層である。
3-1. Next, a mixed layer is formed on the
ここで混合層とは、結晶部分と非結晶部分とが混合している層である。混合層における結晶部分は、下地層の種結晶を核として成長する。そのため、結晶部分は、下地層を底面とする複数の凸形状部分を有している。そして、結晶部分は、下地層の表面の一部を覆う。一方、非結晶部分は、結晶部分の凸形状部分を覆うとともに、結晶部分の覆っていない下地層の表面、すなわち、下地層の表面の残部を覆う。 Here, the mixed layer is a layer in which a crystalline portion and an amorphous portion are mixed. The crystal portion in the mixed layer grows using the seed crystal of the underlayer as a nucleus. Therefore, the crystal portion has a plurality of convex portions with the base layer as the bottom surface. The crystal portion covers a part of the surface of the underlayer. On the other hand, the non-crystalline part covers the convex part of the crystal part and covers the surface of the base layer that is not covered by the crystal part, that is, the remaining part of the surface of the base layer.
図2に示すように、混合層PC11は、結晶部分PC12と、非結晶部分PC13とが混合した層である。結晶部分PC12は、p型コンタクト層80の表面81の一部81aを覆っている。そして、p型コンタクト層80の表面81の一部81aを底面とする凸形状部分PC12aを有している。結晶部分PC12は、p型コンタクト層80の上の種結晶を核として成長する。そのため、結晶部分PC12の成長の度合いにはばらつきがある。図2では、結晶部分PC12の高さは揃っているが、実際には、それぞれの結晶部分PC12の高さや幅の程度はまちまちである。
As shown in FIG. 2, the mixed layer PC11 is a layer in which the crystal portion PC12 and the non-crystal portion PC13 are mixed. The crystal portion PC12 covers a
一方、非結晶部分PC13は、非晶質状態の部分である。混合層PC11における結晶部分PC12を除いた部分が非結晶部分PC13である。そのため、非結晶部分PC13は、混合層PC11における表面側に位置している。非結晶部分PC13は、図2に示すように、p型コンタクト層80の表面81の残部81bと、結晶部分PC12の凸形状部分PC12aとを覆っている。
On the other hand, the amorphous portion PC13 is an amorphous portion. The part excluding the crystal part PC12 in the mixed layer PC11 is an amorphous part PC13. Therefore, the amorphous part PC13 is located on the surface side in the mixed layer PC11. As shown in FIG. 2, the amorphous portion PC13 covers the remaining
本実施例では、p型コンタクト層80の表面81のすべてを結晶部分PC12で覆い尽くさないようにする。後の工程で、非結晶部分PC13を除去して、p型コンタクト層80の表面81の一部81aおよび結晶部分PC12を露出させるためである。
In this embodiment, the
図2の混合層PC11を、スパッタリングにより形成した。この混合層PC11の材質はITOである。そのため、結晶部分PC12は、ITOの結晶でできている。非結晶部分PC13は、ITOの非晶質でできている。本実施例におけるスパッタリングの条件は、次のようなものであった。 The mixed layer PC11 of FIG. 2 was formed by sputtering. The material of the mixed layer PC11 is ITO. Therefore, the crystal part PC12 is made of an ITO crystal. The amorphous part PC13 is made of an amorphous ITO. The sputtering conditions in this example were as follows.
[表1]
酸素 1.0 %
膜厚 1000 Å
成膜圧力 0.4 Pa
成膜速度 3 Å/sec
[Table 1]
Oxygen 1.0%
Thickness 1000 Å
Deposition pressure 0.4 Pa
Deposition rate 3 Å / sec
表1に示すように、スパッタリングの際に供給する供給ガスは、不活性ガスであるArに酸素を混合した混合ガスである。そして、その供給ガスにおける酸素の混合比は、体積比で1.0%であった。 As shown in Table 1, the supply gas supplied at the time of sputtering is a mixed gas in which oxygen is mixed with Ar, which is an inert gas. The mixing ratio of oxygen in the supply gas was 1.0% by volume.
表1の条件を用いることで、結晶部分PC11と非結晶部分PC12とが混合した混合状態の層を形成することができる。しかし、この代わりに、表2の範囲でスパッタリング条件を変えてもよい。 By using the conditions shown in Table 1, a mixed layer in which the crystalline portion PC11 and the non-crystalline portion PC12 are mixed can be formed. However, instead of this, the sputtering conditions may be changed within the range of Table 2.
[表2]
酸素 0.1〜1.0 %
膜厚 1000〜5000 Å
成膜圧力 0.1〜0.4 Pa
成膜速度 2〜10 Å/sec
[Table 2]
Oxygen 0.1-1.0%
Thickness 1000-5000Å
Deposition pressure 0.1-0.4 Pa
Deposition rate 2-10 Å / sec
つまり、酸素の混合比は、体積比で、0.1%以上1.0%以下の範囲内であればよい。酸素の混合比が、体積比で、0.5%以上1.0%以下の範囲内であると好ましい。また、混合層PC11の膜厚は、1000Å以上5000Å以下であればよい。成膜圧力は、0.1Pa以上0.4Pa以下であればよい。成膜速度、すなわち、スパッタリングレートは、2Å/sec以上10Å/sec以下であればよい。 That is, the mixing ratio of oxygen may be in the range of 0.1% to 1.0% by volume. The mixing ratio of oxygen is preferably in a range of 0.5% to 1.0% by volume. Moreover, the film thickness of mixed layer PC11 should just be 1000 to 5000 inches. The film forming pressure may be 0.1 Pa or more and 0.4 Pa or less. The film formation rate, that is, the sputtering rate may be 2 Å / sec or more and 10 Å / sec or less.
そして、混合層PC11を形成後の積層体90を、スパッタリング用真空チャンバーの中から取り出す。
And the
3−2.非結晶部分除去工程
続いて、図2の混合層PC11から非結晶部分PC13を除去する。ここでは、シュウ酸エッチングを行う。そのために積層体90をシュウ酸槽の中に浸漬する。ここで、結晶部分PC12は、シュウ酸に溶解しにくい。一方、非結晶部分PC13は、シュウ酸に溶解しやすい。同じ材質でも、原子間の結合力が、結晶部分PC12では大きく、非結晶部分PC13では小さいからである。
3-2. Noncrystalline Part Removal Step Subsequently, the amorphous part PC13 is removed from the mixed layer PC11 of FIG. Here, oxalic acid etching is performed. Therefore, the
これにより、混合層PC11から、p型コンタクト層80の表面81および結晶部分PC12を覆っていた非結晶部分PC13が除去される。この結果、図3に示すように、p型コンタクト層80の表面81の残部81bおよび結晶部分PC12の凸形状部分PC12aが露出する。ただし、実際には、結晶部分PC12の表面もわずかであるが溶解する。
As a result, the amorphous portion PC13 covering the
3−3.凹凸層形成工程
次に、非結晶部分PC13を除去した後の積層体90を、再びスパッタリング用真空チャンバーの中に入れる。そして、図3のようにp型コンタクト層80の上に結晶部分PC12が形成されている状態で再びスパッタリングを行う。
3-3. Next, the laminate 90 from which the non-crystalline portion PC13 has been removed is placed in the sputtering vacuum chamber again. Then, sputtering is performed again in a state where the crystal portion PC12 is formed on the p-
これにより、図4に示すように、混合層PC14が形成される。このスパッタリングにより、結晶部分PC12は、やや成長する。そして、結晶部分PC12を覆う非結晶部分PC15が形成される。非結晶部分PC15は、結晶部分PC12の凸形状およびp型コンタクト層80の表面81の残部81bを覆っている。そして、非結晶部分PC15の表面には、結晶部分PC12の凸形状に対応した凹凸形状が形成されている。つまり、非結晶部分PC15は、凹凸形状の形成された凹凸層である。なお、非結晶部分PC15の材質は、結晶部分PC12と同じ材質である。
Thereby, as shown in FIG. 4, the mixed layer PC14 is formed. By this sputtering, the crystal part PC12 grows slightly. Then, an amorphous part PC15 covering the crystalline part PC12 is formed. The amorphous portion PC15 covers the convex shape of the crystalline portion PC12 and the remaining
ここでのスパッタリングの条件は、表1に示した条件と同じものを用いる。もちろん、これ以外の条件で行ってもよい。また、スパッタリングで形成する混合層PC14の材質は、結晶部分PC12の材質と同じである。つまり、ITOである。そして、混合層PC14形成後の積層体90をスパッタリング用真空チャンバーから取り出す。
The sputtering conditions here are the same as those shown in Table 1. Of course, you may carry out on conditions other than this. The material of the mixed layer PC14 formed by sputtering is the same as the material of the crystal part PC12. That is, ITO. And the
3−4.加熱工程
次に、混合層PC14形成後の積層体90を加熱炉の内部に入れる。そして、積層体90を加熱する。そのときの炉内温度は、700℃である。この炉内温度は、200℃以上800℃以下の範囲内であるとよい。これにより、混合層PC14が、結晶化する。つまり、結晶部分PC12および非結晶部分PC15は、図5に示すような、一体の結晶層PC16となる。結晶層PC16は、凹凸形状Z10の形成された結晶化ITOである。そして、結晶層PC16の形成された積層体90を加熱炉から取り出す。
3-4. Heating process Next, the
3−5.パターニング工程
そして、凹凸形状形成後に、結晶層PC16を形成後の積層体90に各種のパターニングを行う。そのために、塩化鉄系エッチングを行う。以上により、p電極P1を形成した積層体90が得られた。
3-5. Patterning Step Then, after forming the concavo-convex shape, various types of patterning are performed on the
以上詳細に説明したように、本実施例の発光素子100の製造方法では、p電極P1の形成後に凹凸形状を形成するための工程を必要としない。そのため、工程が少ない。そして、製造コストも低い。また、レーザーを走査する装置がなくとも、発光素子100を製造することができる。
As described above in detail, in the method for manufacturing the
4.製造された発光素子
本実施例の半導体発光素子の製造方法により製造された発光素子100は、図5に示すように、凹凸形状Z10の形成されたp電極P1を有している。p電極P1の凸形状の高さは、必ずしも揃っていない。また、レーザーの走査痕やマスクの痕も残っていない。ただし、後述するレジストマスク工程を行った場合には、平坦部がマスクの痕として残る。それでも、pパッド電極を形成する領域以外の領域には、マスクの痕はない。
4). Manufactured Light-Emitting Element A light-emitting
5.変形例
5−1.スパッタリングの条件
本実施例では、凹凸層形成工程で行うスパッタリングの条件を、結晶部分と非結晶部分とが混合した混合層が形成される条件とした。つまり、表1や表2に示した条件を用いた。しかし、この工程では凹凸層が形成されれば、混合層を形成する必要はない。つまり、非晶質層や結晶層を形成してもよい。そのため、非晶質層を形成するスパッタリング条件や結晶層を形成するスパッタリング条件を用いてもよい。
5. Modified example 5-1. Sputtering conditions In this example, the sputtering conditions performed in the concavo-convex layer forming step were the conditions under which a mixed layer in which a crystalline portion and an amorphous portion were mixed was formed. That is, the conditions shown in Table 1 and Table 2 were used. However, if an uneven layer is formed in this step, it is not necessary to form a mixed layer. That is, an amorphous layer or a crystal layer may be formed. Therefore, sputtering conditions for forming an amorphous layer or sputtering conditions for forming a crystal layer may be used.
5−2.導電性酸化物
本実施例では、p電極P1として、透明な導電性酸化物であるITOを用いた。しかし、ITOの他に、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 の透明な導電性酸化物を用いることができる。これらの導電性酸化物についても、供給ガスとして、不活性ガスと酸素ガスとの混合ガスを用いることにより、結晶部分と非結晶部分とが混合した混合層が形成できることに変わりないからである。
5-2. Conductive oxide In this example, ITO, which is a transparent conductive oxide, was used as the p-electrode P1. However, in addition to ITO, transparent conductive oxides such as ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 can be used. This is because these conductive oxides can still form a mixed layer in which a crystalline portion and an amorphous portion are mixed by using a mixed gas of an inert gas and an oxygen gas as a supply gas.
5−3.2層の導電性透明膜
本実施例では、混合層形成工程で形成する混合層PC11の材質と、凹凸層形成工程で形成する非結晶部分PC15の材質とは、同じ材質のものとした。しかし、結晶部分PC12と、非結晶部分PC15とで、異なる材質のものを用いてもよい。その場合には、図4のような形状をした2層の導電性透明膜が形成されることとなる。そして、これらの層の材質として、ITO、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 のうちから、2種類を選択すればよい。
5-3.2 Conductive Transparent Film In this embodiment, the material of the mixed layer PC11 formed in the mixed layer forming step and the material of the non-crystalline portion PC15 formed in the uneven layer forming step are the same material. It was. However, different materials may be used for the crystal part PC12 and the non-crystal part PC15. In that case, a two-layer conductive transparent film having a shape as shown in FIG. 4 is formed. Then, as the material of these layers, two kinds may be selected from ITO, ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 .
5−4.レジストマスク形成工程
非結晶部分除去工程の前に、レジストマスクを形成するレジストマスク形成工程を行ってもよい。レジストマスクを形成することにより、p電極P1に平坦部を形成することができる。例えば、pパッド電極を形成する箇所として、平坦部を形成すると良い。
5-4. Resist Mask Formation Step A resist mask formation step for forming a resist mask may be performed before the non-crystalline part removal step. By forming a resist mask, a flat portion can be formed on the p-electrode P1. For example, a flat portion may be formed as a location where the p-pad electrode is formed.
6.まとめ
以上詳細に説明したように、本実施例の発光素子100の製造方法では、凹凸形状形成工程に特徴がある。この凹凸形状形成工程は、混合層形成工程と、非結晶部分除去工程とを有する。混合層形成工程では、結晶部分と非結晶部分とが混合した混合層を形成する。そして、非結晶部分除去工程では、非結晶部分を除去してp型コンタクト層を部分的に露出させる。そして、再度混合層を形成することにより、凹凸形状の形成されたp電極P1を形成することができる。
6). Summary As described in detail above, the method for manufacturing the
実施例2について説明する。本実施例の発光素子の構成は、実施例1の発光素子100の構成と同じである。本実施例の発光素子100の製造方法は、実施例1の発光素子100の製造方法と凹凸形状形成工程のみが異なる。したがって、その異なる凹凸形状形成工程のみについて説明する。
Example 2 will be described. The configuration of the light-emitting element of this example is the same as that of the light-emitting
1.凹凸形状形成工程
本実施例の凹凸形状形成工程は、非結晶層形成工程と、加熱工程と、混合層形成工程と、非結晶部分除去工程と、パターニング工程とを有する。以下、これらの各工程について説明する。
1. Uneven shape forming step The uneven shape forming step of the present example includes an amorphous layer forming step, a heating step, a mixed layer forming step, an amorphous portion removing step, and a patterning step. Hereinafter, each of these steps will be described.
1−1.非結晶層形成工程
まず、積層体90をスパッタリング用真空チャンバーの内部に入れる。そして、スパッタリングにより、図6に示すように、積層体90のp型コンタクト層80の上に非結晶層PC21を形成する。非結晶層PC21は、非晶質のITOからなる層である。そして、非結晶層PC21を形成した積層体90をスパッタリング用真空チャンバーから取り出す。
1-1. Amorphous Layer Formation Step First, the laminate 90 is placed inside a sputtering vacuum chamber. Then, an amorphous layer PC21 is formed on the p-
1−2.加熱工程
次に、非結晶層PC21の形成された積層体90を加熱炉に入れる。そして、積層体90を加熱する。これにより、非結晶層PC21も加熱される。その炉内温度は、700℃である。また、炉内温度については、200℃以上800℃以下の範囲内で変えてもよい。これにより、非結晶層PC21は結晶化する。そして、非結晶層PC21は、図7に示すように、結晶層PC22となる。つまり、p型コンタクト層80の上に結晶層PC22が形成される。そしてその積層体90を加熱炉から取り出す。これらの非結晶層形成工程および加熱工程は、結晶層PC22を形成するための結晶層形成工程である。
1-2. Heating process Next, the
1−3.混合層形成工程
次に、結晶層PC22の形成された積層体90を再びスパッタリング用真空チャンバーに入れる。そして、スパッタリングにより、図8に示すように、結晶層PC22の上に混合層PC23を形成する。ここで、混合層PC23を形成するための下地層は、結晶層PC22である。混合層PC23の材質は、結晶層PC22の材質と同じITOである。このときのスパッタリングの条件は、表1の場合と同様である。または、表2の範囲内で変えてもよい。これにより、結晶層PC22の上に結晶部分PC24と非結晶部分PC25とが形成される。
1-3. Next, the
ここで、結晶部分および非結晶部分が覆う領域については、実施例1の場合と同様である。つまり、結晶部分PC24は、下地層である結晶層PC22の表面281の一部281aを覆うとともに、複数の凸形状部分PC24aを有している。一方、非結晶部分PC25は、結晶部分PC24の凸形状部分PC24aを覆うとともに、結晶部分PC24の覆っていない結晶層PC22の表面281の残部281bを覆っている。そして、混合層PC23の形成された積層体90をスパッタリング用真空チャンバーから取り出す。
Here, the region covered by the crystalline portion and the non-crystalline portion is the same as that in the first embodiment. That is, the crystal portion PC24 covers a
1−4.非結晶部分除去工程
次に、混合層PC23の形成された積層体90をシュウ酸槽に入れる。このシュウ酸エッチングにより、実施例1の場合と同様に、非結晶部分PC25が除去される。前述したようにシュウ酸は弱酸性である。そのため、結晶部分PC24はほとんど溶けない。そのため、図9に示すように、下地層である結晶層PC26の表面282の残部282bと、結晶層PC27の凸形状部分PC27aとが露出する。結晶層PC26、PC27は、結晶化されたITOである。
1-4. Non-crystalline part removal process Next, the
1−5.パターニング工程
そして、凹凸形状形成後に、結晶層PC26、PC27を形成後の積層体90に各種のパターニングを行う。そのために、塩化鉄系エッチングを行う。以上により、p電極P1を形成した積層体90が得られた。
1-5. Patterning Step After the formation of the uneven shape, various types of patterning are performed on the
以上詳細に説明したように、本実施例の発光素子100の製造方法では、p電極P1の形成後に凹凸形状を形成するための工程を必要としない。そのため、工程が少ない。そして、製造コストも低い。また、レーザーを走査する装置がなくとも、発光素子100を製造することができる。
As described above in detail, in the method for manufacturing the
2.製造された発光素子
本実施例の半導体発光素子の製造方法により製造された発光素子100は、図9に示すように、凹凸形状Z20の形成されたp電極P1を有している。p電極P1の凸形状の高さは、必ずしも揃っていない。また、レーザーの走査痕やマスクの痕も残っていない。ただし、後述するレジストマスク工程を行った場合には、平坦部がマスクの痕として残る。それでも、pパッド電極を形成する領域以外の領域には、マスクの痕はない。
2. Light-Emitting Element Manufactured The light-emitting
また、p電極P1の凹凸形状Z20は、図9に示すように、ITOの結晶層PC27の凸形状部分PC27aと、ITOの結晶層PC26の表面281の残部282bとで形成されている。残部282bは、平坦部である。つまり、本実施例のp電極P1の凹凸形状Z20は、平坦部(残部282b)と平坦部から外側に向かって凸となっている凸形状部(凸形状部分27a)とからなっている。
Further, as shown in FIG. 9, the concavo-convex shape Z20 of the p-electrode P1 is formed by a convex portion PC27a of the ITO crystal layer PC27 and a remaining
3.変形例
3−1.導電性酸化物
本実施例では、p電極P1として、透明な導電性酸化物であるITOを用いた。しかし、ITOの他に、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 の透明な導電性酸化物を用いることができる。これらの導電性酸化物についても、供給ガスとして、不活性ガスと酸素ガスとの混合ガスを用いることにより、結晶部分と非結晶部分とが混合した混合層が形成できることに変わりないからである。
3. Modification 3-1. Conductive oxide In this example, ITO, which is a transparent conductive oxide, was used as the p-electrode P1. However, in addition to ITO, transparent conductive oxides such as ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 can be used. This is because these conductive oxides can still form a mixed layer in which a crystalline portion and an amorphous portion are mixed by using a mixed gas of an inert gas and an oxygen gas as a supply gas.
3−2.2層の導電性透明膜
本実施例では、非結晶層形成工程で形成する非結晶層PC21の材質と、混合層形成工程で形成する混合層PC23の材質とは、同じ材質のものとした。しかし、非結晶層PC21と、混合層PC23とで、異なる材質のものを用いてもよい。その場合には、図9のような形状をした2層の導電性透明膜が形成されることとなる。そして、これらの層の材質として、ITO、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 のうちから、2種類を選択すればよい。
3-2.2 Conductive Transparent Film of Layer In this embodiment, the material of the amorphous layer PC21 formed in the amorphous layer forming step and the material of the mixed layer PC23 formed in the mixed layer forming step are the same material. It was supposed to be. However, different materials may be used for the amorphous layer PC21 and the mixed layer PC23. In that case, a two-layer conductive transparent film having a shape as shown in FIG. 9 is formed. Then, as the material of these layers, two kinds may be selected from ITO, ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 .
3−3.レジストマスク形成工程
非結晶部分除去工程の前に、レジストマスクを形成するレジストマスク形成工程を行ってもよい。レジストマスクを形成することにより、p電極P1に平坦部を形成することができる。例えば、pパッド電極を形成する箇所として、平坦部を形成すると良い。
3-3. Resist Mask Formation Step A resist mask formation step for forming a resist mask may be performed before the non-crystalline part removal step. By forming a resist mask, a flat portion can be formed on the p-electrode P1. For example, a flat portion may be formed as a location where the p-pad electrode is formed.
3−4.結晶層形成工程
本実施例では、非結晶層形成工程により非結晶層PC21を形成し、加熱工程によりその非結晶層PC21を結晶層PC22とした。しかし、これらの工程の代わりに、非結晶層PC21を形成することなく、直接に結晶層PC22を形成してもよい。そのためには、例えば、真空チャンバー内の温度を100℃以上400℃以下として、その条件下で結晶層PC22を形成することとすればよい。
3-4. Crystal Layer Formation Step In this example, the amorphous layer PC21 was formed by the amorphous layer formation step, and the amorphous layer PC21 was changed to the crystal layer PC22 by the heating step. However, instead of forming these steps, the crystalline layer PC22 may be formed directly without forming the amorphous layer PC21. For this purpose, for example, the temperature in the vacuum chamber is set to 100 ° C. or higher and 400 ° C. or lower, and the crystal layer PC22 may be formed under the conditions.
4.まとめ
以上詳細に説明したように、本実施例の発光素子100の製造方法では、凹凸形状形成工程に特徴がある。この凹凸形状形成工程は、混合層形成工程と、非結晶部分除去工程とを有する。混合層形成工程では、結晶部分と非結晶部分とが混合した混合層を形成する。そして、非結晶部分除去工程では、非結晶部分を除去して下地層の結晶層を部分的に露出させる。これにより、凹凸形状の形成されたp電極P1を形成することができる。
4). Summary As described in detail above, the method for manufacturing the
実施例3について説明する。本実施例の発光素子の構成は、実施例1の発光素子100の構成と同じである。本実施例の発光素子100の製造方法は、実施例1の発光素子100の製造方法と凹凸形状形成工程のみが異なる。したがって、その異なる凹凸形状形成工程のみについて説明する。
Example 3 will be described. The configuration of the light-emitting element of this example is the same as that of the light-emitting
1.凹凸形状形成工程
本実施例の凹凸形状形成工程では、非結晶層形成工程と、混合層形成工程と、非結晶部分除去工程と、加熱工程と、パターニング工程とを有する。以下、これらの各工程について説明する。
1. Uneven shape forming process The uneven shape forming process of this example includes an amorphous layer forming process, a mixed layer forming process, an amorphous part removing process, a heating process, and a patterning process. Hereinafter, each of these steps will be described.
1−1.非結晶層形成工程
まず、積層体90をスパッタリング用真空チャンバーの内部に入れる。そして、スパッタリングにより、図10に示すように、積層体90のp型コンタクト層80の上に非結晶層PC31を形成する。ここで、非結晶層PC31は、後の混合層形成工程で下地層とするための層である。非結晶層PC31は、非晶質のITOからなる層である。これは、通常のスパッタリング条件により行う。この通常のスパッタリング条件はもちろん公知である。
1-1. Amorphous Layer Formation Step First, the laminate 90 is placed inside a sputtering vacuum chamber. Then, as shown in FIG. 10, an amorphous layer PC31 is formed on the p-
1−2.混合層形成工程
次に、図11に示すように、非結晶層PC31の形成された積層体90に混合層PC32を形成する。混合層PC32の材質は、非結晶層PC31の材質と同じITOである。その際のスパッタリングの条件は、表1に示した条件と同様である。もしくは、表2に示した範囲から選んでもよい。これにより、非結晶層PC31を下地層としてその上に結晶部分PC33および非結晶部分PC34が形成される。
1-2. Next, as shown in FIG. 11, the mixed layer PC32 is formed on the
ここで、結晶部分および非結晶部分が覆う領域については、実施例1の場合と同様である。つまり、結晶部分PC33は、下地層である非結晶層PC31の表面381の一部381aを覆うとともに、複数の凸形状部分PC33aを有している。一方、非結晶部分PC34は、結晶部分PC33の凸形状部分PC33aを覆うとともに、結晶部分PC33の覆っていない非結晶層PC31の表面381の残部381bを覆っている。そして、混合層PC32の形成された積層体90をスパッタリング用真空チャンバーから取り出す。
Here, the region covered by the crystalline portion and the non-crystalline portion is the same as that in the first embodiment. That is, the crystal portion PC33 covers a
1−3.非結晶部分除去工程
次に、混合層PC32の形成された積層体90をシュウ酸槽に入れる。このシュウ酸エッチングにより、実施例1の場合と同様に、非結晶部分PC34が除去される。前述したようにシュウ酸は弱酸性である。そのため、結晶部分PC33はほとんど溶けない。
1-3. Non-crystalline part removal process Next, the
そして、このシュウ酸エッチングにより、図11に示した非結晶部分PC31も部分的に除去される。非結晶部分PC31の溶解する箇所は、結晶部分PC33で覆われていない、非結晶層PC31の表面381の残部381bである。そのため、図12に示すように、p型コンタクト層80の上に非結晶部分PC35および結晶部分PC33が形成される。
The amorphous portion PC31 shown in FIG. 11 is also partially removed by this oxalic acid etching. The portion where the non-crystalline portion PC31 is dissolved is the remaining
この非結晶部分PC35の一部は、結晶部分PC33に覆われたままである。非結晶部分PC35の残部は露出する。そして露出した非結晶部分PC35の残部には、凹部X31が形成される。このとき、非結晶部分PC35および結晶部分PC33にわたって凹凸形状が形成されている。そして、結晶部分PC33の凸形状部分PC33aおよび非結晶部分PC35の凹部X31が露出している。 A part of this non-crystal part PC35 remains covered with the crystal part PC33. The remaining part of the amorphous part PC35 is exposed. And the recessed part X31 is formed in the remainder of the exposed non-crystalline part PC35. At this time, a concavo-convex shape is formed over the non-crystal part PC35 and the crystal part PC33. Then, the convex portion PC33a of the crystal portion PC33 and the concave portion X31 of the non-crystal portion PC35 are exposed.
1−4.加熱工程
次に、非結晶層PC35および結晶部分PC33の形成された積層体90を加熱炉に入れる。そして、その積層体90を加熱する。これにより、非結晶層PC53および結晶部分PC33も加熱される。その炉内温度は、700℃である。また、炉内温度については、200℃以上800℃以下の範囲内で変えてもよい。これにより、図13に示すように、非結晶層PC35および結晶部分PC33は、一体の結晶層PC36となる。結晶層PC36の表面には、もちろん、凹凸形状Z30が形成されている。そして、結晶層PC36の形成された積層体90を加熱炉から取り出す。
1-4. Next, the
1−5.パターニング工程
そして、凹凸形状形成後に、結晶層PC36を形成後の積層体90に各種のパターニングを行う。そのために、塩化鉄系エッチングを行う。以上により、p電極P1を形成した積層体90が得られた。
1-5. Patterning Step After the formation of the concavo-convex shape, various types of patterning are performed on the
以上詳細に説明したように、本実施例の発光素子100の製造方法では、p電極P1の形成後に凹凸形状を形成するための工程を必要としない。そのため、工程が少ない。そして、製造コストも低い。また、レーザーを走査する装置がなくとも、発光素子100を製造することができる。
As described above in detail, in the method for manufacturing the
2.製造された発光素子
本実施例の半導体発光素子の製造方法により製造された発光素子100は、図13に示すように、凹凸形状Z30の形成されたp電極P1を有している。p電極P1の凸形状の高さは、必ずしも揃っていない。また、レーザーの走査痕やマスクの痕も残っていない。ただし、後述するレジストマスク工程を行った場合には、平坦部がマスクの痕として残る。それでも、pパッド電極を形成する領域以外の領域には、マスクの痕はない。また、凹部X31が深く形成されているため、凹凸形状Z30の凹凸は他の実施例に比べて大きい。
2. Light-Emitting Element Manufactured The light-emitting
3.変形例
3−1.導電性酸化物
本実施例では、p電極P1として、透明な導電性酸化物であるITOを用いた。しかし、ITOの他に、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 の透明な導電性酸化物を用いることができる。これらの導電性酸化物についても、供給ガスとして、不活性ガスと酸素ガスとの混合ガスを用いることにより、結晶部分と非結晶部分とが混合した混合層が形成できることに変わりないからである。
3. Modification 3-1. Conductive oxide In this example, ITO, which is a transparent conductive oxide, was used as the p-electrode P1. However, in addition to ITO, transparent conductive oxides such as ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 can be used. This is because these conductive oxides can still form a mixed layer in which a crystalline portion and an amorphous portion are mixed by using a mixed gas of an inert gas and an oxygen gas as a supply gas.
3−2.2層の導電性透明膜
本実施例では、非結晶層形成工程で形成する非結晶層PC31の材質と、混合層形成工程で形成する混合層PC32の材質とは、同じ材質のものとした。しかし、非結晶層PC31と、混合層PC32とで、異なる材質のものを用いてもよい。その場合には、図12のような形状をした2層の導電性透明膜が形成されることとなる。そして、これらの層の材質として、ITO、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 のうちから、2種類を選択すればよい。
3-2.2 Conductive Transparent Film of Layer In this example, the material of the amorphous layer PC31 formed in the amorphous layer forming step and the material of the mixed layer PC32 formed in the mixed layer forming step are the same material. It was supposed to be. However, different materials may be used for the amorphous layer PC31 and the mixed layer PC32. In that case, a two-layer conductive transparent film having a shape as shown in FIG. 12 is formed. Then, as the material of these layers, two kinds may be selected from ITO, ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 .
3−3.レジストマスク形成工程
非結晶部分除去工程の前に、レジストマスクを形成するレジストマスク形成工程を行ってもよい。レジストマスクを形成することにより、p電極P1に平坦部を形成することができる。例えば、pパッド電極を形成する箇所として、平坦部を形成すると良い。
3-3. Resist Mask Formation Step A resist mask formation step for forming a resist mask may be performed before the non-crystalline part removal step. By forming a resist mask, a flat portion can be formed on the p-electrode P1. For example, a flat portion may be formed as a location where the p-pad electrode is formed.
4.まとめ
以上詳細に説明したように、本実施例の発光素子100の製造方法では、凹凸形状形成工程に特徴がある。この凹凸形状形成工程は、混合層形成工程と、非結晶部分除去工程とを有する。混合層形成工程では、結晶部分と非結晶部分とが混合した混合層を形成する。そして、非結晶部分除去工程では、結晶部分PC33を残して、上層の非結晶部分PC34と、下地層の非結晶部分PC31の一部とを除去する。そして、加熱して結晶化することにより、凹凸形状の形成されたp電極P1を形成することができる。
4). Summary As described in detail above, the method for manufacturing the
実施例4について説明する。本実施例の発光素子の構成は、実施例1の発光素子100の構成と同じである。本実施例の発光素子100の製造方法は、実施例1の発光素子100の製造方法と凹凸形状形成工程のみが異なる。したがって、その異なる凹凸形状形成工程のみについて説明する。
Example 4 will be described. The configuration of the light-emitting element of this example is the same as that of the light-emitting
1.凹凸形状形成工程
本実施例の凹凸形状形成工程では、混合層形成工程と、非結晶部分除去工程と、半導体エッチング工程と、凹凸層形成工程と、加熱工程と、パターニング工程とを有する。以下、これらの各工程について説明する。
1. Concave and convex shape forming step The concave and convex shape forming step of the present example includes a mixed layer forming step, an amorphous part removing step, a semiconductor etching step, a concave and convex layer forming step, a heating step, and a patterning step. Hereinafter, each of these steps will be described.
1−1.混合層形成工程
まず、積層体90をスパッタリング用真空チャンバーの中に入れる。次に、スパッタリングにより、図14に示すように、p型コンタクト層80を下地層としてその上に混合層PC41を形成する。その際のスパッタリングの条件は、表1の条件と同様である。もしくは、表2の範囲の条件を用いてもよい。これにより、p型コンタクト層80の上に結晶部分PC42と非結晶部分PC43とが形成される。
1-1. First, the laminate 90 is placed in a sputtering vacuum chamber. Next, as shown in FIG. 14, the mixed layer PC41 is formed on the p-
ここで、結晶部分および非結晶部分が覆う領域については、実施例1の場合と同様である。つまり、結晶部分PC42は、p型コンタクト層80の表面481の一部481aを覆うとともに、複数の凸形状部分PC42aを有している。一方、非結晶部分PC43は、結晶部分PC42の凸形状部分PC42aを覆うとともに、結晶部分PC42の覆っていないp型コンタクト層80の表面481の残部481bを覆っている。そして、混合層PC41の形成された積層体90をスパッタリング用真空チャンバーから取り出す。
Here, the region covered by the crystalline portion and the non-crystalline portion is the same as that in the first embodiment. That is, the crystal portion PC42 covers a
1−2.非結晶部分除去工程
次に、混合層PC41の形成された積層体90をシュウ酸槽に入れる。このシュウ酸エッチングにより、実施例1の場合と同様に、非結晶部分PC43が除去される。前述したようにシュウ酸は弱酸性である。そのため、結晶部分PC42はほとんど溶けない。そのため、p型コンタクト層80の上に図15に示すような結晶部分PC42が残留する。そして、p型コンタクト層80の表面481の残部481bと、結晶層PC42の凸形状部分PC42aとが露出する。
1-2. Non-crystalline part removal process Next, the
1−3.半導体エッチング工程
次に、結晶部分PC42の残留している積層体90をエッチング液槽に入れる。エッチング液槽には、例えば、TMAH(テトラメチルアンモニウムヒドロキシド)が入っている。もしくは、これ以外の公知のエッチング液を用いてもよい。
1-3. Semiconductor Etching Step Next, the
これにより、p型コンタクト層80の露出している露出箇所が部分的に溶解する。一方、結晶部分PC42は溶解しない。そのため、結晶部分PC42で覆われている箇所は、溶解しない。つまり、結晶部分PC42がマスクとなって、その下のp型コンタクト層80の露出していない箇所は溶解しないのである。
Thereby, the exposed exposed part of the p-
これにより、図16に示すように、p型コンタクト層80には凹部が形成される。その凹部の形成箇所はもちろん、結晶部分PC42で覆われていない箇所である。その結果、積層体90の表面にはp型コンタクト層80および結晶部分PC42にわたる凹凸形状が形成されている。
As a result, a recess is formed in the p-
1−4.凹凸層形成工程
次に、凹凸形状の形成された積層体90を、再びスパッタリング用真空チャンバーの中に入れる。そして、スパッタリングにより、積層体90のp型コンタクト層80の上に混合層PC44を形成する。
1-4. Step of forming uneven layer Next, the
これにより、図17に示すように、混合層PC14が形成される。このスパッタリングにより、結晶部分PC42は、やや成長する。そして、結晶部分PC42を覆う非結晶部分PC45が形成される。非結晶部分PC45は、結晶部分PC42の凸形状およびp型コンタクト層80の凹部を覆っている。そして、非結晶部分PC45の表面には、結晶部分PC42の凸形状に対応した凹凸形状が形成されている。つまり、非結晶部分PC45は、凹凸形状の形成された凹凸層である。
Thereby, as shown in FIG. 17, the mixed layer PC14 is formed. By this sputtering, the crystal portion PC42 grows slightly. Then, an amorphous part PC45 covering the crystalline part PC42 is formed. The amorphous portion PC45 covers the convex shape of the crystalline portion PC42 and the concave portion of the p-
ここでのスパッタリングの条件は、表1に示した条件と同じものを用いる。もちろん、これ以外の条件で行ってもよい。また、非結晶部分PC45の材質は、結晶部分PC42の材質と同じである。つまり、ITOである。そして、混合層PC44形成後の積層体90をスパッタリング用真空チャンバーから取り出す。
The sputtering conditions here are the same as those shown in Table 1. Of course, you may carry out on conditions other than this. The material of the non-crystal part PC45 is the same as the material of the crystal part PC42. That is, ITO. And the
1−5.加熱工程
次に、混合層PC44を形成された積層体90を加熱炉に入れる。そして、その積層体90を加熱する。これにより、結晶部分PC42および非結晶部分PC45も加熱される。その炉内温度は、700℃である。また、炉内温度については、200℃以上800℃以下の範囲内で変えてもよい。これにより、図18に示すように、結晶部分PC42および非結晶部分PC45は、一体の結晶層PC46となる。結晶層PC46の表面には、もちろん凹凸形状Z40が形成されている。そして、結晶層PC46の形成された積層体90を加熱炉から取り出す。
1-5. Heating step Next, the laminate 90 on which the mixed layer PC44 is formed is placed in a heating furnace. And the
1−6.パターニング工程
そして、凹凸形状形成後に、結晶層PC46を形成後の積層体90に各種のパターニングを行う。そのために、塩化鉄系エッチングを行う。以上により、p電極P1を形成した積層体90が得られた。
1-6. Patterning Step Then, after forming the concavo-convex shape, various types of patterning are performed on the
以上詳細に説明したように、本実施例の発光素子100の製造方法では、p電極P1の形成後に凹凸形状を形成するための工程を必要としない。そのため、工程が少ない。そして、製造コストも低い。また、レーザーを走査する装置がなくとも、発光素子100を製造することができる。
As described above in detail, in the method for manufacturing the
2.製造された発光素子
本実施例の半導体発光素子の製造方法により製造された発光素子100は、図18に示すように、凹凸形状Z40の形成されたp電極P1を有している。p電極P1の凸形状の高さは、必ずしも揃っていない。また、レーザーの走査痕やマスクの痕も残っていない。ただし、後述するレジストマスク工程を行った場合には、平坦部がマスクの痕として残る。それでも、pパッド電極を形成する領域以外の領域には、マスクの痕はない。
2. Manufactured Light-Emitting Element The light-emitting
また、本実施例のp電極P1は、図18に示すように、凹部X41を有している。凹部X41は、p型コンタクト層80の側からみて凹んでいる。そして、凹部X41におけるp型コンタクト層80からみて最も遠い位置には、平坦部X42が形成されている。そして、p電極P1には、発光素子100の外側に向かって突出する凸部X43が形成されている。そして、凸部X43の頂部X43aは、図18において平坦部X42の上方に位置している。つまり、頂部X43aからp型コンタクト層80の形成面X44に垂線LLを下ろしたときに、その垂線LLと交わる位置に、平坦部X42は位置している。
Further, the p-electrode P1 of this example has a recess X41 as shown in FIG. The recess X41 is recessed when viewed from the p-
3.変形例
3−1.スパッタリングの条件
本実施例では、凹凸層形成工程で行うスパッタリングの条件を、結晶部分と非結晶部分とが混合した混合層が形成される条件とした。つまり、表1や表2に示した条件を用いた。しかし、この工程では凹凸層が形成されれば、混合層を形成する必要はない。つまり、非晶質層や結晶層を形成してもよい。そのため、非晶質層を形成するスパッタリング条件や結晶層を形成するスパッタリング条件を用いてもよい。
3. Modification 3-1. Sputtering conditions In this example, the sputtering conditions performed in the concavo-convex layer forming step were the conditions under which a mixed layer in which a crystalline portion and an amorphous portion were mixed was formed. That is, the conditions shown in Table 1 and Table 2 were used. However, if an uneven layer is formed in this step, it is not necessary to form a mixed layer. That is, an amorphous layer or a crystal layer may be formed. Therefore, sputtering conditions for forming an amorphous layer or sputtering conditions for forming a crystal layer may be used.
3−2.導電性酸化物
本実施例では、p電極P1として、透明な導電性酸化物であるITOを用いた。しかし、ITOの他に、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 の透明な導電性酸化物を用いることができる。これらの導電性酸化物についても、供給ガスとして、不活性ガスと酸素ガスとの混合ガスを用いることにより、結晶部分と非結晶部分とが混合した混合層が形成できることに変わりないからである。
3-2. Conductive oxide In this example, ITO, which is a transparent conductive oxide, was used as the p-electrode P1. However, in addition to ITO, transparent conductive oxides such as ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 can be used. This is because these conductive oxides can still form a mixed layer in which a crystalline portion and an amorphous portion are mixed by using a mixed gas of an inert gas and an oxygen gas as a supply gas.
3−3.2層の導電性透明膜
本実施例では、混合層形成工程で形成する混合層PC41の材質と、凹凸層形成工程で形成する非結晶部分PC45の材質とは、同じ材質のものとした。しかし、結晶部分PC42と、非結晶部分PC45とで、異なる材質のものを用いてもよい。その場合には、図17のような形状をした2層の導電性透明膜が形成されることとなる。そして、これらの層の材質として、ITO、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 のうちから、2種類を選択すればよい。
3-3.2 Conductive Transparent Film In this embodiment, the material of the mixed layer PC41 formed in the mixed layer forming step and the material of the non-crystalline portion PC45 formed in the uneven layer forming step are the same material. It was. However, different materials may be used for the crystal portion PC42 and the non-crystal portion PC45. In that case, a two-layer conductive transparent film having a shape as shown in FIG. 17 is formed. Then, as the material of these layers, two kinds may be selected from ITO, ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 .
3−4.レジストマスク形成工程
非結晶部分除去工程の前に、レジストマスクを形成するレジストマスク形成工程を行ってもよい。レジストマスクを形成することにより、p電極P1に平坦部を形成することができる。例えば、pパッド電極を形成する箇所として、平坦部を形成すると良い。
3-4. Resist Mask Formation Step A resist mask formation step for forming a resist mask may be performed before the non-crystalline part removal step. By forming a resist mask, a flat portion can be formed on the p-electrode P1. For example, a flat portion may be formed as a location where the p-pad electrode is formed.
3−5.GaN基板エッチング工程
本実施例では、半導体エッチング工程によりp型コンタクト層80をエッチングすることとした。しかし、成長基板としてGaN基板を用いた場合には、本実施例と同様の工程により、GaN基板に凹凸形状を形成することができる。そのため、GaN基板を用いたフリップチップにも、適用することができる。
3-5. GaN substrate etching process In this embodiment, the p-
4.まとめ
以上詳細に説明したように、本実施例の発光素子100の製造方法では、凹凸形状形成工程に特徴がある。この凹凸形状形成工程は、混合層形成工程と、非結晶部分除去工程と、凹凸層形成工程とを有する。混合層形成工程では、結晶部分と非結晶部分とが混合した混合層を形成する。そして、非結晶部分除去工程では、非結晶部分を除去してp型コンタクト層を部分的に露出させるとともに、そのp型コンタクト層の露出部分をもエッチングして、p型コンタクト層に凹部を形成する。そして、凹凸層形成工程では、凹部の形成されたp型コンタクト層および結晶部分に、さらに、スパッタリングを行うことで凹凸層を形成する。これにより、凹凸形状の形成されたp電極P1を形成することができる。
4). Summary As described in detail above, the method for manufacturing the
実施例5について説明する。本実施例に係る発光素子は、サファイア基板の側に光取り出し面を有するフリップチップ型の半導体発光素子である。実施例1から実施例4まででは、p型コンタクト層80の側に凹凸形状を形成することとした。本実施例では、後述するように、サファイア基板の側に凹凸形状を形成することに特徴がある。
Example 5 will be described. The light emitting device according to this example is a flip chip type semiconductor light emitting device having a light extraction surface on the sapphire substrate side. In Example 1 to Example 4, an uneven shape was formed on the p-
1.半導体発光素子
本実施例に係る半導体発光素子の製造方法により製造される発光素子200を図19に示す。発光素子200は、III 族窒化物半導体から成る層を有する。図19に示すように、発光素子200は、サファイア基板210に、低温バッファ層220と、n型コンタクト層230と、n型ESD層240と、n型SL層250と、MQW層260と、p型クラッド層270と、p型コンタクト層280とがこの順序で形成されたものである。また、n型コンタクト層230には、n電極N2が形成されている。p型コンタクト層80には、p電極P2が形成されている。
1. Semiconductor Light-Emitting Element FIG. 19 shows a light-emitting
そして、サファイア基板210の図19中の下側、すなわち半導体層の形成されていない側の面には、凹凸形状の結晶層Lが形成されている。結晶層Lの表面は、凹凸形状の光取り出し面である。
An uneven crystal layer L is formed on the lower surface of the
そのため、p電極P2には光取り出し面がない。したがって、p電極P2は透明膜である必要はない。ただし、光取り出し面側に光を反射するために、p電極P2の材質として、光を反射するとともに導電性のものを用いる。p電極P2の材質として、例えば、Ag、Ag合金が挙げられる。 Therefore, the p electrode P2 has no light extraction surface. Therefore, the p-electrode P2 does not need to be a transparent film. However, in order to reflect light to the light extraction surface side, the p electrode P2 is made of a material that reflects light and is conductive. Examples of the material of the p electrode P2 include Ag and an Ag alloy.
2.半導体発光素子の製造方法
2−1.凹凸形状形成工程
サファイア基板210の一方の面に、後述するように結晶層Lを形成する。この結晶層Lの表面には、もちろん、凹凸形状が形成されている。
2. 2. Manufacturing method of semiconductor light emitting device 2-1. Concave and convex shape forming step A crystal layer L is formed on one surface of the
2−2.半導体層形成工程
次に、結晶層Lを形成済みのサファイア基板210をMOCVD炉の内部に入れる。サファイア基板210における結晶層Lの形成されていない側の面に、低温バッファ層220と、n型コンタクト層230と、n型ESD層240と、n型SL層250と、MQW層260と、p型クラッド層270と、p型コンタクト層280とを、この順で形成する。これにより、積層体290が形成される。
2-2. Semiconductor Layer Formation Step Next, the
2−3.電極形成工程
次に、積層体290にp電極P2およびn電極N2を形成する。n電極N2については、実施例1のn電極N1の形成方法と同様に形成すればよい。
2-3. Electrode Formation Step Next, the p-electrode P2 and the n-electrode N2 are formed on the
3.凹凸形状形成工程
本実施例の凹凸形状形成工程は、混合層形成工程と、非結晶部分除去工程とを有する。したがって、以下、各工程について説明する。
3. Uneven shape forming step The uneven shape forming step of the present example includes a mixed layer forming step and an amorphous portion removing step. Therefore, each step will be described below.
3−1.混合層形成工程
まず、サファイア基板210を、スパッタリング用真空チャンバーの内部に入れる。そして、図20に示すように、サファイア基板210を下地層としてその上に混合層PC51を形成する。その際のスパッタリングの条件は、表1の場合と同様である。また、表2の範囲内で条件を選んでもよい。これにより、サファイア基板210の上に結晶部分PC52と非結晶部分PC53とが形成される。
3-1. First, the
ここで、結晶部分および非結晶部分が覆う領域については、実施例1の場合と同様である。つまり、結晶部分PC52は、下地層であるサファイア基板210の表面581の一部581aを覆うとともに、複数の凸形状部分PC52aを有している。一方、非結晶部分PC53は、結晶部分PC52の凸形状部分PC52aを覆うとともに、結晶部分PC52の覆っていないサファイア基板210の表面581の残部581bを覆っている。そして、混合層PC51の形成されたサファイア基板210をスパッタリング用真空チャンバーから取り出す。
Here, the region covered by the crystalline portion and the non-crystalline portion is the same as that in the first embodiment. In other words, the crystal part PC52 covers a
3−2.非結晶部分除去工程
次に、混合層PC51の形成されたサファイア基板210をシュウ酸槽に入れる。このシュウ酸エッチングにより、実施例1の場合と同様に、非結晶部分PC53が除去される。前述したようにシュウ酸は弱酸性である。そのため、結晶部分PC52はほとんど溶けない。そのため、図21のように、結晶部分PC52の凸形状部分PC52aおよびサファイア基板210の表面581の残部581bが露出する。
3-2. Next, the
これにより、凹凸形状Z50の形成されたサファイア基板210が製造される。凹凸形状Z50は、結晶部分PC52の凸形状部分PC52aと、サファイア基板20の残部581bとにわたって形成されている。なお、この結晶部分PC52は、結晶層Lである。
Thereby, the
そして、結晶層Lの形成されたサファイア基板210に、半導体層形成工程と、電極形成工程とを実施することにより、発光素子200が製造される。
And the
以上詳細に説明したように、本実施例の発光素子200の製造方法では、容易に、サファイア基板210に凹凸形状を形成することができる。また、レーザーを走査する装置がなくとも、発光素子200を製造することができる。
As described in detail above, in the method for manufacturing the light-emitting
4.製造された発光素子
本実施例の半導体発光素子の製造方法により製造された発光素子200は、図21に示すように、凹凸形状Z50の形成されたサファイア基板210を有している。結晶層Lの凸形状の高さは、必ずしも揃っていない。また、レーザーの走査痕やマスクの痕も残っていない。
4). Manufactured Light-Emitting Element A light-emitting
5.変形例
5−1.導電性酸化物
本実施例では、結晶層Lとして、透明な導電性酸化物であるITOを用いた。しかし、ITOの他に、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 の透明な導電性酸化物を用いることができる。これらの導電性酸化物についても、供給ガスとして、不活性ガスと酸素ガスとの混合ガスを用いることにより、結晶部分と非結晶部分とが混合した混合層が形成できることに変わりないからである。
5. Modified example 5-1. Conductive oxide In this example, as the crystal layer L, ITO, which is a transparent conductive oxide, was used. However, in addition to ITO, transparent conductive oxides such as ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 can be used. This is because these conductive oxides can still form a mixed layer in which a crystalline portion and an amorphous portion are mixed by using a mixed gas of an inert gas and an oxygen gas as a supply gas.
5−2.実施する工程の順序
本実施例では、サファイア基板210に結晶層Lを形成する凹凸形状形成工程を行った後に、半導体層形成工程および電極形成工程を行った。しかし、これらの工程の順序を入れ替えてもかまわない。凹凸形状形成工程を、半導体層形成工程の後であって電極形成工程の前に行うこととしてもよい。また、電極形成工程の後に凹凸形状形成工程を行うこととしてもよい。
5-2. In this example, the semiconductor layer forming step and the electrode forming step were performed after the concavo-convex shape forming step for forming the crystal layer L on the
5−3.サファイアエッチング工程
本実施例では、結晶層Lを凹凸形状とした。しかし、露出しているサファイア基板210にエッチングを施すことにより、図22に示すように、サファイア基板210の露出している露出箇所に凹部を形成することとしてもよい。つまり、非結晶部分除去工程の後に、サファイアエッチング工程を行うこととすればよい。
5-3. Sapphire Etching Step In this example, the crystal layer L was formed into an uneven shape. However, the exposed
サファイアエッチング工程では、結晶部分PC52の形成されたサファイア基板210をエッチング液槽に浸漬する。このエッチング液槽には、例えば、硫酸と燐酸との混合液が入っている。または、塩酸と燐酸との混合液が入っている。または、これ以外の公知のエッチング液を用いてもよい。また、Clガスなどを用いたドライエッチングを行ってもよい。ここで、結晶部分PC52をマスクとし、サファイアを溶解させる。
In the sapphire etching process, the
そのため、図22に示すように、サファイア基板210における露出箇所に凹部X51が形成される。これにより、サファイア基板210の凹部X51と、結晶部分PC52の凸形状部分PC52aとにわたる凹凸形状Z60が形成される。なお、結晶部分PC52は、サファイアエッチング工程にて除去してもよい。
Therefore, as shown in FIG. 22, the recessed part X51 is formed in the exposed location in the
6.まとめ
以上詳細に説明したように、本実施例の発光素子200の製造方法では、凹凸形状形成工程に特徴がある。この凹凸形状形成工程は、混合層形成工程と、非結晶部分除去工程とを有する。混合層形成工程では、結晶部分と非結晶部分とが混合した混合層を形成する。そして、非結晶部分除去工程では、非結晶部分を除去してサファイア基板210を部分的に露出させる。これにより、サファイア基板210に凹凸形状の形成された発光素子200を形成することができる。
6). Summary As described in detail above, the method for manufacturing the light-emitting
なお、以上に説明した実施例1から実施例5までは単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。積層体の積層構造については、必ずしも図に示したものに限らない。積層構造や各層の繰り返し回数等、任意に選択してよい。また、有機金属気相成長法(MOCVD法)に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。また、液相エピタキシー法、分子線エピタキシー法等、その他のエピタキシャル成長法により半導体層を形成することとしてもよい。さらに、必ずしもIII 族窒化物半導体に限らず、その他の半導体発光素子を製造する場合に用いてもよい。 The first to fifth embodiments described above are merely examples. Therefore, naturally, various improvements and modifications can be made without departing from the scope of the invention. The laminated structure of the laminated body is not necessarily limited to that shown in the drawing. You may select arbitrarily, such as a laminated structure and the repetition frequency of each layer. Moreover, it is not restricted to a metal organic chemical vapor deposition method (MOCVD method). Any other method may be used as long as the crystal is grown using a carrier gas. Further, the semiconductor layer may be formed by other epitaxial growth methods such as a liquid phase epitaxy method and a molecular beam epitaxy method. Furthermore, it is not necessarily limited to a group III nitride semiconductor, and may be used when manufacturing other semiconductor light emitting devices.
10、210…サファイア基板
20、220…低温バッファ層
30、230…n型コンタクト層
40、240…n型ESD層
50、250…n型SL層
60、260…MQW層
70、270…p型クラッド層
80、280…p型コンタクト層
90、290…積層体
100、200…発光素子
81、281、282、381、481、581…表面
81a、281a、282a、381a、481a、581a…一部
81b、281b、282b、381b、481b、581b…残部
N1、N2…n電極
P1、P2…p電極
PC11、PC14、PC23、PC32、PC41、PC44、PC51…混合層
PC12、PC24、PC33、PC42、PC52…結晶部分
PC13、PC15、PC25、PC34、PC43、PC45、PC53…非結晶部分
PC16、PC22、PC26、PC27、PC36、PC46、L…結晶層
PC21、PC31、PC35…非結晶層
PC12a、PC27a、PC33a、PC42a、PC52a…凸形状部分
Z10、Z20、Z30、Z40、Z50、Z60…凹凸形状
DESCRIPTION OF
Claims (19)
前記凹凸形状形成工程は、
スパッタリングにより、下地層に、前記下地層の一部を覆う複数の凸形状部分を有する結晶部分と、前記下地層の残部および前記結晶部分を覆う非結晶部分と、が混合している混合層を形成する混合層形成工程と、
エッチングにより、前記混合層から前記非結晶部分を除去して前記下地層の残部および前記結晶部分の凸形状部分を露出させる非結晶部分除去工程と、
を有することを特徴とする半導体発光素子の製造方法。 In the method for manufacturing a semiconductor light emitting device having a concavo-convex shape forming step in which the light extraction surface for extracting light emitted from the light emitting layer is concavo-convex
The uneven shape forming step includes:
A mixed layer in which a crystal part having a plurality of convex portions covering a part of the base layer and an amorphous part covering the rest of the base layer and the crystal part are mixed with the base layer by sputtering. A mixed layer forming step to be formed;
Removing the non-crystalline part from the mixed layer by etching to expose the remaining part of the underlayer and the convex part of the crystalline part; and
A method for manufacturing a semiconductor light emitting device, comprising:
前記混合層形成工程で形成される前記混合層の材質が、
透明な導電性酸化物であること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to claim 1,
The material of the mixed layer formed in the mixed layer forming step is
A method for producing a semiconductor light emitting device, which is a transparent conductive oxide.
前記導電性酸化物は、
ITO、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 のいずれか1つであること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to claim 2,
The conductive oxide is
A method of manufacturing a semiconductor light emitting device, wherein the semiconductor light emitting device is any one of ITO, ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 .
前記混合層形成工程は、
不活性ガスに、体積比で0.1%以上1.0%以下の範囲内の酸素ガスを混合した混合ガスを供給ガスとして用いてスパッタリングを行うこと
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to any one of claims 1 to 3,
The mixed layer forming step includes
A method for manufacturing a semiconductor light emitting device, wherein sputtering is performed using a mixed gas obtained by mixing an inert gas and an oxygen gas in a range of 0.1% to 1.0% by volume as a supply gas.
前記非結晶部分除去工程では、
酸性溶液を用いてウェットエッチングを行うこと
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to any one of claims 1 to 4,
In the non-crystal part removing step,
A method for manufacturing a semiconductor light emitting device, wherein wet etching is performed using an acidic solution.
前記非結晶部分除去工程では、
前記酸性溶液として、シュウ酸を用いること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to claim 5,
In the non-crystal part removing step,
Oxalic acid is used as said acidic solution, The manufacturing method of the semiconductor light-emitting device characterized by the above-mentioned.
前記混合層形成工程は、
p型コンタクト層を下地層として混合層を形成する工程であり、
前記非結晶部分除去工程は、
前記p型コンタクト層の残部および前記結晶部分を露出させる工程であり、
前記p型コンタクト層の残部および前記結晶部分に凹凸層を形成する凹凸層形成工程を有すること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to any one of claims 1 to 6,
The mixed layer forming step includes
a step of forming a mixed layer using a p-type contact layer as a base layer,
The non-crystal part removing step includes
Exposing the remainder of the p-type contact layer and the crystal portion;
A method for manufacturing a semiconductor light emitting device, comprising: forming a concavo-convex layer on the remaining portion of the p-type contact layer and the crystal portion.
前記凹凸層は、
前記混合層と同じ材質の非結晶層であり、
前記凹凸層形成工程の後に、
前記結晶部分および前記凹凸層を200℃以上800℃以下の範囲内の温度で加熱して前記結晶部分および前記凹凸層を一体の結晶層とする加熱工程を有すること、
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to claim 7,
The uneven layer is
An amorphous layer of the same material as the mixed layer,
After the uneven layer forming step,
Heating the crystal portion and the concavo-convex layer at a temperature within a range of 200 ° C. or higher and 800 ° C. or lower to form the crystal portion and the concavo-convex layer as an integral crystal layer,
A method for manufacturing a semiconductor light emitting device.
前記凹凸層は、
ITO、ICO、IZO、ZnO、TiO2 、NbTiO2 、TaTiO2 のいずれか1つであって前記混合層と異なる材質から成る層であること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to claim 7,
The uneven layer is
A method of manufacturing a semiconductor light emitting device, characterized in that it is a layer made of a material different from the mixed layer, which is any one of ITO, ICO, IZO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 .
前記凹凸形状形成工程は、
前記混合層形成工程の前に、p型コンタクト層の上に結晶層を形成する結晶層形成工程を有し、
前記混合層形成工程では、
前記結晶層を前記下地層として前記下地層と同じ材質の混合層を形成すること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to any one of claims 1 to 6,
The uneven shape forming step includes:
A crystal layer forming step of forming a crystal layer on the p-type contact layer before the mixed layer forming step;
In the mixed layer forming step,
A method of manufacturing a semiconductor light emitting element, wherein a mixed layer of the same material as that of the base layer is formed using the crystal layer as the base layer.
前記結晶層形成工程は、
前記p型コンタクト層の上に非晶質の非結晶層を形成する非結晶層形成工程と、
前記非結晶層を200℃以上800℃以下の範囲内の温度で加熱して結晶層とする加熱工程と、
を有することを特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light emitting element according to claim 10,
The crystal layer forming step includes
A non-crystalline layer forming step of forming an amorphous non-crystalline layer on the p-type contact layer;
Heating the amorphous layer at a temperature in the range of 200 ° C. or higher and 800 ° C. or lower to form a crystalline layer;
A method for manufacturing a semiconductor light emitting device, comprising:
前記結晶層形成工程は、
前記p型コンタクト層の上に100℃以上400℃以下の範囲内の温度で結晶層を形成する工程であること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light emitting element according to claim 10,
The crystal layer forming step includes
A method of manufacturing a semiconductor light emitting device, comprising forming a crystal layer on the p-type contact layer at a temperature in the range of 100 ° C. to 400 ° C.
前記凹凸形状形成工程は、
非晶質の非結晶層を前記下地層として形成する非結晶層形成工程と、
前記非結晶層と同じ材質の混合層を形成する混合層形成工程と、
前記非結晶層の一部および前記非結晶部分を除去する非結晶部分除去工程と、
前記非結晶層の残部および前記結晶部分を加熱して一体の結晶層とする加熱工程と、
を有することを特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to any one of claims 1 to 6,
The uneven shape forming step includes:
An amorphous layer forming step of forming an amorphous amorphous layer as the underlayer;
A mixed layer forming step of forming a mixed layer of the same material as the amorphous layer;
A non-crystalline part removing step of removing a part of the non-crystalline layer and the non-crystalline part;
Heating the remaining part of the non-crystalline layer and the crystalline part to form an integral crystalline layer;
A method for manufacturing a semiconductor light emitting device, comprising:
前記凹凸形状形成工程は、
III 族窒化物半導体層を前記下地層として混合層を形成する混合層形成工程と、
前記混合層から前記非結晶部分を除去して前記III 族窒化物半導体層の残部および前記結晶部分を露出させる非結晶部分除去工程と、
エッチングにより、露出している前記III 族窒化物半導体層の残部を溶解して凹部を形成する半導体エッチング工程と、
前記結晶部分および前記凹部に凹凸層を形成する凹凸層形成工程と、
を有することを特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to any one of claims 1 to 6,
The uneven shape forming step includes:
A mixed layer forming step of forming a mixed layer using the group III nitride semiconductor layer as the base layer;
Removing the non-crystalline portion from the mixed layer to expose the remainder of the group III nitride semiconductor layer and the crystalline portion; and
A semiconductor etching step of forming a recess by dissolving the remaining portion of the exposed group III nitride semiconductor layer by etching;
An uneven layer forming step of forming an uneven layer in the crystal part and the recess,
A method for manufacturing a semiconductor light emitting device, comprising:
前記凹凸形状形成工程は、
前記結晶部分および前記凹凸層を200℃以上800℃以下の範囲内の温度で加熱して前記結晶部分および前記凹凸層を一体の結晶層とする加熱工程を有すること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light emitting element according to claim 14,
The uneven shape forming step includes:
A heating step of heating the crystal portion and the concavo-convex layer at a temperature within a range of 200 ° C. or higher and 800 ° C. or lower to make the crystal portion and the concavo-convex layer as an integrated crystal layer. Production method.
前記混合層形成工程では、
サファイア基板を前記下地層として混合層を形成し、
前記非結晶部分除去工程では、
前記非結晶部分を除去することにより前記サファイア基板の残部および前記結晶部分を露出させること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to any one of claims 1 to 6,
In the mixed layer forming step,
A mixed layer is formed using a sapphire substrate as the base layer,
In the non-crystal part removing step,
A method of manufacturing a semiconductor light emitting device, wherein the remaining portion of the sapphire substrate and the crystalline portion are exposed by removing the amorphous portion.
前記凹凸形状形成工程は、
前記非結晶部分除去工程の後に、
エッチングにより、露出している前記サファイア基板の露出箇所を凹部とするサファイアエッチング工程を有すること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light emitting element according to claim 16,
The uneven shape forming step includes:
After the non-crystalline part removing step,
A method for manufacturing a semiconductor light emitting device, comprising: a sapphire etching step in which an exposed portion of the exposed sapphire substrate is a recess by etching.
前記凹凸形状形成工程は、
前記凹凸形状の形成後に、
パターニングを行うパターニング工程を有すること
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to any one of claims 7 to 15,
The uneven shape forming step includes:
After forming the uneven shape,
A method for manufacturing a semiconductor light emitting device, comprising a patterning step of performing patterning.
前記混合層形成工程では、
形成する前記混合層の膜厚を1000Å以上5000Å以下の範囲内とし、
成膜圧力を0.1Pa以上0.4Pa以下の範囲内とし、
スパッタリングレートを2Å/sec以上10Å/sec以下の範囲内とすること、
を特徴とする半導体発光素子の製造方法。 In the manufacturing method of the semiconductor light-emitting device according to any one of claims 1 to 18,
In the mixed layer forming step,
The film thickness of the mixed layer to be formed is in the range of 1000 to 5000 mm,
The film forming pressure is in the range of 0.1 Pa to 0.4 Pa,
The sputtering rate is in the range of 2 Å / sec to 10 Å / sec,
A method for manufacturing a semiconductor light emitting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012021700A JP5803708B2 (en) | 2012-02-03 | 2012-02-03 | Manufacturing method of semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012021700A JP5803708B2 (en) | 2012-02-03 | 2012-02-03 | Manufacturing method of semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013161902A true JP2013161902A (en) | 2013-08-19 |
JP5803708B2 JP5803708B2 (en) | 2015-11-04 |
Family
ID=49173927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012021700A Active JP5803708B2 (en) | 2012-02-03 | 2012-02-03 | Manufacturing method of semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5803708B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015514312A (en) * | 2012-03-19 | 2015-05-18 | コーニンクレッカ フィリップス エヌ ヴェ | Light-emitting devices grown on silicon substrates |
KR101824322B1 (en) | 2016-06-07 | 2018-01-31 | 전북대학교산학협력단 | HIGH-EFFICIENCY GaN-BASED LIGHT-EMITTING DIODES AND METHOD OF MANUFACTURING THE SAME |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1069984A (en) * | 1996-06-18 | 1998-03-10 | Mitsui Petrochem Ind Ltd | Organic electro-luminescence element |
JP2000294812A (en) * | 1999-04-07 | 2000-10-20 | Sanyo Electric Co Ltd | Photoelectric converter element and its manufacture |
JP2002025350A (en) * | 2000-07-11 | 2002-01-25 | Sanyo Electric Co Ltd | Substrate with transparent conductive film and manufacturing method of the same, etching method using the same, and light electromotive force device |
JP2004119491A (en) * | 2002-09-24 | 2004-04-15 | Sharp Corp | Method for manufacturing thin film solar battery, and thin film solar battery manufactured thereby |
JP2006066362A (en) * | 2004-08-30 | 2006-03-09 | Prime View Internatl Co Ltd | Manufacturing method of polycrystalline ito film and polycrystalline ito electrode |
JP2007165596A (en) * | 2005-12-14 | 2007-06-28 | Showa Denko Kk | Nitride semiconductor light emitting element, method for manufacturing same, and lamp |
JP2007220972A (en) * | 2006-02-17 | 2007-08-30 | Showa Denko Kk | Semiconductor light-emitting element, manufacturing method thereof, and lamp |
JP2008004931A (en) * | 2006-06-22 | 2008-01-10 | Samsung Electro Mech Co Ltd | Method of manufacturing front face emission type nitride light-emitting element |
JP2008198876A (en) * | 2007-02-14 | 2008-08-28 | Mitsubishi Chemicals Corp | GaN-BASED LED ELEMENT AND LIGHT-EMITTING DEVICE |
JP2009260237A (en) * | 2008-01-24 | 2009-11-05 | Showa Denko Kk | Compound semiconductor light-emitting element and its manufacturing method, conduction type translucent electrode for compound semiconductor light-emitting element, lamp, electronic device, and mechanical apparatus |
JP2010045253A (en) * | 2008-08-14 | 2010-02-25 | Kanto Chem Co Inc | Etchant composition for transparent conductive film |
JP2010062593A (en) * | 2004-02-20 | 2010-03-18 | Sharp Corp | Substrate for photoelectric converter |
JP2010062198A (en) * | 2008-09-01 | 2010-03-18 | Toyoda Gosei Co Ltd | MANUFACTURING METHOD OF CONDUCTIVE TRANSPARENT TiO2 LAYER AND MANUFACTURING METHOD OF SEMICONDUCTOR LIGHT EMITTING ELEMENT UTILIZING THE CONDUCTIVE TRANSPARENT LAYER MANUFACTURING METHOD |
JP2010135786A (en) * | 2008-12-03 | 2010-06-17 | Samsung Led Co Ltd | Semiconductor light-emitting device and method of manufacturing the same |
JP2011086613A (en) * | 2009-09-16 | 2011-04-28 | Showa Denko Kk | Method of manufacturing transparent conductive film, method of manufacturing semiconductor light emitting element, semiconductor light emitting device, lamp, transparent conductive substrate, transparent conductive substrate, and electronic apparatus |
JP2011138937A (en) * | 2009-12-28 | 2011-07-14 | Showa Denko Kk | Etchant for transparent conductive film |
JP2012004364A (en) * | 2010-06-17 | 2012-01-05 | Idemitsu Kosan Co Ltd | Semiconductor light-emitting element |
-
2012
- 2012-02-03 JP JP2012021700A patent/JP5803708B2/en active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1069984A (en) * | 1996-06-18 | 1998-03-10 | Mitsui Petrochem Ind Ltd | Organic electro-luminescence element |
JP2000294812A (en) * | 1999-04-07 | 2000-10-20 | Sanyo Electric Co Ltd | Photoelectric converter element and its manufacture |
JP2002025350A (en) * | 2000-07-11 | 2002-01-25 | Sanyo Electric Co Ltd | Substrate with transparent conductive film and manufacturing method of the same, etching method using the same, and light electromotive force device |
JP2004119491A (en) * | 2002-09-24 | 2004-04-15 | Sharp Corp | Method for manufacturing thin film solar battery, and thin film solar battery manufactured thereby |
JP2010062593A (en) * | 2004-02-20 | 2010-03-18 | Sharp Corp | Substrate for photoelectric converter |
JP2006066362A (en) * | 2004-08-30 | 2006-03-09 | Prime View Internatl Co Ltd | Manufacturing method of polycrystalline ito film and polycrystalline ito electrode |
JP2007165596A (en) * | 2005-12-14 | 2007-06-28 | Showa Denko Kk | Nitride semiconductor light emitting element, method for manufacturing same, and lamp |
JP2007220972A (en) * | 2006-02-17 | 2007-08-30 | Showa Denko Kk | Semiconductor light-emitting element, manufacturing method thereof, and lamp |
JP2008004931A (en) * | 2006-06-22 | 2008-01-10 | Samsung Electro Mech Co Ltd | Method of manufacturing front face emission type nitride light-emitting element |
JP2008198876A (en) * | 2007-02-14 | 2008-08-28 | Mitsubishi Chemicals Corp | GaN-BASED LED ELEMENT AND LIGHT-EMITTING DEVICE |
JP2009260237A (en) * | 2008-01-24 | 2009-11-05 | Showa Denko Kk | Compound semiconductor light-emitting element and its manufacturing method, conduction type translucent electrode for compound semiconductor light-emitting element, lamp, electronic device, and mechanical apparatus |
JP2010045253A (en) * | 2008-08-14 | 2010-02-25 | Kanto Chem Co Inc | Etchant composition for transparent conductive film |
JP2010062198A (en) * | 2008-09-01 | 2010-03-18 | Toyoda Gosei Co Ltd | MANUFACTURING METHOD OF CONDUCTIVE TRANSPARENT TiO2 LAYER AND MANUFACTURING METHOD OF SEMICONDUCTOR LIGHT EMITTING ELEMENT UTILIZING THE CONDUCTIVE TRANSPARENT LAYER MANUFACTURING METHOD |
JP2010135786A (en) * | 2008-12-03 | 2010-06-17 | Samsung Led Co Ltd | Semiconductor light-emitting device and method of manufacturing the same |
JP2011086613A (en) * | 2009-09-16 | 2011-04-28 | Showa Denko Kk | Method of manufacturing transparent conductive film, method of manufacturing semiconductor light emitting element, semiconductor light emitting device, lamp, transparent conductive substrate, transparent conductive substrate, and electronic apparatus |
JP2011138937A (en) * | 2009-12-28 | 2011-07-14 | Showa Denko Kk | Etchant for transparent conductive film |
JP2012004364A (en) * | 2010-06-17 | 2012-01-05 | Idemitsu Kosan Co Ltd | Semiconductor light-emitting element |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015514312A (en) * | 2012-03-19 | 2015-05-18 | コーニンクレッカ フィリップス エヌ ヴェ | Light-emitting devices grown on silicon substrates |
KR101824322B1 (en) | 2016-06-07 | 2018-01-31 | 전북대학교산학협력단 | HIGH-EFFICIENCY GaN-BASED LIGHT-EMITTING DIODES AND METHOD OF MANUFACTURING THE SAME |
Also Published As
Publication number | Publication date |
---|---|
JP5803708B2 (en) | 2015-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5232972B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
JP5638514B2 (en) | Light emitting device and manufacturing method thereof | |
JP4660453B2 (en) | Gallium nitride compound semiconductor light emitting device | |
JP5932664B2 (en) | Group III nitride semiconductor device and manufacturing method thereof | |
JP5707978B2 (en) | Semiconductor light emitting device substrate, method of manufacturing the same, and semiconductor light emitting device using the substrate | |
JP2010080542A (en) | Group iii nitride semiconductor light-emitting element and method for manufacturing the same | |
JP2008545266A (en) | Nitride semiconductor LED and manufacturing method thereof | |
JP2006352129A (en) | Manufacturing method of light emitting diode | |
JP2006165582A (en) | Light-emitting device containing uneven structure, and manufacturing method therefor | |
TW201103164A (en) | Semiconductor optoelectronic structure of increased light extraction efficiency and fabricated thereof | |
WO2004001920A1 (en) | GaN SEMICONDUCTOR DEVICE | |
JP2006313884A (en) | Flip chip light emitting diode and its manufacturing method | |
JP2011119333A (en) | Nitride semiconductor light-emitting element | |
JP5077224B2 (en) | Group III nitride semiconductor light emitting device and method for manufacturing the same | |
JP2007165596A (en) | Nitride semiconductor light emitting element, method for manufacturing same, and lamp | |
KR100616543B1 (en) | Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method | |
JP5803708B2 (en) | Manufacturing method of semiconductor light emitting device | |
KR101008268B1 (en) | Vertical Light Emitting Diode and manufacturing method of the same | |
JP6579038B2 (en) | Manufacturing method of semiconductor light emitting device | |
CN104934509A (en) | III-V family nitride semiconductor epitaxial structure, device comprising epitaxial structure and preparation method thereof | |
KR20080082326A (en) | Light emitting diode and method of fabricating the same | |
KR101039970B1 (en) | Method for forming a semiconductor layer and fabricating light emitting device | |
JP6210434B2 (en) | Group III nitride semiconductor light emitting device manufacturing method | |
KR20090026688A (en) | Semiconductor light emitting device and fabrication method thereof | |
JP2008010581A (en) | Semiconductor light emitting element, and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150619 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5803708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |