JP2007165596A - Nitride semiconductor light emitting element, method for manufacturing same, and lamp - Google Patents
Nitride semiconductor light emitting element, method for manufacturing same, and lamp Download PDFInfo
- Publication number
- JP2007165596A JP2007165596A JP2005360088A JP2005360088A JP2007165596A JP 2007165596 A JP2007165596 A JP 2007165596A JP 2005360088 A JP2005360088 A JP 2005360088A JP 2005360088 A JP2005360088 A JP 2005360088A JP 2007165596 A JP2007165596 A JP 2007165596A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- light
- based semiconductor
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、窒化物系半導体発光素子及びその製造方法、窒化物系半導体発光素子を用いたランプに関し、特に光取り出し効率に優れた窒化物系半導体発光素子に関する。 The present invention relates to a nitride-based semiconductor light-emitting device, a method for manufacturing the same, and a lamp using the nitride-based semiconductor light-emitting device, and more particularly to a nitride-based semiconductor light-emitting device excellent in light extraction efficiency.
近年、短波長光発光素子用の半導体材料として窒化物系半導体であるGaN系化合物半導体材料が注目を集めている。GaN系化合物半導体は、サファイア単結晶をはじめとして、種々の酸化物基板やIII−V族化合物を基板とし、その上に有機金属気相化学反応法(MOCVD法)や分子線エピタキシー法(MBE法)等によって形成される。 In recent years, GaN-based compound semiconductor materials, which are nitride-based semiconductors, have attracted attention as semiconductor materials for short-wavelength light-emitting devices. GaN-based compound semiconductors include sapphire single crystals, various oxide substrates, and III-V group compounds as substrates, on which metal organic vapor phase chemical reaction (MOCVD) or molecular beam epitaxy (MBE) methods are applied. ) Etc.
一般的なGaN系化合物半導体発光素子では、基板としてサファイア単結晶基板を用いた場合、n型半導体層、発光層、p型半導体層がこの順で積層された構造となっている。サファイア単結晶は絶縁体であるので、サファイア単結晶基板を用いた発光素子では、一般的に、p型半導体層上に形成された正極とn型半導体層上に形成された負極とが同一面上に存在する構造とされる。正極と負極とが同一面上に存在する構造としては、正極に透明電極を使用してp型半導体側から光を取り出すフェイスアップ方式、正極にAgなどの高反射膜を使用してサファイア単結晶基板側から光を取り出すフリップチップ方式の2種類がある。 In a general GaN-based compound semiconductor light-emitting device, when a sapphire single crystal substrate is used as a substrate, an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are stacked in this order. Since a sapphire single crystal is an insulator, in a light emitting device using a sapphire single crystal substrate, generally, a positive electrode formed on a p-type semiconductor layer and a negative electrode formed on an n-type semiconductor layer are in the same plane. It is the structure that exists above. The structure in which the positive electrode and the negative electrode exist on the same surface is a face-up method in which a transparent electrode is used for the positive electrode and light is extracted from the p-type semiconductor side, and a highly reflective film such as Ag is used for the positive electrode. There are two types of flip chip methods that extract light from the substrate side.
また、従来、p型半導体上に透明電極を設ける場合、Ni/Auなどの金属透明電極が使用されていた。しかし、近年、透明電極としてITOなどの透光性導電酸化膜が産業レベルで実用化され用いられるようになってきている。Ni/Auなどの金属透明電極をITOなどの透光性導電酸化膜に置き代えることにより、透明電極による発光波長の吸収を低減させることができ、発光素子の光取り出し効率を向上させることができる。 Conventionally, when a transparent electrode is provided on a p-type semiconductor, a metal transparent electrode such as Ni / Au has been used. However, in recent years, translucent conductive oxide films such as ITO have been put into practical use at the industrial level as transparent electrodes. By replacing a metal transparent electrode such as Ni / Au with a translucent conductive oxide film such as ITO, absorption of the emission wavelength by the transparent electrode can be reduced, and the light extraction efficiency of the light-emitting element can be improved. .
ところで、発光素子の出力を向上させるための指標として外部量子効率が用いられている。外部量子効率は、内部量子効率と光取り出し効率とを掛け合わせたものとして表される。そして、外部量子効率が高ければ出力の高い発光素子と言える。なお、内部量子効率とは、発光素子に注入した電流のエネルギーのうち、光に変換されるエネルギーの割合のことである。一方、光取り出し効率とは、半導体結晶内部で発生した光のうち、外部に取り出すことができる光の割合のことである。 By the way, external quantum efficiency is used as an index for improving the output of the light emitting element. The external quantum efficiency is expressed as a product of the internal quantum efficiency and the light extraction efficiency. And if external quantum efficiency is high, it can be said that it is a light emitting element with a high output. Note that the internal quantum efficiency is a ratio of energy converted into light in energy of current injected into the light emitting element. On the other hand, the light extraction efficiency is the ratio of light that can be extracted outside of the light generated inside the semiconductor crystal.
光取り出し効率を向上させる方法としては、主として2通りの方法がある。一つは光取り出し面に形成される電極、保護膜などによる発光波長の吸収を低減させる方法である。もう一つは化合物半導体、電極、保護膜など屈折率が異なる材料同士の界面で発生する反射損失を低減させる方法である。
屈折率が異なる材料同士の界面で発生する反射損失を低減させる方法としては、光取り出し面に凹凸加工を施す技術がある。凹凸加工を施す方法としては、化合物半導体材料そのものに凹凸加工を施す方法があげられる(特許文献1参照)。
As a method for reducing the reflection loss that occurs at the interface between materials having different refractive indexes, there is a technique that performs uneven processing on the light extraction surface. An example of a method for performing uneven processing is a method for performing uneven processing on the compound semiconductor material itself (see Patent Document 1).
しかしながら、特許文献1に記載された技術では、半導体材料そのものに凹凸加工を施すため、凹凸加工により半導体層に負荷がかかり、凹凸加工によるダメージが半導体層に残ってしまう。そのため、特許文献1に記載された技術では、内部量子効率が低くなり、光取り出し効率を向上させることができたとしても、発光強度を増加させることができなかった。
また、透明電極として設けられた透光性導電酸化膜に凹凸加工を施すことによっても、光取り出し効率を向上させることができる。この場合、透光性導電酸化膜が、電流拡散層としての本来の役割に加えて、光取り出し層としての役割も担うことになる。しかしながら、透光性導電酸化膜に凹凸加工を施す場合、凹凸形状の制御が難しく、必要以上にエッチングしてしまい電流拡散性能が劣化してしまう場合があった。
However, in the technique described in
Further, the light extraction efficiency can be improved also by subjecting the translucent conductive oxide film provided as the transparent electrode to an unevenness process. In this case, the translucent conductive oxide film plays a role as a light extraction layer in addition to the original role as the current diffusion layer. However, when the concavo-convex processing is performed on the translucent conductive oxide film, it is difficult to control the concavo-convex shape, and etching may be performed more than necessary, resulting in deterioration of current diffusion performance.
本発明は、上記事情に鑑みてなされたものであり、上述した問題点を解決し、光取り出し効率に優れ、かつ、電流拡散性能の優れた窒化物系半導体発光素子を提供することを目的とする。 The present invention has been made in view of the above circumstances, and has as its object to provide a nitride-based semiconductor light-emitting device that solves the above-described problems, is excellent in light extraction efficiency, and has excellent current diffusion performance. To do.
すなわち、本発明は以下の発明を提供する。
(1)n型半導体層、発光層、p型半導体層、透光性導電酸化膜層が順に配置された窒化物系半導体発光素子であって、前記透光性導電酸化膜層が、光取り出し層として機能する第1層と、前記第1層の前記p型半導体層側に配置され、電流拡散層として機能する第2層とを少なくとも有することを特徴とする窒化物系半導体発光素子。
(2)n型半導体層、発光層、p型半導体層、透光性導電酸化膜層が順に配置された窒化物系半導体発光素子であって、前記透光性導電酸化膜層が、粒状結晶からなる第1層と、前記第1層の前記p型半導体層側に配置され、柱状結晶からなる第2層とを少なくとも有することを特徴とする窒化物系半導体発光素子。
(3)n型半導体層、発光層、p型半導体層、透光性導電酸化膜層が順に配置された窒化物系半導体発光素子であって、前記透光性導電酸化膜層が、真空蒸着することにより形成された第1層と、前記第1層の前記p型半導体層側に配置され、スパッタすることにより形成された第2層とを少なくとも有することを特徴とする窒化物系半導体発光素子。
(4)前記第1層の前記第2層と反対側の面が凹凸形状とされていることを特徴とする(1)〜(3)のいずれかに記載の窒化物系半導体発光素子。
(5)前記凹凸形状が前記第1層をエッチングすることによって形成されたものであり、前記第1層は、前記第1層をエッチングする場合のエッチング速度が前記第2層よりも速い材料からなることを特徴とする(4)に記載の窒化物系半導体発光素子。
(6)前記凹凸形状が、無秩序に形成された凹部と凸部とからなることを特徴とする(4)または(5)に記載の窒化物系半導体発光素子。
(7)前記凹凸形状を構成する凹部と凸部との高低差が35nm〜2000nmであることを特徴とする(4)〜(6)のいずれかに記載の窒化物系半導体発光素子。
(8)前記第2層がITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−GeO2)からなる群から選ばれた少なくとも一種類の材料で形成されていることを特徴とする(1)〜(7)のいずれかに記載の窒化物系半導体発光素子。
(9)前記第2層の膜厚が35nm〜2μmであることを特徴とする(1)〜(8)のいずれかに記載の窒化物系半導体発光素子。
(10)前記第1層がITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−GeO2)からなる群から選ばれた少なくとも一種類の材料で形成されていることを特徴とする(1)〜(9)のいずれかに記載の窒化物系半導体発光素子。
(11)前記第1層の膜厚が35nm〜2000nmであることを特徴とする(1)〜(10)のいずれかに記載の窒化物系半導体発光素子。
That is, the present invention provides the following inventions.
(1) A nitride-based semiconductor light-emitting device in which an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and a light-transmitting conductive oxide film layer are arranged in this order, and the light-transmitting conductive oxide film layer extracts light A nitride-based semiconductor light-emitting device comprising at least a first layer functioning as a layer and a second layer disposed on the p-type semiconductor layer side of the first layer and functioning as a current diffusion layer.
(2) A nitride-based semiconductor light-emitting device in which an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and a light-transmitting conductive oxide film layer are arranged in this order, and the light-transmitting conductive oxide film layer is a
(3) A nitride-based semiconductor light-emitting device in which an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and a light-transmitting conductive oxide film layer are sequentially arranged, and the light-transmitting conductive oxide film layer is vacuum deposited A nitride-based semiconductor light-emitting device comprising at least a first layer formed by sputtering and a second layer formed by sputtering and disposed on the p-type semiconductor layer side of the first layer element.
(4) The nitride-based semiconductor light-emitting element according to any one of (1) to (3), wherein a surface of the first layer opposite to the second layer has an uneven shape.
(5) The concavo-convex shape is formed by etching the first layer, and the first layer is made of a material having an etching rate higher than that of the second layer when the first layer is etched. (4) The nitride-based semiconductor light-emitting device according to (4).
(6) The nitride-based semiconductor light-emitting element according to (4) or (5), wherein the concavo-convex shape includes a concave portion and a convex portion formed randomly.
(7) The nitride-based semiconductor light-emitting element according to any one of (4) to (6), wherein a height difference between the concave portion and the convex portion constituting the concave-convex shape is 35 nm to 2000 nm.
(8) The second layer is made of a group consisting of ITO (In 2 O 3 —SnO 2 ), AZO (ZnO—Al 2 O 3 ), IZO (In 2 O 3 —ZnO), and GZO (ZnO—GeO 2 ). The nitride-based semiconductor light-emitting device according to any one of (1) to (7), which is formed of at least one selected material.
(9) The nitride-based semiconductor light-emitting element according to any one of (1) to (8), wherein the second layer has a thickness of 35 nm to 2 μm.
(10) The first layer is made of a group consisting of ITO (In 2 O 3 —SnO 2 ), AZO (ZnO—Al 2 O 3 ), IZO (In 2 O 3 —ZnO), and GZO (ZnO—GeO 2 ). The nitride-based semiconductor light-emitting device according to any one of (1) to (9), which is formed of at least one selected material.
(11) The nitride-based semiconductor light-emitting element according to any one of (1) to (10), wherein the first layer has a thickness of 35 nm to 2000 nm.
(12)n型半導体層、発光層、p型半導体層、透光性導電酸化膜層が順に配置され、前記透光性導電酸化膜層が、第1層と、前記第1層の前記p型半導体層側に配置された第2層とを少なくとも有する窒化物系半導体発光素子の製造方法であって、前記p型半導体層上に、電流拡散層として機能する前記第2層を形成する工程と、前記第2層上に、光取り出し層として機能する前記第1層を形成する工程とを備えることを特徴とする窒化物系半導体発光素子の製造方法。
(13)前記第1層をウェットエッチングすることにより、前記第1層の表面を凹凸形状とする工程を備え、前記ウェットエッチングに用いるエッチング溶液が、シュウ酸、塩化鉄、塩酸の混合液であることを特徴とする(12)に記載の窒化物系半導体発光素子の製造方法。
(14)前記第2層をスパッタすることにより形成することを特徴とする(12)または(13)に記載の窒化物系半導体発光素子の製造方法。
(15)前記第2層を300〜800℃の雰囲気で真空蒸着することにより形成することを特徴とする(12)または(13)に記載の窒化物系半導体発光素子の製造方法。
(16)前記第2層を真空蒸着することにより形成した後、300〜800℃で熱処理することを特徴とする(12)または(13)に記載の窒化物系半導体発光素子の製造方法。
(17)前記第1層を真空蒸着することにより形成することを特徴とする(12)〜(16)のいずれかに記載の窒化物系半導体発光素子の製造方法。
(18)(1)〜(11)のいずれかに記載の窒化物系半導体発光素子を用いたことを特徴とするランプ。
(12) An n-type semiconductor layer, a light emitting layer, a p-type semiconductor layer, and a light-transmitting conductive oxide film layer are sequentially disposed, and the light-transmitting conductive oxide film layer includes a first layer and the p of the first layer. A method of manufacturing a nitride-based semiconductor light-emitting device having at least a second layer disposed on the side of a p-type semiconductor layer, the step of forming the second layer functioning as a current diffusion layer on the p-type semiconductor layer And a step of forming the first layer functioning as a light extraction layer on the second layer. A method for manufacturing a nitride-based semiconductor light-emitting element, comprising:
(13) A step of wet etching the first layer to make the surface of the first layer uneven, and the etching solution used for the wet etching is a mixed solution of oxalic acid, iron chloride, and hydrochloric acid (12) The method for producing a nitride-based semiconductor light-emitting device according to (12).
(14) The method for producing a nitride-based semiconductor light-emitting element according to (12) or (13), wherein the second layer is formed by sputtering.
(15) The method for producing a nitride-based semiconductor light-emitting element according to (12) or (13), wherein the second layer is formed by vacuum deposition in an atmosphere of 300 to 800 ° C.
(16) The method for producing a nitride-based semiconductor light-emitting element according to (12) or (13), wherein the second layer is formed by vacuum deposition and then heat-treated at 300 to 800 ° C.
(17) The method for producing a nitride-based semiconductor light-emitting element according to any one of (12) to (16), wherein the first layer is formed by vacuum deposition.
(18) A lamp using the nitride-based semiconductor light-emitting device according to any one of (1) to (11).
本発明の窒化物系半導体発光素子は、透光性導電酸化膜層が、光取り出し層として機能する第1層と、第1層の前記p型半導体層側に配置され、電流拡散層として機能する第2層とを少なくとも有するものであるので、光取り出し効率を向上させるために第1層の第2層と反対側の面を凹凸形状としたとしても、透光性導電酸化膜層の電流拡散性能に支障を来たすことがない。よって、優れた光取り出し効率を有し、かつ、優れた電流拡散性能を有する窒化物系半導体発光素子が得られる。
また、本発明の窒化物系半導体発光素子の製造方法によれば、優れた光取り出し効率を有し、かつ、優れた電流拡散性能を有する窒化物系半導体発光素子を形成できる。
また、本発明のランプは、本発明の窒化物系半導体発光素子を用いたものであるので、優れた発光特性を持つものとなる。
In the nitride-based semiconductor light-emitting device of the present invention, the translucent conductive oxide film layer is disposed on the first layer functioning as the light extraction layer and the p-type semiconductor layer side of the first layer, and functions as a current diffusion layer. Therefore, even if the surface of the first layer opposite to the second layer has a concavo-convex shape in order to improve the light extraction efficiency, the current of the translucent conductive oxide film layer Does not interfere with diffusion performance. Therefore, a nitride-based semiconductor light-emitting element having excellent light extraction efficiency and excellent current diffusion performance can be obtained.
Moreover, according to the method for manufacturing a nitride-based semiconductor light-emitting device of the present invention, a nitride-based semiconductor light-emitting device having excellent light extraction efficiency and excellent current diffusion performance can be formed.
In addition, since the lamp of the present invention uses the nitride semiconductor light emitting device of the present invention, it has excellent light emission characteristics.
以下、本発明の実施の形態について、図面を参照にして説明する。ただし、本発明は以下の各実施形態に限定されるものではなく、例えばこれら実施形態の構成要素同士を適宜組み合わせても良い。
図1は、本発明の窒化物系半導体発光素子の一例を模式的に示した断面図である。図1において、符号12は窒化物系半導体発光素子を示し、符号1は基板を示し、符号2はn型半導体層を示し、符号3は発光層を示し、符号4はp型半導体層を示し、符号5は負極を示し、符号8は正極を示し、符号11は透光性導電酸化膜層を示している。本発明の窒化物系半導体発光素子12においては、図1に示すように、透光性導電酸化膜層11は、電流拡散層(特許請求の範囲における「第2層」)6と光取り出し層(特許請求の範囲における「第1層」)7の2層から構成されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following embodiments, and for example, the constituent elements of these embodiments may be appropriately combined.
FIG. 1 is a cross-sectional view schematically showing an example of the nitride-based semiconductor light-emitting device of the present invention. In FIG. 1,
電流拡散層6は、電流拡散層6として機能する透光性導電酸化膜からなるものであり、p型半導体層4の直上、あるいはp型半導体層4の上に金属層などを介して形成される。電流拡散層6とp型半導体層4との間に金属層を挟んだ場合には、発光素子の駆動電圧(Vf)を低減させることができるが、透過率が減少して出力を低下させてしまう。したがって、発光素子の用途などに応じて駆動電圧(Vf)と出力のバランスを取り、電流拡散層6とp型半導体層4との間に金属層などを挟むかどうか適宜判断される。ここでの金属層としては、NiやNi酸化物、Pt,Pd,Ru,Rh,Re、Osなどからなるものを用いることが好ましい。
The
電流拡散層6は、電流拡散層6としての役割を果たすことができればよく、いかなる方法で形成されたものであってもよい。電流拡散層6は、例えば、以下の2通りの方法で形成されることが好ましい。一つはスッパタ法によって成膜する方法である。もう一つは真空蒸着法により成膜する方法である。
The current spreading
スパッタ法は、スパッタ時のスパッタ粒子のエネルギーが大きいために緻密で結晶性の高い膜を得ることができる。電流拡散層6は、透光性導電酸化物の結晶性が高いほど、エッチングされ難くエッチング時に侵食されにくいものとなり、エッチングによって電流拡散特性が劣化しないものとなる。
真空蒸着法は、蒸着時の粒子のエネルギーが大きくないため、得られた透光性導電酸化物からなる膜はアモルファス状態か結晶性が低い膜となる。しかし、蒸着中に300℃〜800℃で成膜するか、成膜後に300℃〜800℃で熱処理することにより、緻密で結晶性の高い膜を得ることができる。上記の熱処理の温度が300℃未満である場合、結晶化を向上させる効果が小さく、800℃を越える場合、窒化物系半導体素子にダメージを与えてしまう。
In the sputtering method, since the energy of sputtered particles during sputtering is large, a dense and highly crystalline film can be obtained. The higher the crystallinity of the translucent conductive oxide, the harder the
In the vacuum evaporation method, since the energy of particles during evaporation is not large, the obtained film made of a light-transmitting conductive oxide becomes an amorphous state or a film with low crystallinity. However, a dense and highly crystalline film can be obtained by forming a film at 300 ° C. to 800 ° C. during vapor deposition or by performing a heat treatment at 300 ° C. to 800 ° C. after the film formation. When the temperature of the heat treatment is less than 300 ° C., the effect of improving crystallization is small, and when it exceeds 800 ° C., the nitride semiconductor element is damaged.
電流拡散層6を構成する透光性導電酸化物は、いずれの結晶状態も取りうるが、柱状結晶である方が、エッチングされ難く好ましい。
電流拡散層6に用いられる材料としては、透光性、導電性を持つ酸化物であればいかなる材料であってよいが、好ましくはITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−GeO2)からなる群から選ばれた少なくとも一種類の材料が用いられる。
The translucent conductive oxide constituting the
The material used for the current spreading
電流拡散層6の膜厚は、薄すぎると電流拡散特性が落ちてしまい好ましくない。また、電流拡散層6の膜厚が厚すぎると透過率が悪くなって出力が低下してしまう。よって、電流拡散層6の膜厚は、35nm〜2000nmとされ、好ましくは50nm〜1000nmとされ、さらに好ましくは、100nm〜500nmとされる。
If the film thickness of the
光取り出し層7は、光取り出し層7として機能する透光性導電酸化物からなり、電流拡散層6の上に形成される。なお、光取り出し層7は、電流拡散層6の直上に形成されてもよいし、光取り出し層7と電流拡散層6との間に金属層などを挟んでも構わない。発光素子の駆動電圧(Vf)を低減させるために、光取り出し層7と電流拡散層6との間に金属層などを成膜してもよいが、発光素子の透過率が低下して出力が低減するリスクがあるので、用途に応じたバランスによって決定する必要がある。光取り出し層7と電流拡散層6との間に金属層を配置する場合、金属層の材料として、NiやNi酸化物、Pt,Pd,Ru,Rh,Re、Osなどを用いることが好ましい。
The
光取り出し層7の上面は、光取り出し効率を向上させるために凹凸形状とされている。凹凸形状を形成する方法としては、ウエットエッチング、ドライエッチングなど従来公知のエッチング方法がいずれも適用可能であるが、透光性導電酸化物の結晶状態によりエッチング速度が大きく変化するウエットエッチングを用いることが好ましい。なお、マスクを用いて規則的に凹凸形状を形成することも可能であるし、エッチングだけで無秩序(ランダム)に凹凸形状を形成することも可能である。
ウエットエッチングを行なう場合、エッチング液として、シュウ酸、塩化鉄と塩酸の混合液、リン酸、硝酸、塩酸、HI、HBrなどを用いることができるが、シュウ酸、塩化鉄と塩酸の混合液を用いることがより好ましい。
The top surface of the
When performing wet etching, oxalic acid, a mixed solution of iron chloride and hydrochloric acid, phosphoric acid, nitric acid, hydrochloric acid, HI, HBr, etc. can be used as the etching solution, but a mixed solution of oxalic acid, iron chloride and hydrochloric acid is used. More preferably, it is used.
光取り出し層7は、光取り出し層7をエッチングする際のエッチング速度が電流拡散層6よりも速いものである。光取り出し層7はいずれの結晶状態も取りうるが、粒状結晶である方が、エッチングされやすいので好ましい。
光取り出し層7の形成方法としては、光取り出し層7をエッチングする際のエッチング速度が電流拡散層6よりも速い光取り出し層7が形成される方法を用いることが望ましい。具体的には、例えば、光取り出し層7の形成方法としては、真空蒸着法を用いることが、アモルファス状または結晶性の低い膜を得ることが出来るので好ましい。
The
As a method for forming the
光取り出し層7に用いられる材料としては、透光性、導電性を持つ酸化物であればいずれも用いることができるが、好ましくはITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−GeO2)からなる群から選ばれた少なくとも一種類の材料が用いられる。
Any material can be used as the material used for the
光取り出し層7の膜厚は、薄すぎると光取り出し層7の上面に形成される凹凸形状を構成する凹部と凸部との高低差が小さくなってしまい十分な光取り出し効率が得られない。また、光取り出し層7の膜厚が厚すぎると、透過率が悪くなって出力が低下してしまう。この特性を満足させるエッチング後の光取り出し層7の膜厚は35nm〜2000nmであり、好ましくは50nm〜1μmであり、さらに好ましくは、100nm〜500nmである。なお、光取り出し層7の膜厚は、光取り出し層7の電流拡散層6側の面(下面)から凸部の頂部までの高さと定義する。
If the film thickness of the
また、光取り出し層7の凹凸形状を構成する凹部と凸部との高低差は35nm〜2000nmであり、好ましくは50nm〜1μmであり、さらに好ましくは、100nm〜500nmである。なお、凹部と凸部との高低差は、凹部の底部から凸部の頂部までの高さと定義する。凹部と凸部との高低差が小さいと、十分な光取り出し効率が得られない。凹部と凸部との高低差を大きくすると、光取り出し層7の膜厚が厚くなり、透過率が悪くなって出力が低下してしまう。
Further, the height difference between the concave and convex portions constituting the concave-convex shape of the
基板1としては、サファイア単結晶(Al2O3;A面、C面、M面、R面)、スピネル単結晶(MgAl2O4)、ZnO単結晶、LiAlO2単結晶、LiGaO2単結晶、MgO単結晶などの酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶およびZrB2などのホウ化物単結晶などの基板材料が周知である。本発明においても、これら周知の基板材料を含めて、如何なる基板材料を何ら制限なく用いることができる。これらの中でもサファイア単結晶およびSiC単結晶が好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いしオフ角を付与した基板であっても良い。
基板1上には、通常、バッファ層を介して、窒化物系半導体からなるn型半導体層2、発光層3およびp型半導体層4が積層される。使用する基板1やエピタキシャル層の成長条件によっては、バッファ層が不要である場合がある。
As the
On the
窒化物系半導体としては、例えば一般式AlXGaYInZN1-AMA(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化物系半導体が多数知られており、本発明においても、それら周知の窒化物系半導体を含めて一般式AlXGaYInZN1-AMA(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化物系半導体を何ら制限なく用いることができる。
窒化物系半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P、AsおよびBなどの元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
Examples of the nitride-based semiconductor include a general formula of Al X Ga Y In Z N 1-A M A (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ Z ≦ 1, and X + Y + Z = 1. There are many known nitride-based semiconductors represented by a group V element different from nitrogen (N), where 0 ≦ A <1. In the present invention, these well-known nitride-based semiconductors are also known. In general formula Al X Ga Y In ZN 1-A M A (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ Z ≦ 1, and X + Y + Z = 1. Symbol M represents nitrogen (N) Represents another group V element, and 0 ≦ A <1.) A nitride-based semiconductor represented by 0) can be used without any limitation.
A nitride-based semiconductor can contain other group III elements in addition to Al, Ga, and In, and can contain elements such as Ge, Si, Mg, Ca, Zn, Be, P, As, and B as necessary. It can also be contained. Furthermore, it is not limited to elements that are intentionally added, but may include impurities that are inevitably included depending on film forming conditions and the like, as well as trace impurities that are included in the raw materials and reaction tube materials.
窒化物系半導体の成長方法は特に限定されず、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)、など窒化物系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からMOCVD法である。 The growth method of the nitride semiconductor is not particularly limited, and the nitride semiconductor such as MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy) is grown. All methods known to can be applied. A preferred growth method is the MOCVD method from the viewpoint of film thickness controllability and mass productivity.
MOCVD法では、キャリアガスとして水素(H2)または窒素(N2)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH3)、ヒドラジン(N2H4)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH4)またはジシラン(Si2H6)を、Ge原料としてゲルマンガス(GeH4)や、テトラメチルゲルマニウム((CH3)4Ge)やテトラエチルゲルマニウム((C2H5)4Ge)等の有機ゲルマニウム化合物を利用できる。
MBE法では、元素状のゲルマニウムもドーピング源として利用できる。p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(Cp2Mg)またはビスエチルシクロペンタジエニルマグネシウム(EtCp2Mg)を用いる。
In the MOCVD method, hydrogen (H 2 ) or nitrogen (N 2 ) as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) as a Ga source which is a group III source, trimethyl aluminum (TMA) or triethyl aluminum as an Al source (TEA), trimethylindium (TMI) or triethylindium (TEI) as an In source, ammonia (NH 3 ), hydrazine (N 2 H 4 ), or the like as an N source that is a group V source. In addition, as a dopant, for n-type, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material, germanium gas (GeH 4 ) or tetramethyl germanium ((CH 3 ) 4 Ge) is used as a Ge raw material. And an organic germanium compound such as tetraethylgermanium ((C 2 H 5 ) 4 Ge) can be used.
In the MBE method, elemental germanium can also be used as a doping source. For the p-type, for example, biscyclopentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium (EtCp 2 Mg) is used as the Mg raw material.
n型半導体層2は、通常、下地層、nコンタクト層およびnクラッド層から構成される。nコンタクト層は下地層および/またはnクラッド層を兼ねることができる。下地層はAlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。その膜厚は0.1μm以上、好ましくは0.5μm以上、さらに好ましくは1μm以上である。この膜厚以上にした方が結晶性の良好なAlXGa1―XN層が得られやすい。
The n-
下地層にはn型不純物を1×1017〜1×1019/cm3の範囲内であればドープしても良いが、アンドープ(<1×1017/cm3)の方が良好な結晶性の維持という点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。
下地層を成長させる際の成長温度は、800〜1200℃が好ましく、さらに好ましくは1000〜1200℃の範囲に調整する。この成長温度範囲内で成長させれば結晶性の良いものが得られる。また、MOCVD成長炉内の圧力は15〜40kPaに調整する。
The underlayer may be doped with n-type impurities within the range of 1 × 10 17 to 1 × 10 19 / cm 3 , but undoped (<1 × 10 17 / cm 3 ) is a better crystal. It is preferable in terms of maintaining the property. Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably it is Si and Ge.
The growth temperature for growing the underlayer is preferably 800 to 1200 ° C, more preferably 1000 to 1200 ° C. If it grows within this growth temperature range, a crystal with good crystallinity can be obtained. The pressure in the MOCVD growth furnace is adjusted to 15 to 40 kPa.
nコンタクト層としては、下地層と同様にAlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、nコンタクト層にはn型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm3、好ましくは1×1018〜1×1019/cm3の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。成長温度は下地層と同様である。 The n contact layer is composed of an Al x Ga 1-x N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, more preferably 0 ≦ x ≦ 0.1), as in the case of the base layer. It is preferable. The n contact layer is preferably doped with an n-type impurity, and the n-type impurity is preferably 1 × 10 17 to 1 × 10 19 / cm 3 , preferably 1 × 10 18 to 1 × 10 19 / cm 3. If it is contained at a concentration of 1, it is preferable in terms of maintaining good ohmic contact with the negative electrode, suppressing the occurrence of cracks, and maintaining good crystallinity. Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably it is Si and Ge. The growth temperature is the same as that of the underlayer.
nコンタクト層を構成する窒化物系半導体は、下地層と同一組成であることが好ましく、nコンタクト層と下地層との合計の膜厚を1〜20μm、好ましくは2〜15μm、さらに好ましくは3〜12μmの範囲に設定することが好ましい。nコンタクト層と下地層との合計の膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。 The nitride semiconductor constituting the n contact layer preferably has the same composition as the underlayer, and the total film thickness of the n contact layer and the underlayer is 1 to 20 μm, preferably 2 to 15 μm, more preferably 3 It is preferable to set it in a range of ˜12 μm. When the total film thickness of the n-contact layer and the underlayer is in the above range, the crystallinity of the semiconductor is favorably maintained.
nコンタクト層と発光層3との間には、nクラッド層を設けることが好ましい。nコンタクト層の表面に生じた平坦性の悪化を埋めることできるからである。nクラッド層はAlGaN、GaN、GaInNなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。nクラッド層をGaInNで形成する場合には、発光層3のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
nクラッド層の膜厚は、特に限定されないが、好ましくは0.005〜0.5μmであり、より好ましくは0.005〜0.1μmである。nクラッド層のn型ドープ濃度は1×1017〜1×1020/cm3が好ましく、より好ましくは1×1018〜1×1019/cm3である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
It is preferable to provide an n clad layer between the n contact layer and the
The thickness of the n-clad layer is not particularly limited, but is preferably 0.005 to 0.5 μm, more preferably 0.005 to 0.1 μm. The n-type doping concentration of the n-clad layer is preferably 1 × 10 17 to 1 × 10 20 / cm 3 , more preferably 1 × 10 18 to 1 × 10 19 / cm 3 . A doping concentration within this range is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the device.
n型半導体層2の上に積層される発光層3としては、窒化物系半導体、好ましくはGa1-sInsN(0<s<0.4)の窒化物系半導体からなる発光層が本発明では通常用いられる。発光層3の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が挙げられ、例えば好ましくは1〜10nmであり、より好ましくは2〜6nmである。発光層3の膜厚が上記範囲であると発光出力の点で好ましい。
また、発光層3は、上記のような単一量子井戸(SQW)構造の他に、上記Ga1-sInsNを井戸層として、この井戸層よりバンドギャップエネルギーが大きいAlcGa1-cN(0≦c<0.3かつb>c)障壁層とからなる多重量子井戸(MQW)構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
As the light-emitting
In addition to the single quantum well (SQW) structure as described above, the
AlcGa1-cN障璧層の成長温度は700℃以上とすることが好ましく、さらに好ましくは800〜1100℃で成長させると結晶性が良好になるため好ましい。GaInN井戸層は600〜900℃、好ましくは700〜900℃で成長させる。すなわちMQWの結晶性を良好にするためには層間で成長温度を変化させることが好ましい。 The growth temperature of the Al c Ga 1-c N barrier layer is preferably 700 ° C. or higher, and more preferably 800 to 1100 ° C., since crystallinity is improved. The GaInN well layer is grown at 600 to 900 ° C., preferably 700 to 900 ° C. That is, in order to improve the MQW crystallinity, it is preferable to change the growth temperature between layers.
p型半導体層4は、通常、pクラッド層およびpコンタクト層から構成される。しかし、pコンタクト層がpクラッド層を兼ねてもよい。
pクラッド層としては、発光層3のバンドギャップエネルギーより大きくなる組成であり、発光層3へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AldGa1-dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。pクラッド層が、このようなAlGaNからなると、発光層3へのキャリアの閉じ込めの点で好ましい。pクラッド層の膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。pクラッド層のp型ドープ濃度は、1×1018〜1×1021/cm3が好ましく、より好ましくは1×1019〜1×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
The p-
The p-cladding layer is not particularly limited as long as it has a composition larger than the band gap energy of the light-emitting
pコンタクト層は、少なくともAleGa1-eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化物系半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。p型不純物(ドーパント)を1×1018〜1×1021/cm3の濃度で、好ましくは5×1019〜5×1020/cm3の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。膜厚は、特に限定されないが、0.01〜0.5μmが好ましく、より好ましくは0.05〜0.2μmである。膜厚がこの範囲であると、発光出力の点で好ましい。 The p-contact layer is a nitride system comprising at least Al e Ga 1-e N (0 ≦ e <0.5, preferably 0 ≦ e ≦ 0.2, more preferably 0 ≦ e ≦ 0.1). It is a semiconductor layer. When the Al composition is in the above range, it is preferable in terms of maintaining good crystallinity and good ohmic contact with the p ohmic electrode. When a p-type impurity (dopant) is contained at a concentration of 1 × 10 18 to 1 × 10 21 / cm 3 , preferably at a concentration of 5 × 10 19 to 5 × 10 20 / cm 3 , good ohmic contact is achieved. It is preferable from the standpoints of maintaining the thickness, preventing the occurrence of cracks, and maintaining good crystallinity. Although it does not specifically limit as a p-type impurity, For example, Preferably Mg is mentioned. Although a film thickness is not specifically limited, 0.01-0.5 micrometer is preferable, More preferably, it is 0.05-0.2 micrometer. When the film thickness is within this range, it is preferable in terms of light emission output.
n型半導体層2には負極5をこの技術分野でよく知られた慣用の手段で設ける。負極5としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
正極8であるボンディングパッドは、Au,Al,NiおよびCu等の材料を用いた各種構造が公知であり、これら公知の材料を何ら制限なく用いることが出来る。
The n-
Various structures using materials such as Au, Al, Ni and Cu are known for the bonding pad which is the
図4は、本発明のランプの一例を模式的に示した断面図である。図4に示すランプ30は、図1に示す本発明のフェイスアップ型の窒化物系半導体素子12が砲弾型に実装されたものである。図4において、符号34、34はフレームを示し、符号31、32はワイヤーを示し、符号33はモールドを示している。
図4に示すランプ30は、図1に示す本発明の窒化物系半導体発光素子12を用い、従来公知の方法により製造することができる。具体的には、例えば、2本のフレーム34、34の一方に窒化物系半導体素子12を樹脂などで接着し、窒化物系半導体素子12の正極8、負極5を金からなるワイヤー31、32でそれぞれフレーム34、34に接合した後、透明な樹脂からなるモールド33で窒化物系半導体発光素子12の周辺をモールドすることにより砲弾型の図4に示すランプ30を作成することができる。
FIG. 4 is a cross-sectional view schematically showing an example of the lamp of the present invention. A
The
次に、本発明を実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
(実験例1)
以下に示す方法により、図2および図3に示す発光素子を得た。図2は、本実施例の窒化ガリウム系化合物半導体発光素子の断面を示した模式図であり、図3は、図2に示した発光素子の平面を示した模式図である。
EXAMPLES Next, although an Example demonstrates this invention still in detail, this invention is not limited only to these Examples.
(Experimental example 1)
The light emitting device shown in FIGS. 2 and 3 was obtained by the method described below. FIG. 2 is a schematic view showing a cross section of the gallium nitride-based compound semiconductor light emitting device of this example, and FIG. 3 is a schematic view showing a plane of the light emitting device shown in FIG.
まず、複数の発光素子の基板となるサファイアからなる基板1上に、MOCVD法によりAlNからなるバッファ層9を介して、窒化ガリウム系化合物半導体層20を積層した。
窒化ガリウム系化合物半導体層20としては、MOCVD法により、図2に示すように、厚さ8μmのアンドープGaNからなる下地層10、厚さ2μmのGeドープn型GaNコンタクト層および厚さ0.02μmのn型In0.1Ga0.9Nクラッド層がこの順序で積層されたn型半導体層2、厚さ16nmのSiドープGaN障壁層および厚さ2.5nmのIn0.06Ga0.94N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層3、および厚さ0.01μmのMgドープp型Al0.07Ga0.93Nクラッド層と厚さ0.18μmのMgドープp型Al0.02Ga0.98Nコンタクト層がこの順序で積層されたp型半導体層4からなるものを形成した。
First, a gallium nitride-based
As shown in FIG. 2, the gallium nitride based
得られた図2に示す窒化ガリウム系化合物半導体層20において、n型GaNコンタクト層のキャリア濃度は1×1019cm-3であり、GaN障壁層のSiドープ量は1×1017cm-3であり、p型AlGaNコンタクト層のキャリア濃度は5×1018cm-3であり、p型AlGaNクラッド層のMgドープ量は5×1019cm-3であった。
In the obtained gallium nitride
そして、窒化ガリウム系化合物半導体層20の積層された基板1に、正極8および負極5を次の手順で形成した。
初めに、反応性イオンエッチング法によって負極5を形成する部分のn型GaNコンタクト層を露出させた。次に、フォトリソグラフィー技術及びリフトオフ技術を用いて、p型AlGaNコンタクト層上の正極8を形成する領域にのみ、表1に示す組成、膜厚の電流拡散層6を、表1に示す成膜方法で形成した。そして、得られた電流拡散層6の結晶状態を調べた。その結果を表1に示す。
And the
First, the n-type GaN contact layer where the
なお、表1において「ITO」とは、In2O3:90質量%、SnO2:10質量%のものを意味し、「AZO」とは、ZnO:95質量%、Al2O3:5質量%のものを意味し、「IZO」とは、In2O3:90質量%、ZnO:10質量%のものを意味し、「GZO」とは、ZnO:95質量%、GeO2:5質量%のものを意味する。 In Table 1, “ITO” means In 2 O 3 : 90% by mass and SnO 2 : 10% by mass, and “AZO” means ZnO: 95% by mass and Al 2 O3: 5% by mass. % “IZO” means In 2 O 3 : 90 mass%, ZnO: 10 mass%, and “GZO” means ZnO: 95 mass%, GeO 2 : 5 mass % Means something.
また、電流拡散層6の上に、表1に示す組成、膜厚(成膜時)の光取り出し層7を、表1に示す成膜方法で形成した。そして、得られた光取り出し層7の結晶状態を調べた。その結果を表1に示す。
Further, the
その後、光取り出し層7の表面を、シュウ酸(3M)を用いて50℃で10分間エッチングすることにより、凹凸形状を形成し、表1に示す膜厚(エッチング後膜厚)、凹部と凸部との高低差とした。ここで形成された凹凸形状は、凸部の平均直径0.3μm、凸部の平均高さ0.3μm、凹部と凸部との間の距離の平均値0.8μmの無秩序(ランダム)な凹凸形状であった。
なお、凹部と凸部との高低差は、測定装置としてAFM(AtomicForce Microscope。DegitalInstrument社(米国)製)を用いて、以下に示す測定条件で測定した。
測定条件
スキャン幅:10μm
スキャンレート:1Hz
測定回数:256
モード:タッピングモード
Thereafter, the surface of the
The height difference between the concave and convex portions was measured under the following measurement conditions using an AFM (Atomic Force Microscope, manufactured by Digital Instrument (USA)) as a measuring device.
Measurement conditions Scan width: 10μm
Scan rate: 1Hz
Number of measurements: 256
Mode: Tapping mode
その後、通常リフトオフと呼ばれる手順に則って処理して、光取り出し層7の表面上の一部に、Auからなる第1の層、Tiからなる第2の層、Alからなる第3の層、Tiからなる第4の層、Auからなる第5の層を順に積層し、ボンディングパッドを形成して正極8とした。
After that, it is processed in accordance with a procedure called normal lift-off, and a part of the surface of the
次に、露出したn型GaNコンタクト層上に以下の手順により負極5を形成した。すなわち、露出したn型GaNコンタクト層上の全面にレジストを一様に塗布した後、リソグラフィー技術を用いて、露出したn型GaNコンタクト層上の負極5を形成する部分からレジストを除去し、真空蒸着法で半導体側から順に100nmのTi、200nmのAuよりなる負極5を形成した。その後レジストを除去した。
Next, the
このようにして正極8および負極5の形成された基板1の裏面を研削・研磨することにより基板1の板厚を80μmまで薄くし、レーザスクライバを用いて半導体積層側から罫書き線を入れて押し割り、350μm角のチップ(発光素子)に切断した。
そして、得られたチップに、プローブ針による通電を行い、電流印加値20mAにおける順方向電圧の測定をした。また、得られたチップをTO−18缶パッケージに実装し、テスターによって印加電流20mAにおける発光出力を計測した。その結果を、表1に示す。
また。得られたチップの発光面の発光分布を調べた。その結果、正極8上の全面で発光しているのが確認できた。
By grinding and polishing the back surface of the
The obtained chip was energized with a probe needle, and the forward voltage at a current application value of 20 mA was measured. The obtained chip was mounted on a TO-18 can package, and the light emission output at an applied current of 20 mA was measured by a tester. The results are shown in Table 1.
Also. The light emission distribution on the light emitting surface of the obtained chip was examined. As a result, it was confirmed that light was emitted from the entire surface of the
(実験例2〜実験例19)
窒化ガリウム系化合物半導体層20の積層された実験例1と同様の基板1に、正極8および負極5を次の手順で形成した。
すなわち、実験例1と同様にして、負極5を形成する部分のn型GaNコンタクト層を露出させ、p型AlGaNコンタクト層上の正極8を形成する領域にのみ、表1に示す組成、膜厚の電流拡散層6を、表1に示す成膜方法で形成した。その後、電流拡散層6の上に、表1に示す組成、膜厚(成膜時)の光取り出し層7を、表1に示す成膜方法で形成した。
(Experimental Example 2 to Experimental Example 19)
A
That is, in the same manner as in Experimental Example 1, the n-type GaN contact layer in the portion where the
その後、光取り出し層7の表面を、実験例1と同様のエッチング液を用いて50℃で実験例1と同じ時間エッチングすることにより、実験例1と同様の平均直径の凸部、平均高さの凸部、凹部と凸部との間の距離の凹凸形状を形成して、表1に示す膜厚(エッチング後膜厚)凹部と凸部との高低差とした。その後、実験例1と同様にして、ボンディングパッドを形成して正極8とした。
Thereafter, the surface of the
次に、実験例1と同様にして負極5を形成し、実験例1と同様にして、基板を切断して350μm角のチップにした。
その後、実験例1と同様にして得られたチップの順方向電圧(Vf)の測定および発光出力の計測を行なった。
その結果を、表1に示す。
Next, the
Thereafter, the forward voltage (Vf) and the light emission output of the chip obtained in the same manner as in Experimental Example 1 were measured.
The results are shown in Table 1.
表1より、電流拡散層6をスパッタにより成膜し、光取り出し層7を蒸着により成膜した実験例1〜12においては、11mV以上の高い出力が得られ、かつ、3.6以下の十分に低いVfとなる優れた窒化物発光素子が得られた。その結果、実験例1〜12においては、エッチングにより光取り出し層7の表面に凹凸形状を形成しても、電流拡散層6に対するダメージはほとんどなかったことが確認できた。
一方、電流拡散層6と光取り出し層7の両方ともスパッタで成膜した実験例14では、シュウ酸(3M)を用いたエッチングによってほとんどエッチングされなかった。その結果、Vfは低いが、出力が低いものとなり、電流拡散層6は電流拡散層として機能しているが、光取り出し層7は光取り出し層として十分に機能していないことがわかった。
また、電流拡散層6と光取り出し層7の両方とも蒸着で成膜した実験例15では、エッチングによって、多くの電流拡散層6が除去されたために、Vf,出力ともに良好な結果が得られなかった。よって、電流拡散層6は電流拡散層として十分に機能していないし、光取り出し層7も光取り出し層として十分に機能していないことがわかった。
From Table 1, in Experimental Examples 1 to 12 in which the
On the other hand, in the experimental example 14 in which both the
Further, in Experimental Example 15 in which both the
また、実験例1〜実験例12に示すように、光取り出し層7の材料が、ITO、AZO,IZO、GZOのいずれであっても、高い出力が得られることが確認できた。
また、実験例13に示すように、電流拡散層6を蒸着によって成膜した後に500℃、10分の熱処理を行なった場合でも、電流拡散層6をスパッタで形成した実験例1〜実験例12と同様、高い出力が得られることが確認できた。
Further, as shown in Experimental Examples 1 to 12, it was confirmed that a high output was obtained regardless of whether the material of the
Further, as shown in Experimental Example 13, even when the
また、電流拡散層6の膜厚が50nm〜1000nmである実験例1〜実験例13では、膜厚が30nmと薄い実験例16と比較して、Vfが低くなった。
また、電流拡散層6の膜厚が50nm〜1000nmである実験例1〜実験例13では、膜厚が、2500nmと厚い実験例17と比較して、出力が高くなった。
また、実験例1〜実験例13では、光取り出し層7のエッチング後の膜厚が10nmと薄い実験例18と比較して、出力が高くなった。
また、実験例1〜実験例13では、光取り出し層7のエッチング後の膜厚が2400nmと厚い実験例19と比較して、透過率が高く出力が高かった。
Further, in Experimental Examples 1 to 13 in which the thickness of the
Further, in Experimental Examples 1 to 13 in which the film thickness of the
Further, in Experimental Examples 1 to 13, the output was higher than in Experimental Example 18 in which the film thickness after etching of the
Further, in Experimental Examples 1 to 13, the transmittance was high and the output was high as compared with Experimental Example 19 in which the film thickness after etching of the
1 基板
2 n型半導体層
3 発光層
4 p型半導体層
5 負極
6 電流拡散層(第2層)
7 光取り出し層(第1層)
8 正極
9 バッファ層
10 下地層
12 窒化物系半導体発光素子
11 透光性導電酸化膜層
20 窒化ガリウム系化合物半導体層
30 ランプ
1 substrate 2 n-
7 Light extraction layer (first layer)
8 Positive electrode 9
Claims (18)
前記透光性導電酸化膜層が、光取り出し層として機能する第1層と、前記第1層の前記p型半導体層側に配置され、電流拡散層として機能する第2層とを少なくとも有することを特徴とする窒化物系半導体発光素子。 A nitride-based semiconductor light-emitting device in which an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and a light-transmitting conductive oxide film layer are sequentially arranged,
The translucent conductive oxide film layer includes at least a first layer that functions as a light extraction layer and a second layer that is disposed on the p-type semiconductor layer side of the first layer and functions as a current diffusion layer. A nitride-based semiconductor light emitting device.
前記透光性導電酸化膜層が、粒状結晶からなる第1層と、前記第1層の前記p型半導体層側に配置され、柱状結晶からなる第2層とを少なくとも有することを特徴とする窒化物系半導体発光素子。 A nitride-based semiconductor light-emitting device in which an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and a light-transmitting conductive oxide film layer are sequentially arranged,
The translucent conductive oxide film layer includes at least a first layer made of granular crystals and a second layer made of columnar crystals and disposed on the p-type semiconductor layer side of the first layer. Nitride semiconductor light emitting device.
前記透光性導電酸化膜層が、真空蒸着することにより形成された第1層と、前記第1層の前記p型半導体層側に配置され、スパッタすることにより形成された第2層とを少なくとも有することを特徴とする窒化物系半導体発光素子。 A nitride-based semiconductor light-emitting device in which an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and a light-transmitting conductive oxide film layer are sequentially arranged,
The light-transmitting conductive oxide film layer includes a first layer formed by vacuum deposition, and a second layer formed by sputtering on the p-type semiconductor layer side of the first layer. A nitride-based semiconductor light-emitting element comprising at least
前記第1層は、前記第1層をエッチングする場合のエッチング速度が前記第2層よりも速い材料からなることを特徴とする請求項4に記載の窒化物系半導体発光素子。 The uneven shape is formed by etching the first layer,
5. The nitride-based semiconductor light-emitting element according to claim 4, wherein the first layer is made of a material having an etching rate higher than that of the second layer when the first layer is etched.
前記p型半導体層上に、電流拡散層として機能する前記第2層を形成する工程と、
前記第2層上に、光取り出し層として機能する前記第1層を形成する工程とを備えることを特徴とする窒化物系半導体発光素子の製造方法。 An n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and a light-transmitting conductive oxide film layer are sequentially disposed. The light-transmitting conductive oxide film layer includes a first layer and the p-type semiconductor layer of the first layer. A method for manufacturing a nitride-based semiconductor light-emitting device having at least a second layer disposed on the side,
Forming the second layer functioning as a current diffusion layer on the p-type semiconductor layer;
Forming the first layer functioning as a light extraction layer on the second layer. A method for producing a nitride-based semiconductor light-emitting element, comprising:
A lamp comprising the nitride-based semiconductor light-emitting device according to any one of claims 1 to 11.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005360088A JP4959184B2 (en) | 2005-12-14 | 2005-12-14 | Method for manufacturing nitride-based semiconductor light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005360088A JP4959184B2 (en) | 2005-12-14 | 2005-12-14 | Method for manufacturing nitride-based semiconductor light-emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165596A true JP2007165596A (en) | 2007-06-28 |
JP4959184B2 JP4959184B2 (en) | 2012-06-20 |
Family
ID=38248159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005360088A Active JP4959184B2 (en) | 2005-12-14 | 2005-12-14 | Method for manufacturing nitride-based semiconductor light-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4959184B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016409A (en) * | 2007-07-02 | 2009-01-22 | Nichia Corp | Semiconductor light emitting element |
JP2009054889A (en) * | 2007-08-28 | 2009-03-12 | Yamaguchi Univ | Ito electrode, its manufacturing method, and nitride semiconductor light-emitting element |
WO2011018942A1 (en) * | 2009-08-13 | 2011-02-17 | 昭和電工株式会社 | Semiconductor light-emitting element, semiconductor light-emitting device, method for producing semiconductor light-emitting element, method for producing semiconductor light-emitting device, illumination device using semiconductor light-emitting device, and electronic apparatus |
WO2012043365A1 (en) * | 2010-09-28 | 2012-04-05 | 林純薬工業株式会社 | Etching fluid composition and etching method |
JP2013505574A (en) * | 2009-09-17 | 2013-02-14 | クォンタム デバイス インコーポーレーテッド | Semiconductor light emitting device |
JP2013161902A (en) * | 2012-02-03 | 2013-08-19 | Toyoda Gosei Co Ltd | Semiconductor light-emitting element manufacturing method |
WO2014020901A1 (en) * | 2012-08-01 | 2014-02-06 | パナソニック株式会社 | Optical sheet, light-emitting device, method for manufacturing optical sheet, and method for manufacturing light-emitting device |
US9203054B2 (en) | 2013-12-16 | 2015-12-01 | Panasonic Intellectual Property Management Co., Ltd. | Optical sheet and light emitting apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210867A (en) * | 2000-01-24 | 2001-08-03 | Seiwa Electric Mfg Co Ltd | Gallium nitride semiconductor light emitting element and manufacturing method therefor |
JP2005005679A (en) * | 2003-04-15 | 2005-01-06 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device and its manufacturing method |
JP2005217331A (en) * | 2004-01-30 | 2005-08-11 | Nichia Chem Ind Ltd | Semiconductor light emitting device |
-
2005
- 2005-12-14 JP JP2005360088A patent/JP4959184B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210867A (en) * | 2000-01-24 | 2001-08-03 | Seiwa Electric Mfg Co Ltd | Gallium nitride semiconductor light emitting element and manufacturing method therefor |
JP2005005679A (en) * | 2003-04-15 | 2005-01-06 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device and its manufacturing method |
JP2005217331A (en) * | 2004-01-30 | 2005-08-11 | Nichia Chem Ind Ltd | Semiconductor light emitting device |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016409A (en) * | 2007-07-02 | 2009-01-22 | Nichia Corp | Semiconductor light emitting element |
JP2009054889A (en) * | 2007-08-28 | 2009-03-12 | Yamaguchi Univ | Ito electrode, its manufacturing method, and nitride semiconductor light-emitting element |
US20120138999A1 (en) * | 2009-08-13 | 2012-06-07 | Showa Denko K.K. | Semiconductor light- emitting element, semiconductor light- emitting device, method for producing semiconductor light- emitting element, method for producing semiconductor light- emitting device, illumination device using semiconductor light-emitting device, and electronic apparatus |
JP2011061192A (en) * | 2009-08-13 | 2011-03-24 | Showa Denko Kk | Semiconductor light emitting element, semiconductor light emitting device, method for manufacturing semiconductor light emitting element, method for manufacturing semiconductor light emitting device, illuminating apparatus using semiconductor light emitting device, and electronic equipment |
WO2011018942A1 (en) * | 2009-08-13 | 2011-02-17 | 昭和電工株式会社 | Semiconductor light-emitting element, semiconductor light-emitting device, method for producing semiconductor light-emitting element, method for producing semiconductor light-emitting device, illumination device using semiconductor light-emitting device, and electronic apparatus |
US8629473B2 (en) | 2009-08-13 | 2014-01-14 | Toyoda Gosei Co., Ltd. | Semiconductor light-emitting element, semiconductor light-emitting device, method for producing semiconductor light-emitting element, method for producing semiconductor light-emitting device, illumination device using semiconductor light-emitting device, and electronic apparatus |
JP2013505574A (en) * | 2009-09-17 | 2013-02-14 | クォンタム デバイス インコーポーレーテッド | Semiconductor light emitting device |
WO2012043365A1 (en) * | 2010-09-28 | 2012-04-05 | 林純薬工業株式会社 | Etching fluid composition and etching method |
JP2012074489A (en) * | 2010-09-28 | 2012-04-12 | Hayashi Junyaku Kogyo Kk | Etchant composition and etching method |
CN103125017A (en) * | 2010-09-28 | 2013-05-29 | 林纯药工业株式会社 | Etching fluid composition and etching method |
TWI547546B (en) * | 2010-09-28 | 2016-09-01 | Hayashi Pure Chemical Ind Ltd | Etching liquid composition and etching method |
JP2013161902A (en) * | 2012-02-03 | 2013-08-19 | Toyoda Gosei Co Ltd | Semiconductor light-emitting element manufacturing method |
WO2014020901A1 (en) * | 2012-08-01 | 2014-02-06 | パナソニック株式会社 | Optical sheet, light-emitting device, method for manufacturing optical sheet, and method for manufacturing light-emitting device |
US9851579B2 (en) | 2012-08-01 | 2017-12-26 | Panasonic Intellectual Property Management Co., Ltd. | Optical sheet, light-emitting device, method for manufacturing optical sheet, and method for manufacturing light-emitting device |
US9203054B2 (en) | 2013-12-16 | 2015-12-01 | Panasonic Intellectual Property Management Co., Ltd. | Optical sheet and light emitting apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4959184B2 (en) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4637781B2 (en) | GaN-based semiconductor light emitting device manufacturing method | |
JP5232969B2 (en) | Method for manufacturing gallium nitride compound semiconductor light emitting device | |
TWI425664B (en) | Semiconductor light-emitting device and method for producing the same | |
JP4986445B2 (en) | Gallium nitride compound semiconductor light emitting device | |
JP5232968B2 (en) | LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, AND LAMP | |
US20090001407A1 (en) | Semiconductor light-emitting device, manufacturing method thereof, and lamp | |
JP2007165613A (en) | Gallium-nitride compound semiconductor light emitting element, and its fabrication process | |
JP4959184B2 (en) | Method for manufacturing nitride-based semiconductor light-emitting device | |
JP4959203B2 (en) | LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, AND LAMP | |
JP2008124254A (en) | Gallium nitride compound semiconductor light-emitting element | |
KR20080033545A (en) | Gallium nitride-based compound semiconductor light-emitting device and production method thereof | |
JP2009283620A (en) | Group iii nitride semiconductor light emitting element, method for manufacturing thereof, and lamp | |
US7982232B2 (en) | Semiconductor light-emitting device, manufacturing method thereof, and lamp | |
JP2007103891A (en) | Gallium-nitride-based compound semiconductor light emitting element and its manufacturing method | |
US8124992B2 (en) | Light-emitting device, manufacturing method thereof, and lamp | |
JP2007220973A (en) | Semiconductor light-emitting element, manufacturing method thereof, and lamp | |
JP2010206230A (en) | METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND LAMP | |
JP2007299934A (en) | Nitride-based semiconductor light emitting element, its fabrication process, and lamp |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4959184 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |