JP2013157587A - Compound semiconductor - Google Patents
Compound semiconductor Download PDFInfo
- Publication number
- JP2013157587A JP2013157587A JP2012029936A JP2012029936A JP2013157587A JP 2013157587 A JP2013157587 A JP 2013157587A JP 2012029936 A JP2012029936 A JP 2012029936A JP 2012029936 A JP2012029936 A JP 2012029936A JP 2013157587 A JP2013157587 A JP 2013157587A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sic
- insulating film
- compound semiconductor
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明はパワー系化合物半導体、とりわけSiC基板やGaN基板を用いる半導体装置の基板構造と素子構造に関するものである。 The present invention relates to a substrate structure and an element structure of a semiconductor device using a power compound semiconductor, particularly a SiC substrate or a GaN substrate.
図1において、従来から公表されている単結晶SiC基板の形成方法を示す。図1−aの様にSi基板1の上にSiC膜2を成長させた後に、図1−bの様にSi基板1を除去したSiC膜2の上にさらにSiC膜3を成長させて必要な厚さ得る方法である。その上に図1−cに示すようにカソード111、アノード112からなるショットキーダイオードを形成する。FIG. 1 shows a conventionally disclosed method for forming a single crystal SiC substrate. After the
しかしながら、図1に示すようなSiをベースにSiCを成長させる方法は、大口径化には適しているものの、縦方向の結晶欠陥が多くて素子を形成した場合にはリーク電流が大きいということが課題となっている。図2においてこの結晶欠陥の発生の様子を概念的に示す。各論文で報告されているように、3Cと称される図1−aに示す手法で形成したSiC基板の結晶欠陥は図2−bに概念図を示すように54度の傾斜角を持つことが知られている。また、Si基板を用いずに昇華法と称される手法で成長させたSiC基板では図2−aに概念図を示すように基板面に対して垂直方向にその欠陥が多いことが知られている。However, the method of growing SiC based on Si as shown in FIG. 1 is suitable for increasing the diameter, but has a large leakage current when a device is formed due to many crystal defects in the vertical direction. Has become an issue. FIG. 2 conceptually shows how the crystal defects are generated. As reported in each paper, the crystal defect of the SiC substrate formed by the method shown in FIG. 1-a called 3C has an inclination angle of 54 degrees as shown in the conceptual diagram in FIG. 2-b. It has been known. Further, it is known that an SiC substrate grown by a technique called a sublimation method without using an Si substrate has many defects in a direction perpendicular to the substrate surface as shown in a conceptual diagram in FIG. Yes.
図3−aにおいて、ショットキーダイオードの代表的な断面図を示す。ショットキーダイオードのカソード電極に結晶欠陥が存在すると欠陥に沿ってリーク電流が流れるためにショットキーダイオードの逆バイアス電流、印加電圧の関係は図3−cの様になる。すなわち、一定の電圧まではリークは欠陥に依存せずに少なく、結晶欠陥降伏電圧Vpを越えると欠陥に沿った電流が増加し始める。そして、ショットキー接合の降伏電圧に到達するとトンネル現象や電子雪崩の為に電流が流れ始める。このように逆バイアス電圧が印加され、結晶欠陥降伏電圧Vpを越えるとリーク電流が増大し始めて、このリーク電流よりショットキー降伏電圧Vqに到達する前に大きなリーク電流が発生しているのが現実である。素子として欲しいはショットキー接合の降伏電圧Vqまでリーク電流は極少であるが、SiC基板特有の大量の結晶欠陥のためにショットキー接合面で存在する結晶欠陥のために結晶欠陥降伏電圧Vp以上の印加電圧からリーク電流が発生し始めるのが現実である。In FIG. 3A, a representative cross-sectional view of a Schottky diode is shown. If there is a crystal defect in the cathode electrode of the Schottky diode, a leak current flows along the defect, so the relationship between the reverse bias current and the applied voltage of the Schottky diode is as shown in FIG. That is, the leak is small up to a certain voltage without depending on the defect, and when the crystal defect breakdown voltage Vp is exceeded, the current along the defect starts to increase. Then, when the breakdown voltage of the Schottky junction is reached, current starts to flow due to a tunnel phenomenon and an electron avalanche. When the reverse bias voltage is applied in this way and the crystal defect breakdown voltage Vp is exceeded, the leakage current starts to increase, and it is a reality that a larger leakage current is generated before reaching the Schottky breakdown voltage Vq than this leakage current. It is. The element wants the leakage current to the breakdown voltage Vq of the Schottky junction to be extremely small, but because of the large number of crystal defects peculiar to the SiC substrate, the crystal defects existing on the Schottky junction plane exceed the crystal defect breakdown voltage Vp. The reality is that leakage current starts to occur from the applied voltage.
このデータから考察できることは、(A)ショットキー接合を横切るような結晶欠陥がありそこに電圧が印加され、結晶欠陥に沿って電界が発生するが、それが何らかの手段で緩和されれば結晶欠陥によるリーク電流は激減する可能性があるということ、(B)結晶欠陥にショットキー界面に電界がかからない方向だけにショットキー接合面があれば欠陥によるリーク電流は発生しないということである。This data can be considered as follows: (A) There is a crystal defect that crosses the Schottky junction, and a voltage is applied to the crystal defect, and an electric field is generated along the crystal defect. (B) If the crystal defect has a Schottky junction surface only in a direction where no electric field is applied to the Schottky interface, the leak current due to the defect does not occur.
図3のモデルから(A)の様な考察に基づきリーク低減の為に着想できることは、何らかの手段によりショットキー界面に印加される電界を緩和することである。これには、絶縁膜上に化合物半導体を形成して、その上にショットキーダイオードを形成して、アノードからの電界を絶縁膜により緩和する構造が考えられる。また、この場合には、絶縁膜上の化合物半導体にトレンチを形成し、その側壁に酸化膜を形成して、その内側に設けるポリ半導体、又は導体から酸化膜を介して電界を緩和する手法も考えられる。また、公知になっている、素子表面に絶縁膜を介して電極を形成するフィールドプレートを設ける手段も有効である。From the model shown in FIG. 3, what can be conceived for reducing the leakage based on the consideration as shown in FIG. 3A is to alleviate the electric field applied to the Schottky interface by some means. For this, a structure in which a compound semiconductor is formed on an insulating film, a Schottky diode is formed thereon, and the electric field from the anode is relaxed by the insulating film can be considered. In this case, there is also a method in which a trench is formed in the compound semiconductor on the insulating film, an oxide film is formed on the side wall thereof, and the electric field is relaxed through the oxide film from the poly semiconductor or conductor provided on the inside. Conceivable. In addition, a well-known means for providing a field plate for forming electrodes on the element surface via an insulating film is also effective.
また、(B)の様な考察に基づき縦型の結晶欠陥が多い場合には、ショットキー接合面が絶縁膜分離構造上の縦方向だけに有ればよいという構造である。Further, based on the consideration as in (B), when there are many vertical crystal defects, the Schottky junction surface only needs to be in the vertical direction on the insulating film isolation structure.
この様な考察に基づいたショットキーダイオードはこれまで開示されていない。No Schottky diode based on such consideration has been disclosed so far.
高電圧駆動素子の用途が拡大するにつれてそれらの素子のコストダウン、より性能の高い素子の実用化が重要な課題となってきている。SiC基板やGaN基板上に形成するショットキーダイオードはこのニーズに合ったものである。インダクタンスをMOSFETなどでスイッチングさせる場合に、この素子はPN接合で問題の逆回復時間がないために高速にインダクタンスの誘起電流を解消するものである。本発明は、高耐圧に適したSiCの様な化合物半導体を用いて、そのSiCの特徴的な縦方向の結晶欠陥に起因したリーク電流を解消、或いは緩和する方法について開示するものである。以下の事例では、SiC基板を例に発明内容を開示するがGaN基板、その他の化合物半導体基板においても同様である。As the use of high voltage driving elements expands, the cost reduction of those elements and the practical application of higher performance elements have become important issues. A Schottky diode formed on a SiC substrate or a GaN substrate meets this need. When the inductance is switched by a MOSFET or the like, this element eliminates the induced current of the inductance at high speed because there is no problem of reverse recovery time at the PN junction. The present invention discloses a method of eliminating or mitigating leakage current caused by a longitudinal crystal defect characteristic of SiC using a compound semiconductor such as SiC suitable for high breakdown voltage. In the following cases, the contents of the invention will be disclosed by taking a SiC substrate as an example, but the same applies to a GaN substrate and other compound semiconductor substrates.
本発明が解決しようとする課題は、化合物半導体に特有な縦方向の結晶欠陥の影響を解消すること、或いは、緩和することにより、安価な基板を用いることができるようにすることである。The problem to be solved by the present invention is to make it possible to use an inexpensive substrate by eliminating or mitigating the influence of vertical crystal defects peculiar to compound semiconductors.
本発明の構成は、図3の考察に基づく絶縁膜上に形成する単結晶SiC層に形成し、ショットキーダイオードの界面を縦方向だけにするものであり、また、ショットキーダイオードの界面にかかる電圧を緩和する方法の開発である。The structure of the present invention is formed in a single crystal SiC layer formed on an insulating film based on the consideration of FIG. 3 so that the interface of the Schottky diode is only in the vertical direction, and is applied to the interface of the Schottky diode. It is the development of a method to relax the voltage.
絶縁膜上に形成した単結晶SiC層にショットキーダイオードを形成することにより、ショットキー電極の界面に印加される電界を緩和することが可能である。絶縁膜分離の下面の電位がショットキーダイオードの界面の電位を基板方向に緩和させることができるためである。これには、絶縁膜上に化合物半導体を形成して、その上にショットキーダイオードを形成して、カソードからの電界を絶縁膜により緩和する構造が考えられる。また、この場合には、絶縁膜上の化合物半導体にトレンチを形成し、その側壁に酸化膜を形成して、その内側に設けるポリ半導体、又は導体から酸化膜を介して電界を緩和する手法も考えられる。また、素子表面に絶縁膜を介して電極を形成するフィールドプレートを設ける手段も有効である。これらの電界緩和の組み合わせにより、ショットキー界面に印加される電界が大幅に緩和される。By forming the Schottky diode in the single crystal SiC layer formed on the insulating film, the electric field applied to the interface of the Schottky electrode can be reduced. This is because the potential at the lower surface of the insulating film isolation can relax the potential at the interface of the Schottky diode in the substrate direction. For this, a structure in which a compound semiconductor is formed on an insulating film, a Schottky diode is formed thereon, and the electric field from the cathode is relaxed by the insulating film can be considered. In this case, there is also a method in which a trench is formed in the compound semiconductor on the insulating film, an oxide film is formed on the side wall thereof, and the electric field is relaxed through the oxide film from the poly semiconductor or conductor provided on the inside. Conceivable. It is also effective to provide a field plate for forming electrodes on the element surface via an insulating film. The combination of these electric field relaxations greatly reduces the electric field applied to the Schottky interface.
また、縦型の結晶欠陥が支配的なSiC基板においては絶縁分離された上のSiC膜にトレンチを形成して、その側壁(側面)にショットキーダイオードを形成することにより、縦方向の結晶欠陥を横断しないショットキー界面を実現することができる。In addition, in a SiC substrate in which vertical crystal defects are dominant, a trench is formed in the SiC film that is insulated and separated, and a Schottky diode is formed on the side wall (side surface) thereof, whereby a vertical crystal defect A Schottky interface that does not cross can be realized.
この様に素子基板はSi基板において実用化されて実績のある基板の貼り合せ技術、トレンチ技術、実用化が始まっているスマートカット技術などをSiCへ転用をすることにより原理的には可能である。また、絶縁膜上のSiC部分は必要に応じて、トレンチ分離をすることにより、複数個のショットキーダイオードを基板上に搭載することができる。In this way, the element substrate is theoretically possible by diverting the substrate bonding technology, trench technology, smart cut technology, etc., which have been put into practical use in Si substrates, to SiC. . In addition, a plurality of Schottky diodes can be mounted on the substrate by performing trench isolation on the SiC portion on the insulating film as necessary.
高電圧駆動に適したSiC基板の実用化の期待は大きいが、これまで縦方向の結晶欠陥が大きくその影響を排除することができなくて、ひたすら結晶欠陥の低減に工数をかけてきた。その結果として実用化にはまだ無理ではあるものの結晶欠陥はある程度は減ってきた。一方で、作成工程が複雑になり、工数の面でコストアップが大きい。本発明による横型素子とベース基板に絶縁膜を介してSiC層を形成し、また、酸化膜分離による素子分離構造によりSiC面積の有効利用を図った高電圧駆動素子基板と素子構造は、製造方法も簡素であり、コスト面でも画期的な手法である。本発明により、SiC膜をトレンチエッチング技術により溝を作りSiCを除去し溝の底にシリコン酸化膜を露出させ、その溝の側壁にショットキーダイオードを形成して、横方向素子とすることにより、縦方向の結晶欠陥がショットキー面を横断しない構造は画期的である。また、トレンチ溝により各素子を分離することにより、複数個の独立した素子を一つの基板上に形成することも同時に可能になる。さらには、そこにMOSFETなどの素子を形成することにより、個々の素子が完全分離となり複数の高電圧素子を組み合わせて集積回路を形成することができる。SiCの高電圧駆動の集積回路を可能にする素子基板を実用化することができる画期的なものである。Although there is great expectation for the practical use of SiC substrates suitable for high-voltage driving, so far the crystal defects in the vertical direction are so large that the influence cannot be eliminated, and efforts have been made to reduce crystal defects. As a result, crystal defects have been reduced to some extent, although it is still impossible to put into practical use. On the other hand, the production process becomes complicated, and the cost increases in terms of man-hours. A high voltage driving element substrate and an element structure in which a SiC layer is formed on an insulating film on a lateral element and a base substrate according to the present invention, and an SiC isolation area is used to effectively use an SiC area This is a simple and cost-effective method. According to the present invention, a SiC film is formed by a trench etching technique, SiC is removed, a silicon oxide film is exposed at the bottom of the groove, a Schottky diode is formed on the side wall of the groove, and a lateral element is obtained. The structure in which the longitudinal crystal defects do not cross the Schottky plane is epoch-making. Further, by separating each element by the trench groove, a plurality of independent elements can be simultaneously formed on one substrate. Furthermore, by forming an element such as a MOSFET there, the individual elements are completely separated, and a plurality of high voltage elements can be combined to form an integrated circuit. It is an epoch-making thing which can put the element substrate which enables the high voltage drive integrated circuit of SiC into practical use.
図4に本発明の実施例としてポリSiC基板5の上にシリコン酸化膜4を介して形成された単結晶SiC3にショットキーダイオードを形成した構造を示す。ショットキー界面に印加される電界は図3と比べてシリコン酸化膜の存在によって緩和される。その為に結晶欠陥が存在してもリーク電流が発生する電圧はVpから高電圧側にシフトする。シリコン酸化膜の存在による電界の状況を図4−bに示す。酸化膜下の基板電位の影響によりアノード近傍のSiC膜内の電界強度が大きく緩和される。これにより図4−cの破線の様に高電圧まで結晶欠陥リークが出ない構造となる。FIG. 4 shows a structure in which a Schottky diode is formed on a
図5において、素子分離の為にトレンチ分離構造とした事例を示す。その他の部分は共通である。FIG. 5 shows an example in which a trench isolation structure is used for element isolation. Other parts are common.
図6においては、シリコン酸化膜上の浅いSiC膜に横方向(面方向)のショットキー界面がない構造の事例を示す。トレンチで形成したトレンチ溝にショットキー金属を埋め尽くすことによりトレンチの側壁をショットキー界面とすることにより、縦方向だけになる構造である。これにより縦方向の結晶欠陥に依存しない構造とすることができる。ショットキーダイオードの耐圧はショットキーバリアで決まる耐圧Vqとなる。FIG. 6 shows an example of a structure in which a shallow SiC film on a silicon oxide film has no lateral (plane direction) Schottky interface. The trench groove formed by the trench is filled with a Schottky metal so that the side wall of the trench becomes a Schottky interface, so that only the vertical direction is obtained. As a result, a structure independent of longitudinal crystal defects can be obtained. The breakdown voltage of the Schottky diode is the breakdown voltage Vq determined by the Schottky barrier.
図7においては、シリコン酸化膜上の厚いSiC膜に横方向(面方向)のショットキー界面がない構造の事例を示す。トレンチで形成したトレンチ溝の側面にショットキー金属を形成する方法として、斜め45度の角度から全方位にわたりスパッタ或いは蒸着により形成することができる。この斜め蒸着手法、スパッタ手法により、薄いショットキー金属を形成してショットキーダイオードをトレンチ側面に形成することができる。これにトレンチの側壁をショットキー界面とすることにより、縦方向だけになる構造である。これにより縦方向の結晶欠陥に依存しない構造とすることができる。ショットキーダイオードの耐圧はショットキーバリアで決まる耐圧Vqとなる。
図7−bにおいては、トレンチで形成したトレンチ溝を絶縁構造とすることにより、各素子を分離することができる。FIG. 7 shows an example of a structure in which a thick SiC film on a silicon oxide film has no lateral (plane direction) Schottky interface. As a method of forming the Schottky metal on the side surface of the trench groove formed by the trench, it can be formed by sputtering or vapor deposition from an angle of 45 degrees to all directions. By this oblique deposition method and sputtering method, a thin Schottky metal can be formed and a Schottky diode can be formed on the side surface of the trench. In addition, the trench side wall is a Schottky interface so that only the vertical direction is obtained. Thereby, it can be set as the structure which does not depend on the crystal defect of the vertical direction. The breakdown voltage of the Schottky diode is the breakdown voltage Vq determined by the Schottky barrier.
In FIG. 7B, each element can be separated by making the trench formed by the trench into an insulating structure.
図8において、シリコン酸化膜上にSiC膜を形成する方法を述べる。図8−aはSiCの種結晶基板である。結晶欠陥を減らした結晶性の良い基板が種基板となる。図8−bはポリSiC6にシリコン酸化膜を形成した状態を表す。図8−cは種結晶基板8にスマ−トカット用に水素イオン注入をした状態で、その深さが1μmであり破線で示すスマートカット層34で示す部位である。図8−dこの状態の種基板に図8−bのポリSiCにシリコン酸化膜を形成した基板を反転させ貼り合わせた状態を示す。種結晶基板は結晶欠陥が少なくしたといえど、少しの結晶欠陥でも反りが発生しているので、吸着用ステージに載せ載せて貼り合わせることがこのましい。貼り合わせは、シリコン酸化膜の界面を介して行うために、容易に室温で貼り合わせが可能である。また、ポリSiCには反りがないため、貼り合わせた状態で反りは無くなる。その後、数百度の高温にすることにより、スマートカット面35から劈開して薄いSiC層35がポリSiC基板5のシリコン酸化膜4上に形成された状態となる。その状態を図8−eに示す。この状態において、薄いSiC層35の表面を研磨して、結晶欠陥部を除去し、その上に必要な厚さの厚いSiC層38をエピタキシャル成長させた状態が図8−fである。In FIG. 8, a method for forming a SiC film on a silicon oxide film will be described. FIG. 8A shows a SiC seed crystal substrate. A substrate having good crystallinity with reduced crystal defects serves as a seed substrate. FIG. 8B shows a state in which a silicon oxide film is formed on poly SiC 6. FIG. 8C shows a portion indicated by a
図9において図4に示す構造のショットキー構造の製造工程手順を示す。図9−aは図8−fにより作成した基板である。この基板に公知のレジスト50、フォトリソグラフィー技術、イオン注入技術によりN+層を形成したのが図9−bである。さらに、トレンチを形成しそこにトレンチ酸化膜52を充填した状態が図9−cである。その後ショットキーのアノード部分114のSiCを露出させた状態が図9−dである。その後、ショットキー金属膜112を形成したのが図9−eである。さらに、カソード電極116、アノード電極113を形成した状態が図9−fである。9 shows a manufacturing process procedure of the Schottky structure having the structure shown in FIG. FIG. 9A shows a substrate prepared according to FIG. 8-F. FIG. 9B shows an N + layer formed on this substrate by a known resist 50, photolithography technique, and ion implantation technique. Further, FIG. 9C shows a state in which a trench is formed and the
図10において図5に示す構造のショットキー構造の製造工程手順を示す。図4に対して、アノード部近傍にトレンチ構造によりSiCの断面方向に酸化膜を形成して電界緩和の効果を創出し、さらにフィールドプレートにより表面から電界緩和の効果を創出するものである。図10−a、bは図9−a、bと同様である。図10−cはトレンチ溝51を形成した状態である。この状態でトレンチ溝の露出しているSiC側壁を酸化することにより、幅狭いトレンチ溝はトレンチ酸化膜52で充填される。また、幅広いトレンチ溝には、側壁にトレンチ側壁酸化膜53が形成される。この状態で公知の手段でポリシリコンによりトレンチ部N+埋め戻し層54を形成する。図10−cはこの状態を示している。さらに図9−d、eと同様な工程によりショットキーのアノード金属膜112を形成したのが図10−dである。図10−eはこの状態で、フィールドプレート120、カソード電極116、アノード電極113を形成したものである。FIG. 10 shows a manufacturing process procedure of the Schottky structure having the structure shown in FIG. In contrast to FIG. 4, an oxide film is formed in the cross-sectional direction of SiC by a trench structure in the vicinity of the anode portion to create an electric field relaxation effect, and a field plate creates an electric field relaxation effect from the surface. 10-a and b are the same as FIGS. 9-a and b. FIG. 10C shows a state in which the
図11において図6に示す構造のショットキー構造の製造工程手順を示す。薄いSiC膜に縦方向のショットキ−電極面が無い構造である。図11−a、b、cは図9−a、b、c、dと同様にショットキーのカソード111、アノード部114を形成したものである。図11−dはアノード部の薄いSiC膜をシリコン酸化膜4の界面までエッチング除去した状態を示している。図11−eは、ショットキー金属膜112を形成した状態を示し、図11−fはカソード電極116、アノード電極113を形成した状態を示す。参考のため、図11−gは図11の一連の工程の途中で図9−cで示したようなトレンチ酸化膜を形成した事例の構造図である。FIG. 11 shows a manufacturing process procedure of the Schottky structure having the structure shown in FIG. A thin SiC film has no vertical Schottky electrode surface. 11A, 11B, 11C, and 11C show Schottky cathodes 111 and
図12において図7に示す構造のショットキー構造の製造工程手順を示す。厚いSiC膜に縦方向のショットキ−電極面が無い構造である。図11−a、b、c、dは図10−a、b、cと同様にショットキーのカソード111、アノード部114を形成したものである。厚いSiC膜をシリコン酸化膜4の界面までエッチング除去した状態を示している。図11−eはアノード部のショットキー金属膜117を形成した状態を示している。トレンチ溝が深いため、金属膜の形成は斜め方向121から蒸着或いはスパッタがなされている。その後、ショットキー金属117は必要な部分だけ残して除去されてショットキー金属膜112となる。図12−fはカソード電極116、アノード電極113を形成した状態を示す。さらに図12−gは表面にフィールドプレート120を形成した状態を示している。FIG. 12 shows a manufacturing process procedure of the Schottky structure having the structure shown in FIG. A thick SiC film does not have a vertical Schottky electrode surface. 11A, 11B, 11C, 11D, 11D, 11C, 11D, and 11D show Schottky cathodes 111 and
以上の事例では絶縁膜としてシリコン酸化膜の事例を紹介したが、アルミナ、あるいは窒化アルミ、他の絶縁性の高い材料を用いることも有効である。トレンチ部の絶縁物としてもシリコン酸化膜のみならずアルミナ、窒化アルミやその他の絶縁物を使用することも可能である。In the above examples, the case of a silicon oxide film as an insulating film was introduced. However, it is also effective to use alumina, aluminum nitride, or other highly insulating materials. As the insulator of the trench portion, not only the silicon oxide film but also alumina, aluminum nitride, or other insulators can be used.
以上の図5から12の事例では単結晶化合物半導体としてSiCを事例に説明したがGaNなど他の化合物半導体においても同様である。また基板としてはSiやSiCの他にGeなど格子定数が化合物半導体に近い材料の使用も可能であり、サファイア基板のような絶縁基板の使用も可能である。In the examples of FIGS. 5 to 12 described above, SiC is described as an example of a single crystal compound semiconductor, but the same applies to other compound semiconductors such as GaN. In addition to Si and SiC, a material having a lattice constant close to that of a compound semiconductor such as Ge can be used as the substrate, and an insulating substrate such as a sapphire substrate can also be used.
SiC基板やGaN基板などを用いた高電圧駆動素子は、車においてはハイブリッド車普及、電気自動車の普及に伴ってますます重要度が増してくる。また、家庭においてはスマートグリッド化の普及に伴って家電製品の電動化やエネルギー管理のために高電圧素子の役割が重要になってくる。本発明によるSi基板上或いはポリSiC基板上に絶縁膜を介して単結晶SiC薄膜を形成し、その中に素子を形成し、それらの素子の逆バイアスとなる接合部の結晶欠陥リークが電界緩和により減少するという大きな効果を創出し、当該分野の素子の普及に大きく貢献するものとなる。GaNなどの他の化合物半導体においても同様な期待がある。また、酸化膜分離構造により絶縁分離の素子を形成できる手法はSiCやGaNなどの化合物半導体としては画期的であり、化合物半導体の集積回路の実用化のベースとなるものである。High-voltage drive elements using SiC substrates, GaN substrates, and the like are becoming increasingly important with the spread of hybrid vehicles and electric vehicles. In addition, with the spread of smart grids in homes, the role of high voltage elements becomes important for the electrification and energy management of home appliances. A single crystal SiC thin film is formed on an Si substrate or a poly SiC substrate according to the present invention via an insulating film, elements are formed therein, and crystal defect leakage at the junction that serves as a reverse bias of these elements is reduced in electric field. This creates a great effect of reducing the amount of the element and greatly contributes to the popularization of elements in the field. There are similar expectations for other compound semiconductors such as GaN. In addition, a method capable of forming an isolation element by an oxide film isolation structure is epoch-making as a compound semiconductor such as SiC or GaN, and is a base for practical application of an integrated circuit of a compound semiconductor.
1・・・Si基板 2・・・SiC膜 3・・・SiC基板 4・・・シリコン酸化膜
5・・・ポリSiC基板 8・・・種SiC結晶基板
20・・・平坦化ステージ 21・・・平坦化ステージの吸気孔
34・・・スマートカット層 35・・・薄いSiC層
37・・・薄いSiC層 38・・・厚いSiC層
50・・・レジストマスク 51・・・トレンチ溝 52・・・トレンチ酸化膜
53・・・トレンチ側壁酸化膜 54・・・トレンチ部N+埋め戻し層
67・・・素子境界部 68・・・素子分離部
103・・・垂直方向の欠陥 104・・・54度の結晶欠陥
105・・・PN接合面の結晶欠陥
111・・・ショットキーダイオードのカソード(N+層)
112・・・ショットキー金属膜 113・・・ショットキーダイオードのアノード電極
114・・・ショットキーダイオードのアノード部 115・・・結晶欠陥電流
116・・・カソード電極 117・・・ショットキー金属膜
120・・・フィールドプレート 121・・・斜め蒸着DESCRIPTION OF
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012029936A JP2013157587A (en) | 2012-01-28 | 2012-01-28 | Compound semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012029936A JP2013157587A (en) | 2012-01-28 | 2012-01-28 | Compound semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013157587A true JP2013157587A (en) | 2013-08-15 |
Family
ID=49052462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012029936A Pending JP2013157587A (en) | 2012-01-28 | 2012-01-28 | Compound semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013157587A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104409520A (en) * | 2014-12-09 | 2015-03-11 | 中国电子科技集团公司第四十七研究所 | Arrangement method for Schottky diodes |
JP2015204329A (en) * | 2014-04-11 | 2015-11-16 | 新日鐵住金株式会社 | Silicon-carbide schottky barrier diode |
WO2024116849A1 (en) * | 2022-11-29 | 2024-06-06 | 株式会社ジャパンディスプレイ | Rectifying element |
-
2012
- 2012-01-28 JP JP2012029936A patent/JP2013157587A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015204329A (en) * | 2014-04-11 | 2015-11-16 | 新日鐵住金株式会社 | Silicon-carbide schottky barrier diode |
CN104409520A (en) * | 2014-12-09 | 2015-03-11 | 中国电子科技集团公司第四十七研究所 | Arrangement method for Schottky diodes |
WO2024116849A1 (en) * | 2022-11-29 | 2024-06-06 | 株式会社ジャパンディスプレイ | Rectifying element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5625558B2 (en) | Semiconductor wafer and method for manufacturing semiconductor device | |
CN100508212C (en) | Semiconductor device | |
WO2016033968A1 (en) | Field effect diode and manufacturing method therefor | |
CN111512415B (en) | System and method for engineering integrated devices on a substrate | |
WO2015143158A1 (en) | Vertical nitride semiconductor device | |
JP2010045245A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2006140368A (en) | Semiconductor device and its manufacturing method | |
US10074566B2 (en) | Semiconductor device and methods for forming a plurality of semiconductor devices | |
CN104488084B (en) | The method for forming taper oxide | |
WO2021017954A1 (en) | Microelectronic device and manufacturing method for microelectronic device | |
KR20110054318A (en) | Light emitting device and method of manufacturing the same | |
CN110301034A (en) | Silicon carbide layer laminated substrate and its manufacturing method | |
CN106601789A (en) | Gallium nitride based Schottky barrier rectifier | |
JP2015185751A (en) | insulated gate semiconductor device | |
JP5999687B2 (en) | SiC epitaxial wafer and SiC semiconductor device using the same | |
JP2010238725A (en) | Semiconductor device and method for manufacturing the same | |
TW201841211A (en) | Method and system for vertical power devices | |
JP2013157587A (en) | Compound semiconductor | |
CN106257686A (en) | Semiconductor device and manufacture method thereof | |
JPWO2013031868A1 (en) | Compound semiconductor device and manufacturing method thereof | |
JP5923242B2 (en) | Compound semiconductor device and method of manufacturing compound semiconductor device | |
JP6125568B2 (en) | Optimization layer for semiconductors | |
TW202331814A (en) | Semiconductor substrate, semiconductor device, method for producing semiconductor substrate, and method for producing semiconductor device | |
CN105225946A (en) | Inverse conductivity type IGBT structure and forming method thereof | |
WO2020216250A1 (en) | Enhanced device and preparation method therefor |