JP2013153394A - ディジタル通信の伝送路符号の変換方法及びこの変換方法を行う符号の生成方法 - Google Patents

ディジタル通信の伝送路符号の変換方法及びこの変換方法を行う符号の生成方法 Download PDF

Info

Publication number
JP2013153394A
JP2013153394A JP2012014181A JP2012014181A JP2013153394A JP 2013153394 A JP2013153394 A JP 2013153394A JP 2012014181 A JP2012014181 A JP 2012014181A JP 2012014181 A JP2012014181 A JP 2012014181A JP 2013153394 A JP2013153394 A JP 2013153394A
Authority
JP
Japan
Prior art keywords
bit
bits
code
transmission line
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012014181A
Other languages
English (en)
Other versions
JP5900850B2 (ja
Inventor
Nobuyuki Yamasaki
信行 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keio University
Original Assignee
Keio University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keio University filed Critical Keio University
Priority to JP2012014181A priority Critical patent/JP5900850B2/ja
Publication of JP2013153394A publication Critical patent/JP2013153394A/ja
Application granted granted Critical
Publication of JP5900850B2 publication Critical patent/JP5900850B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

【課題】 エラー検出及びエラー訂正機能付きのエンべデッドクロック方式の伝送路符号化を実現することで、信頼性が高くレイテンシも短いシリアルデータ通信を実現する。
【解決手段】 シリアルデータの中にクロックを埋め込み、かつ、その際DCバランシング(0と1の割合を同じにする)を行い、伝送中に発生するビット誤りの検出を行う符号化と伝送中に発生するビット誤りの訂正を行う符号化を同時に備えるような符号を発見し、その符号を用いて通信を行う。実施例としては、4ビットのデータを10ビットのビット列へ符号化し、DCバランシングを確保して通信用クロックを通信データに埋め込むことを実現すると同時に、符号化した各ビット列同士のハミング距離を4以上に保つことで、伝送中に発生する2ビット以内のビット誤りの検出、1ビットのビット誤りの訂正を可能にする。
【選択図】 図1

Description

本発明は、特に、シリアル通信においてデータにクロックを埋め込んで送信するエンベデッドクロック方式に関し、さらに、ディジタル通信の符号化に関わり、より詳細には、伝送路符号、誤り検出符号、誤り訂正符号に関するものである。
ディジタル通信では、伝送周波数の高速化に伴い、データにクロックを埋め込んで送信するエンベデッドクロック方式を用いた高速シリアル通信への要求が高まっている。エンベデッドクロック方式を用いた実用的な高速シリアル通信を実現するためには、送信信号のDCバランシング(0と1を同程度にする方法)を確保するための伝送路符号が必要となる。伝送路符号の実例として、「Byte Oriented DC Balanced(0,4)8B10B Partition Block Transmission Code」と題する、FranaszekおよびWidmerによる米国特許第4,486,739号に記載の8B10B伝送コードがPCI ExpressやInfiniBandなどの通信規格で採用されている。
さらに、現代のディジタル通信においては、伝送路でのエラー検出やエラー訂正は必須の機能となっている。例えば、PCI Expressでは、CRCを用いてデータリンクレイヤでエラー検出を行っている。受信側でエラーが検出された場合、送信側にシーケンスナンバと共にNAK(Not Acknowledge)を返すことで、送信側が再送を行う。
信頼性のない伝送路では、伝送中に発生するビット誤りを検出、および訂正する必要がある。誤り検出符号、および誤り訂正符号を用いることで、伝送中に発生するビット誤りを検出、および訂正が可能である。誤り検出符号、および誤り訂正符号の実例として、ハミング符号(非特許文献1)や、BCH符号(非特許文献2)などがある。
R.W.Hamming;Error Detecting and Error Correcting Codes, Bell System Technical Journal, Vol.29, pp.147−160(1950) R.C.Bose and D.K.Ray−Chaudhuri;On A Class of Error Correcting Binary Group Codes, Information and Control 3, Vol.1, pp.68−79(1960)
エンベデッドクロック方式で用いられる伝送路符号では、DCバランシングを確保するために伝送データをより長いビット列に符号化するという特性上、伝送中に発生するビット誤りが、復号後により大きな誤りとなる場合がある。(以下、元データを符号化したデータ(ビット列)を符号語と呼称する。)例えば伝送中にビット誤りが発生し、正しい符号語からハミング距離が1離れたとすると、誤った符号語を復号した結果、復号されたデータは正しいデータからハミング距離が1以上離れる可能性がある。この結果、復号後の誤り検出、および訂正のコストが非常に高くなる。8B10B伝送コードのようなエンべデッドクロック方式でエラー訂正を同時に行いたい場合には、ビット単位でのエラー訂正は用いることが困難であり、リードソロモン符号のようなブロックエラー訂正符号をパケット単位(大きなブロック単位)で後段に行う必要がある。この場合には、パケットをすべて受信しきらないとエラー訂正を行うことができず、レイテンシが長くなり、リアルタイム通信等には不向きとなる。
ここで、近年、ヒューマノイドロボット等の複雑なリアルタイムシステムの出現により、単一プロセッサで行う処理の限界や、システムの耐故障性等を向上するために、プロセッサを複数用いた分散リアルタイムシステムへの要求が高まっている。
分散リアルタイムシステムでは、ノード内の処理においてリアルタイム性を満たすだけでなく、ノード間の通信においてもリアルタイム性を保証しなければならない。このような背景から、分散リアルタイムシステムのための通信機構としてレスポンシブリンク(Responsive Link)が国内外で標準化されている。具体的には、レスポンシブリンクは、国内ではIPSJ-TS 0006として、国際的にはISO/IEC 24740として標準化されている。
従って、本発明の目的は、エンベデッドクロック方式の伝送路符号に、DCバランシング、誤り検出および誤り訂正機能を内包することで、誤り検出および誤り訂正を同時に実現することにある。具体的には、従来手法では不可能であった、データにクロックを埋め込んで通信、DCバランシング、エラー検出機能、エラー訂正機能、を一つの符号で同時に行う。エラー検出及びエラー訂正機能付きのエンべデッドクロック方式の伝送路符号化を実現することで、信頼性が高くレイテンシも短いシリアルデータ通信を実現する。
本発明によるディジタル通信の伝送路符号の変換方法は、ディジタル通信の伝送路符号の変換方法であって、シリアル通信のデータの中にクロックを埋め込み、前記クロックの埋め込みの際にDCバランシングを行い、前記データと前記クロックの転送を同じ配線で行うことが可能な符号化手段と、前記符号化手段で符号化された符号語について、伝送中に発生するビット誤りの検出を行う誤り検出手段と、前記誤り検出手段で検出された前記ビット誤りの訂正を行う誤り訂正手段とを備えたことを特徴とする。
また、本発明によるディジタル通信の伝送路符号の一例(以下、4B10B符号と称す)を以下に示す。前記符号化手段では、変換テーブルを用いて4ビットの送信データを10ビットの前記符号語に変換し、DCバランシングを実現しつつ、データ内にクロックを埋め込む。
また、本発明によるディジタル通信の伝送路符号の一つである4B10B符号では、それぞれの前記符号語は、連続する0または1が5ビット以下であることを特徴とし、伝送中に発生する10ビット中1ビット以内のビット誤りが発生してもエンベデッドクロックを維持できる。
また、本発明によるディジタル通信の伝送路符号の一つである4B10B符号では、それぞれの前記符号語は、前記符号化した各ビット列同士のハミング距離が4以上であり、前記誤り検出手段では、10ビット中2ビット以内のビット誤りの検出を行うことを特徴とする。
また、本発明によるディジタル通信の伝送路符号の一つである4B10B符号では、前記誤り訂正手段では、10ビット中1ビットのビット誤りの訂正を行うことを特徴とする。
また、本発明によるディジタル通信の伝送路符号の一つである4B10B符号化を行う符号の生成方法は、それぞれの前記符号語を、10ビット内で0と1とを同数とし、前記符号語内の任意の1ビットを反転させて得られるビット列において、連続する0または1を5ビット以下とし、2つの前記符号語を連結して得られる20ビットのビット列内の任意の1ビットを反転させて得られるビット列において、連続する0または1を5ビット以下とし、ハミング距離を4以上とし、2つの前記符号語を連結して得られる20ビットの前記ビット列内の任意の2ビットを反転させて得られるビット列において、連続する0または1を5ビット以下とし、2つの前記符号語を連結して得られる20ビットの前記ビット列内の一方の前記符号語内の任意の1ビットを反転させるとともに他方の前記符号語内の任意の1ビットを反転させたときに、2つの反転ビット同士を4ビット以上として生成することを特徴とする。
また、本発明によるディジタル通信の伝送路符号の変換方法を行う符号の生成方法は、それぞれの前記符号語を、10ビット内で0と1とを同数とし、前記符号語内の任意の1ビットを反転させて得られるビット列において、連続する0または1を5ビット以下とし、
2つの前記符号語を連結して得られる20ビットのビット列内の任意の1ビットを反転させて得られるビット列において、連続する0または1を5ビット以下とし、ハミング距離を4以上とし、2つの前記符号語を連結して得られる20ビットの前記ビット列内の任意の2ビットを反転させて得られるビット列において、連続する0または1を5ビット以下とし、2つの前記符号語を連結して得られる20ビットの前記ビット列内の一方の前記符号語内の任意の1ビットを反転させるとともに他方の前記符号語内の任意の1ビットを反転させたときに、2つの反転ビット同士を4ビット以上として生成することを特徴とする。
本発明によれば、ラインコード自体にエラー検出機能とエラー訂正機能の両方を持たせて信頼性の高い通信を実現することができる。
本発明による4B10B符号を示す変換テーブル 本発明によるビット誤りによるハミング距離と、誤り検出、および誤り訂正の概要を示す図 本発明によるデコードのフローチャート
本発明に従った符号化(4B10B符号化)を、図1に示す変換テーブルを用いて例示する。図1では、4ビットの元データを10ビットのデータ(符号語)へ変換することで、元データ内にクロックを埋め込み、DCバランシング(0と1の割合をまったく同じにする)を実現し、10ビットのデータ中の2ビットの誤りを検出し、10ビットのデータ中の1ビットの誤り訂正をするという各機能を同時に実現する。
図1に示す変換テーブルによれば、符号化した10ビットの各ビット列において連続する0または1は必ず5ビット以下になるようにしつつ、クロックを埋め込んでいる。さらには、この符号語内で任意の1ビットが反転しても連続する0または1は5ビット以下になるようにしている。例えば、符号語が「1100110010」であったとした場合、符号語内の一つの任意の「1」に誤りが生じて「0」に反転した場合であっても、連続するビットは5ビット以下となる。
同様に、任意の符号化した10ビットと別の符号化した10ビットの符号語間においても連続する0または1は必ず5ビット以下になるようにしている。この結合部分においても任意の1ビットが反転しても連続する0または1は5ビット以下になるようにしている。したがって、各符号語で誤りがある場合は誤りビット同士が4ビット以上離れているときに不連続性を保証する。例えば、2つの符号語が、「1100110010」と「1001110001」であった場合、「1100110010」が「1100110000」となり、「1001110001」が「1000110001」となっても、2つの誤りビットが4ビット以上離れていれば、連続するビットは5ビット以下となる。
図1に示す変換テーブルによれば、符号化した10ビットの符号語内の0と1の数を必ず同数になるようにし、DCバランシングを実現する。
図1に示す変換テーブルによれば、符号化した10ビットの各ビット列同士のハミング距離は4以上離れており、伝送中に発生する10ビット中1ビットの誤りは、正しいビット列が一意に決まるため、誤りの訂正が可能である。ビット誤りによるハミング距離と、誤り検出、および誤り訂正の概要を図2に示す。
本発明に従えば、符号化を行う符号器は図1に示した変換テーブルに基づき、4ビットのデータから10ビットの符号語を生成する。復号化を行う復号器は、入力された10ビットの符号語を図1に示した変換テーブルの全てのビット列とのハミング距離を求め、変換テーブル内でハミング距離が最も小さいものが選択され、復号される。最も小さいハミング距離が0だった場合、伝送中のビット誤りは存在せず、正しく復号化される。ハミング距離が1だった場合、伝送中に1ビットの誤りが発生したことになり、誤りは訂正されて正しく復号化される。ハミング距離が2以上だった場合、伝送中に2ビット以上の誤りが発生したことになり、誤りは検出できるが、訂正はできない。10ビット中2ビットまでの誤りを検出することができる。図3に復号のフローを示す。
図1に示す4B10B符号化変換テーブルを生成するアルゴリズムを以下に示す。
操作1.10ビットの符号語から以下の条件1、2、3をすべて満たすものだけを抽出し、この集合をSOとする。
条件1.10ビット内で0と1が同数である。
条件2.符号語内の任意のビットを1ビット反転させて得られるビット列において、連続する0または1が5ビット以下である。
条件3.符号自身を2つ連結して得られる20ビットのビット列内の任意のビットを1ビット反転させて得られるビット列において、連続する0または1が5ビット以下である。
操作2.SOの各符号語について、SO中の他の符号語すべてに対して、それぞれ、以下の条件4、5のすべてを満たす符号数をカウントする。
条件4.ハミング距離が4以上である。
条件5.2つの符号語AとBを連結して得られる20ビットの2つのビット列(ABとBA)の任意のビットを最大2ビット反転させて得られるビット列において、連続する0または1が5ビット以下である。ただし、2ビット反転する際は反転ビットは符号語Aに1ビット、Bに1ビットかつ2つの反転ビット同士が4ビット以上離れているものとする。
操作3.SOの中で操作2によって得られたカウント数Nが16以上のものだけを抽出し、この集合をS1とする。
操作4.同様に操作2と操作3を集合の要素数が収束するまで繰り返す。最終的に得られた集合をScとする。
操作5.Scを操作2によって得られたカウント数について昇順にソートし、順に配列Sに格納する。
操作6.配列の最初の要素S[0]から順に一つずつ符号語を取り出し、集合Stの要素として加える。ただし、Stは初め空集合であり、また加える符号語はStの全符号語に対して、条件4と条件5すべてを満たす必要があり、条件を満たさない符号語はStに加えない。
操作7.操作6によって得られたStをSmaxとし、その要素数をMとする。
操作8.同様にS[1]から順に操作6を行い、Stの要素数がMを上回れば、SmaxおよびMを更新する。
操作9.操作8を配列Sの最後まで同様に繰り返す。
操作10.Smaxが4B10B符号化の符号空間となる(MがN(=16)以上となっている)。
このアルゴリズムにより、データ内にクロックを埋め込み(連続する0または1は5ビット以下)、DCバランシング(符号化後の10ビット中の0と1が同数)、10ビット中2ビットの誤り検出、10ビット中1ビットの誤り訂正の各機能を同時に実現するように、4ビットのデータを10ビットのデータ(符号語)へ変換する符号を見つけることができる。
伝送路符号としてよく使用される8B10BやNRZI(Non Return to Zero Inverted)+Bit Staffing等の符号では、伝送路上のデータ1ビットが化けた場合でも、復号後に複数ビットのエラーとして検出される場合があるが、本発明によれば、復号時には伝送されてきた10ビットをテーブル内から検索し、ハミング距離が1以内のものはエラーが訂正され正しく復号される。
より一般的にCビットの元データをDビットの符号語に変換する変換テーブルを生成するアルゴリズムを以下に示す(C<D)。
操作1.Dビットの符号語から以下の条件1、2、3をすべて満たすものだけを抽出し、この集合をSOとする。
条件1.Dビット内で0と1が同数である。
条件2.符号語内の任意のビットを1ビット反転させて得られるビット列において、連続する0または1が指定ビット(Eビット)以下である。
条件3.符号自身を2つ連結して得られる2倍のDビットのビット列内の任意のビットを1ビット反転させて得られるビット列において、連続する0または1がEビット以下である。
操作2.SOの各符号語について、SO中の他の符号語すべてに対して、それぞれ、以下の条件4、5のすべてを満たす符号数をカウントする。
条件4.ハミング距離が指定したF以上である(F≦E)。
条件5.2つの符号語AとBを連結して得られる2倍のDビットの2つのビット列(ABとBA)の任意のビットを最大2ビット反転させて得られるビット列において、連続する0または1がEビット以下である。ただし、2ビット反転する際は反転ビットは符号語Aに1ビット、Bに1ビットかつ2つの反転ビット同士がFビット以上離れているものとする。
操作3.SOの中で操作2によって得られたカウント数Nが2のC乗以上のものだけを抽出し、この集合をS1とする。
操作4.同様に操作2と操作3を集合の要素数が収束するまで繰り返す。最終的に得られた集合をScとする。
操作5.Scを操作2によって得られたカウント数について昇順にソートし、順に配列Sに格納する。
操作6.配列の最初の要素S[0]から順に一つずつ符号語を取り出し、集合Stの要素として加える。ただし、Stは初め空集合であり、また加える符号語はStの全符号語に対して、条件4と条件5すべてを満たす必要があり、条件を満たさない符号語はStに加えない。
操作7.操作6によって得られたStをSmaxとし、その要素数をMとする。
操作8.同様にS[1]から順に操作6を行い、Stの要素数がMを上回れば、SmaxおよびMを更新する。
操作9.操作8を配列Sの最後まで同様に繰り返す。
操作10.SmaxがCBDB符号化の符号空間となる(MがN以上となっている)。
このアルゴリズムにより、データ内にクロックを埋め込み(連続する0または1はEビット以下)、DCバランシング(符号化後のDビット中の0と1が同数)、Dビット中2ビットの誤り検出、Dビット中1ビットの誤り訂正の各機能を同時に実現するように、CビットのデータをDビットのデータへ変換する符号を見つけることができる。
伝送路符号としてよく使用される8B10BやNRZI(Non Return to Zero Inverted)+Bit Staffing等の符号では、伝送路上のデータ1ビットが化けた場合でも、復号後に複数ビットのエラーとして検出される場合があるが、本発明によれば、復号時には伝送されてきたDビットをテーブル内から検索し、ハミング距離が1以内のものはエラーが訂正され正しく復号される。
以上、本発明の実施形態を説明したが、この実施形態は本発明の説明のための例示にすぎず、本発明の範囲をこの実施形態にのみ限定する趣旨ではない。例えば、エラー検出及びエラー訂正の強度の異なる符号化(何ビットエラー検出及び何ビットエラー訂正)は容易に実現できる。本発明は、その要旨を逸脱することなく、その他の様々な態様でも実施することができる。

Claims (7)

  1. ディジタル通信の伝送路符号の変換方法であって、
    シリアル通信のデータの中にクロックを埋め込み、前記クロックの埋め込みの際にDCバランシングを行い、前記データと前記クロックの転送を同じ配線で行うことが可能な符号化手段と、
    前記符号化手段で符号化された符号語について、伝送中に発生するビット誤りの検出を行う誤り検出手段と、
    前記誤り検出手段で検出された前記ビット誤りの訂正を行う誤り訂正手段と
    を全て同時に備えたことを特徴とするディジタル通信の伝送路符号の変換方法。
  2. 前記符号化手段では、変換テーブルを用いて4ビットの前記データを10ビットのビット列の前記符号語に変換することを特徴とする請求項1に記載のディジタル通信の伝送路符号の変換方法。
  3. それぞれの前記符号語は、連続する0または1が5ビット以下であることを特徴とする請求項2に記載のディジタル通信の伝送路符号の変換方法。
  4. それぞれの前記符号語は、符号化した前記各ビット列同士のハミング距離が4以上であり、前記誤り検出手段では、10ビット中2ビット以内のビット誤りの検出を行うことを特徴とする請求項3に記載のディジタル通信の伝送路符号の変換方法。
  5. 前記誤り訂正手段では、10ビット中1ビットのビット誤りの訂正を行うことを特徴とする請求項4に記載のディジタル通信の伝送路符号の変換方法。
  6. 請求項1から請求項5のいずれかに記載のディジタル通信の伝送路符号の変換方法を行う符号の生成方法であって、
    それぞれの前記符号語を、
    10ビット内で0と1とを同数とし、
    前記符号語内の任意の1ビットを反転させて得られるビット列において、連続する0または1を5ビット以下とし、
    2つの前記符号語を連結して得られる20ビットのビット列内の任意の1ビットを反転させて得られるビット列において、連続する0または1を5ビット以下とし、
    ハミング距離を4以上とし、
    2つの前記符号語を連結して得られる20ビットの前記ビット列内の任意の2ビットを反転させて得られるビット列において、連続する0または1を5ビット以下とし、
    2つの前記符号語を連結して得られる20ビットの前記ビット列内の一方の前記符号語内の任意の1ビットを反転させるとともに、他方の前記符号語内の任意の1ビットを反転させたときに、2つの反転ビット同士を4ビット以上
    として生成することを特徴とする符号の生成方法。
  7. 請求項1に記載のディジタル通信の伝送路符号の変換方法を行う符号の生成方法であって、
    Cビットの送信データをDビットの符号語に変化する場合において、
    それぞれの前記符号語を、
    符号語Dビット内で0と1とを同数とし、
    前記符号語内の任意の1ビットを反転させて得られるビット列において、連続する0または1を指定ビット(Eビット)以下とし、
    2つの前記符号語を連結して得られる2倍のDビットのビット列内の任意の1ビットを反転させて得られるビット列において、連続する0または1をEビット以下とし、
    ハミング距離を指定する数F以上とし(F≦E)、
    2つの前記符号語を連結して得られる2倍のDビットの前記ビット列内の任意の2ビットを反転させて得られるビット列において、連続する0または1をEビット以下とし、
    2つの前記符号語を連結して得られる2倍のDビットの前記ビット列内の一方の前記符号語内の任意の1ビットを反転させるとともに、他方の前記符号語内の任意の1ビットを反転させたときに、2つの反転ビット同士をFビット以上
    として生成することを特徴とする符号の生成方法。
JP2012014181A 2012-01-26 2012-01-26 ディジタル通信の伝送路符号の送受信装置、ディジタル通信の伝送路符号の送受信方法、及びこの送受信装置又は送受信方法に用いる符号の生成方法 Active JP5900850B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012014181A JP5900850B2 (ja) 2012-01-26 2012-01-26 ディジタル通信の伝送路符号の送受信装置、ディジタル通信の伝送路符号の送受信方法、及びこの送受信装置又は送受信方法に用いる符号の生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012014181A JP5900850B2 (ja) 2012-01-26 2012-01-26 ディジタル通信の伝送路符号の送受信装置、ディジタル通信の伝送路符号の送受信方法、及びこの送受信装置又は送受信方法に用いる符号の生成方法

Publications (2)

Publication Number Publication Date
JP2013153394A true JP2013153394A (ja) 2013-08-08
JP5900850B2 JP5900850B2 (ja) 2016-04-06

Family

ID=49049397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012014181A Active JP5900850B2 (ja) 2012-01-26 2012-01-26 ディジタル通信の伝送路符号の送受信装置、ディジタル通信の伝送路符号の送受信方法、及びこの送受信装置又は送受信方法に用いる符号の生成方法

Country Status (1)

Country Link
JP (1) JP5900850B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063226A1 (ja) 2021-10-11 2023-04-20 慶應義塾 変換装置、変換方法、逆変換装置、逆変換方法及びプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002073812A1 (fr) * 2001-03-14 2002-09-19 Matsushita Electric Industrial Co., Ltd. Procede de codage de correction d'erreur, procede de decodage de correction d'erreur et appareils de codage et de decodage de correction d'erreur
JP2006033329A (ja) * 2004-07-15 2006-02-02 Advanced Telecommunication Research Institute International 光学マーカシステム
JP2010117605A (ja) * 2008-11-13 2010-05-27 Dainippon Printing Co Ltd コンテンツ同期再生装置
WO2010146714A1 (ja) * 2009-06-19 2010-12-23 富士通株式会社 データ転送方法、コード変換回路及び装置
JP2011244212A (ja) * 2010-05-18 2011-12-01 Sony Corp ビット変換回路、転送ユニット、通信システム、ビット変換方法及びプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002073812A1 (fr) * 2001-03-14 2002-09-19 Matsushita Electric Industrial Co., Ltd. Procede de codage de correction d'erreur, procede de decodage de correction d'erreur et appareils de codage et de decodage de correction d'erreur
JP2006033329A (ja) * 2004-07-15 2006-02-02 Advanced Telecommunication Research Institute International 光学マーカシステム
JP2010117605A (ja) * 2008-11-13 2010-05-27 Dainippon Printing Co Ltd コンテンツ同期再生装置
WO2010146714A1 (ja) * 2009-06-19 2010-12-23 富士通株式会社 データ転送方法、コード変換回路及び装置
JP2011244212A (ja) * 2010-05-18 2011-12-01 Sony Corp ビット変換回路、転送ユニット、通信システム、ビット変換方法及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063226A1 (ja) 2021-10-11 2023-04-20 慶應義塾 変換装置、変換方法、逆変換装置、逆変換方法及びプログラム

Also Published As

Publication number Publication date
JP5900850B2 (ja) 2016-04-06

Similar Documents

Publication Publication Date Title
US7076724B2 (en) System and method for forward error correction
US8826096B2 (en) Method of decoding LDPC code for producing several different decoders using parity-check matrix of LDPC code and LDPC code system including the same
JP2715900B2 (ja) 並列データ伝送装置
WO2008052858B1 (en) Forward error correction encoding for multiple link transmission compatible with 64b/66b scrambling
CA3193950C (en) Forward error correction with compression coding
JP2005524281A (ja) イーサネット(登録商標)ネットワークにおける前方誤り訂正コーディング
CA2661264A1 (en) Method of correcting message errors using cyclic redundancy checks
AU2014227460B2 (en) Maximal transition hamming codes
EP3580869A1 (en) System and method for employing outer codes with non-equal length codeblocks
US20090276683A1 (en) Data transmission equipment and generating method for transmission code
US6895546B2 (en) System and method for encoding and decoding data utilizing modified reed-solomon codes
US10256944B1 (en) Controlling false packet acceptance
Luyi et al. Forward error correction
WO2011000176A1 (zh) 错误修正码的编码及解码方法以及编码解码器
JP5900850B2 (ja) ディジタル通信の伝送路符号の送受信装置、ディジタル通信の伝送路符号の送受信方法、及びこの送受信装置又は送受信方法に用いる符号の生成方法
US11057148B2 (en) Data encoding and decoding
JP2002009632A (ja) 通信システムにおける制御情報の符号化方法
WO2020114318A1 (zh) 一种编码方法、解码方法及装置
JP5895238B2 (ja) 通信装置、通信方法、及び通信プログラム
JP2006180172A (ja) Crc生成多項式の選択方法、crc符号化方法およびcrc符号化回路
WO2022001892A1 (zh) 重传方法及通信装置
JP2006345475A (ja) ネットワークのデータ伝送用エラー検出・訂正アーキテクチャ及び方法
WO2011049014A1 (ja) パリティ制御システム及び方法、並びに通信システム及び方法
US20100095192A1 (en) Berger invert code encoding and decoding method
Veer OVERVIEW OF ERROR DETECTION AND CORRECTION SCHEME IN COMMUNICATION

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20151127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160229

R150 Certificate of patent or registration of utility model

Ref document number: 5900850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250