JP2013149933A - Substrate with built-in coil and electronic device - Google Patents
Substrate with built-in coil and electronic device Download PDFInfo
- Publication number
- JP2013149933A JP2013149933A JP2012169338A JP2012169338A JP2013149933A JP 2013149933 A JP2013149933 A JP 2013149933A JP 2012169338 A JP2012169338 A JP 2012169338A JP 2012169338 A JP2012169338 A JP 2012169338A JP 2013149933 A JP2013149933 A JP 2013149933A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- wiring
- coil
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、例えばDC−DCコンバータ等に用いられるコイル内蔵基板および電子装置に関するものである。 The present invention relates to a coil-embedded substrate and an electronic device used for a DC-DC converter, for example.
例えば携帯電話等に搭載されるDC−DCコンバータ等においてコイル内蔵基板が用いられている。コイル内蔵基板は、磁性体層を含む基体と、磁性体層内に設けられたコイル導体とを有しており、例えば電子素子がコイル内蔵基板上に実装されるとともにコイル導体に電気的に接続される。この電子素子には、例えば外部のバッテリー等から出力された電圧が、基体に設けられた配線によって供給される。 For example, a coil-embedded substrate is used in a DC-DC converter or the like mounted on a mobile phone or the like. The coil-embedded substrate includes a base including a magnetic layer and a coil conductor provided in the magnetic layer. For example, an electronic element is mounted on the coil-embedded substrate and electrically connected to the coil conductor. Is done. For example, a voltage output from an external battery or the like is supplied to the electronic element through a wiring provided on the base.
コイル内蔵基板が例えばDC−DCコンバータ等に用いられる場合、DC−DCコンバータ等に接続されるアプリケーションに所望の電圧を供給するためには、電子素子に電圧を供給するために用いられる配線の電気抵抗を低減させる必要がある。なお、コイル内蔵基板の配線を設計する際には、その配線において発生する磁束も考慮して、コイル導体の特性に対する影響を低減させる必要がある。 When the coil-embedded substrate is used in, for example, a DC-DC converter or the like, in order to supply a desired voltage to an application connected to the DC-DC converter, etc. It is necessary to reduce the resistance. When designing the wiring of the coil-embedded substrate, it is necessary to reduce the influence on the characteristics of the coil conductor in consideration of the magnetic flux generated in the wiring.
このように、コイル内蔵基板においては、コイル導体の特性を考慮しつつ配線の電気抵抗を低減させることが求められている。 As described above, in the coil-embedded substrate, it is required to reduce the electric resistance of the wiring while considering the characteristics of the coil conductor.
本発明の一つの態様によるコイル内蔵基板は、磁性体層と、磁性体層上に設けられた絶縁体層と、磁性体層内に設けられたコイル導体と、絶縁体層上に設けられた素子接続用電極と、絶縁体層内に設けられた第1のビア導体、第1の配線導体層および第2のビア導体と、絶縁体層上に設けられた第2の配線導体層と、絶縁体層の側面に設けられた側面導体とを含んでいる。第1のビア導体は、素子接続用電極に電気的に接続されている。第1の配線導体層は、第1のビア導体に電気的に接続されている。第2のビア導体は、絶縁体層内において第1のビア導体に近接するように設けられており、第1の配線導体層に電気的に接続されている。第2の配線導体層は、第2のビア導体に電気的に接続されている。側面導体は、第1および第2の配線導体層に電気的に接続されている。 A coil-embedded substrate according to one aspect of the present invention is provided on a magnetic layer, an insulator layer provided on the magnetic layer, a coil conductor provided in the magnetic layer, and the insulator layer. An element connection electrode; a first via conductor provided in the insulator layer; a first wiring conductor layer and a second via conductor; a second wiring conductor layer provided on the insulator layer; And a side conductor provided on the side surface of the insulator layer. The first via conductor is electrically connected to the element connection electrode. The first wiring conductor layer is electrically connected to the first via conductor. The second via conductor is provided in the insulator layer so as to be close to the first via conductor, and is electrically connected to the first wiring conductor layer. The second wiring conductor layer is electrically connected to the second via conductor. The side conductors are electrically connected to the first and second wiring conductor layers.
本発明の他の態様による電子装置は、上記構成のコイル内蔵基板と、コイル内蔵基板に実装されておりコイル導体および素子接続用電極に電気的に接続された電子素子とを含んでいる。 An electronic device according to another aspect of the present invention includes a coil-embedded substrate having the above-described configuration, and an electronic element mounted on the coil-embedded substrate and electrically connected to a coil conductor and an element connection electrode.
本発明の一つの態様によるコイル内蔵基板は、素子接続用電極に電気的に接続された第1のビア導体と、第1のビア導体に電気的に接続された第1の配線導体層と、第1のビア導体に近接するように設けられており第1の配線導体層に電気的に接続された第2のビア導体と、第2のビア導体に電気的に接続された第2の配線導体層とを含んでいることによって、配線の電気抵抗を低減させつつコイル導体の特性の向上を図ることができる。 A coil-embedded substrate according to one aspect of the present invention includes a first via conductor electrically connected to an element connection electrode, a first wiring conductor layer electrically connected to the first via conductor, A second via conductor provided close to the first via conductor and electrically connected to the first wiring conductor layer; and a second wiring electrically connected to the second via conductor By including the conductor layer, it is possible to improve the characteristics of the coil conductor while reducing the electrical resistance of the wiring.
本発明の他の態様による電子装置は、上記構成のコイル内蔵基板を含んでいることによって、配線の電気抵抗を低減させつつコイル導体の特性の向上を図られており、例えばDC−DCコンバータに用いられる場合であれば、接続されるアプリケーションに所望の電圧を供給することができる。 The electronic device according to another aspect of the present invention includes the coil-embedded substrate having the above-described configuration, thereby improving the characteristics of the coil conductor while reducing the electrical resistance of the wiring. If used, a desired voltage can be supplied to the connected application.
以下、本発明の実施形態について図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
本発明の実施形態における電子装置は、図1および図2に示されているように、コイル内蔵基板1と、コイル内蔵基板1に実装された電子素子2とを含んでいる。電子装置は仮想のxyz空間内に設けられており、以下便宜的に、上方向とは仮想のz軸の正方向のことをいう。
As shown in FIGS. 1 and 2, the electronic device according to the embodiment of the present invention includes a coil built-in
コイル内蔵基板1は、基体11と、基体11内に設けられたコイル導体12と、基体11の上面に設けられた複数の素子接続用電極13a〜13fと、複数の素子接続用電極13a〜13fの一つに電気的に接続された第1のビア導体14と、第1のビア導体14に電気的に接続された第1の配線導体層15と、第1の配線導体層15に電気的に接続された第2のビア導体16と、第2のビア導体16に電気的に接続された第2の配線導体層17と、第1および第2の配線導体層15および17に電気的に接続された側面導体18と、基体11の下面に設けられた複数の端子19a〜19fとを含んでいる。複数の端子19a〜19fの一つが、側面導体18に電気的に接続されている。
The coil built-in
基体11は、磁性体層11aと、磁性体層11aの上方および下方に設けられた絶縁体層11bおよび11cとを含んでいる。以下、便宜上、絶縁体層11bを上部絶縁体層11bといい、絶縁体層11cを下部絶縁体層11cという場合がある。
The
磁性体層11aは、例えば、ZnFe2O4,MnFe2O4,FeFe2O4,CoFe2O4,NiFe2O4,BaFe2O4,SrFe2O4またはCuFe2O4等の
フェライト材料から成る。絶縁体層11bおよび11cは、例えば低温同時焼成セラミックス(LTCC)等の絶縁材料から成る。
The magnetic layer 11a is made of, for example, ferrite such as ZnFe 2 O 4 , MnFe 2 O 4 , FeFe 2 O 4 , CoFe 2 O 4 , NiFe 2 O 4 , BaFe 2 O 4 , SrFe 2 O 4, or CuFe 2 O 4. Made of material. The
コイル導体12は、磁性体層12内に設けられている。ここで、“磁性体層12内に設けられる”とは、例えば磁性体層12内に非磁性体層が設けられており、この非磁性体層にコイル導体12が一部が接しているような構造も含まれる。
The
複数の素子接続用電極13a〜13fは、上部絶縁体層11b上に設けられている。複数の素子接続用電極13a〜13fは、電圧入力電極13a(VIN)、動作制御電極13b(EN)、接地電極13c(GND)、出力電圧監視用電極13d(FB)、インダクタ入力電極13e(
Lx)および動作切替電極13f(MODE)とを含んでいる。
The plurality of element connection electrodes 13a to 13f are provided on the
Lx) and the operation switching electrode 13f (MODE).
以下、図3も参照しつつ複数の素子接続用電極13a〜13fのそれぞれについて説明する。電圧入力電極13aは、例えば電子機器のバッテリーから出力された電圧を電子素子2へ供給するために用いられるものである。動作制御電極13b(EN)は、電子素子2のオン状態またはオフ状態を切り替えるために用いられるものである。接地電極13c(GND)は、接地電圧を電子素子2へ供給するために用いられるものである。出力電圧監視用電極13d(FB)は、本実施形態の電子装置に電気的に接続されるアプリケーションへ供給される電圧が正常であることを監視するために用いられるものである。インダクタ入力電極13e(Lx)は、電子素子2から出力された電流をコイル導体12へ供給するために用いられるものである。動作切替電極13f(MODE)は、電子素子2の動作モードを切り替えるために用いられるものである。
Hereinafter, each of the plurality of element connection electrodes 13a to 13f will be described with reference to FIG. The voltage input electrode 13a is used, for example, to supply a voltage output from a battery of an electronic device to the electronic element 2. The
第1のビア導体14は、上部絶縁基体11b内において上下方向に設けられており、電圧入力電極13aに電気的に接続されている。
The
第1の配線導体層15は、上部絶縁体層11b内において横方向に設けられており、第1のビア導体14に電気的に接続されている。第1の配線導体層15は、上部絶縁体層11bの側面まで延在されている。
The first
第2のビア導体16は、上部絶縁体層11b内において上下方向に設けられており、第1のビア導体14に近接するように配置されている。“近接するように配置”とは、第1のビア導体14によって発生された磁束を第2のビア導体16によって低減できるような位置に第2のビア導体16が配置されていることをいう。第2のビア導体16は、第1の配線導体層15上に設けられており、第1の配線導体層15に電気的に接続されている。
The
第2の配線導体層17は、上部絶縁体層11b上に設けられており、第2のビア導体16に電気的に接続されている。第2の配線導体層17は、第2のビア導体16上に設けられており、上部絶縁体層11bの上面の端部まで延在されている。
The second
側面導体18は、基体11の側面に設けられている。側面導体18は、上部絶縁体層11bの側面において第1および第2の配線導体層15および17に電気的に接続されている。
The
複数の端子19a〜19fは、下部絶縁体層11cの表面に設けられている。複数の端子19は、電圧入力端子19a(VIN)、動作制御端子19b(EN)、接地端子13c(GND)、出力電圧監視用端子19d(FB)、インダクタ出力端子19e(IND)および動作切替端子19f(MODE)とを含んでいる。
The plurality of terminals 19a to 19f are provided on the surface of the lower insulator layer 11c. The plurality of
以下、図3も参照しつつ複数の端子19a〜19fのそれぞれについて説明する。電圧入力端子19aは、例えば電子機器のバッテリーから出力された電圧が入力されるものである。動作制御端子19b(EN)は、電子素子2のオン状態またはオフ状態を切り替えるために用いられるものである。接地端子19c(GND)は、接地電圧が印加されるものである。出力電圧監視用端子19d(FB)は、本実施形態の電子装置に電気的に接続されるアプリケーションへ供給される電圧が正常であることを監視するために用いられるものである。インダクタ出力端子19e(IND)は、コイル導体12から流れてきた電流を例えば本実施形態の電子装置に電気的に接続されるアプリケーションへ供給するために用いられるものである。動作切替端子19f(MODE)は、電子素子2の動作モードを切り替えるために用いられるものである。
Hereinafter, each of the plurality of terminals 19a to 19f will be described with reference to FIG. The voltage input terminal 19a receives a voltage output from a battery of an electronic device, for example. The
電子素子2は、例えばDC−DCコンバータに用いられるIC素子等である。電子素子
2は、例えば半田等によって複数の素子接続用電極13に実装されている。
The electronic element 2 is an IC element used for a DC-DC converter, for example. The electronic element 2 is mounted on the plurality of
ここから、電圧入力電極13aから側面導体18への電流経路を構成する配線について図4を参照して説明する。
From here, the wiring which comprises the electric current path from the voltage input electrode 13a to the
電圧入力電極13aは、半田等が所定位置から流れ出す可能性を低減させるために、上部絶縁体層11aの表面に設けられた配線のみによって側面導体18に接続されるのではなく、上部絶縁体層11b内に埋設された配線を介して側面導体18に接続されている。仮に、電圧入力電極13aが上部絶縁体層11bの表面に設けられた配線のみによって側面導体18に接続される場合、電子素子2を実装するための半田等が上部絶縁体層11bの表面に設けられた配線を伝って流れ出す可能性が高まる。
The voltage input electrode 13a is not connected to the
さらに詳細には、電圧入力電極13aから側面導体18への配線(すなわち、電流経路)は、次のようになっている。
More specifically, the wiring (that is, current path) from the voltage input electrode 13a to the
まず、電圧入力電極13aに接続された配線は、第1のビア導体14によって上部絶縁体層11b内において下方へ伸びている。このように、電圧入力電極13aに接続された配線が上部絶縁体層11b内に潜ることによって、電圧入力電極13aから延びる上部絶縁体層11bの表面の配線を無くすことができ、電子素子2の実装に用いられる半田等が所定位置から流れ出す可能性が低減されている。
First, the wiring connected to the voltage input electrode 13a extends downward in the
次に、第1のビア導体14に接続された配線は、第1の配線導体層15によって上部絶縁体層11b内を横方向に延びる第1の経路と、第2のビア導体16および第2の配線導体層17によって再び上部絶縁体層11bの表面に出てくる第2の経路との2つを有する。第1の配線導体層15および第2の配線導体層17は、上部絶縁体層11b内において平行に配置されている。すなわち、第1のビア導体14を流れる電流I14は、第1の配線導体層15および第2のビア導体16の接続部において合流する。電流I14は、第1の配線導体層15を流れる電流I15と第2のビア導体16および第2の配線導体層17を流れる電流I16(または、電流I17)との合計である。2つの経路によって流れる電流は、上部絶縁体層11bの側面(すなわち、基体11の側面)において分流されている。
Next, the wiring connected to the first via
なお、本実施形態のコイル内蔵基板1において、第2の配線導体層17の延在方向に垂直な断面の面積は、第1の配線導体層15の延在方向に垂直な断面の面積よりも大きくなるように設計されている。ここで、第2の配線導体層17の延在方向および第1の配線導体層15の延在方向とは、仮想のx軸の正方向のことをいう。第2の配線導体層17の延在方向に垂直な断面の面積を第1の配線導体層15の延在方向に垂直な断面の面積よりも大きくする方法としては、例えば、第2の配線導体層17の厚みを第1の配線導体層15の厚みよりも大きくするという方法がある。また、他の例としては、第2の配線導体層17の線幅を第1の配線導体層15の線幅よりも大きくするという方法がある。また、これら2つの方法を組み合わせてもよい。
In the coil-embedded
ここで、本実施形態におけるコイル内蔵基板1が第2のビア導体16を含んでいることによって得られる作用および効果について磁束および電気抵抗の観点から説明する。
Here, actions and effects obtained by including the second via
まず、第1のビア導体14における電流I14によって発生する磁束F14について説明する。本実施形態における工夫が無い場合には、第1のビア導体14における磁束F14によって、本来コイル導体12において発生されるべき磁束に影響が生じる可能性がある。その結果、コイル導体12の特性に影響が生じる可能性がある。本実施形態におけるコイル内蔵基板1は、第1のビア導体14に近接するように設けられた第2のビア導体16を含んでいることによって、第1のビア導体14に近接する位置に、第1のビア導体14に流れる電流I14とは
反対方向に流れる電流の経路を有することができる。その結果、本実施形態におけるコイル内蔵基板1は、第1のビア導体14における磁束F14に近接する位置に、磁束F14とは反対方向に形成される磁束F16を設けることができ、コイル導体12の特性に影響を与える可能性のある磁束F14を低減させることができる。さらに、第1のビア導体14と第2のビア導体16が近接していることにより、第1のビア導体14と第2のビア導体16による相互インダクタンスが大きくなり、第1のビア導体14と第2のビア導体16の自己インダクタンスとの合成インダクタンスを低減する効果がある。
First, the magnetic flux F 14 generated by the current I 14 in the first via conductor 14 will be described. If there is no idea in the present embodiment, the magnetic flux F 14 in the first via
次に、電圧入力電極13aから側面導体18までの電気抵抗について説明する。本実施形態におけるコイル内蔵基板1は、第1の配線導体層15による電流経路に加えて、第2のビア導体16および第2の配線導体層17による電流経路も有するため、電圧入力電極13aから側面導体18までの電気抵抗が低減されている。したがって、図3において示された電圧入力端子19aから電圧入力電極13aまでの電流経路の電気抵抗を低減させることができ、例えば本実施形態における電子装置がDC−DCコンバータとして用いられる場合には、本実施形態における電子装置に接続されるアプリケーションに供給される電圧に関する特性を向上させることができる。
Next, the electrical resistance from the voltage input electrode 13a to the
次に、第1の配線導体層15における電流I15によって発生する磁束F15について説明する。第1の配線導体層15における磁束F15は、比較的、コイル導体12に近い部分に発生するため、コイル導体12の特性に影響を与えることが懸念される。また、第1の配線導体層15の下方には磁性体層11aが設けられているため、この磁性体層11aによって磁束F15が増大することも懸念される。しかしながら、上述のように、本実施形態のコイル内蔵基板1において、第2の配線導体層17の断面積が第1の配線導体層15の断面積よりも大きいため、第2の配線導体層17に流れる電流I17が第1の配線導体層15に流れる電流I15よりも大きくなる。したがって、本実施形態のコイル内蔵基板1において、第1の配線導体層15における磁束F15が第2の配線導体層17における磁束F17よりも小さくなり、コイル導体12に対する磁束F15の影響が低減されている。
Next, the magnetic flux F 15 generated by the current I 15 in the first wiring conductor layer 15 will be described. Flux F 15 of the first
なお、本実施形態のコイル内蔵基板1において、第1および第2の配線導体層15および17から電圧入力端子19aまでの電流経路は、基体11の側面に設けられた側面導体18によって実現されているため、この電流経路におけるコイル導体12に対する磁束の影響は低減されている。さらに詳細には、この電流経路が透磁率の低い空間に接していることによって、側面導体18において発生する磁束F18が低減されており、本実施形態のコイル内蔵基板1において、磁束F18によるコイル導体12に対する影響が低減されている。
In the coil-embedded
上述のように、本実施形態におけるコイル内蔵基板1は、素子接続用電極13aに電気的に接続された第1のビア導体14と、第1のビア導体14に電気的に接続された第1の配線導体層15と、第1のビア導体14に近接するように設けられており第1の配線導体層15に電気的に接続された第2のビア導体16と、第2のビア導体16に電気的に接続された第2の配線導体層17とを含んでいることによって、配線の電気抵抗を低減させつつコイル導体12の特性の向上を図ることができる。
As described above, the coil-embedded
本実施形態における電子装置は、上記構成のコイル内蔵基板1を含んでいることによって、配線の電気抵抗を低減させつつコイル導体の特性の向上を図られており、例えばDC−DCコンバータに用いられる場合であれば、接続されるアプリケーションに所望の電圧を供給することができる。
The electronic device according to the present embodiment includes the coil-embedded
なお、上述の例においては、第2の配線導体層17に流れる電流I17が第1の配線導体層15に流れる電流I15よりも大きくなるための技術的工夫として、第2の配線導体層17の断面積を第1の配線導体層15の断面積よりも大きくなるようにしたが、以下、2つの他の技
術的工夫例について説明する。
In the above-described example, the second wiring conductor layer is used as a technical device for making the current I 17 flowing through the second
第1の他の例において、第2の配線導体層17は、第1の配線導体層15の材料よりも導電率の高い材料から成る。すなわち、第2の配線導体層17の導電率は、第1の配線導体層15の導電率よりも高くなるように設定されている。導電率は、例えば、第1および第2の配線導体層が上下方向において50um離れている場合、第2の配線導体層17の導電率を5×107(S/m)としたときに、第1の配線導体層15の導電率を5×106〜1×107(S/m)程度
にすると、配線のインダクタンスの低下に関して効果的である。
In the first other example, the second
第1の配線導体層15の導電率を第2の配線導体層17よりも低くする方法は、例えば、第2の配線導体層17が銀にガラス等が添加されたものである場合、第1の導体配線層15には第2層の配線導体層17よりもガラスの添加量を多くする等の方法がある。
The method of making the conductivity of the first
第1の他の例において、第2の配線導体層17が第1の配線導体層15の材料よりも導電率の高い材料から成ることによって、第2の配線導体層17に流れる電流I17が第1の配線導体層15に流れる電流I15よりも大きくなり、コイル内蔵基板1において、第1の配線導体層15における磁束F15が第2の配線導体層17における磁束F17よりも小さくなり、コイル導体12に対する磁束の影響が低減されていることに加え、磁性体から離れた配線導体層17に電流が集中することにより、配線導体まわりの磁束発生量が減り、配線導体のインダクタンスが低減されている。
In the first other example, since the second
なお、第1の他の例における技術的工夫は、上述の断面積に関する技術的工夫とともに適用され得る。 The technical device in the first other example can be applied together with the technical device related to the cross-sectional area described above.
図5に示されているように、第2の他の例において、第1の配線導体層15における第2のビア導体との接続部から側面導体18の接続部までの配線長が、第2の配線導体層17の配線長よりも長くなるように設定されている。
As shown in FIG. 5, in the second other example, the wiring length from the connection portion with the second via conductor to the connection portion of the
図5において、第1のビア導体14は素子接続用電極13aを透視した状態で破線によって示されており、第2のビア導体16は第2の配線導体層17を透視した状態で破線によって示されている。また、第1の配線導体層15における第1のビア導体14および第2のビア導体16の接続部が符号(14)および(15)によって示されている。接続部(14)および(15)が二点鎖線によって仮想的に示されている。
In FIG. 5, the first via
第1の配線導体層15における第2のビア導体の接続部から側面導体18の接続部までの部分は、例えば、第2のビア導体から側面導体18までの間の領域を迂回するように設けられており、第2の配線導体層17の配線長よりも長くなるように設定されている。
The portion from the connection portion of the second via conductor to the connection portion of the
第2の他の例において、第1の配線導体層15における第2のビア導体との接続部から側面導体18の接続部までの配線長が第2の配線導体層17の配線長よりも長くなるように設定されていることによって、第2の配線導体層17に流れる電流I17が第1の配線導体層15に流れる電流I15よりも大きくなり、コイル内蔵基板1において、第1の配線導体層15における磁束F15が第2の配線導体層17における磁束F17よりも小さくなり、コイル導体12に対する磁束の影響が低減されていることに加え、磁性体から離れた配線導体層17に電流が集中することにより、配線導体まわりの磁束発生量が減り、配線導体のインダクタンスが低減されている。
In the second other example, the wiring length from the connection portion of the first
なお、第2の他の例における技術的工夫は、上述の断面積に関する技術的工夫、また断面積に関する技術的工夫および第1の他の例における技術的工夫とともに適用され得る。 The technical device in the second other example can be applied together with the technical device related to the cross-sectional area described above, the technical device related to the cross-sectional area, and the technical device in the first other example.
1 コイル内蔵基板
11 基体
12 コイル導体
13a〜13f 素子接続用電極
14 第1のビア導体
15 第1の配線導体層
16 第2のビア導体
17 第2の配線導体層
18 側面導体
19a〜19f 端子
2 電子素子
1 Coil-embedded substrate
11 Substrate
12 Coil conductor
13a-13f Electrode for electrode connection
14 First via conductor
15 First wiring conductor layer
16 Second via conductor
17 Second wiring conductor layer
18 Side conductor
19a-19f Terminal 2 Electronic device
Claims (5)
該磁性体層上に設けられた絶縁体層と、
前記磁性体層内に設けられたコイル導体と、
前記絶縁体層上に設けられた素子接続用電極と、
前記絶縁体層内に設けられており、前記素子接続用電極に電気的に接続された第1のビア導体と、
前記絶縁体層内に設けられており、前記第1のビア導体に電気的に接続された第1の配線導体層と、
前記絶縁体層内において前記第1のビア導体に近接するように設けられており、前記第1の配線導体層に電気的に接続された第2のビア導体と、
前記絶縁体層上に設けられており、前記第2のビア導体に電気的に接続された第2の配線導体層と、
前記絶縁体層の側面に設けられており、前記第1および第2の配線導体層に電気的に接続された側面導体とを備えたことを特徴とするコイル内蔵基板。 A magnetic layer;
An insulator layer provided on the magnetic layer;
A coil conductor provided in the magnetic layer;
An element connection electrode provided on the insulator layer;
A first via conductor provided in the insulator layer and electrically connected to the element connection electrode;
A first wiring conductor layer provided in the insulator layer and electrically connected to the first via conductor;
A second via conductor provided in the insulator layer so as to be close to the first via conductor and electrically connected to the first wiring conductor layer;
A second wiring conductor layer provided on the insulator layer and electrically connected to the second via conductor;
A coil-embedded board comprising a side conductor provided on a side surface of the insulator layer and electrically connected to the first and second wiring conductor layers.
該コイル内蔵基板に実装されており、前記コイル導体および前記素子接続用電極に電気的に接続された電子素子とを備えていることを特徴する電子装置。 The coil-embedded substrate according to claim 1,
An electronic device comprising: an electronic element mounted on the coil-embedded substrate and electrically connected to the coil conductor and the element connection electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012169338A JP2013149933A (en) | 2011-12-21 | 2012-07-31 | Substrate with built-in coil and electronic device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279948 | 2011-12-21 | ||
JP2011279948 | 2011-12-21 | ||
JP2012169338A JP2013149933A (en) | 2011-12-21 | 2012-07-31 | Substrate with built-in coil and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013149933A true JP2013149933A (en) | 2013-08-01 |
Family
ID=49047121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012169338A Pending JP2013149933A (en) | 2011-12-21 | 2012-07-31 | Substrate with built-in coil and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013149933A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017130719A1 (en) * | 2016-01-28 | 2017-08-03 | 株式会社村田製作所 | Surface-mount-type coil component, method for manufacturing same, and dc-dc converter |
-
2012
- 2012-07-31 JP JP2012169338A patent/JP2013149933A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017130719A1 (en) * | 2016-01-28 | 2017-08-03 | 株式会社村田製作所 | Surface-mount-type coil component, method for manufacturing same, and dc-dc converter |
US11443890B2 (en) | 2016-01-28 | 2022-09-13 | Murata Manufacturing Co., Ltd. | Surface mount coil component and manufacturing method for the same, and DC-DC converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102178531B1 (en) | Chip electronic component and board having the same mounted thereon | |
CN104795241B (en) | Electronic unit | |
KR101879176B1 (en) | Coil component | |
KR102163414B1 (en) | Coil electronic component | |
JP2008091809A (en) | Semiconductor module | |
KR101297658B1 (en) | Lead plate unified fpcb for flat speaker | |
JP4292652B2 (en) | Power semiconductor module | |
JP4826845B2 (en) | Power semiconductor module | |
KR101846817B1 (en) | Coil component | |
JP2015018852A (en) | Laminated electronic component | |
CN112333914A (en) | Electronic device | |
JP6344163B2 (en) | Shunt resistor | |
US8218331B2 (en) | Electronic component module | |
WO2016017068A1 (en) | Semiconductor device | |
KR101790020B1 (en) | Coil component | |
JP5926926B2 (en) | Multilayer electronic components | |
JP5716391B2 (en) | Coil built-in board | |
JP2013149933A (en) | Substrate with built-in coil and electronic device | |
JP5206188B2 (en) | Semiconductor device | |
JP6204181B2 (en) | Coil-embedded substrate and DC-DC converter | |
JP2016139784A (en) | Coil component | |
JP2019145641A (en) | Semiconductor device | |
JP5494851B2 (en) | Semiconductor device | |
JP5741416B2 (en) | Electronic component mounting structure | |
KR101846150B1 (en) | Coil component |