JP2013145476A - 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム - Google Patents

半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム Download PDF

Info

Publication number
JP2013145476A
JP2013145476A JP2012005747A JP2012005747A JP2013145476A JP 2013145476 A JP2013145476 A JP 2013145476A JP 2012005747 A JP2012005747 A JP 2012005747A JP 2012005747 A JP2012005747 A JP 2012005747A JP 2013145476 A JP2013145476 A JP 2013145476A
Authority
JP
Japan
Prior art keywords
timing
circuit data
computing unit
arithmetic
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012005747A
Other languages
English (en)
Other versions
JP5621792B2 (ja
Inventor
Masateru Nishimoto
正輝 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2012005747A priority Critical patent/JP5621792B2/ja
Priority to CN201310010218.0A priority patent/CN103207885B/zh
Priority to US13/740,456 priority patent/US8522175B2/en
Publication of JP2013145476A publication Critical patent/JP2013145476A/ja
Application granted granted Critical
Publication of JP5621792B2 publication Critical patent/JP5621792B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】ＬＳＩなどの半導体回路設計において、タイミング例外を考慮した論理回路の生成を実現する。
【解決手段】ＲＴＬ記述の回路データ読み込み部１１、該ＲＴＬ記述の回路データを論理展開し、回路を構成する演算器抽出部１２、抽出した演算器をクラスタ化する演算器クラスタ化処理部１３、タイミング制約読み込み部１４、回路のパスをトレースするパストレース部１５、タイミング例外判別部１６、クラスタ化された演算器を分離する演算器分離部１７、ＲＴＬ記述の回路データからゲートレベルの回路を生成する論理合成部１８を設ける。
【選択図】 図１

Description

本発明は、コンピュータを使ってＬＳＩ等の半導体回路の設計を支援する技術に関し、特にタイミング例外のパスを含む回路の設計支援技術に関する。
近年の半導体回路設計においては、ＲＴＬ（Ｒｅｇｉｓｔｅｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ：レジスタ転送レベル）記述による回路設計が一般に行われており、このＲＴＬ記述された回路データを論理合成し、ゲートレベルの回路を自動生成する論理合成ツールが利用されている（例えば、特許文献１参照）。
特開２００３−２１６６７２号公報
しかしながら、既存の論理合成ツールにおいて、下記の演算式を論理合成する。
式：Ｚ＝Ａ×Ｂ×Ｃ
この時、下記のような１、２という異なるタイミング制約で論理合成する。
制約１：Ａ、Ｂ、Ｃの全てがｔｒｕｅ ｐａｔｈ
制約２：Ａ、Ｃがｆａｌｓｅ ｐａｔｈ（タイミング例外）、Ｂがｔｒｕｅ ｐａｔｈ
制約１と２の論理合成結果は、既存の論理合成ツールにおいては、共に後述する図４の構成となり、全く同じ論理回路を生成する。
つまり、既存の論理合成ツールでは、上記のような演算式を論理合成する場合、タイミング制約で設定されているタイミング例外を考慮した論理回路を生成できないという課題がある。
本発明は、上記従来の課題を解決するために、タイミング例外を考慮した論理回路を生成するための技術を提供することにある。
本発明の半導体回路設計支援装置は、ＲＴＬ記述の回路データを読み込む手段と、前記ＲＴＬ記述の回路データを論理展開し、演算器を抽出する手段と、前記抽出された演算器の中から、記憶素子を跨がない複数の演算器を１つの演算器としてクラスタ化する手段と、前記ＲＴＬ記述の回路データに対するタイミング制約を読み込む手段と、前記タイミング制約にタイミング例外が含まれていた場合に、前記ＲＴＬ記述の回路データの当該例外パスをトレースする手段と、前記回路データのパスのトレースに基づいて、前記１つの演算器としてクラスタ化された演算器の入力がタイミング例外に設定されているかどうかを判別する手段と、前記１つの演算器としてクラスタ化された演算器から、前記タイミング例外が設定されている演算器を分離する手段とを備えたことを特徴とする。
また、本発明の半導体回路設計支援方法は、ＲＴＬ記述の回路データを読み込むステップと、前記ＲＴＬ記述の回路データを論理展開し、演算器を抽出するステップと、前記抽出された演算器の中から、記憶素子を跨がない複数の演算器を１つの演算器としてクラスタ化するステップと、前記ＲＴＬ記述の回路データに対するタイミング制約を読み込むステップと、前記ＲＴＬ記述の回路データの当該例外パスをトレースするステップと、前記回路データのパスのトレースに基づいて、前記１つの演算器としてクラスタ化された演算器の入力がタイミング例外に設定されているかどうかを判別するステップと、前記１つの演算器としてクラスタ化された演算器から、前記タイミング例外が設定されている演算器を分離するステップとを備えたことを特徴とする。
また、本発明の半導体回路設計支援プログラムは、半導体回路設計支援装置として用いられるコンピュータに、ＲＴＬ記述の回路データを読み込むステップと、前記ＲＴＬ記述の回路データを論理展開し、演算器を抽出するステップと、前記抽出された演算器の中から、記憶素子を跨がない複数の演算器を１つの演算器としてクラスタ化するステップと、前記ＲＴＬ記述の回路データに対するタイミング制約を読み込むステップと、前記ＲＴＬ記述の回路データの当該例外パスをトレースするステップと、前記回路データのパスのトレースに基づいて、前記１つの演算器としてクラスタ化された演算器の入力がタイミング例外に設定されているかどうかを判別するステップと、前記１つの演算器としてクラスタ化された演算器から、前記タイミング例外が設定されている演算器を分離するステップとを実行させることを特徴とする。
本発明の半導体回路設計支援装置及び方法によれば、１サイクルに収めなければならない論理段数を減らし、論理合成して得られる回路の面積を削減することができる。特に、ターゲット周波数が速くなる程、面積削減の効果は大きくなる。
半導体回路設計支援装置の一実施例の機能ブロック図である。 図１の半導体回路設計支援装置の処理フロー例である。 ＲＴＬ記述された回路データの一例である。 図３に示したＲＴＬの論理を表した図である。 本回路のタイミングチャートの一例である。 演算器をクラスタ化した図である。 クラスタ化された演算器を分離した図である。 コンピュータシステムのハードウェア構成例を示す図である。
図１は本発明における半導体回路設計支援装置の一実施例を示す機能ブロック図である。
図１において、１０は半導体回路設計支援装置、２０はディスプレイ、３０はキーボード、４０はマウス、５０はハードディスク等の記憶装置である。ここで、半導体回路設計支援装置１０はＲＴＬ読み込み部１１、演算器抽出部１２、演算器クラスタ化処理部１３、タイミング制約読み込み部１４、パストレース部１５、タイミング例外判別部１６、演算器分離部１７、及び論理合成部１８で構成される。また、記憶装置５０は、設計対象のＲＴＬ記述の回路データ５１、タイミング制約５２、ゲートライブラリ５３等を格納している。さらに、記憶装置５０には、論理合成部１８で生成されたゲートレベルの論理回路ネットリスト５４が格納される。
図２に半導体回路設計支援装置１０の処理フロー図を示す。図２中、ステップＳ１は図１のＲＴＬ読み込み部１１、ステップＳ２は演算器抽出部１２、ステップＳ３は演算器クラスタ化処理部１３、ステップＳ４はタイミング制約読み込み部１４、ステップＳ５〜９はパストレース部１５、ステップＳ１０〜１１はタイミング例外判別部１６、ステップＳ１２はタイミング演算器分離部１７、ステップＳ１３は論理合成部１８での処理に対応する。
なお、図１で示した半導体回路設計支援装置１０における各処理部１１〜１８の一部もしくは全部の処理機能をコンピュータプログラムで構成し、そのプログラムをコンピュータを用いて実行して本発明を実現することができること、あるいは、図２で示した処理フローを同様にコンピュータプログラムで構成し、そのプログラムをコンピュータに実行させることができることは言うまでもない。
以下、図１及び図２に基づいて本発明の実施例の動作を具体的に説明する。まず、ＲＴＬ読み込み部１１は、記憶装置５０から設計対象のＲＴＬ記述の回路データ５１を読み込む（ステップＳ１）。ここでは、読み込むＲＴＬ記述の回路データを図３とする。
演算器抽出部１２は、読み込まれたＲＴＬ記述の回路データを論理展開し、回路を構成する演算器を抽出する（ステップＳ２）。図４は図３に示したＲＴＬ記述の回路データを表した図である。ＲｅｇＡ、ＲｅｇＢ、ＲｅｇＣ、ＲｅｇＺは、信号を一時的に保持する記憶素子で、ＭＵＬ１、ＭＵＬ２は、入力された信号を乗算する乗算器である。図３のＲＴＬ記述のように、一つの式に複数の演算を含んでいる場合、式の左から論理展開する。
演算器クラスタ化処理部１３は、記憶素子を跨がない複数の演算器がある場合、一つの演算器として扱う演算器のクラスタ化をおこなう（ステップＳ３）。図６は演算器のクラスタ化を行なった場合を表した図で、ＭＵＬ１とＭＵＬ２を一つの演算器として扱う。
次にタイミング制約読み込み部１４は、記憶回路５０から本回路のタイミング制約５２を読み込む（ステップＳ４）。本回路のタイミング制約を図５を用いて説明する。図５は、演算器に入力する信号Ａ、Ｂ、Ｃの遷移タイミングを表したタイミングチャートである。このタイミングチャートから、ＡとＣの信号変化は、クロックＣＬＫに対して十分長い期間、信号の遷移がなく、Ｂが遷移を繰り返している間も変化しない信号である事が分かる。一方Ｂは、ある期間から１サイクルごとに変化する信号である事がわかる。このような信号仕様であるため、ＡとＣがｆａｌｓｅ ｐａｔｈ（タイミング例外）として設定されている。つまり、ＲｅｇＡからＲｅｇＺまでのパスと、ＲｅｇＣからＲｅｇＺまでのパスは、１サイクルで信号が伝搬しなくても良いという設定になり、一方、ＲｅｇＢからＲｅｇＺまでは、１サイクル以内に信号が伝搬する必要がある。
パスとレース部１５は、タイミング制約読み込み部１４で読み込んだタイミング制約５２を解析し、タイミング例外が設定されているかどうか判定する（ステップＳ５）。この例ではＡとＣにタイミング例外が設定されているため（ステップＳ５ ＹＥＳ）、例外パスのトレースを行なう（ステップＳ６）。まず、信号ＡはＲｅｇＡからクラスタ化された演算器を通過してＲｅｇＺに到達している。よって、ＲｅｇＡからクラスタ化された演算器がタイミング例外であるという情報を保存しておく（ステップＳ７）。次に、信号Ｃは、ＲｅｇＡと同様に、ＲｅｇＣからクラスタ化された演算器を通過してＲｅｇＺに到達しているので、ＲｅｇＣからクラスタ化された演算器がタイミング例外であるという情報を保存しておく（ステップＳ７）。
全ての例外パスのトレースが終了すると（ステップＳ８ ＹＥＳ）、タイミング例外判別部１６は、タイミング例外として保存しておいた情報を解析し（ステップＳ９）、クラスタ化された演算器の入力にタイミング例外が二つ以上あるかのどうかの判別を行なう（ステップＳ１０）。この例ではタイミング例外が二つあるので（ステップＳ１０ ＹＥＳ）、次に、タイミング例外が設定されている入力が同じ種類の演算器かどうかの判別を行なう（ステップＳ１１）。
この例ではタイミング例外が設定されている入力は、共に同じ乗算器であるので（ステップＳ１１ ＹＥＳ）、演算器分離部１７は、タイミング例外が設定されているパスの演算と、設定されていない演算を分離し、個別に演算器を割り付ける（ステップＳ１２）。本実施例においては、図７で示した論理回路となる。このような演算器の割り付けを行なうことで、ＲｅｇＢからＲｅｇＺまでの１サイクルで収めなければならないパスの論理段数が、図４と比べて小さくなっていることが分かる。
このような演算器の割り付けを行なった後に、論理合成部１８は、論理合成を行ない、論理回路ネットリスト５４を記憶装置５０に格納する（ステップＳ１３）。
その後、論理回路ネットリストを用いて配置・配線レイアウト設計等が実施されるが、これらは本発明と直接関係するところではないので説明は省略する。
図８に本発明が適用されるコンピュータシステムの構成例を示す。ハードディスク５０にはＲＴＬ記述の回路データ、タイミング制約、ゲートライブラリなどに加えて、図１で示した半導体回路設計支援装置１０における各処理部１１〜１８の処理機能をコンピュータプログラム化されたものが記憶されている。ＣＰＵ１００は、ハードディスク５０から該プログラムをメモリ１１０に読み込み、それを実行することで、図１で示した半導体回路設計支援装置１０における、ＲＴＬ記述の回路データの読み込み、演算器抽出、演算器のクラスタ化、タイミング制約の読み込み、パスとレース、タイミング例外の判別、演算器の分離、論理合成等の処理が行なわれる。この時、メモリ１１０は作業用メモリとして使用される。設計者はキーボード３０、マウス４０、を使って作業指示を行い、ディスプレイ２０に結果が表示される。
以下に、本出願の特許請求の範囲に記載された発明を付記する。
[請求項１]
ＲＴＬ記述の回路データを読み込む手段と、
前記ＲＴＬ記述の回路データを論理展開し、演算器を抽出する手段と、
前記抽出された演算器の中から、記憶素子を跨がない複数の演算器を１つの演算器としてクラスタ化する手段と、
前記ＲＴＬ記述の回路データに対するタイミング制約を読み込む手段と、
前記タイミング制約にタイミング例外が含まれていた場合に、前記ＲＴＬ記述の回路データの当該例外パスをトレースする手段と、
前記回路データのパスのトレースに基づいて、前記１つの演算器としてクラスタ化された演算器の入力がタイミング例外に設定されているかどうかを判別する手段と、
前記１つの演算器としてクラスタ化された演算器から、前記タイミング例外が設定されている演算器を分離する手段と
を備えたことを特徴とする半導体回路設計支援装置。
[請求項２]
前記１つの演算器としてクラスタ化された演算器の入力に、２つ以上のタイミング例外が設定されており、そのタイミング例外が設定されている入力が同じ種類の演算器の場合に、クラスタ化された演算器から、タイミング例外が設定されている演算器を分離して、前記ＲＴＬ記述の回路データからゲートレベルの回路を生成する手段と
を備えたことを特徴とする請求項１に記載の半導体回路設計支援装置。
[請求項３]
ＲＴＬ記述の回路データを読み込むステップと、
前記ＲＴＬ記述の回路データを論理展開し、演算器を抽出するステップと、
前記抽出された演算器の中から、記憶素子を跨がない複数の演算器を１つの演算器としてクラスタ化するステップと、
前記ＲＴＬ記述の回路データに対するタイミング制約を読み込むステップと、
前記ＲＴＬ記述の回路データの当該例外パスをトレースするステップと、
前記回路データのパスのトレースに基づいて、前記１つの演算器としてクラスタ化された演算器の入力がタイミング例外に設定されているかどうかを判別するステップと、
前記１つの演算器としてクラスタ化された演算器から、前記タイミング例外が設定されている演算器を分離するステップと
を備えた半導体回路設計支援方法。
[請求項４]
半導体回路設計支援装置として用いられるコンピュータに、
ＲＴＬ記述の回路データを読み込むステップと、
前記ＲＴＬ記述の回路データを論理展開し、演算器を抽出するステップと、
前記抽出された演算器の中から、記憶素子を跨がない複数の演算器を１つの演算器としてクラスタ化するステップと、
前記ＲＴＬ記述の回路データに対するタイミング制約を読み込むステップと、
前記ＲＴＬ記述の回路データの当該例外パスをトレースするステップと、
前記回路データのパスのトレースに基づいて、前記１つの演算器としてクラスタ化された演算器の入力がタイミング例外に設定されているかどうかを判別するステップと、
前記１つの演算器としてクラスタ化された演算器から、前記タイミング例外が設定されている演算器を分離するステップと
を実行させるための半導体回路設計支援プログラム。
１０ 半導体回路設計支援装置
１１ ＲＴＬ読み込み部
１２ 演算器抽出部
１３ 演算器クラスタ化処理部
１４ タイミング制約読み込み部
１５ パストレース部
１６ タイミング例外判別部
１７ 演算器分離部
１８ 論理合成部
２０ ディスプレイ
３０ キーボード
４０ マウス
５０ 記憶装置（ハードディスク）
５１ ＲＴＬ記述データ
５２ タイミング制約
５３ ゲートライブラリ
５４ 論理回路ネットリスト

Claims (4)

  1. ＲＴＬ記述の回路データを読み込む手段と、
    前記ＲＴＬ記述の回路データを論理展開し、演算器を抽出する手段と、
    前記抽出された演算器の中から、記憶素子を跨がない複数の演算器を１つの演算器としてクラスタ化する手段と、
    前記ＲＴＬ記述の回路データに対するタイミング制約を読み込む手段と、
    前記タイミング制約にタイミング例外が含まれていた場合に、前記ＲＴＬ記述の回路データの当該例外パスをトレースする手段と、
    前記回路データのパスのトレースに基づいて、前記１つの演算器としてクラスタ化された演算器の入力がタイミング例外に設定されているかどうかを判別する手段と、
    前記１つの演算器としてクラスタ化された演算器から、前記タイミング例外が設定されている演算器を分離する手段と
    を備えたことを特徴とする半導体回路設計支援装置。
  2. 前記１つの演算器としてクラスタ化された演算器の入力に、２つ以上のタイミング例外が設定されており、そのタイミング例外が設定されている入力が同じ種類の演算器の場合に、クラスタ化された演算器から、タイミング例外が設定されている演算器を分離して、前記ＲＴＬ記述の回路データからゲートレベルの回路を生成する手段と
    を備えたことを特徴とする請求項１に記載の半導体回路設計支援装置。
  3. ＲＴＬ記述の回路データを読み込むステップと、
    前記ＲＴＬ記述の回路データを論理展開し、演算器を抽出するステップと、
    前記抽出された演算器の中から、記憶素子を跨がない複数の演算器を１つの演算器としてクラスタ化するステップと、
    前記ＲＴＬ記述の回路データに対するタイミング制約を読み込むステップと、
    前記ＲＴＬ記述の回路データの当該例外パスをトレースするステップと、
    前記回路データのパスのトレースに基づいて、前記１つの演算器としてクラスタ化された演算器の入力がタイミング例外に設定されているかどうかを判別するステップと、
    前記１つの演算器としてクラスタ化された演算器から、前記タイミング例外が設定されている演算器を分離するステップと
    を備えた半導体回路設計支援方法。
  4. 半導体回路設計支援装置として用いられるコンピュータに、
    ＲＴＬ記述の回路データを読み込むステップと、
    前記ＲＴＬ記述の回路データを論理展開し、演算器を抽出するステップと、
    前記抽出された演算器の中から、記憶素子を跨がない複数の演算器を１つの演算器としてクラスタ化するステップと、
    前記ＲＴＬ記述の回路データに対するタイミング制約を読み込むステップと、
    前記ＲＴＬ記述の回路データの当該例外パスをトレースするステップと、
    前記回路データのパスのトレースに基づいて、前記１つの演算器としてクラスタ化された演算器の入力がタイミング例外に設定されているかどうかを判別するステップと、
    前記１つの演算器としてクラスタ化された演算器から、前記タイミング例外が設定されている演算器を分離するステップと
    を実行させるための半導体回路設計支援プログラム。
JP2012005747A 2012-01-16 2012-01-16 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム Expired - Fee Related JP5621792B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012005747A JP5621792B2 (ja) 2012-01-16 2012-01-16 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム
CN201310010218.0A CN103207885B (zh) 2012-01-16 2013-01-11 半导体电路设计支援装置及方法、计算机可读记录介质
US13/740,456 US8522175B2 (en) 2012-01-16 2013-01-14 Semiconductor circuit design supporting apparatus and method, and non-transitory computer-readable medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012005747A JP5621792B2 (ja) 2012-01-16 2012-01-16 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム

Publications (2)

Publication Number Publication Date
JP2013145476A true JP2013145476A (ja) 2013-07-25
JP5621792B2 JP5621792B2 (ja) 2014-11-12

Family

ID=48755108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012005747A Expired - Fee Related JP5621792B2 (ja) 2012-01-16 2012-01-16 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム

Country Status (3)

Country Link
US (1) US8522175B2 (ja)
JP (1) JP5621792B2 (ja)
CN (1) CN103207885B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10409945B1 (en) 2015-06-29 2019-09-10 Cadence Design Systems, Inc. Methods, systems, and computer program product for connectivity verification of electronic designs
US9734278B1 (en) * 2015-06-29 2017-08-15 Cadence Design System, Inc. Methods, systems, and articles of manufacture for automatic extraction of connectivity information for implementation of electronic designs
CN117313604B (zh) * 2023-11-30 2024-02-06 沐曦科技(成都)有限公司 时序例外约束检查方法、装置、系统及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209670A (ja) * 2000-01-28 2001-08-03 Sharp Corp 高位合成方法、および、高位合成方法の実施に使用される記録媒体
JP2003216672A (ja) * 2002-01-21 2003-07-31 Ricoh Co Ltd 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム
JP2008065457A (ja) * 2006-09-05 2008-03-21 Nec Corp 半導体集積回路の設計方法及び設計システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625797B1 (en) * 2000-02-10 2003-09-23 Xilinx, Inc. Means and method for compiling high level software languages into algorithmically equivalent hardware representations
JP4029959B2 (ja) * 2001-08-31 2008-01-09 シャープ株式会社 演算器アロケーション設計装置および演算器アロケーション設計方法
US6952816B2 (en) * 2002-10-07 2005-10-04 Hewlett-Packard Development Company, L.P. Methods and apparatus for digital circuit design generation
US7216318B1 (en) * 2003-04-29 2007-05-08 Cadence Design Systems, Inc. Method and system for false path analysis
US7412678B2 (en) * 2004-06-02 2008-08-12 Lsi Corporation Method and computer program for management of synchronous and asynchronous clock domain crossing in integrated circuit design
US20080201671A1 (en) * 2007-02-16 2008-08-21 Atrenta, Inc. Method for generating timing exceptions
US8042085B2 (en) * 2008-09-08 2011-10-18 Atrenta, Inc. Method for compaction of timing exception paths
US8438517B2 (en) * 2010-12-13 2013-05-07 Ausdia, Inc. System and method for automatically managing clock relationships in integrated circuit designs
US8943369B2 (en) * 2011-02-21 2015-01-27 Texas Instruments Incorporated Prioritizing stall/reason data into priority information stream over PC/data trace

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209670A (ja) * 2000-01-28 2001-08-03 Sharp Corp 高位合成方法、および、高位合成方法の実施に使用される記録媒体
JP2003216672A (ja) * 2002-01-21 2003-07-31 Ricoh Co Ltd 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム
JP2008065457A (ja) * 2006-09-05 2008-03-21 Nec Corp 半導体集積回路の設計方法及び設計システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013057042; 三上　雄大，　吉川　祐樹，　市原　英行，　井上　智生: '論理合成における面積・遅延最適化のためのフォールスパスの活用について' 情報科学技術フォーラム講演論文集 第９巻／第１号, 20100820, 第５９-６４頁, ＦＩＴ（電子情報通信学会・情報処理学会）運営委員会 *

Also Published As

Publication number Publication date
US8522175B2 (en) 2013-08-27
US20130185686A1 (en) 2013-07-18
CN103207885B (zh) 2016-05-18
JP5621792B2 (ja) 2014-11-12
CN103207885A (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
JP5621792B2 (ja) 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム
US7472371B2 (en) Description style conversion method, program, and system of logic circuit
CN107784185B (zh) 一种门级网表中伪路径的提取方法、装置及终端设备
US10114918B2 (en) Physical placement control for an integrated circuit based on state bounds file
JP2008299464A (ja) 消費電力計算方法、消費電力計算プログラムおよび消費電力計算装置
US8984456B2 (en) Macro timing analysis device, macro boundary path timing analysis method and macro boundary path timing analysis program
US8959467B2 (en) Structural rule analysis with TCL scripts in synthesis or STA tools and integrated circuit design tools
JP2008129914A (ja) ソフトウェア検証用モデル生成装置、及びソフトウェア検証用モデル生成方法
JP2003216672A (ja) 半導体回路設計支援装置及び方法、並びに半導体回路設計支援プログラム
JP5146087B2 (ja) 消費電力見積方法、回路設計支援装置及びプログラム
JP2008243092A (ja) マルチサイクルパス検出装置、マルチサイクルパス検出方法及びマルチサイクルパス検出プログラム
JP2006268165A (ja) 集積回路のタイミング解析装置、集積回路のタイミング最適化装置、集積回路のタイミング解析方法、集積回路のタイミング最適化方法、集積回路基板の製造方法、制御プログラムおよび可読記録媒体
JP6091140B2 (ja) 情報処理装置及び情報処理方法及びプログラム
JP6242170B2 (ja) 回路設計支援装置及びプログラム
JP5849973B2 (ja) データ処理装置、データ処理システム、データ処理方法、及びデータ処理プログラム
JP5262678B2 (ja) 動作合成システム、動作合成方法、及び動作合成用プログラム
JP4205525B2 (ja) 並列シミュレーション装置および並列シミュレーション方法
JP2016014950A (ja) 回路設計支援装置及び回路設計支援方法及びプログラム
US20170212977A1 (en) Area and/or power optimization through post-layout modification of integrated circuit (ic) design blocks
JP5510274B2 (ja) 集積回路の消費電力解析装置及びその方法
JP4448048B2 (ja) 構造解析プログラム
JP2007241836A (ja) マルチサイクルパス検証方法
JP2017097451A (ja) 情報処理方法、情報処理プログラムおよび情報処理装置
JP2016134083A (ja) 静的タイミング解析方法、静的タイミング解析装置及び自動配置配線装置
Muhammad et al. Semantic Preserving RTL transformation for Control-Data slicing in virtual IPs

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R150 Certificate of patent or registration of utility model

Ref document number: 5621792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees