JP2013143675A - Stacked band-pass filter - Google Patents
Stacked band-pass filter Download PDFInfo
- Publication number
- JP2013143675A JP2013143675A JP2012002922A JP2012002922A JP2013143675A JP 2013143675 A JP2013143675 A JP 2013143675A JP 2012002922 A JP2012002922 A JP 2012002922A JP 2012002922 A JP2012002922 A JP 2012002922A JP 2013143675 A JP2013143675 A JP 2013143675A
- Authority
- JP
- Japan
- Prior art keywords
- resonator
- conductor layer
- layer
- dielectric
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
本発明は、積層された複数の誘電体層を有する積層体内に設けられた3つ以上の共振器を備えた積層型バンドパスフィルタに関する。 The present invention relates to a laminated band-pass filter including three or more resonators provided in a laminated body having a plurality of laminated dielectric layers.
近年、携帯電話機等の小型無線通信機器では、本来の無線通信装置の他に、ブルートゥース(登録商標)規格の通信装置や無線LAN(ローカルエリアネットワーク)用の通信装置等の他の通信装置を内蔵するものが増えている。そのため、内蔵する通信装置の小型化、薄型化が強く求められ、その通信装置に用いられる電子部品の小型化、薄型化も強く求められている。 In recent years, small wireless communication devices such as cellular phones have built-in other communication devices such as Bluetooth (registered trademark) communication devices and wireless LAN (local area network) communication devices in addition to the original wireless communication device. Things to do are increasing. Therefore, there is a strong demand for downsizing and thinning of a built-in communication device, and there is also a strong demand for downsizing and thinning of electronic components used in the communication device.
通信装置における電子部品の一つに、送信信号や受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。各種の通信装置の使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとしては、特許文献1ないし3に示されるように、積層された複数の誘電体層を有する積層体内に設けられた複数の共振器を備えた積層型バンドパスフィルタが知られている。この積層型バンドパスフィルタにおいて、隣接する2つの共振器は電磁界結合している。電磁界結合には、誘導結合と容量結合とが含まれる。
One electronic component in a communication apparatus is a band-pass filter that filters transmission signals and reception signals. This band pass filter is also required to be small and thin. As shown in
3つ以上の共振器を備え、隣接する2つの共振器が電磁界結合するように構成された積層型バンドパスフィルタには、特許文献1ないし3に示されるように、隣接しない2つの共振器を容量結合させるバイパス結合用キャパシタを備えたものがある。このバイパス結合用キャパシタを設けることにより、バンドパスフィルタの周波数特性において、通過帯域よりも低周波側に減衰極を形成することができ、これにより、通過帯域よりも低周波側におけるバンドパスフィルタの減衰特性を向上させることが可能になる。
As shown in
また、積層型バンドパスフィルタには、隣接する2つの共振器を容量結合させる段間結合用キャパシタを備えたものもある。 Some multilayer bandpass filters include interstage coupling capacitors that capacitively couple two adjacent resonators.
互いに使用周波数帯域が異なる複数の通信装置を内蔵した小型無線通信機器では、小型化に伴い、複数の通信装置間の相互干渉を防止することも求められている。そのため、積層型バンドパスフィルタには、特に、通過帯域の3〜5倍の周波数の帯域における減衰量が大きいことが求められている。
In a small wireless communication device including a plurality of communication devices having different use frequency bands, it is required to prevent mutual interference between the plurality of communication devices as the size is reduced. Therefore, the multilayer bandpass filter is particularly required to have a large attenuation in a
ところが、3つ以上の共振器とバイパス結合用キャパシタと段間結合用キャパシタとを備えた積層型バンドパスフィルタでは、以下のような問題が発生することが分かった。バイパス結合用キャパシタを構成するための導体層は、ある程度の大きさを有するため、寄生インダクタンスを有する。更に、この導体層は、他の導体層との間や、自身における互いに異なる部分の間に寄生容量を発生させる。そのため、この導体層は、寄生インダクタンスと寄生容量による並列共振回路を形成する。この並列共振回路は、自己共振周波数と呼ばれる周波数において共振する。本出願において、このような寄生インダクタンスと寄生容量による並列共振回路を寄生共振回路と言う。積層型バンドパスフィルタにおいて、この寄生共振回路の自己共振周波数は、一般的に、通過帯域よりも高い周波数である。 However, it has been found that the following problems occur in a multilayer bandpass filter including three or more resonators, a bypass coupling capacitor, and an interstage coupling capacitor. Since the conductor layer for constituting the bypass coupling capacitor has a certain size, it has a parasitic inductance. Furthermore, this conductor layer generates a parasitic capacitance between other conductor layers and between different portions of itself. Therefore, this conductor layer forms a parallel resonant circuit with parasitic inductance and parasitic capacitance. This parallel resonant circuit resonates at a frequency called the self-resonant frequency. In the present application, such a parallel resonant circuit including a parasitic inductance and a parasitic capacitance is referred to as a parasitic resonant circuit. In the multilayer bandpass filter, the self-resonant frequency of the parasitic resonance circuit is generally higher than the passband.
バイパス結合用キャパシタを構成するための導体層と同様に、段間結合用キャパシタを構成するための導体層も、寄生インダクタンスと寄生容量とを発生させて、これらによる寄生共振回路を形成する場合がある。この寄生共振回路の自己共振周波数も、一般的に、通過帯域よりも高い周波数である。 Similar to the conductor layer for configuring the bypass coupling capacitor, the conductor layer for configuring the interstage coupling capacitor may generate a parasitic inductance and a parasitic capacitance, thereby forming a parasitic resonance circuit. is there. The self-resonant frequency of this parasitic resonant circuit is also generally higher than the passband.
このように、積層型バンドパスフィルタにおいて、バイパス結合用キャパシタを構成するための導体層や段間結合用キャパシタを構成するための導体層によって寄生共振回路が形成されると、その寄生共振回路の共振現象によって、通過帯域よりも高周波側の周波数特性が、所望の周波数特性とは異なってしまう。その結果、通過帯域よりも高周波側の、所望の減衰量が求められる特定の周波数帯域において、所望の減衰量が得られなくなるおそれがある。 As described above, in a multilayer bandpass filter, when a parasitic resonance circuit is formed by a conductor layer for configuring a bypass coupling capacitor or a conductor layer for configuring an interstage coupling capacitor, Due to the resonance phenomenon, the frequency characteristics on the higher frequency side than the pass band are different from the desired frequency characteristics. As a result, there is a possibility that a desired attenuation amount cannot be obtained in a specific frequency band where a desired attenuation amount is required on the higher frequency side than the pass band.
なお、寄生共振回路の共振現象によって、上記の特定の周波数帯域において、減衰量が所望の減衰量よりも大きくなる場合もあり得る。しかし、その場合には、製品間の周波数特性のばらつきが大きくなるという問題が発生する。 Note that, due to the resonance phenomenon of the parasitic resonance circuit, the attenuation amount may be larger than a desired attenuation amount in the specific frequency band. However, in that case, there arises a problem that variation in frequency characteristics between products becomes large.
特許文献1および2には、バイパス結合用キャパシタを構成するための導体層である接続電極の近傍に誘電率が低い層を設けることにより、接続電極自身の共振の影響を低減する技術が記載されている。しかし、特許文献1および2には、段間結合用キャパシタは記載されておらず、当然、段間結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響を低減する手段も記載されていない。
特許文献3には、隣接する2つの共振器を、直列に接続されたインダクタとキャパシタとを含む接続部によって接続することにより、通過帯域よりも高周波側に存在するノッチの周波数を調整する技術が記載されている。また、特許文献3には、第1の誘電率を有する複数の第1の誘電体層によって3つの共振器用導体層を囲み、第1の誘電率よりも大きな第2の誘電率を有する複数の第2の誘電体層によって接続部を囲む技術が記載されている。しかし、特許文献3には、バイパス結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響および段間結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響を低減する手段は記載されていない。
本発明はかかる問題点に鑑みてなされたもので、その目的は、バイパス結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響および段間結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響を低減できるようにした積層型バンドパスフィルタを提供することにある。 The present invention has been made in view of such problems, and its object is to configure the effect of the resonance phenomenon of the parasitic resonance circuit formed by the conductor layer for constituting the bypass coupling capacitor and the interstage coupling capacitor. An object of the present invention is to provide a multilayer bandpass filter that can reduce the influence of the resonance phenomenon of a parasitic resonance circuit formed by a conductor layer.
本発明の積層型バンドパスフィルタは、積層された複数の誘電体層を含む積層体と、積層体の外周部に配置された入力端子および出力端子と、それぞれ積層体内に設けられた第1の共振器、第2の共振器、第3の共振器、第1の段間結合用キャパシタ、第2の段間結合用キャパシタおよびバイパス結合用キャパシタとを備えている。回路構成上、第1ないし第3の共振器のうち、第1の共振器は入力端子に最も近く、第3の共振器は出力端子に最も近く、第2の共振器は第1の共振器と第3の共振器との間に位置している。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。 The multilayer bandpass filter according to the present invention includes a multilayer body including a plurality of dielectric layers stacked, an input terminal and an output terminal disposed on an outer peripheral portion of the multilayer body, and a first provided in the multilayer body. A resonator, a second resonator, a third resonator, a first interstage coupling capacitor, a second interstage coupling capacitor, and a bypass coupling capacitor are provided. Of the first to third resonators, the first resonator is closest to the input terminal, the third resonator is closest to the output terminal, and the second resonator is the first resonator. And the third resonator. In the present application, the expression “on the circuit configuration” is used to indicate an arrangement on a circuit diagram, not an arrangement in a physical configuration.
第1の段間結合用キャパシタは、第1の共振器と第2の共振器とを容量結合させる。第2の段間結合用キャパシタは、第2の共振器と第3の共振器とを容量結合させる。バイパス結合用キャパシタは、第1の共振器と第3の共振器とを容量結合させる。バイパス結合用キャパシタは、第1および第2の段間結合用キャパシタに対して、複数の誘電体層の積層方向における異なる位置に配置されている。第1および第2の段間結合用キャパシタは、積層方向における異なる位置に配置された第1および第2の導体層を含むように構成されている。バイパス結合用キャパシタは、積層方向における異なる位置に配置された第3および第4の導体層を含むように構成されている。複数の誘電体層は、第1および第2の導体層の間に配置された第1の誘電体層と、第3および第4の導体層の間に配置された第2の誘電体層と、第1および第2の段間結合用キャパシタとバイパス結合用キャパシタとの間に配置された第3の誘電体層とを含んでいる。第3の誘電体層の誘電率は、第1および第2の誘電体層の誘電率よりも小さい。 The first interstage coupling capacitor capacitively couples the first resonator and the second resonator. The second interstage coupling capacitor capacitively couples the second resonator and the third resonator. The bypass coupling capacitor capacitively couples the first resonator and the third resonator. The bypass coupling capacitors are arranged at different positions in the stacking direction of the plurality of dielectric layers with respect to the first and second interstage coupling capacitors. The first and second interstage coupling capacitors are configured to include first and second conductor layers arranged at different positions in the stacking direction. The bypass coupling capacitor is configured to include third and fourth conductor layers arranged at different positions in the stacking direction. The plurality of dielectric layers include: a first dielectric layer disposed between the first and second conductor layers; a second dielectric layer disposed between the third and fourth conductor layers; , And a third dielectric layer disposed between the first and second inter-stage coupling capacitors and the bypass coupling capacitor. The dielectric constant of the third dielectric layer is smaller than the dielectric constant of the first and second dielectric layers.
本発明の積層型バンドパスフィルタにおいて、第1の導体層は、第1の段間結合用キャパシタを構成するための第1の部分と第2の段間結合用キャパシタを構成するための第2の部分とを含み、第1の誘電体層と第3の誘電体層の間に配置されていてもよい。この場合、第3の導体層は、第2の誘電体層と第3の誘電体層の間に配置され、第4の導体層は、第1の導体層の第1の部分に電気的に接続されて第3の導体層の一部に対向する第1層と、第1の導体層の第2の部分に電気的に接続されて第3の導体層の他の一部に対向する第2層とを含んでいてもよい。 In the multilayer bandpass filter of the present invention, the first conductor layer includes a first portion for constituting the first interstage coupling capacitor and a second part for constituting the second interstage coupling capacitor. And may be disposed between the first dielectric layer and the third dielectric layer. In this case, the third conductor layer is disposed between the second dielectric layer and the third dielectric layer, and the fourth conductor layer is electrically connected to the first portion of the first conductor layer. A first layer connected and opposed to a part of the third conductor layer; and a first layer electrically connected to the second part of the first conductor layer and opposed to the other part of the third conductor layer. Two layers may be included.
また、第1の共振器は、第1のインダクタと第1の共振器用キャパシタを含み、第2の共振器は、第2のインダクタと第2の共振器用キャパシタを含み、第3の共振器は、第3のインダクタと第3の共振器用キャパシタを含んでいてもよい。また、第1のインダクタは、第1の導体層の第1の部分によって構成され、第2のインダクタは、第2の導体層によって構成され、第3のインダクタは、第1の導体層の第2の部分によって構成されていてもよい。この場合、第1の導体層と第2の導体層の間には、導体層が存在しなくてもよい。また、第1ないし第3の共振器用キャパシタは、第1ないし第3のインダクタに対して、積層方向における異なる位置に配置されていてもよい。また、第2のインダクタは、第1および第3のインダクタに比べてインダクタンスが小さく、第2の共振器用キャパシタは、第1および第3の共振器用キャパシタに比べてキャパシタンスが大きくてもよい。 The first resonator includes a first inductor and a first resonator capacitor, the second resonator includes a second inductor and a second resonator capacitor, and the third resonator includes A third inductor and a third resonator capacitor may be included. The first inductor is constituted by the first portion of the first conductor layer, the second inductor is constituted by the second conductor layer, and the third inductor is the first conductor layer of the first conductor layer. It may be constituted by two parts. In this case, no conductor layer may exist between the first conductor layer and the second conductor layer. The first to third resonator capacitors may be arranged at different positions in the stacking direction with respect to the first to third inductors. The second inductor may have a smaller inductance than the first and third inductors, and the second resonator capacitor may have a larger capacitance than the first and third resonator capacitors.
上記の構成の積層型バンドパスフィルタでは、第2の共振器用キャパシタは、積層方向における異なる位置に配置された3つ以上の導体層を用いて構成されていてもよい。また、第2の共振器は、更に、第2の共振器用キャパシタに直列に接続された第4のインダクタを含んでいてもよい。また、積層型バンドパスフィルタは、更に、積層体における積層方向の一方の端面に配置されたグランド端子と、第1ないし第3のインダクタをグランド端子に対して電気的に接続するための共通の導電路とを備えていてもよい。共通の導電路は、スルーホールを用いて構成されていてもよいし、積層体の外周部に配置された導体層を用いて構成されていてもよい。 In the multilayer bandpass filter configured as described above, the second resonator capacitor may be configured using three or more conductor layers disposed at different positions in the stacking direction. The second resonator may further include a fourth inductor connected in series to the second resonator capacitor. The multilayer bandpass filter further includes a common terminal for electrically connecting the ground terminal disposed on one end surface of the multilayer body in the stacking direction and the first to third inductors to the ground terminal. And a conductive path. The common conductive path may be configured using a through hole, or may be configured using a conductor layer disposed on the outer peripheral portion of the multilayer body.
本発明の積層型バンドパスフィルタでは、第1および第2の段間結合用キャパシタとバイパス結合用キャパシタとの間に配置された第3の誘電体層の誘電率は、第1および第2の段間結合用キャパシタを構成するための第1および第2の導体層の間に配置された第1の誘電体層の誘電率およびバイパス結合用キャパシタを構成するための第3および第4の導体層の間に配置された第2の誘電体層の誘電率よりも小さい。これにより、本発明によれば、第1および第2の段間結合用キャパシタとバイパス結合用キャパシタの機能を損なうことなく、バイパス結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響および段間結合用キャパシタを構成するための導体層によって形成される寄生共振回路の共振現象の影響を低減することが可能になるという効果を奏する。 In the multilayer bandpass filter of the present invention, the dielectric constant of the third dielectric layer disposed between the first and second interstage coupling capacitors and the bypass coupling capacitor is the first and second The dielectric constant of the first dielectric layer disposed between the first and second conductor layers for constituting the interstage coupling capacitor and the third and fourth conductors for constituting the bypass coupling capacitor Less than the dielectric constant of the second dielectric layer disposed between the layers. As a result, according to the present invention, the parasitic resonance circuit formed by the conductor layer for constituting the bypass coupling capacitor without impairing the functions of the first and second interstage coupling capacitors and the bypass coupling capacitor. It is possible to reduce the influence of the resonance phenomenon and the resonance phenomenon of the parasitic resonance circuit formed by the conductor layer for constituting the interstage coupling capacitor.
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図5を参照して、本発明の第1の実施の形態に係る積層型バンドパスフィルタの回路構成について説明する。本実施の形態に係る積層型バンドパスフィルタ(以下、単にバンドパスフィルタと記す。)1は、入力端子2と、出力端子3と、第1の共振器4と、第2の共振器5と、第3の共振器6と、第1の段間結合用キャパシタ17と、第2の段間結合用キャパシタ18と、バイパス結合用キャパシタ19とを備えている。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, the circuit configuration of the multilayer bandpass filter according to the first embodiment of the present invention will be described with reference to FIG. A laminated band pass filter (hereinafter simply referred to as a band pass filter) 1 according to the present embodiment includes an
入力端子2は信号の入力のために用いられる。出力端子3は信号の出力のために用いられる。回路構成上、共振器4,5,6のうち、共振器4は入力端子2に最も近く、共振器6は出力端子3に最も近く、共振器5は共振器4と共振器6との間に位置している。本実施の形態では、特に、共振器4は入力端子2に電気的に接続され、共振器6は出力端子3に電気的に接続されている。隣接する共振器4,5は互いに電磁界結合する。隣接する共振器5,6も互いに電磁界結合する。電磁界結合には、誘導結合と容量結合とが含まれる。
The
第1の共振器4は、互いに電気的に接続された第1のインダクタ11と第1の共振器用キャパシタ14を含んでいる。第2の共振器5は、互いに電気的に接続された第2のインダクタ12と第2の共振器用キャパシタ15を含んでいる。第3の共振器6は、互いに電気的に接続された第3のインダクタ13と第3の共振器用キャパシタ16を含んでいる。第2の共振器5は、更に、第2の共振器用キャパシタ15に直列に接続された第4のインダクタ20を含んでいる。インダクタ11,12は互いに誘導結合する。同様に、インダクタ12,13も互いに誘導結合する。図5では、インダクタ11,12間の誘導結合およびインダクタ12,13間の誘導結合を、記号Mを付した曲線で表している。
The
インダクタ11の一端とキャパシタ14,17,19の各一端は、入力端子2に電気的に接続されている。インダクタ11の他端とキャパシタ14の他端はグランドに電気的に接続されている。インダクタ12の一端とキャパシタ15,18の各一端は、キャパシタ17の他端に電気的に接続されている。インダクタ12の他端はグランドに電気的に接続されている。インダクタ20の一端は、キャパシタ15の他端に電気的に接続されている。インダクタ20の他端はグランドに電気的に接続されている。インダクタ13の一端、キャパシタ16の一端、キャパシタ19の他端および出力端子3は、キャパシタ18の他端に電気的に接続されている。インダクタ13の他端とキャパシタ16の他端はグランドに電気的に接続されている。
One end of the
共振器5は、インダクタ11,12が誘導結合することによって共振器4と誘導結合すると共に、第1の段間結合用キャパシタ17を介して共振器4と容量結合する。また、共振器5は、インダクタ12,13が誘導結合することによって共振器6と誘導結合すると共に、第2の段間結合用キャパシタ18を介して共振器6と容量結合する。また、隣接しない2つの共振器4,6は、バイパス結合用キャパシタ19を介して容量結合する。
The
共振器4,5,6はいずれも、開放端と短絡端とを有する1/4波長共振器であって、共振器用キャパシタ14,15,16によってインダクタ11,12,13の物理長を1/4波長よりも短くする効果を用いた1/4波長共振器である。共振器4において、インダクタ11とキャパシタ14との接続点が開放端であり、インダクタ11とキャパシタ14のグランド側の端部が短絡端である。共振器5において、インダクタ12とキャパシタ15との接続点が開放端であり、インダクタ12とインダクタ20のグランド側の端部が短絡端である。共振器6において、インダクタ13とキャパシタ16との接続点が開放端であり、インダクタ13とキャパシタ16のグランド側の端部が短絡端である。
Each of the
インダクタ11のインダクタンスとキャパシタ14のキャパシタンスは、共振器4において所望の共振周波数を実現できるように設定される。インダクタ12,20のインダクタンスとキャパシタ15のキャパシタンスは、共振器5において所望の共振周波数を実現できるように設定される。インダクタ13のインダクタンスとキャパシタ16のキャパシタンスは、共振器6において所望の共振周波数を実現できるように設定される。
The inductance of the
第2のインダクタ12は、第1のインダクタ11および第3のインダクタ13に比べてインダクタンスが小さい。また、第2の共振器用キャパシタ15は、第1および第3の共振器用キャパシタ14,16に比べてキャパシタンスが大きい。インダクタ11,13のインダクタンスは等しくてもよい。キャパシタ14,16のキャパシタンスは等しくてもよい。第4のインダクタ20は、それが無い場合に比べて、共振器5において所望の共振周波数を実現するための第2の共振器用キャパシタ15のキャパシタンスを小さくする作用を有する。なお、共振器5は、インダクタ20を含んでいなくてもよい。この場合には、共振器5において、インダクタ12とキャパシタ15のグランド側の端部が短絡端となる。
The
後で詳しく説明するが、第1および第2の段間結合用キャパシタ17,18と、バイパス結合用キャパシタ19は、それぞれ、複数の導体層を含むように構成されている。これらの導体層は、寄生インダクタンスと寄生容量による並列共振回路である寄生共振回路を形成する。図5において、符号7,8は、第1および第2の段間結合用キャパシタ17,18を構成する導体層によって形成された寄生共振回路を示し、符号9は、バイパス結合用キャパシタ19を構成する導体層によって形成された寄生共振回路を示している。
As will be described in detail later, the first and second
本実施の形態に係るバンドパスフィルタ1では、入力端子2に信号が入力されると、そのうちの所定の通過帯域内の周波数の信号が選択的に、出力端子3から出力される。
In the
次に、図1ないし図4を参照して、バンドパスフィルタ1の構造の概略について説明する。図1は、バンドパスフィルタ1の主要部分を示す斜視図である。図2は、バンドパスフィルタ1の一部を示す斜視図である。図3は、下側から見たバンドパスフィルタ1の斜視図である。図4は、図1におけるA方向から見たバンドパスフィルタ1の主要部分を示す説明図である。バンドパスフィルタ1は、バンドパスフィルタ1の構成要素を一体化するための積層体30を備えている。後で詳しく説明するが、積層体30は、積層された複数の誘電体層と複数の導体層とを含んでいる。共振器4,5,6、段間結合用キャパシタ17,18およびバイパス結合用キャパシタ19は、積層体30内に設けられている。
Next, an outline of the structure of the
積層体30は、外周部を有する直方体形状をなしている。積層体30の外周部は、上面30Aと、底面30Bと、4つの側面30C〜30Fとを含んでいる。上面30Aと底面30Bは互いに反対側を向き、側面30C,30Dも互いに反対側を向き、側面30E,30Fも互いに反対側を向いている。側面30C〜30Fは、上面30Aおよび底面30Bに対して垂直になっている。積層体30において、上面30Aおよび底面30Bに垂直な方向が、複数の誘電体層および複数の導体層の積層方向である。図1および図2では、この積層方向を、記号Tを付した矢印で示している。上面30Aと底面30Bは、積層体30における積層方向Tの両側の端面である。底面30Bは、本発明における「積層体における積層方向の一方の端面」に対応する。
The
バンドパスフィルタ1は、更に、積層体30の底面30Bに配置されたグランド端子31を備えている。入力端子2と出力端子3は、底面30Bにおいて、グランド端子31を挟む位置に配置されている。バンドパスフィルタ1が実装される実装基板の上面には、入力用導体層、出力用導体層およびグランド用導体層が形成されている。バンドパスフィルタ1は、入力端子2が入力用導体層に電気的に接続され、出力端子3が出力用導体層に電気的に接続され、グランド端子31がグランド用導体層に電気的に接続されるように、底面30Bが実装基板の上面に向いた姿勢で実装基板に実装される。入力用導体層は、入力端子2に入力される入力信号を伝達する。出力用導体層は、出力端子3から出力された出力信号を伝達する。グランド用導体層は、グランドに電気的に接続される。
The
次に、図6ないし図8を参照して、積層体30について詳しく説明する。図6において(a)〜(d)は、それぞれ、上から1層目ないし4層目の誘電体層の上面を示している。図7において(a)、(b)は、それぞれ、上から5層目および6層目の誘電体層の上面を示し、(c)は、上から7層目ないし10層目の誘電体層の上面を示し、(d)は、上から11層目の誘電体層の上面を示している。図8において(a)、(b)は、それぞれ、上から12層目および13層目の誘電体層の上面を示し、(c)は、13層目の誘電体層の下面を示している。
Next, the
図6(a)に示した1層目の誘電体層41の上面には、導体層は形成されていない。図6(b)に示した2層目の誘電体層42の上面には、導体層421が形成されている。導体層421は、第1の部分421aと、第1の部分421aに接続された第2の部分421bおよび第3の部分421cを有している。部分421b,421cは、誘電体層42の上面の中央において部分421aに接続されている。図6(b)において、部分421a,421b,421cの境界を破線で示している。第1の部分421aは、誘電体層42の上面の中央から図6(b)における上方および下方に延び、下端421a1を有している。第2の部分421bは、誘電体層42の上面の中央から図6(b)における左側に延び、第3の部分421cは、誘電体層42の上面の中央から図6(b)における右側に延びている。また、誘電体層42には、下端421a1の近傍において第1の部分421aに電気的に接続されたスルーホール424が形成されている。
No conductor layer is formed on the top surface of the
図6(c)に示した3層目の誘電体層43の上面には、導体層431が形成されている。導体層431は、第1の部分431aと、第1の部分431aに接続された第2の部分431bおよび第3の部分431cを有している。部分431b,431cは、誘電体層43の上面の中央において部分431aに接続されている。図6(c)において、部分431a,431b,431cの境界を破線で示している。第1の部分431aは、誘電体層43の上面の中央から図6(c)における上方に延び、上端431a1を有している。第2の部分431bは、誘電体層43の上面の中央から図6(c)における左側に延び、第3の部分431cは、誘電体層43の上面の中央から図6(c)における右側に延びている。
A
第2の部分431bは、誘電体層42を介して、導体層421の第2の部分421bに対向している。第3の部分431cは、誘電体層42を介して、導体層421の第3の部分421cに対向している。
The
また、誘電体層43には、3つのスルーホール432,433,434が形成されている。スルーホール432,433は、上端431a1の近傍において第1の部分431aに電気的に接続されている。スルーホール434は、導体層431に対して図6(c)における下方に配置されている。
The
図6(d)に示した4層目の誘電体層44の上面には、導体層441が形成されている。導体層441は、第1の部分441aと、第1の部分441aに接続された第2の部分441bおよび第3の部分441cを有している。部分441b,441cは、誘電体層44の上面の中央において部分441aに接続されている。図6(d)において、部分441a,441b,441cの境界を破線で示している。第1の部分441aは、誘電体層44の上面の中央から図6(d)における下方に延び、下端441a1を有している。第2の部分441bは、誘電体層44の上面の中央から図6(d)における左側に延び、第3の部分441cは、誘電体層44の上面の中央から図6(d)における右側に延びている。
A
第2の部分441bは、誘電体層43を介して、導体層431の第2の部分431bに対向している。第3の部分441cは、誘電体層43を介して、導体層431の第3の部分431cに対向している。
The
また、誘電体層44には、誘電体層43に形成されたスルーホール432,433,434に対応する位置に配置されたスルーホール442,443,444が形成されている。スルーホール442,443は、導体層441に対して図6(d)における上方に配置されている。スルーホール444は、下端441a1の近傍において第1の部分441aに電気的に接続されている。
The
図7(a)に示した5層目の誘電体層45の上面には、導体層451が形成されている。導体層451は、第1の部分451aと、第1の部分451aに接続された第2の部分451bおよび第3の部分451cを有している。部分451b,451cは、誘電体層45の上面の中央において部分451aに接続されている。図7(a)において、部分451a,451b,451cの境界を破線で示している。第1の部分451aは、誘電体層45の上面の中央から図7(a)における上方に延び、上端451a1を有している。第2の部分451bは、誘電体層45の上面の中央から図7(a)における左側に延び、第3の部分451cは、誘電体層45の上面の中央から図7(a)における右側に延びている。
A
第2の部分451bは、誘電体層44を介して、導体層441の第2の部分441bに対向している。第3の部分451cは、誘電体層44を介して、導体層441の第3の部分441cに対向している。
The
また、誘電体層45には、誘電体層44に形成されたスルーホール442,443,444に対応する位置に配置されたスルーホール452,453,454が形成されている。スルーホール452,453は、上端451a1の近傍において第1の部分451aに電気的に接続されている。スルーホール454は、導体層451に対して図7(a)における下方に配置されている。
The
図7(b)に示した6層目の誘電体層46の上面には、導体層461が形成されている。導体層461は、第1のインダクタ11および第1の段間結合用キャパシタ17を構成するための第1の部分461aと、第3のインダクタ13および第2の段間結合用キャパシタ18を構成するための第2の部分461bとを含んでいる。第1および第2の部分461a,461bは、図7(b)における上下方向の中央よりも上側であって左右方向の中央の位置において、互いに連結されている。図7(b)において、第1および第2の部分461a,461bの境界を破線で示している。第1の部分461aは、上記境界から反時計回り方向に回転するように延びている。第2の部分461bは、上記境界から時計回り方向に回転するように延びている。
A
導体層451の第2の部分451bは、誘電体層45を介して第1の部分461aの一部に対向している。導体層451の第3の部分451cは、誘電体層45を介して第2の部分461bの一部に対向している。
The
また、誘電体層46には、5つのスルーホール462〜466が形成されている。スルーホール462,463は、上記境界の近傍において、それぞれ第1および第2の部分461a,461bに電気的に接続されている。スルーホール464は、誘電体層45に形成されたスルーホール454に対応する位置に配置されている。スルーホール465は、上記境界とは反対側の第1の部分461aの端部の近傍において第1の部分461aに電気的に接続されている。スルーホール466は、上記境界とは反対側の第2の部分461bの端部の近傍において第2の部分461bに電気的に接続されている。
In addition, five through
図7(c)に示した7層目ないし10層目の誘電体層47〜50には、それぞれ、以下のような5つのスルーホールが形成されている。すなわち、7層目の誘電体層47には、誘電体層46に形成されたスルーホール462〜466に対応する位置に配置されたスルーホール472〜476が形成されている。8層目の誘電体層48には、スルーホール472〜476に対応する位置に配置されたスルーホール482〜486が形成されている。9層目の誘電体層49には、スルーホール482〜486に対応する位置に配置されたスルーホール492〜496が形成されている。10層目の誘電体層50には、スルーホール492〜496に対応する位置に配置されたスルーホール502〜506が形成されている。
Each of the seventh to tenth dielectric layers 47 to 50 shown in FIG. 7C has the following five through holes. That is, the seventh dielectric layer 47 is formed with through holes 472 to 476 arranged at positions corresponding to the through
図7(d)に示した11層目の誘電体層51の上面には、導体層511が形成されている。また、誘電体層51には、誘電体層50に形成されたスルーホール502〜506に対応する位置に配置されたスルーホール512〜516が形成されている。
A
図8(a)に示した12層目の誘電体層52の上面には、導体層521が形成されている。導体層521は、導体層511の一部に対向する第1層521Aと、導体層511の他の一部に対向する第2層521Bとを含んでいる。第1層521Aは、図8(a)における左右方向の中央よりも左側に配置されている。第2層521Bは、図8(a)における左右方向の中央よりも右側に配置されている。
A
また、誘電体層52には、5つのスルーホール522〜526が形成されている。スルーホール522〜524は、誘電体層51に形成されたスルーホール512〜514に対応する位置に配置されている。スルーホール525は、第1層521Aの図8(a)における左側の端部の近傍において第1層521Aに電気的に接続されている。スルーホール526は、第2層521Bの図8(a)における右側の端部の近傍において第2層521Bに電気的に接続されている。
Further, five through
図8(b)に示した13層目の誘電体層53の上面には、グランド用導体層531が形成されている。また、誘電体層53には、6つのスルーホール532,533,535〜538が形成されている。スルーホール532,533,535,536は、誘電体層52に形成されたスルーホール522,523,525,526に対応する位置に配置されている。スルーホール532,533は、グランド用導体層531の図8(b)における上側の端部の近傍においてグランド用導体層531に電気的に接続されている。スルーホール537,538は、グランド用導体層531の図8(b)における下側の端部の近傍においてグランド用導体層531に電気的に接続されている。
A
図8(c)に示した13層目の誘電体層53の下面には、入力端子2と出力端子3とグランド端子31が形成されている。なお、図8(c)は、誘電体層53および端子2,3,31を、上から見た状態で表している。スルーホール532,533,537,538は、グランド端子31に電気的に接続されている。スルーホール535は、入力端子2に電気的に接続されている。スルーホール536は、出力端子3に電気的に接続されている。誘電体層53の下面は、積層体30の底面30Bを構成する。
An
誘電体層の材料としては、樹脂、セラミック、あるいは両者を複合した材料等、種々のものを用いることができる。積層体30としては、特に、複数の誘電体層の材料をセラミックとして低温同時焼成法によって作製したものが、高周波特性に優れるため好ましい。また、本実施の形態では、誘電体層46〜50の誘電率は、誘電体層45,51の誘電率よりも小さい。なお、誘電体層41〜44,52,53の誘電率は大きい方が好ましく、誘電体層45,51の誘電率は誘電体層41〜44,52,53の誘電率と等しくてもよい。例えば、誘電体層41〜45,51〜53の比誘電率は60〜80の範囲内であり、誘電体層46〜50の比誘電率は5〜11の範囲内である。一例として、誘電体層41〜45,51〜53の比誘電率は75であり、誘電体層46〜50の比誘電率は7である。誘電体層41〜45,51〜53の材料としては、例えばBaO−Nd2O3−TiO2系のセラミックが用いられる。誘電体層46〜50の材料としては、例えばMgO−SiO2系のセラミックが用いられる。誘電体層46〜50は、本発明における「第3の誘電体層」に対応する。
As the material for the dielectric layer, various materials such as resin, ceramic, or a composite material of both can be used. In particular, the laminate 30 is preferably made of a plurality of dielectric layers made of ceramic by a low-temperature co-firing method because of excellent high-frequency characteristics. In the present embodiment, the dielectric constants of the
図1は、積層体30内の全ての導体層を示している。図2は、図1のうち、導体層421,431,441,451を省略して示している。スルーホール432,442,452,462,472,482,492,502,512,522,532は、直列に接続されて、図1および図2に示したスルーホール列62を構成する。スルーホール433,443,453,463,473,483,493,503,513,523,533は、直列に接続されて、図1および図2に示したスルーホール列63を構成する。導体層431,451,461,531およびグランド端子31は、スルーホール列62,63を介して、互いに電気的に接続されている。
FIG. 1 shows all the conductor layers in the
スルーホール列62,63のうち、導体層451からグランド端子31に至る部分は、第1ないし第3のインダクタ11,12,13をグランド端子31に対して電気的に接続するための共通の導電路を構成している。この共通の導電路は、スルーホールを用いて構成されている。
Of the through-
スルーホール424,434,444,454,464,474,484,494,504,514,524は、直列に接続されて、図1および図2に示したスルーホール列64を構成する。導体層421,441,531は、スルーホール列64を介して、互いに電気的に接続されている。導体層531とグランド端子31は、スルーホール532,533,537,538を介して、互いに電気的に接続されている。
The through
スルーホール465,475,485,495,505,515は、直列に接続されて、図1および図2に示したスルーホール列65を構成する。導体層461の第1の部分461aと第1層521Aは、スルーホール列65を介して、互いに電気的に接続されている。スルーホール525,535は、直列に接続されている。第1層521Aと入力端子2は、スルーホール525,535を介して、互いに電気的に接続されている。
The through
スルーホール466,476,486,496,506,516は、直列に接続されて、図1および図2に示したスルーホール列66を構成する。導体層461の第2の部分461bと第2層521Bは、スルーホール列66を介して、互いに電気的に接続されている。スルーホール526,536は、直列に接続されている。第2層521Bと出力端子3は、スルーホール526,536を介して、互いに電気的に接続されている。
The through
導体層521の第1層521Aは、誘電体層52を介して導体層531の一部に対向している。図5に示した第1の共振器用キャパシタ14は、第1層521Aと導体層531と誘電体層52とによって構成されている。
The
導体層521の第2層521Bは、誘電体層52を介して導体層531の他の一部に対向している。図5に示した第3の共振器用キャパシタ16は、第2層521Bと導体層531と誘電体層52とによって構成されている。
The
また、第1層521Aは、誘電体層51を介して導体層511の一部に対向している。第2層521Bは、誘電体層51を介して導体層511の他の一部に対向している。図5に示したバイパス結合用キャパシタ19は、導体層511と第1層521Aと第2層521Bと誘電体層51とによって構成されている。
The
導体層511は、本発明における「第3の導体層」に対応する。導体層521は、本発明における「第4の導体層」に対応する。誘電体層51は、本発明における「第2の誘電体層」に対応する。
The
導体層451の第2の部分451bは、誘電体層45を介して、導体層461の第1の部分461aの一部に対向している。図5に示した第1の段間結合用キャパシタ17は、導体層451の第2の部分451bと、導体層461の第1の部分461aと、誘電体層45とによって構成されている。
The
導体層451の第3の部分451cは、誘電体層45を介して、導体層461の第2の部分461bの一部に対向している。図5に示した第2の段間結合用キャパシタ18は、導体層451の第3の部分451cと、導体層461の第2の部分461bと、誘電体層45とによって構成されている。
The
第1のインダクタ11は、導体層461の第1の部分461aによって構成されている。第2のインダクタ12は、導体層451によって構成されている。第3のインダクタ13は、導体層461の第2の部分461bによって構成されている。導体層451と導体層461の第1の部分461aが互いに近いことにより、インダクタ11,12間の誘導結合が実現される。また、導体層451と導体層461の第2の部分461bが互いに近いことにより、インダクタ12,13間の誘導結合が実現される。
The
導体層451は、本発明における「第2の導体層」に対応する。導体層461は、本発明における「第1の導体層」に対応する。誘電体層45は、本発明における「第1の誘電体層」に対応する。
The
図5に示した第2の共振器用キャパシタ15は、積層方向Tにおける異なる位置に配置された3つ以上の導体層を用いて構成されている。本実施の形態では、特に、キャパシタ15は、積層方向Tにおける異なる位置に配置された4つの導体層421,431,441,451を用いて構成されている。より詳しく説明すると、キャパシタ15は、4つの導体層421,431,441,451のうちの上下に隣接する任意の2つの導体層において互いに対向する部分と、それらの間の誘電体層42,43,44とによって構成されている。
The
第4のインダクタ20は、導体層421の第1の部分421aと導体層441の第1の部分441aとによって構成されている。
The
以上説明したように、本実施の形態に係るバンドパスフィルタ1は、積層された複数の誘電体層を含む積層体30と、積層体30の外周部のうちの底面30Bに配置された入力端子2、出力端子3およびグランド端子31と、積層体30内に設けられた第1の共振器4、第2の共振器5、第3の共振器6、第1の段間結合用キャパシタ17、第2の段間結合用キャパシタ18およびバイパス結合用キャパシタ19とを備えている。回路構成上、第1ないし第3の共振器4,5,6のうち、第1の共振器4は入力端子2に最も近く、第3の共振器6は出力端子3に最も近く、第2の共振器5は第1の共振器4と第3の共振器6との間に位置している。
As described above, the
第1の段間結合用キャパシタ17は、第1の共振器4と第2の共振器5とを容量結合させる。第2の段間結合用キャパシタ18は、第2の共振器5と第3の共振器6とを容量結合させる。バイパス結合用キャパシタ19は、第1の共振器4と第3の共振器6とを容量結合させる。バイパス結合用キャパシタ19は、第1および第2の段間結合用キャパシタ17,18に対して、複数の誘電体層の積層方向Tにおける異なる位置に配置されている。具体的には、バイパス結合用キャパシタ19は、第1および第2の段間結合用キャパシタ17,18に対して、より底面30Bに近い位置に配置されている。第1および第2の段間結合用キャパシタ17,18は、積層方向Tにおける異なる位置に配置された第1および第2の導体層461,451を含むように構成されている。バイパス結合用キャパシタ19は、積層方向Tにおける異なる位置に配置された第3および第4の導体層511,521を含むように構成されている。
The first
図7(b)に示したように、導体層461の第1の部分461aのうち、導体層451の第2の部分451bと対向して第1の段間結合用キャパシタ17を構成する一部は、ある程度の大きさを有するため、寄生インダクタンスを有すると共に寄生容量を発生させる。そのため、第1の部分461aの上記一部は、図5に示したように、第1の段間結合用キャパシタ17を含む信号経路上に、上記寄生インダクタンスと寄生容量による並列共振回路である寄生共振回路7を形成する。
As shown in FIG. 7B, a part of the
同様に、導体層461の第2の部分461bのうち、導体層451の第3の部分451cと対向して第2の段間結合用キャパシタ18を構成する一部も、寄生インダクタンスを有すると共に寄生容量を発生させる。そのため、第2の部分461bの上記一部は、図5に示したように、第2の段間結合用キャパシタ18を含む信号経路上に、上記寄生インダクタンスと寄生容量による並列共振回路である寄生共振回路8を形成する。
Similarly, a part of the
また、図7(d)に示したように、導体層511も、ある程度の大きさを有するため、寄生インダクタンスを有すると共に寄生容量を発生させる。そのため、導体層511は、図5に示したように、バイパス結合用キャパシタ19を含む信号経路上に、上記寄生インダクタンスと寄生容量による並列共振回路である寄生共振回路9を形成する。
Further, as shown in FIG. 7D, since the
寄生共振回路7,8,9は、それぞれの自己共振周波数において共振する。自己共振周波数は、一般的に、通過帯域よりも高い周波数である。後で説明するように、特に対策を施さない場合には、寄生共振回路7,8,9の共振現象は、バンドパスフィルタ1の周波数特性に悪影響を及ぼす可能性がある。
The
本実施の形態では、複数の誘電体層は、第1および第2の導体層461,451の間に配置された第1の誘電体層45と、第3および第4の導体層511,521の間に配置された第2の誘電体層51と、第1および第2の段間結合用キャパシタ17,18とバイパス結合用キャパシタ19との間に配置された第3の誘電体層46〜50とを含んでいる。第3の誘電体層46〜50の誘電率は、第1および第2の誘電体層45,51の誘電率よりも小さい。これにより、本実施の形態によれば、寄生共振回路7,8,9の共振現象の影響を低減することができる。以下、これについて詳しく説明する。
In the present embodiment, the plurality of dielectric layers include the
本実施の形態に係るバンドパスフィルタ1は、互いに使用周波数帯域が異なる複数の通信装置を内蔵した小型無線通信機器における通信装置に用いられる可能性がある。このような小型無線通信機器では、小型化に伴い、複数の通信装置間の相互干渉を防止することが求められる。そのため、このような小型無線通信機器における通信装置に用いられる積層型バンドパスフィルタには、特に、通過帯域の3〜5倍の周波数の帯域における減衰量が大きいことが求められる。
The band-
積層型バンドパスフィルタの積層体を構成する複数の誘電体層の誘電率を大きくすると、積層型バンドパスフィルタの構成要素であるインダクタやキャパシタを小型化できるため、積層型バンドパスフィルタの小型化のためには、複数の誘電体層の誘電率を大きくすることが好ましい。しかし、本実施の形態に係るバンドパスフィルタ1のように、寄生共振回路7,8,9が形成される場合には、全ての誘電体層の誘電率を大きくすると、寄生共振回路7,8,9の自己共振周波数が、それぞれ通過帯域に近づく。その結果、通過帯域よりも高周波側の、所望の減衰量が求められる特定の周波数帯域、例えば通過帯域の3〜5倍の周波数の帯域において、所望の減衰量が得られなくなるおそれがある。
Increasing the dielectric constant of the multiple dielectric layers that make up the multilayer bandpass filter stack can reduce the size of the inductors and capacitors that are components of the multilayer bandpass filter. For this purpose, it is preferable to increase the dielectric constant of the plurality of dielectric layers. However, when the
一方、全ての誘電体層の誘電率を小さくすると、第1および第2の段間結合用キャパシタ17,18を構成する第1および第2の導体層461,451の間に配置された第1の誘電体層45の誘電率と、バイパス結合用キャパシタ19を構成する第3および第4の導体層511,521の間に配置された第2の誘電体層51の誘電率も小さくなる。その結果、第1および第2の段間結合用キャパシタ17,18とバイパス結合用キャパシタ19において十分な大きさのキャパシタンスが得られず、第1および第2の段間結合用キャパシタ17,18とバイパス結合用キャパシタ19の機能が損なわれる。この場合、バンドパスフィルタ1の所望の周波数特性が得られなくなる。
On the other hand, when the dielectric constants of all the dielectric layers are reduced, the first and second conductor layers 461 and 451 that constitute the first and second
これに対し、本実施の形態によれば、第1および第2の誘電体層45,51の誘電率を、第1および第2の段間結合用キャパシタ17,18とバイパス結合用キャパシタ19において十分な大きさのキャパシタンスが得られる大きさにしながら、第3の誘電体層46〜50の誘電率を、第1および第2の誘電体層45,51の誘電率よりも小さくすることにより、第1および第2の段間結合用キャパシタ17,18とバイパス結合用キャパシタ19の機能を損なうことなく、寄生共振回路7,8,9の自己共振周波数を、通過帯域から高周波側に遠ざけることができる。これにより、本実施の形態によれば、寄生共振回路7,8,9の共振現象の影響を低減することが可能になる。なお、第3の誘電体層46〜50の誘電率を小さくすることによって、寄生共振回路7,8,9の自己共振周波数を、通過帯域から高周波側に遠ざけることができる理由については、後で詳しく説明する。
On the other hand, according to the present embodiment, the dielectric constants of the first and second dielectric layers 45 and 51 are changed between the first and second
また、本実施の形態では、第3の誘電体層46〜50は、第1および第2の段間結合用キャパシタ17,18とバイパス結合用キャパシタ19との間に配置されている。そのため、第3の誘電体層46〜50の誘電率を小さくすることによって、第1および第2の段間結合用キャパシタ17,18を構成するための第1の導体層461によって形成される寄生共振回路7,8の共振現象の影響と、バイパス結合用キャパシタ19を構成するための第3の導体層511によって形成される寄生共振回路9の共振現象の影響の両方を同時に低減することができる。従って、本実施の形態によれば、バンドパスフィルタ1の構成を簡単にすることができると共に、バンドパスフィルタ1の小型化、薄型化に寄与する。
In the present embodiment, the third
また、本実施の形態では、第1の導体層461は、第1の段間結合用キャパシタ17を構成するための第1の部分461aと第2の段間結合用キャパシタ18を構成するための第2の部分461bとを含み、第1の誘電体層45と第3の誘電体層46〜50の間に配置されている。また、第3の導体層511は、第2の誘電体層51と第3の誘電体層46〜50の間に配置されている。第4の導体層521は、スルーホール列65を介して第1の導体層461の第1の部分461aに電気的に接続されて第3の導体層511の一部に対向する第1層521Aと、スルーホール列66を介して第1の導体層461の第2の部分461bに電気的に接続されて第3の導体層511の他の一部に対向する第2層521Bとを含んでいる。このような構成により、第1の導体層461と第3の導体層511の間に配置された第3の誘電体層46〜50の誘電率を小さくするという簡単な方法で、寄生共振回路7,8,9の共振現象の影響を低減することが可能になる。
Further, in the present embodiment, the
また、本実施の形態では、第1のインダクタ11は、第1の導体層461の第1の部分461aによって構成されている。第2のインダクタ12は、第2の導体層451によって構成されている。第3のインダクタ13は、第1の導体層461の第2の部分461bによって構成されている。第1の導体層461と第2の導体層451の間には、導体層が存在していない。
In the present embodiment, the
また、第1ないし第3の共振器用キャパシタ14,15,16は、第1ないし第3のインダクタ11,12,13に対して、積層方向Tにおける異なる位置に配置されている。具体的には、キャパシタ14,16は、インダクタ11,12,13に対して、より底面30Bに近い位置に配置されている。また、キャパシタ15は、インダクタ11,12,13に対して、より上面30Aに近い位置に配置されている。
The first to
第2のインダクタ12は、第1のインダクタ11および第3のインダクタ13に比べてインダクタンスが小さい。また、第2の共振器用キャパシタ15は、第1および第3の共振器用キャパシタ14,16に比べてキャパシタンスが大きい。
The
本実施の形態に係るバンドパスフィルタ1では、第2のインダクタ12は、第1および第3のインダクタ11,13に比べてインダクタンスが小さいことから、第2のインダクタ12の形状を小さくすることができる。これにより、バンドパスフィルタ1の小型化が可能になる。なお、第1および第3のインダクタ11,13の形状を小さくすると、それらのインダクタンスが小さくなって、バンドパスフィルタ1の入出力インピーダンスが所望の値よりも小さくなるおそれがある。そのため、第1および第3のインダクタ11,13の形状を小さくすることは好ましくない。これに対し、第2のインダクタ12のインダクタンスを小さくする場合には、バンドパスフィルタ1の入出力インピーダンスを所望の値よりも小さくすることなく、バンドパスフィルタ1の小型化が可能になる。
In the
ところで、第1および第3のインダクタ11,13に比べて第2のインダクタ12のインダクタンスを小さくしただけでは、第2の共振器5の共振周波数を所望の周波数に合わせることができなくなるおそれがある。これに対し、本実施の形態では、第2のインダクタ12が第1および第3のインダクタ11,13に比べてインダクタンスが小さいことに加えて、第2の共振器用キャパシタ15が第1および第3の共振器用キャパシタ14,16に比べてキャパシタンスが大きいことにより、第2の共振器5の共振周波数を所望の周波数に合わせることが可能になる。
By the way, there is a possibility that the resonance frequency of the
また、本実施の形態では、第2の共振器用キャパシタ15は、積層方向Tにおける異なる位置に配置された3つ以上の導体層を用いて構成されている。これにより、キャパシタ15が2つの導体層を用いて構成されている場合に比べて、容易にキャパシタ15のキャパシタンスを大きくすることが可能になる。
In the present embodiment, the
また、本実施の形態では、第2の共振器5が、第2の共振器用キャパシタ15に直列に接続された第4のインダクタ20を含むことにより、第4のインダクタ20が無い場合に比べて、共振器5において所望の共振周波数を実現するための第2の共振器用キャパシタ15のキャパシタンスを小さくすることが可能になる。これにより、第1および第3の共振器用キャパシタ14,16に比べて第2の共振器用キャパシタ15のキャパシタンスを極端に大きくする必要がなくなる。その結果、第2の共振器用キャパシタ15を容易に形成することが可能になる。
In the present embodiment, the
また、本実施の形態では、第2のインダクタ12が第1および第3のインダクタ11,13に比べてインダクタンスが小さいことにより、第2のインダクタ12と第1のインダクタ11が近く、第2のインダクタ12と第3のインダクタ13が近くても、第2のインダクタ12と第1のインダクタ11の間の誘導結合、および第2のインダクタ12と第3のインダクタ13の間の誘導結合が、それぞれ強くなりすぎることを防止することができる。これにより、バンドパスフィルタ1の小型化が可能になる。
In the present embodiment, since the
また、本実施の形態では、第1および第3のインダクタ11,13を構成する第1の導体層461と第2のインダクタ12を構成する第2の導体層451の間には、導体層が存在していない。そのため、インダクタ11,12,13より発生されて隣接する共振器間の誘導結合に寄与する磁界が、導体層によって妨げられることがない。これにより、第1ないし第3の共振器4,5,6のそれぞれのQの低下を防止することができる。
In the present embodiment, a conductor layer is provided between the
以上のことから、本実施の形態に係るバンドパスフィルタ1によれば、共振器4,5,6のQの低下を防止しながら、小型化することが可能になる。
From the above, according to the
ところで、一般的に、積層型バンドパスフィルタでは、各共振器におけるインダクタのグランド側の端部を、積層体の外面に設けられたグランド端子に電気的に接続する必要がある。インダクタのグランド側の端部をグランド端子に電気的に接続する方法には、主に2つの方法がある。第1の方法は、積層体の側面にグランド端子を設けて、積層体の内部に、インダクタのグランド側の端部をグランド端子に接続するための導体部を設ける方法である。第2の方法は、積層体の底面にグランド端子を設けて、積層体の内部に、インダクタのグランド側の端部をグランド端子に接続するためのスルーホールを設ける方法である。積層型バンドパスフィルタの実装面積を小さくするためには、第2の方法の方が有利である。しかし、特に3つ以上の共振器を備えた積層型バンドパスフィルタでは、第2の方法を用いると、スルーホールの数が多くなり、積層型バンドパスフィルタの製造のための工程数が多くなるという問題と、積層体にクラックが発生する等の品質の低下をまねくという問題が発生する。 By the way, in general, in a multilayer bandpass filter, it is necessary to electrically connect an end portion on the ground side of an inductor in each resonator to a ground terminal provided on an outer surface of the multilayer body. There are mainly two methods for electrically connecting the end of the inductor on the ground side to the ground terminal. The first method is a method in which a ground terminal is provided on the side surface of the multilayer body, and a conductor portion for connecting the end portion on the ground side of the inductor to the ground terminal is provided in the multilayer body. The second method is a method in which a ground terminal is provided on the bottom surface of the multilayer body, and a through hole for connecting an end portion on the ground side of the inductor to the ground terminal is provided in the multilayer body. In order to reduce the mounting area of the multilayer bandpass filter, the second method is more advantageous. However, particularly in a multilayer bandpass filter having three or more resonators, the number of through holes increases when the second method is used, and the number of steps for manufacturing the multilayer bandpass filter increases. And the problem of reducing the quality such as cracks in the laminate.
これに対し、本実施の形態に係るバンドパスフィルタ1は、第1ないし第3のインダクタ11,12,13をグランド端子31に対して電気的に接続するための共通の導電路(スルーホール列62,63の一部)を備えている。この共通の導電路は、スルーホールを含んでいる。本実施の形態によれば、3つのインダクタのグランド側の端部をグランド端子に接続するための3つのスルーホール列を設ける場合に比べて、スルーホールの数を少なくすることができる。その結果、本実施の形態によれば、バンドパスフィルタ1の製造のための工程数が多くなることや、積層体30にクラックが発生する等のバンドパスフィルタ1の品質の低下が生じることを防止することが可能になる。
In contrast, the band-
以下、シミュレーションの結果を参照して、第3の誘電体層46〜50の誘電率を小さくすることによって、寄生共振回路7,8,9の共振現象の影響を低減することができることについて、詳しく説明する。始めに、寄生共振回路7,8,9の影響について調べた第1のシミュレーションの結果について説明する。第1のシミュレーションでは、それぞれ通過帯域がおよそ2.4〜2.5GHzとなるように設計した第1ないし第3のモデルの周波数特性、特に通過減衰特性を求めた。なお、2.4〜2.5GHzという周波数帯域は、無線LANで使用される1つの周波数帯域に対応する。第1のモデルは、図5に示した回路から寄生共振回路7,8,9を除いたモデルである。第2のモデルは、図5に示した回路から寄生共振回路7,8を除いたモデルであり、第1のモデルと比較することにより寄生共振回路9の影響を調べるためのモデルである。第3のモデルは、図5に示した回路から寄生共振回路9を除いたモデルであり、第1のモデルと比較することにより寄生共振回路7,8の影響を調べるためのモデルである。
Hereinafter, referring to simulation results, it is possible to reduce the influence of the resonance phenomenon of the
図9は、第1のシミュレーションにおける第1および第2のモデルの周波数特性の一例を示している。図10は、第1のシミュレーションにおける第1および第3のモデルの周波数特性の一例を示している。図9および図10において、横軸は周波数、縦軸は減衰量である。図9において、実線の曲線は第1のモデルの通過減衰特性を示し、破線の曲線は第2のモデルの通過減衰特性を示している。また、図10において、実線の曲線は第1のモデルの通過減衰特性を示し、破線の曲線は第3のモデルの通過減衰特性を示している。 FIG. 9 shows an example of frequency characteristics of the first and second models in the first simulation. FIG. 10 shows an example of frequency characteristics of the first and third models in the first simulation. 9 and 10, the horizontal axis represents frequency and the vertical axis represents attenuation. In FIG. 9, the solid curve indicates the pass attenuation characteristic of the first model, and the broken curve indicates the pass attenuation characteristic of the second model. In FIG. 10, the solid curve indicates the pass attenuation characteristic of the first model, and the broken curve indicates the pass attenuation characteristic of the third model.
図9に示したように、第2のモデルの通過減衰特性では、通過帯域よりも高い周波数帯域において、減衰量が大きく変動している。この変動は、寄生共振回路9の共振現象に起因するものである。寄生共振回路9の自己共振周波数は、上記変動が生じている領域において、第2のモデルの通過減衰特性を示す曲線が第1のモデルの通過減衰特性を示す曲線と交差する周波数またはその近傍の周波数である。この寄生共振回路9の自己共振周波数は、寄生共振回路9のインピーダンスが大きくなるに従って通過帯域に近づく。
As shown in FIG. 9, in the pass attenuation characteristic of the second model, the attenuation varies greatly in the frequency band higher than the pass band. This variation is caused by the resonance phenomenon of the
図10に示したように、第3のモデルの通過減衰特性では、通過帯域よりも高い周波数帯域において、減衰量が極めて小さくなるピークが生じている。このピークは、寄生共振回路7,8の共振現象に起因するものである。また、このピークの周波数が寄生共振回路7,8の自己共振周波数である。この寄生共振回路7,8の自己共振周波数は、寄生共振回路7,8のインピーダンスが大きくなるに従って通過帯域に近づく。
As shown in FIG. 10, the pass attenuation characteristic of the third model has a peak in which the attenuation is extremely small in a frequency band higher than the pass band. This peak is caused by the resonance phenomenon of the
実際のバンドパスフィルタにおいて、寄生共振回路7,8と寄生共振回路9の両方が形成されると、そのバンドパスフィルタにおける通過帯域よりも高周波側の周波数特性は、第2および第3のモデルの周波数特性よりも複雑に変動する。それは、寄生共振回路7,8の共振現象に起因する変動と、寄生共振回路9に起因する変動が複合するためである。従って、寄生共振回路7,8,9が形成されると、通過帯域よりも高周波側の周波数特性が、所望の周波数特性とは異なってしまう。その結果、通過帯域よりも高周波側の、所望の減衰量が求められる特定の周波数帯域において、所望の減衰量が得られなくなるおそれがある。なお、寄生共振回路7,8,9の共振現象によって、上記の特定の周波数帯域において、減衰量が所望の減衰量よりも大きくなる場合もあり得る。しかし、その場合には、製品間の周波数特性のばらつきが大きくなるという問題が発生する。
In the actual bandpass filter, when both the
次に、本実施の形態に係るバンドパスフィルタ1と比較例のバンドパスフィルタの特性を求めた第2のシミュレーションの結果について説明する。比較例のバンドパスフィルタの構成は、誘電体層41〜53の誘電率を除いて、本実施の形態に係るバンドパスフィルタ1の構成と同じである。第2のシミュレーションでは、本実施の形態に係るバンドパスフィルタ1における誘電体層41〜45,51〜53の比誘電率を75とし、誘電体層46〜50の比誘電率を7とした。また、比較例のバンドパスフィルタにおける全ての誘電体層41〜53の比誘電率を75とした。
Next, the result of the second simulation for obtaining the characteristics of the
第2のシミュレーションでは、通過帯域がおよそ2.4〜2.5GHzとなるように本実施の形態に係るバンドパスフィルタ1および比較例のバンドパスフィルタを設計して、それぞれの周波数特性、特に通過減衰特性を求めた。図11は、第2のシミュレーションで求めた本実施の形態に係るバンドパスフィルタ1と比較例のバンドパスフィルタの周波数特性の一例を示している。図11において、横軸は周波数、縦軸は減衰量である。また、図11において、実線の曲線は本実施の形態に係るバンドパスフィルタ1の通過減衰特性を示し、破線の曲線は比較例のバンドパスフィルタの通過減衰特性を示している。
In the second simulation, the
図11に示したように、比較例のバンドパスフィルタでは、通過帯域よりも高周波側の周波数特性(通過減衰特性)が大きく且つ複雑に変動している。これは、前述のように、寄生共振回路7,8の共振現象に起因する変動と、寄生共振回路9に起因する変動が複合しているためである。そのため、比較例のバンドパスフィルタでは、通過帯域よりも高周波側の、所望の減衰量が求められる特定の周波数帯域、例えば通過帯域の3〜5倍の周波数の帯域において、所望の減衰量が得られなくなる。
As shown in FIG. 11, in the band-pass filter of the comparative example, the frequency characteristic (pass attenuation characteristic) on the higher frequency side than the pass band is large and complicatedly varied. This is because the fluctuation caused by the resonance phenomenon of the
これに対し、本実施の形態に係るバンドパスフィルタ1では、比較例のバンドパスフィルタに比べて、通過帯域の3〜5倍の周波数の帯域における周波数特性(通過減衰特性)の変動が小さくなっている。これにより、通過帯域の3〜5倍の周波数の帯域において、安定して所望の減衰量を得ることが可能になる。このように、本実施の形態によれば、第3の誘電体層46〜50の誘電率を、第1および第2の誘電体層45,51の誘電率よりも小さくすることにより、寄生共振回路7,8,9の共振現象の影響を低減することができる。
On the other hand, in the
次に、第3のシミュレーションの結果を参照して、第3の誘電体層46〜50の誘電率を小さくすることによって、寄生共振回路7,8,9の自己共振周波数を、通過帯域から高周波側に遠ざけることができる理由について、詳しく説明する。第3のシミュレーションは、寄生共振回路7,8,9をそれぞれマイクロストリップラインとみなし、このマイクロストリップラインにおける伝送線路の周囲の誘電率と共振周波数との関係について調べたものである。
Next, referring to the result of the third simulation, by reducing the dielectric constant of the third
始めに、図12および図13を参照して、第3のシミュレーションで用いた第4および第5のモデルについて説明する。第4および第5のモデルは、いずれも1/4波長マイクロストリップラインのモデルである。図12は、第4のモデルを示す説明図である。図12において、(a)は第4のモデルの斜視図、(b)は第4のモデルの側面図である。第4のモデルは、伝送線路73と、この伝送線路73を囲う誘電体層71と、誘電体層71の底面に配置されたグランド導体板74とを含んでいる。誘電体層71は、上部71Aと下部71Bとを有している。伝送線路73は、上部71Aと下部71Bとの間に配置されている。伝送線路73の図12(b)における左側の端部は接地され、伝送線路73の図12(b)における右側の端部は開放端である。誘電体層71の比誘電率は75である。
First, the fourth and fifth models used in the third simulation will be described with reference to FIGS. 12 and 13. The fourth and fifth models are both 1/4 wavelength microstrip line models. FIG. 12 is an explanatory diagram showing the fourth model. 12A is a perspective view of the fourth model, and FIG. 12B is a side view of the fourth model. The fourth model includes a
図13は、第5のモデルを示す説明図である。図13において、(a)は第5のモデルの斜視図、(b)は第5のモデルの側面図である。第5のモデルは、伝送線路83と、この伝送線路83を囲う誘電体層81,82と、誘電体層82の底面に配置されたグランド導体板84とを含んでいる。誘電体層81は、誘電体層82の上に配置されている。伝送線路83は、誘電体層81,82の間に配置されている。伝送線路83の図13(b)における左側の端部は接地され、伝送線路83の図13(b)における右側の端部は開放端である。誘電体層81の比誘電率は7であり、誘電体層82の比誘電率は75である。伝送線路73,83の長さLは3700μmであり、幅Wは300μmである。
FIG. 13 is an explanatory diagram showing the fifth model. 13A is a perspective view of the fifth model, and FIG. 13B is a side view of the fifth model. The fifth model includes a
第3のシミュレーションでは、それぞれの開放端の近傍から伝送線路73,83に高周波信号を供給して、第4および第5のモデルの周波数特性を求めた。図14は、第4のモデルの周波数特性を示す特性図である。図15は、第5のモデルの周波数特性を示す特性図である。図14および図15において、横軸は周波数、縦軸は減衰量である。第4および第5のモデルは、いずれも、所定の共振周波数で共振する。第4のモデルの共振周波数は2.28GHzであり、第5のモデルの共振周波数は2.81GHzであった。この結果から理解されるように、第4のモデルのように伝送線路73の周囲全体の誘電率が大きい場合に比べて、第5のモデルのように伝送線路83の周囲の一部(誘電体層81)の誘電率を小さくことによって、共振周波数は高くなる。
In the third simulation, high-frequency signals were supplied to the
第3のシミュレーションの結果は、以下のように説明することができる。まず、誘電体中における所定の周波数の電磁波の1波長の長さは、誘電体の誘電率に依存して変化し、誘電率が小さくなるほど大きくなる。次に、誘電体中に存在する伝送線路の長さを一定にして考えると、誘電体の誘電率が小さくなるほど、同じ周波数の電磁波の1波長の長さが大きくなることから、伝送線路の長さに対応する1波長の長さは逆に小さくなり、伝送線路の長さに対応する1波長に対応する周波数は高くなる。そのため、伝送線路が共振周波数を有する場合には、誘電体の誘電率が小さくなるほど共振周波数は高くなる。 The result of the third simulation can be explained as follows. First, the length of one wavelength of an electromagnetic wave having a predetermined frequency in the dielectric varies depending on the dielectric constant of the dielectric, and increases as the dielectric constant decreases. Next, if the length of the transmission line existing in the dielectric is considered to be constant, the length of one wavelength of the electromagnetic wave having the same frequency increases as the dielectric constant of the dielectric decreases. On the contrary, the length of one wavelength corresponding to the length becomes smaller, and the frequency corresponding to one wavelength corresponding to the length of the transmission line becomes higher. Therefore, when the transmission line has a resonance frequency, the resonance frequency increases as the dielectric constant of the dielectric decreases.
以上の説明は、寄生共振回路7,8,9の周囲の誘電体の誘電率と寄生共振回路7,8,9の自己共振周波数との関係にも当てはまる。すなわち、寄生共振回路7,8,9の周囲の誘電体の誘電率が小さくなるほど、寄生共振回路7,8,9の自己共振周波数は高くなる。寄生共振回路7,8,9の周囲全体の誘電率を小さくすれば、寄生共振回路7,8,9の自己共振周波数をより高くすることができるが、それでは、前述のように、第1および第2の段間結合用キャパシタ17,18とバイパス結合用キャパシタ19の機能が損なわれてしまう。そこで、本実施の形態では、第1および第2の段間結合用キャパシタ17,18とバイパス結合用キャパシタ19の間に存在する第3の誘電体層46〜50の誘電率のみを小さくすることにより、第1および第2の段間結合用キャパシタ17,18とバイパス結合用キャパシタ19の機能を損なうことなく、寄生共振回路7,8,9の自己共振周波数を高くして、通過帯域から高周波側に遠ざけている。これにより、本実施の形態によれば、図11に示したように、通過帯域の3〜5倍の周波数の帯域における周波数特性(通過減衰特性)の変動を小さくすることが可能になる。
The above description also applies to the relationship between the dielectric constant of the dielectric around the
[第2の実施の形態]
次に、本発明の第2の実施の形態に係るバンドパスフィルタについて説明する。本実施の形態に係るバンドパスフィルタ101の回路構成は、第1の実施の形態と同じであり、図5に示した通りである。
[Second Embodiment]
Next, a band pass filter according to a second embodiment of the present invention will be described. The circuit configuration of the band-
図16は、バンドパスフィルタ101の主要部分を示す斜視図である。図17は、下側から見たバンドパスフィルタ101の斜視図である。バンドパスフィルタ101は、積層体30を備えている。第1の実施の形態と同様に、積層体30は、外周部を有する直方体形状をなしている。積層体30の外周部は、上面30Aと、底面30Bと、4つの側面30C〜30Fとを含んでいる。図17に示したように、本実施の形態では、グランド端子31は、底面30Bと側面30Cとの間の稜線の位置から、底面30Bと側面30Dとの間の稜線の位置にかけて形成されている。
FIG. 16 is a perspective view showing the main part of the
バンドパスフィルタ101は、積層体30の外周部のうちの側面30C,30Dに配置された導体層32,33を備えている。導体層32は、上面30Aと側面30Cとの間の稜線の位置から、底面30Bと側面30Cとの間の稜線近傍の位置にかけて形成されている。導体層33は、上面30Aと側面30Dとの間の稜線の位置から、底面30Bと側面30Dとの間の稜線近傍の位置にかけて形成されている。導体層32,33は、グランド端子31に電気的に接続されている。
The band-
次に、図18ないし図20を参照して、本実施の形態における積層体30が第1の実施の形態における積層体30と異なる点について説明する。図18において(a)〜(d)は、それぞれ、上から1層目ないし4層目の誘電体層の上面を示している。図19において(a)、(b)は、それぞれ、上から5層目および6層目の誘電体層の上面を示し、(c)は、上から7層目ないし10層目の誘電体層の上面を示し、(d)は、上から11層目の誘電体層の上面を示している。図20において(a)、(b)は、それぞれ、上から12層目および13層目の誘電体層の上面を示し、(c)は、13層目の誘電体層の下面を示している。
Next, with reference to FIG. 18 thru | or FIG. 20, the point from which the
図18(b)に示したように、2層目の誘電体層42の上面に形成された導体層421の第1の部分421aの下端421a1は、誘電体層42の上面の図18(b)における下側の端に位置している。また、誘電体層42にスルーホール424は設けられていない。
As shown in FIG. 18B, the lower end 421a1 of the
図18(c)に示したように、3層目の誘電体層43の上面に形成された導体層431の第1の部分431aの上端431a1は、誘電体層43の上面の図18(c)における上側の端に位置している。また、誘電体層43にスルーホール432,433,434は設けられていない。
As shown in FIG. 18C, the upper end 431a1 of the
図18(d)に示したように、4層目の誘電体層44の上面に形成された導体層441の第1の部分441aの下端441a1は、誘電体層44の上面の図18(d)における下側の端に位置している。また、誘電体層44にスルーホール442,443,444は設けられていない。
As shown in FIG. 18D, the lower end 441a1 of the
図19(a)に示したように、5層目の誘電体層45の上面に形成された導体層451の第1の部分451aの上端451a1は、誘電体層45の上面の図19(a)における上側の端に位置している。また、誘電体層45にスルーホール452,453,454は設けられていない。
As shown in FIG. 19A, the upper end 451a1 of the
図19(b)に示したように、6層目の誘電体層46の上面に形成された導体層461の第1および第2の部分461a,461bのそれぞれの一部は、誘電体層46の上面において、図19(b)における上側の端まで延びている。また、誘電体層46にスルーホール462,463,464は設けられていない。
As shown in FIG. 19B, a part of each of the first and
図19(c)に示したように、7層目の誘電体層47にスルーホール472,473,474は設けられていない。また、8層目の誘電体層48にスルーホール482,483,484は設けられていない。また、9層目の誘電体層49にスルーホール492,493,494は設けられていない。また、10層目の誘電体層50にスルーホール502,503,504は設けられていない。
As shown in FIG. 19 (c), the through holes 472, 473, 474 are not provided in the seventh dielectric layer 47. Further, the through holes 482, 483, and 484 are not provided in the eighth dielectric layer 48. Further, the ninth dielectric layer 49 is not provided with through holes 492, 493, and 494. Further, the through holes 502, 503, and 504 are not provided in the
図19(d)に示したように、11層目の誘電体層51にスルーホール512,513,514は設けられていない。また、図20(a)に示したように、12層目の誘電体層52にスルーホール522,523,524は設けられていない。
As shown in FIG. 19 (d), the through
図20(b)に示したように、13層目の誘電体層53の上面に形成されたグランド用導体層531は、誘電体層53の上面において、図20(b)における上側の端から下側の端まで延びている。また、誘電体層53にスルーホール532,533,537,538は設けられていない。
As shown in FIG. 20B, the
図20(c)に示したように、13層目の誘電体層53の下面に形成されたグランド端子31は、誘電体層53の下面において、図20(c)における上側の端から下側の端まで延びている。
As shown in FIG. 20C, the
導体層421の第1の部分421a、導体層441の第1の部分441a、導体層531およびグランド端子31は、導体層32に電気的に接続されている。また、導体層431の第1の部分431a、導体層451の第1の部分451a、導体層461の第1および第2の部分461a,461b、導体層531およびグランド端子31は、導体層33に電気的に接続されている。なお、導体層32,33は、積層体30を作製した後、積層体30の側面30C,30Dに形成される。
The
本実施の形態では、第1の実施の形態におけるスルーホール列62,63,64およびスルーホール537,538は設けられていない。導体層32は、スルーホール列64およびスルーホール537,538の代わりとなる導電路を構成する。導体層33は、スルーホール列62,63の代わりとなる導電路を構成する。導体層33のうち、導体層461からグランド端子31に至る部分は、第1ないし第3のインダクタ11,12,13をグランド端子31に対して電気的に接続するための共通の導電路を構成している。このように、本実施の形態では、共通の導電路は、積層体30の外周部に配置された導体層33を用いて構成されている。
In the present embodiment, the through
本実施の形態によれば、第1の実施の形態に比べて、スルーホールの数が少なくなるので、スルーホールに起因したバンドパスフィルタ101の品質の低下をより一層防止することが可能になる。本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。
According to the present embodiment, since the number of through holes is reduced as compared with the first embodiment, it is possible to further prevent the quality of the
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、各実施の形態において、第1および第2の誘電体層よりも誘電率が小さい第3の誘電体層は、第1の導体層461と第3の導体層511の間に位置していれば、必ずしも第1の導体層461と第3の導体層511の両方に接していなくてもよい。例えば、誘電体層46と誘電体層50の少なくとも一方の誘電率は、誘電体層45,51と同じであってもよい。
In addition, this invention is not limited to said each embodiment, A various change is possible. For example, in each embodiment, the third dielectric layer having a dielectric constant smaller than that of the first and second dielectric layers is located between the
また、各実施の形態では、第1および第2の段間結合用キャパシタ17,18を構成するための第1の導体層461によって、第1および第3のインダクタ11,13が構成されている。しかし、第1の導体層と、第1および第3のインダクタ11,13を構成する導体層は、互いに別個の導体層であってもよい。
Further, in each embodiment, the first and
また、本発明のバンドパスフィルタは、4つ以上の共振器を備えていてもよい。この場合には、第2の共振器が複数存在することになる。 The bandpass filter of the present invention may include four or more resonators. In this case, there are a plurality of second resonators.
1…積層型バンドパスフィルタ、2…入力端子、3…出力端子、4,5,6…共振器、7,8,9…寄生共振回路、11〜13,20…インダクタ、14〜16…共振器用キャパシタ、17,18…段間結合用キャパシタ、19…バイパス結合用キャパシタ、30…積層体。
DESCRIPTION OF
Claims (9)
前記積層体の外周部に配置された入力端子および出力端子と、
それぞれ前記積層体内に設けられた第1の共振器、第2の共振器、第3の共振器、第1の段間結合用キャパシタ、第2の段間結合用キャパシタおよびバイパス結合用キャパシタとを備えた積層型バンドパスフィルタであって、
回路構成上、前記第1ないし第3の共振器のうち、前記第1の共振器は前記入力端子に最も近く、前記第3の共振器は前記出力端子に最も近く、前記第2の共振器は前記第1の共振器と第3の共振器との間に位置し、
前記第1の段間結合用キャパシタは、前記第1の共振器と第2の共振器とを容量結合させ、
前記第2の段間結合用キャパシタは、前記第2の共振器と第3の共振器とを容量結合させ、
前記バイパス結合用キャパシタは、前記第1の共振器と第3の共振器とを容量結合させ、
前記バイパス結合用キャパシタは、前記第1および第2の段間結合用キャパシタに対して、前記複数の誘電体層の積層方向における異なる位置に配置され、
前記第1および第2の段間結合用キャパシタは、前記積層方向における異なる位置に配置された第1および第2の導体層を含むように構成され、
前記バイパス結合用キャパシタは、前記積層方向における異なる位置に配置された第3および第4の導体層を含むように構成され、
前記複数の誘電体層は、前記第1および第2の導体層の間に配置された第1の誘電体層と、前記第3および第4の導体層の間に配置された第2の誘電体層と、前記第1および第2の段間結合用キャパシタと前記バイパス結合用キャパシタとの間に配置された第3の誘電体層とを含み、
前記第3の誘電体層の誘電率は、前記第1および第2の誘電体層の誘電率よりも小さいことを特徴とする積層型バンドパスフィルタ。 A laminate including a plurality of laminated dielectric layers;
An input terminal and an output terminal arranged on the outer periphery of the laminate;
A first resonator, a second resonator, a third resonator, a first inter-stage coupling capacitor, a second inter-stage coupling capacitor, and a bypass coupling capacitor provided in the multilayer body, respectively. A laminated bandpass filter comprising:
Of the first to third resonators, the first resonator is closest to the input terminal, the third resonator is closest to the output terminal, and the second resonator. Is located between the first and third resonators;
The first interstage coupling capacitor capacitively couples the first resonator and the second resonator,
The second interstage coupling capacitor capacitively couples the second resonator and the third resonator,
The bypass coupling capacitor capacitively couples the first resonator and the third resonator,
The bypass coupling capacitors are arranged at different positions in the stacking direction of the plurality of dielectric layers with respect to the first and second interstage coupling capacitors,
The first and second interstage coupling capacitors are configured to include first and second conductor layers arranged at different positions in the stacking direction,
The bypass coupling capacitor is configured to include third and fourth conductor layers arranged at different positions in the stacking direction,
The plurality of dielectric layers include a first dielectric layer disposed between the first and second conductor layers, and a second dielectric layer disposed between the third and fourth conductor layers. A body layer; and a third dielectric layer disposed between the first and second inter-stage coupling capacitors and the bypass coupling capacitor;
A multilayer bandpass filter, wherein a dielectric constant of the third dielectric layer is smaller than a dielectric constant of the first and second dielectric layers.
前記第4の導体層は、前記第1の導体層の第1の部分に電気的に接続されて前記第3の導体層の一部に対向する第1層と、前記第1の導体層の第2の部分に電気的に接続されて前記第3の導体層の他の一部に対向する第2層とを含むことを特徴とする請求項2記載の積層型バンドパスフィルタ。 The third conductor layer is disposed between the second dielectric layer and the third dielectric layer;
The fourth conductor layer includes a first layer electrically connected to a first portion of the first conductor layer and facing a part of the third conductor layer, and a first layer of the first conductor layer. The multilayer bandpass filter according to claim 2, further comprising: a second layer electrically connected to the second portion and facing the other part of the third conductor layer.
前記第2の共振器は、第2のインダクタと第2の共振器用キャパシタを含み、
前記第3の共振器は、第3のインダクタと第3の共振器用キャパシタを含み、
前記第1のインダクタは、前記第1の導体層の前記第1の部分によって構成され、
前記第2のインダクタは、前記第2の導体層によって構成され、
前記第3のインダクタは、前記第1の導体層の前記第2の部分によって構成され、
前記第1の導体層と第2の導体層の間には、導体層が存在せず、
前記第1ないし第3の共振器用キャパシタは、前記第1ないし第3のインダクタに対して、前記積層方向における異なる位置に配置され、
前記第2のインダクタは、前記第1および第3のインダクタに比べてインダクタンスが小さく、
前記第2の共振器用キャパシタは、前記第1および第3の共振器用キャパシタに比べてキャパシタンスが大きいことを特徴とする請求項2または3記載の積層型バンドパスフィルタ。 The first resonator includes a first inductor and a first resonator capacitor;
The second resonator includes a second inductor and a second resonator capacitor,
The third resonator includes a third inductor and a third resonator capacitor,
The first inductor is constituted by the first portion of the first conductor layer;
The second inductor is constituted by the second conductor layer;
The third inductor is constituted by the second portion of the first conductor layer;
There is no conductor layer between the first conductor layer and the second conductor layer,
The first to third resonator capacitors are arranged at different positions in the stacking direction with respect to the first to third inductors,
The second inductor has a smaller inductance than the first and third inductors,
4. The multilayer bandpass filter according to claim 2, wherein the second resonator capacitor has a capacitance larger than that of the first and third resonator capacitors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012002922A JP5637150B2 (en) | 2012-01-11 | 2012-01-11 | Multilayer bandpass filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012002922A JP5637150B2 (en) | 2012-01-11 | 2012-01-11 | Multilayer bandpass filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013143675A true JP2013143675A (en) | 2013-07-22 |
JP5637150B2 JP5637150B2 (en) | 2014-12-10 |
Family
ID=49040006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012002922A Active JP5637150B2 (en) | 2012-01-11 | 2012-01-11 | Multilayer bandpass filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5637150B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9287910B2 (en) | 2014-04-15 | 2016-03-15 | Panasonic Intellectual Property Management Co., Ltd. | Electromagnetic resonance coupler and transmission apparatus |
JP2019134326A (en) * | 2018-01-31 | 2019-08-08 | Tdk株式会社 | Dielectric filter |
CN110474618A (en) * | 2019-08-29 | 2019-11-19 | 深圳飞特尔科技有限公司 | Microminiature high q-factor bandpass filter based on LTCC technique |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053502A (en) * | 1999-08-05 | 2001-02-23 | Matsushita Electric Ind Co Ltd | Dielectric laminated filter |
JP2008017243A (en) * | 2006-07-07 | 2008-01-24 | Tdk Corp | Electronic component |
JP2008141426A (en) * | 2006-11-30 | 2008-06-19 | Tdk Corp | Electronic component |
JP2008166945A (en) * | 2006-12-27 | 2008-07-17 | Tdk Corp | Band-pass filter |
JP2011523523A (en) * | 2008-04-24 | 2011-08-11 | エプコス アクチエンゲゼルシャフト | Circuit configuration |
JP2012120149A (en) * | 2010-11-11 | 2012-06-21 | Murata Mfg Co Ltd | Multilayer band pass filter |
JP2012209767A (en) * | 2011-03-30 | 2012-10-25 | Tdk Corp | Laminated band-pass filter |
-
2012
- 2012-01-11 JP JP2012002922A patent/JP5637150B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053502A (en) * | 1999-08-05 | 2001-02-23 | Matsushita Electric Ind Co Ltd | Dielectric laminated filter |
JP2008017243A (en) * | 2006-07-07 | 2008-01-24 | Tdk Corp | Electronic component |
JP2008141426A (en) * | 2006-11-30 | 2008-06-19 | Tdk Corp | Electronic component |
JP2008166945A (en) * | 2006-12-27 | 2008-07-17 | Tdk Corp | Band-pass filter |
JP2011523523A (en) * | 2008-04-24 | 2011-08-11 | エプコス アクチエンゲゼルシャフト | Circuit configuration |
JP2012120149A (en) * | 2010-11-11 | 2012-06-21 | Murata Mfg Co Ltd | Multilayer band pass filter |
JP2012209767A (en) * | 2011-03-30 | 2012-10-25 | Tdk Corp | Laminated band-pass filter |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9287910B2 (en) | 2014-04-15 | 2016-03-15 | Panasonic Intellectual Property Management Co., Ltd. | Electromagnetic resonance coupler and transmission apparatus |
JP2019134326A (en) * | 2018-01-31 | 2019-08-08 | Tdk株式会社 | Dielectric filter |
CN110474618A (en) * | 2019-08-29 | 2019-11-19 | 深圳飞特尔科技有限公司 | Microminiature high q-factor bandpass filter based on LTCC technique |
CN110474618B (en) * | 2019-08-29 | 2022-07-08 | 江苏飞特尔通信有限公司 | Ultra-small high-Q-value band-pass filter based on LTCC process |
Also Published As
Publication number | Publication date |
---|---|
JP5637150B2 (en) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5310768B2 (en) | Multilayer bandpass filter | |
JP4968305B2 (en) | Multilayer bandpass filter | |
JP4525864B2 (en) | Laminated balance filter | |
JP6801826B2 (en) | Filter element | |
JP4992345B2 (en) | Transmission line type resonator, and high frequency filter, high frequency module and wireless device using the same | |
JP5170306B2 (en) | Communication body and coupler for signal transmission | |
US10158338B2 (en) | Filter and layout structure thereof | |
JP4197032B2 (en) | Two-port nonreciprocal circuit device and communication device | |
US7432786B2 (en) | High frequency filter | |
JP2009218756A (en) | Laminated type band-pass filter | |
JP2013098279A (en) | Common mode noise filter | |
JP5804076B2 (en) | LC filter circuit and high frequency module | |
US10658720B2 (en) | Multilayer electronic component | |
JP5637150B2 (en) | Multilayer bandpass filter | |
CN212752225U (en) | Coil component and filter circuit including the same | |
US8922300B2 (en) | Filter and layout structure thereof | |
US8018305B2 (en) | Electronic component | |
JP2014107653A (en) | Common mode noise filter | |
US10461716B2 (en) | Low-pass filter | |
US20070188273A1 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
JP2008278361A (en) | Laminate type band pass filter and diplexer using the same | |
JP6317890B2 (en) | High frequency filter and high frequency module including the same | |
US20120001703A1 (en) | Electronic component | |
JP2008061082A (en) | Balancing filter circuit and high frequency device fabricated thereby | |
US20230083216A1 (en) | Multilayer electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5637150 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |