JP2009218756A - Laminated type band-pass filter - Google Patents

Laminated type band-pass filter Download PDF

Info

Publication number
JP2009218756A
JP2009218756A JP2008058808A JP2008058808A JP2009218756A JP 2009218756 A JP2009218756 A JP 2009218756A JP 2008058808 A JP2008058808 A JP 2008058808A JP 2008058808 A JP2008058808 A JP 2008058808A JP 2009218756 A JP2009218756 A JP 2009218756A
Authority
JP
Japan
Prior art keywords
conductor
inductor
conductor pattern
bandpass filter
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008058808A
Other languages
Japanese (ja)
Inventor
Keiji Takagi
桂二 高木
Shoji Ono
詔次 小野
Junichi Ichikawa
順一 市川
Tetsudai Suehiro
哲大 末廣
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008058808A priority Critical patent/JP2009218756A/en
Publication of JP2009218756A publication Critical patent/JP2009218756A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated type band-pass filter which can secure sufficient inductive coupling using a conductor pattern arranged face-to-face in a laminating direction, and obtain a large attenuation amount at a high frequency side of the pass band. <P>SOLUTION: This laminated type band-pass filter is provided with: a lamination body 10 which is formed by laminating a plurality of dielectric layers; a first conductive inductor which is formed including via-hole conductors 60, 62 which pierce the dielectric layer in a laminating direction and a conductor pattern 48 arranged on the dielectric layer, and constitute a first resonator; a second conductive inductor which is formed including via-hole conductors 61, 63 which pierce the dielectric layer in a laminating direction and a conductor pattern 49 arranged on the dielectric layer, and constitute a second resonator. The conductor pattern 48 of the first conductive inductor and the conductor pattern 49 of the second conductive inductor are arranged face-to-face in the laminating direction separated from each other at a predetermined space by which they mutually induction-coupled to each other. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、携帯機器等の高周波回路に搭載される積層型バンドパスフィルタに関し、特に、多層の積層基板に形成された導体パターンを用いて共振器を構成した積層型バンドパスフィルタに関するものである。   The present invention relates to a multilayer bandpass filter mounted on a high-frequency circuit such as a portable device, and more particularly to a multilayer bandpass filter in which a resonator is configured using a conductor pattern formed on a multilayer multilayer substrate. .

携帯機器の高周波回路においては、不要な周波数成分を除去するバンドパスフィルタが用いられる。例えば、特許文献1、2に示すように、多層の積層基板に構成した共振器を備える積層型バンドパスフィルタが提案されている。特許文献1には、複数の誘電体層の導体パターンを電磁的に結合し、インダクタ導体となる複数の螺旋状電極を形成し、積層型バンドパスフィルタの共振器を構成する手法が示されている。この手法によれば、導体パターンを形成した誘電体層の数の調整により、螺旋状電極の長さを共振周波数に適合するように調整できる。そのため、1つの誘電体層に導体パターンを形成する場合に比べ、積層型バンドパスフィルタの全体のサイズを小さくすることができる。また、特許文献2には、複数の誘電体層を貫通するビアホールにより形成されたインダクタ導体を用いて共振器を構成する手法が示されている。
特許第2988500号公報 特許第3127792号公報
In a high frequency circuit of a portable device, a band pass filter that removes unnecessary frequency components is used. For example, as shown in Patent Documents 1 and 2, a multilayer bandpass filter including a resonator configured on a multilayer laminated substrate has been proposed. Patent Document 1 discloses a method of electromagnetically coupling conductor patterns of a plurality of dielectric layers to form a plurality of spiral electrodes that serve as inductor conductors, thereby forming a resonator of a multilayer bandpass filter. Yes. According to this method, the length of the spiral electrode can be adjusted to match the resonance frequency by adjusting the number of dielectric layers on which the conductor pattern is formed. Therefore, the overall size of the multilayer bandpass filter can be reduced as compared with the case where the conductor pattern is formed on one dielectric layer. Japanese Patent Application Laid-Open No. 2004-228561 discloses a method of configuring a resonator using an inductor conductor formed by via holes penetrating a plurality of dielectric layers.
Japanese Patent No. 2988500 Japanese Patent No. 3127792

一般的な積層型バンドパスフィルタは、通過帯域に適合する2つの共振器を備え、各々の共振器はインダクタ導体を用いて構成することができる。積層型バンドパスフィルタを設計する場合、それぞれのインダクタ導体を所望のインダクタンスに調整するとともに、両者の相互インダクタンスを適切に調整して十分な電磁的結合を持たせることが重要になる。しかしながら、特許文献1の手法により積層型バンドパスフィルタを構成する場合、2つのインダクタ導体となる2つの螺旋状電極のそれぞれのインダクタンスは容易に大きくできるが、両者の間の電磁的結合を適切に調整することは難しい。これは、2つの螺旋状電極を平面方向に並べる配置を採用しているため、必然的にパターン間の誘導結合が小さくなるためである。また、特許文献2の手法により積層型バンドパスフィルタを構成する場合も、2つのインダクタ導体をそれぞれビアホールで形成することから、それぞれのインダクタンスと両者の相互インダクタンスを大きくするのは限界があり、両者の間の電磁的結合を適切に調整することは難しい。   A typical multilayer bandpass filter includes two resonators that match a passband, and each resonator can be configured using an inductor conductor. When designing a multilayer bandpass filter, it is important to adjust the respective inductor conductors to a desired inductance and appropriately adjust the mutual inductance of the two to provide sufficient electromagnetic coupling. However, when a multilayer bandpass filter is configured by the method of Patent Document 1, the inductances of the two spiral electrodes serving as the two inductor conductors can be easily increased, but the electromagnetic coupling between the two is appropriately set. It is difficult to adjust. This is because the inductive coupling between patterns is inevitably reduced because the arrangement in which two spiral electrodes are arranged in the plane direction is employed. Also, in the case of forming a multilayer bandpass filter by the method of Patent Document 2, since the two inductor conductors are respectively formed by via holes, there is a limit to increasing each inductance and the mutual inductance between them. It is difficult to properly adjust the electromagnetic coupling between the two.

共振器を構成する2つのインダクタ導体の電磁的結合が不十分である場合、例えば、両者に近接する容量素子を設ける構成が考えられる。しかし、この場合は2つのインダクタ導体の間の容量結合が強くなり、積層型バンドパスフィルタが低域有極型のフィルタ特性を持つようになる。よって、積層型バンドパスフィルタにおいて高域の不要周波数成分を十分に減衰させるフィルタ特性を実現させる場合には、不利な構成となる。   In the case where the electromagnetic coupling between the two inductor conductors constituting the resonator is insufficient, for example, a configuration in which a capacitive element adjacent to both is provided can be considered. However, in this case, the capacitive coupling between the two inductor conductors becomes strong, and the multilayer bandpass filter has a low-band polar filter characteristic. Therefore, it is a disadvantageous configuration when realizing a filter characteristic that sufficiently attenuates an unnecessary frequency component in a high band in the multilayer bandpass filter.

そこで、本発明はこれらの問題を解決するためになされたものであり、それぞれ共振器を構成する一対のインダクタ導体を積層基板に形成する場合、積層方向に対向配置される導体パターンを用いて十分な誘導結合を確保でき、通過帯域の高域側の減衰量が大きいフィルタ特性を実現可能な積層型バンドパスフィルタを提供することを目的とする。   Therefore, the present invention has been made to solve these problems, and when a pair of inductor conductors constituting each resonator is formed on a multilayer substrate, it is sufficient to use a conductor pattern opposed to each other in the stacking direction. It is an object of the present invention to provide a multilayer bandpass filter that can secure inductive coupling and can realize filter characteristics with a large attenuation on the high-pass side of the passband.

上記課題を解決するために、本発明の積層型バンドパスフィルタは、電磁的に結合した複数の共振器を備える積層型バンドパスフィルタであって、複数の誘電体層を積層した積層体と、前記誘電体層を積層方向に貫くビアホール導体と前記誘電体層上に配置された導体パターンを含んで形成され、第1の共振器を構成する第1のインダクタ導体と、前記誘電体層を積層方向に貫くビアホール導体と前記誘電体層上に配置された導体パターンを含んで形成され、第2の共振器を構成する第2のインダクタ導体とを備え、前記第1のインダクタ導体の前記導体パターンと、前記第2のインダクタ導体の前記導体パターンとが、互いに誘導結合する所定の間隔を隔てて積層方向に対向配置される。   In order to solve the above problems, a multilayer bandpass filter according to the present invention is a multilayer bandpass filter including a plurality of electromagnetically coupled resonators, in which a plurality of dielectric layers are laminated, A first inductor conductor forming a first resonator formed by including a via-hole conductor penetrating the dielectric layer in a laminating direction and a conductor pattern disposed on the dielectric layer, and laminating the dielectric layer A via hole conductor penetrating in a direction and a conductor pattern disposed on the dielectric layer, and a second inductor conductor constituting a second resonator, the conductor pattern of the first inductor conductor And the conductor pattern of the second inductor conductor are arranged opposite to each other in the stacking direction with a predetermined interval inductively coupled to each other.

本発明の積層型バンドパスフィルタによれば、1対の共振器を構成する1対のインダクタ導体は、それぞれ積層方向のビアホール導体と平面方向の導体パターンにより形成され、互いの導体パターンが積層方向に対向配置されて大きな誘導結合が発生する。よって、1対のインダクタ導体の間の電磁的結合は、容量結合に比べ、導体パターン間の誘導結合が支配的になるので、通過帯域の高域側に減衰極を有するフィルタ特性を実現することができる。また、1対のインダクタ導体は、それぞれ誘電体層の平面を広く用いて形成できるので、所定のインダクタンスを得るために必要な面積が小さくて済む。   According to the multilayer bandpass filter of the present invention, a pair of inductor conductors constituting a pair of resonators are formed by via-hole conductors in a stacking direction and a conductor pattern in a planar direction, respectively, and the conductor patterns of each other are stacked in the stacking direction. A large inductive coupling occurs due to the opposing arrangement. Therefore, the electromagnetic coupling between a pair of inductor conductors is dominated by inductive coupling between conductor patterns compared to capacitive coupling, so that a filter characteristic having an attenuation pole on the high band side of the pass band should be realized. Can do. In addition, since the pair of inductor conductors can be formed by widely using the plane of the dielectric layer, the area required for obtaining a predetermined inductance can be reduced.

本発明において、前記第1のインダクタ導体を、第1の短絡端側インダクタ導体と第1の開放端側インダクタ導体とを接続して構成し、前記第2のインダクタ導体を、第2の短絡端側のインダクタ導体と第2の開放端側インダクタ導体とを接続して構成してもよい。   In the present invention, the first inductor conductor is configured by connecting a first short-circuit-end-side inductor conductor and a first open-end-side inductor conductor, and the second inductor-conductor is configured as a second short-circuit-end. The inductor conductor on the side and the second open-end inductor conductor may be connected to each other.

本発明において、前記第1の短絡端側インダクタ導体及び前記第1の開放端側インダクタ導体の間の第1のノードと、前記第2の短絡端側のインダクタ導体及び前記第2の開放端側インダクタ導体の間の第2のノードとの間に、第1のコンデンサを接続してもよい。   In the present invention, a first node between the first short-circuit end side inductor conductor and the first open-end side inductor conductor, the second short-circuit end-side inductor conductor and the second open-end side A first capacitor may be connected between the second node between the inductor conductors.

本発明において、入力端子と前記第1のノードの間に第2のコンデンサを接続し、出力端子と前記第2のノードの間に第3のコンデンサを接続してもよい。   In the present invention, a second capacitor may be connected between the input terminal and the first node, and a third capacitor may be connected between the output terminal and the second node.

本発明において、入力端子と前記第1のノードの間に第1のトラップ回路を挿入し、出力端子と前記第2のノードの間に第2のトラップ回路を挿入し、前記第1のトラップ回路及び前記第2のトラップ回路の各々の共振周波数を通過帯域の低域側に設定してもよい。   In the present invention, a first trap circuit is inserted between an input terminal and the first node, a second trap circuit is inserted between an output terminal and the second node, and the first trap circuit is inserted. The resonance frequency of each of the second trap circuits may be set on the low band side of the pass band.

本発明において、前記第1の短絡端側インダクタ導体の前記導体パターンと、前記第2の短絡端側インダクタ導体の前記導体パターンとを、積層方向に対向配置してもよい。   In the present invention, the conductor pattern of the first short-circuit end side inductor conductor and the conductor pattern of the second short-circuit end side inductor conductor may be arranged to face each other in the stacking direction.

本発明において、前記第1のインダクタ導体と前記第2のインダクタ導体に、対向配置されるそれぞれの前記導体パターンを螺旋状パターンに形成してもよい。この場合、各々の前記螺旋状パターンを、2以上の前記誘電体層に跨って形成し、各々の前記誘電体層において前記導体パターンを積層方向に対向配置してもよい。   In the present invention, each of the conductor patterns opposed to the first inductor conductor and the second inductor conductor may be formed in a spiral pattern. In this case, each of the spiral patterns may be formed across two or more of the dielectric layers, and the conductor patterns may be arranged to face each other in the stacking direction in each of the dielectric layers.

本発明によれば、積層型バンドパスフィルタは、積層方向のビアホール導体と平面方向の導体パターンにより形成される1対のインダクタ導体を含み、それぞれの導体パターンの誘導結合が大きくなるように対向配置されるので、容量結合に基づく低域有極型ではなく誘導結合に基づく高域有極型のフィルタ特性を実現することができる。よって、本発明の積層型バンドパスフィルタを用いる場合、一般に問題となりやすい通過帯域の高域側における減衰量を十分に確保することができる。また、1対のインダクタ導体は、ともに誘電体層を広く用いて導体パターンを構成できるので、小さい面積で所定のインダクタンス値を得ることができ、積層型バンドパスフィルタの小型化を実現することができる。   According to the present invention, a multilayer bandpass filter includes a pair of inductor conductors formed by via-hole conductors in the stacking direction and conductor patterns in the planar direction, and is disposed so as to face each other so that inductive coupling between the respective conductor patterns is large Therefore, it is possible to realize a filter characteristic of a high-frequency polarized type based on inductive coupling rather than a low-frequency polarized type based on capacitive coupling. Therefore, when the multilayer bandpass filter of the present invention is used, it is possible to sufficiently secure the attenuation amount on the high band side of the passband that is generally problematic. In addition, since a pair of inductor conductors can form a conductor pattern using a wide dielectric layer, a predetermined inductance value can be obtained in a small area, and the multilayer bandpass filter can be miniaturized. it can.

本発明の実施形態について図面を参照しながら説明する。以下では、携帯機器の高周波回路に搭載される積層型バンドパスフィルタに関して3つの実施形態を説明する。   Embodiments of the present invention will be described with reference to the drawings. Below, three embodiment is described regarding the laminated type band pass filter mounted in the high frequency circuit of a portable apparatus.

[第1実施形態]
図1は、第1実施形態の積層型バンドパスフィルタの等価回路を示す図である。図1に示す積層型バンドドパスフィルタは、5つのコンデンサC10、C11、C12、C13、C14と、4つのインダクタ導体L10、L11、L12、L13を含んで構成される。入力端子Tinから入力された入力信号は、所定の周波数帯域を通過させ、低周波側及び高周波側の不要な周波数成分を遮断するように動作する。
[First Embodiment]
FIG. 1 is a diagram illustrating an equivalent circuit of the multilayer bandpass filter according to the first embodiment. The multilayer band-pass filter shown in FIG. 1 includes five capacitors C10, C11, C12, C13, and C14 and four inductor conductors L10, L11, L12, and L13. The input signal input from the input terminal Tin passes through a predetermined frequency band, and operates so as to block unnecessary frequency components on the low frequency side and the high frequency side.

図1の構成において、入力端子Tinと出力端子Toutの間には、3つのコンデンサC10、C12、C14が直列接続されている。コンデンサC10、C12の間のノードN10は、1対のインダクタ導体L10、L11から構成される第1の共振器に接続され、コンデンサC12、C14の間のノードN11は、1対のインダクタ導体L12、L13から構成される第2の共振器に接続される。第1の共振器において、開放端側のインダクタ導体L10がノードN10とコンデンサC11の間に接続され、コンデンサC11の一端がグランドに接続され、短絡端側のインダクタ導体L11がノードN10とグランドの間に接続される。また、第2の共振器において、開放端側のインダクタ導体L12がノードN11とコンデンサC13の間に接続され、コンデンサC13の一端がグランドに接続され、短絡端側のインダクタ導体L13がノードN11とグランドの間に接続される。   In the configuration of FIG. 1, three capacitors C10, C12, and C14 are connected in series between the input terminal Tin and the output terminal Tout. A node N10 between the capacitors C10 and C12 is connected to a first resonator composed of a pair of inductor conductors L10 and L11, and a node N11 between the capacitors C12 and C14 is connected to a pair of inductor conductors L12, Connected to the second resonator composed of L13. In the first resonator, the inductor conductor L10 on the open end side is connected between the node N10 and the capacitor C11, one end of the capacitor C11 is connected to the ground, and the inductor conductor L11 on the short-circuit end side is connected between the node N10 and the ground. Connected to. In the second resonator, the inductor conductor L12 on the open end side is connected between the node N11 and the capacitor C13, one end of the capacitor C13 is connected to the ground, and the inductor conductor L13 on the short circuit end side is connected to the node N11 and the ground. Connected between.

それぞれのインダクタ導体L10、L11、L12、L13は、後述するように積層基板に構成された導体パターンに依存してそれぞれのインダクタンス値が定まる。また、第1の共振器と第2の共振器の間では、開放端側のインダクタ導体L10、L12の間で電磁的結合が生じ、かつ、短絡端側のインダクタ導体L11、L13の間で電磁的結合が生じる。これらの電磁的結合は、主にインダクタ導体L10〜L13を形成する一部の導体パターンが、積層基板の積層方向で対向配置されることに基づいて生じる。インダクタ導体L10〜L13について、それぞれインダクタンス値と電磁的結合を適切に調整することにより、積層型バンドパスフィルタに所望のフィルタ特性を付与することができるが、詳細は後述する。   The inductance values of the inductor conductors L10, L11, L12, and L13 are determined depending on the conductor pattern formed on the multilayer substrate as will be described later. Further, between the first resonator and the second resonator, electromagnetic coupling is generated between the inductor conductors L10 and L12 on the open end side, and electromagnetic is generated between the inductor conductors L11 and L13 on the short circuit end side. Binding occurs. These electromagnetic couplings are mainly generated based on the fact that some of the conductor patterns that form the inductor conductors L10 to L13 are opposed to each other in the stacking direction of the stacked substrate. For the inductor conductors L10 to L13, desired filter characteristics can be imparted to the multilayer bandpass filter by appropriately adjusting the inductance value and the electromagnetic coupling, details of which will be described later.

ここで、第1実施形態の積層型バンドパスフィルタに関し、フィルタ特性と共振器間の結合の関係を説明する。図2には、図1の等価回路の主要部をモデル化して示している。図2(A)には、1対のインダクタ導体LA、LBを含む回路モデルが示される。例えば、図1のインダクタ導体L11、L13の関係が図2(A)に対応する。インダクタ導体LA、LBの間の結合は、容量Cと相互インダクタンスM(誘導結合)により表すことができる。図2(A)のインダクタ導体LA、LBは、それぞれインダクタンスと容量の並列回路で置き換えることができる。よって、図2(B)に示すように、インダクタ導体LAは、インダクタンスL1と容量C1からなる並列回路で置き換えられ、インダクタ導体LBは、インダクタンスL2と容量C2からなる並列回路で置き換えられる。   Here, the relationship between the filter characteristics and the coupling between the resonators will be described with respect to the multilayer bandpass filter of the first embodiment. FIG. 2 shows a model of the main part of the equivalent circuit of FIG. FIG. 2A shows a circuit model including a pair of inductor conductors LA and LB. For example, the relationship between the inductor conductors L11 and L13 in FIG. 1 corresponds to FIG. The coupling between the inductor conductors LA and LB can be expressed by a capacitance C and a mutual inductance M (inductive coupling). The inductor conductors LA and LB in FIG. 2A can be replaced with a parallel circuit of inductance and capacitance, respectively. Therefore, as shown in FIG. 2B, the inductor conductor LA is replaced with a parallel circuit composed of an inductance L1 and a capacitor C1, and the inductor conductor LB is replaced with a parallel circuit composed of an inductance L2 and a capacitor C2.

このとき、2つのインダクタンスL1、L2と相互インダクタンスMの関係は、図2(C)に示すように、インダクタンスL1−Mと、インダクタンスL2−Mと、相互インダクタンスMからなる回路と等価である。なお、図2(C)の回路に対しY−Δ変換を施すと、図2(D)に示すように、3つのインダクタンスLa、Lb、Lcを含む回路に変換することができる。   At this time, the relationship between the two inductances L1 and L2 and the mutual inductance M is equivalent to a circuit including the inductance L1-M, the inductance L2-M, and the mutual inductance M, as shown in FIG. Note that when Y-Δ conversion is performed on the circuit in FIG. 2C, the circuit can be converted into a circuit including three inductances La, Lb, and Lc, as shown in FIG.

図2(B)の容量C、C1、C2、インダクタンスL1、L2、相互インダクタンスMとフィルタ特性のパラメータの関係を説明する。まず、通過帯域の凸極に対応する2つの周波数F1、F2は、それぞれ以下のように表すことができる。   The relationship among the capacitors C, C1, C2, inductances L1, L2, mutual inductance M and filter characteristic parameters in FIG. 2B will be described. First, the two frequencies F1 and F2 corresponding to the convex poles of the pass band can be expressed as follows.

Figure 2009218756
Figure 2009218756

Figure 2009218756
Figure 2009218756

また、フィルタ特性における減衰極位置Fは、次式により求められる。   Further, the attenuation pole position F in the filter characteristics is obtained by the following equation.

Figure 2009218756
Figure 2009218756

なお、図2(D)のインダクタンスLa、Lb、Lcは、それぞれ以下のように表すことができる。   Note that the inductances La, Lb, and Lc in FIG. 2D can be expressed as follows.

Figure 2009218756
Figure 2009218756

バンドパスフィルタを設計する際、インダクタンスL1、L2と容量C1、C2として望ましい値は、予め設定された通過帯域に概ね依存して決定される。一方、付与されたインダクタンスL1、L2の値に対し、減衰極位置Fは、相互インダクタンスMと容量Cの影響により変化する。数3に示すように、相互インダクタンスMが減少し、かつ、容量Cが増加すると、減衰極位置Fは低下することがわかる。従って、通過帯域の高周波側で減衰量が大きくなるフィルタ特性を実現する場合は、相互インダクタンスMを増加させ、かつ容量Cを減少させることが望ましい。   When designing a band-pass filter, desirable values for the inductances L1 and L2 and the capacitors C1 and C2 are determined depending on a preset passband. On the other hand, the attenuation pole position F changes due to the effects of the mutual inductance M and the capacitance C with respect to the values of the applied inductances L1 and L2. As shown in Equation 3, when the mutual inductance M decreases and the capacitance C increases, the attenuation pole position F decreases. Therefore, when realizing a filter characteristic that increases the attenuation on the high frequency side of the passband, it is desirable to increase the mutual inductance M and decrease the capacitance C.

次に、第1実施形態の積層型バンドパスフィルタの具体的な構造について、図3〜図6を参照して説明する。図3は、第1実施形態の積層型バンドパスフィルタが構成される積層体10の外観斜視図を示している。図3に示す積層体10は、導体パターンを形成した多数の誘電体層(8層)を積層して形成される。積層体10の側面には、入力端子Tinと、出力端子Toutと、6つのグランド端子Tgが形成され、それぞれ外部接続が可能となっている。これらの各端子は、いずれも積層体10の内部の導体パターンと接続されている。   Next, a specific structure of the multilayer bandpass filter according to the first embodiment will be described with reference to FIGS. FIG. 3 is an external perspective view of the multilayer body 10 in which the multilayer bandpass filter according to the first embodiment is configured. The laminated body 10 shown in FIG. 3 is formed by laminating a large number of dielectric layers (eight layers) on which conductor patterns are formed. An input terminal Tin, an output terminal Tout, and six ground terminals Tg are formed on the side surface of the multilayer body 10 and can be externally connected. Each of these terminals is connected to the conductor pattern inside the laminate 10.

図4及び図5は、積層体10の各層の構造を示す平面図である。積層体10の内部には、下層から順にセラミックグリーンシートを用いた誘電体層M1〜M8が積層されている。誘電体層M1〜M8には、それぞれ多数の導体パターンが形成されるとともに、各層の導体パターン同士を接続するために積層方向に貫通する多数のビアホール導体が形成されている。各誘電体層M1〜M8の厚さと誘電率については、必要な電気的特性に応じて適宜に設定される。なお、各々のビアホール導体は部分的に曲線で示されるが(図5参照)、実際には積層方向で直線状に形成される。   4 and 5 are plan views showing the structure of each layer of the laminate 10. In the laminated body 10, dielectric layers M1 to M8 using ceramic green sheets are laminated in order from the lower layer. In the dielectric layers M1 to M8, a large number of conductor patterns are formed, and a large number of via hole conductors penetrating in the stacking direction are formed in order to connect the conductor patterns of the respective layers. The thickness and dielectric constant of each of the dielectric layers M1 to M8 are appropriately set according to necessary electrical characteristics. Note that each via-hole conductor is partially shown by a curve (see FIG. 5), but is actually formed linearly in the stacking direction.

まず、図4に示すように、最下層の誘電体層M1には、広いグランドパターン40が形成され、その外縁部が図3の6つのグランド端子Tgに接続されている。なお、誘電体層M1の裏面(不図示)には、図3の各端子の位置に導体パターンが形成されている。   First, as shown in FIG. 4, a wide ground pattern 40 is formed in the lowermost dielectric layer M1, and its outer edge is connected to the six ground terminals Tg in FIG. Note that a conductor pattern is formed at the position of each terminal in FIG. 3 on the back surface (not shown) of the dielectric layer M1.

誘電体層M2には、コンデンサC11のコンデンサ電極41と、コンデンサC13のコンデンサ電極42が形成されている。これらのコンデンサ電極41、42は下層のグランドパターン40と対向配置されている。コンデンサ電極41の一端には、上方に延伸されるビアホール導体60が接続され、コンデンサ電極42の一端には、上方に延伸されるビアホール導体61が接続される。ビアホール導体60は、一方の共振器の開放端側のインダクタ導体L10の一部となり、ビアホール導体61は、他方の共振器の開放端側のインダクタ導体L12の一部となる。   On the dielectric layer M2, the capacitor electrode 41 of the capacitor C11 and the capacitor electrode 42 of the capacitor C13 are formed. These capacitor electrodes 41 and 42 are arranged to face the ground pattern 40 in the lower layer. A via hole conductor 60 extending upward is connected to one end of the capacitor electrode 41, and a via hole conductor 61 extending upward is connected to one end of the capacitor electrode 42. The via-hole conductor 60 becomes a part of the inductor conductor L10 on the open end side of one resonator, and the via-hole conductor 61 becomes a part of the inductor conductor L12 on the open end side of the other resonator.

誘電体層M3には、コンデンサC12のコンデンサ電極43が形成されている。誘電体層M4には、コンデンサC10、C12のノードN10側のコンデンサ電極44と、コンデンサC12、C14のノードN11側のコンデンサ電極45が形成されている。これらのコンデンサ電極44、45は、下層のコンデンサ電極43と対向配置されている。なお、ビアホール導体60、61は、コンデンサ電極44、45を貫いて上方に延伸される。   A capacitor electrode 43 of the capacitor C12 is formed on the dielectric layer M3. A capacitor electrode 44 on the node N10 side of the capacitors C10 and C12 and a capacitor electrode 45 on the node N11 side of the capacitors C12 and C14 are formed on the dielectric layer M4. These capacitor electrodes 44 and 45 are disposed opposite to the capacitor electrode 43 in the lower layer. The via-hole conductors 60 and 61 extend upward through the capacitor electrodes 44 and 45.

次に図5に示すように、誘電体層M5には、コンデンサC10の入力端子Tin側のコンデンサ電極46と、コンデンサC14の出力端子Tout側のコンデンサ電極47が形成されている。コンデンサ電極46、47は、下層のコンデンサ電極44、45と対向配置されている。   Next, as shown in FIG. 5, a capacitor electrode 46 on the input terminal Tin side of the capacitor C10 and a capacitor electrode 47 on the output terminal Tout side of the capacitor C14 are formed on the dielectric layer M5. The capacitor electrodes 46 and 47 are disposed to face the lower capacitor electrodes 44 and 45.

誘電体層M6には、短絡端側のインダクタ導体L11の一部となる導体パターン48が形成されている。導体パターン48の一端には、下方に延伸される上述のビアホール導体60が接続され、導体パターン48の他端には、上方に延伸されるビアホール導体62が接続される。   On the dielectric layer M6, a conductor pattern 48 is formed which becomes a part of the inductor conductor L11 on the short-circuit end side. The above-described via-hole conductor 60 extending downward is connected to one end of the conductor pattern 48, and the via-hole conductor 62 extending upward is connected to the other end of the conductor pattern 48.

誘電体層M7には、短絡端側のインダクタ導体L13の一部となる導体パターン49が形成されている。導体パターン49の一端には、下方に延伸される上述のビアホール導体61が接続され、導体パターン49の他端には、上方に延伸されるビアホール導体63が接続される。   In the dielectric layer M7, a conductor pattern 49 is formed which becomes a part of the inductor conductor L13 on the short-circuit end side. The above-described via hole conductor 61 extending downward is connected to one end of the conductor pattern 49, and the via hole conductor 63 extending upward is connected to the other end of the conductor pattern 49.

誘電体層M8には、広いグランドパターン50が形成され、その外延部が図3の6つのグランド端子Tgに接続されている。グランドパターン50には、下方に延伸される2つのビアホール導体62、63が接続される。なお、誘電体層M8の上部には、積層体10のカバーとして、素子が形成されない誘電体層(不図示)が設けられている。   A wide ground pattern 50 is formed on the dielectric layer M8, and its extended portion is connected to the six ground terminals Tg in FIG. Two via-hole conductors 62 and 63 extending downward are connected to the ground pattern 50. Note that a dielectric layer (not shown) on which no element is formed is provided as a cover of the multilayer body 10 on the dielectric layer M8.

ここで、図6には、図4及び図5の構造に対応する積層体10の断面構造を示している。図6においては、誘電体層M1〜M5、M8のそれぞれに形成される各導体パターンと、誘電体層M6に形成される導体パターン48と、誘電体層M7に形成される導体パターン49と、ビアホール導体60〜63が示されている。積層体10の各誘電体層M1〜M8の厚さは、それぞれに必要な電気的特性が異なることから、大きく異なっている。図4及び図5では、便宜上ビアホール導体60〜63を細い径で表しているが、実際には図6に示すように、比較的太い径でビアホール導体60〜63が形成される。なお、図6においては、積層体10の高さHに対し、その半分の高さH/2の位置を点線にて示している。   Here, FIG. 6 shows a cross-sectional structure of the laminate 10 corresponding to the structure of FIGS. 4 and 5. In FIG. 6, each conductor pattern formed on each of the dielectric layers M1 to M5, M8, a conductor pattern 48 formed on the dielectric layer M6, a conductor pattern 49 formed on the dielectric layer M7, Via-hole conductors 60-63 are shown. The thicknesses of the dielectric layers M1 to M8 of the stacked body 10 are greatly different because different electrical characteristics are required. 4 and 5, the via-hole conductors 60 to 63 are represented by a thin diameter for convenience, but actually, as shown in FIG. 6, the via-hole conductors 60 to 63 are formed with a relatively large diameter. In FIG. 6, the position of the half height H / 2 with respect to the height H of the laminate 10 is indicated by a dotted line.

第1実施形態の積層型バンドパスフィルタにおいて、短絡端側の2つのインダクタ導体L11、L13に着目すると、両者の間の電磁的結合は誘電体層M6、M7に対向配置される導体パターン48、49により強く影響される。図6に示すように、1対の導体パターン48、49が積層方向に近接して対向配置されるので、インダクタ導体L11、L13の間の誘導結合を強くすることができる。その結果、バンドパスフィルタに高域有極型のフィルタ特性を持たせることができる。   In the multilayer bandpass filter according to the first embodiment, when attention is paid to the two inductor conductors L11 and L13 on the short-circuit end side, the electromagnetic coupling between the two is a conductor pattern 48 disposed opposite to the dielectric layers M6 and M7, 49 is strongly influenced. As shown in FIG. 6, since the pair of conductor patterns 48 and 49 are disposed to face each other in the stacking direction, inductive coupling between the inductor conductors L11 and L13 can be strengthened. As a result, the bandpass filter can have a high-band polar type filter characteristic.

図7は、第1実施形態の積層体10に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。図7では、比較のため、対向配置される導体パターン48、49を用いない場合の基準となる特性S0を示すとともに、第1実施形態の積層型バンドパスフィルタが有する特性S1を示している。特性S0、S1は、それぞれSパラメータS21の周波数特性に対応し、3〜4GHzの付近が通過帯域として設定される。まず、特性S0においては、通過帯域の低域側に減衰極P0が現れている。これは、共振器の2つのインダクタ導体の電磁的結合が、主に容量結合であることを反映したものである。   FIG. 7 is a diagram illustrating filter characteristics of the multilayer bandpass filter configured in the multilayer body 10 of the first embodiment. For comparison, FIG. 7 shows a reference characteristic S0 when the opposed conductive patterns 48 and 49 are not used, and a characteristic S1 of the multilayer bandpass filter of the first embodiment. The characteristics S0 and S1 correspond to the frequency characteristics of the S parameter S21, respectively, and the vicinity of 3 to 4 GHz is set as the pass band. First, in the characteristic S0, the attenuation pole P0 appears on the lower side of the pass band. This reflects that the electromagnetic coupling between the two inductor conductors of the resonator is mainly capacitive coupling.

これに対し、第1実施形態の場合の特性S1においては、通過帯域の高域側に減衰極P1が現れている。これは、上述したように、積層方向に対向配置される導体パターン48、49により、インダクタ導体L11、L13の間の誘導結合が強くなったことの効果である。従って、図7において、特に5〜6GHz近辺の減衰量を比較したとき、特性S0に比べ特性S1が顕著に大きくなっており、これにより、第1実施形態の積層型バンドパスフィルタを用いる場合、高域側で減衰量が大きくなる望ましいフィルタ特性を実現することができる。   On the other hand, in the characteristic S1 in the case of the first embodiment, the attenuation pole P1 appears on the high band side of the pass band. As described above, this is an effect that the inductive coupling between the inductor conductors L11 and L13 is strengthened by the conductor patterns 48 and 49 arranged to face each other in the stacking direction. Therefore, in FIG. 7, when the attenuation in the vicinity of 5 to 6 GHz in particular is compared, the characteristic S1 is significantly larger than the characteristic S0. With this, when using the multilayer bandpass filter of the first embodiment, Desirable filter characteristics in which the amount of attenuation increases on the high frequency side can be realized.

[第2実施形態]
第2実施形態の積層型バンドパスフィルタは、第1実施形態の積層型バンドパスフィルタのインダクタ導体L10〜L13を異なる形態で形成したものである。第2実施形態の積層型バンドパスフィルタに関し、等価回路及び積層体10の外観は第1実施形態の図1及び図3と同様であるので説明を省略する。
[Second Embodiment]
In the multilayer bandpass filter of the second embodiment, the inductor conductors L10 to L13 of the multilayer bandpass filter of the first embodiment are formed in different forms. Regarding the multilayer band-pass filter of the second embodiment, the equivalent circuit and the appearance of the multilayer body 10 are the same as those in FIGS.

第2実施形態の積層型バンドパスフィルタの具体的な構造について、図8及び図9を参照して説明する。第2実施形態の積層体10には、10層の誘電体層M1〜M10が積層されるが、このうち誘電体層M1〜M5については、第1実施形態の誘電体層M1〜M5(図4及び図5)と共通するので説明を省略する。一方、図8は、第2実施形態の積層体10において、誘電体層M6〜M10の構造を示す平面図である。   A specific structure of the multilayer bandpass filter according to the second embodiment will be described with reference to FIGS. 10 layers of dielectric layers M1 to M10 are laminated on the laminated body 10 of the second embodiment. Among these, the dielectric layers M1 to M5 are the dielectric layers M1 to M5 of the first embodiment (see FIG. 4 and FIG. 5), the description is omitted. On the other hand, FIG. 8 is a plan view showing the structure of the dielectric layers M6 to M10 in the multilayer body 10 of the second embodiment.

図8に示すように、誘電体層M6には、一方の共振器の短絡端側のインダクタ導体L11の一部となる導体パターン70が形成されている。導体パターン70の一端には、下方に延伸されるビアホール導体60(図4)が接続され、導体パターン70の他端には、上方に延伸されるビアホール導体64が接続される。   As shown in FIG. 8, the dielectric layer M6 is formed with a conductor pattern 70 that becomes a part of the inductor conductor L11 on the short-circuit end side of one resonator. A via hole conductor 60 (FIG. 4) extending downward is connected to one end of the conductor pattern 70, and a via hole conductor 64 extending upward is connected to the other end of the conductor pattern 70.

誘電体層M7には、他方の共振器の短絡端側のインダクタ導体L13の一部となる導体パターン71が形成されている。導体パターン71の一端には、下方に延伸されるビアホール導体61(図4)が接続され、導体パターン71の他端には、上方に延伸されるビアホール導体65が接続される。   In the dielectric layer M7, a conductor pattern 71 is formed which becomes a part of the inductor conductor L13 on the short-circuit end side of the other resonator. A via hole conductor 61 (FIG. 4) extending downward is connected to one end of the conductor pattern 71, and a via hole conductor 65 extending upward is connected to the other end of the conductor pattern 71.

誘電体層M8には、上述の短絡端側のインダクタ導体L11の一部となる導体パターン72が形成されている。導体パターン72の一端には、下方に延伸されるビアホール導体64が接続され、導体パターン72の他端には、上方に延伸されるビアホール導体66が接続される。   In the dielectric layer M8, a conductor pattern 72 is formed that becomes a part of the inductor conductor L11 on the short-circuit end side described above. A via hole conductor 64 extending downward is connected to one end of the conductor pattern 72, and a via hole conductor 66 extending upward is connected to the other end of the conductor pattern 72.

誘電体層M9には、上述の短絡端側のインダクタ導体L13の一部となる導体パターン73が形成されている。導体パターン73の一端には、下方に延伸されるビアホール導体65が接続され、導体パターン73の他端には、上方に延伸されるビアホール導体67が接続される。   The dielectric layer M9 is provided with a conductor pattern 73 that becomes a part of the above-described short-circuited inductor conductor L13. A via hole conductor 65 extending downward is connected to one end of the conductor pattern 73, and a via hole conductor 67 extending upward is connected to the other end of the conductor pattern 73.

誘電体層M10には、広いグランドパターン74が形成され、その外延部が図3の6つのグランド端子Tgに接続されている。グランドパターン74には、下方に延伸される2つのビアホール導体66、67が接続される。なお、誘電体層M10の上部には、積層体10のカバーとして、素子が形成されない誘電体層(不図示)が設けられている。   A wide ground pattern 74 is formed in the dielectric layer M10, and the extended portion thereof is connected to the six ground terminals Tg in FIG. Two via-hole conductors 66 and 67 extending downward are connected to the ground pattern 74. Note that a dielectric layer (not shown) on which no element is formed is provided as a cover of the multilayer body 10 on the dielectric layer M10.

第2実施形態において、一方の短絡端側のインダクタ導体L11には、誘電体層M6の導体パターン70と誘電体層M8の導体パターン72からなる螺旋状パターンが含まれる。また、他方の短絡端側のインダクタ導体L13には、誘電体層M7の導体パターン71と誘電体層M9の導体パターン73からなる螺旋状パターンが含まれる。すなわち、2つのインダクタ導体L11、L13は、互いの螺旋状パターンが交互に積層されて各層が対向配置される構造となっている。このように螺旋状パターンを用いてインダクタ導体L11、L13を形成すれば長いパターン長を容易に確保でき、比較的小さい面積で十分なインダクタンス値を設定することができる。   In the second embodiment, the inductor conductor L11 on one short-circuit end side includes a spiral pattern composed of the conductor pattern 70 of the dielectric layer M6 and the conductor pattern 72 of the dielectric layer M8. The inductor conductor L13 on the other short-circuit end side includes a spiral pattern composed of the conductor pattern 71 of the dielectric layer M7 and the conductor pattern 73 of the dielectric layer M9. That is, the two inductor conductors L11 and L13 have a structure in which the respective spiral patterns are alternately stacked and the respective layers are arranged to face each other. Thus, if the inductor conductors L11 and L13 are formed using a spiral pattern, a long pattern length can be easily secured, and a sufficient inductance value can be set with a relatively small area.

ここで、図9には、上述の積層体10の断面構造を示している。図9においては、第1実施形態の図6と同様の誘電体層M1〜M5の各導体パターン及びビアホール導体60、61と、誘電体層M6〜M10に形成される導体パターン70〜74と、ビアホール導体64〜67が示されている。図9においては、上述したようなインダクタ導体L11、L13の螺旋状パターンの構造に基づき、積層基板10の下側では導体パターン70、71が対向配置され、積層基板10の上側では導体パターン72、73が対向配置される。この場合も、インダクタ導体L11、L13の間では誘導結合が強くなり、バンドパスフィルタに高域有極型のフィルタ特性を持たせることができる。   Here, FIG. 9 shows a cross-sectional structure of the laminate 10 described above. In FIG. 9, the conductor patterns and via-hole conductors 60 and 61 of the dielectric layers M1 to M5 similar to those in FIG. 6 of the first embodiment, and conductor patterns 70 to 74 formed on the dielectric layers M6 to M10, Via-hole conductors 64-67 are shown. In FIG. 9, based on the spiral pattern structure of the inductor conductors L <b> 11 and L <b> 13 as described above, the conductor patterns 70 and 71 are disposed opposite to each other on the lower side of the multilayer substrate 10, and the conductor patterns 72 and 72 are disposed on the upper side of the multilayer substrate 10. 73 are arranged to face each other. Also in this case, the inductive coupling is strengthened between the inductor conductors L11 and L13, and the bandpass filter can have a high-band polar type filter characteristic.

図10は、第2実施形態の積層体10に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。図10においては、図7と同様の基準となる特性S0を比較のために示すとともに、第2実施形態の積層型バンドパスフィルタが有する特性S2を示している。特性S0、S2は、それぞれSパラメータS21の周波数特性に対応し、3〜4GHzの付近が通過帯域として設定される。特性S0においては、図7に基づき説明した低域側の減衰極P0が現れるのに対し、特性S2においては、図7の特性S1の減衰極P1と同様、高域側の減衰極P2が現れている。従って、第2実施形態の積層型バンドパスフィルタを用いる場合であっても、第1実施形態と同様、高域側で減衰量が大きくなる望ましいフィルタ特性を実現することができる。   FIG. 10 is a diagram illustrating filter characteristics of the multilayer bandpass filter configured in the multilayer body 10 of the second embodiment. FIG. 10 shows a characteristic S0 as a reference similar to that in FIG. 7 for comparison, and also shows a characteristic S2 possessed by the multilayer bandpass filter of the second embodiment. The characteristics S0 and S2 correspond to the frequency characteristics of the S parameter S21, respectively, and the vicinity of 3 to 4 GHz is set as the pass band. In the characteristic S0, the low-frequency attenuation pole P0 described with reference to FIG. 7 appears, whereas in the characteristic S2, the high-frequency attenuation pole P2 appears in the same manner as the attenuation pole P1 of the characteristic S1 in FIG. ing. Therefore, even when the multilayer bandpass filter according to the second embodiment is used, it is possible to achieve desirable filter characteristics in which the amount of attenuation increases on the high frequency side, as in the first embodiment.

ここで、図9の積層体10の構造に基づいて、図10に示す特性S2を調整する方法を説明する。図9には、導体パターン72、73の間の距離daと、導体パターン71、72の間の距離dbと、導体パターン70、71の間の距離dcをそれぞれ示している。図11は、上述の3つの距離da、db、dcを調整したときの図10の特性S2の変化を示す図である。特性S2を基準として、特性S2aは距離daを短縮した場合、特性S2bは距離dbを短縮した場合、特性S2cは距離dcを短縮した場合をそれぞれ示している。各距離da、db、dcの短縮の度合は、図9を基準としたとき概ね1/2〜1/3であり、他の特性が維持されるように他の設計条件も若干調整されている。   Here, a method of adjusting the characteristic S2 shown in FIG. 10 based on the structure of the laminate 10 in FIG. 9 will be described. FIG. 9 shows a distance da between the conductor patterns 72 and 73, a distance db between the conductor patterns 71 and 72, and a distance dc between the conductor patterns 70 and 71, respectively. FIG. 11 is a diagram illustrating a change in the characteristic S2 in FIG. 10 when the above-described three distances da, db, and dc are adjusted. Using the characteristic S2 as a reference, the characteristic S2a indicates a case where the distance da is shortened, the characteristic S2b indicates a case where the distance db is shortened, and a characteristic S2c indicates a case where the distance dc is shortened. The degree of shortening of each distance da, db, dc is approximately 1/2 to 1/3 with reference to FIG. 9, and other design conditions are slightly adjusted so that other characteristics are maintained. .

図11に示すように、特性S2aは特性S2よりも減衰極P2が高周波側にシフトし、特性S2bは特性S2と減衰極P2の位置が変わらず、特性S2cは特性S2よりも減衰極P2が低周波側にシフトする。すなわち、積層体10の上部から距離da、db、dcの順で、それぞれを短縮したときに減衰極P2が低周波側にシフトしていく。このことは、積層体10の短絡端側に近い位置で、導体パターンの結合を強くするほど、高周波側で減衰極P2が現れるフィルタ特性を調整できることを意味する。積層型バンドパスフィルタを実際に設計する上では、要求されるフィルタ特性に応じて、対向配置させる導体パターンの位置と間隔を適切に設定する必要がある。   As shown in FIG. 11, in the characteristic S2a, the attenuation pole P2 shifts to the higher frequency side than the characteristic S2, the characteristic S2b does not change the position of the characteristic S2 and the attenuation pole P2, and the characteristic S2c has an attenuation pole P2 that is more than the characteristic S2. Shift to the low frequency side. That is, the attenuation pole P2 is shifted to the low frequency side when the distances are shortened in the order of distances da, db, and dc from the upper part of the laminate 10. This means that the filter characteristics in which the attenuation pole P2 appears on the high frequency side can be adjusted as the coupling of the conductor patterns is strengthened at a position closer to the short-circuit end side of the multilayer body 10. In actually designing a multilayer bandpass filter, it is necessary to appropriately set the positions and intervals of the conductor patterns to be opposed to each other according to the required filter characteristics.

[第3実施形態]
第3実施形態の積層型バンドパスフィルタは、第1実施形態の積層型バンドパスフィルタの回路構成を変更したものである。図12は、第3実施形態の積層型バンドパスフィルタの等価回路を示す図である。図12に示す積層型バンドパスフィルタは、第1実施形態の図1と同様の3つのコンデンサC11、C12、C13及び4つのインダクタ導体L10、L11、L12、L13を備えるとともに、第1実施形態の図1のコンデンサC10、C14に代わって、入力端子TinとノードN10の間に挿入されたトラップ回路TC0と、出力端子ToutとノードN11の間に挿入されたトラップ回路TC1を備えている。なお、第1実施形態の積層型バンドパスフィルタと共通の構成要素については、説明を省略する。
[Third Embodiment]
The multilayer bandpass filter of the third embodiment is obtained by changing the circuit configuration of the multilayer bandpass filter of the first embodiment. FIG. 12 is a diagram illustrating an equivalent circuit of the multilayer bandpass filter according to the third embodiment. The multilayer bandpass filter shown in FIG. 12 includes three capacitors C11, C12, and C13 and four inductor conductors L10, L11, L12, and L13 similar to those in FIG. 1 of the first embodiment. Instead of the capacitors C10 and C14 of FIG. 1, a trap circuit TC0 inserted between the input terminal Tin and the node N10 and a trap circuit TC1 inserted between the output terminal Tout and the node N11 are provided. In addition, description is abbreviate | omitted about the same component as the lamination type band pass filter of a 1st embodiment.

入力側のトラップ回路TC0は、インダクタL20とコンデンサC20が並列接続されて構成される。同様に、出力側のトラップ回路TC1は、インダクタL21とコンデンサC21が並列接続されて構成される。トラップ回路TC0は、インダクタL20とコンデンサC20で定まる共振周波数の成分を減衰させ、トラップ回路TC1は、インダクタL21とコンデンサC21で定まる共振周波数の成分を減衰させる。第3実施形態では、第1又は第2実施形態の各積層型バンドパスフィルタに対し、トラップ回路TC0、TC1の作用に基づき、高周波領域に加えて低周波領域についても減衰量の増大を図っている。   The input-side trap circuit TC0 is configured by connecting an inductor L20 and a capacitor C20 in parallel. Similarly, the output-side trap circuit TC1 is configured by connecting an inductor L21 and a capacitor C21 in parallel. The trap circuit TC0 attenuates a resonance frequency component determined by the inductor L20 and the capacitor C20, and the trap circuit TC1 attenuates a resonance frequency component determined by the inductor L21 and the capacitor C21. In the third embodiment, for each stacked bandpass filter of the first or second embodiment, the amount of attenuation is increased in the low frequency region in addition to the high frequency region based on the action of the trap circuits TC0 and TC1. Yes.

第3実施形態の積層型バンドパスフィルタの具体的な構造について、図13及び図14を参照して説明する。第3実施形態の積層体10には、14層の誘電体層M1〜M14が積層されるが、このうち誘電体層M1〜M5については、第1実施形態の誘電体層M1〜M5(図4及び図5)と共通するので説明を省略する。一方、第3実施形態の積層体10において、図13は、誘電体層M6〜M10の構造を示す平面図であり、図14は、誘電体層M11〜M14の構造を示す平面図である。   A specific structure of the multilayer bandpass filter according to the third embodiment will be described with reference to FIGS. 13 and 14. Fourteen dielectric layers M1 to M14 are stacked on the multilayer body 10 of the third embodiment. Among these, the dielectric layers M1 to M5 are the dielectric layers M1 to M5 of the first embodiment (see FIG. 4 and FIG. 5), the description is omitted. On the other hand, in the laminated body 10 of 3rd Embodiment, FIG. 13 is a top view which shows the structure of the dielectric material layers M6-M10, and FIG. 14 is a top view which shows the structure of the dielectric material layers M11-M14.

図13に示すように、誘電体層M6には、トラップ回路TC0のコンデンサC20のノードN10側のコンデンサ電極80と、トラップ回路TC1のコンデンサC21のノードN11側のコンデンサ電極81が形成されている。コンデンサ電極80には、上下に貫通するビアホール導体60(図4)と、上方に延伸されるビアホール導体100が接続される。また、コンデンサ電極81には、上下に貫通するビアホール導体61(図4)と、上方に延伸されるビアホール導体101が接続される。なお、図5の誘電体層M5において、コンデンサ電極46は、コンデンサC20の入力端子Tin側のコンデンサ電極に対応し、コンデンサ電極47は、コンデンサC21の出力端子Tout側のコンデンサ電極に対応する。   As shown in FIG. 13, a capacitor electrode 80 on the node N10 side of the capacitor C20 of the trap circuit TC0 and a capacitor electrode 81 on the node N11 side of the capacitor C21 of the trap circuit TC1 are formed on the dielectric layer M6. The capacitor electrode 80 is connected to a via-hole conductor 60 (FIG. 4) penetrating vertically and a via-hole conductor 100 extending upward. The capacitor electrode 81 is connected to a via-hole conductor 61 (FIG. 4) penetrating vertically and a via-hole conductor 101 extending upward. In the dielectric layer M5 of FIG. 5, the capacitor electrode 46 corresponds to the capacitor electrode on the input terminal Tin side of the capacitor C20, and the capacitor electrode 47 corresponds to the capacitor electrode on the output terminal Tout side of the capacitor C21.

誘電体層M7には、短絡端側のインダクタ導体L11の一部となる導体パターン82と、トラップ回路TC1のインダクタL21の一部となる導体パターン83が形成されている。導体パターン82の一端には、下方に延伸されるビアホール導体60が接続され、導体パターン82の他端には、上方に延伸されるビアホール導体102が接続される。また、導体パターン83の一端には、下方に延伸されるビアホール導体101が接続され、導体パターン83の他端には、上方に延伸されるビアホール導体103が接続される。   In the dielectric layer M7, a conductor pattern 82 that is a part of the inductor conductor L11 on the short-circuit end side and a conductor pattern 83 that is a part of the inductor L21 of the trap circuit TC1 are formed. A via hole conductor 60 extending downward is connected to one end of the conductor pattern 82, and a via hole conductor 102 extending upward is connected to the other end of the conductor pattern 82. A via hole conductor 101 extending downward is connected to one end of the conductor pattern 83, and a via hole conductor 103 extending upward is connected to the other end of the conductor pattern 83.

誘電体層M8には、トラップ回路TC0のインダクタL20の一部となる導体パターン84と、上述のインダクタL21の一部となる導体パターン85が形成されている。導体パターン84の一端には、下方に延伸されるビアホール導体100が接続され、導体パターン84の他端には、上方に延伸されるビアホール導体104が接続される。また、導体パターン85の一端には、下方に延伸されるビアホール導体103が接続され、導体パターン85の他端には、上方に延伸されるビアホール導体105が接続される。   In the dielectric layer M8, a conductor pattern 84 that becomes a part of the inductor L20 of the trap circuit TC0 and a conductor pattern 85 that becomes a part of the inductor L21 are formed. A via hole conductor 100 extending downward is connected to one end of the conductor pattern 84, and a via hole conductor 104 extending upward is connected to the other end of the conductor pattern 84. A via hole conductor 103 extending downward is connected to one end of the conductor pattern 85, and a via hole conductor 105 extending upward is connected to the other end of the conductor pattern 85.

誘電体層M9には、短絡端側のインダクタ導体L13の一部となる導体パターン86と上述のインダクタL20の一部となる導体パターン87と、上述のインダクタL21の一部となる導体パターン88が形成されている。導体パターン86の一端には、下方に延伸されるビアホール導体61が接続され、導体パターン86の他端には、上方に延伸されるビアホール導体106が接続される。また、導体パターン87の一端には、下方に延伸されるビアホール導体104が接続され、導体パターン87の他端には、上方に延伸されるビアホール導体107が接続される。また、導体パターン88の一端には、下方に延伸されるビアホール導体105が接続され、導体パターン88の他端には、上方に延伸されるビアホール導体108が接続される。   The dielectric layer M9 has a conductor pattern 86 that becomes a part of the inductor conductor L13 on the short-circuit end side, a conductor pattern 87 that becomes a part of the inductor L20, and a conductor pattern 88 that becomes a part of the inductor L21. Is formed. A via hole conductor 61 extending downward is connected to one end of the conductor pattern 86, and a via hole conductor 106 extending upward is connected to the other end of the conductor pattern 86. A via hole conductor 104 extending downward is connected to one end of the conductor pattern 87, and a via hole conductor 107 extending upward is connected to the other end of the conductor pattern 87. A via hole conductor 105 extending downward is connected to one end of the conductor pattern 88, and a via hole conductor 108 extending upward is connected to the other end of the conductor pattern 88.

誘電体層M10には、上述のインダクタL20の一部となる導体パターン89と、上述のインダクタL21の一部となる導体パターン90が形成されている。導体パターン89の一端には、下方に延伸されるビアホール導体107が接続され、導体パターン89の他端は入力端子Tinに接続される。また、導体パターン90の一端には、下方に延伸されるビアホール導体108が接続され、導体パターン90の他端には、上方に延伸されるビアホール導体109が接続される。   In the dielectric layer M10, a conductor pattern 89 that is a part of the inductor L20 and a conductor pattern 90 that is a part of the inductor L21 are formed. A via hole conductor 107 extending downward is connected to one end of the conductor pattern 89, and the other end of the conductor pattern 89 is connected to the input terminal Tin. In addition, a via hole conductor 108 extending downward is connected to one end of the conductor pattern 90, and a via hole conductor 109 extending upward is connected to the other end of the conductor pattern 90.

次に図14に示すように、誘電体層M11には、短絡端側のインダクタ導体L11の一部となる導体パターン91と、上述のインダクタL21の一部となる導体パターン92とが形成されている。導体パターン91の一端には、下方に延伸されるビアホール導体102が接続され、導体パターン91の他端には、上方に延伸されるビアホール導体110が接続される。また、導体パターン92の一端には、下方に延伸されるビアホール導体109が接続され、導体パターン92の他端には、上方に延伸されるビアホール導体111が接続される。   Next, as shown in FIG. 14, the dielectric layer M11 is formed with a conductor pattern 91 that becomes a part of the inductor conductor L11 on the short-circuit end side and a conductor pattern 92 that becomes a part of the inductor L21. Yes. A via hole conductor 102 extending downward is connected to one end of the conductor pattern 91, and a via hole conductor 110 extending upward is connected to the other end of the conductor pattern 91. Also, a via hole conductor 109 extending downward is connected to one end of the conductor pattern 92, and a via hole conductor 111 extending upward is connected to the other end of the conductor pattern 92.

誘電体層M12には、上述のインダクタL21の一部となる導体パターン93が形成されている。導体パターン93の一端には、下方に延伸されるビアホール導体111が接続され、導体パターン93の他端には、上方に延伸されるビアホール導体112が接続される。   The dielectric layer M12 is provided with a conductor pattern 93 that becomes a part of the above-described inductor L21. A via hole conductor 111 extending downward is connected to one end of the conductor pattern 93, and a via hole conductor 112 extending upward is connected to the other end of the conductor pattern 93.

誘電体層M13には、短絡端側のインダクタ導体L13の一部となる導体パターン94と、上述のインダクタL21の一部となる導体パターン95とが形成されている。導体パターン94の一端には、下方に延伸されるビアホール導体106が接続され、導体パターン94の他端には、上方に延伸されるビアホール導体113が接続される。また、導体パターン95の一端には、下方に延伸されるビアホール導体112が接続され、導体パターン95の他端は出力端子Toutに接続される。   In the dielectric layer M13, a conductor pattern 94 that is a part of the inductor conductor L13 on the short-circuit end side and a conductor pattern 95 that is a part of the inductor L21 are formed. A via-hole conductor 106 extending downward is connected to one end of the conductor pattern 94, and a via-hole conductor 113 extending upward is connected to the other end of the conductor pattern 94. Also, a via hole conductor 112 extending downward is connected to one end of the conductor pattern 95, and the other end of the conductor pattern 95 is connected to the output terminal Tout.

誘電体層M14には、広いグランドパターン96が形成され、その外延部が図3の6つのグランド端子Tgに接続されている。グランドパターン96には、下方に延伸される2つのビアホール導体110、113が接続される。なお、誘電体層M14の上部には、積層体10のカバーとして、素子が形成されない誘電体層(不図示)が設けられている。   A wide ground pattern 96 is formed on the dielectric layer M14, and its extended portion is connected to the six ground terminals Tg in FIG. Two via-hole conductors 110 and 113 extending downward are connected to the ground pattern 96. Note that a dielectric layer (not shown) on which no element is formed is provided as a cover of the multilayer body 10 on the dielectric layer M14.

図15は、第3実施形態の積層体10に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。図15においては、比較のために第2実施形態の特性S2(図10)を示すとともに、第3実施形態の積層型バンドパスフィルタが有する特性S3を示している。特性S2、S3は、それぞれSパラメータS21の周波数特性に対応し、3〜4GHzの付近が通過帯域として設定される。特性S2に比べると、特性S3の低域側においては、2つの減衰極pa、pbが現れている。これらの減衰極pa、pbは、それぞれ図12のトラップ回路TC0、TC1の各共振周波数に応じて発生する。このように第3実施形態の積層型バンドパスフィルタにより、通過帯域の高域側はインダクタ導体L11、L13の作用により十分な減衰量を確保しつつ、併せて低域側においてもトラップ回路TC0、TC1に基づき十分な減衰量を確保することができる。   FIG. 15 is a diagram illustrating filter characteristics of the multilayer bandpass filter configured in the multilayer body 10 of the third embodiment. For comparison, FIG. 15 shows the characteristic S2 (FIG. 10) of the second embodiment and the characteristic S3 of the multilayer bandpass filter of the third embodiment. The characteristics S2 and S3 correspond to the frequency characteristics of the S parameter S21, respectively, and the vicinity of 3 to 4 GHz is set as the pass band. Compared to the characteristic S2, two attenuation poles pa and pb appear on the low frequency side of the characteristic S3. These attenuation poles pa and pb are generated according to the respective resonance frequencies of the trap circuits TC0 and TC1 in FIG. As described above, the multilayer bandpass filter according to the third embodiment secures a sufficient attenuation amount on the high band side of the pass band by the action of the inductor conductors L11 and L13, and also at the low band side, the trap circuit TC0, A sufficient amount of attenuation can be ensured based on TC1.

以上、3つの実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、上記各実施形態では、1対の共振器のインダクタ導体L10〜L13のうち短絡端側のインダクタ導体L11、L13の各導体パターンを積層方向に対向配置させる構成を説明したが、開放端側のインダクタ導体L10、L12の各導体パターンを積層方向に対向配置させる構成を採用してもよい。また、短絡端側のみあるいは開放端側のみのインダクタ導体を含む積層型バンドパスフィルタに対しても本発明を適用することができる。さらに、積層数が多い積層体10を用いる場合、積層方向で対向配置される導体パターンの数についても制約はない。   The contents of the present invention have been specifically described above based on the three embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. it can. For example, in each of the above-described embodiments, the configuration in which the conductor patterns of the inductor conductors L11 and L13 on the short-circuit end side among the inductor conductors L10 to L13 of the pair of resonators are arranged to face each other in the stacking direction has been described. A configuration in which the conductor patterns of the inductor conductors L10 and L12 are arranged opposite to each other in the stacking direction may be employed. The present invention can also be applied to a multilayer bandpass filter including inductor conductors only on the short-circuit end side or only on the open-end side. Furthermore, when using the laminated body 10 with many lamination | stacking numbers, there is no restriction | limiting also about the number of the conductor patterns opposingly arranged by the lamination direction.

第1実施形態の積層型バンドパスフィルタの等価回路を示す図である。It is a figure which shows the equivalent circuit of the laminated | stacked band pass filter of 1st Embodiment. 図1の等価回路の主要部をモデル化して示す図である。FIG. 2 is a diagram showing a model of a main part of the equivalent circuit of FIG. 1. 第1実施形態の積層型バンドパスフィルタが構成される積層体の外観斜視図を示す図である。It is a figure which shows the external appearance perspective view of the laminated body by which the multilayer band pass filter of 1st Embodiment is comprised. 第1実施形態の積層体の各層の構造を示す第1の平面図である。It is a 1st top view showing the structure of each layer of the layered product of a 1st embodiment. 第1実施形態の積層体の各層の構造を示す第2の平面図である。It is a 2nd top view which shows the structure of each layer of the laminated body of 1st Embodiment. 図4及び図5の構造に対応する積層体の断面構造を示している。6 shows a cross-sectional structure of a laminate corresponding to the structure of FIGS. 4 and 5. 第1実施形態の積層体に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。It is a figure which shows the filter characteristic of the multilayer band pass filter comprised by the laminated body of 1st Embodiment. 第2実施形態の積層体の各層の構造を示す第2の平面図である。It is the 2nd top view showing the structure of each layer of the layered product of a 2nd embodiment. 図8の構造に対応する積層体の断面構造を示している。The cross-sectional structure of the laminated body corresponding to the structure of FIG. 8 is shown. 第2実施形態の積層体に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。It is a figure which shows the filter characteristic of the laminated | stacked band pass filter comprised by the laminated body of 2nd Embodiment. 図9の3つの距離da、db、dcを調整したときの図10の特性S2の変化を示す図である。FIG. 10 is a diagram illustrating a change in the characteristic S2 in FIG. 10 when the three distances da, db, and dc in FIG. 9 are adjusted. 第3実施形態の積層型バンドパスフィルタの等価回路を示す図である。It is a figure which shows the equivalent circuit of the laminated | stacked band pass filter of 3rd Embodiment. 第3実施形態の積層体の各層の構造を示す第2の平面図である。It is a 2nd top view showing the structure of each layer of the layered product of a 3rd embodiment. 第3実施形態の積層体の各層の構造を示す第3の平面図である。It is a 3rd top view showing the structure of each layer of the layered product of a 3rd embodiment. 第3実施形態の積層体に構成された積層型バンドパスフィルタのフィルタ特性を示す図である。It is a figure which shows the filter characteristic of the laminated | stacked band pass filter comprised by the laminated body of 3rd Embodiment.

符号の説明Explanation of symbols

10…積層体
40、50、96…グランドパターン
41〜47、80、81…コンデンサ電極
48、49、70〜73、82〜95…導体パターン
60〜67、100〜113…ビアホール導体
L10、L11、L12、L13…インダクタ導体
C10、C11、C12、C13、C14、C20、C21…コンデンサ
L20、L21…インダクタ
TC0、TC1…トラップ回路
Tin…入力端子
Tout…出力端子
Tg…グランド端子
M1〜M14…誘電体層
DESCRIPTION OF SYMBOLS 10 ... Laminated body 40, 50, 96 ... Ground pattern 41-47, 80, 81 ... Capacitor electrode 48, 49, 70-73, 82-95 ... Conductor pattern 60-67, 100-113 ... Via-hole conductor L10, L11, L12, L13: Inductor conductors C10, C11, C12, C13, C14, C20, C21 ... Capacitors L20, L21 ... Inductors TC0, TC1 ... Trap circuit Tin ... Input terminal Tout ... Output terminal Tg ... Ground terminals M1-M14 ... Dielectric layer

Claims (8)

電磁的に結合した複数の共振器を備える積層型バンドパスフィルタであって、
複数の誘電体層を積層した積層体と、
前記誘電体層を積層方向に貫くビアホール導体と前記誘電体層上に配置された導体パターンを含んで形成され、第1の共振器を構成する第1のインダクタ導体と、
前記誘電体層を積層方向に貫くビアホール導体と前記誘電体層上に配置された導体パターンを含んで形成され、第2の共振器を構成する第2のインダクタ導体と、
を備え、前記第1のインダクタ導体の前記導体パターンと、前記第2のインダクタ導体の前記導体パターンとが、互いに誘導結合する所定の間隔を隔てて積層方向に対向配置されることを特徴とする積層型バンドパスフィルタ。
A laminated bandpass filter comprising a plurality of electromagnetically coupled resonators,
A laminate in which a plurality of dielectric layers are laminated;
A first inductor conductor that includes a via-hole conductor penetrating the dielectric layer in the stacking direction and a conductor pattern disposed on the dielectric layer, and that constitutes a first resonator;
A second inductor conductor that includes a via hole conductor penetrating the dielectric layer in the stacking direction and a conductor pattern disposed on the dielectric layer, and constitutes a second resonator;
The conductor pattern of the first inductor conductor and the conductor pattern of the second inductor conductor are arranged to face each other in the stacking direction with a predetermined interval inductively coupled to each other. Multilayer bandpass filter.
前記第1のインダクタ導体は、第1の短絡端側インダクタ導体と第1の開放端側インダクタ導体とを接続して構成され、前記第2のインダクタ導体は、第2の短絡端側のインダクタ導体と第2の開放端側インダクタ導体とを接続して構成されることを特徴とする請求項1に記載の積層型バンドパスフィルタ。   The first inductor conductor is configured by connecting a first short-circuit-end-side inductor conductor and a first open-end-side inductor conductor, and the second inductor conductor is a second short-circuit-end-side inductor conductor. The multilayer bandpass filter according to claim 1, wherein the laminated open-side inductor conductor is connected to the multilayer band-pass filter. 前記第1の短絡端側インダクタ導体及び前記第1の開放端側インダクタ導体の間の第1のノードと、前記第2の短絡端側のインダクタ導体及び前記第2の開放端側インダクタ導体の間の第2のノードとの間に、第1のコンデンサが接続されることを特徴とする請求項2に記載の積層型バンドパスフィルタ。   Between a first node between the first short-circuit-end side inductor conductor and the first open-end-side inductor conductor, and between the second short-circuit-end-side inductor conductor and the second open-end-side inductor conductor The multilayer bandpass filter according to claim 2, wherein a first capacitor is connected between the first node and the second node. 入力端子と前記第1のノードの間に第2のコンデンサが接続され、出力端子と前記第2のノードの間に第3のコンデンサが接続されることを特徴とする請求項3に記載の積層型バンドパスフィルタ。   The multilayer capacitor according to claim 3, wherein a second capacitor is connected between the input terminal and the first node, and a third capacitor is connected between the output terminal and the second node. Type bandpass filter. 入力端子と前記第1のノードの間に第1のトラップ回路が挿入され、出力端子と前記第2のノードの間に第2のトラップ回路が挿入され、前記第1のトラップ回路及び前記第2のトラップ回路の各々の共振周波数が通過帯域の低域側に設定されていることを特徴とする請求項3に記載の積層型バンドパスフィルタ。   A first trap circuit is inserted between the input terminal and the first node, a second trap circuit is inserted between the output terminal and the second node, and the first trap circuit and the second node 4. The multilayer bandpass filter according to claim 3, wherein a resonance frequency of each of the trap circuits is set to a low band side of the pass band. 5. 前記第1の短絡端側インダクタ導体の前記導体パターンと、前記第2の短絡端側インダクタ導体の前記導体パターンとが、積層方向に対向配置されることを特徴とする請求項2に記載の積層型バンドパスフィルタ。   3. The multilayer according to claim 2, wherein the conductor pattern of the first short-circuit end side inductor conductor and the conductor pattern of the second short-circuit end side inductor conductor are arranged to face each other in the stack direction. Type bandpass filter. 前記第1のインダクタ導体と前記第2のインダクタ導体において、対向配置されるそれぞれの前記導体パターンが螺旋状パターンに形成されることを特徴とする請求項1に記載の積層型バンドパスフィルタ。   2. The multilayer bandpass filter according to claim 1, wherein, in the first inductor conductor and the second inductor conductor, each of the conductor patterns opposed to each other is formed in a spiral pattern. 各々の前記螺旋状パターンは、2以上の前記誘電体層に跨って形成され、各々の前記誘電体層において前記導体パターンが積層方向に対向配置されることを特徴とする請求項7に記載の積層型バンドパスフィルタ。
8. The spiral pattern according to claim 7, wherein each of the spiral patterns is formed across two or more of the dielectric layers, and the conductor patterns are disposed to face each other in the stacking direction in each of the dielectric layers. Multilayer bandpass filter.
JP2008058808A 2008-03-07 2008-03-07 Laminated type band-pass filter Pending JP2009218756A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008058808A JP2009218756A (en) 2008-03-07 2008-03-07 Laminated type band-pass filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008058808A JP2009218756A (en) 2008-03-07 2008-03-07 Laminated type band-pass filter

Publications (1)

Publication Number Publication Date
JP2009218756A true JP2009218756A (en) 2009-09-24

Family

ID=41190217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008058808A Pending JP2009218756A (en) 2008-03-07 2008-03-07 Laminated type band-pass filter

Country Status (1)

Country Link
JP (1) JP2009218756A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127093B1 (en) * 2010-12-31 2012-03-22 전자부품연구원 Structure of internal matching circuit and combiner for high power amplifier using ltcc
WO2014064987A1 (en) * 2012-10-24 2014-05-01 株式会社村田製作所 Filter device
JP2015222975A (en) * 2015-07-21 2015-12-10 Tdk株式会社 Diplexer
JP2016140043A (en) * 2015-01-29 2016-08-04 株式会社村田製作所 Electronic component
CN111697293A (en) * 2020-05-26 2020-09-22 电子科技大学 Miniaturized low-loss LTCC band-pass filter
US10911019B2 (en) 2018-04-09 2021-02-02 Taiyo Yuden Co., Ltd. Multiplexer
CN114678669A (en) * 2020-12-24 2022-06-28 Tdk株式会社 Band-pass filter
WO2023058675A1 (en) * 2021-10-05 2023-04-13 株式会社村田製作所 Filter and filter module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284606A (en) * 1991-03-13 1992-10-09 Tdk Corp Filter element
JPH0653769A (en) * 1992-07-30 1994-02-25 Kokusai Electric Co Ltd Band pass filter
JPH08138937A (en) * 1994-11-07 1996-05-31 Murata Mfg Co Ltd Multilayer common mode choke coil
JPH08191201A (en) * 1995-01-09 1996-07-23 Murata Mfg Co Ltd Chip filter
JP2002094349A (en) * 2000-09-12 2002-03-29 Murata Mfg Co Ltd Lc filter circuit and laminated lc filter
JP2004248121A (en) * 2003-02-17 2004-09-02 Alps Electric Co Ltd Band path filter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284606A (en) * 1991-03-13 1992-10-09 Tdk Corp Filter element
JPH0653769A (en) * 1992-07-30 1994-02-25 Kokusai Electric Co Ltd Band pass filter
JPH08138937A (en) * 1994-11-07 1996-05-31 Murata Mfg Co Ltd Multilayer common mode choke coil
JPH08191201A (en) * 1995-01-09 1996-07-23 Murata Mfg Co Ltd Chip filter
JP2002094349A (en) * 2000-09-12 2002-03-29 Murata Mfg Co Ltd Lc filter circuit and laminated lc filter
JP2004248121A (en) * 2003-02-17 2004-09-02 Alps Electric Co Ltd Band path filter

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127093B1 (en) * 2010-12-31 2012-03-22 전자부품연구원 Structure of internal matching circuit and combiner for high power amplifier using ltcc
WO2014064987A1 (en) * 2012-10-24 2014-05-01 株式会社村田製作所 Filter device
CN104737447A (en) * 2012-10-24 2015-06-24 株式会社村田制作所 Filter device
JP5896039B2 (en) * 2012-10-24 2016-03-30 株式会社村田製作所 Filter device
US9509279B2 (en) 2012-10-24 2016-11-29 Murata Manufacturing Co., Ltd. Elastic wave filter with magnetically coupled LC parallel resonance circuits
US9882541B2 (en) 2015-01-29 2018-01-30 Murata Manufacturing Co., Ltd. Electronic component
JP2016140043A (en) * 2015-01-29 2016-08-04 株式会社村田製作所 Electronic component
CN105846790A (en) * 2015-01-29 2016-08-10 株式会社村田制作所 Electronic component
JP2015222975A (en) * 2015-07-21 2015-12-10 Tdk株式会社 Diplexer
US10911019B2 (en) 2018-04-09 2021-02-02 Taiyo Yuden Co., Ltd. Multiplexer
CN111697293A (en) * 2020-05-26 2020-09-22 电子科技大学 Miniaturized low-loss LTCC band-pass filter
CN114678669A (en) * 2020-12-24 2022-06-28 Tdk株式会社 Band-pass filter
WO2023058675A1 (en) * 2021-10-05 2023-04-13 株式会社村田製作所 Filter and filter module

Similar Documents

Publication Publication Date Title
JP4356803B2 (en) Multilayer bandpass filter
JP5152329B2 (en) Multilayer bandpass filter
JP5561259B2 (en) Multilayer bandpass filter
TWI729327B (en) Multilayer band pass filter
CN102035491B (en) Multilayer bandpass filter
JP6801826B2 (en) Filter element
JP4569571B2 (en) LC composite parts
JP2009218756A (en) Laminated type band-pass filter
CN104702242B (en) Frequency conversion resonance vibration circuit and variable frequency filter
JP5907124B2 (en) High frequency components and filter components
CN205680518U (en) Wave filter removed by inducer and frequency band
JP2012005105A (en) Multilayer filter
JP2008113432A (en) Multi-layered band pass filter
JP5804076B2 (en) LC filter circuit and high frequency module
JP5223871B2 (en) LC composite parts
JP2018078450A (en) Laminate type filter
JP2008278360A (en) Laminate type band pass filter and diplexer using the same
JP2015111784A (en) Multilayer band elimination filter
KR101114091B1 (en) Multi-layer filter
JP2011147090A (en) Stacked multiplexer, stacked triplexer and filter circuit
JP5637150B2 (en) Multilayer bandpass filter
JP2008278361A (en) Laminate type band pass filter and diplexer using the same
JP5285951B2 (en) Bandpass filter and multilayer bandpass filter.
JP2010123649A (en) Stacked device
JP2010141643A (en) Stacked electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312