JP2013140446A - 情報処理装置および不正アクセス防止方法 - Google Patents
情報処理装置および不正アクセス防止方法 Download PDFInfo
- Publication number
- JP2013140446A JP2013140446A JP2011290025A JP2011290025A JP2013140446A JP 2013140446 A JP2013140446 A JP 2013140446A JP 2011290025 A JP2011290025 A JP 2011290025A JP 2011290025 A JP2011290025 A JP 2011290025A JP 2013140446 A JP2013140446 A JP 2013140446A
- Authority
- JP
- Japan
- Prior art keywords
- node
- memory
- access
- token
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims description 83
- 230000002265 prevention Effects 0.000 title claims description 4
- 230000015654 memory Effects 0.000 claims abstract description 758
- 230000008569 process Effects 0.000 claims description 74
- 238000004891 communication Methods 0.000 claims description 22
- 230000008859 change Effects 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 72
- 238000012545 processing Methods 0.000 description 60
- 230000004044 response Effects 0.000 description 42
- 230000006870 function Effects 0.000 description 13
- 101100456831 Caenorhabditis elegans sams-5 gene Proteins 0.000 description 8
- 210000004556 brain Anatomy 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000004083 survival effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 240000006240 Linum usitatissimum Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001693 membrane extraction with a sorbent interface Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2033—Failover techniques switching over of hardware resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1008—Correctness of operation, e.g. memory ordering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】すくなくとも一部を共有メモリ領域として設定可能なメモリ17〜24と1つ以上のCPU12〜15とを各々が備える複数のノード10と、ノード間を接続するインターコネクトとを有する情報処理システムである。ここで、CPU12は、他ノードのメモリにアクセスするためのアクセストークンを保持するアクセストークンテーブルを有し、メモリアクセス要求にアクセストークンを付加して送信する。また、CPU15は、他ノードから自ノード内のメモリへのアクセスの許可を制御するメモリトークンを保持するメモリトークンレジスタを有する。さらに、CPU15は、CPU12からのメモリアクセス要求に付加されたアクセストークンと、メモリトークンレジスタに保持したメモリトークンとに基づいて、メモリアクセス要求実行の可否を制御する。
【選択図】図2
Description
上述したように、各CPU12〜15、12a〜12mは、アクセストークンテーブル31、31aを有する。そして、各CPU12〜15、12a〜12mは、他ノードへのメモリアクセス要求に、アクセストークンを付加して送信する。また、各CPU12〜15、12a〜12mは、自身にメモリアクセス要求を発行するCPUに対して送信したアクセストークンと同じ値のメモリアクセストークンを記憶するメモリトークンレジスタを有する。そして、各CPU12〜15、12a〜12mは、受信したメモリアクセス要求のアクセストークンとメモリトークンレジスタが記憶するメモリトークンとに基づいて、メモリアクセス要求の実行可否を制御する。
上述したCPU12は、各コア30a、30dに1つのアクセストークンテーブル31、31aを有していた。しかし、実施例は、これに限定されるものではない。例えば、CPU12は、コア30aがマルチスレッド対応である場合には、ハードスレッドごとにアクセストークンテーブルを設置することとしても良い。
上述したCPU12は、ノンプロテクト領域にアクセスを行う場合には、アクセストークンおよびメモリトークンとして「all0」を用いた。しかし、実施例はこれに限定されるものではない。例えば、メモリトークンレジスタが記憶するメモリトークンにバリッドビットを設定し、バリッドビットを用いてアクセス対象がプロテクト領域であるかノンプロテクト領域であるかを示すこととしてもよい。
上述したCPU12は、メモリトークンとアクセストークンとが一致するか否かに応じてメモリアクセス要求の実行可否を判断した。しかし、実施例は、これに限定されるものではなく、例えば、メモリトークンとアクセストークンとが一致するか否かに加えて、メモリアクセス要求を発行したノードが予め許可されたノードであるか否かをあわせて判別してもよい。
2、2a クライアント端末
3、5 LANスイッチ
4 管理端末
6 グローバルクロスバ
7 サービスプロセッサ
10〜10m ノード
11〜11m サービスプロセッサ
12〜12m、13〜15 CPU
16〜16m ローカルXB
17〜24 メモリ
25 PCIeスイッチ
26、27 LANアダプタ
28 SAS
29 HDD
30a、30d コア
30b、30e L1キャッシュ
30c、30f TLB
31〜31c アクセストークンテーブル
32 L2キャッシュタグ
32a L2キャッシュ
33 キャッシュスヌープコントローラ
34 メモリリクエストステートマシン
35 アドレスマップ
36 メモリアクセスポート
37 ターゲットアドレスチェッカ
38、38e、38g メモリトークンチェッカ
38a 自ノードIDレジスタ
38b、38f メモリトークンレジスタ
38c オペコードトークンデコーダー
38d アクセス判定制御器
38h ノード判定回路
38i ノードリストレジスタ
39 ホームステートマシン
40 メモリアクセスコントローラ
41 非キャッシュリクエストステートマシン
42 PCIeインターフェース
43 エラーレジスタ
44 レジスタコントローラ
45 リクエストレジスタ
47〜47c ASIレジスタ
Claims (9)
- 少なくとも一部を共有メモリ領域として設定可能な記憶装置と1つ以上の演算装置とを各々が備える複数のノードと、前記複数のノード間を接続するインターコネクトとを有する情報処理装置であって、
前記複数のノードのうちの第1のノードは、
他のノードの記憶装置にアクセスするための識別情報を記憶する第1記憶部と、
前記他のノードへの通信データに前記識別情報を付加して送信する送信部と
を備えた演算装置を有し、
前記複数のノードのうちの第2のノードは、
他のノードから該第2のノードの記憶装置の共有メモリ領域へのアクセスの許可の制御に用いる識別情報を記憶する第2記憶部と、
前記第1のノードからの通信データに付加された前記識別情報と、前記第2記憶部に記憶された識別情報とに基づいて、前記第2のノードの記憶装置の共有メモリ領域へのアクセス可否を制御する制御部と、
を有することを特徴とする情報処理装置。 - 前記第1のノードが有する演算装置の各々は、前記第2のノードから通知される識別情報を前記第1記憶部に格納し、
前記第2のノードは、
前記第1のノードに新たな識別情報を通知する通知部と、
前記第2記憶部に記憶された識別情報を、前記通知部が通知した識別情報に変更する変更部とを有し、
前記制御部は、前記第1のノードからの通信データに付加された前記識別情報と、前記第2記憶部に記憶された識別情報とが一致した場合は、前記第2のノードの記憶装置の共有メモリ領域へのアクセスを許可し、前記第1のノードからの通信データに付加された前記識別情報と、前記第2記憶部に記憶された識別情報とが一致しない場合には、前記第2のノードの記憶装置の共有メモリ領域へのアクセスを許可しないことを特徴とする請求項1に記載の情報処理装置。 - 前記第1のノードが有する演算装置の各々は、前記第2のノードの記憶装置から取得したデータを保持するキャッシュメモリを有し、
前記制御部は、前記第2のノードの記憶装置から前記第1のノードの前記キャッシュメモリにデータを保持するためのアクセスを許可しなかった場合には、前記第1のノードの演算装置が有するキャッシュメモリが保持したデータを前記第2のノードの記憶装置に書き戻し、
前記変更部は、前記制御部が前記第1のノードの演算装置が有するキャッシュメモリが保持したデータを前記第2のノードの記憶装置に書き戻す前に、前記第2記憶部に記憶された識別情報を新たな識別情報に変更することを特徴とする請求項2に記載の情報処理装置。 - 前記通知部は、前記第1のノードに対して、アクセス停止の指示とともに新たな識別情報を通知し、
前記変更部は、前記通知部が前記アクセス停止の指示を通知してから所定の時間が経過した後に、前記第2記憶部に記憶された識別情報を、前記通知部が前記第1のノードに通知した新たな識別情報に変更することを特徴とする請求項2または3に記載の情報処理装置。 - 前記通知部は、前記第1のノードに新たな識別情報を通知し、
前記変更部は、前記第2記憶部に記憶された識別情報を、前記新たな識別情報に変更し、
前記送信部は、前記第2のノードの記憶装置の共有メモリ領域へのアクセスが許可されなかった場合には、同一のアクセスを要求する通信データを再度送信する事を特徴とする請求項2〜4のいずれか1つに記載の情報処理装置。 - 前記制御部は、前記第2のノードの記憶装置の共有メモリ領域へのアクセスを許可しなかった場合は、前記第1のノードの演算装置が有するキャッシュメモリが保持したデータを前記第2のノードの記憶装置に書き戻すことを特徴とする請求項5に記載の情報処理装置。
- 前記第1のノードが有する演算装置の各々は、コンテキストスイッチを行う際にスタックするレジスタの一部を、前記第1記憶部として用いることを特徴とする請求項1〜6のいずれか1つに記載の情報処理装置。
- 前記第1のノードが有する演算装置の各々は、並行して実行するスレッドと同じ数の第1記憶部を有することを特徴とする請求項1〜7のいずれか1つに記載の情報処理装置。
- 少なくとも一部を共有メモリ領域として設定可能な記憶装置と1つ以上の演算装置とを各々が備える複数のノードと、前記複数のノード間を接続するインターコネクトとを有する情報処理装置が実行する不正アクセス防止方法において、
前記複数のノードのうちの第1のノードが有する演算装置の各々は、
他のノードの記憶装置にアクセスするための識別情報を前記他のノードへの通信データに付加して送信し、
前記複数のノードのうちの第2のノードは、
他のノードから該第2のノードの記憶装置の共有メモリ領域へのアクセスの許可の制御に用いる識別情報を保持し、
前記第1のノードからの通信データに付加された前記識別情報と、保持した前記識別情報とに基づいて、前記第2のノードの記憶装置の共有メモリ領域へのアクセス可否を制御する
処理を実行することを特徴とする不正アクセス防止方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011290025A JP5541275B2 (ja) | 2011-12-28 | 2011-12-28 | 情報処理装置および不正アクセス防止方法 |
US13/606,054 US20130174224A1 (en) | 2011-12-28 | 2012-09-07 | Information processing apparatus and unauthorized access prevention method |
TW101133281A TWI453625B (zh) | 2011-12-28 | 2012-09-12 | 資訊處理裝置及未授權存取之防止方法 |
EP12187772.4A EP2610755A3 (en) | 2011-12-28 | 2012-10-09 | Information processing apparatus and unauthorized access prevention method |
US13/654,274 US8521977B2 (en) | 2011-12-28 | 2012-10-17 | Information processing apparatus and access control method |
KR1020120120734A KR101403233B1 (ko) | 2011-12-28 | 2012-10-29 | 정보 처리 장치 및 부정 액세스 방지 방법 |
CN2012104245530A CN103186481A (zh) | 2011-12-28 | 2012-10-30 | 信息处理设备及防止未授权访问的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011290025A JP5541275B2 (ja) | 2011-12-28 | 2011-12-28 | 情報処理装置および不正アクセス防止方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013140446A true JP2013140446A (ja) | 2013-07-18 |
JP5541275B2 JP5541275B2 (ja) | 2014-07-09 |
Family
ID=47044866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011290025A Expired - Fee Related JP5541275B2 (ja) | 2011-12-28 | 2011-12-28 | 情報処理装置および不正アクセス防止方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US20130174224A1 (ja) |
EP (1) | EP2610755A3 (ja) |
JP (1) | JP5541275B2 (ja) |
KR (1) | KR101403233B1 (ja) |
CN (1) | CN103186481A (ja) |
TW (1) | TWI453625B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2921965A1 (en) | 2014-03-19 | 2015-09-23 | Fujitsu Limited | Information processing device and shared memory management method |
JP2016134041A (ja) * | 2015-01-20 | 2016-07-25 | 富士通株式会社 | 情報処理システム、情報処理装置、メモリアクセス制御方法 |
JP2017111750A (ja) * | 2015-12-18 | 2017-06-22 | 富士通株式会社 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
JP2017111751A (ja) * | 2015-12-18 | 2017-06-22 | 富士通株式会社 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
JP2017123051A (ja) * | 2016-01-07 | 2017-07-13 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及び演算処理装置 |
JP2017191464A (ja) * | 2016-04-13 | 2017-10-19 | 富士通株式会社 | 情報処理システム、送信装置および情報処理システムの制御方法 |
US10909044B2 (en) | 2016-04-27 | 2021-02-02 | Nec Corporation | Access control device, access control method, and recording medium containing access control program |
JP2021512405A (ja) * | 2018-02-02 | 2021-05-13 | エイアールエム リミテッド | メモリ・アクセスにおける保護タグ・チェックの制御 |
JP2021532474A (ja) * | 2018-07-31 | 2021-11-25 | アーム・リミテッド | ガード・タグ紛失の取り扱い |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9361243B2 (en) | 1998-07-31 | 2016-06-07 | Kom Networks Inc. | Method and system for providing restricted access to a storage medium |
WO2014002174A1 (ja) * | 2012-06-25 | 2014-01-03 | 富士通株式会社 | 情報処理装置および情報処理装置の故障検出方法 |
US10540284B2 (en) * | 2014-07-29 | 2020-01-21 | Nxp Usa, Inc. | Cache-coherent multiprocessor system and a method for detecting failures in a cache-coherent multiprocessor system |
TWI502400B (zh) * | 2014-07-30 | 2015-10-01 | Elan Microelectronics Corp | 微處理器及其資料保密方法 |
JP6428430B2 (ja) * | 2015-03-26 | 2018-11-28 | 富士ゼロックス株式会社 | 情報処理装置、画像形成装置、情報処理システムおよびプログラム |
GB2539428B (en) | 2015-06-16 | 2020-09-09 | Advanced Risc Mach Ltd | Data processing apparatus and method with ownership table |
US9514083B1 (en) * | 2015-12-07 | 2016-12-06 | International Business Machines Corporation | Topology specific replicated bus unit addressing in a data processing system |
JP2017227969A (ja) * | 2016-06-20 | 2017-12-28 | 富士通株式会社 | 制御プログラム、システム、及び方法 |
CN106557280B (zh) * | 2016-10-31 | 2019-10-15 | 北京华为数字技术有限公司 | 数据存储方法、存储阵列及主机服务器 |
US10705994B2 (en) * | 2017-05-04 | 2020-07-07 | Nvidia Corporation | Unified cache for diverse memory traffic |
JP6922879B2 (ja) * | 2018-11-30 | 2021-08-18 | 日本電気株式会社 | 通信装置、情報処理システム、および通信方法 |
US10838631B2 (en) * | 2019-02-25 | 2020-11-17 | International Business Machines Corporation | Detection of alteration of storage keys used to protect memory |
CN114556314A (zh) * | 2019-10-31 | 2022-05-27 | 华为技术有限公司 | 处理非缓存写数据请求的方法、缓存器和节点 |
CN110943934A (zh) * | 2019-11-19 | 2020-03-31 | 上海钧正网络科技有限公司 | 服务请求处理方法、系统、终端及可读存储介质 |
CN113470831B (zh) * | 2021-09-03 | 2021-11-16 | 武汉泰乐奇信息科技有限公司 | 一种基于数据简并的大数据转换方法与装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01240947A (ja) * | 1988-03-23 | 1989-09-26 | Hitachi Ltd | 主記憶の記憶保護方式 |
JPH11505652A (ja) * | 1996-03-22 | 1999-05-21 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 単一アドレス空間内の保護ドメイン |
JP2001515632A (ja) * | 1998-01-07 | 2001-09-18 | 富士通株式会社 | 統合されたメッセージ・パッシング・サポートを有する分散共有メモリマルチプロセッサ用メモリ保護機構 |
JP2003241961A (ja) * | 2002-02-19 | 2003-08-29 | Fujitsu Ltd | マルチスレッドプロセッサにおける共有レジスタファイル制御方式 |
US20040215907A1 (en) * | 2003-04-24 | 2004-10-28 | International Business Machines Corporation | Buffer pre-registration |
JP2005352962A (ja) * | 2004-06-14 | 2005-12-22 | Sony Corp | 情報管理装置及び情報管理方法 |
WO2007129482A1 (ja) * | 2006-04-06 | 2007-11-15 | Sony Corporation | ブリッジ、プロセッサユニット、情報処理装置およびアクセス制御方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5163096A (en) | 1991-06-06 | 1992-11-10 | International Business Machines Corporation | Storage protection utilizing public storage key control |
US5448698A (en) * | 1993-04-05 | 1995-09-05 | Hewlett-Packard Company | Inter-processor communication system in which messages are stored at locations specified by the sender |
US5619671A (en) * | 1993-04-19 | 1997-04-08 | International Business Machines Corporation | Method and apparatus for providing token controlled access to protected pages of memory |
US5900019A (en) * | 1996-05-23 | 1999-05-04 | International Business Machines Corporation | Apparatus for protecting memory storage blocks from I/O accesses |
US6247091B1 (en) * | 1997-04-28 | 2001-06-12 | International Business Machines Corporation | Method and system for communicating interrupts between nodes of a multinode computer system |
US6212610B1 (en) * | 1998-01-07 | 2001-04-03 | Fujitsu Limited | Memory protection mechanism for a distributed shared memory multiprocessor with integrated message passing support |
US6209064B1 (en) * | 1998-01-07 | 2001-03-27 | Fujitsu Limited | Cache coherence unit with integrated message passing and memory protection for a distributed, shared memory multiprocessor system |
DE69837113T2 (de) * | 1998-01-20 | 2007-06-06 | Fujitsu Ltd., Kawasaki | Datenspeicheranordnung und Steuerverfahren dafür |
US7536524B2 (en) * | 1998-07-31 | 2009-05-19 | Kom Networks Inc. | Method and system for providing restricted access to a storage medium |
EP1026898A1 (en) * | 1999-02-04 | 2000-08-09 | CANAL+ Société Anonyme | Method and apparatus for encrypted transmission |
JP4123621B2 (ja) | 1999-02-16 | 2008-07-23 | 株式会社日立製作所 | 主記憶共有型マルチプロセッサシステム及びその共有領域設定方法 |
US6745272B2 (en) * | 2001-04-04 | 2004-06-01 | Advanced Micro Devices, Inc. | System and method of increasing bandwidth for issuing ordered transactions into a distributed communication system |
WO2003003194A1 (fr) * | 2001-06-27 | 2003-01-09 | Sony Corporation | Dispositif a circuit integre, dispositif de traitement de l'information, procede de gestion de memoire de support d'information, terminal mobile, dispositif a circuit integre a semi-conducteur, et procede de communication par terminal mobile |
US20030177367A1 (en) * | 2002-03-14 | 2003-09-18 | International Business Machines Corporation | Controlling access to a disk drive in a computer system running multiple operating systems |
US7003631B2 (en) * | 2002-05-15 | 2006-02-21 | Broadcom Corporation | System having address-based intranode coherency and data-based internode coherency |
EP1550036B1 (en) * | 2002-10-07 | 2008-01-02 | Fujitsu Siemens Computers, Inc. | Method of solving a split-brain condition in a cluster computer system |
US6981097B2 (en) * | 2003-03-14 | 2005-12-27 | Wisconsin Alumni Research Foundation | Token based cache-coherence protocol |
US8756390B2 (en) * | 2005-12-05 | 2014-06-17 | International Business Machines Corporation | Methods and apparatuses for protecting data on mass storage devices |
US7581074B2 (en) | 2006-05-19 | 2009-08-25 | International Business Machines Corporation | Facilitating use of storage access keys to access storage |
US7752417B2 (en) * | 2006-06-05 | 2010-07-06 | Oracle America, Inc. | Dynamic selection of memory virtualization techniques |
US7886156B2 (en) * | 2006-09-18 | 2011-02-08 | John Franco Franchi | Secure universal transaction system |
WO2008044837A1 (en) * | 2006-10-10 | 2008-04-17 | Data Locker International Llc | Security system for external data storage apparatus and control method thereof |
WO2008078564A1 (ja) * | 2006-12-22 | 2008-07-03 | Panasonic Corporation | 情報処理装置、集積回路、方法、およびプログラム |
US8086585B1 (en) * | 2008-09-30 | 2011-12-27 | Emc Corporation | Access control to block storage devices for a shared disk based file system |
US8363663B2 (en) * | 2009-04-02 | 2013-01-29 | The Boeing Company | Methods and apparatus for routing data to nodes |
CA2790009C (en) * | 2010-02-18 | 2017-01-17 | Katsumi Inoue | Memory having information refinement detection function, information detection method using memory, device including memory, information detection method, method for using memory, and memory address comparison circuit |
-
2011
- 2011-12-28 JP JP2011290025A patent/JP5541275B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-07 US US13/606,054 patent/US20130174224A1/en not_active Abandoned
- 2012-09-12 TW TW101133281A patent/TWI453625B/zh not_active IP Right Cessation
- 2012-10-09 EP EP12187772.4A patent/EP2610755A3/en not_active Withdrawn
- 2012-10-17 US US13/654,274 patent/US8521977B2/en not_active Expired - Fee Related
- 2012-10-29 KR KR1020120120734A patent/KR101403233B1/ko not_active IP Right Cessation
- 2012-10-30 CN CN2012104245530A patent/CN103186481A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01240947A (ja) * | 1988-03-23 | 1989-09-26 | Hitachi Ltd | 主記憶の記憶保護方式 |
JPH11505652A (ja) * | 1996-03-22 | 1999-05-21 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 単一アドレス空間内の保護ドメイン |
JP2001515632A (ja) * | 1998-01-07 | 2001-09-18 | 富士通株式会社 | 統合されたメッセージ・パッシング・サポートを有する分散共有メモリマルチプロセッサ用メモリ保護機構 |
JP2003241961A (ja) * | 2002-02-19 | 2003-08-29 | Fujitsu Ltd | マルチスレッドプロセッサにおける共有レジスタファイル制御方式 |
US20040215907A1 (en) * | 2003-04-24 | 2004-10-28 | International Business Machines Corporation | Buffer pre-registration |
JP2005352962A (ja) * | 2004-06-14 | 2005-12-22 | Sony Corp | 情報管理装置及び情報管理方法 |
WO2007129482A1 (ja) * | 2006-04-06 | 2007-11-15 | Sony Corporation | ブリッジ、プロセッサユニット、情報処理装置およびアクセス制御方法 |
US20090216921A1 (en) * | 2006-04-06 | 2009-08-27 | Sony Corporation | Bridge, processor unit, information processing apparatus, and access control method |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015179488A (ja) * | 2014-03-19 | 2015-10-08 | 富士通株式会社 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
EP2921965A1 (en) | 2014-03-19 | 2015-09-23 | Fujitsu Limited | Information processing device and shared memory management method |
JP2016134041A (ja) * | 2015-01-20 | 2016-07-25 | 富士通株式会社 | 情報処理システム、情報処理装置、メモリアクセス制御方法 |
US10198365B2 (en) | 2015-01-20 | 2019-02-05 | Fujitsu Limited | Information processing system, method and medium |
US10628056B2 (en) | 2015-12-18 | 2020-04-21 | Fujitsu Limited | Information processing apparatus and shared memory management method |
JP2017111750A (ja) * | 2015-12-18 | 2017-06-22 | 富士通株式会社 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
JP2017111751A (ja) * | 2015-12-18 | 2017-06-22 | 富士通株式会社 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
JP2017123051A (ja) * | 2016-01-07 | 2017-07-13 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及び演算処理装置 |
JP2017191464A (ja) * | 2016-04-13 | 2017-10-19 | 富士通株式会社 | 情報処理システム、送信装置および情報処理システムの制御方法 |
US10909044B2 (en) | 2016-04-27 | 2021-02-02 | Nec Corporation | Access control device, access control method, and recording medium containing access control program |
JP2021512405A (ja) * | 2018-02-02 | 2021-05-13 | エイアールエム リミテッド | メモリ・アクセスにおける保護タグ・チェックの制御 |
JP7349437B2 (ja) | 2018-02-02 | 2023-09-22 | アーム・リミテッド | メモリ・アクセスにおける保護タグ・チェックの制御 |
JP2021532474A (ja) * | 2018-07-31 | 2021-11-25 | アーム・リミテッド | ガード・タグ紛失の取り扱い |
JP7317099B2 (ja) | 2018-07-31 | 2023-07-28 | アーム・リミテッド | ガード・タグ紛失の取り扱い |
Also Published As
Publication number | Publication date |
---|---|
US20130174224A1 (en) | 2013-07-04 |
TWI453625B (zh) | 2014-09-21 |
EP2610755A3 (en) | 2014-04-09 |
US20130173867A1 (en) | 2013-07-04 |
KR101403233B1 (ko) | 2014-06-02 |
KR20130076696A (ko) | 2013-07-08 |
EP2610755A2 (en) | 2013-07-03 |
CN103186481A (zh) | 2013-07-03 |
US8521977B2 (en) | 2013-08-27 |
JP5541275B2 (ja) | 2014-07-09 |
TW201342112A (zh) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5541275B2 (ja) | 情報処理装置および不正アクセス防止方法 | |
JP5598493B2 (ja) | 情報処理装置、演算装置および情報転送方法 | |
US10169080B2 (en) | Method for work scheduling in a multi-chip system | |
US8234407B2 (en) | Network use of virtual addresses without pinning or registration | |
CN103080918B (zh) | 功率优化的中断传递 | |
US8171230B2 (en) | PCI express address translation services invalidation synchronization with TCE invalidation | |
US9529532B2 (en) | Method and apparatus for memory allocation in a multi-node system | |
JP5573829B2 (ja) | 情報処理装置およびメモリアクセス方法 | |
US20200117395A1 (en) | Multi-processor bridge with cache allocate awareness | |
JP5565425B2 (ja) | 演算装置、情報処理装置および演算方法 | |
US10592459B2 (en) | Method and system for ordering I/O access in a multi-node environment | |
US20150254182A1 (en) | Multi-core network processor interconnect with multi-node connection | |
US9372800B2 (en) | Inter-chip interconnect protocol for a multi-chip system | |
TWI553560B (zh) | 資料處理之方法、連貫附加處理器代理伺服器、處理單元、資料處理系統及設計結構 | |
CN115269457A (zh) | 使得缓存能够在支持地址转换服务的设备内存储进程特定信息的方法和装置 | |
JP2014160502A (ja) | 情報処理装置およびメモリアクセス方法 | |
JP6668908B2 (ja) | 情報処理システム、送信装置および情報処理システムの制御方法 | |
US20230318606A1 (en) | Interface device and method of operating the same | |
KR20230086548A (ko) | 이종의 멀티 cpu 간에 물리 자원을 공유하기 위한 제어권을 관리하는 시스템온칩 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5541275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |