JP2017111750A - 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム - Google Patents
情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム Download PDFInfo
- Publication number
- JP2017111750A JP2017111750A JP2015247724A JP2015247724A JP2017111750A JP 2017111750 A JP2017111750 A JP 2017111750A JP 2015247724 A JP2015247724 A JP 2015247724A JP 2015247724 A JP2015247724 A JP 2015247724A JP 2017111750 A JP2017111750 A JP 2017111750A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- node
- access
- unit
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000015654 memory Effects 0.000 title claims abstract description 230
- 230000010365 information processing Effects 0.000 title claims abstract description 102
- 238000007726 management method Methods 0.000 title claims description 85
- 230000002159 abnormal effect Effects 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims description 51
- 230000005856 abnormality Effects 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 13
- 230000000875 corresponding effect Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 239000000725 suspension Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
- G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2033—Failover techniques switching over of hardware resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1008—Correctness of operation, e.g. memory ordering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
「ノード」: 一つ以上のOS(Operating System)が動作する情報処理装置(コンピュータシステム)。仮想化機能を有するコンピュータシステムでは、ノード内を論理的に複数の論理ドメインに分割して、複数のOSを稼働させることもできる。
「ノード間の共有メモリ」: 複数のノード(複数の異なるOS上で動作する複数のアプリケーション)からアクセス(リード/ライト)可能な共有メモリ。
「リモートノード」: ホームノードのメモリを参照したり更新したりするノード。
「セグメント」: 共有メモリの管理単位。セグメント毎に後述するメモリトークンを設定することができる。
「セグメントサイズ」: 共有メモリの管理単位のサイズ。例えば、4MB(メガバイト)、32MB、256MB、2GB(ギガバイト)等。
「PA」: 物理アドレス。物理位置によって割り振られるアドレス。
「アクセストークン」: リモートノードからホームノード(他ノード)の共有メモリにアクセスする際に設定されるメモリアクセスキー。
・リモートノードからのメモリアクセス要求に付加されたアクセストークンとホームノードのメモリトークンレジスタに設定されたメモリトークンに基づいて、ハードウェアがメモリアクセス要求実行の可否を制御する。
・ホームノードのメモリトークンとリモートノードのアクセストークンが一致する場合は、共有メモリにアクセス(リード及びライト)することが可能。
・ホームノードのメモリトークンとリモートノードのアクセストークンが不一致の場合、共有メモリにアクセス(リード及びライト)しようとすると、例外トラップが発生してアクセス不可。
2 情報処理システム
3 サービスプロセッサ
4 クロスバーネットワーク
11 CPUチップ
12 ディスクユニット
13 通信インターフェイス
14 コア
15 メモリ
16 ストランド
17 HDD
18 二次キャッシュ
19 一次キャッシュ
20 命令キャッシュ
21 データキャッシュ
22 命令制御部
23 命令バッファ
24 演算部
25 レジスタ部
26 メモリ
27 メモリトークンレジスタ
28 アクセストークンレジスタ
29 チェック部
31 CPU
32 メモリ
33 通信インターフェイス
41 VCPU
42 ローカルメモリ
43 共有メモリ
44 ディスク装置
50 ハイパーバイザ
60 OS
61 共有メモリ管理部
70 管理テーブル
71 ノード・プロセス管理部
72 セグメント情報通知部
73 アクセス停止部
74 キャッシュフラッシュ部
75 メモリアクセストークン設定部
76 アクセス再開部
80 アプリケーション
81 アクセストークン
82 セグメント
Claims (6)
- 複数の他の情報処理装置とともに情報処理システムを構築し、該複数の他の情報処理装置からアクセスされる共有メモリを有する情報処理装置において、
前記共有メモリのそれぞれの単位領域と単位領域毎に使用許可を受けた情報処理装置を対応付ける管理情報を記憶する管理情報記憶部と、
前記共有メモリの単位領域毎にアクセスの認証制御に用いる認証情報を記憶する認証情報記憶部と、
前記複数の他の情報処理装置のうち異常が検出された異常情報処理装置が使用していた停止対象領域へのアクセスの停止指示を、前記管理情報に基づいて、該異常情報処理装置を除く他の情報処理装置に通知する第1の通知部と、
前記停止対象領域の各単位領域に対応する認証情報記憶部に新しい認証情報を設定する設定部と、
前記第1の通知部により前記停止指示が通知された情報処理装置に前記新しい認証情報とアクセスの再開指示を通知する第2の通知部と
を有することを特徴とする情報処理装置。 - 前記設定部が前記認証情報記憶部に新しい認証情報を設定する前に前記停止対象領域に対してキャッシュフラッシュを実行するフラッシュ実行部をさらに有することを特徴とする請求項1に記載の情報処理装置。
- 前記第1の通知部は、前記停止対象領域へのアクセスの停止指示を、前記異常情報処理装置を除く他の情報処理装置で動作するアプリケーションのうち該停止対象領域の各単位領域のいずれかを使用するアプリケーションに通知し、
前記第2の通知部は、前記第1の通知部により前記停止指示が通知されたアプリケーションに前記新しい認証情報とアクセスの再開指示を通知することを特徴とする請求項1又は2に記載の情報処理装置。 - 前記異常情報処理装置は、動作するアプリケーションに異常が発生した情報処理装置であることを特徴とする請求項1、2又は3に記載の情報処理装置。
- 複数の他の情報処理装置とともに情報処理システムを構築し、該複数の他の情報処理装置からアクセスされる共有メモリを有する情報処理装置による共有メモリ管理方法において、
前記共有メモリのそれぞれの単位領域と単位領域毎に使用許可を受けた情報処理装置を対応付ける管理情報に基づいて、
前記複数の他の情報処理装置のうち異常が検出された異常情報処理装置が使用していた停止対象領域へのアクセスの停止指示を、該異常情報処理装置を除く他の情報処理装置に通知し、
前記停止対象領域の各単位領域に対応する認証情報を新しい認証情報に更新し、
前記停止指示を通知した情報処理装置に前記新しい認証情報とアクセスの再開指示を通知する
ことを特徴とする共有メモリ管理方法。 - 複数の他の情報処理装置とともに情報処理システムを構築し、該複数の他の情報処理装置からアクセスされる共有メモリを有する情報処理装置で実行される共有メモリ管理プログラムにおいて、
前記共有メモリのそれぞれの単位領域と単位領域毎に使用許可を受けた情報処理装置を対応付ける管理情報に基づいて、
前記複数の他の情報処理装置のうち異常が検出された異常情報処理装置が使用していた停止対象領域へのアクセスの停止指示を、該異常情報処理装置を除く他の情報処理装置に通知し、
前記停止対象領域の各単位領域に対応する認証情報を新しい認証情報に更新し、
前記停止指示を通知した情報処理装置に前記新しい認証情報とアクセスの再開指示を通知する
処理を前記情報処理装置に実行させることを特徴とする共有メモリ管理プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015247724A JP2017111750A (ja) | 2015-12-18 | 2015-12-18 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
US15/341,042 US20170177508A1 (en) | 2015-12-18 | 2016-11-02 | Information processing apparatus and shared-memory management method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015247724A JP2017111750A (ja) | 2015-12-18 | 2015-12-18 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017111750A true JP2017111750A (ja) | 2017-06-22 |
Family
ID=59067117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015247724A Ceased JP2017111750A (ja) | 2015-12-18 | 2015-12-18 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170177508A1 (ja) |
JP (1) | JP2017111750A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013140446A (ja) * | 2011-12-28 | 2013-07-18 | Fujitsu Ltd | 情報処理装置および不正アクセス防止方法 |
JP2015179488A (ja) * | 2014-03-19 | 2015-10-08 | 富士通株式会社 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6654902B1 (en) * | 2000-04-11 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Persistent reservation IO barriers |
JP2006309638A (ja) * | 2005-05-02 | 2006-11-09 | Hitachi Ltd | 計算機システムおよびその計算機システムに用いられるホスト計算機およびストレージ装置、ならびに、計算機システムに用いられるボリューム切替方法 |
WO2010013092A1 (en) * | 2008-07-30 | 2010-02-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Systems and method for providing trusted system functionalities in a cluster based system |
US9602276B2 (en) * | 2010-06-11 | 2017-03-21 | Qualcomm Incorporated | Method and apparatus for virtual pairing with a group of semi-connected devices |
US9286172B2 (en) * | 2011-12-22 | 2016-03-15 | Intel Corporation | Fault-aware mapping for shared last level cache (LLC) |
JP5614419B2 (ja) * | 2012-02-29 | 2014-10-29 | 富士通株式会社 | 情報処理装置、制御方法および制御プログラム |
-
2015
- 2015-12-18 JP JP2015247724A patent/JP2017111750A/ja not_active Ceased
-
2016
- 2016-11-02 US US15/341,042 patent/US20170177508A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013140446A (ja) * | 2011-12-28 | 2013-07-18 | Fujitsu Ltd | 情報処理装置および不正アクセス防止方法 |
JP2015179488A (ja) * | 2014-03-19 | 2015-10-08 | 富士通株式会社 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20170177508A1 (en) | 2017-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9411646B2 (en) | Booting secondary processors in multicore system using kernel images stored in private memory segments | |
CN110998562B (zh) | 在分布式集群系统中隔开节点 | |
US9110717B2 (en) | Managing use of lease resources allocated on fallover in a high availability computing environment | |
US20170206175A1 (en) | Hypervisor-enforced self encrypting memory in computing fabric | |
JP2011128967A (ja) | 仮想計算機の移動方法、仮想計算機システム及びプログラム | |
WO2015074512A1 (zh) | 一种访问物理资源的方法和装置 | |
JP2016167143A (ja) | 情報処理システムおよび情報処理システムの制御方法 | |
JP2017227969A (ja) | 制御プログラム、システム、及び方法 | |
JP2004302632A (ja) | コンピュータ処理方法及びその実施システム並びにその処理プログラム | |
CN114661428A (zh) | 一种原子操作的处理方法、设备、装置及存储介质 | |
JP2013206379A (ja) | クラスタ監視装置、クラスタ監視方法、及びプログラム | |
JP2014178981A (ja) | フォールトトレラントサーバ | |
JP6337607B2 (ja) | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム | |
JP2016513309A (ja) | 分散コンピューティングシステムのコンピューティングノードにおける障害に起因するエラー伝播の制御 | |
US11947463B2 (en) | Method and apparatus for managing memory in memory disaggregation system | |
US10628056B2 (en) | Information processing apparatus and shared memory management method | |
JP2017033375A (ja) | 並列計算システム、マイグレーション方法、及びマイグレーションプログラム | |
JP2017111750A (ja) | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム | |
JP2016197360A (ja) | 情報処理装置、情報処理装置の制御プログラム及び情報処理装置の制御方法 | |
US20140082313A1 (en) | Storage class memory evacuation | |
JP2014063356A (ja) | 情報処理方法、プログラム、情報処理装置、及び情報処理システム。 | |
JP6012479B2 (ja) | 情報処理システム、制御方法および制御プログラム | |
JP5478372B2 (ja) | ゲストos制御システム | |
US20150229642A1 (en) | Controlling access to storage devices shared by host systems | |
US20230275931A1 (en) | Dynamic management of role-based access control systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191224 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20200630 |