JP2013137832A - ログ記録装置 - Google Patents
ログ記録装置 Download PDFInfo
- Publication number
- JP2013137832A JP2013137832A JP2013079506A JP2013079506A JP2013137832A JP 2013137832 A JP2013137832 A JP 2013137832A JP 2013079506 A JP2013079506 A JP 2013079506A JP 2013079506 A JP2013079506 A JP 2013079506A JP 2013137832 A JP2013137832 A JP 2013137832A
- Authority
- JP
- Japan
- Prior art keywords
- log recording
- access
- log
- recording condition
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】効率的にログを記録すること。
【解決手段】ログ記録装置は、ログ記録メモリ10と、CPU1からメモリ空間へのアクセス内容を取得するアクセス制御部6と、アクセス先のアドレス、アクセス種別またはこれらの組み合わせを用いて規定されるログ記録条件11を記憶するログ記録条件記憶部7と、前記アクセス制御部6が前記アクセス内容を取得する毎に当該取得したアクセス内容が前記ログ記録条件記憶部7が記憶するログ記録条件11を満たすか否かを判定するログ記録条件判定部8と、を備える。前記アクセス制御部6は、前記ログ記録条件判定部8が前記ログ記録条件11を満たすと判定したアクセス内容を前記ログ記録メモリ10に格納し、前記ログ記録条件判定部8が前記ログ記録条件11を満たさないと判定したアクセス内容を前記ログ記録メモリ10に格納しない。
【選択図】図1
【解決手段】ログ記録装置は、ログ記録メモリ10と、CPU1からメモリ空間へのアクセス内容を取得するアクセス制御部6と、アクセス先のアドレス、アクセス種別またはこれらの組み合わせを用いて規定されるログ記録条件11を記憶するログ記録条件記憶部7と、前記アクセス制御部6が前記アクセス内容を取得する毎に当該取得したアクセス内容が前記ログ記録条件記憶部7が記憶するログ記録条件11を満たすか否かを判定するログ記録条件判定部8と、を備える。前記アクセス制御部6は、前記ログ記録条件判定部8が前記ログ記録条件11を満たすと判定したアクセス内容を前記ログ記録メモリ10に格納し、前記ログ記録条件判定部8が前記ログ記録条件11を満たさないと判定したアクセス内容を前記ログ記録メモリ10に格納しない。
【選択図】図1
Description
本発明は、組み込みコントローラに具備されるログ記録装置に関する。
組込みコントローラを用いた開発においては、障害解析や性能測定のため、I/Oアクセスのログを取得することが広く行われている。ログの取得は、一般的にはソフトウェアにログ取得用の記述を追加することにより行われるが、本来実行すべき処理に対して余分な処理を追加することになるため、CPU(Central Processing Unit)の処理性能を低下させてしまう。このため、製品化時にはCPUの処理性能を確保するためログ取得用の記述を無効にするのが普通である。
しかしながら、ログ取得用の記述を無効にすると、障害解析が行えなくなってしまうため、製品出荷後の障害解析が困難となる。一方、ログ取得用の記述を有効にすると、CPUの処理性能が低下してしまうため、処理性能に余裕があるCPUを使用する必要があるなど不合理となっていた。このため、CPUの処理性能を低下させることなく障害解析を行うためのログ取得を行うことができるログ記録装置が必要となる。
例えば特許文献1に開示されている技術によれば、メインメモリとは別にI/Oログ記録メモリを設けて当該I/O格納メモリをI/O・メモリ制御回路に接続し、I/O・メモリ制御回路は、CPUからI/Oアクセスサイクルが発生すると、そのアクセスに対する応答を行うと同時にアクセスの発生日時とアドレスとデータをI/Oログ記録メモリに格納する。これにより、メインメモリを消費せず、かつ、CPUの性能低下を防ぐことができるようになる。
しかしながら、上記特許文献1の技術によれば、発生したアクセスがI/OアクセスであればすべてI/Oログの記録を行うようになっていることから、I/Oアクセスが頻発する場合や長期間に渡ってログ記録を行う場合にはI/Oログ記録メモリの容量が不足して必要なログが取得できないという問題がある。一方で、I/Oログ記録メモリの容量を大きくすると、I/Oログの量も膨大となるため、障害解析の際に原因となったI/Oログを探し出すのが困難になるという問題がある。また、I/Oログ記録メモリを大きくするのはメモリのコスト増大につながり不合理となることから、I/Oログ記録メモリをいたずらに大きくすることはできず、取得できるI/Oログの量は制約されてしまうという問題がある。
本発明は、上記に鑑みてなされたものであって、効率よくログを記録することができるログ記録装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、ログ記録メモリと、CPUからメモリ空間へのアクセス内容を取得するアクセス制御部と、アクセス先のアドレス、アクセス種別またはこれらの組み合わせを用いて規定されるログ記録条件を記憶するログ記録条件記憶部と、前記アクセス制御部が前記アクセス内容を取得する毎に当該取得したアクセス内容が前記ログ記録条件記憶部が記憶するログ記録条件を満たすか否かを判定するログ記録条件判定部と、を備え、前記アクセス制御部は、前記ログ記録条件判定部が前記ログ記録条件を満たすと判定したアクセス内容を前記ログ記録メモリに格納し、前記ログ記録条件判定部が前記ログ記録条件を満たさないと判定したアクセス内容を前記ログ記録メモリに格納しない、ことを特徴とする。
本発明にかかるログ記録装置は、CPUにオーバヘッドを生じせしめることなく、かつログ記録メモリを効率的に使用することができるので、効率よくログを記録することができるという効果を奏する。
以下に、本発明にかかるログ記録装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態.
図1は、本発明の実施の形態のログ記録装置を適用した組み込みコントローラの構成を示す図である。図示するように、組み込みコントローラ100は、CPU1、ASIC(Application−Specific Integrated Circuit)2、内部回路4、外部回路5、アクセス制御部6、ログ記録条件記憶部7、ログ記録条件判定部8、計時部9およびログ記録メモリ10を備えている。
図1は、本発明の実施の形態のログ記録装置を適用した組み込みコントローラの構成を示す図である。図示するように、組み込みコントローラ100は、CPU1、ASIC(Application−Specific Integrated Circuit)2、内部回路4、外部回路5、アクセス制御部6、ログ記録条件記憶部7、ログ記録条件判定部8、計時部9およびログ記録メモリ10を備えている。
CPU1は、組み込みコントローラ100を制御するためのプログラム3を実行する演算装置である。CPU1は、プログラム3に基づいてASIC2の内部に備える内部回路4、またはASIC2を介した外部回路5へのアクセスを実行する。
ASIC2は、CPU1からアクセスされ、組み込みコントローラ100の目的を実現するために設計された種々の処理を行う集積回路であるとともに、CPU1からのアクセスにかかるログを記録する実施の形態のログ記録装置として機能する。
内部回路4および外部回路5は、CPU1からアクセスされ、前記組み込みコントローラ100の目的を実現するための機能の一部を実現する回路である。内部回路4はASIC2の内部でアクセス制御部6に接続されており、外部回路5はASIC2の外部でアクセス制御部6に接続されている。
アクセス制御部6は、CPU1からのアクセスに対して応答するとともに、ログ記録条件判定部8での判定結果に基づいて、前記アクセスの内容をログとしてログ記録メモリ10に格納する制御を行う。
ログ記録条件記憶部7は、CPU1からのアクセスをログとして記録するか否かを判定するために使用される条件(ログ記録条件11)を保持する記憶装置であって、例えばレジスタや小規模なメモリで構成される。
なお、内部回路4や外部回路5は、レジスタやメモリなどの記憶装置を備えており、当該記憶装置はCPU1が認識可能なメモリアドレス空間にマップされている。CPU1は、メモリアドレス空間にマップされている当該記憶装置にデータをリード/ライトすることによって内部回路4や外部回路5との間のアクセスを実行する。すなわち、CPU1がASIC2を介して行うアクセスの内容は、アクセス先のアドレス、アクセス対象のデータ、およびリードアクセスであるかライトアクセスであるかを示すアクセス種別を含んでいる。ログ記録条件11は、アクセス先のアドレス、アクセス対象のデータ、もしくはアクセス種別、またはこれらの組み合わせを用いてログ記録のための条件を規定する。
図2は、ログ記録条件記憶部7に保持されるログ記録条件11のデータ構造の例を説明する図である。図2に示すように、ログ記録条件11は、アクセス対象のアドレスの範囲の先頭および末尾を指定するためのフィールドと、アクセス対象のデータの範囲の最小値および最大値を指定するためのフィールドと、アクセス種別を指定するためのフィールドとを備えている。アドレス範囲が記述されるフィールドおよびデータの範囲が記述されるフィールドには、各フィールドに設定された夫々の値を有効とするか無効とするかを指定するフラグが夫々付されている。また、アクセス種別を指定するフィールドには、リード時のログ記録を有効とするか無効とするかを指定するフラグと、ライト時のログ記録を有効とするか無効とするかを指定するフラグとが格納される。
ログ記録条件11にこのようなデータ構造を持たせることにより、ユーザは、アクセス対象のアドレス範囲、データの範囲、アクセス種別の夫々に設定した条件またはこれらを組み合わせた条件でログを記録させることができるようになる。例えば、アクセス対象のアドレス範囲の先頭を100番地、末尾を200番地として当該アドレス範囲の先頭および末尾を有効とし、アクセス種別にライトを設定することによって、前記アドレス範囲に対するライトアクセスが発生したときに当該ライトアクセスの内容をログ記録させることができる。上記アドレス範囲およびアクセス種別の設定のほかに最小値を1、最大値を10とするデータ範囲を設定して当該データ範囲の最小値および最大値を有効とすることによって、前記アドレス範囲に当該設定したデータ範囲のデータを書き込むライトアクセスが発生したときに、当該ライトアクセスの内容をログ記録させることができる。ユーザは、プログラム3の実行中に発生しうるアクセスのうち、障害検出や性能測定のため特に注目するアドレス範囲やデータ範囲、アクセス種別を設定すればよい。なお、ログ記録条件11は複数設定できるようにしてもよい。
なお、ログとして記録される内容は、例えばアクセス先のアドレスおよびアクセス種別を含む。また、アクセス種別がライトの場合には、書き込み対象のデータを含めるようにしてもよい。また、アクセス種別がリードの場合には、読み出されたデータを含めるようにしてもよい。
ログ記録条件判定部8は、CPU1からのアクセスが、ログとして記録すべきアクセスか否かを、ログ記録条件記憶部7に設定されたログ記録条件11に基づいて判定する回路である。
計時部9は、時刻をカウントするカウンタであって、アクセス制御部6は、CPU1からアクセスを受けた際に計時部9からアクセス時刻を取得する。
ログ記録メモリ10は、CPU1からのアクセスの内容がログ(ログ12)として格納されるメモリ装置である。
図3は、本発明の実施の形態のログ記録装置を適用した組み込みコントローラ100の動作を説明するフローチャートである。
まず、動作開始時には、CPU1は、プログラム3を実行することにより、ログ記録条件記憶部7に対してログ記録条件11を設定する(ステップS1)。ログ記録条件11が設定された後、アクセス制御部6は、CPU1から内部回路4または外部回路5へのアクセスを監視しており(ステップS2、No)、アクセスが発生すると(ステップS2、Yes)、アクセス制御部6は、当該アクセスを受けたことに対する応答をCPU1に対して行う(ステップS3)。一方、ログ記録条件判定部8は、当該アクセスがログ記録条件記憶部7に設定されているログ記録条件11に合致するか否かを判定する(ステップS4)。具体的には、ログ記録条件判定部8は、当該アクセスのアクセス先アドレスがログ記録条件11に設定されているアドレス範囲に含まれているか否か、当該アクセスで読み出されたデータまたは書き込まれるデータが、ログ記録条件11に設定されているデータ範囲内にあるか否か、当該アクセスの種別がログ記録条件11に設定されているアクセス種別に該当するか否かを判定する。なお、ログ記録条件11が複数設定されている場合には、ログ記録条件判定部8は、CPU1からのアクセスが当該設定されているログ記録条件11のうちの何れか一つに合致するか否かを判定する。CPU1からのアクセスが条件に合致しなかった場合(ステップS4、No)、ステップS2の処理に移行する。
CPU1からのアクセスがログ記録条件11に合致した場合(ステップS4、Yes)、アクセス制御部6は、計時部9からアクセス時の時刻を取得して(ステップS5)、アクセスの内容を、当該取得した時刻を付してログ記録メモリ10に格納する(ステップS6)し、ステップS2の処理に移行する。
次に、図4〜図7を用いて本発明の実施の形態の効果を説明する。図4は、プログラム3の一例を示す図であり、図5は、本発明の実施の形態の比較としてプログラムを用いてログ記録を行う場合のプログラムの一例を示す図である。
図5に示すように、プログラムを用いてログ記録を行う場合、ログ出力用の記述がプログラム中に埋め込まれる。CPUは、プログラムにおける通常動作にかかる記述のほかにログ出力用の記述を実行する必要があるため、余計な記述を実行する分のオーバヘッドを発生させてしまう。これに対して、図4に示すように、本発明の実施の形態によれば、ログ記録用の記述をプログラム3中に記述することなくログ記録を行うことができる。つまり、CPU1にログ記録に伴うオーバヘッドを生じせしめることがない。したがって、製品出荷以降にもログ記録を実行するようにして、ログ記録メモリ10に蓄積されたログ12を製品出荷後に障害が発生した場合の障害の解析に供することもできるようになる。
図6は、本発明の実施の形態を適用することによりログ記録メモリ10に記録されるログ12を示す図であり、図7は、本発明の実施の形態の比較としてアクセスにかかるログを全て記録した場合のログを示す図である。
図7に示すように、アクセスにかかるログを全て記録した場合、アクセスが5つ発生した場合に夫々のアクセスに対応する5つのログが全て記録される。これに対して、図6に示すように、本発明の実施の形態によれば、ログ記録条件11の設定内容に合致するログ(ここではアクセス1およびアクセス4にかかるログ)のみがログ記録メモリ10に格納される。つまり、本発明の実施の形態によれば、必要なログを絞って記録することができるので、ログ記録メモリ10を効率的に使用することが可能となる。したがって、製品出荷後にもログ記録を実行させるようにする場合、全アクセスにかかるログを記録する場合に比べて小さい容量のログ記録メモリ10でログ記録を行うことができるようになる。
このように、本発明の実施の形態によれば、ログ記録メモリ10と、CPU1からメモリ空間へのアクセス内容を取得するアクセス制御部6と、ログ記録条件11を記憶するログ記録条件記憶部7と、前記アクセス制御部6が前記アクセス内容を取得する毎に当該取得したアクセス内容が前記ログ記録条件記憶部7が記憶するログ記録条件11を満たすか否かを判定するログ記録条件判定部8と、を備え、前記アクセス制御部6は、前記ログ記録条件判定部8が前記ログ記録条件11を満たすと判定したアクセス内容を前記ログ記録メモリ10に格納し、前記ログ記録条件判定部8が前記ログ記録条件11を満たさないと判定したアクセス内容を前記ログ記録メモリ10に格納しない、ように構成したので、CPU1にオーバヘッドを生じせしめることなく、かつログ記録メモリ10を効率的に使用することができる。すなわち、効率よくログを記録することができる。
また、ログ記録条件11は、アクセス先のアドレス、データの値もしくはアクセス種別またはこれらの組み合わせを用いて規定されるようにしたので、ユーザは柔軟にログ記録のための条件を設定することができるようになる。
なお、以上の説明においては、内部回路4および外部回路5はアクセス制御部6を介して接続されているとして説明したが、図8に示す組み込みコントローラ200のように、内部回路4、外部回路5に対応する機能を有する周辺回路13、14がCPU1とバス接続され、ログ記録装置としてのASIC2は当該バスからアドレス、データ、アクセス種別を読み出して、当該読み出した内容をログ記録するように構成してもよい。
また、ASIC2を用いてログ記録装置を実現するものとして説明したが、ASIC2に対応する機能をFPGA(Field Programmable Gate Array)やCPLD(Complex Programmable Logic Device)を用いて実現するようにしても構わない。
また、ログ記録メモリ10をフラッシュメモリカードなどの着脱可能なメモリ装置で構成するようにしてもよい。このようにすることによって、ユーザは、ログを解析する際にログ記録メモリ10を取り外し、取り外したログ記録メモリ10からログをパーソナルコンピュータなどに読み出して解析することができるため、ユーザにとっての利便性が向上する。
1 CPU、2 ASIC、3 プログラム、4 内部回路、5 外部回路、6 アクセス制御部、7 ログ記録条件記憶部、8 ログ記録条件判定部、9 計時部、10 ログ記録メモリ、11 ログ記録条件、12 ログ、13,14 周辺回路、100,200 組み込みコントローラ。
Claims (3)
- ログ記録メモリと、
CPUからメモリ空間へのアクセス内容を取得するアクセス制御部と、
アクセス先のアドレス、アクセス種別またはこれらの組み合わせを用いて規定されるログ記録条件を記憶するログ記録条件記憶部と、
前記アクセス制御部が前記アクセス内容を取得する毎に当該取得したアクセス内容が前記ログ記録条件記憶部が記憶するログ記録条件を満たすか否かを判定するログ記録条件判定部と、
を備え、
前記アクセス制御部は、前記ログ記録条件判定部が前記ログ記録条件を満たすと判定したアクセス内容を前記ログ記録メモリに格納し、前記ログ記録条件判定部が前記ログ記録条件を満たさないと判定したアクセス内容を前記ログ記録メモリに格納しない、
ことを特徴とするログ記録装置。 - 前記ログ記録メモリは着脱可能なメモリ装置である、
ことを特徴とする請求項1に記載のログ記録装置。 - 前記アクセス制御部は、バスを介して前記CPUと接続され、前記CPUから前記バスに送信されるアドレス、データおよびアクセス種別を取得対象とする、
ことを特徴とする請求項1に記載のログ記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013079506A JP2013137832A (ja) | 2013-04-05 | 2013-04-05 | ログ記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013079506A JP2013137832A (ja) | 2013-04-05 | 2013-04-05 | ログ記録装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012556339A Division JPWO2012108020A1 (ja) | 2011-02-09 | 2011-02-09 | ログ記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013137832A true JP2013137832A (ja) | 2013-07-11 |
Family
ID=48913411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013079506A Pending JP2013137832A (ja) | 2013-04-05 | 2013-04-05 | ログ記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013137832A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08314764A (ja) * | 1995-05-17 | 1996-11-29 | Fujitsu Ltd | バストレーサ |
JP2006221559A (ja) * | 2005-02-14 | 2006-08-24 | Nec Saitama Ltd | 携帯電話機のバスモニターシステム、方法及びプログラム |
-
2013
- 2013-04-05 JP JP2013079506A patent/JP2013137832A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08314764A (ja) * | 1995-05-17 | 1996-11-29 | Fujitsu Ltd | バストレーサ |
JP2006221559A (ja) * | 2005-02-14 | 2006-08-24 | Nec Saitama Ltd | 携帯電話機のバスモニターシステム、方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10089212B2 (en) | Memory system, information processing system, and host device outputting debugging information through a host interface | |
US20150121023A1 (en) | Operating A Memory Management Controller | |
US10789184B2 (en) | Vehicle control device | |
EP2615551B1 (en) | Abnormality inspection device, central processing unit, and abnormality inspection method | |
WO2012108020A1 (ja) | ログ記録装置 | |
WO2019001334A1 (zh) | 一种栈溢出处理的方法及装置 | |
JPWO2013088818A1 (ja) | 仮想計算機システム、仮想化機構、及びデータ管理方法 | |
JP2008287319A (ja) | 半導体デバイス、電子装置及びアクセスログ取得方法 | |
JP2013225208A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
JP5579003B2 (ja) | アドレス変換検査装置、中央処理演算装置、及びアドレス変換検査方法 | |
JP5504604B2 (ja) | Ram診断装置 | |
JP6145193B2 (ja) | メモリへの読取り又は書込み | |
JP2013137832A (ja) | ログ記録装置 | |
JP2015005124A (ja) | 電子機器用のデバイス及び前記デバイスを搭載した電子機器 | |
JP2016091277A (ja) | トレースシステムおよびicチップ | |
TWI444824B (zh) | 虛擬機器記憶體的鑑識方法與電腦系統 | |
JP4806577B2 (ja) | トレースデータ記録装置 | |
US9513984B2 (en) | Hardware signal logging in embedded block random access memory | |
JP2011164669A (ja) | メモリアクセス制御システムおよびメモリアクセス制御方法 | |
US20190012292A1 (en) | Control device | |
JP4998303B2 (ja) | メモリ共有データ処理システム、メモリアクセス量測定装置、メモリアクセス量測定方法 | |
JP5710543B2 (ja) | 半導体集積回路 | |
TWI656444B (zh) | Scope external reference detecting device, method and recording medium | |
JP2016066273A (ja) | 制御装置 | |
TW410300B (en) | Detection method for the storage capacity of high speed cache |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140430 |