JP2013136810A

JP2013136810A - 半導体部品の製造方法

Info

Publication number: JP2013136810A
Application number: JP2011287706A
Authority: JP
Inventors: Nobuhiro Kawai; 延洋川合
Original assignee: TEKURABO KK
Current assignee: TEKURABO KK
Priority date: 2011-12-28
Filing date: 2011-12-28
Publication date: 2013-07-11

Abstract

【課題】透明電極上に低抵抗金属膜を形成する方法において、最適な皮膜形成方法により、透明電極との密着性に優れ、かつ、ファイン化にも対応した半導体部品を製造する。
【解決手段】透明電極３０上に皮膜を形成する際、先ず透明電極３０上に低応力皮膜２０を形成し、その上に、下地よりも低抵抗の金属皮膜１０を形成する。
【選択図】図１

Description

本願発明は、タッチパネル等のような透明電極膜と金属導体膜とからなる電極を有した表示パネルの透明電極上に低抵抗金属膜を形成する方法において、透明電極との密着性に優れ、かつ、ＩＴ機器の薄型化、高密度化にも対応した半導体部品を製造する分野に関する。更には最適な皮膜構成方法により、密着性に優れ、かつ、ＩＴ機器の薄型化、高密度化にも対応した半導体部品を製造する方法を提供することに関する。

近年、携帯情報端末やスマートフォン等に代表されるような、いわゆるタッチパネルにより指先で画面を操作するような製品開発が進んでいる。指先での画面操作する動作原理として抵抗膜方式や赤外線方式や静電容量方式等がある。この中でも、静電容量方式のタッチパネルは表面型と投影型の２つがある。両方式とも指先と導電膜との間での静電容量の変化を捉えて位置を検出することができるようになっている。タッチパネルを押さえるものは指先や指先と同等の静電的な導電性を有する必要がある。

投影型の静電容量方式は指先の多点検出が可能である。一般に投影型は、絶縁体フィルムとその下の電極層、さらに制御ＩＣを搭載する基板層から構成される。絶縁体フィルムの下の電極層にはＩＴＯ等の透明電極によって縦横2層からなる多数のモザイク状電極パターンがガラスやプラスチックなどの基板上に配置される。指が触れるとその付近の電極の静電容量の変化を縦横2つの電極列から知ることで位置を精密に判別できる。

透明電極の材料としては、ＩＴＯ（酸化インジウムスズ）、酸化スズ、ＺｎＯ等が挙げられるが、一般的には、高電導、可視光透過性が良好なＩＴＯが広く用いられている。ベース材料にはＰＥＴ樹脂が主に使用されており、その表面にＩＴＯ層が形成されている。一般的に透明電極は比較的高抵抗なため、透明電極上に導電性金属等をスパッタリング等により蒸着させることにより、抵抗値を低くし、電流を流れやすくする必要があった。透明電極上に直接、Ａｕ、Ａｇ、Ｃｕ等の低抵抗金属及びこれらの合金による低抵抗金属膜をめっき等により形成した際、透明電極と低抵抗金属膜との間の密着性は不十分であった。

密着性を向上させるため、ガラス基板の上に透明導電膜を形成し、透明導電膜の表面を含めてガラス基板の表面の全体を被覆するように、無電解めっき法によってニッケルを析出させた後、酸性の銅めっき溶液を用いる電解めっき法によって、銅を析出させて金属膜を形成する表示パネルの電極形成方法に係る技術はあった（特許文献１）。しかしながら、透明導電膜と下地層との密着性を高めるために、熱処理（２３０℃、１０分以上）を行う必要があった（特許文献１段落００２５）。

さらに、液晶表示素子の製造方法であって、ガラス基板にＩＴＯ透明電極を形成することで表示領域を設け、非表示領域の透明電極パターン上に無電解めっきによりＮｉ−Ｐ層を設け、ガラス基板のＮｉ−Ｐ層に対して１７０〜２５０℃の温度でもって加熱し、ガラス基板の非表示領域におけるＩＴＯ透明電極上Ｎｉ−Ｐ層上にＡｕ層を無電解めっきによって形成する技術もあったが、特許文献２にかかる技術においても、密着性を高めるためには、１７０℃〜２５０℃での高温加熱処理が必要であった（特許文献２段落０００７）。

特開平８−２２２１２８号公報特開平８−２０１８３１号公報

従来の技術では、透明電極上にＮｉ、Ｐ等のメッキ層を形成した後、Ａｕ、Ａｇ、Ｃｕ等の低抵抗金属及びこれらの合金による低抵抗金属皮膜をめっき等により形成したとしても、透明電極と低抵抗金属皮膜との間の密着性は不十分であった。そのため皮膜形成後にさらに熱処理をすることにより、密着強度を高くする必要があった。熱処理工程が追加されることで、熱膨張係数のミスマッチ等に起因するアライメントの精度が悪くなるという問題が生じていた。更には、工数増加による原価上昇、熱処理による歩留まり率の低下等の問題が生じていた。そこで熱処理をしなくても十分な密着強度を得ることのできる透明電極に低抵抗金属膜を形成する方法が望まれていた。

さらに付け加えれば、従来技術による半導体の製造方法では、透明電極上のパターン幅は、５０μｍ程度が限界である。今後のＩＴ機器の薄型化、高密度化を考慮すると、透明電極上のパターン幅は４μｍ程度まで微細化することが要求されており、現状の製造方法では、これに対応することが出来ないという問題がある。

めっき膜の内部応力と基板材との密着性の相関は経験的に知られており、実用的には内部応力の低いめっき膜が良好な密着性を示すことが知られている。発明者らは透明電極上に金属膜層を形成する際にも、かかる知見を考慮しつつ鋭意研究を行い、最適な内部応力と膜厚を有するめっき層を開発するに至った。

上記課題を解決するため、本発明は、透明電極上に低抵抗皮膜層を形成する方法において、下地に低応力皮膜層を形成する工程と、前記低応力皮膜層よりも抵抗の低い低抵抗皮膜層を前記低応力皮膜層上に形成する工程とからなることを特徴とする半導体部品の製造方法をその要旨とした。

本発明は、前記低応力皮膜層はＮｉ−Ｐ皮膜層であることを特徴とする半導体部品の製造方法をその要旨とした。

本発明は、前記低抵抗層はＡuであることを特徴とする半導体部品の製造方法をその要旨とした。低抵抗層がＡuを主成分とする層としたのは、低応力層であるＮｉ−Ｐ層よりも低抵抗であることはもちろん、耐食性、抵抗等を総合的に考慮したものである。

本発明は、前記低応力皮膜層の内部応力が１０ｋｇｆ／ｍｍ^２以下であることを特徴とする半導体部品の製造方法をその要旨とした。内部応力はたわみ法（ＪＩＳＨ８６２６）により測定を行った。発明者らは、上層めっき部と下層めっき部とからなる２段めっき層についての密着性向上を目指して鋭意実験を重ねた。その結果、一定の膜厚という条件のもと、上層めっき部にテープを貼り、該テープをはがす際にめっき部分がテープに貼りつく面積により密着性を評価することにより、下層めっき部の内部応力と上層めっき部の密着性とは相関関係があることを見出した（図２参照）。

はがれ面積を指標とした密着強度の大小は、はがれ面積が大きいほど、密着性は低いこととなる。すなわち、はがれ面積の大小は密着強度の大小と見ることができるため、内部応力とはがれ面積の関係は内部応力と密着性との関係を示すこととなる。

出願人らは実験を行い、図２に示すように、はがれ面積と内部応力とは相関関係があることを確認した。実験結果によれば、内部応力が１０ｋｇｆ／ｍｍ^２以下の時には、はがれ面積がほぼゼロである（図２参照）。これはすなわち、密着性が十分であることを実証していることとなる。さらに内部応力が１０ｋｇｆ／ｍｍ^２以上となると、内部応力が増大すればするほど、はがれ面積が増大することが実験で明らかになった。

本発明は、前記低応力皮膜層の膜厚は０．０２μｍ〜３μｍ以下であり、前記低抵抗皮膜層よりも膜厚が厚く、かつ、前記低抵抗層の膜厚は０．０１μｍ〜３μｍ未満であり、前記低応力皮膜層よりも膜厚が薄いことを特徴とする半導体部品の製造方法をその要旨とした。

内部応力値と膜厚との間には、いわゆる膜厚依存性がみられ、膜厚が増加するにつれて内部応力は低下が見られることが知られている。これは、内部応力の極小化による基板/膜界面の空隙発生の抑制および弾性変形エネルギ、破断エネルギの極小化による基板/膜界面近傍の強靭性化によるものと考えられる。低応力皮膜層の膜厚が０．０１μｍ以下の時には、内部応力が大き過ぎることにより密着性が低くなり実用的ではない。逆に、３μｍ以上の膜厚では本発明の対象となる製品のような小型化及び軽量化を求められる場合には適さない。

本方法を採用することにより、熱処理することなく、必要な密着性を有する低抵抗金属膜を形成することができた。熱処理工程を必要としないので、歩留まりの低下が無く、アライメントの精度の低下もなく、ＩＴ機器の薄型化、高密度化にも対応が可能となる。

図面を参照しつつ、本発明を実施するための形態について説明する。図１はベース材料４０上に透明電極３０を形成した後、まず低応力皮膜層２０をめっきし、その上に低抵抗皮膜層１０を積層しためっき層であって、低応力皮膜層２０はＮｉ−Ｐ層であり、低抵抗皮膜層１０はＡｕ層である。

まず、ベース材料４０としてのＰＢＴ樹脂の上に、スパッタリングもしくは蒸着により透明電極３０（ＩＴＯ膜）を形成し、フォトエッチングにより正方形もしくは矩形状の表示領域に複数のＩＴＯ透明電極７をライン状に配列する。

透明電極３０がライン状に配列された基板に対し、表面に付着している油脂類、酸化物、水酸化物、ホコリ等を除去することにより良好なめっき皮膜を析出させる目的でクリーナー処理を行う。エッチング工程では、フッ化物、ＮａＯＨ等で表面を化学的に粗化（凹凸）する。これは投錨効果により、めっき皮膜の透明電極３０に対する密着力を増大させるための処理である。そこに、無電解めっきの核となる触媒金属を吸着させる。一般には、Ｐｄ−Ｓｎ錯体を用いる。このようなパラジウム触媒を吸着させる工程をキャタリストという。

スズ塩を溶解させ、酸化還元反応により金属パラジウムを生成する。このような工程をアクセレーターという。以上の前処理工程を経た後、透明導電膜３０の上にＮｉ−Ｐにより低応力皮膜層２０を形成する。まず、透明導電膜３０の表面を含めてベース材料４０の表面の全体を被覆するように、無電解めっき法によってＮｉ−Ｐを析出させて０．０２〜３μｍ厚の層を設ける。

このとき、ガラス基板１１の表面の全体にＮｉ−Ｐ層を析出させるために、増感処理（活性化処理）として、ｐＨ４〜６の塩化パラジウム水溶液（濃度１５０ｐｐｍ以上）にガラス基板１１を浸漬し、その後にニッケルめっき液に浸漬する。なお、水洗いを適宜行う。

Ｎｉ−Ｐ層上に無電解めっきによりＡｕ層を形成する。具体的には、Ｎｉ−Ｐ層の上に無電解めっきによりＡｕ層（厚み０．０１〜３μｍ）を形成する。

以上の方法にて、低応力皮膜層２０として無電解Ｎｉ−Ｐめっきを行い、低抵抗膜１０として無電解Ａｕめっき処理を行った。形成された低応力皮膜層２０のめっき厚みとめっき膜の密着性の良否、皮膜応力の測定を行った。測定結果を図２に示す。

なお、本発明は上記に記載した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等をしたとしても何ら差し支えないものである。

本発明における半導体部品の断面図皮膜応力と剥がれ発生率の関係を表す図

１０低抵抗皮膜層
２０低応力皮膜層
３０透明電極
４０ベース材料

Claims

透明電極上に低抵抗皮膜層を形成する方法において、下地に低応力皮膜層を形成する工程と、前記低応力皮膜層よりも抵抗の低い低抵抗皮膜層を前記低応力皮膜層上に形成する工程とからなることを特徴とする半導体部品の製造方法。
前記低応力皮膜層はＮｉ−Ｐ皮膜層であることを特徴とする請求項１に記載の半導体部品の製造方法。
前記低抵抗層はＡuであることを特徴とする請求項１に記載の半導体部品の製造方法。
前記低応力皮膜層の内部応力が１０ｋｇｆ／ｍｍ^２以下であることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体部品の製造方法。
前記低応力皮膜層の膜厚は０．０２μｍ〜３μｍ以下であり、前記低抵抗皮膜層よりも膜厚が厚く、かつ、前記低抵抗層の膜厚は０．０１μｍ〜３μｍ未満であり、前記低応力皮膜層よりも膜厚が薄いことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体部品の製造方法。