JP2013125952A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2013125952A JP2013125952A JP2011275879A JP2011275879A JP2013125952A JP 2013125952 A JP2013125952 A JP 2013125952A JP 2011275879 A JP2011275879 A JP 2011275879A JP 2011275879 A JP2011275879 A JP 2011275879A JP 2013125952 A JP2013125952 A JP 2013125952A
- Authority
- JP
- Japan
- Prior art keywords
- metal powder
- layer
- powder layer
- semiconductor device
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、回路基板と半導体素子の接続構造に特徴のある半導体装置に関するものである。 The present invention relates to a semiconductor device characterized by a connection structure between a circuit board and a semiconductor element.
IGBT(Insulated Gate Bipolar Transistor)等の半導体素子を搭載した半導体装置(パワーモジュール)の基本構成は、回路基板の一方面と半導体素子がはんだ層を介して接続され、回路基板の他方面は、たとえばAlN(窒化アルミ)等の絶縁基板がロウ付け等によって接続され、さらにこの絶縁基板にヒートシンクや冷却器がロウ付け等にて接続されてその全体が構成されており、この構成以外にも、アルミ素材の応力緩和板が絶縁基板とヒートシンクの間に介層される形態など、多様な積層構造のものが存在している。また、これらの積層構造体がケース内に収容され、封止樹脂体でポッティングされた形態などもある。 The basic configuration of a semiconductor device (power module) mounted with a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) is such that one side of the circuit board and the semiconductor element are connected via a solder layer, and the other side of the circuit board is, for example, An insulating substrate such as AlN (aluminum nitride) is connected by brazing or the like, and a heat sink or a cooler is connected to the insulating substrate by brazing or the like. There are various laminated structures such as a form in which the material stress relaxation plate is interposed between the insulating substrate and the heat sink. Further, there is a form in which these laminated structures are accommodated in a case and potted with a sealing resin body.
回路基板は一般にAlやAl合金から形成されているが、そのために回路基板表面にははんだ接続性(はんだの濡れ性)の粗悪な酸化被膜が形成され易いといった課題を有しており、このはんだ接続性を高めるべく、回路基板の表面にNi、Cu、Agなどからなる金属被膜を形成し、この金属被膜の表面にはんだ層を介して半導体素子を搭載する技術が特許文献1に開示されている。 The circuit board is generally formed of Al or Al alloy. For this reason, the surface of the circuit board has a problem that an oxide film having poor solder connectivity (solder wettability) is easily formed. Patent Document 1 discloses a technique in which a metal film made of Ni, Cu, Ag, or the like is formed on the surface of a circuit board to enhance connectivity, and a semiconductor element is mounted on the surface of the metal film via a solder layer. Yes.
特許文献1に開示の技術をより詳細に記載するに、Ni等からなる金属被膜の表面に表面粗度Raを0.5μm以上となるように微小な凹凸を形成しておくものであり、このことによって金属被膜の表面積を大きくし、はんだ濡れ性を良好にしながら、はんだ層内部に生じ得るボイドの発生を抑制できるとしている。 To describe the technique disclosed in Patent Document 1 in more detail, minute irregularities are formed on the surface of a metal coating made of Ni or the like so that the surface roughness Ra is 0.5 μm or more. This increases the surface area of the metal coating and improves the solder wettability, while suppressing the generation of voids that can occur inside the solder layer.
しかしながら、金属被膜の表面に単に凹凸が形成されている場合や、さらにこの凹凸(粗度)が大き過ぎる場合には、金属被膜とはんだ層の間にボイドが滞留し易く、金属被膜に対するはんだ層のはんだ接続性が低下し、これらの界面における接続強度を低下させる原因となってしまう。 However, if unevenness is simply formed on the surface of the metal film, or if this unevenness (roughness) is too large, voids tend to stay between the metal film and the solder layer, and the solder layer against the metal film As a result, the solderability of the solder deteriorates, causing a reduction in the connection strength at these interfaces.
本発明は上記する問題に鑑みてなされたものであり、回路基板と半導体素子がはんだ層を介して接続されてなる半導体装置に関し、回路基板とはんだ層の間に別途の層を介在させてはんだ濡れ性を良好なものとしながら、これらの層間にボイドが滞留するのを抑制でき、もって、はんだ層と別途の層の間の接続強度の高い半導体装置を提供することを目的とする。 The present invention has been made in view of the above-described problems, and relates to a semiconductor device in which a circuit board and a semiconductor element are connected via a solder layer, and a solder layer with a separate layer interposed between the circuit board and the solder layer. An object of the present invention is to provide a semiconductor device that can suppress the retention of voids between these layers while improving the wettability, and has high connection strength between a solder layer and a separate layer.
前記目的を達成すべく、本発明による半導体装置は、AlもしくはAl合金からなる回路基板と半導体素子がはんだ層を介して接続されてなる半導体装置であって、Ni、Cu、Agもしくはそれらの合金からなる金属粉末が積層して形成された金属粉末層が回路基板とはんだ層の間に介在しており、前記金属粉末層は、そのはんだ層側となる表面において金属粉末層を横断する溝条を有しているものである。 In order to achieve the above object, a semiconductor device according to the present invention is a semiconductor device in which a circuit board made of Al or an Al alloy and a semiconductor element are connected via a solder layer, and Ni, Cu, Ag, or an alloy thereof. The metal powder layer formed by laminating the metal powder is interposed between the circuit board and the solder layer, and the metal powder layer is a groove strip that crosses the metal powder layer on the surface on the solder layer side. It is what has.
本発明の半導体装置は、AlもしくはAl合金からなる回路基板に対してはんだ層を形成する際のはんだ濡れ性の問題を解消するべく、はんだ濡れ性の良好なNi、Cu、Ag、Auもしくはそれらの合金からなる金属粉末が積層してできた金属粉末層が回路基板の表面に配され、この金属粉末層がはんだ層を介して半導体素子と接続されるものである。 The semiconductor device of the present invention has a good solder wettability, such as Ni, Cu, Ag, Au, or those in order to solve the problem of solder wettability when forming a solder layer on a circuit board made of Al or Al alloy. A metal powder layer formed by laminating metal powders made of the above alloy is disposed on the surface of the circuit board, and the metal powder layer is connected to the semiconductor element via the solder layer.
そして、この金属粉末層はその形成方法に起因してはんだ層側となる表面に金属粉末層を横断する溝条を有するものである。 And this metal powder layer has the groove | channel which cross | intersects a metal powder layer in the surface which becomes the solder layer side resulting from the formation method.
ここで、「金属粉末層を横断する」とは、任意の平面形状(円形、楕円形、正方形や長方形、これら以外の多角形など)の金属粉末層に対し、その任意の端点から他の任意の端点に亘って連続した溝条が通っていることを意味しており、平面視正方形の金属粉末層に対して、いずれかの辺に平行な1つもしくは2以上の溝条が金属粉末層に配された形態、平面視円形の金属粉末層に対して、1つもしくは2つ以上で円形の中心を通る直径をなす溝条が金属粉末層に配された形態などを意味している。 Here, "crossing the metal powder layer" means any other planar shape (circular, elliptical, square or rectangular, other polygons, etc.) from any end point to any other arbitrary This means that a continuous groove extends over the end points of the metal powder layer, and one or more grooves parallel to either side of the metal powder layer having a square shape in plan view are provided in the metal powder layer. Or a shape in which one or two or more grooves having a diameter passing through the center of the circle are arranged in the metal powder layer with respect to the metal powder layer having a circular shape in plan view.
このように、任意の平面形状の金属粉末層の表面において、任意の端点から他の任意の端点に亘る溝条を設けたことにより、金属粉末層の表面とはんだ層の間に形成され得るボイドをこの溝条を介して外部に排出することが可能となる。すなわち、本発明の半導体装置は、その構成要素である金属粉末層のはんだ層側となる表面にボイド抜き用の溝条を設けたものであり、この溝条は、比較的大きな気泡からなるボイドを抜くことができるものの、一度抜けた気泡(ボイド)と同程度の大きさの気泡が外部から再度侵入できない程度の大きさ(溝条の溝高さ)を有するものであり、より詳細には、溝条の溝高さと溝周囲の表面張力などが加味されて再度の侵入が阻止されることになる。 In this way, voids that can be formed between the surface of the metal powder layer and the solder layer by providing grooves extending from any end point to any other end point on the surface of the metal powder layer having an arbitrary planar shape. Can be discharged to the outside through this groove. That is, the semiconductor device of the present invention is provided with grooves for removing voids on the surface of the metal powder layer, which is a component thereof, on the solder layer side, and these grooves are voids composed of relatively large bubbles. However, it has a size (groove height of the groove) that cannot be re-entered from the outside. Intrusion is prevented by taking into account the groove height of the groove and the surface tension around the groove.
このことは、既述する特許文献1に開示の技術が金属被膜の表面に単に凹凸を付したことと大きく相違している。 This is greatly different from the technique disclosed in Patent Document 1 described above in which the surface of the metal coating is simply provided with irregularities.
また、「Ni、Cu、Ag、Auもしくはそれらの合金からなる金属粉末」とは、Ni、Cu、Ag、Auのうちのいずれか一種の単体金属粉末のほか、Ni合金、Cu合金、Ag合金、Au合金のうちのいずれか一種の合金粉末のことを意味している。 In addition, “metal powder made of Ni, Cu, Ag, Au, or an alloy thereof” means any single metal powder of Ni, Cu, Ag, Au, Ni alloy, Cu alloy, Ag alloy. , Which means any one kind of alloy powder of Au alloy.
なお、本発明の半導体装置は、少なくとも回路基板と金属粉末層、はんだ層、および半導体素子が積層した構成であること以外は、ヒートシンクや冷却器、AlN等の絶縁基板、応力緩和板など、任意の部材がさらに付加された多様な形態を包含するものである。また、半導体素子は、ICチップ(シリコンチップ)やトランジスタ、ダイオードなどの素子全般を示称している。 In addition, the semiconductor device of the present invention has an arbitrary structure such as a heat sink, a cooler, an insulating substrate such as AlN, a stress relaxation plate, etc., except that the circuit board and a metal powder layer, a solder layer, and a semiconductor element are laminated. It is intended to include various forms in which these members are further added. Further, the semiconductor element indicates all elements such as an IC chip (silicon chip), a transistor, and a diode.
上記する本発明の半導体装置によれば、はんだ濡れ性の良好なNi、Cu、Agもしくはそれらの合金からなる金属粉末が積層して形成された金属粉末層が回路基板とはんだ層の間に介在し、さらに、金属粉末層がそのはんだ層側となる表面に金属粉末層を横断する溝条を有していることにより、金属粉末層の表面にはんだ層を形成した際に生じるボイドを溝条を介して外部に排出することができ、金属粉末層とはんだ層の接続性に優れた半導体装置となる。 According to the semiconductor device of the present invention described above, a metal powder layer formed by laminating metal powders made of Ni, Cu, Ag or alloys thereof having good solder wettability is interposed between the circuit board and the solder layer. Furthermore, since the metal powder layer has a groove that crosses the metal powder layer on the surface on the solder layer side, voids generated when the solder layer is formed on the surface of the metal powder layer are grooved. Thus, the semiconductor device is excellent in connectivity between the metal powder layer and the solder layer.
また、前記金属粉末層が長辺と短辺を有した平面視矩形を呈している場合には、そのはんだ層側となる表面において前記溝条が該短辺に沿う方向に延びている形態が好ましい。 Further, when the metal powder layer has a rectangular shape in plan view having a long side and a short side, the groove extends in a direction along the short side on the surface on the solder layer side. preferable.
短辺に沿う方向に溝条が延びていることで、ボイドが外部に排出され易くなるからである。 This is because the voids are easily discharged to the outside by extending the grooves in the direction along the short side.
また、本発明者等による検証の結果、溝条の溝高さが80μmを越えた段階でボイド率(金属粉末層の平面積に占めるボイド面積の割合)が大きくなることが確認されており、このことから、溝条の溝高さは80μm以下の範囲とするのが好ましい。 In addition, as a result of verification by the present inventors, it has been confirmed that the void ratio (ratio of the void area in the plane area of the metal powder layer) increases at the stage where the groove height of the groove exceeds 80 μm, For this reason, the groove height of the groove is preferably in the range of 80 μm or less.
また、複数の前記溝条が併設し、溝条の断面形状が略三角形をなしている形態においては、その底辺の幅をw、高さをh、隣接する溝条同士は一部でラップしていて双方の頂部間の距離をpとした際に、h(w+p)/2w <80μm の関係式を満たしているのが好ましい。 Further, in the form in which a plurality of the grooves are provided and the groove has a substantially triangular cross-sectional shape, the width of the bottom side is w, the height is h, and adjacent grooves are partially wrapped. In this case, it is preferable that the relational expression h (w + p) / 2w <80 μm is satisfied, where p is the distance between the two apexes.
ここで、「断面形状が略三角形」とは、断面形状が三角形のもののほか、隅角を具備せずに角が丸まっていて全体として三角形に近い形状などを含む意味である。 Here, “the cross-sectional shape is substantially triangular” means that the cross-sectional shape is not only triangular but also includes a shape with rounded corners without a corner and a shape close to a triangle as a whole.
さらに、前記金属粉末層は、前記金属粉末をコールドスプレーする方法で形成されているのが好ましい。 Further, the metal powder layer is preferably formed by a method of cold spraying the metal powder.
「金属粉末が積層して形成された金属粉末層」を実現する形成方法としては、金属粉末を溶融もしくはガス化させることなく、超音速流で固相状態のまま回路基板に衝突させるのがよく、これを実現する方法としてコールドスプレーを挙げることができ、広義には、コールドスプレーを包含する概念として溶射を挙げることができる(金属粉末を溶融させる溶射は除く)。 As a forming method for realizing a “metal powder layer formed by laminating metal powders”, it is preferable to make the metal powder collide with a circuit board in a solid state in a supersonic flow without melting or gasifying the metal powder. As a method for realizing this, cold spray can be mentioned, and in a broad sense, spraying can be given as a concept including cold spray (except for thermal spraying that melts metal powder).
コールドスプレー加工において、ロボットハンド等のマニピュレーターが把持するスプレーガンをたとえば回路基板の表面に連続的に蛇行させるようにして金属粉末をスプレーする際に、自動的に溝条を形成することができる。たとえば平面視矩形の短辺に平行にスプレーガンを移動させてスプレー塗布することによって、略三角形の断面(スプレー塗布によってなりゆきでこのような断面形状のものが形成できる)の金属粉末の列を形成し、次いで逆向きにスプレーガンを移動させて既に形成されている金属粉末の列に間隔を置いて短辺に平行にスプレーガンを移動させてスプレー塗布することにより、2列の平行した略三角形の断面が所定の間隔(上記するように略三角形の頂部間に設けられた間隔)をもって形成できる。そして、この加工を回路基板の表面の全面、もしくは所望のエリアに亘って繰り返すことで断面が略三角形の金属粉末の列が所定の間隔をもって配列された金属粉末層を形成することができる。 In cold spray processing, grooves can be automatically formed when metal powder is sprayed in such a manner that a spray gun held by a manipulator such as a robot hand continuously meanders on the surface of a circuit board. For example, by moving the spray gun parallel to the short side of the rectangle in plan view and applying it by spraying, an array of metal powders with a substantially triangular cross section can be formed. Forming and then moving the spray gun in the opposite direction and spraying by moving the spray gun parallel to the short sides at intervals to the previously formed rows of metal powder and spraying. Triangular cross-sections can be formed with a predetermined spacing (spacing provided between the tops of substantially triangular shapes as described above). Then, by repeating this processing over the entire surface of the circuit board or over a desired area, a metal powder layer in which rows of metal powder having a substantially triangular cross section are arranged at a predetermined interval can be formed.
上記する半導体装置によれば、回路基板と半導体素子が金属粉末層を介して間接的に、はんだ層にて高い接続強度で接続された半導体装置となることから、その車載機器に高性能かつ高耐久が要求される、近時のハイブリッド車や電気自動車に車載されるインバータ等への適用に最適である。 According to the semiconductor device described above, the circuit board and the semiconductor element are indirectly connected to each other with a solder layer with a high connection strength through the metal powder layer. It is most suitable for application to inverters mounted on recent hybrid vehicles and electric vehicles that require durability.
以上の説明から理解できるように、本発明の半導体装置によれば、はんだ濡れ性の良好な金属粉末が積層して形成された金属粉末層が回路基板とはんだ層の間に介在し、さらに、金属粉末層がそのはんだ層側となる表面に金属粉末層を横断する溝条を有していることにより、金属粉末層の表面にはんだ層を形成した際に生じ得るボイドを溝条を介して外部に効果的に排出することができ、金属粉末層とはんだ層の接続性に優れた半導体装置を提供することができる。 As can be understood from the above description, according to the semiconductor device of the present invention, the metal powder layer formed by laminating the metal powder having good solder wettability is interposed between the circuit board and the solder layer, Since the metal powder layer has a groove that crosses the metal powder layer on the surface that becomes the solder layer side, voids that may be generated when the solder layer is formed on the surface of the metal powder layer through the groove A semiconductor device that can be effectively discharged to the outside and has excellent connectivity between the metal powder layer and the solder layer can be provided.
以下、図面を参照して本発明の半導体装置の実施の形態を説明する。なお、図示する半導体装置の積層構成は一例にすぎず、他の構成要素、たとえば、絶縁基板や応力緩和板、冷却器などがさらに付加された半導体装置であってもよく、これらの積層体がケース内に収容され、封止樹脂体で封止された半導体装置であってもよい。 Hereinafter, embodiments of a semiconductor device of the present invention will be described with reference to the drawings. Note that the stacked configuration of the semiconductor device illustrated is merely an example, and may be a semiconductor device to which other components such as an insulating substrate, a stress relaxation plate, a cooler, and the like are further added. It may be a semiconductor device housed in a case and sealed with a sealing resin body.
(半導体装置の実施の形態)
図1は半導体装置の実施の形態の縦断面図であり、図2a、bはともに、図1のII−II矢視図である。図示する半導体装置10は、AlもしくはAl合金からなるヒートシンク5の表面にAlもしくはAl合金からなる回路基板4がロウ付けされ、回路基板4の表面に複数の溝条2bをはんだ層側の表面2aに有する金属粉末層2が形成され、金属粉末層2と半導体素子1(ICチップやトランジスタ、ダイオードなど)がはんだ層3を介して接続されてその全体が構成されている。
(Embodiment of semiconductor device)
FIG. 1 is a longitudinal sectional view of an embodiment of a semiconductor device, and FIGS. 2A and 2B are views taken along the line II-II in FIG. In the
はんだ層3は、Pb系はんだ、Pbフリーはんだのいずれであってもよいが、環境影響負荷低減を図るべく、Sn−Ag系はんだ、Sn−Cu系はんだ、Sn−Ag−Cu系はんだ、Sn−Zn系はんだ、Sn−Sb系はんだなどのPbフリーはんだからなるものが好ましい。
The
金属粉末層2は、Ni、Cu、Ag、Auのうちのいずれか一種の単体金属粉末のほか、Ni合金、Cu合金、Ag合金、Au合金のうちのいずれか一種の合金粉末をコールドスプレー法を用いて回路基板4の表面に形成したものである。
The
Ni、Cu、Ag、Auもしくはそれらの合金からなる金属粉末が積層して形成された金属粉末層2をAlもしくはAl合金からなる回路基板4の表面に形成し、この金属粉末層2と半導体素子1をはんだ層3を介して繋ぐ構成としたことによって、はんだの濡れ性が良好となり、回路基板4と半導体素子1を金属粉末層2およびはんだ層3を介して間接的に高い接続強度で接続することができる。
A
そして、金属粉末層2の平面視形状は多様なものが存在し得るが、図2aで示すように長辺(長さt2)と短辺(長さt1)を有する矩形の形態、図2bで示す金属粉末層2Aのように平面視円形の形態などがあり、その他にも、平面視正方形、平面視が矩形および正方形以外の多角形、平面視楕円形など、回路基板の平面形状や半導体素子の平面形状などに応じて多様な形状のものが存在する。さらに、金属粉末層2が回路基板4の表面全域に設けられてもよい。
The
いずれの平面形状のものであれ、金属粉末層2はそのはんだ層側となる表面に該金属粉末層2を横断する1つ、もしくは2以上の溝条2bを有している。
In any planar shape, the
金属粉末層2がその表面を横断する溝条2bを有していることで、はんだ濡れ性の良好な金属粉末層を設けることによってこれとはんだ層の間に滞留し得るボイドを効果的にこれらの界面の外部に排出することができる。すなわち、金属粉末層2の表面を横断する溝条は、金属粉末層2の表面の中央領域から外部に通じる端部に延びたボイド抜き用の溝である。
Since the
ここで、図3を参照して金属粉末層2の好ましい形成方法を概説する。
図3aは図2aの矢視図で示す形態の金属粉末層の形成方法を説明した模式図であり、図3bは回路基板とこの表面に形成された金属粉末層の縦断面図である。
Here, with reference to FIG. 3, the preferable formation method of the
FIG. 3A is a schematic diagram illustrating a method for forming a metal powder layer in the form shown by the arrow in FIG. 2A, and FIG. 3B is a longitudinal sectional view of a circuit board and the metal powder layer formed on the surface.
長辺(長さt2)、短辺(長さt1)を有する平面視矩形の金属粉末層2を形成するに当たっては、コールドスプレー加工の際に適用される不図示のスプレーガンを図3aで示すように短辺に平行でかつ連続的に蛇行するようにして移動させることにより(X方向)、図3bで示すように、短辺に沿う方向に延設する複数の溝条2bを画成するように、金属粉末が積層した複数の金属粉末列からなる金属粉末層2が形成される。
In forming the
図3bで示す金属粉末の列は、断面形状が略三角形(頂部が丸まっている)となっており、隣接する列同士がその一部でラップすることでラップ領域の上方に溝条2bが形成されている。
The row of metal powder shown in FIG. 3b has a substantially triangular cross-section (the top is rounded), and adjacent rows wrap at a part thereof to form a
溝条2bが短辺に沿う方向に延設するようにして金属粉末層2を形成することで、金属粉末層2とはんだ層3の間に介在するボイドの排出距離が可及的に短くなり(たとえば平面視で金属粉末層2の中央位置からその端辺までの排出距離が短くなる)、ボイドが排出され易くなる。
By forming the
ここで、図4を用いて、溝条2bの溝高さの最適値を規定する。
同図で示す三角形は金属粉末列の断面形状を三角形と仮定し、その底辺をw、高さをh、各列の頂部間の距離をpとした際に、溝条2bの溝高さdをこれらのファクターから規定したものである。
Here, the optimum value of the groove height of the
The triangle shown in the figure assumes that the cross-sectional shape of the metal powder row is a triangle, where the base is w, the height is h, and the distance between the tops of each row is p, the groove height d of the
図示するように、d = h (w + p) / 2wの関係式が成立するが、本発明者等によれば、この溝高さdが80μm以下となるようにして金属粉末層2を形成するのがよいとの知見が得られている。溝条の溝高さが80μmを越えた段階で、ボイド率(金属粉末層の平面積に占めるボイド面積の割合)が大きくなることがその理由である。
As shown in the figure, the relational expression d = h (w + p) / 2w holds, but according to the present inventors, the
[溝条の延設方向の相異による、溝条の溝高さとボイド率の関係を求めた実験とその結果]
本発明者等は、図3aで示す平面視矩形の金属粉末層において、短辺方向に列を成すように金属粉末層を形成した場合と、長辺方向に列を成すように金属粉末層を形成した場合の2つのケースに関し、それぞれ、以下の表1で示すように溝条の高さを種々変化させて金属粉末層を形成し、その表面にはんだ層を形成した際のボイド率(金属粉末層の平面積に占めるボイド面積の割合)を求めた。その結果を表1および図5に示す。
[Experiments and results of determining the relationship between groove height and void ratio due to differences in groove extending direction]
In the metal powder layer having a rectangular shape in a plan view shown in FIG. 3a, the present inventors formed a metal powder layer so as to form a row in the short side direction and a metal powder layer so as to form a row in the long side direction. As shown in Table 1 below, regarding the two cases when formed, a metal powder layer was formed by varying the height of the groove, and the void ratio (metal) was formed when the solder layer was formed on the surface. The ratio of the void area to the plane area of the powder layer) was determined. The results are shown in Table 1 and FIG.
表1および図5より、長辺方向に沿う列から構成される金属粉末層に対して、短辺方向に沿う列から構成される金属粉末層が格段にボイド率が低くなっていることが実証されている。 From Table 1 and FIG. 5, it is demonstrated that the void ratio is significantly lower in the metal powder layer composed of the rows along the short side direction than the metal powder layer composed of the rows along the long side direction. Has been.
既述するように、溝条の溝高さの上限値は80μmに規定するのが好ましく、下限値に関しては、図5の短辺方向に関するグラフより、ボイド率が最も低い値でサチュレートする40〜50μmを下限値として規定することができる。 As described above, it is preferable that the upper limit value of the groove height of the groove is defined as 80 μm. Regarding the lower limit value, from the graph regarding the short side direction in FIG. 50 μm can be defined as the lower limit.
以上、本発明の実施の形態を図面を用いて詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更等があっても、それらは本発明に含まれるものである。 The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and there are design changes and the like without departing from the gist of the present invention. They are also included in the present invention.
1…半導体素子、2,2A…金属粉末層、2a…はんだ層側の表面、2b…溝条、3…はんだ層、4…回路基板、5…ヒートシンク、10…半導体装置 DESCRIPTION OF SYMBOLS 1 ... Semiconductor element, 2 and 2A ... Metal powder layer, 2a ... Solder layer side surface, 2b ... Groove, 3 ... Solder layer, 4 ... Circuit board, 5 ... Heat sink, 10 ... Semiconductor device
Claims (5)
Ni、Cu、Ag、Auもしくはそれらの合金からなる金属粉末が積層して形成された金属粉末層が回路基板とはんだ層の間に介在しており、
前記金属粉末層は、そのはんだ層側となる表面において金属粉末層を横断する溝条を有している半導体装置。 A semiconductor device in which a circuit board made of Al or an Al alloy and a semiconductor element are connected via a solder layer,
A metal powder layer formed by laminating metal powders made of Ni, Cu, Ag, Au or alloys thereof is interposed between the circuit board and the solder layer,
The said metal powder layer is a semiconductor device which has the groove | channel which crosses a metal powder layer in the surface used as the solder layer side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275879A JP2013125952A (en) | 2011-12-16 | 2011-12-16 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275879A JP2013125952A (en) | 2011-12-16 | 2011-12-16 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013125952A true JP2013125952A (en) | 2013-06-24 |
Family
ID=48777010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011275879A Pending JP2013125952A (en) | 2011-12-16 | 2011-12-16 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013125952A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015056608A (en) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | Semiconductor package and semiconductor device |
EP3299492A4 (en) * | 2015-05-18 | 2018-11-21 | Tatsuta Electric Wire & Cable Co., Ltd. | Solder connection structure and film forming method |
US10926514B2 (en) | 2015-12-24 | 2021-02-23 | Tatsuta Electric Wire & Cable Co., Ltd. | Solder connection structure and film forming method |
CN112992691A (en) * | 2021-04-23 | 2021-06-18 | 度亘激光技术(苏州)有限公司 | Semiconductor device and soldering method thereof |
-
2011
- 2011-12-16 JP JP2011275879A patent/JP2013125952A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015056608A (en) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | Semiconductor package and semiconductor device |
EP3299492A4 (en) * | 2015-05-18 | 2018-11-21 | Tatsuta Electric Wire & Cable Co., Ltd. | Solder connection structure and film forming method |
US10926514B2 (en) | 2015-12-24 | 2021-02-23 | Tatsuta Electric Wire & Cable Co., Ltd. | Solder connection structure and film forming method |
CN112992691A (en) * | 2021-04-23 | 2021-06-18 | 度亘激光技术(苏州)有限公司 | Semiconductor device and soldering method thereof |
CN112992691B (en) * | 2021-04-23 | 2021-09-03 | 度亘激光技术(苏州)有限公司 | Semiconductor device and soldering method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5316637B2 (en) | Semiconductor device | |
US20140048918A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5185956B2 (en) | Power semiconductor device | |
JP6610590B2 (en) | Semiconductor device and manufacturing method thereof | |
US9536855B2 (en) | Semiconductor device and method of fabricating same | |
JP5665786B2 (en) | Semiconductor device | |
JP2013125952A (en) | Semiconductor device | |
JP5854011B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2011100864A (en) | Semiconductor device and method of manufacturing the same | |
WO2014109014A1 (en) | Semiconductor device and method for manufacturing same | |
JP6008750B2 (en) | Semiconductor device | |
JP5870113B2 (en) | Semiconductor device | |
JP6406996B2 (en) | Semiconductor device | |
US9554458B2 (en) | Mounting carrier and method of mounting a mounting carrier on a connecting carrier | |
US20220278026A1 (en) | Method for Fabricating a Substrate with a Solder Stop Structure, Substrate with a Solder Stop Structure and Electronic Device | |
JP4881256B2 (en) | Power semiconductor module | |
JP6316219B2 (en) | Power semiconductor module | |
JP5418654B2 (en) | Semiconductor device | |
JP2018056152A (en) | Semiconductor device | |
JP6878930B2 (en) | Semiconductor device | |
JP6895834B2 (en) | Power device | |
TWI532135B (en) | Eutectic solder structure for chip | |
US11784167B2 (en) | Semiconductor device with metal film having openings | |
CN217444382U (en) | Semiconductor package frame and structure | |
WO2012067109A1 (en) | Connection terminal and circuit component |