JP2013115322A - Semiconductor package module - Google Patents
Semiconductor package module Download PDFInfo
- Publication number
- JP2013115322A JP2013115322A JP2011261929A JP2011261929A JP2013115322A JP 2013115322 A JP2013115322 A JP 2013115322A JP 2011261929 A JP2011261929 A JP 2011261929A JP 2011261929 A JP2011261929 A JP 2011261929A JP 2013115322 A JP2013115322 A JP 2013115322A
- Authority
- JP
- Japan
- Prior art keywords
- package
- terminal
- phase
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体パッケージモジュールに関する。 The present invention relates to a semiconductor package module.
従来、インバータ用のスイッチング素子を備えた半導体パッケージモジュール等の、複数の半導体パッケージを備えた半導体パッケージモジュールが知られている。例えば、特許文献1には、半導体素子と当該半導体素子に接続されたリード端子とが封止されたパッケージと、外部端子が設けられた枠体からなるケースとを含み、ケースの枠体にパッケージが配置され、リード端子と外部端子とが接続された半導体装置(半導体パッケージモジュール)が開示されている。
Conventionally, a semiconductor package module including a plurality of semiconductor packages, such as a semiconductor package module including a switching element for an inverter, is known. For example,
上述した特許文献1の半導体パッケージモジュールでは、扁平状の複数のパッケージが、隣接するパッケージの側面同士が対向するように配置されて、すなわち、各パッケージの主表面が同一平面上に位置するように配置されて、ケースの枠体に収容されていた。そのため、従来の半導体パッケージモジュールには、設置面積が大きいという課題があった。
In the semiconductor package module of
本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体パッケージモジュールの設置面積を縮小させる技術を提供することにある。 The present invention has been made in view of these problems, and an object thereof is to provide a technique for reducing the installation area of a semiconductor package module.
本発明のある態様は、半導体パッケージモジュールである。当該半導体パッケージモジュールは、半導体素子を収容する扁平状の第1のパッケージ、及び半導体素子を収容する扁平状の第2のパッケージを、互いの主表面同士が対向するように配置された状態でケース体に収容することを特徴とする。 One embodiment of the present invention is a semiconductor package module. The semiconductor package module is a case in which a flat first package containing a semiconductor element and a flat second package containing a semiconductor element are arranged so that their main surfaces face each other. It is housed in the body.
本発明によれば、半導体パッケージモジュールの設置面積を縮小させることができる。 According to the present invention, the installation area of the semiconductor package module can be reduced.
以下、本発明の実施形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
(実施形態1)
図1は、実施形態1に係る半導体装置の外観を示す概略斜視図である。図2は、半導体装置の概略構造を示す分解斜視図である。図3は、パッケージ積層体の概略斜視図である。図4は、半導体パッケージモジュールの平面図である。なお、封止材300は、パッケージ積層体200の上方、及びパッケージ積層体200の側方とケース体100との隙間に充填されるが、図2では便宜的に封止材300の形状を板状としている。図2及び図3では、ケース体100の外部端子がパッケージ積層体200に接続された状態を示している。図4では、ケース体100の蓋部120及び制御基板400が取り外された状態を示し、パッケージ積層体200の上方を被覆する封止材300の図示を省略している。
(Embodiment 1)
FIG. 1 is a schematic perspective view showing the appearance of the semiconductor device according to the first embodiment. FIG. 2 is an exploded perspective view showing a schematic structure of the semiconductor device. FIG. 3 is a schematic perspective view of the package stack. FIG. 4 is a plan view of the semiconductor package module. The sealing
本実施形態に係る半導体パッケージモジュール1は、ケース体100と、パッケージ積層体200と、封止材300と、制御基板400とを備える。
The
(ケース体)
ケース体100は、本体部110と、蓋部120と、P外部電極130Pと、N外部電極130Nと、U出力端子130Uと、V出力端子130Vと、W出力端子130Wとを有する。以下では適宜、P外部電極130P、N外部電極130N、U出力端子130U、V出力端子130V、及びW出力端子130Wをまとめて外部端子130という。
(Case body)
The
本体部110は、底部112及び4つの側壁113からなり、パッケージ積層体200を収容するための収容空間111を有する。底部112は、パッケージ積層体200を放熱するための放熱板として機能する。隣接する2つの側壁113の上端縁、すなわち底部112とは反対側の縁部には、側壁113に対して略垂直に突出する複数の突出部114が設けられる。突出部114は、パッケージ積層体200が収容空間111に収容された状態で、外部端子130を支える補強部材として機能する。
The
蓋部120は、本体部110に嵌め合わされた状態で、突出部114が設けられた2つの側壁113と接する2辺に、外部端子130が嵌め合わされる複数の凹部122を有する。また、蓋部120は、その主表面上に複数の制御用入出力端子124が設けられる。複数の制御用入出力端子124は、本体部110に嵌め合わされた状態で、制御基板400の後述する複数の制御用IC430に電気的に接続される。
The
P外部電極130Pは、収容空間111内を引き回される配線部132Pを有する。N外部電極130Nは、収容空間111内を引き回される配線部132Nを有する。U出力端子130Uは、収容空間111内を引き回される配線部132Uを有する。V出力端子130Vは、収容空間111内を引き回される配線部132Vを有する。W出力端子130Wは、収容空間111内を引き回される配線部132Wを有する。以下では適宜、配線部132P、配線部132N、配線部132U、配線部132V、及び配線部132Wをまとめて配線部132という。
The P external electrode 130 </ b> P has a wiring part 132 </ b> P routed around the
配線部132Pは、後述するP電極端子212Pが挟み込まれる、略U字状の折曲部134Pを有する。配線部132Nは、後述するN電極端子212Nが挟み込まれる、略U字状の折曲部134Nを有する。配線部132Uは、後述するU相端子212Uが挟み込まれる、略U字状の折曲部134Uを有する。配線部132Vは、後述するV相端子212Vが挟み込まれる、略U字状の折曲部134Vを有する。配線部132Wは、後述するW相端子212Wが挟み込まれる、略U字状の折曲部134Wを有する。以下では適宜、折曲部134P、折曲部134N、折曲部134U、折曲部134V、及び折曲部134Wをまとめて折曲部134という。なお、本実施形態では、銅を主成分とする金属からなる一枚の金属板が折り曲げ加工されて、外部端子130、配線部132、及び折曲部134が一体的に形成される。ここで、「銅を主成分とする」は、銅の含有量が50%よりも大きいことを意味する。
The
(パッケージ積層体)
パッケージ積層体200は、3相インバータ回路の各相を構成するU相パッケージ210U、V相パッケージ210V、及びW相パッケージ210Wと、複数の放熱板230と、絶縁板240とを有する。以下では適宜、U相パッケージ210U、V相パッケージ210V、及びW相パッケージ210Wをまとめてパッケージ210という。なお、本実施形態の半導体パッケージモジュール1は、U相パッケージ210U、V相パッケージ210V、及びW相パッケージ210Wを含むが、複数のパッケージを含んでいればその数及び種類は限定されず、半導体パッケージモジュール1の用途に応じて適宜変更することができる。
(Package stack)
The
各パッケージ210は、複数のリード端子を有する。具体的には、U相パッケージ210Uは、リード端子としてP電極端子212P、N電極端子212N及びU相端子212Uを有する。V相パッケージ210Vは、P電極端子212P、N電極端子212N及びV相端子212Vを有する。W相パッケージ210Wは、P電極端子212P、N電極端子212N及びW相端子212Wを有する。以下では適宜、P電極端子212P、N電極端子212N、U相端子212U、V相端子212V及びW相端子212Wをまとめてリード端子212という。リード端子212は、銅を主成分とする金属からなる。
Each package 210 has a plurality of lead terminals. Specifically,
各パッケージ210は、扁平状であり、リード端子はパッケージ210の側面から突出する。本実施形態では、パッケージ積層体200がケース体100に収容された状態でケース体100の底部112と略直交する2つの側面のうち、一方の側面からP電極端子212P及びN電極端子212Nが突出し、他方の側面からU相端子212U、V相端子212V及びW相端子212Wのいずれかが突出する。
Each package 210 has a flat shape, and lead terminals protrude from the side surfaces of the package 210. In the present embodiment, the
また、各パッケージ210は、複数のリード端子212に電気的に接続される半導体素子を収容する。具体的には、U相パッケージ210Uは、インバータのU相のスイッチング動作を行う2つの半導体素子214Uを収容する。V相パッケージ210Vは、インバータのV相のスイッチング動作を行う2つの半導体素子214Vを収容する。W相パッケージ210Wは、インバータのW相のスイッチング動作を行う2つの半導体素子214Wを収容する。以下では適宜、半導体素子214U、半導体素子214V、及び半導体素子214Wをまとめて半導体素子214という。
Each package 210 accommodates a semiconductor element that is electrically connected to a plurality of lead terminals 212. Specifically,
また、各パッケージ210は、金属等の導電性材料からなる板状のノイズ抑制部材216を有する。さらに、各パッケージ210は、半導体素子214の動作を制御する制御信号が入力される制御用端子218を有する。制御用端子218は、パッケージ積層体200がケース体100に収容された状態でケース体100の底部112と平行な2つの側面のうち、底部112から遠い側の側面、すなわち上側の側面から上方に突出する。
Each package 210 has a plate-like
各パッケージ210は、隣接するパッケージ210の主表面同士が対向するように配置された状態でケース体100に収容される。これにより、扁平なパッケージを互いの側面が対向するように配置して収容する従来の半導体パッケージモジュールに比べて、半導体パッケージモジュール1の設置面積を縮小させることができる。
Each package 210 is accommodated in the
また、本実施形態では、複数の放熱板230と複数のパッケージ210とが、互いの主表面が対向するようにして交互に配列される。放熱板230は、パッケージ210を放熱するための部材であり、金属等の伝熱性の高い材料からなる。これにより、各パッケージ210は、主表面側が2枚の放熱板230で挟まれた状態となる。さらに、各パッケージ210の下側の側面は、放熱板として機能する底部112に当接する。上述した従来の半導体パッケージモジュールでは、各パッケージの一方の主表面を放熱板に当接させることができたが、他方の主表面側には制御基板が搭載されるため、パッケージの放熱効率が低かった。これに対し、本実施形態の半導体パッケージモジュール1では、各パッケージ210の2つの主表面と1つの側面を放熱板に当接させることができるため、従来の構造に比べてパッケージの放熱効率を高めることができる。
In the present embodiment, the plurality of
複数のパッケージ210の各リード端子212には、ケース体100の外部端子130が電気的に接続される。具体的には、P外部電極130Pの配線部132Pは、一端側に3つの折曲部134Pを有し、各折曲部134Pに各パッケージ210のP電極端子212Pが挟み込まれ、後述する固相拡散接合により折曲部134PとP電極端子212Pとが接合される。配線部132Pの他端側は、最外側のパッケージであるW相パッケージ210Wの主表面側に引き回され、P外部電極130Pに接続される。したがって、各パッケージ210のP電極端子212Pは、P外部電極130Pに並列に接続される。
An external terminal 130 of the
N外部電極130Nの配線部132Nは、一端側に3つの折曲部134Nを有し、各折曲部134Nに各パッケージ210のN電極端子212Nが挟み込まれ、固相拡散接合により折曲部134NとN電極端子212Nとが接合される。配線部132Nの他端側は、最外側のパッケージであるW相パッケージ210Wの主表面側に引き回され、N外部電極130Nに接続される。したがって、各パッケージ210のN電極端子212Nは、N外部電極130Nに並列に接続される。
The
U出力端子130Uの配線部132Uは、一端側に折曲部134Uを有し、折曲部134UにU相パッケージ210UのU相端子212Uが挟み込まれ、固相拡散接合により折曲部134UとU相端子212Uとが接合される。配線部132Uの他端側は、U相パッケージ210Uの側面側で上方(底部112と反対の方向)に引き回されてU出力端子130Uに接続される。
The
V出力端子130Vの配線部132Vは、一端側に折曲部134Vを有し、折曲部134VにV相パッケージ210VのV相端子212Vが挟み込まれ、固相拡散接合により折曲部134VとV相端子212Vとが接合される。配線部132Vの他端側は、V相パッケージ210Vの側面側で上方に引き回されてV出力端子130Vに接続される。
The
W出力端子130Wの配線部132Wは、一端側に折曲部134Wを有し、折曲部134WにW相パッケージ210WのW相端子212Wが挟み込まれ、固相拡散接合により折曲部134WとW相端子212Wとが接合される。配線部132Wの他端側は、W相パッケージ210Wの側面側で上方に引き回されてW出力端子130Wに接続される。
The
W相パッケージ210W側の最外側の放熱板230と、配線部132P,132Nとの間には、絶縁板240が配置される。これにより、当該放熱板230の主表面側における放熱板230と配線部132P,132Nとの絶縁が確保される。また、配線部132は、放熱板230の側面側において、放熱板230の側面から離間して配置される。これにより、放熱板230の側面側における放熱板230と配線部132との絶縁が確保される。
An insulating
続いて、パッケージ210の内部構造について詳細に説明する。図5(A)は、パッケージの主表面に平行な面に沿ったパッケージの概略断面図である。図5(B)は、図5(A)のA−A線に沿った概略断面図である。U相パッケージ210U、V相パッケージ210V及びW相パッケージ210Wは、同様の内部構造を取るため、ここではU相パッケージ210Uを例にして説明し、V相パッケージ210V及びW相パッケージ210Wの説明を省略する。
Next, the internal structure of the package 210 will be described in detail. FIG. 5A is a schematic cross-sectional view of the package along a plane parallel to the main surface of the package. FIG. 5B is a schematic cross-sectional view taken along the line AA in FIG. Since the
U相パッケージ210UのP電極端子212P及びU相端子212Uには、それぞれ半導体素子214Uが電気的に接続される。P電極端子212P上の半導体素子214Uは、電源線220を介してU相端子212Uに接続される。U相端子212U上の半導体素子214Uは、電源線220を介してN電極端子212Nに接続される。各半導体素子214Uは、ゲート電極Gを有する。各ゲート電極Gには、制御用信号線222を介して制御用端子218が接続される。また、各半導体素子214Uのゲート電極G以外の所定領域で、電源線220が接続された領域と同一の領域から制御用信号線222を介して制御用端子218が接続される。
The
このような構成において、制御基板400(図2参照)から送信される制御信号は、制御用端子218を介してU相パッケージ210Uに入力され、半導体素子214Uのスイッチング動作が実行される。これにより、U相端子212UからU相電力が出力される。
In such a configuration, a control signal transmitted from the control board 400 (see FIG. 2) is input to the
板状のノイズ抑制部材216は、U相パッケージ210Uの主表面と平行に配置される。また、U相パッケージ210Uの主表面と交わる方向から見て(図5(A)参照)、ノイズ抑制部材216は、2つの半導体素子214Uと重なるように配置される。さらに、ノイズ抑制部材216は、電源線220及び制御用信号線222と重なるように配置される。また、ノイズ抑制部材216は、接続部材217を介してN電極端子212Nに電気的に接続される。本実施形態では、N外部電極130Nの電位は固定電位である。したがって、N外部電極130Nに接続されるN電極端子212Nは、電位が固定電位である固定電位リード端子に相当する。固定電位は、例えばグランドである。
The plate-like
このように、固定電位リード端子であるN電極端子212Nに電気的に接続されたノイズ抑制部材216を設けることで、隣接するパッケージ210や外部からの電磁波を遮蔽して、ノイズの発生を抑制することができる。もしくは、他のパッケージ210への電磁波の伝搬を抑制することにより、他のパッケージ210におけるノイズの発生を抑制することができる。また、固定電位であるノイズ抑制部材216と、固定電位に対して電位差を有するP電極端子212P、U相端子212U、半導体素子214U、電源線220、制御用信号線222との間にはコンデンサ(キャパシタ)が形成される。このコンデンサにより、電磁波により発生する誘導電流が流れることを抑制することができ、ノイズの発生を抑制することができる。
In this way, by providing the
各パッケージ210において、ノイズ抑制部材216は、パッケージ積層体200がケース体100に収容された状態で、半導体素子214よりもP外部電極130P及びN外部電極130Nから遠い側に配置される(図4参照)。したがって、U相パッケージ210Uの半導体素子214Uは、U相パッケージ210U及びV相パッケージ210Vのノイズ抑制部材216により電磁波から保護される。また、V相パッケージ210Vの半導体素子214Vは、V相パッケージ210V及びW相パッケージ210Wのノイズ抑制部材216により電磁波から保護される。また、W相パッケージ210Wの半導体素子214Uについては、パッケージ210の積層方向から見て、一部ではあるが配線部132NがW相パッケージ210Wの主表面を覆っている。したがって、W相パッケージ210Wの半導体素子214Uは、W相パッケージ210Wのノイズ抑制部材216と、配線部132Nとにより電磁波から保護される。
In each package 210, the
(封止材)
封止材300は、図2及び図4に示すように、ケース体100の側壁113とパッケージ積層体200との隙間に充填され、またパッケージ積層体200の上面を覆い尽くす。これにより、パッケージ積層体200は、ケース体100内に封止され、またケース体100内で固定される。封止材300は、例えばシリコンゲルである。各パッケージ210の制御用端子218は、封止材300を貫通して封止材300の上側の主表面よりも上方に突出する。
(Encapsulant)
As shown in FIGS. 2 and 4, the sealing
(制御基板)
制御基板400は、図2に示すように、基板410と、複数の配線パターン420と、複数の制御用IC430とを有する。基板410上に設けられた複数の制御用IC430は、それぞれ配線パターン420を介して各パッケージ210の制御用端子218に電気的に接続される。制御用IC430は、スイッチング動作を制御する制御信号を各パッケージ210に出力する。制御基板400は、その主表面が各パッケージ210の側面と対向するように配置される。これにより、各パッケージ210の両主表面に放熱板230を当接させることができる。
(Control board)
As shown in FIG. 2, the
図6(A)は、制御用ICと制御用端子との接続部近傍の概略断面図である。図6(B)は、制御用ICと制御用端子との接続部近傍の概略平面図である。なお、図6(A)は、図2のB−B線に沿った概略断面図、及び図6(B)のC−C線に沿った概略断面図に相当する。 FIG. 6A is a schematic cross-sectional view of the vicinity of the connection portion between the control IC and the control terminal. FIG. 6B is a schematic plan view of the vicinity of the connection portion between the control IC and the control terminal. 6A corresponds to a schematic cross-sectional view along the line BB in FIG. 2 and a schematic cross-sectional view along the line CC in FIG. 6B.
基板410は、所定位置に貫通孔412を有する。配線パターン420は、IC側ランド領域422、パターン部424、及び端子側ランド領域426を有する。端子側ランド領域426には、貫通孔427が設けられる。配線パターン420は、端子側ランド領域426の貫通孔427と、基板410の貫通孔412とが重なるように配置される。制御用IC430は、表面に素子電極432を有する。素子電極432と配線パターン420のIC側ランド領域422とは、金線428によりワイヤボンディング接続される。
The
制御基板400が封止材300上に配置された状態で、封止材300の表面から突出する制御用端子218が貫通孔412及び貫通孔427に挿通され、端子側ランド領域426の表面上に突出する。端子側ランド領域426において突出する制御用端子218は、はんだ440により固定される。これにより、配線パターン420及び金線428を介して制御用端子218と素子電極432とが電気的に接続される。
In a state where the
上述の構成を備えた半導体パッケージモジュール1は、U出力端子130U、V出力端子130V及びW出力端子130Wが、例えば3相交流モータの各端子に接続される。また、P外部電極130P及びN外部電極130Nが、太陽電池等の外部電源に接続される。半導体パッケージモジュール1は、外部電源から供給される直流電力を交流電力に変換して3相交流モータに供給する。
In the
(半導体パッケージモジュールの製造方法)
本実施形態に係る半導体パッケージモジュール1は、例えば次のようにして製造することができる。図7(A)〜図7(D)、図8(A)及び図8(B)、図9(A)及び図9(B)、図10(A)及び図10(B)は、半導体パッケージモジュールの製造工程を説明するための工程模式図である。なお、図7(B)〜図7(D)では、山折り部分を実線で示し、谷折り部分を破線で示す。
(Method for manufacturing semiconductor package module)
The
まず、図7(A)に示すように、U相パッケージ210U、V相パッケージ210V及びW相パッケージ210Wを用意する。
First, as shown in FIG. 7A, a
また、図7(B)に示すように、U出力端子130U用の金属板131U、V出力端子130V用の金属板131V、及びW出力端子130W用の金属板131Wをそれぞれ用意する。金属板131U,131V,131Wは、銅を主成分とする材料からなる。そして、金属板131U,131V,131Wの一端側を矢印iで示すように谷折りしてU出力端子130U、V出力端子130V及びW出力端子130Wを形成する。また、他端側を矢印iiで示すように谷折りし、矢印iiiで示すように山折りして、折曲部134U,134V,134Wを形成する。
Further, as shown in FIG. 7B, a
また、図7(C)に示すように、N外部電極130N用の金属板131Nを用意する。金属板131Nは、銅を主成分とする材料からなる。そして、金属板131Nの一端側を矢印iで示すように山折りしてN外部電極130Nを形成する。また、途中部分を矢印iiで示すように谷折りしてパッケージ積層体200の角部に対応する屈曲部を形成する。さらに、他端側を矢印iiiで示すように山折りし、矢印ivで示すように谷折りして、3つの折曲部134Nを形成する。
Further, as shown in FIG. 7C, a
また、図7(D)に示すように、P外部電極130P用の金属板131Pを用意する。金属板131Pは、銅を主成分とする材料からなる。そして、金属板131Pの一端側を矢印iで示すように山折りしてP外部電極130Pを形成する。また、途中部分を矢印iiで示すように谷折りしてパッケージ積層体200の角部に対応する屈曲部を形成する。さらに、他端側を矢印iiiで示すように山折りし、矢印ivで示すように谷折りして、3つの折曲部134Pを形成する。
Further, as shown in FIG. 7D, a
なお、図7(A)〜図7(D)に示す各工程は、順不同である。 Note that the steps shown in FIGS. 7A to 7D are in no particular order.
次に、図8(A)に示すように、絶縁板240の上に、4枚の放熱板230と3つのパッケージ210とを交互に積層してパッケージ積層体200を形成する。パッケージ210は、W相パッケージ210W、V相パッケージ210V、U相パッケージ210Uの順とする。そして、外部端子130を各パッケージのリード端子212に嵌め合わせる。P外部電極130P及びN外部電極130Nは、絶縁板240側に位置するように嵌め合わされる。また、嵌め合わせの際、各配線部132の被接合領域、すなわち折曲部134の内側と、リード端子212の被接合領域に、スプレー塗布等により溶液500を塗布もしくは充填する。この溶液500は、酸化銅を主成分とする酸化物が溶出する溶液であり、例えばアンモニア水である。
Next, as illustrated in FIG. 8A, the
上述のように、折曲部134及びリード端子212は、銅を主成分とする材料からなる。そのため、折曲部134及びリード端子212の最表面は、銅が大気中で酸化することで形成される自然酸化膜で構成される。この自然酸化膜は、酸化銅を主成分とする酸化物で構成される膜である。ここで、「酸化銅を主成分とする」は、酸化銅の含有量が50%よりも大きいことを意味する。なお、折曲部134及びリード端子212の最表面を構成する酸化銅は、自然酸化以外の方法で形成されたものであってもよい。 As described above, the bent portion 134 and the lead terminal 212 are made of a material whose main component is copper. For this reason, the outermost surfaces of the bent portion 134 and the lead terminal 212 are composed of a natural oxide film formed by oxidizing copper in the atmosphere. This natural oxide film is a film composed of an oxide mainly composed of copper oxide. Here, “consisting mainly of copper oxide” means that the content of copper oxide is greater than 50%. In addition, the copper oxide which comprises the outermost surface of the bending part 134 and the lead terminal 212 may be formed by methods other than natural oxidation.
溶液500を塗布すると、折曲部134の最表面を構成する酸化銅が溶液500中に溶出する。また、リード端子212の最表面を構成する酸化銅が溶液500中に溶出する。折曲部134の最表面を構成する酸化銅及びリード端子212の最表面を構成する酸化銅が溶液500に溶出することにより、折曲部134の露出面及びリード端子212の露出面にそれぞれ銅が露出する。また、溶液500中では、配位子となるアンモニアイオンと銅イオンとにより銅錯体が形成される。本実施形態では、銅錯体は、[Cu(NH3)4]2+で表される加熱分解性のテトラアンミン銅錯イオンとして存在すると考えられる。なお、アンモニア水は銅に対して不活性であるため、折曲部134及びリード端子212を構成する銅はアンモニア水と反応せずに残存する。
When the
次に、図8(B)に示すように、各折曲部134をステンレスブロック体510で挟み、プレス機を用いて、折曲部134にステンレスブロック体510を押し当て、折曲部134の被接合部とリード端子212の被接合部との間の距離を縮めるように折曲部134とリード端子212とを加圧する。この工程における加圧時の圧力は、たとえば、1MPaである。なお、折曲部134とリード端子212との被接合面には上述した溶液500が介在する。
Next, as shown in FIG. 8 (B), each bent portion 134 is sandwiched between
続いて、折曲部134とリード端子212とを加圧した状態で、200℃〜300℃の比較的低温な条件下で加熱することにより、折曲部134の被接合部およびリード端子212の被接合部への銅の固相拡散を進行させる。この固相拡散により、折曲部134の被接合部とリード端子212の被接合部とが接合される。固相拡散による接合が完了した後、加熱を停止して加圧を解除し、ステンレスブロック体510を取り除いて、折曲部134とリード端子212の接合工程が完了する。
Subsequently, in a state where the bent portion 134 and the lead terminal 212 are pressurized, heating is performed under a relatively low temperature condition of 200 ° C. to 300 ° C., whereby the joined portion of the bent portion 134 and the lead terminal 212 are changed. The solid phase diffusion of copper to the bonded part is advanced. By this solid phase diffusion, the joined portion of the bent portion 134 and the joined portion of the lead terminal 212 are joined. After the joining by the solid phase diffusion is completed, the heating is stopped and the pressure is released, the
次に、図9(A)に示すように、外部端子130が接続されたパッケージ積層体200を、ケース体100の収容空間111に収容する。パッケージ積層体200は、パッケージ210の制御用端子218が突出する側面とは反対の側面が、本体部110の底部112側を向くようにして、収容空間111に収容される。収容空間111内で、パッケージ210の側面と底部112とが当接する。
Next, as illustrated in FIG. 9A, the
次に、図9(B)に示すように、収容空間111に封止材300を充填する。
Next, as illustrated in FIG. 9B, the
次に、図10(A)に示すように、制御基板400を収容空間111に収容し、制御用端子218と配線パターン420とをはんだ付けする。これにより、制御用端子218と制御用IC430とが電気的に接続される。そして、蓋部120を本体部110に嵌め合わせる。
Next, as shown in FIG. 10A, the
以上の工程により、図10(B)に示すように、本実施形態に係る半導体パッケージモジュール1が完成する。
Through the above steps, as shown in FIG. 10B, the
なお、本実施形態では、リード端子212と配線部132の折曲部134とを固相拡散接合により接合させているが、外部端子130とリード端子212とを直に接続する場合は、外部端子130とリード端子212とが固相拡散接合により接合される。 In this embodiment, the lead terminal 212 and the bent part 134 of the wiring part 132 are joined by solid phase diffusion bonding. However, when the external terminal 130 and the lead terminal 212 are directly connected, the external terminal 130 and the lead terminal 212 are joined by solid phase diffusion bonding.
上述した半導体パッケージモジュール1の製造方法では、折曲部134及びリード端子212の最表面に形成された酸化銅を主成分とする酸化物を溶液500中に溶出させて、折曲部134及びリード端子212の被接合面を活性化させ、両者を銅の固相拡散により接合する。そのため、比較的低温な条件下で折曲部134及びリード端子212を接合することができる。これにより、折曲部134の被接合面とリード端子212の被接合面との間にボイドが発生したり副生成物が介在することが抑制されるため、両者の接続信頼性を高めることができる。また、折曲部134とリード端子212との間の接触抵抗を小さくすることができるため、本実施形態の半導体パッケージモジュール1は、インバータ用の半導体パッケージモジュール等の、大電流を流すパッケージモジュールに好適に採用することができる。
In the manufacturing method of the
また、折曲部134及びリード端子212の表面に形成された酸化被膜をプレス加工によって破壊することなく、上述のように溶液500を用いて溶出させるため、折曲部134とリード端子212とを接合する際に必要な荷重が1MPa程度で済む。このため、折曲部134とリード端子212との接合部分に機械的なダメージが入ることが抑制され、ひいては、リーク電流が増大することを抑制することができる。
In addition, since the oxide film formed on the surface of the bent portion 134 and the lead terminal 212 is eluted by using the
なお、上述した製造方法では、溶液500としてアンモニア水が用いられているが、銅と錯体を形成する配位子を含む溶液であれば、これに限られず、たとえば、カルボン酸水溶液であってもよい。カルボン酸水溶液の調製に用いられるカルボン酸としては、酢酸などのモノカルボン酸、また、シュウ酸、マロン酸、コハク酸、グルタル酸、フタル酸、マレイン酸などのジカルボン酸、さらに、酒石酸、クエン酸、乳酸、サリチル酸などのオキシカルボン酸が挙げられる。
In the manufacturing method described above, ammonia water is used as the
このうち、カルボン酸水溶液は多座配位子となるカルボン酸を有することが好ましい。多座配位子となるカルボン酸を有するカルボン酸水溶液では、カルボン酸と銅がキレートを形成することにより銅錯体の安定性が非常に大きくなる。この結果、接合に必要な温度をより低温化させることができる。なお、酒石酸がキレートを形成することについては、「理化学辞典 第4版(岩波書店)」の第593頁に記載されている。また、酒石酸、シュウ酸などがキレートを形成することは「ヘスロップジョーンズ 無機化学(下) 齋藤喜彦 訳」の第666頁に記載されている。ここで、キレート化とは、多座配位子によって環が形成されることによって錯体の安定度が非常に大きくなることをいう。 Among these, the carboxylic acid aqueous solution preferably has a carboxylic acid that serves as a polydentate ligand. In a carboxylic acid aqueous solution having a carboxylic acid serving as a multidentate ligand, the stability of the copper complex is greatly increased by forming a chelate between the carboxylic acid and copper. As a result, the temperature required for bonding can be further lowered. The formation of chelates by tartaric acid is described on page 593 of “Rikagaku Dictionary 4th Edition (Iwanami Shoten)”. Also, tartaric acid, oxalic acid and the like form a chelate is described in page 666 of “Heslop Jones Inorganic Chemistry (below) Translated by Yoshihiko Saito”. Here, chelation means that the stability of the complex is greatly increased by forming a ring with a multidentate ligand.
以上説明したように、本実施形態に係る半導体パッケージモジュール1では、半導体素子214を収容する扁平状の複数のパッケージ210は、隣接するパッケージ210の主表面同士が対向するように配置された状態でケース体100に収容される。そのため、複数のパッケージを、隣接するパッケージの側面同士を対向させていた従来の構造に比べて、設置面積を縮小することができる。
As described above, in the
また、本実施形態の半導体パッケージモジュール1では、各パッケージの一側面がケース体100の底部112に当接し、当該側面と対向する側面上に制御基板400が配置される。そのため、各パッケージの両主表面に放熱板230を当接させることができ、パッケージの放熱性を向上させることができる。また、半導体パッケージモジュール1全体での熱の不均衡を是正することができる。
In the
さらに、各パッケージ210を、主表面同士が対向するように配置している。そのため、上述した従来の構造では、厚さの異なるパッケージを配列させた場合、厚さの差に起因した段差によりパッケージ上への制御基板の積層に支障が生じるおそれがあったが、本実施形態ではそのような支障が生じることはない。したがって、パッケージの組み合わせの自由度が高いため、半導体パッケージモジュール1の拡張性を向上させることができる。
Further, the packages 210 are arranged so that the main surfaces face each other. Therefore, in the conventional structure described above, when packages having different thicknesses are arranged, there is a possibility that the stacking of the control substrate on the package may be hindered due to a step due to the difference in thickness. Then there will be no such trouble. Therefore, since the degree of freedom of combination of packages is high, the expandability of the
(実施形態2)
実施形態2に係る半導体パッケージモジュール1は、N外部電極130Nの配線部132Nの形状を除き、実施形態1に係る半導体パッケージモジュール1の構成と共通する。以下、実施形態2に係る半導体パッケージモジュールについて実施形態1と異なる構成を中心に説明する。実施形態1と同一の構成については同一の符号を付し、その説明は適宜省略する。
(Embodiment 2)
The
図11(A)は、実施形態2に係る半導体パッケージモジュールのパッケージ積層体をU相端子、V相端子、W相端子が突出する側面側から見た概略斜視図である。図11(B)は、パッケージ積層体をP電極端子及びN電極端子が突出する側面側から見た概略斜視図である。なお、図10(A)及び図10(B)では、ケース体100の外部端子が接続されたパッケージ積層体200が底部112上に載置された状態を示している。
FIG. 11A is a schematic perspective view of the package stack of the semiconductor package module according to the second embodiment as viewed from the side surface from which the U-phase terminal, V-phase terminal, and W-phase terminal protrude. FIG. 11B is a schematic perspective view of the package stack as seen from the side surface from which the P electrode terminal and the N electrode terminal protrude. 10A and 10B show a state where the
本実施形態に係る半導体パッケージモジュール1において、電位が固定電位であるN外部電極130Nの配線部132Nは、パッケージ210の積層方向から見て、パッケージ210の主表面と重なる領域にノイズ抑制部136を有する。ノイズ抑制部136は、略平板状であり、絶縁板240の主表面を覆う。本実施形態では、ノイズ抑制部136は、配線部132と一体的に形成される。したがってノイズ抑制部136は、配線部132Nにおける配線幅が広くなった部分である。
In the
各パッケージ210において、U相パッケージ210Uの半導体素子214Uは、U相パッケージ210U及びV相パッケージ210Vのノイズ抑制部材216により電磁波から保護される。また、V相パッケージ210Vの半導体素子214Vは、V相パッケージ210V及びW相パッケージ210Wのノイズ抑制部材216により電磁波から保護される。また、W相パッケージ210Wの半導体素子214Uは、W相パッケージ210Wのノイズ抑制部材216と、ノイズ抑制部136とにより電磁波から保護される。
In each package 210, the
以上説明した本実施形態に係る半導体パッケージモジュール1によれば、実施形態1で得られる効果に加えて、各パッケージ210の半導体素子214を電磁ノイズからより確実に保護することができるという効果が得られる。これにより、半導体パッケージモジュール1の動作信頼性をより向上させることができる。
According to the
本発明は、上述の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。 The present invention is not limited to the above-described embodiments, and various modifications such as design changes can be added based on the knowledge of those skilled in the art, and the embodiments to which such modifications are added are also possible. It can be included in the scope of the present invention.
上述の各実施形態では、半導体パッケージモジュール1は3つのパッケージ210を有し、全てのパッケージ210を、隣接するパッケージの主表面同士が対向するように配置された状態でケース体100に収容している。しかしながら、半導体パッケージモジュール1の構成は特にこれに限定されず、3つ以上のパッケージ210をケース体100に収容する場合において、少なくとも2つのパッケージ210が、すなわち、第1のパッケージ210と第2のパッケージ210とが、互いの主表面同士が対向するように配置された状態でケース体100に収容されていればよい。この場合であっても上述した各実施形態の効果を得ることができる。
In each of the embodiments described above, the
1 半導体パッケージモジュール、 100 ケース体、 130 外部端子、 130N N外部電極、 130P P外部電極、 130U U出力端子、 130V V出力端子、 130W W出力端子、 132,132N,132P,132U,132V,132W 配線部、 136 ノイズ抑制部、 210 パッケージ、 210U U相パッケージ、 210V V相パッケージ、 210W W相パッケージ、 212 リード端子、 212N N電極端子、 212P P電極端子、 212U U相端子、 212V V相端子、 212W W相端子、 214,214U,214V,214W 半導体素子、 216 ノイズ抑制部材、 218 制御用端子、 230 放熱板、 400 制御基板。
DESCRIPTION OF
Claims (8)
前記複数のパッケージを隣接するパッケージの主表面同士が対向するように配置された状態で収容し、前記複数のパッケージの各リード端子に接続される複数の外部端子を有するケース体と、
を備えることを特徴とする半導体パッケージモジュール。 A plurality of flat packages having a plurality of lead terminals and containing semiconductor elements electrically connected to the plurality of lead terminals;
A case body having a plurality of external terminals connected to the lead terminals of the plurality of packages, the plurality of packages being accommodated in a state where the main surfaces of the adjacent packages are opposed to each other, and
A semiconductor package module comprising:
前記ケース体は、前記外部端子として、各パッケージのP電極端子が並列に接続されるP外部電極、各パッケージのN電極端子が並列に接続されるN外部電極、前記U相端子が電気的に接続されるU出力端子、前記V相端子が電気的に接続されるV出力端子、及び前記W相端子が電気的に接続されるW出力端子を有する請求項2に記載の半導体パッケージモジュール。 The plurality of packages contain a semiconductor element that performs a U-phase switching operation of the inverter, a U-phase package having a P electrode terminal, an N electrode terminal, and a U-phase terminal as the lead terminals, and a V-phase switching operation of the inverter. A semiconductor element is accommodated, a V-phase package having a P-electrode terminal, an N-electrode terminal and a V-phase terminal as the lead terminal, and a semiconductor element performing a W-phase switching operation of the inverter, and a P-electrode as the lead terminal Including a W-phase package having a terminal, an N-electrode terminal and a W-phase terminal;
In the case body, as the external terminal, a P external electrode to which P electrode terminals of each package are connected in parallel, an N external electrode to which N electrode terminals of each package are connected in parallel, and the U phase terminal are electrically connected The semiconductor package module according to claim 2, further comprising: a U output terminal to be connected; a V output terminal to which the V phase terminal is electrically connected; and a W output terminal to which the W phase terminal is electrically connected.
各パッケージの前記制御用端子に接続され、前記制御信号を各パーケージに出力する制御基板をさらに備え、
前記制御基板は、その主表面が各パッケージの側面と対向するように配置される請求項2又は3に記載の半導体パッケージモジュール。 Each package has a control terminal to which a control signal for controlling the operation of the semiconductor element is input,
A control board connected to the control terminal of each package and outputting the control signal to each package;
4. The semiconductor package module according to claim 2, wherein the control substrate is disposed such that a main surface thereof faces a side surface of each package.
前記複数の放熱板と複数のパッケージとは、互いの主表面が対向するようにして配列される請求項2乃至5のいずれか1項に記載の半導体パッケージモジュール。 A plurality of heat dissipating plates that dissipate heat from the package;
6. The semiconductor package module according to claim 2, wherein the plurality of heat radiation plates and the plurality of packages are arranged such that main surfaces thereof face each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011261929A JP2013115322A (en) | 2011-11-30 | 2011-11-30 | Semiconductor package module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011261929A JP2013115322A (en) | 2011-11-30 | 2011-11-30 | Semiconductor package module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013115322A true JP2013115322A (en) | 2013-06-10 |
Family
ID=48710573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011261929A Pending JP2013115322A (en) | 2011-11-30 | 2011-11-30 | Semiconductor package module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013115322A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016046497A (en) * | 2014-08-27 | 2016-04-04 | 株式会社日立製作所 | Power semiconductor device and method for manufacturing power semiconductor device |
JPWO2015111211A1 (en) * | 2014-01-27 | 2017-03-23 | 株式会社日立製作所 | Power module and manufacturing method thereof |
JPWO2016199306A1 (en) * | 2015-06-12 | 2017-06-22 | 三菱電機株式会社 | Power module with terminal block and method for manufacturing power module with terminal block |
-
2011
- 2011-11-30 JP JP2011261929A patent/JP2013115322A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015111211A1 (en) * | 2014-01-27 | 2017-03-23 | 株式会社日立製作所 | Power module and manufacturing method thereof |
EP3101688A4 (en) * | 2014-01-27 | 2017-10-04 | Hitachi, Ltd. | Power module and manufacturing method therefor |
JP2016046497A (en) * | 2014-08-27 | 2016-04-04 | 株式会社日立製作所 | Power semiconductor device and method for manufacturing power semiconductor device |
JPWO2016199306A1 (en) * | 2015-06-12 | 2017-06-22 | 三菱電機株式会社 | Power module with terminal block and method for manufacturing power module with terminal block |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5259016B2 (en) | Power semiconductor module | |
JP5936679B2 (en) | Semiconductor device | |
JP4803241B2 (en) | Semiconductor module | |
JP5369798B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004022601A (en) | Semiconductor device | |
JP6256145B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5659938B2 (en) | Semiconductor unit and semiconductor device using the same | |
JP5729314B2 (en) | Semiconductor device and manufacturing method thereof | |
JPWO2016031295A1 (en) | 3-level power converter | |
JP2012249491A (en) | Electric power conversion device, semiconductor device, and manufacturing method of electric power conversion device | |
JP6948855B2 (en) | Power semiconductor device and power conversion device using it | |
US10229884B2 (en) | Semiconductor device | |
JPWO2012143964A1 (en) | SEMICONDUCTOR DEVICE, INVERTER DEVICE HAVING THE SAME, AND VEHICLE ROTARY ELECTRIC DEVICE HAVING THE SAME | |
JP2006186170A (en) | Semiconductor device | |
JP2005197435A (en) | Power semiconductor device | |
JP2014093421A (en) | Power module | |
JP2013089784A (en) | Semiconductor device | |
JP2013115322A (en) | Semiconductor package module | |
JP2004095769A (en) | Power semiconductor device | |
JP2013033874A (en) | Power module | |
JP2013080924A (en) | Electric power module package and manufacturing method of the same | |
TW201044517A (en) | Electronic element packaging module | |
JP5477157B2 (en) | Semiconductor device | |
JP5181626B2 (en) | Multilayer printed circuit board and inverter device | |
JP5198173B2 (en) | Terminal mounting structure with busbar |